WO2013085305A1 - 비휘발성 메모리 시스템 및 이를 프로그램하는 방법 - Google Patents

비휘발성 메모리 시스템 및 이를 프로그램하는 방법 Download PDF

Info

Publication number
WO2013085305A1
WO2013085305A1 PCT/KR2012/010542 KR2012010542W WO2013085305A1 WO 2013085305 A1 WO2013085305 A1 WO 2013085305A1 KR 2012010542 W KR2012010542 W KR 2012010542W WO 2013085305 A1 WO2013085305 A1 WO 2013085305A1
Authority
WO
WIPO (PCT)
Prior art keywords
nonvolatile memory
memory device
write operation
write
completed
Prior art date
Application number
PCT/KR2012/010542
Other languages
English (en)
French (fr)
Inventor
황선모
Original Assignee
주식회사 디에이아이오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디에이아이오 filed Critical 주식회사 디에이아이오
Priority to US14/362,272 priority Critical patent/US9286996B2/en
Publication of WO2013085305A1 publication Critical patent/WO2013085305A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3486—Circuits or methods to prevent overprogramming of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells

Definitions

  • the present invention relates to a semiconductor memory system, and more particularly, to a nonvolatile memory system having a heterogeneous nonvolatile memory device and a method of programming the same.
  • the semiconductor memory device may be classified into a volatile memory device and a nonvolatile memory device according to whether data can be stored in a state where power is not supplied.
  • NAND flash memory devices are widely used among nonvolatile memory devices, and have been manufactured with high density including multi level cells (MLCs) capable of storing several bits of data.
  • MLCs multi level cells
  • a semiconductor memory system including at least one NAND flash memory device can be manufactured compactly with high density, but cannot operate at high speed due to various limitations (eg, a write operation) of the NAND flash memory device, If sudden power off occurs during a write operation, there is a problem in that data is lost.
  • One object of the present invention is to provide a nonvolatile memory system having heterogeneous nonvolatile memory devices that can operate at high speed and prevent data loss when sudden power off occurs.
  • Another object of the present invention is to provide a method of programming the nonvolatile memory system.
  • the nonvolatile memory system performs a write operation at a low speed compared to the first nonvolatile memory device, the first nonvolatile memory device and the first nonvolatile memory system.
  • the controller may include a controller configured to output a write completion signal to the host when any one of the first and second nonvolatile memory devices completes the write operation.
  • the second nonvolatile memory device may complete the write operation even after the first nonvolatile memory device completes the write operation and the controller outputs the write completion signal.
  • the second nonvolatile memory device when a sudden power off occurs while the second nonvolatile memory device is performing the write operation, the second nonvolatile memory device is written to the first nonvolatile memory device.
  • the write operation may be completed based on the data.
  • the first nonvolatile memory device may be a nonvolatile memory device capable of performing an overwrite operation.
  • the first nonvolatile memory device may be a phase-change random access memory (PRAM) device
  • the second nonvolatile memory device may be a NAND flash memory device.
  • PRAM phase-change random access memory
  • the nonvolatile memory system may be manufactured as an embedded multi-media card (EMMC).
  • EMMC embedded multi-media card
  • determining whether one of the first and second nonvolatile memory devices has completed the write operation may be performed by a polling check method or a round robin signaling method. Can be.
  • a program method of a nonvolatile memory system includes receiving data from a host based on a write command signal, a first nonvolatile memory device and the first Simultaneously performing a write operation on the data by a second nonvolatile memory device performing a write operation at a lower speed than that of the nonvolatile memory device, and whether the first and second nonvolatile memory devices have completed the write operation.
  • the method may include determining whether or not, and if one of the first and second nonvolatile memory devices completes the write operation, outputting a write completion signal to the host.
  • a nonvolatile memory system and a program method thereof allow a heterogeneous nonvolatile memory device to simultaneously perform a write operation on data input from a host, and the nonvolatile memory device may execute any one of heterogeneous nonvolatile memory devices.
  • the write completion signal is output to the host, so that the user can feel as if the user is operating at high speed, and when the sudden power off occurs, data written to the heterogeneous nonvolatile memory devices is compared with each other and lost data Can be restored.
  • the effects of the present invention are not limited thereto, and may be variously extended within a range without departing from the spirit and scope of the present invention.
  • FIG. 1 is a block diagram illustrating a nonvolatile memory system according to example embodiments.
  • FIG. 2A through 2C are diagrams illustrating an example of performing a write operation on data in the nonvolatile memory system of FIG. 1.
  • 3A to 3D are diagrams illustrating an example of performing a recovery operation on data in the nonvolatile memory system of FIG. 1.
  • FIG. 4 is a flowchart illustrating a program method of a nonvolatile memory system according to example embodiments.
  • FIG. 5 is a flowchart illustrating an example of determining whether first and second nonvolatile memory devices have completed a write operation in the program method of the nonvolatile memory system of FIG. 4.
  • FIG. 6 is a flowchart illustrating another example of determining whether first and second nonvolatile memory devices have completed a write operation in the program method of the nonvolatile memory system of FIG. 4.
  • first and second may be used to describe various components, but the components should not be limited by the terms. The terms may be used for the purpose of distinguishing one component from another component.
  • first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component.
  • FIG. 1 is a block diagram illustrating a nonvolatile memory system according to example embodiments.
  • the nonvolatile memory system 100 may include a controller 120, a first nonvolatile memory device 140, and a second nonvolatile memory device 160. Although one first nonvolatile memory device 140 and one second nonvolatile memory device 160 are illustrated in FIG. 1, this is for convenience of description, and the nonvolatile memory system 100 may include at least one device. It should be interpreted to include the first nonvolatile memory device 140 and at least one second nonvolatile memory device 160.
  • the first nonvolatile memory device 140 may be a nonvolatile memory device in which a write operation is performed at a high speed
  • the second nonvolatile memory device 160 may be a nonvolatile memory device in which a write operation is performed at a low speed. That is, the first nonvolatile memory device 140 and the second nonvolatile memory device 160 correspond to heterogeneous nonvolatile memory devices. In this case, the first nonvolatile memory device 140 compensates for the write operation of the second nonvolatile memory device 160, and the data WDAT input from the host is finally used as the second nonvolatile memory device. Stored in device 160.
  • the first nonvolatile memory device 140 performs a write operation at a higher speed than the second nonvolatile memory device 160, but may have a low storage capacity.
  • the nonvolatile memory system 100 can be manufactured at low cost by including the first nonvolatile memory device 140 having a low capacity storage space, and performs a write operation at a high speed. 140 may compensate for the write operation of the second nonvolatile memory device 160.
  • the first nonvolatile memory device 140 may be selected as a nonvolatile memory device capable of performing an overwrite operation because the first nonvolatile memory device 140 needs to perform a write operation at a high speed.
  • the device 160 may be selected as a nonvolatile memory device that may be manufactured in a small size and have a large storage space.
  • the first nonvolatile memory device 140 may be selected as a phase-change random access memory (PRAM) device
  • the second nonvolatile memory device 160 may be a NAND flash memory. Can be selected as a device.
  • PRAM phase-change random access memory
  • the types of the first and second nonvolatile memory devices 140 and 160 are not limited thereto.
  • the controller 120 controls the first and second nonvolatile memory devices 140 and 160 to simultaneously perform a write operation on the data WDAT input from the host based on the write command signal WCMD.
  • the write completion signal WCS may be output to the host.
  • the first nonvolatile memory device 140 is selected as a nonvolatile memory device performing a write operation at a high speed
  • the second nonvolatile memory device 160 performs a write operation at a low speed. Since the device is selected as the device, it is common for the first nonvolatile memory device 140 to complete the write operation first compared to the second nonvolatile memory device 160.
  • the second nonvolatile memory device 160 may complete the write operation earlier than the first nonvolatile memory device 140 according to the data pattern, the second nonvolatile memory device 160 may perform the write operation.
  • the case where the write operation is completed earlier than the nonvolatile memory device 140 is not excluded.
  • the nonvolatile memory system 100 uses the first nonvolatile memory device ( Since the 140 completes the write operation, even after the controller 120 outputs the write completion signal WCMD, the second nonvolatile memory device 160 continues the write operation to complete the write operation.
  • the controller 120 when the first nonvolatile memory device 140 first completes a write operation, the controller 120 outputs a write completion signal WCMD, thereby causing a user to enter the nonvolatile memory system. It can be made to feel as if 100 operates at high speed. At this time, since the user will prepare for the next write operation (eg, data processing time, data transfer time, etc.), the second nonvolatile memory device 160 may complete the write operation in the meantime. As a result, the nonvolatile memory system 100 may perform a write operation at a write operation speed that substantially corresponds to the write operation speed of the first nonvolatile memory device 140.
  • the controller 120 outputs the write completion signal WCMD, sudden power off may occur before the second nonvolatile memory device 160 completes the write operation. In this case, the data WDAT may be lost without being stored in the second nonvolatile memory device 160. Accordingly, in the nonvolatile memory system 100, when a power off occurs while the second nonvolatile memory device 160 performs a write operation, the controller 120 causes the second nonvolatile memory device 160 to perform a second operation. The write operation may be completed based on the data WDAT written to the nonvolatile memory device 140. Furthermore, the controller 120 recovers the data WDAT by scanning and comparing the first nonvolatile memory device 140 and the second nonvolatile memory device 160 according to a preset period or an external command. Function can also be provided. Accordingly, the nonvolatile memory system 100 may secure high operational stability.
  • the second nonvolatile memory device 140 may have a second value than the first nonvolatile memory device 140 according to a data pattern. Since the nonvolatile memory device 160 may complete the write operation first, the controller 120 determines whether any one of the first and second nonvolatile memory devices 120 and 140 has completed the write operation. Should be. In this case, whether the write operation of the first and second nonvolatile memory devices 120 and 140 is completed may be performed by a polling check method or a round robin signaling method. However, since the methods themselves are widely used in the art, detailed description thereof will be omitted.
  • the nonvolatile memory system 100 when data WDAT is stored in the second nonvolatile memory device 160 by the write operation, the nonvolatile memory system 100 may read from the second nonvolatile memory device 160 based on a read command signal (not shown).
  • the data RDAT may be read and provided to the host.
  • the nonvolatile memory system 100 allows the heterogeneous nonvolatile memory devices 140 and 160 to simultaneously perform a write operation on the data WDAT input from the host.
  • the write completion signal WCS is output to the host when any one of the write operations is completed, so that the user can feel as if the user is operating at a high speed.
  • the data written in the fields 140 and 160 may be compared with each other to recover lost data.
  • the nonvolatile memory system 100 may be manufactured as an embedded multi-media card (EMMC), but is not limited thereto.
  • EMMC embedded multi-media card
  • the nonvolatile memory system 100 may be manufactured as a secure digital card, a compact flash card, a memory stick, an XD picture card, or the like. .
  • FIG. 2A through 2C are diagrams illustrating an example of performing a write operation on data in the nonvolatile memory system of FIG. 1.
  • FIG. 2A illustrates data input from the host 200 to the first and second nonvolatile memory devices 140 and 160 by the controller 120 based on the write command signal WCMD. (WDAT) is being provided. Accordingly, each of the first and second nonvolatile memory devices 140 and 160 may simultaneously perform a write operation on the data (for example, A).
  • FIG. 2B shows that one of the first and second nonvolatile memory devices 140 and 160 completes a write operation. In this case, the first nonvolatile memory device 140 may perform a write operation at a high speed, and the second nonvolatile memory device 160 may perform a write operation at a low speed. 140 generally completes the write operation first.
  • the second nonvolatile memory device 160 may complete the write operation earlier than the first nonvolatile memory device 140 according to the data pattern.
  • the first nonvolatile memory device 140 completes the write operation before the second nonvolatile memory device 160, and provides the controller 120 with a signal COMP indicating that the write operation is completed. Is shown.
  • whether one of the first and second nonvolatile memory devices 140 and 160 has completed the write operation may be performed by a poll check method or a round robin signaling method, indicating that the write operation is completed.
  • the signal COMP may be interpreted as various signals for determining whether the write operation is completed in the first and second nonvolatile memory devices 140 and 160.
  • FIG. 2C illustrates that even after the first nonvolatile memory device 140 completes a write operation and the controller 120 outputs a write completion signal WCS to the host 200, the second nonvolatile memory device 160 writes. Demonstrates continuing to complete the operation. That is, while the user prepares for the next write operation (eg, data processing time, data transfer time, etc.), the second nonvolatile memory device 160 continues to complete without completing the write operation. This is because the data WDAT input from the host must be finally stored in the second nonvolatile memory device 160.
  • the controller 120 outputs a write completion signal WCS to the host 200
  • the nonvolatile memory system 100 allows a user to perform a high speed operation. It can make you feel like you're working.
  • 3A to 3D are diagrams illustrating an example of performing a recovery operation on data in the nonvolatile memory system of FIG. 1.
  • FIG. 3A illustrates data input from the host 200 to the first and second nonvolatile memory devices 140 and 160 by the controller 120 based on the write command signal WCMD. (WDAT) is being provided. Accordingly, each of the first and second nonvolatile memory devices 140 and 160 may simultaneously perform a write operation on the data (eg, B).
  • 3B illustrates a controller 120 among the first and second nonvolatile memory devices 140 and 160 that the first nonvolatile memory device 140 first completes a write operation and indicates that the write operation is completed. ) Showing what you offer.
  • whether one of the first and second nonvolatile memory devices 140 and 160 has completed a write operation may be performed by a poll check method or a round robin signaling method, thus indicating that the write operation is completed.
  • the COMP may be interpreted as various signals for determining whether the write operation is completed in the first and second nonvolatile memory devices 140 and 160.
  • FIG. 3C shows that a power off occurs while the second nonvolatile memory device 160 performs a write operation.
  • the write completion signal WCS is output to the host 200, when the host 200 tries to read the data (eg, B) of the second nonvolatile memory device 160, As a result, errors may occur. Accordingly, as shown in FIG.
  • the second nonvolatile memory device 160 may complete a write operation based on the data (eg, B) written in the first nonvolatile memory device 140. .
  • the nonvolatile memory system 100 may ensure high operation stability by recovering lost data by comparing data written to the heterogeneous nonvolatile memory devices 140 and 160 when a sudden power off occurs.
  • FIG. 4 is a flowchart illustrating a program method of a nonvolatile memory system according to example embodiments.
  • FIG. 5 is a diagram illustrating a write operation of first and second nonvolatile memory devices in the program method of the nonvolatile memory system of FIG. 4.
  • FIG. 6 is a flowchart illustrating an example of determining whether the data has been completed, and FIG. 6 illustrates another example of determining whether the first and second nonvolatile memory devices have completed a write operation in the program method of the nonvolatile memory system of FIG. 4.
  • a program method of a nonvolatile memory system receives data from a host based on a write command signal (Step S120), and includes a first nonvolatile memory device and a first nonvolatile memory.
  • a second nonvolatile memory device performing a write operation at a low speed compared to the memory device is controlled to simultaneously perform a write operation on the data (Step S140), and the first and second nonvolatile memory devices complete the write operation.
  • a write completion signal may be output to the host (Step S180).
  • the program method of the nonvolatile memory system may determine whether the first and second nonvolatile memory devices have completed a write operation in various ways. For example, whether one of the first and second nonvolatile memory devices has completed a write operation may be performed by a polling check method or a round robin signaling method.
  • whether one of the first and second nonvolatile memory devices has completed a write operation may be performed by a round robin signaling scheme. That is, when the first and second nonvolatile memory devices start to perform a write operation (Step S220), whether the write operation of the first nonvolatile memory device is completed may be checked (Step S240). At this time, when the write operation of the first nonvolatile memory device is completed, a write completion signal is output to the host (Step S280), and when the write operation of the first nonvolatile memory device is not completed, the write operation of the second nonvolatile memory device is completed. Whether the write operation is completed may be checked (Step S260).
  • Step S280 when a write operation of the second nonvolatile memory device is completed, a write completion signal is output to the host (Step S280), and when the write operation of the second nonvolatile memory device is not completed, the write of the first nonvolatile memory device is performed again. Whether the operation is completed may be checked (Step S240). As described above, in the program method of the nonvolatile memory system according to the exemplary embodiments of the present invention, the steps (Step S240 and Step S250) until one of the first and second nonvolatile memory devices completes a write operation. By repeating (ie, a round robin signaling method), it may be determined whether one of the first and second nonvolatile memory devices has completed a write operation.
  • whether one of the first and second nonvolatile memory devices has completed a write operation may be performed by a polling check method. That is, when the first and second nonvolatile memory devices start to perform a write operation (Step S320), it is checked whether a polling message is received from one of the first and second nonvolatile memory devices (Step S340). Can be. At this time, when a polling message is received from one of the first and second nonvolatile memory devices, a write completion signal is output to the host (Step S360), and from any one of the first and second nonvolatile memory devices.
  • the standby state may be maintained until a polling message is received from one of the first and second nonvolatile memory devices.
  • the program method of the nonvolatile memory system repeats the above step (Step S340) until a polling message is received from one of the first and second nonvolatile memory devices. (Ie, a polling check method), it may be determined whether one of the first and second nonvolatile memory devices has completed a write operation.
  • the present invention can be applied to a nonvolatile memory system including heterogeneous nonvolatile memory devices. Accordingly, the present invention provides a multimedia card, an embedded multimedia card, a secure digital card, a CF card, a memory stick, a memory stick, an XD picture card. XD picture card).
  • nonvolatile memory system 120 controller
  • first nonvolatile memory device 160 second nonvolatile memory device

Abstract

비휘발성 메모리 시스템은 제 1 비휘발성 메모리 장치, 제 1 비휘발성 메모리 장치에 비하여 저속으로 쓰기 동작을 수행하고 제 1 비휘발성 메모리 장치와 이종인 적어도 하나 이상의 제 2 비휘발성 메모리 장치, 및 쓰기 명령 신호에 기초하여 제 1 및 제 2 비휘발성 메모리 장치들이 호스트로부터 입력되는 데이터에 대한 쓰기 동작을 동시에 수행하도록 제어하고, 제 1 및 제 2 비휘발성 메모리 장치들 중에서 어느 하나가 쓰기 동작을 완료하면, 호스트에 쓰기 완료 신호를 출력하는 컨트롤러를 포함한다. 이에, 비휘발성 메모리 시스템은 고속으로 동작할 수 있고, 서든 파워 오프 발생시 데이터 유실을 방지할 수 있다.

Description

비휘발성 메모리 시스템 및 이를 프로그램하는 방법
본 발명은 반도체 메모리 시스템에 관한 것으로, 보다 상세하게는 이종의 비휘발성 메모리 장치를 구비하는 비휘발성 메모리 시스템 및 이를 프로그램하는 방법에 관한 것이다.
반도체 메모리 장치는 전원이 공급되지 않는 상태에서 데이터를 보존할 수 있는지에 따라 휘발성 메모리 장치와 비휘발성 메모리 장치로 구분될 수 있다. 최근에는, 비휘발성 메모리 장치 중에서 낸드 플래시 메모리 장치가 널리 사용되고 있고, 수 비트의 데이터를 저장할 수 있는 멀티 레벨 셀(Multi Level Cell; MLC)을 포함하여 높은 집적도로 제조되고 있다.
그러나, 낸드 플래시 메모리 장치는 덮어 쓰기가 가능하지 않기 때문에, 쓰기 전 이레이즈 동작(erase before write operation)을 블록 단위로 수행해야 하고, 기 설정된 조건 하에서 유효 데이터(valid data)와 무효 데이터(invalid data)를 분류하여 병합하기 위한 병합 동작(merge operation)을 수행해야 하는 등의 여러 제약을 가지고 있다.
따라서, 적어도 하나 이상의 낸드 플래시 메모리 장치를 포함하는 반도체 메모리 시스템은 높은 집적도를 가지고 소형으로 제조될 수 있으나, 낸드 플래시 메모리 장치의 여러 제약(예를 들어, 쓰기 동작) 때문에 고속으로 동작할 수 없고, 쓰기 동작 중에 서든 파워 오프(sudden power off)가 발생하면 데이터가 유실된다는 문제점이 있다.
본 발명의 일 목적은 이종의 비휘발성 메모리 장치들을 구비하여 고속으로 동작할 수 있고, 서든 파워 오프 발생시 데이터 유실을 방지할 수 있는 비휘발성 메모리 시스템을 제공하는 것이다.
본 발명의 다른 목적은 상기 비휘발성 메모리 시스템을 프로그램하는 방법을 제공하는 것이다.
다만, 본 발명의 해결하고자 하는 과제는 이에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 비휘발성 메모리 시스템은 제 1 비휘발성 메모리 장치, 상기 제 1 비휘발성 메모리 장치에 비하여 저속으로 쓰기 동작을 수행하고 상기 제 1 비휘발성 메모리 장치와 이종인(heterogeneous) 제 2 비휘발성 메모리 장치, 및 쓰기 명령 신호에 기초하여 상기 제 1 및 제 2 비휘발성 메모리 장치들이 호스트(host)로부터 입력되는 데이터에 대한 쓰기 동작을 동시에 수행하도록 제어하고, 상기 제 1 및 제 2 비휘발성 메모리 장치들 중에서 어느 하나가 상기 쓰기 동작을 완료하면, 상기 호스트에 쓰기 완료 신호를 출력하는 컨트롤러를 포함할 수 있다.
일 실시예에 의하면, 상기 제 1 비휘발성 메모리 장치가 상기 쓰기 동작을 완료하여 상기 컨트롤러가 상기 쓰기 완료 신호를 출력한 이후에도, 상기 제 2 비휘발성 메모리 장치는 상기 쓰기 동작을 완료할 수 있다.
일 실시예에 의하면, 상기 제 2 비휘발성 메모리 장치가 상기 쓰기 동작을 수행하는 도중에 서든 파워 오프(sudden power off)가 발생하면, 상기 제 2 비휘발성 메모리 장치는 상기 제 1 비휘발성 메모리 장치에 쓰여진 상기 데이터에 기초하여 상기 쓰기 동작을 완료할 수 있다.
일 실시예에 의하면, 상기 제 1 비휘발성 메모리 장치는 덮어 쓰기 동작(overwrite operation)을 수행할 수 있는 비휘발성 메모리 장치일 수 있다.
일 실시예에 의하면, 상기 제 1 비휘발성 메모리 장치는 피램(Phase-change Random Access Memory; PRAM) 장치이고, 상기 제 2 비휘발성 메모리 장치는 낸드 플래시 메모리(NAND flash memory) 장치일 수 있다.
일 실시예에 의하면, 상기 비휘발성 메모리 시스템은 임베디드 멀티 미디어 카드(Embedded Multi Media Card; EMMC)로 제조될 수 있다.
일 실시예에 의하면, 상기 제 1 및 제 2 비휘발성 메모리 장치들 중에서 어느 하나가 상기 쓰기 동작을 완료하였는지 여부 판단은 폴링 체크(polling check) 방식 또는 라운드 로빈 시그널링(round robin signaling) 방식으로 수행될 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 비휘발성 메모리 시스템의 프로그램 방법은 쓰기 명령 신호에 기초하여 호스트로부터 데이터를 입력받는 단계, 제 1 비휘발성 메모리 장치와 상기 제 1 비휘발성 메모리 장치에 비하여 저속으로 쓰기 동작을 수행하는 제 2 비휘발성 메모리 장치로 하여금 상기 데이터에 대한 쓰기 동작을 동시에 수행시키는 단계, 상기 제 1 및 제 2 비휘발성 메모리 장치가 상기 쓰기 동작을 완료하였는지 여부를 판단하는 단계, 및 상기 제 1 및 제 2 비휘발성 메모리 장치들 중에서 어느 하나가 상기 쓰기 동작을 완료하면 상기 호스트에 쓰기 완료 신호를 출력하는 단계를 포함할 수 있다.
본 발명의 실시예들에 따른 비휘발성 메모리 시스템 및 이의 프로그램 방법은 호스트로부터 입력되는 데이터에 대한 쓰기 동작을 이종의 비휘발성 메모리 장치들이 동시에 수행하게 하고, 이종의 비휘발성 메모리 장치들 중에서 어느 하나의 쓰기 동작이 완료하면 호스트에 쓰기 완료 신호가 출력되게 함으로써, 사용자로 하여금 고속으로 동작하는 것과 같이 느끼게 할 수 있고, 서든 파워 오프 발생시 이종의 비휘발성 메모리 장치들에 쓰여진 데이터를 서로 비교하여 유실된 데이터를 복구시킬 수 있다. 다만, 본 발명의 효과는 이에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 비휘발성 메모리 시스템을 나타내는 블록도이다.
도 2a 내지 도 2c는 도 1의 비휘발성 메모리 시스템에서 데이터에 대한 쓰기 동작이 수행되는 일 예를 나타내는 도면들이다.
도 3a 내지 도 3d는 도 1의 비휘발성 메모리 시스템에서 데이터에 대한 복구 동작이 수행되는 일 예를 나타내는 도면들이다.
도 4는 본 발명의 실시예들에 따른 비휘발성 메모리 시스템의 프로그램 방법을 나타내는 순서도이다.
도 5는 도 4의 비휘발성 메모리 시스템의 프로그램 방법에서 제 1 및 제 2 비휘발성 메모리 장치들이 쓰기 동작을 완료하였는지 여부를 판단하는 일 예를 나타내는 순서도이다.
도 6은 도 4의 비휘발성 메모리 시스템의 프로그램 방법에서 제 1 및 제 2 비휘발성 메모리 장치들이 쓰기 동작을 완료하였는지 여부를 판단하는 다른 예를 나타내는 순서도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 비휘발성 메모리 시스템을 나타내는 블록도이다.
도 1을 참조하면, 비휘발성 메모리 시스템(100)은 컨트롤러(120), 제 1 비휘발성 메모리 장치(140) 및 제 2 비휘발성 메모리 장치(160)를 포함할 수 있다. 도 1에서는 1개의 제 1 비휘발성 메모리 장치(140)와 1개의 제 2 비휘발성 메모리 장치(160)가 도시되었지만, 이것은 설명의 편의를 위한 것으로서, 비휘발성 메모리 시스템(100)은 적어도 하나 이상의 제 1 비휘발성 메모리 장치(140)와 적어도 하나 이상의 제 2 비휘발성 메모리 장치(160)를 포함하는 것으로 해석되어야 할 것이다.
제 1 비휘발성 메모리 장치(140)는 쓰기 동작이 고속으로 수행되는 비휘발성 메모리 장치일 수 있고, 제 2 비휘발성 메모리 장치(160)는 쓰기 동작이 저속으로 수행되는 비휘발성 메모리 장치일 수 있다. 즉, 제 1 비휘발성 메모리 장치(140)와 제 2 비휘발성 메모리 장치(160)는 이종의 비휘발성 메모리 장치들에 해당한다. 이 때, 제 1 비휘발성 메모리 장치(140)는 제 2 비휘발성 메모리 장치(160)의 쓰기 동작을 보완하기 위한 것으로서, 호스트(host)로부터 입력되는 데이터(WDAT)는 최종적으로 제 2 비휘발성 메모리 장치(160)에 저장되는 것이다. 따라서, 제 1 비휘발성 메모리 장치(140)는 제 2 비휘발성 메모리 장치(160)에 비하여 쓰기 동작을 고속으로 수행하지만, 저용량의 저장 공간을 가질 수 있다. 그 결과, 비휘발성 메모리 시스템(100)은 저용량의 저장 공간을 갖는 제 1 비휘발성 메모리 장치(140)를 구비함으로써 저비용으로 제조될 수 있고, 고속으로 쓰기 동작을 수행하는 제 1 비휘발성 메모리 장치(140)로 하여금 제 2 비휘발성 메모리 장치(160)의 쓰기 동작을 보완하게 할 수 있다. 일 실시예에서, 제 1 비휘발성 메모리 장치(140)는 고속으로 쓰기 동작을 수행해야 하므로 덮어 쓰기 동작(overwrite operation)을 수행할 수 있는 비휘발성 메모리 장치로 선택될 수 있고, 제 2 비휘발성 메모리 장치(160)는 소형으로 제조되면서도 대용량의 저장 공간을 가질 수 있는 비휘발성 메모리 장치로 선택될 수 있다. 예를 들어, 제 1 비휘발성 메모리 장치(140)는 피램(Phase-change Random Access Memory; PRAM) 장치로 선택될 수 있고, 제 2 비휘발성 메모리 장치(160)는 낸드 플래시 메모리(NAND flash memory) 장치로 선택될 수 있다. 다만, 이것은 하나의 예시로서 제 1 및 제 2 비휘발성 메모리 장치들(140, 160)의 종류가 이에 한정되지는 않는다.
컨트롤러(120)는 쓰기 명령 신호(WCMD)에 기초하여 제 1 및 제 2 비휘발성 메모리 장치들(140, 160)이 호스트로부터 입력되는 데이터(WDAT)에 대한 쓰기 동작을 동시에 수행하도록 제어하고, 제 1 및 제 2 비휘발성 메모리 장치들(140, 160) 중에서 어느 하나가 쓰기 동작을 완료하면 호스트에 쓰기 완료 신호(WCS)를 출력할 수 있다. 상술한 바와 같이, 제 1 비휘발성 메모리 장치(140)가 고속으로 쓰기 동작을 수행하는 비휘발성 메모리 장치로 선택되고, 제 2 비휘발성 메모리 장치(160)가 저속으로 쓰기 동작을 수행하는 비휘발성 메모리 장치로 선택되기 때문에, 제 1 비휘발성 메모리 장치(140)가 제 2 비휘발성 메모리 장치(160)에 비해 쓰기 동작을 먼저 완료하는 것이 일반적이다. 그러나, 데이터 패턴에 따라 제 1 비휘발성 메모리 장치(140)보다 제 2 비휘발성 메모리 장치(160)가 쓰기 동작을 먼저 완료할 수도 있는 것이므로, 본 발명은 제 2 비휘발성 메모리 장치(160)가 제 1 비휘발성 메모리 장치(140)보다 쓰기 동작을 먼저 완료하는 경우를 배제하지 않는다. 다만, 제 1 비휘발성 메모리 장치(140)가 제 2 비휘발성 메모리 장치(160)보다 쓰기 동작을 먼저 완료하는 경우가 일반적임을 고려할 때, 비휘발성 메모리 시스템(100)에서는 제 1 비휘발성 메모리 장치(140)가 쓰기 동작을 완료함으로써, 컨트롤러(120)가 쓰기 완료 신호(WCMD)를 출력한 이후에도, 제 2 비휘발성 메모리 장치(160)는 쓰기 동작을 계속 수행하여 완료한다.
이와 같이, 비휘발성 메모리 시스템(100)에서는 제 1 비휘발성 메모리 장치(140)가 먼저 쓰기 동작을 완료하면, 컨트롤러(120)가 쓰기 완료 신호(WCMD)를 출력하여, 사용자로 하여금 비휘발성 메모리 시스템(100)이 고속으로 동작하는 것과 같이 느끼게 할 수 있다. 이 때, 사용자는 다음 쓰기 동작을 준비(예를 들어, 데이터 프로세싱 시간, 데이터 트랜스퍼 시간 등)할 것이므로, 그 사이에 제 2 비휘발성 메모리 장치(160)는 쓰기 동작을 완료할 수 있다. 그 결과, 비휘발성 메모리 시스템(100)은 실질적으로 제 1 비휘발성 메모리 장치(140)의 쓰기 동작 속도에 상응하는 쓰기 동작 속도로 쓰기 동작을 수행할 수 있다. 그러나, 컨트롤러(120)가 쓰기 완료 신호(WCMD)를 출력한 이후, 제 2 비휘발성 메모리 장치(160)가 쓰기 동작을 완료하기 전에, 서든 파워 오프(sudden power off)가 발생할 수 있다. 이러한 경우, 상기 데이터(WDAT)는 제 2 비휘발성 메모리 장치(160)에 저장되지 않은 채 유실될 수 있다. 이에, 비휘발성 메모리 시스템(100)에서는 제 2 비휘발성 메모리 장치(160)가 쓰기 동작을 수행하는 도중에 서든 파워 오프가 발생하면, 컨트롤러(120)가 제 2 비휘발성 메모리 장치(160)로 하여금 제 1 비휘발성 메모리 장치(140)에 쓰여진 데이터(WDAT)에 기초하여 쓰기 동작을 완료하게 할 수 있다. 나아가, 컨트롤러(120)는 기 설정된 주기 또는 외부 커맨드에 따라 제 1 비휘발성 메모리 장치(140)와 제 2 비휘발성 메모리 장치(160)를 스캐닝(scanning) 및 비교함으로써 상기 데이터(WDAT)를 복구시키는 기능 등도 제공할 수 있다. 이에, 비휘발성 메모리 시스템(100)은 높은 동작 안정성을 확보할 수 있다.
한편, 제 1 비휘발성 메모리 장치(140)가 제 2 비휘발성 메모리 장치(160)보다 쓰기 동작을 먼저 완료하는 경우가 일반적이긴 하지만, 데이터 패턴에 따라 제 1 비휘발성 메모리 장치(140)보다 제 2 비휘발성 메모리 장치(160)가 쓰기 동작을 먼저 완료할 수도 있는 것이므로, 컨트롤러(120)는 제 1 및 제 2 비휘발성 메모리 장치들(120, 140) 중에서 어느 하나가 쓰기 동작을 완료하였는지 여부를 판단해야 한다. 이 때, 제 1 및 제 2 비휘발성 메모리 장치들(120, 140)의 쓰기 동작이 완료되었는지는 폴링 체크(polling check) 방식 또는 라운드 로빈 시그널링(round robin signaling) 방식으로 수행될 수 있다. 다만, 상기 방식들 자체는 해당 기술 분야에서 널리 사용되고 있는 것이므로, 그에 대한 구체적인 설명은 생략하기로 한다. 비휘발성 메모리 시스템(100)에서는 상기 쓰기 동작으로 제 2 비휘발성 메모리 장치(160)에 데이터(WDAT)가 저장되면, 독출 명령 신호(미도시)에 기초하여 제 2 비휘발성 메모리 장치(160)로부터 데이터(RDAT)를 독출하여 호스트에 제공할 수 있다. 이와 같이, 비휘발성 메모리 시스템(100)은 호스트로부터 입력되는 데이터(WDAT)에 대한 쓰기 동작을 이종의 비휘발성 메모리 장치들(140, 160)이 동시에 수행하게 하고, 이종의 비휘발성 메모리 장치들(140, 160) 중에서 어느 하나의 쓰기 동작이 완료하면 호스트에 쓰기 완료 신호(WCS)가 출력되게 함으로써, 사용자로 하여금 고속으로 동작하는 것과 같이 느끼게 할 수 있고, 서든 파워 오프 발생시 이종의 비휘발성 메모리 장치들(140, 160)에 쓰여진 데이터를 서로 비교하여 유실된 데이터를 복구시킬 수 있다. 이 때, 비휘발성 메모리 시스템(100)은 임베디드 멀티미디어 카드(Embedded Multi-Media Card; EMMC)로 제조될 수 있으나, 그에 한정되는 것은 아니다. 예를 들어, 비휘발성 메모리 시스템(100)은 SD 카드(secure digital card), CF 카드(compact flash card), 메모리 스틱(memory stick), XD 픽쳐 카드(XD picture card) 등으로도 제조될 수 있다.
도 2a 내지 도 2c는 도 1의 비휘발성 메모리 시스템에서 데이터에 대한 쓰기 동작이 수행되는 일 예를 나타내는 도면들이다.
도 2a 내지 도 2c를 참조하면, 도 2a는 컨트롤러(120)가 쓰기 명령 신호(WCMD)에 기초하여 제 1 및 제 2 비휘발성 메모리 장치들(140, 160)에 호스트(200)로부터 입력되는 데이터(WDAT)를 제공하는 것을 보여주고 있다. 이에, 제 1 및 제 2 비휘발성 메모리 장치들(140, 160) 각각은 상기 데이터(예를 들어, A)에 대한 쓰기 동작을 동시에 수행할 수 있다. 도 2b는 제 1 및 제 2 비휘발성 메모리 장치들(140, 160) 중에서 어느 하나가 쓰기 동작을 완료하는 것을 보여주고 있다. 이 때, 제 1 비휘발성 메모리 장치(140)는 고속으로 쓰기 동작을 수행할 수 있고, 제 2 비휘발성 메모리 장치(160)는 저속으로 쓰기 동작을 수행할 수 있으므로, 제 1 비휘발성 메모리 장치(140)가 먼저 쓰기 동작을 완료하는 것이 일반적이다. 그러나, 데이터 패턴에 따라 제 2 비휘발성 메모리 장치(160)가 제 1 비휘발성 메모리 장치(140)보다 쓰기 동작을 먼저 완료할 수도 있다. 다만, 도 2b에서는 제 1 비휘발성 메모리 장치(140)가 제 2 비휘발성 메모리 장치(160)보다 쓰기 동작을 먼저 완료하고, 쓰기 동작이 완료되었음을 나타내는 신호(COMP)를 컨트롤러(120)에 제공하는 것이 도시되어 있다. 이 때, 제 1 및 제 2 비휘발성 메모리 장치들(140, 160) 중에서 어느 하나가 쓰기 동작을 완료하였는지 여부 판단은 폴링 체크 방식 또는 라운드 로빈 시그널링 방식으로 수행될 수 있으므로, 쓰기 동작이 완료되었음을 나타내는 신호(COMP)는 제 1 및 제 2 비휘발성 메모리 장치들(140, 160)에서 쓰기 동작이 완료되었는지 여부를 판단하기 위한 다양한 신호들로 해석될 수 있다. 도 2c는 제 1 비휘발성 메모리 장치(140)가 쓰기 동작을 완료하여 컨트롤러(120)가 호스트(200)에 쓰기 완료 신호(WCS)를 출력한 이후에도, 제 2 비휘발성 메모리 장치(160)가 쓰기 동작을 계속 수행하여 완료하는 것을 보여주고 있다. 즉, 사용자가 다음 쓰기 동작을 준비(예를 들어, 데이터 프로세싱 시간, 데이터 트랜스퍼 시간 등)하는 동안에, 제 2 비휘발성 메모리 장치(160)는 쓰기 동작을 중단하지 않고 계속 수행하여 완료하는 것이다. 이는 호스트(host)로부터 입력되는 데이터(WDAT)는 최종적으로 제 2 비휘발성 메모리 장치(160)에 저장되어야 하기 때문이다. 이와 같이, 비휘발성 메모리 시스템(100)에서 제 1 비휘발성 메모리 장치(140)가 제 2 비휘발성 메모리 장치(160)의 쓰기 동작을 보완하고 있으므로, 비휘발성 메모리 시스템(100)은 사용자로 하여금 고속으로 동작하는 것과 같이 느끼게 할 수 있다.
도 3a 내지 도 3d는 도 1의 비휘발성 메모리 시스템에서 데이터에 대한 복구 동작이 수행되는 일 예를 나타내는 도면들이다.
도 3a 내지 도 3d를 참조하면, 도 3a는 컨트롤러(120)가 쓰기 명령 신호(WCMD)에 기초하여 제 1 및 제 2 비휘발성 메모리 장치들(140, 160)에 호스트(200)로부터 입력되는 데이터(WDAT)를 제공하는 것을 보여주고 있다. 이에, 제 1 및 제 2 비휘발성 메모리 장치들(140, 160) 각각은 상기 데이터(예를 들어, B)에 대한 쓰기 동작을 동시에 수행할 수 있다. 도 3b는 제 1 및 제 2 비휘발성 메모리 장치들(140, 160) 중에서 제 1 비휘발성 메모리 장치(140)가 쓰기 동작을 먼저 완료하고, 쓰기 동작이 완료되었음을 나타내는 신호(COMP)를 컨트롤러(120)에 제공하는 것을 보여주고 있다. 다만, 제 1 및 제 2 비휘발성 메모리 장치들(140, 160) 중에서 어느 하나가 쓰기 동작을 완료하였는지 여부 판단은 폴링 체크 방식 또는 라운드 로빈 시그널링 방식으로 수행될 수 있으므로, 쓰기 동작이 완료되었음을 나타내는 신호(COMP)는 제 1 및 제 2 비휘발성 메모리 장치들(140, 160)에서 쓰기 동작이 완료되었는지 여부를 판단하기 위한 다양한 신호들로 해석될 수 있다. 한편, 도 3c는 제 2 비휘발성 메모리 장치(160)가 쓰기 동작을 수행하는 도중에 서든 파워 오프가 발생하는 것을 보여주고 있다. 이 때, 쓰기 완료 신호(WCS)가 호스트(200)에 출력된 이후이므로, 호스트(200)가 제 2 비휘발성 메모리 장치(160)의 상기 데이터(예를 들어, B)를 독출하려고 하는 경우, 그에 따른 에러가 발생할 수 있다. 이에, 도 3d에 도시된 바와 같이, 제 2 비휘발성 메모리 장치(160)는 제 1 비휘발성 메모리 장치(140)에 쓰여진 상기 데이터(예를 들어, B)에 기초하여 쓰기 동작을 완료할 수 있다. 이와 같이, 비휘발성 메모리 시스템(100)은 서든 파워 오프 발생시 이종의 비휘발성 메모리 장치들(140, 160)에 쓰여진 데이터를 서로 비교하여 유실된 데이터를 복구함으로써 높은 동작 안정성을 확보할 수 있다.
도 4는 본 발명의 실시예들에 따른 비휘발성 메모리 시스템의 프로그램 방법을 나타내는 순서도이고, 도 5는 도 4의 비휘발성 메모리 시스템의 프로그램 방법에서 제 1 및 제 2 비휘발성 메모리 장치들이 쓰기 동작을 완료하였는지 여부를 판단하는 일 예를 나타내는 순서도이며, 도 6은 도 4의 비휘발성 메모리 시스템의 프로그램 방법에서 제 1 및 제 2 비휘발성 메모리 장치들이 쓰기 동작을 완료하였는지 여부를 판단하는 다른 예를 나타내는 순서도이다.
도 4를 참조하면, 본 발명의 실시예들에 따른 비휘발성 메모리 시스템의 프로그램 방법은 쓰기 명령 신호에 기초하여 호스트로부터 데이터를 입력(Step S120)받고, 제 1 비휘발성 메모리 장치와 제 1 비휘발성 메모리 장치에 비하여 저속으로 쓰기 동작을 수행하는 제 2 비휘발성 메모리 장치로 하여금 상기 데이터에 대한 쓰기 동작을 동시에 수행하도록 제어(Step S140)하며, 제 1 및 제 2 비휘발성 메모리 장치가 쓰기 동작을 완료하였는지 여부를 판단(Step S160)하여, 제 1 및 제 2 비휘발성 메모리 장치들 중에서 어느 하나가 쓰기 동작을 완료하면 호스트에 쓰기 완료 신호를 출력(Step S180)할 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다. 한편, 본 발명의 실시예들에 따른 비휘발성 메모리 시스템의 프로그램 방법은 제 1 및 제 2 비휘발성 메모리 장치들이 쓰기 동작을 완료하였는지 여부를 다양한 방식으로 판단할 수 있다. 예를 들어, 제 1 및 제 2 비휘발성 메모리 장치들 중에서 어느 하나가 쓰기 동작을 완료하였는지 여부 판단은 폴링 체크 방식 또는 라운드 로빈 시그널링 방식으로 수행될 수 있다.
일 실시예에서, 도 5에 도시된 바와 같이, 제 1 및 제 2 비휘발성 메모리 장치들 중에서 어느 하나가 쓰기 동작을 완료하였는지 여부 판단은 라운드 로빈 시그널링 방식으로 수행될 수 있다. 즉, 제 1 및 제 2 비휘발성 메모리 장치들이 쓰기 동작을 수행하기 시작(Step S220)하면, 제 1 비휘발성 메모리 장치의 쓰기 동작이 완료되었는지 여부가 체크(Step S240)될 수 있다. 이 때, 제 1 비휘발성 메모리 장치의 쓰기 동작이 완료된 경우 호스트에 쓰기 완료 신호가 출력(Step S280)되고, 제 1 비휘발성 메모리 장치의 쓰기 동작이 완료되지 않은 경우에는 제 2 비휘발성 메모리 장치의 쓰기 동작이 완료되었는지 여부가 체크(Step S260)될 수 있다. 마찬가지로, 제 2 비휘발성 메모리 장치의 쓰기 동작이 완료된 경우 호스트에 쓰기 완료 신호가 출력(Step S280)되고, 제 2 비휘발성 메모리 장치의 쓰기 동작이 완료되지 않은 경우 다시 제 1 비휘발성 메모리 장치의 쓰기 동작이 완료되었는지 여부가 체크(Step S240)될 수 있다. 이와 같이, 본 발명의 실시예들에 따른 비휘발성 메모리 시스템의 프로그램 방법은 제 1 및 제 2 비휘발성 메모리 장치들 중에서 어느 하나가 쓰기 동작을 완료할 때까지 상기 단계들(Step S240, Step S250)을 반복하는 방식(즉, 라운드 로빈 시그널링 방식)으로, 제 1 및 제 2 비휘발성 메모리 장치들 중에서 어느 하나가 쓰기 동작을 완료하였는지 여부를 판단할 수 있다.
다른 실시예에서, 도 6에 도시된 바와 같이, 제 1 및 제 2 비휘발성 메모리 장치들 중에서 어느 하나가 쓰기 동작을 완료하였는지 여부 판단은 폴링 체크 방식으로 수행될 수 있다. 즉, 제 1 및 제 2 비휘발성 메모리 장치들이 쓰기 동작을 수행하기 시작(Step S320)하면, 제 1 및 제 2 비휘발성 메모리 장치들 중에서 어느 하나로부터 폴링 메시지가 수신되었는지 여부가 체크(Step S340)될 수 있다. 이 때, 제 1 및 제 2 비휘발성 메모리 장치들 중에서 어느 하나로부터 폴링 메시지가 수신되면, 호스트에 쓰기 완료 신호가 출력(Step S360)되고, 제 1 및 제 2 비휘발성 메모리 장치들 중에서 어느 하나로부터도 폴링 메시지가 수신되지 않으면, 제 1 및 제 2 비휘발성 메모리 장치들 중에서 어느 하나로부터 폴링 메시지가 수신될 때까지 대기 상태가 유지될 수 있다. 이와 같이, 본 발명의 실시예들에 따른 비휘발성 메모리 시스템의 프로그램 방법은 제 1 및 제 2 비휘발성 메모리 장치들 중에서 어느 하나로부터 폴링 메시지를 수신할 때까지 상기 단계(Step S340)를 반복하는 방식(즉, 폴링 체크 방식)으로, 제 1 및 제 2 비휘발성 메모리 장치들 중에서 어느 하나가 쓰기 동작을 완료하였는지 여부를 판단할 수 있다.
이상, 본 발명의 실시예들에 따른 비휘발성 메모리 시스템 및 이의 프로그램 방법에 대해 도면을 참조하여 설명하였지만, 상기 설명은 예시적인 것으로서 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다. 예를 들어, 도 5 및 도 6에 도시된 폴링 체크 방식 및 라운드 로빈 시그널링 방식은 본 발명에 대한 설명의 편의를 위하여 단순화하여 설명한 것으로서, 본 발명의 기술적 사상을 벗어나지 않는 범위에서 다양하게 수정 및 변경될 수 있을 것이다.
본 발명은 이종의 비휘발성 메모리 장치들을 포함하는 비휘발성 메모리 시스템에 적용될 수 있다. 따라서, 본 발명은 멀티미디어 카드(multi media card), 임베디드 멀티미디어 카드(embedded multi media card), SD 카드(secure digital card), CF 카드(compact flash card), 메모리 스틱(memory stick), XD 픽쳐 카드(XD picture card) 등에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
[부호의 설명]
100: 비휘발성 메모리 시스템 120: 컨트롤러
140: 제 1 비휘발성 메모리 장치 160: 제 2 비휘발성 메모리 장치

Claims (8)

  1. 제 1 비휘발성 메모리 장치;
    상기 제 1 비휘발성 메모리 장치에 비하여 저속으로 쓰기 동작을 수행하고, 상기 제 1 비휘발성 메모리 장치와 이종인 제 2 비휘발성 메모리 장치; 및
    쓰기 명령 신호에 기초하여 상기 제 1 및 제 2 비휘발성 메모리 장치들이 호스트(host)로부터 입력되는 데이터에 대한 쓰기 동작을 동시에 수행하도록 제어하고, 상기 제 1 및 제 2 비휘발성 메모리 장치들 중에서 어느 하나가 상기 쓰기 동작을 완료하면, 상기 호스트에 쓰기 완료 신호를 출력하는 컨트롤러를 포함하는 비휘발성 메모리 시스템.
  2. 제 1 항에 있어서, 상기 제 1 비휘발성 메모리 장치가 상기 쓰기 동작을 완료하여 상기 컨트롤러가 상기 쓰기 완료 신호를 출력한 이후에도, 상기 제 2 비휘발성 메모리 장치는 상기 쓰기 동작을 완료하는 것을 특징으로 하는 비휘발성 메모리 시스템.
  3. 제 2 항에 있어서, 상기 제 2 비휘발성 메모리 장치가 상기 쓰기 동작을 수행하는 도중에 서든 파워 오프(sudden power off)가 발생하면, 상기 제 2 비휘발성 메모리 장치는 상기 제 1 비휘발성 메모리 장치에 쓰여진 상기 데이터에 기초하여 상기 쓰기 동작을 완료하는 것을 특징으로 하는 비휘발성 메모리 시스템.
  4. 제 1 항에 있어서, 상기 제 1 비휘발성 메모리 장치는 덮어 쓰기 동작(overwrite operation)을 수행할 수 있는 비휘발성 메모리 장치인 것을 특징으로 하는 비휘발성 메모리 시스템.
  5. 제 4 항에 있어서, 상기 제 1 비휘발성 메모리 장치는 피램(Phase-change Random Access Memory; PRAM) 장치이고, 상기 제 2 비휘발성 메모리 장치는 낸드 플래시 메모리(NAND flash memory) 장치인 것을 특징으로 하는 비휘발성 메모리 시스템.
  6. 제 5 항에 있어서, 임베디드 멀티미디어 카드(Embedded Multi Media Card; EMMC)로 제조되는 것을 특징으로 하는 비휘발성 메모리 시스템.
  7. 제 1 항에 있어서, 상기 제 1 및 제 2 비휘발성 메모리 장치들 중에서 어느 하나가 상기 쓰기 동작을 완료하였는지 여부 판단은 폴링 체크(polling check) 방식 또는 라운드 로빈 시그널링(round robin signaling) 방식으로 수행되는 것을 특징으로 하는 비휘발성 메모리 시스템.
  8. 쓰기 명령 신호에 기초하여 호스트로부터 데이터를 입력받는 단계;
    제 1 비휘발성 메모리 장치와 상기 제 1 비휘발성 메모리 장치에 비하여 저속으로 쓰기 동작을 수행하는 제 2 비휘발성 메모리 장치로 하여금 상기 데이터에 대한 쓰기 동작을 동시에 수행시키는 단계;
    상기 제 1 및 제 2 비휘발성 메모리 장치가 상기 쓰기 동작을 완료하였는지 여부를 판단하는 단계; 및
    상기 제 1 및 제 2 비휘발성 메모리 장치들 중에서 어느 하나가 상기 쓰기 동작을 완료하면 상기 호스트에 쓰기 완료 신호를 출력하는 단계를 포함하는 비휘발성 메모리 시스템의 프로그램 방법.
PCT/KR2012/010542 2011-12-06 2012-12-06 비휘발성 메모리 시스템 및 이를 프로그램하는 방법 WO2013085305A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/362,272 US9286996B2 (en) 2011-12-06 2012-12-06 Non-volatile memory system and method of programming the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110129661A KR101342658B1 (ko) 2011-12-06 2011-12-06 비휘발성 메모리 시스템 및 그 구성 방법
KR10-2011-0129661 2011-12-06

Publications (1)

Publication Number Publication Date
WO2013085305A1 true WO2013085305A1 (ko) 2013-06-13

Family

ID=48574592

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2012/010542 WO2013085305A1 (ko) 2011-12-06 2012-12-06 비휘발성 메모리 시스템 및 이를 프로그램하는 방법

Country Status (3)

Country Link
US (1) US9286996B2 (ko)
KR (1) KR101342658B1 (ko)
WO (1) WO2013085305A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102413755B1 (ko) 2015-11-20 2022-06-28 삼성전자주식회사 리텐션 특성에 의한 성능 저하를 복구하는 저장 장치의 동작 방법 및 이를 포함하는 데이터 처리 시스템의 동작 방법
KR20170118284A (ko) 2016-04-14 2017-10-25 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220031200A (ko) * 2020-09-04 2022-03-11 삼성전자주식회사 비휘발성 메모리 패키지 및 이를 포함하는 스토리지 장치
KR20220070989A (ko) 2020-11-23 2022-05-31 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060051050A (ko) * 2004-09-13 2006-05-19 엔이씨 인프론티아 가부시키가이샤 데이타이중화시스템의 전원단 발생 후의 복구
JP2006243780A (ja) * 2005-02-28 2006-09-14 Tdk Corp メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
KR20070001136A (ko) * 2004-02-04 2007-01-03 샌디스크 코포레이션 대용량 저장 액셀러레이터
JP2007334863A (ja) * 2006-06-12 2007-12-27 Samsung Electronics Co Ltd フラッシュメモリシステム、そのプログラムのためのホストシステム及びプログラム方法
JP2010211734A (ja) * 2009-03-12 2010-09-24 Toshiba Storage Device Corp 不揮発性メモリを用いた記憶装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124504B1 (ko) * 2005-09-22 2012-03-15 삼성전자주식회사 ＡＬＤ 공정에 의한 비정질 ＮｉＯ 박막의 제조방법 및상기 비정질 ＮｉＯ 박막을 이용한 비휘발성 메모리 소자
US8140739B2 (en) * 2008-08-08 2012-03-20 Imation Corp. Flash memory based storage devices utilizing magnetoresistive random access memory (MRAM) to store files having logical block addresses stored in a write frequency file buffer table
TWI451435B (zh) * 2010-10-08 2014-09-01 Phison Electronics Corp 非揮發性記憶體儲存裝置、記憶體控制器與資料儲存方法
TWI454922B (zh) * 2011-12-19 2014-10-01 Phison Electronics Corp 記憶體儲存裝置及其記憶體控制器與資料寫入方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070001136A (ko) * 2004-02-04 2007-01-03 샌디스크 코포레이션 대용량 저장 액셀러레이터
KR20060051050A (ko) * 2004-09-13 2006-05-19 엔이씨 인프론티아 가부시키가이샤 데이타이중화시스템의 전원단 발생 후의 복구
JP2006243780A (ja) * 2005-02-28 2006-09-14 Tdk Corp メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP2007334863A (ja) * 2006-06-12 2007-12-27 Samsung Electronics Co Ltd フラッシュメモリシステム、そのプログラムのためのホストシステム及びプログラム方法
JP2010211734A (ja) * 2009-03-12 2010-09-24 Toshiba Storage Device Corp 不揮発性メモリを用いた記憶装置

Also Published As

Publication number Publication date
KR101342658B1 (ko) 2013-12-16
KR20130063243A (ko) 2013-06-14
US20140362648A1 (en) 2014-12-11
US9286996B2 (en) 2016-03-15

Similar Documents

Publication Publication Date Title
CN103955431B (zh) 一种闪存存储设备中数据管理的方法及装置
KR102351660B1 (ko) 전력 관리 메커니즘을 갖는 솔리드 스테이트 메모리 시스템 및 그것의 동작 방법
KR101371516B1 (ko) 플래시 메모리 장치의 동작 방법 및 그것을 포함하는 메모리 시스템
KR101431205B1 (ko) 캐시 메모리 장치 및 캐시 메모리 장치의 데이터 처리 방법
US8429332B2 (en) Multi-channel hybrid density memory storage device and control method thereof
JP2008511913A (ja) 揮発性記憶装置をベースとする電源喪失回復機構
WO2013085305A1 (ko) 비휘발성 메모리 시스템 및 이를 프로그램하는 방법
KR20080069353A (ko) 페이지 데이터 저장 방법과 저장 장치
KR20080099692A (ko) 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및그것의 읽기 방법
WO2013180387A1 (ko) 낸드 플래시 메모리 장치의 페이지 데이터 독출 방법
JP4843222B2 (ja) 半導体記憶装置の制御方法、メモリカード、及びホスト機器
CN109471819B (zh) 为来自主机的读取请求提供短的读取响应时间的存储设备
CN110431540B (zh) 用于在非托管闪存设备中复制数据页的方法和装置
JP2008009817A (ja) 半導体装置及びデータ転送方法
US9223688B2 (en) Data storing method and memory controller and memory storage device using the same
KR20080078977A (ko) Ｍｍｃ 또는 ｓｄ 프로토콜을 사용하는 다수의 메모리장치들을 인터페이스하는 방법 및 시스템
CN101581959B (zh) 多核芯片中复位单个核的方法和设备
US9804983B2 (en) Controlling method, connector, and memory storage device
US10191533B2 (en) Method of enabling sleep mode, memory control circuit unit and storage apparatus
US11720276B2 (en) Memory system and controller for managing write status
CN102027424B (zh) 用于控制从多个进程出发的对存储器的区域的访问的方法以及用于实现该方法的带有消息存储器的通信模块
CN102591738A (zh) 数据管理方法、存储器控制器与嵌入式存储器储存装置
JP4794949B2 (ja) メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム
JP4723334B2 (ja) Ｄｍａ転送システム
CN104298468B (zh) 指令执行方法、连接器与存储器储存装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12854940

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14362272

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12854940

Country of ref document: EP

Kind code of ref document: A1