JP4794949B2 - メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム - Google Patents
メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム Download PDFInfo
- Publication number
- JP4794949B2 JP4794949B2 JP2005252620A JP2005252620A JP4794949B2 JP 4794949 B2 JP4794949 B2 JP 4794949B2 JP 2005252620 A JP2005252620 A JP 2005252620A JP 2005252620 A JP2005252620 A JP 2005252620A JP 4794949 B2 JP4794949 B2 JP 4794949B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- controller
- port
- memory controller
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
・マスターチップ(インタフェースおよびマスタコントローラを含む)
・ブロックコントローラ(表1のコントローラ1に相当)
・ブロックコントローラ(表1のコントローラ1に相当)
外部との通信を行うフロントエンド部と、
メモリコントローラの各部の動作を制御するコア制御部と、
前記不揮発性メモリへの読み書き制御を行うバックエンド部と、
第1のポートに入力された識別信号に基づき、メモリコントローラを単独で機能させるか複数併行して機能させるかを決定するモード検知部と、
第2のポートに入力された識別信号に基づき、メモリコントローラをマスタ及びスレーブのいずれのコントローラとして用いるかを決定するMS検知部とを備え、
前記コア制御部は、
前記モード検知部がメモリコントローラを複数併行して機能させることを決定し、かつ前記MS検知部がマスタコントローラとして用いることを決定した場合は、前記フロントエンド部が外部から受信したデータを、前記不揮発性メモリに記録されたIDコードに基づき、所定のサイズ毎に、前記バックエンド部及びデータの転送を行う第3のポートに振り分けて転送し、
前記モード検知部がメモリコントローラを複数併行して機能させることを決定し、かつ前記MS検知部がスレーブコントローラとして用いることを決定した場合は、前記第3のポートから入力されたデータを前記バックエンド部に転送し、
前記モード検知部がメモリコントローラを単独で機能させることを決定した場合は、前記フロントエンド部が外部から受信したデータを、前記第3のポートに振り分けて転送しないことを特徴とする。
同様に、前記第1ポートに入力される識別信号は、メモリコントローラに供給される電源電圧に応じて変化する電圧レベルであり、前記第2ポートに入力される識別信号は、外部デバイスから供給される信号であってもよい。
不揮発性メモリ及びメモリコントローラを含むメモリモジュールを少なくとも2つ備え、前記各メモリコントローラは、
外部との通信を行うフロントエンド部と、
前記メモリコントローラの各部の動作を制御するコア制御部と、
前記不揮発性メモリへのデータの書き込み及び前記不揮発性メモリからのデータの読み出しを制御するバックエンド部と、
第1のポートに入力された識別信号に基づき、前記メモリコントローラを単独で機能させるか複数併行して機能させるかを決定するモード検知部と、
第2のポートに入力された識別信号に基づき、前記メモリコントローラをマスタ及びスレーブのいずれのコントローラとして用いるかを決定するMS検知部とで構成され、かつ
前記各メモリコントローラのモード検知部及びMS検知部の決定により、前記メモリコントローラのうち1つをマスタコントローラとして用い、他をスレーブコントローラとして用い、
マスタコントローラとして用いるメモリコントローラを含む前記メモリモジュールのコア制御部は、前記フロントエンド部が外部から受信したデータを、前記不揮発性メモリに記録されたIDコードに基づき、所定のサイズ毎に、前記バックエンド部及びデータの転送を行う第3のポートに振り分けて転送し、
スレーブコントローラとして用いるメモリコントローラを含む前記メモリモジュールのコア制御部は、前記第3のポートから入力されたデータを前記バックエンド部に転送することを特徴とする。
スレーブコントローラとして用いるメモリコントローラを含む前記メモリモジュールで用いる識別信号は、外部デバイスから供給される信号であってもよい。
(実施の形態1)
[電源立ち上げ時の初期化処理]
まず、アクセス装置100が不揮発性記憶装置101に電源を供給した後(S200)、モード検知部114がA1ポート116の電圧を検知する(S201)。図1において、A1ポート116にはVccが印加されているので、モード検知部114がモードフラグを値1にセットするとともに(S202)、モード検知部114がCPU122にモードフラグ(値1)を転送し、CPU122はデュアルモードであることを認識する(S203)。
[通常動作時の処理]
図4(A)にシングルモードにおける書き込み処理を示し、図5(A)にシングルモードにおける論理アドレスLAのフォーマットを示す。図5(A)に示すように、下位ビットから順に、セクタ番号、ページ番号、論理ブロックアドレスLBAが割り当てられており、論理ブロックアドレスLBAに対応する11ビット分がアドレス変換の対象、すなわち論理−物理変換テーブルのアドレスに相当する。アクセス装置100で規定されるセクタサイズは512Byteであり、不揮発性メモリ130を構成する物理ブロック(図4参照)の各ページには、4セクタずつ記憶される。
図6のbは不揮発性メモリ130への書き込みを表す。ハッチング部分が読み書き制御部126から不揮発性メモリ130への転送期間であり、その直後のProgram Busyと書かれた期間が不揮発性メモリ130へ書き込み期間となる。なお、アクセス装置100からバッファメモリ121への転送レート、および読み書き制御部126から不揮発性メモリ130への転送レート共に約25MByte/sとする。また不揮発性メモリ160の書き込みに要する時間は500μSecとする。
(実施の形態2)
(実施の形態3)
101 不揮発性記憶装置
102 基板
103、104 メモリモジュール
105 外部バス
110、140 メモリコントローラ
111、141 フロントエンド部
112、142 コア制御部
113、143 バックエンド部
114、144 モード検知部
115、145 MS検知部
116、146 A1ポート
117、147 A2ポート
118、148 Bポート
119、149 内部バス
120、150 ホストインタフェース部
121、151 バッファメモリ
122、152 CPU
123、153 RAM
124、154 ROM
125、155 アドレス管理部
126、156 読み書き制御部
130、160 不揮発性メモリ
Claims (9)
- 不揮発性メモリへのデータの書き込み及び前記不揮発性メモリからのデータの読み出しを行うメモリコントローラであって、
外部との通信を行うフロントエンド部と、
メモリコントローラの各部の動作を制御するコア制御部と、
前記不揮発性メモリへの読み書き制御を行うバックエンド部と、
第1のポートに入力された識別信号に基づき、メモリコントローラを単独で機能させるか複数併行して機能させるかを決定するモード検知部と、
第2のポートに入力された識別信号に基づき、メモリコントローラをマスタ及びスレーブのいずれのコントローラとして用いるかを決定するMS検知部とを備え、
前記コア制御部は、
前記モード検知部がメモリコントローラを複数併行して機能させることを決定し、かつ前記MS検知部がマスタコントローラとして用いることを決定した場合は、前記フロントエンド部が外部から受信したデータを、前記不揮発性メモリに記録されたIDコードに基づき、所定のサイズ毎に、前記バックエンド部及びデータの転送を行う第3のポートに振り分けて転送し、
前記モード検知部がメモリコントローラを複数併行して機能させることを決定し、かつ前記MS検知部がスレーブコントローラとして用いることを決定した場合は、前記第3のポートから入力されたデータを前記バックエンド部に転送し、
前記モード検知部がメモリコントローラを単独で機能させることを決定した場合は、前記フロントエンド部が外部から受信したデータを、前記第3のポートに振り分けて転送しないことを特徴とするメモリコントローラ。 - 前記コア制御部がデータを振り分ける所定のサイズは、書き込みの単位であるページサイズもしくはページサイズ×N(Nはマルチページプログラム機能におけるマルチ数)であることを特徴とする請求項1に記載のメモリコントローラ。
- 前記第1ポート及び第2ポートに入力される識別信号は、メモリコントローラに供給される電源電圧に応じて変化する電圧レベルであることを特徴とする請求項1又は2に記載のメモリコントローラ。
- 前記第1ポートに入力される識別信号は、メモリコントローラに供給される電源電圧に応じて変化する電圧レベルであり、前記第2ポートに入力される識別信号は、外部デバイスから供給される信号であることを特徴とする請求項1又は2に記載のメモリコントローラ。
- 不揮発性メモリ及びメモリコントローラを含むメモリモジュールを少なくとも2つ備え、前記各メモリコントローラは、
外部との通信を行うフロントエンド部と、
前記メモリコントローラの各部の動作を制御するコア制御部と、
前記不揮発性メモリへのデータの書き込み及び前記不揮発性メモリからのデータの読み出しを制御するバックエンド部と、
第1のポートに入力された識別信号に基づき、前記メモリコントローラを単独で機能させるか複数併行して機能させるかを決定するモード検知部と、
第2のポートに入力された識別信号に基づき、前記メモリコントローラをマスタ及びスレーブのいずれのコントローラとして用いるかを決定するMS検知部とで構成され、かつ
前記各メモリコントローラのモード検知部及びMS検知部の決定により、前記メモリコントローラのうち1つをマスタコントローラとして用い、他をスレーブコントローラとして用い、
マスタコントローラとして用いるメモリコントローラを含む前記メモリモジュールのコア制御部は、前記フロントエンド部が外部から受信したデータを、前記不揮発性メモリに記録されたIDコードに基づき、所定のサイズ毎に、前記バックエンド部及びデータの転送を行う第3のポートに振り分けて転送し、
スレーブコントローラとして用いるメモリコントローラを含む前記メモリモジュールのコア制御部は、前記第3のポートから入力されたデータを前記バックエンド部に転送することを特徴とする不揮発性記憶装置。 - 前記コア制御部がデータを振り分ける所定のサイズは、前記不揮発性メモリへのデータ書き込みの単位であるページサイズであることを特徴とする請求項5に記載の不揮発性記憶装置。
- 前記各メモリコントローラの第1ポート及び第2ポートに入力される識別信号は、前記各メモリコントローラに供給される電源電圧に応じて変化する電圧レベルであることを特徴とする請求項5又は6に記載の不揮発性記憶装置。
- マスタコントローラとして用いるメモリコントローラを含む前記メモリモジュールで用いる識別信号は、前記メモリコントローラに供給される電源電圧に応じて変化する電圧レベルであり、
スレーブコントローラとして用いるメモリコントローラを含む前記メモリモジュールで用いる識別信号は、外部デバイスから供給される信号であることを特徴とする請求項5又は6に記載の不揮発性記憶装置。 - 請求項5〜8のいずれかに記載の不揮発性記憶装置と、前記不揮発性記憶装置のアクセス制御を行うアクセス装置と、を備えた不揮発性記憶システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005252620A JP4794949B2 (ja) | 2005-08-31 | 2005-08-31 | メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005252620A JP4794949B2 (ja) | 2005-08-31 | 2005-08-31 | メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007066102A JP2007066102A (ja) | 2007-03-15 |
JP2007066102A5 JP2007066102A5 (ja) | 2008-09-04 |
JP4794949B2 true JP4794949B2 (ja) | 2011-10-19 |
Family
ID=37928203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005252620A Expired - Fee Related JP4794949B2 (ja) | 2005-08-31 | 2005-08-31 | メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4794949B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5458568B2 (ja) * | 2008-12-25 | 2014-04-02 | ソニー株式会社 | 不揮発性記憶装置、情報記録システム、及び情報記録方法 |
CN103019952B (zh) * | 2011-09-26 | 2016-05-18 | 群联电子股份有限公司 | 数据写入方法、存储器控制器与存储器储存装置 |
-
2005
- 2005-08-31 JP JP2005252620A patent/JP4794949B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007066102A (ja) | 2007-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7392343B2 (en) | Memory card having a storage cell and method of controlling the same | |
US7890732B2 (en) | Memory card and semiconductor device | |
US6834322B2 (en) | Nonvolatile semiconductor memory device having plural memory circuits selectively controlled by a master chip enable terminal or an input command and outputting a pass/fail result | |
JP5226722B2 (ja) | 記憶装置 | |
KR100300250B1 (ko) | 반도체기억장치및그데이터관리방법 | |
KR100758301B1 (ko) | 메모리 카드 및 그것의 데이터 저장 방법 | |
US20080250220A1 (en) | Memory system | |
JP2000067574A (ja) | 半導体記憶装置 | |
US8677069B2 (en) | Semiconductor storage device | |
JP2003296188A (ja) | 高容量フラッシュメモリカードシステムにおけるデータ運営方法 | |
JP2012526324A (ja) | 不揮発性メモリシステムのためのマルチページ準備コマンド | |
WO2005103903A1 (ja) | 不揮発性記憶システム | |
JPH08263361A (ja) | フラッシュメモリカード | |
US11334493B2 (en) | Memory system and operating method thereof | |
KR20110043211A (ko) | 플래시 메모리 장치의 동작 방법 및 그것을 포함하는 메모리 시스템 | |
JP2008009527A (ja) | メモリシステム | |
JP2006039966A (ja) | メモリカードおよびメモリカードに搭載されるカード用コントローラ並びにメモリカードの処理装置 | |
KR20190019712A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
KR20180126656A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
KR20080078977A (ko) | Mmc 또는 sd 프로토콜을 사용하는 다수의 메모리장치들을 인터페이스하는 방법 및 시스템 | |
KR20190019721A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
JP4794949B2 (ja) | メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム | |
US12061800B2 (en) | Method and apparatus for performing data access control of memory device with aid of predetermined command | |
US8180951B2 (en) | Memory system and method of controlling the memory system | |
JP2007066101A (ja) | メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080722 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080722 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110630 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110727 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |