KR20080069353A - 페이지 데이터 저장 방법과 저장 장치 - Google Patents

페이지 데이터 저장 방법과 저장 장치 Download PDF

Info

Publication number
KR20080069353A
KR20080069353A KR1020070006961A KR20070006961A KR20080069353A KR 20080069353 A KR20080069353 A KR 20080069353A KR 1020070006961 A KR1020070006961 A KR 1020070006961A KR 20070006961 A KR20070006961 A KR 20070006961A KR 20080069353 A KR20080069353 A KR 20080069353A
Authority
KR
South Korea
Prior art keywords
page
page data
nonvolatile memory
buffer
data
Prior art date
Application number
KR1020070006961A
Other languages
English (en)
Other versions
KR100877610B1 (ko
Inventor
방성국
최성업
홍시훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070006961A priority Critical patent/KR100877610B1/ko
Priority to US11/875,317 priority patent/US7873778B2/en
Priority to JP2007327907A priority patent/JP5399626B2/ja
Priority to CN2007103035695A priority patent/CN101256525B/zh
Publication of KR20080069353A publication Critical patent/KR20080069353A/ko
Application granted granted Critical
Publication of KR100877610B1 publication Critical patent/KR100877610B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

비휘발성 메모리 시스템이 개시된다. 상기 비휘발성 메모리 시스템은 컨트롤러, 제1페이지와 제2페이지를 포함하는 비휘발성 메모리, 상기 컨트롤러의 제어하에 상기 제1페이지에 프로그램될 제i번째 페이지 데이터를 로딩하기 위한 페이지 버퍼, 및 상기 컨트롤러의 제어하에 상기 제1페이지에 프로그램된 첫 번째 페이지 데이터부터 제 (i-1)번째 페이지 데이터까지 백업하기 위한 백업 버퍼를 구비한다. 상기 컨트롤러는 상기 제1페이지에 상기 페이지 버퍼에 로딩된 상기 제i번째 페이지 데이터의 프로그래밍을 시도하고, 상기 제i번째 페이지 데이터의 프로그래밍이 실패한 경우 상기 백업 버퍼에 백업된 상기 첫 번째 페이지 데이터부터 상기 제 (i-1)번째 페이지 데이터까지 상기 제2페이지에 프로그래밍한 후 상기 페이지 버퍼에 로딩된 상기 제i번째 페이지 데이터를 상기 제2페이지에 프로그래밍하는 것을 제어한다.
페이지, 페이지 버퍼, 플레쉬 EEPROM

Description

페이지 데이터 저장 방법과 저장 장치{Method and apparatus for storing page data}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 종래의 비휘발성 메모리 시스템 구조의 블락도를 나타낸다.
도 2는 본 발명의 실시예에 따른 비휘발성 메모리 시스템 구조의 블락도를 나타낸다.
도 3은 본 발명의 실시예에 따른 페이지 데이터 저장방법의 흐름도를 나타낸다.
도 4는 본 발명의 실시예에 따른 컨트롤러를 포함하는 비휘발성 메모리 시스템의 블락도를 나타낸다.
도 5는 본 발명의 실시예에 따른 비휘발성 메모리 시스템을 포함하는 전자 시스템의 블락도를 나타낸다.
도 6a 내지 도 6j는 본 발명의 실시예에 따른 비휘발성 메모리 시스템을 포함하는 전자 시스템들의 예들을 나타낸다.
본 발명은 데이터 저장 기술에 관한 것으로, 특히 비휘발성 메모리의 페이지 데이터 저장방법과 그 저장장치에 관한 것이다.
플레쉬 EEPROM과 같은 비휘발성 메모리(non-volatile memory)는 가볍고, 물리적인 충격에 강하고, 휴대하기 간편할 뿐만 아니라, 저전력으로 동작하여 배터리 소모량을 줄일 수 있기 때문에, 디지털 카메라, MP3 플레이어, 휴대 전화기, 노트북, 또는 PDA 등과 같은 휴대용 정보 기기에서 많이 사용되고 있다.
도 1은 종래의 비휘발성 메모리 시스템 구조의 블락도를 나타낸다. 도 1을 참조하면, 비휘발성 메모리 시스템(10)은 컨트롤러(20), 다수의 블락들(31과 35)을 포함하는 비휘발성 메모리(30), 라이트 버퍼(40), 및 페이지 버퍼(50)를 포함한다.
상기 블락i(31)는 제1페이지(33)를 포함하는 다수의 페이지들을 포함하고, 상기 블락j(35)는 제2페이지(37)를 포함하는 다수의 페이지들을 포함한다. 상기 비휘발성 메모리(30)는 다수의 플레쉬 EEPROM들을 포함하고, 각각의 페이지(33과 37)는 페이지 단위로 데이터를 저장하기 위하여 다수의 플레쉬 EEPROM들을 포함한다.
도 1을 참조하여 제2페이지 데이터(예컨대, MSB 페이지 데이터)가 프로그래밍되는 과정을 설명하면 다음과 같다. 이때, 제1페이지 데이터(예컨대, LSB 페이지 데이터)는 블락i(31)의 제1페이지(33)에 프로그래밍되어 있다고 가정한다.
제2페이지 데이터를 블락i(31)의 제1페이지(33)에 프로그래밍하기 위하여, 라이트 버퍼(40)는 컨트롤러(20)의 제어하에 상기 컨트롤러(20)로부터 출력된 제2페이지 데이터를 수신하여 저장한다(S1). 그리고 라이트 버퍼(40)에 로딩된 제2페 이지 데이터는 상기 컨트롤러(20)의 제어하에 페이지 버퍼(50)로 로딩된다(S2).
호스트와 페이지 데이터를 주고받는 상기 컨트롤러(20)는 상기 페이지 버퍼(50)에 로딩된 제2페이지 데이터를 타겟 페이지(예컨대, 블락i(31)의 제1페이지(33))에 프로그래밍을 시도한다(S3). 상기 타겟 페이지(예컨대, 블락i(31)의 제1페이지(33))에서 상기 제2페이지 데이터의 프로그래밍이 실패한 경우, 상기 컨트롤러(20)는 상기 제2페이지 데이터를 다른 타겟 페이지(예컨대, 블락j(35)의 제2페이지(37))에 다시 프로그래밍하기 위하여 호스트로부터 제1페이지 데이터를 수신하고 수신된 상기 제1페이지 데이터를 라이트 버퍼(40)로 다시 전송한다(S4).
상기 컨트롤러(20)의 제어하에, 상기 라이트 버퍼(40)에 로딩된 제1페이지 데이터는 다시 페이지 버퍼(50)로 전송된다(S5). 그리고 상기 페이지 버퍼(50)에 로딩된 제1페이지 데이터는 다른 타겟 페이지(예컨대, 블락j(35)의 제2페이지(37))에 프로그래밍된다(S6). 이때 상기 컨트롤러(20)는 페이지 버퍼(50)의 상태 레지스터(미도시)로부터 출력된 상태 체크 신호에 응답하여 제1페이지 데이터의 프로그래밍이 성공적인가를 확인할 수 있다.
상기 제1페이지 데이터의 프로그래밍이 성공적인 경우, 상기 컨트롤러(20)는 호스트로부터 제2페이지 데이터를 수신한 후 수신된 제2페이지 데이터를 라이트 버퍼(40)로 다시 전송하고(S7), 상기 라이트 버퍼(40)에 로딩된 제2페이지 데이터는 상기 컨트롤러(20)의 제어하에 다시 페이지 버퍼(50)로 전송된다(S8). 그 후 페이지 버퍼(50)에 로딩된 제2페이지 데이터는 상기 다른 타겟 페이지(예컨대, 블락j(35)의 제2페이지(37))에 프로그래밍된다(S9).
도 1을 참조하여 설명한 바와 같이, 제1페이지 데이터가 타겟 페이지(예컨대, 제1페이지(33))에 성공적으로 또는 정상적으로) 프로그래밍된 후, 제2페이지 데이터가 상기 타겟 페이지(예컨대, 제1페이지(33))에 프로그래밍되는 과정에서 상기 제2페이지 데이터의 프로그래밍이 실패한 경우, 상기 컨트롤러(20)는 제2페이지 데이터를 다른 타겟 페이지(예컨대, 제2페이지(37))에 다시 프로그래밍하기 위하여 호스트로부터 수신된 제1페이지 데이터를 상기 다른 타겟 페이지에 다시 프로그래밍하는 과정과 상기 호스트로부터 수신된 상기 제2페이지 데이터를 상기 다른 타겟 페이지에 다시 프로그래밍하는 과정을 수행한다.
따라서, 상기 라이트 버퍼(40) 또는 상기 페이지 버퍼(50)는 상기 제1페이지 데이터부터 상기 제2페이지 데이터까지를 상기 컨트롤러(20)로부터 다시 전송받아 로딩해야 한다. 그러므로, 제2페이지 데이터에 대한 프로그래밍이 실패한 경우, 종래의 비휘발성 메모리 시스템에서는 불필요한 페이지 데이터 로딩 시간이 발생한다. 또한, 제2페이지 데이터의 프로그래밍이 실패한 경우, 종래의 비휘발성 메모리 시스템에서는 제2페이지 데이터를 다른 타겟 페이지에 프로그래밍하기 위한 시간이 증가하므로, 페이지 데이터의 프로그래밍 동작의 효율성이 저하된다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 현재 페이지 데이터의 프로그래밍 실패가 발생한 경우 첫 번째 페이지 데이터부터 이전 페이지 데이터까지 모든 페이지 데이터를 다시 전송받아 프로그래밍해야 하는 프로그래밍 시간을 감소시키고 페이지 데이터의 프로그래밍 동작의 효율성을 개선하기 위한 방법과 상기 방법을 수행하기 위한 장치를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 비휘발성 메모리에 페이지 데이터를 저장하는 방법은 비휘발성 메모리의 제1페이지에 프로그램될 제i(i>1, i는 자연수)번째 페이지 데이터를 페이지 버퍼에 로딩하는 동시에 상기 제1페이지에 프로그램된 첫 번째 페이지 데이터부터 제 (i-1)번째 페이지 데이터까지 백업 버퍼에 백업하는 단계; 및 상기 제1페이지에 상기 제i번째 페이지 데이터의 프로그래밍을 시도하고, 상기 프로그래밍이 실패한 경우 상기 백업 버퍼에 백업된 상기 첫 번째 페이지 데이터부터 상기 제 (i-1)번째 페이지 데이터까지 상기 비휘발성 메모리의 제2페이지에 프로그래밍한 후 상기 페이지 버퍼에 로딩된 상기 제i번째 페이지 데이터를 상기 제2페이지에 프로그래밍하는 단계를 포함한다.
상기 백업하는 단계와 상기 프로그래밍하는 단계는 상기 비휘발성 메모리로의 데이터의 프로그래밍을 제어하는 컨트롤러로부터 출력된 명령에 따라 수행된다.
상기 제1페이지와 상기 제2페이지 각각은 각각이 다수의 논리 값들을 저장하기 위한 다수의 셀 들을 포함한다. 상기 백업 버퍼의 크기는 상기 페이지 버퍼의 크기의 정수 배일 수 있다.
상기 기술적 과제를 달성하기 위한 비휘발성 메모리 장치는 제1페이지와 제2페이지를 포함하는 비휘발성 메모리, 컨트롤러로부터 출력되고 상기 비휘발성 메모리의 상기 제1페이지에 프로그램될 제i(i>1, i는 자연수)번째 페이지 데이터를 로딩하기 위한 페이지 버퍼, 및 상기 컨트롤러의 제어하에 상기 비휘발성 메모리의 상기 제1페이지에 프로그램된 첫 번째 페이지 데이터부터 제 (i-1)번째 페이지 데이터까지 백업하기 위한 백업 버퍼를 구비한다.
상기 기술적 과제를 달성하기 위한 비휘발성 메모리 시스템은 컨트롤러, 제1페이지와 제2페이지를 포함하는 비휘발성 메모리, 상기 컨트롤러의 제어하에, 상기 비휘발성 메모리의 상기 제1페이지에 프로그램될 제i번째 페이지 데이터를 로딩하기 위한 페이지 버퍼, 및 상기 컨트롤러의 제어하에, 상기 비휘발성 메모리의 상기 제1페이지에 프로그램된 첫 번째 페이지 데이터부터 제 (i-1)번째 페이지 데이터까지 백업하기 위한 백업 버퍼를 구비한다.
상기 컨트롤러는 상기 제1페이지에 상기 페이지 버퍼에 로딩된 상기 제i번째 페이지 데이터의 프로그래밍을 시도하고, 상기 제i번째 페이지 데이터의 프로그래밍이 실패한 경우 상기 백업 버퍼에 백업된 상기 첫 번째 페이지 데이터부터 상기 제 (i-1)번째 페이지 데이터까지 상기 제2페이지에 프로그래밍한 후 상기 페이지 버퍼에 로딩된 상기 제i번째 페이지 데이터를 상기 제2페이지에 프로그래밍하는 것을 제어한다.
상기 비휘발성 메모리 시스템은 메모리 카드일 수 있다. 상기 제1페이지와 상기 제2페이지 각각은 각각이 다수의 논리 값들을 저장하기 위한 다수의 셀 들을 포함한다. 상기 백업 버퍼의 크기는 상기 페이지 버퍼의 크기의 정수 배일 수 있다.
상기 기술적 과제를 달성하기 위한 컨트롤러는 제1휘발성 메모리, 제2휘발성 메모리, 및 프로세서를 포함한다. 상기 프로세서는 호스트로부터 출력되고 비휘발 성 메모리의 제1페이지에 프로그래밍될 현재 페이지 데이터를 수신하여 상기 제1휘발성 메모리에 저장하는 동작과 상기 비휘발성 메모리의 상기 제1페이지에 프로그래밍된 이전의 페이지 데이터를 수신하여 상기 제2휘발성 메모리에 백업하는 동작을 제어한다.
상기 프로세서는 상기 제1페이지로의 상기 현재 페이지 데이터의 프로그래밍이 실패한 경우, 상기 제2휘발성 메모리에 백업된 상기 이전의 페이지 데이터를 상기 비휘발성 메모리의 제2페이지에 프로그래밍한 후 상기 제1휘발성 메모리에 저장된 상기 현재 페이지 데이터를 프로그래밍하는 것을 더 제어한다.
상기 기술적 과제를 달성하기 위한 비휘발성 메모리 시스템은 제1페이지와 제2페이지를 포함하는 비휘발성 메모리, 및 본 발명의 실시예에 따른 컨트롤러를 포함한다.
상기 기술적 과제를 달성하기 위한 전자 시스템은 카드 인터페이스, 상기 카드 인터페이스에 접속된 슬롯, 및 상기 슬롯에 전기적으로 접속될 수 있는 상기 비휘발성 메모리 시스템을 포함한다. 상기 비휘발성 메모리 시스템은 메모리 카드일 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 실시예에 따른 비휘발성 메모리 시스템 구조의 블락도를 나타낸다. 도 2를 참조하면, 본 발명의 실시예에 따른 비휘발성 메모리 시스템(100)은 컨트롤러(또는 플레쉬 카드 컨트롤러; 120), 다수의 블락들(31과 35)을 포함하는 비휘발성 메모리(또는 비휘발성 메모리 장치; 30), 라이트 버퍼(40), 페이지 버퍼(50), 및 백업 버퍼(60)를 포함한다. 상기 비휘발성 메모리 시스템(100)은 SD(secure digital)카드 또는 MMC(Multi-media card)를 포함하는 메모리 카드로 구현될 수 있다. 상기 메모리 카드는 스마트 카드(smart card)를 포함한다. 비휘발성 메모리 시스템(100)은 플레쉬 EEPROM들을 포함하는 전자 장치에 내장(embedded)될 수 있다.
상기 백업 버퍼(60)는 다수의 단위 백업 버퍼들(61, 62, 63, ...)을 포함한다. 상기 다수의 단위 백업 버퍼들(61, 62, 63, ...) 각각의 크기(또는 용량, 예컨대, 킬로바이트)는 페이지 버퍼(50)의 크기(또는 용량)의 정수 배일 수 있다. 따라서, 상기 백업 버퍼(60)의 크기(또는 용량)는 페이지 버퍼(50)의 크기(또는 용량)의 정수 배일 수 있다.
비휘발성 메모리(30)는 다수의 플레쉬 EEPROM들을 포함하고, 상기 다수의 플레쉬 EEPROM들 각각은 다수의 논리 값들(예컨대, m-비트, m은 2 이상의 자연수)을 저장할 수 있다. 또한, 상기 다수의 플레쉬 EEPROM들 각각은 멀티 레벨 셀(multi level cell)로 구현될 수 있다. 그리고, 상기 다수의 플레쉬 EEPROM들 각각은 2비트 또는 그 이상의 비트들을 저장할 수 있다.
도 2를 참조하여 제2페이지 데이터(예컨대, MSB 페이지 데이터)가 프로그래 밍되는 과정을 설명하면 다음과 같다. 이때, 제1페이지 데이터(예컨대, LSB 페이지 데이터)는 블락i(31)의 제1페이지(33)에 정상적으로 또는 성공적으로 프로그래밍되어 있다고 가정한다.
제2페이지 데이터를 블락i(31)의 제1페이지(33)에 프로그래밍하기 위하여, 라이트 버퍼(40)는 호스트와 통신하는 컨트롤러(120)의 제어하에 상기 컨트롤러(120)로부터 출력된 제2페이지 데이터를 수신하여 저장한다(S11).
그리고 상기 컨트롤러(20)의 제어하에, 라이트 버퍼(40)에 로딩된 제2페이지 데이터가 페이지 버퍼(50)로 로딩되는 동시에 상기 제2페이지 데이터가 프로그래밍될 블락i(31)의 제1페이지(33)에 프로그래밍된 제1페이지 데이터(예컨대, LSB 페이지 데이터)는 백업 버퍼(60)로 백업된다(S12). 여기서 "동시"란 시간상 완전히 동시를 의미할 수도 있고 조금의 시간차이가 있는 경우를 의미할 수도 있다.
상기 컨트롤러(120)의 제어하에, 상기 페이지 버퍼(50)에 로딩된 제2페이지 데이터를 타겟 페이지(예컨대, 블락i(31)의 제1페이지(33))에 프로그래밍하기 위한 프로그래밍 동작이 시도된다(S13). 상기 타겟 페이지(예컨대, 블락i(31)의 제1페이지(33))로의 상기 제2페이지 데이터의 프로그래밍이 실패한 경우, 상기 컨트롤러(120)는 상기 백업 버퍼(60)에 백업되어 있는 제1페이지 데이터를 다른 타겟 페이지 (예컨대, 블락j(35)의 제2페이지(37))에 프로그래밍한다(S14). 상기 제1페이지 데이터가 상기 다른 타겟 페이지(예컨대, 블락j(35)의 제2페이지(37))에 성공적으로 프로그래밍된 후, 상기 컨트롤러(120)는 상기 페이지 버퍼(50)에 로드된 제2페이지 데이터를 상기 다른 타겟 페이지(예컨대, 블락j(35)의 제2페이지(37))에 프 로그래밍한다(S15).
따라서 본 발명의 실시예에 따른 비휘발성 메모리 시스템(100)에서는 상기 제2페이지 데이터의 프로그래밍이 실패한 경우라도 상기 컨트롤러(120)가 상기 제1페이지 데이터와 상기 제2페이지 데이터를 다시 라이트 버퍼(40)에 순차적으로 로딩하지 않으므로 재 로딩에 필요한 시간을 줄일 수 있다. 그러므로, 상기 비휘발성 메모리 시스템의 재 로딩 부담은 감소한다. 또한, 상기 컨트롤러(120)는 호스트로부터 상기 제1페이지 데이터와 상기 제2페이지 데이터를 다시 수신하지 않아도 된다.
도 3은 본 발명의 실시예에 따른 페이지 데이터 저장 방법의 흐름도를 나타낸다. 도 3을 참조하여 페이지 데이터 저장 방법을 설명하기 전에, 도 2에 도시된 비휘발성 메모리(30)의 제1페이지(33)와 제2페이지(37) 각각은 다수의 비휘발성 메모리 셀들을 포함하며, 상기 다수의 비휘발성 메모리 셀들 각각은 m-비트들을 저장할 수 있다고 가정한다. 예컨대, m은 2 이상일 수 있다.
예컨대, 컨트롤러(120)의 제어 하에, 비휘발성 메모리(30)의 제1페이지(33)에 프로그램될 제i(m≥i>1, i는 자연수)번째 페이지 데이터가 페이지 버퍼(50)에 로딩되는 동시에 상기 제1페이지(33)에 프로그램된 첫 번째 페이지 데이터부터 제 (i-1)번째 페이지 데이터까지는 순차적으로 또는 동시에 백업 버퍼(60)에 백업된다(도 2의 S12와 도 3의 S110).
상기 제1페이지(33)에 상기 제i번째 페이지 데이터의 프로그래밍이 시도되고, 시도결과 상기 제i번째 페이지 데이터의 상기 프로그래밍이 성공적이지 못한 경우(S120), 컨트롤러(120)의 제어 하에 상기 백업 버퍼(60)에 백업된 상기 첫 번째 페이지 데이터부터 상기 제 (i-1)번째 페이지 데이터까지는 순차적으로 상기 비휘발성 메모리(30)의 제2페이지(37)에 프로그래밍된 후 상기 프로그래밍이 성공적인 경우 상기 페이지 버퍼(50)에 로딩된 상기 제i번째 페이지 데이터는 상기 제2페이지(37)에 프로그래밍된다(S130).
따라서, 본 발명의 실시예에 따른 비휘발성 메모리 시스템(100)은 i번째 페이지 데이터의 프로그래밍이 실패한 경우라도 첫 번째 페이지 데이터부터 (i-1)번째 페이지 데이터까지를 컨트롤러(120)로부터 재 전송받지 않고, 백업 버퍼(60)에 백업된 첫 번째 페이지 데이터부터 (i-1)번째 페이지 데이터까지를 자동적으로 다른 타겟 페이지에 프로그래밍한 후 상기 i번째 페이지 데이터를 상기 다른 타겟 페이지에 프로그래밍할 수 있다.
따라서 본 발명의 실시예에 따른 비휘발성 메모리 시스템(100)에서 i번째 페이지 데이터를 타겟 페이지에 프로그래밍하기 위한 시간은 도 1에 도시된 메모리 시스템(10)에서 i번째 페이지 데이터를 타겟 페이지에 프로그래밍하기 위한 시간보다 상당히 감소한다. 그러므로 비휘발성 메모리 시스템의 성능은 향상된다.
도 4는 본 발명의 실시예에 따른 컨트롤러를 포함하는 비휘발성 메모리 시스템의 블락도를 나타내다. 본 발명에 따른 컨트롤러(220)는 제1휘발성 메모리(223), 제2휘발성 메모리(225), 및 프로세서(221)를 포함한다. 제1휘발성 메모리(223), 제2휘발성 메모리(225) 각각은 SRAM으로 구현될 수도 있다.
상기 프로세서(221)는 호스트로부터 출력된 비휘발성 메모리(30)의 제1페이 지(예컨대, 33)에 프로그래밍될 현재 페이지 데이터(예컨대, LSB 페이지 데이터 또는 MSB 페이지 데이터)를 수신하여 이를 상기 제1휘발성 메모리(223)에 저장하는 동작과 상기 비휘발성 메모리(30)의 상기 제1페이지(예컨대, 33)에 프로그래밍된 이전의 페이지 데이터(예컨대, LSB 페이지 데이터)를 읽어와서 이를 상기 제2휘발성 메모리(225)에 백업하는 동작을 제어한다. 상기 프로세서(221)는 하드웨어 또는 소프트웨어로 구현될 수 있고, 펌웨어를 내장하는 하드웨어로 구현될 수도 있다.
상기 프로세서(221)는 상기 제1페이지로의 상기 현재 페이지 데이터의 프로그래밍이 실패한 경우, 상기 제2휘발성 메모리(225)에 백업된 상기 이전의 페이지 데이터를 상기 비휘발성 메모리(30)의 제2페이지(예컨대, 37)에 프로그래밍한 후 상기 제1휘발성 메모리(223)에 저장된 상기 현재 페이지 데이터를 제2페이지(예컨대, 37)에 프로그래밍하는 것을 더 제어할 수 있다.
상기 제1휘발성 메모리(223)의 크기(또는 용량) 또는 제2휘발성 메모리(225)의 크기(또는 용량)는 페이지 데이터 또는 페이지 버퍼(50)의 정수 배일 수 있다.
도 4를 참조하여 본 발명의 실시예에 따른 페이지 데이터 저장 방법을 설명하면 다음과 같다.
우선, 컨트롤러(220)의 프로세서(221)는 호스트로부터 출력된 LSB 페이지 데이터를 수신하여 이를 제1휘발성 메모리(223)에 저장한다. 상기 컨트롤러(220)의 제어하에 상기 제1휘발성 메모리(223)에 저장된 상기 LSB 페이지 데이터는 라이트 버퍼(40)를 통하여 페이지 버퍼(50)로 전송된다. 상기 컨트롤러(220)의 제어하에 상기 페이지 버퍼(50)로 전송된 상기 LSB 페이지 데이터는 타겟 페이지(예컨대, 블 락i(31)의 제1페이지(33))에 라이트 또는 프로그래밍된다.
상기 제1페이지(33)로의 상기 LSB 페이지 데이터의 프로그래밍이 성공적인 경우, 컨트롤러(220)의 프로세서(221)는 호스트로부터 출력된 MSB 페이지 데이터를 수신하여 이를 제1휘발성 메모리(223)에 저장하는 동시에 상기 제1페이지(33)에 프로그래밍된 LSB 페이지 데이터를 읽어와서 읽혀진 LSB 페이지 데이터를 제2휘발성 메모리(225)로 백업한다. 여기서 제1휘발성 메모리(223)로의 저장 동작과 제2휘발성 메모리(225)로 백업 동작은 동시에 이루어질 수도 있고, 소정의 시간 차이를 두고 상기 저장 동작과 상기 백업 동작이 순차적으로 이루어질 수도 있다.
상기 컨트롤러(220)의 제어하에 상기 제1휘발성 메모리(223)에 저장된 상기 MSB 페이지 데이터는 라이트 버퍼(40)를 통하여 페이지 버퍼(50)로 전송된다. 상기 컨트롤러(220)의 제어하에 상기 페이지 버퍼(50)로 전송된 상기 MSB 페이지 데이터는 타겟 페이지(예컨대, 블락i(31)의 제1페이지(33))에 라이트 또는 프로그래밍된다.
상기 제1페이지(33)로의 상기 MSB 페이지 데이터의 프로그래밍이 성공적이지 못한 경우, 상기 컨트롤러(220)는 제2휘발성 메모리(225)로 백업된 LSB 페이지 데이터를 라이트 버퍼(40)를 통하여 상기 페이지 버퍼(50)로 전송한다. 상기 컨트롤러(220)는 페이지 버퍼(50)에 다시 로딩된 상기 LSB 페이지 데이터를 다른 타겟 페이지(예컨대, 블락j(35)의 제2페이지(37))에 라이트 또는 프로그래밍한 후, 상기 LSB 페이지 데이터의 프로그래밍이 성공적인 경우 제1휘발성 메모리(223)에 저장된 MSB 페이지 데이터를 다른 타겟 페이지(예컨대, 블락j(35)의 제2페이지(37))에 라 이트 또는 프로그래밍한다.
따라서 본 발명에 따른 컨트롤러(220)는 MSB 페이지 데이터에 대한 프로그래밍이 실패한 경우라도 호스트로부터 다시 LSB 페이지 데이터부터 MSB 페이지 데이터를 다시 전송받지 않아도 된다.
도 5는 본 발명의 실시예에 따른 비휘발성 메모리 시스템을 포함하는 전자 시스템의 블락도를 나타내고, 도 6a 내지 도 6j는 본 발명의 실시예에 따른 비휘발성 메모리 시스템을 포함하는 전자 시스템들의 예들을 나타낸다.
도 5 내지 도 6j를 참조하면, 본 발명에 따른 비휘발성 메모리 시스템(100 또는 200)은 메모리 카드로도 구현될 수 있다. 상기 비휘발성 메모리 시스템(100 또는 200)은 비디오 카메라(도 6a), TV(도 6b), MP3 플레이어(도 6c), 전자 게임기(도 6d), 전자 악기(도 6e), 이동 전화기와 같은 휴대용 통신 단말기(도 6f), PC(personal computer, 도 6g), PDA(personal digital assistant, 도 6h), 보이스 레코더(voice recorder, 도 6i), 또는 PC 카드(또는 메모리 카드 리더; 도 6j) 등에 사용될 수 있다.
따라서, 비디오 카메라(도 6a), TV(도 6b), MP3 플레이어(도 6c), 전자 게임기(도 6d), 전자 악기(도 6e), 휴대용 통신 단말기(도 6f), PC(도 6g), PDA(도 6h), 보이스 레코더(도 6i), 또는 PC 카드 (또는 메모리 카드 리더; 도 5j) 등 각각이 카드 인터페이스(420)와 상기 카드 인터페이스(420)에 접속될 수 있는 슬롯(또는 접속부; 410)을 포함하는 경우, 상기 비휘발성 메모리 시스템(100 또는 200)은 상기 슬롯(또는 접속부; 410)에 전기적으로 접속되어 상기 카드 인터페이 스(420)를 통하여 비디오 카메라(도 6a), 텔레비젼(도 6b), MP3플레이어(도 6c), 전자 게임기(도 6d), 전자 악기(도 6e), 휴대용 단말기(도 6f), PC(도 6g), PDA(도 6h), 보이스 레코더(도 6i), 또는 PC 카드(또는 메모리 카드 리더; 도 6j) 등 각각의 전자회로(430)에 구비되는 CPU(또는 마이크로프로세서; 미도시)와 소정의 데이터 또는 명령을 주고받을 수도 있다.
본 발명의 실시예에 따른 페이지 데이터를 저장하는 방법은 컴퓨터 시스템에서 실행할 수 있는 프로그램으로 작성가능하다. 또한, 상기 프로그램을 기록한 컴퓨터로부터 읽을 수 있는 기록매체로부터 독출된 해당 프로그램은 디지털 컴퓨터 시스템에서 실행될 수 있다. 상기 기록매체는 전자적 저장 매체(예컨대, 반도체 칩, 마이크로프로세서 등)를 포함한다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 페이지 버퍼의 크기와 정수 배의 크기를 갖는 백업 버퍼를 포함하는 본 발명의 실시예에 따른 비휘발성 메모리 시스템은 타겟 페이지에 첫 번째 페이지 데이터부터 제 (i-1)번째 페이지 데이터까지를 프로그래밍한 이후, 상기 타겟 페이지에서 제i번째 페이지 데이터의 프로그래밍 실패가 발생하면, 상기 첫 번째 페이지 데이터부터 상기 제 (i-1)번째 페이지 데이터까지를 컨트롤러(또는 호스트)로부터 다시 전송받지 않고 백업 버퍼에 백업된 상기 첫 번째 페이지 데이터부터 상기 제 (i-1)번째 페이지 데이터까지를 다른 타겟 페이지에 순차적으로 프로그래밍함으로써 상기 컨트롤러로부터 상기 첫 번째 페이지 데이터부터 상기 제 (i-1)번째 페이지 데이터까지를 전송받아 로딩하는 시간을 줄이는 효과가 있다.
본 발명의 실시 예에 따른 다수의 비휘발성 메모리들을 포함하는 컨트롤러는 현재 페이지 데이터가 프로그래밍 될 타겟 페이지에 프로그래밍 된 이전 페이지 데이터를 백업 받아 저장할 수 있으므로, 상기 현재 페이지 데이터에 대한 프로그래밍이 실패한 경우라도 상기 이전 페이지 데이터를 호스트로부터 재전송 받을 필요가 없으므로, 페이지 데이터의 재 로딩에 소요되는 기간과 부담을 줄일 수 있는 효과가 있다.
따라서, 멀티 레벨 셀들에 대한 프로그래밍 동작의 효율성이 높아지는 효과가 있다.

Claims (18)

  1. 비휘발성 메모리의 제1페이지에 프로그램될 제i(i>1, i는 자연수)번째 페이지 데이터를 페이지 버퍼에 로딩하는 동시에 상기 제1페이지에 프로그램된 첫 번째 페이지 데이터부터 제 (i-1)번째 페이지 데이터까지 백업 버퍼에 백업하는 단계; 및
    상기 제1페이지에 상기 제i번째 페이지 데이터의 프로그래밍을 시도하고, 상기 프로그래밍이 실패한 경우 상기 백업 버퍼에 백업된 상기 첫 번째 페이지 데이터부터 상기 제 (i-1)번째 페이지 데이터까지 상기 비휘발성 메모리의 제2페이지에 프로그래밍한 후 상기 페이지 버퍼에 로딩된 상기 제i번째 페이지 데이터를 상기 제2페이지에 프로그래밍하는 단계를 포함하는 비휘발성 메모리에 페이지 데이터를 저장하는 방법.
  2. 제1항에 있어서, 상기 백업하는 단계와 상기 프로그래밍하는 단계는 상기 비휘발성 메모리로의 데이터의 프로그래밍을 제어하는 컨트롤러로부터 출력된 명령에 따라 수행되는 비휘발성 메모리에 페이지 데이터를 저장하는 방법.
  3. 제1항에 있어서, 상기 제1페이지와 상기 제2페이지 각각은 각각이 다수의 논리 값들을 저장하기 위한 다수의 셀 들을 포함하는 비휘발성 메모리에 페이지 데이터를 저장하는 방법.
  4. 제1항에 있어서, 상기 백업 버퍼의 크기는 상기 페이지 버퍼의 크기의 정수 배인 비휘발성 메모리에 페이지 데이터를 저장하는 방법.
  5. 제1페이지와 제2페이지를 포함하는 비휘발성 메모리;
    컨트롤러로부터 출력되고 상기 비휘발성 메모리의 상기 제1페이지에 프로그램될 제i(i>1, i는 자연수)번째 페이지 데이터를 로딩하기 위한 페이지 버퍼; 및
    상기 컨트롤러의 제어하에 상기 비휘발성 메모리의 상기 제1페이지에 프로그램된 첫 번째 페이지 데이터부터 제 (i-1)번째 페이지 데이터까지 백업하기 위한 백업 버퍼를 구비하는 비휘발성 메모리 장치.
  6. 제5항에 있어서, 상기 백업 버퍼의 크기는 상기 페이지 버퍼의 크기의 정수 배인 비휘발성 메모리 장치.
  7. 제5항에 있어서, 상기 제1페이지와 상기 제2페이지 각각은 각각이 다수의 논리 값들을 저장하기 위한 다수의 셀 들을 포함하는 비휘발성 메모리 장치.
  8. 제5항에 있어서, 상기 컨트롤러의 제어하에,
    상기 제2페이지에는 상기 백업 버퍼로 백업된 상기 첫 번째 페이지 데이터부터 제 (i-1)번째 페이지 데이터가 프로그래밍된 후 상기 페이지 버퍼에 로딩된 상 기 제i번째 페이지 데이터가 프로그래밍되는 비휘발성 메모리 장치.
  9. 컨트롤러;
    제1페이지와 제2페이지를 포함하는 비휘발성 메모리;
    상기 컨트롤러의 제어하에, 상기 비휘발성 메모리의 상기 제1페이지에 프로그램될 제i번째 페이지 데이터를 로딩하기 위한 페이지 버퍼; 및
    상기 컨트롤러의 제어하에, 상기 비휘발성 메모리의 상기 제1페이지에 프로그램된 첫 번째 페이지 데이터부터 제 (i-1)번째 페이지 데이터까지 백업하기 위한 백업 버퍼를 구비하며,
    상기 컨트롤러는,
    상기 제1페이지에 상기 페이지 버퍼에 로딩된 상기 제i번째 페이지 데이터의 프로그래밍을 시도하고, 상기 제i번째 페이지 데이터의 프로그래밍이 실패한 경우 상기 백업 버퍼에 백업된 상기 첫 번째 페이지 데이터부터 상기 제 (i-1)번째 페이지 데이터까지 상기 제2페이지에 프로그래밍한 후, 상기 페이지 버퍼에 로딩된 상기 제i번째 페이지 데이터를 상기 제2페이지에 프로그래밍하는 것을 제어하는 비휘발성 메모리 시스템.
  10. 제9항에 있어서, 상기 비휘발성 메모리 시스템은 메모리 카드인 비휘발성 메모리 시스템.
  11. 제9항에 있어서, 상기 제1페이지와 상기 제2페이지 각각은 각각이 다수의 논리 값들을 저장하기 위한 다수의 셀 들을 포함하는 비휘발성 메모리 시스템.
  12. 제9항에 있어서, 상기 백업 버퍼의 크기는 상기 페이지 버퍼의 크기의 정수 배인 비휘발성 메모리 시스템.
  13. 제1휘발성 메모리;
    제2휘발성 메모리; 및
    호스트로부터 출력되고 비휘발성 메모리의 제1페이지에 프로그래밍될 현재 페이지 데이터를 수신하여 상기 제1휘발성 메모리에 저장하는 동작과 상기 비휘발성 메모리의 상기 제1페이지에 프로그래밍된 이전의 페이지 데이터를 수신하여 상기 제2휘발성 메모리에 백업하는 동작을 제어하는 프로세서를 포함하는 컨트롤러.
  14. 제13항에 있어서, 상기 프로세서는,
    상기 제1페이지로의 상기 현재 페이지 데이터의 프로그래밍이 실패한 경우, 상기 제2휘발성 메모리에 백업된 상기 이전의 페이지 데이터를 상기 비휘발성 메모리의 제2페이지에 프로그래밍한 후 상기 제1휘발성 메모리에 저장된 상기 현재 페이지 데이터를 프로그래밍하는 것을 제어하는 컨트롤러.
  15. 제1페이지와 제2페이지를 포함하는 비휘발성 메모리; 및
    컨트롤러를 포함하며,
    상기 컨트롤러는,
    제1휘발성 메모리;
    제2휘발성 메모리; 및
    호스트로부터 출력되고 상기 비휘발성 메모리의 상기 제1페이지에 프로그래밍될 현재 페이지 데이터를 수신하여 상기 제1휘발성 메모리에 저장하는 동작과 상기 상기 비휘발성 메모리의 상기 제1페이지에 프로그래밍된 이전의 페이지 데이터를 수신하여 상기 제2휘발성 메모리에 백업하는 동작을 제어하는 프로세서를 포함하는 비휘발성 메모리 시스템.
  16. 제15항에 있어서, 상기 프로세서는,
    상기 제1페이지로의 상기 현재 페이지 데이터의 프로그래밍이 실패한 경우, 상기 제2휘발성 메모리에 백업된 상기 이전의 페이지 데이터를 상기 비휘발성 메모리의 제2페이지에 프로그래밍한 후 상기 제1휘발성 메모리에 저장된 상기 현재 페이지 데이터를 프로그래밍하는 것을 제어하는 비휘발성 메모리 시스템.
  17. 제15항에 있어서, 상기 비휘발성 메모리 시스템은 메모리 카드인 비휘발성 메모리 시스템.
  18. 카드 인터페이스;
    상기 카드 인터페이스에 접속된 슬롯;
    상기 슬롯에 전기적으로 접속될 수 있는 상기 제17항에 기재된 상기 메모리 카드를 포함하는 전자 시스템.
KR1020070006961A 2007-01-23 2007-01-23 페이지 데이터 저장 방법과 저장 장치 KR100877610B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070006961A KR100877610B1 (ko) 2007-01-23 2007-01-23 페이지 데이터 저장 방법과 저장 장치
US11/875,317 US7873778B2 (en) 2007-01-23 2007-10-19 Apparatus for storing page data
JP2007327907A JP5399626B2 (ja) 2007-01-23 2007-12-19 ページデータを保存するための方法と装置
CN2007103035695A CN101256525B (zh) 2007-01-23 2007-12-29 用于存储页面数据的方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070006961A KR100877610B1 (ko) 2007-01-23 2007-01-23 페이지 데이터 저장 방법과 저장 장치

Publications (2)

Publication Number Publication Date
KR20080069353A true KR20080069353A (ko) 2008-07-28
KR100877610B1 KR100877610B1 (ko) 2009-01-09

Family

ID=39641044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070006961A KR100877610B1 (ko) 2007-01-23 2007-01-23 페이지 데이터 저장 방법과 저장 장치

Country Status (4)

Country Link
US (1) US7873778B2 (ko)
JP (1) JP5399626B2 (ko)
KR (1) KR100877610B1 (ko)
CN (1) CN101256525B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140121159A (ko) * 2013-04-05 2014-10-15 삼성전자주식회사 멀티 레벨 셀 메모리 시스템

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8832353B2 (en) * 2009-04-07 2014-09-09 Sandisk Technologies Inc. Host stop-transmission handling
CN101872644A (zh) * 2009-04-24 2010-10-27 威刚科技（苏州）有限公司 电子存储装置及其存储方法
KR101594030B1 (ko) * 2009-05-13 2016-02-29 삼성전자주식회사 플래시 메모리 장치의 프로그램 방법
TWI416523B (zh) * 2009-06-10 2013-11-21 Silicon Motion Inc 非揮發性記憶體之寫入錯誤管理方法、非揮發性記憶體、記憶卡、以及非揮發性記憶體之控制器
US8307241B2 (en) * 2009-06-16 2012-11-06 Sandisk Technologies Inc. Data recovery in multi-level cell nonvolatile memory
US8132045B2 (en) * 2009-06-16 2012-03-06 SanDisk Technologies, Inc. Program failure handling in nonvolatile memory
JP2011048725A (ja) * 2009-08-28 2011-03-10 Panasonic Corp 不揮発性記憶装置および不揮発性メモリコントローラ
KR20110119406A (ko) * 2010-04-27 2011-11-02 삼성전자주식회사 동작 모드 전환기능을 갖는 불휘발성 반도체 메모리 장치 및 동작 모드 전환방법
US8880778B2 (en) * 2010-05-13 2014-11-04 Micron Technology, Inc. Memory buffer having accessible information after a program-fail
US20120137093A1 (en) * 2010-11-30 2012-05-31 Micron Technology, Inc. Reliable write for non-volatile memory
KR101847976B1 (ko) * 2011-11-03 2018-04-12 에스케이하이닉스 주식회사 반도체 시스템
US20130205066A1 (en) * 2012-02-03 2013-08-08 Sandisk Technologies Inc. Enhanced write abort management in flash memory
KR102024850B1 (ko) 2012-08-08 2019-11-05 삼성전자주식회사 3차원 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 프로그램 방법
CN103853629A (zh) * 2012-11-29 2014-06-11 艺伦半导体技术股份有限公司 数据流存储方法及现场可编程门阵列
KR102002826B1 (ko) 2012-12-04 2019-07-23 삼성전자 주식회사 저장 장치, 플래시 메모리 및 저장 장치의 동작 방법
US9037902B2 (en) 2013-03-15 2015-05-19 Sandisk Technologies Inc. Flash memory techniques for recovering from write interrupt resulting from voltage fault
KR102310580B1 (ko) * 2014-10-24 2021-10-13 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN104503707B (zh) * 2014-12-24 2018-03-06 华为技术有限公司 读取数据的方法以及装置
WO2016204789A1 (en) * 2015-06-19 2016-12-22 Hewlett Packard Enterprise Development Lp Handling errors during run time backups
KR20170008339A (ko) * 2015-07-13 2017-01-24 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN109408402B (zh) * 2018-10-09 2021-06-01 长江存储科技有限责任公司 一种闪存器的数据写入方法及闪存器
KR20210017109A (ko) 2019-08-07 2021-02-17 삼성전자주식회사 스토리지 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3737528B2 (ja) * 1993-06-30 2006-01-18 インテル・コーポレーション フラッシュ・メモリ・デバイス、それのページ・バッファー資源の割り当てをする方法および回路
JP3983969B2 (ja) * 2000-03-08 2007-09-26 株式会社東芝 不揮発性半導体記憶装置
US6349056B1 (en) * 2000-12-28 2002-02-19 Sandisk Corporation Method and structure for efficient data verification operation for non-volatile memories
KR100393595B1 (ko) * 2001-08-27 2003-08-02 엘지전자 주식회사 메모리 프로그래밍 시스템 및 그 방법
US6836432B1 (en) 2002-02-11 2004-12-28 Advanced Micro Devices, Inc. Partial page programming of multi level flash
US6871257B2 (en) 2002-02-22 2005-03-22 Sandisk Corporation Pipelined parallel programming operation in a non-volatile memory system
JP4237648B2 (ja) * 2004-01-30 2009-03-11 株式会社東芝 不揮発性半導体記憶装置
US7298648B2 (en) 2004-11-19 2007-11-20 Samsung Electronics Co., Ltd. Page buffer and multi-state nonvolatile memory device including the same
US7420847B2 (en) 2004-12-14 2008-09-02 Sandisk Corporation Multi-state memory having data recovery after program fail
JP2006221743A (ja) * 2005-02-10 2006-08-24 Toshiba Corp 記憶システムと半導体記憶装置の書き込み方法
US8041879B2 (en) 2005-02-18 2011-10-18 Sandisk Il Ltd Flash memory backup system and method
JP2006309829A (ja) * 2005-04-27 2006-11-09 Nec Electronics Corp 不揮発性半導体記憶装置及びその制御方法
US7275140B2 (en) * 2005-05-12 2007-09-25 Sandisk Il Ltd. Flash memory management method that is resistant to data corruption by power loss
JP4842563B2 (ja) * 2005-05-16 2011-12-21 パナソニック株式会社 メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びデータ書き込み方法
KR100845526B1 (ko) * 2006-10-19 2008-07-10 삼성전자주식회사 플래시 메모리를 포함한 메모리 시스템 및 그것의 프로그램방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140121159A (ko) * 2013-04-05 2014-10-15 삼성전자주식회사 멀티 레벨 셀 메모리 시스템

Also Published As

Publication number Publication date
US20080175065A1 (en) 2008-07-24
JP5399626B2 (ja) 2014-01-29
JP2008181497A (ja) 2008-08-07
CN101256525B (zh) 2013-03-06
KR100877610B1 (ko) 2009-01-09
US7873778B2 (en) 2011-01-18
CN101256525A (zh) 2008-09-03

Similar Documents

Publication Publication Date Title
KR100877610B1 (ko) 페이지 데이터 저장 방법과 저장 장치
CN107844431B (zh) 映射表更新方法、存储器控制电路单元与存储器存储装置
JP3979486B2 (ja) 不揮発性記憶装置およびデータ格納方法
CN106598479B (zh) 闪速存储器的故障安全擦除的方法和装置
US8964468B2 (en) Data storage system having multi-bit memory device and operating method thereof
JP5547741B2 (ja) データをメモリ装置に再入力することなくページをプログラムするためのページバッファプログラムコマンド及び方法
US8006030B2 (en) Memory controller for identifying the last valid page/segment in a physical block of a flash memory
US9159427B2 (en) Memory devices and their operation with different sets of logical erase blocks
US20080172521A1 (en) Memory System Determining Storage Mode According to Host Provided Data Information
US10649692B2 (en) Storage device, system including the same and method of operating the same
US20110119431A1 (en) Memory system with read-disturb suppressed and control method for the same
US20070214309A1 (en) Nonvolatile storage device and data writing method thereof
JP4570891B2 (ja) 記憶装置
US10126953B2 (en) Memory management method for buffer memory, and memory control circuit unit and memory storage device using the same
US20120203959A1 (en) Non-volatile memory, system including the same, and method of programming the same
KR20080112792A (ko) 플래시 메모리 장치를 포함하는 메모리 시스템
US20080140915A1 (en) Memory Card System and Method for Transferring Lifetime Information Thereof
US8332577B2 (en) Program control of a non-volatile memory
CN101145395A (zh) 闪速存储器装置及其编程方法
KR20190069966A (ko) 비휘발성 메모리 장치, 이를 이용하는 메모리 시스템 및 그것의 동작 방법
CN110032524B (zh) 存储器系统及其操作方法
KR101175250B1 (ko) 낸드 플래시 메모리 장치와 그의 컨트롤러 및 이들의 라이트 오퍼레이션 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191129

Year of fee payment: 12