CN101872644A - 电子存储装置及其存储方法 - Google Patents
电子存储装置及其存储方法 Download PDFInfo
- Publication number
- CN101872644A CN101872644A CN200910031588A CN200910031588A CN101872644A CN 101872644 A CN101872644 A CN 101872644A CN 200910031588 A CN200910031588 A CN 200910031588A CN 200910031588 A CN200910031588 A CN 200910031588A CN 101872644 A CN101872644 A CN 101872644A
- Authority
- CN
- China
- Prior art keywords
- block
- data
- flash memory
- backup
- source area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
Abstract
本发明一种电子存储装置，其中，所述电子存储装置包括：第一快闪记忆体，包括至少一个用于存储用户资料的来源区块；第二快闪记忆体，包括至少一个用于备份该来源区块LSB记忆页的资料的备份区块；和一控制器，所述控制器与所述第一、第二快闪记忆体相连，且所述控制器可选择地对所述第一、第二快闪记忆体进行资料读写。本发明的有益效果是：采用两组快闪记忆体同时保存一笔资料，可减低所须作业时间；并在发生资料读写错误时，可还原电子存储器中记忆页内所保存记录的资料。
Description
技术领域
本发明涉及一种电子存储装置及其存储方法，特别是涉及一种可用于多层单元记忆体(Multi-Level Cell，MLC)的具有资料纠错功能的电子存储装置及其存储方法。
背景技术
目前，由于快闪存储器(Flash Memory)技术的崛起，使得电子资料除了储存于一般磁性硬盘外，亦可便捷地存储于快闪记忆体中。
快闪存储器是一种非挥发性的存储元件，其具有低电耗、高存取速率、耐震及重量轻等优点，因此广为各种主机系统，如个人电脑、笔记本电脑、PDA、手机等所采用，使得以各种各样以快闪记忆体为存储媒介的电子存储装置，如快捷卡(Express Card)、闪存卡、优盘(USB Flash Drive)、MP3Player等产品被广泛地应用于人们的日常生活中。
其中，NAND型MLC闪存，因其具备容量高、成本低、写入速度快等优点，故被普遍应用于资料存储领域；同时，为进一步提高存储容量，降低单位成本，业者更推出了具四种不同状态的单一记忆单元浮动闸(Floating Gate)，以保存两个位元的多层单元记忆体的NAND型存储器，该存储器在资料存储产品上普遍被采用。
虽然，NAND型MLC闪存，能大幅提高存储容量，降低成本，但其产品特性较先前的单值单元记忆体(Single-Level Cell，SLC)闪存却有较多限制。例如：记忆区块经抹除后其中各个记忆页只能进行一次写入资料的烧录作业(Number-Of-Programming，NOP限制为1次)、使用寿命较短(累计抹除次数为10K次)、烧录时间较长、须采用修正能力较强的错误修正码(Error Correction Code，ECC)、在一记忆区块中烧录资料时，须循序自地址较低的记忆页开始烧录等限制。
在烧录MLC闪存时，将单一记忆单元所记录的两个位元，分别构成同一记忆区块中的两个记忆页，而形成低次位称为LSB记忆页(Least Significant Bit，LSB Page)和高次位称为MSB记忆页(Most Significant Bit Page，MSB Page)的存储结构。两者虽具有不同的记忆页，但实质上仍以同一组记忆单元进行记录，该组记忆单元被称为配对记忆页(Paired Page)。在一对配对记忆页中，LSB记忆页的地址与MSB记忆页的地址并不相邻，因而在其使用过程中，易有两者分别记录不同指令写入资料的现象，该现象也易导致在成功将资料记录在LSB记忆页后，执行下一指令将资料写入MSB记忆页时，发生指令中断，而使得在先已经完成记录的LSB记忆页内保存的资料发生错误而丧失。
图1A、图1B、图1C是LSB记忆页与MSB记忆页的烧录过程的现有技术。在图1A中，MLC闪存包括四个烧录状态：“U”、“A”、“B”、“C”，每个状态用两个位元分别表示，而该两个位元分别属于LSB记忆页的位元或称低次位元(Lower Bit)，MSB记忆页的位元或称高次位元(Upper Bit)。图1B中，在将资料写入到LSB记忆页时(将LSB记忆页的位元从1烧录到0)，记忆体位元的状态由U转换到A，藉此写入资料到LSB Page中。若写入资料要求LSB Page的位元为1，则维持状态U，无须改变记忆体单元的状态。接着后续要写入资料到MSB记忆页时，则与相关的LSB Page的位元执行如下烧录过程：
(1)若低次位元为1(LSB记忆页烧录后为状态U)，高次位元也为1，则存储单元的状态维持在状态U；
(2)若低次位元为1(LSB记忆页烧录后为状态U)，高次位元为0，则将储单元从状态U烧录到状态C；
(3)若低次位元为0(LSB记忆页烧录后为状态A)，高次位元为1，则存储单元的状态维持在状态A；
(4)若低次位元为0(LSB记忆页烧录后为状态A)，高次位元为1，则将单元从状态A烧录到状态B。
在上述配对记忆页的架构下，当配对记忆页中的LSB记忆页已经记录有在先写入动作的资料，而控制器恰好正在执行将资料烧录到配对记忆页中的MSB记忆页时，发生突然断电，则不仅MSB记忆页的资料将发生错误，LSB记忆页内的资料也会同时发生错误而丧失。
发明内容
针对现有技术的不足，本发明解决的技术问题是提供一种具资料纠错功能的电子存储装置及其资料纠错方法，使得电子存储装置不仅写入迅速，且可在断电时仍能保证已写入的资料的正确性。
为解决上述技术问题，本发明的技术方案是这样实现的：
一种电子存储装置，其中，所述电子存储装置包括：
第一快闪记忆体，包括至少一个用于存储用户资料的来源区块；
第二快闪记忆体，包括至少一个用于备份该来源区块LSB记忆页的资料的备份区块；
和一控制器，所述控制器与所述第一、第二快闪记忆体相连，且所述控制器可选择地对所述第一、第二快闪记忆体进行资料读写。
进一步地，所述控制器可同时对第一快闪记忆体与第二快闪记忆体进行资料读写。
再进一步地，所述控制器利用逻辑-实体转换表记录所述来源区块地址和所述备份区块记录信息。
所述备份区块记录信息包括备份区块芯片选择讯号代码、备份区块地址和来源区块地址。
更进一步地，所述第一快闪记忆体包括第一记忆体单元阵列和第一记忆体缓冲页。
所述第二快闪记忆体包括第二记忆体单元阵列和第二记忆体缓冲页。
本发明的技术方案还可以这样实现：
一种电子存储装置的存储方法，所述电子存储装置包括至少一个用于存储用户资料的来源区块和至少一个用于备份所述来源区块LSB记忆页资料的备份区块，以及一连接所述来源区块和所述备份区块的控制器，所述资料纠错方法包括以下步骤：
所述控制器致能所述来源区块并输入写入指令与第一资料存储地址后除能；
所述控制器致能所述备份区块并输入写入指令与第一资料存储地址；
所述控制器致能所述来源区块；
对所述来源区块和所述备份区块同时进行资料写入至完成写入。
进一步地，所述控制器将检查所述来源区块和所述备份区块的资料写入状态，至所述来源区块和所述备份区块传回写入完成信号。
再进一步地，所述控制器将资料同时写入来源区块和备份区块；
当读取资料发生错误处理码且无法修正的错误时，所述控制器检查该资料的来源区块相应的备份区块资料；
从备份区块中读取来源区块的LSB记忆页的备份资料。
更进一步地，所述控制器读取资料时，若产生错误且无法修正资料，则所述控制器检查读取的来源区块是否具有相应的备份区块，
若该来源区块没有相应的备份区块，则不修正所述错误。
所述电子存储装置在来源区块完成所有记忆页的写入，或该来源区块的抹除时，所述控制器检查该来源区块的相应备份区块，并清除所述备份区块的备份区块记录。
与现有技术相比，本发明的有益效果是：该电子存储器采用两组快闪记忆体同时保存一笔资料，可减低所须作业时间；且在发生资料读写错误时，可还原电子存储器中LSB记忆页内所保存记录的资料。
附图说明
图1A为现有技术中MLC闪存烧录状态示意图；
图1B为现有技术中LSB记忆页的烧录过程示意图；
图1C为现有技术中MSB记忆页的烧录过程示意图；
图2A为本发明快闪记忆体存储装置的第一种架构图；
图2B为本发明快闪记忆体存储装置的第二种架构图；
图3A为本发明的第一种将LSB记忆页资料写入存储器的作业流程图；
图3B为本发明的第二种将LSB记忆页资料写入存储器的作业流程图；
图4为本发明的来源区块与备份区块的关系说明图；
图5为本发明的来源区块与备份区块间，备份动作示意图。
具体实施方式
如图2A为本发明最佳实施方式快闪记忆体存储装置的第一种架构图。该实施方式是一个采用MLC闪存作为存储媒体的快闪记忆体存储装置，该储存装置包括：第一快闪记忆体201和第二快闪记忆体202，所述第一快闪记忆体201和第二快闪记忆体202可用于存储用户资料；以及用于控制资料读写的一控制器200。其中，在每个快闪记忆体内部，分别具有存储资料的记忆体单元阵列203和记忆体单元阵列204，以及相应的可供资料暂时存放的记忆体缓冲页205和记忆体缓冲页206，而所述控制器200可以通过信号CE1、CE2选择相应的快闪记忆体对资料进行读写。
图2B为本发明最佳实施方式快闪记忆体存储装置的第二种架构图。该实施方式是一个采用MLC闪存作为存储媒体的快闪记忆体存储装置，该储存装置包括：第一快闪记忆体211和第二快闪记忆体212，所述第一快闪记忆体211和第二快闪记忆体212可用于存储用户资料；以及用于控制资料读写的一控制器200。其中，在每个快闪记忆体内部，分别具有存储资料的记忆体单元阵列213和记忆体单元阵列214，以及相应的可供资料的暂时存放的记忆体缓冲页215和记忆体缓冲页216，而所述控制器200可以通过选择信号CE1、CE2选择相应的快闪记忆体对资料进行读写。
图3A为本发明的第一种将LSB记忆页资料写入存储器的作业流程图：首先LSB资料写入存储器(步骤S301)，致能第一快闪记忆体选择信号CE1(步骤S303)，然后输入写入指令与第一资料存储地址(步骤S305)，并将第一快闪记忆体选择信号予以除能(步骤S307)；再致能第二快闪记忆体选择信号CE2(步骤S309)，并输入写入指令与第二资料存储地址(步骤S311)；并将接着致能第一快闪记忆体选择信号CE1(步骤S313)，此时即同时致能了第一与第二快闪记忆体选择信号，可以对其写入资料，传输资料到第一快闪记忆体与第二快闪记忆体内部的资料缓冲区(步骤S315)；然后输入烧录指令，同时启动第一快闪记忆体与第二快闪记忆体的烧录作业(步骤S317)；接着除能第一快闪记忆体选择信号与第二快闪记忆体选择信号(步骤S319)；控制器将检查第一快闪记忆体与第二快闪记忆体的烧录作业状态(步骤S321)，至第一快闪记忆体与第二快闪记忆体均传回烧录作业成功信号后，即结束(步骤S323)，此时将同一笔资料同时烧录到第一快闪记忆体与第二快闪记忆体的作业已经完成。
图3B为本发明另一种将LSB记忆页资料写入存储器(步骤S302)的作业流程图，首先，控制器将同时致能第一和第二快闪记忆体选择信号(步骤S304)，然后输入写入指令与第一、第二资料存储地址(步骤S306)，传输资料到第一快闪记忆体和与第二快闪记忆体各自的资料缓冲区(步骤S308)，输入烧录指令，同时启动第一快闪记忆体与第二快闪记忆体的烧录作业(步骤S310)，除能第一快闪记忆体选择信号与第二快闪记忆体选择信号(步骤S312)，接着，控制器将检查第一快闪记忆体与第二快闪记忆体的烧录作业状态(步骤S314)，至第一快闪记忆体与第二快闪记忆体均传回烧录作业成功信号后，即结束将同一笔资料同时烧录到第一快闪记忆体与第二快闪记忆体的作业。
本案的又一技术特征在于透过逻辑-实体转换表中记录的备份区块(Backup Block)的地址，在先前保存的资料因其后的资料烧录过程的中断而导致毁损时，从备份区块取得正确资料予以还原。逻辑-实体转换表中，除习知的实体区块地址外，还有至少一个备份区块记录，于备份区块记录中，保存有备份区块芯片选择讯号代码(Chip Select Number)、备份区块地址(Backup Block Address)、来源区块地址(Source Block Address)等相关信息；同时写入作业后，将来源区块地址(致能第一快闪记忆体选择信号后输入的区块地址)，备份区块地址(致能第二快闪记忆体选择信号后输入的区块地址)，备份区块芯片选择讯号代码(第二快闪记忆体选择信号代码)输入保存在第一快闪记忆体选择信号所代表存储区间的逻辑-实体转换表中的备份区块记录中。
图4是本发明的来源区块与备份区块的关系说明图。来源区块为母记忆区块、子记忆区块，子记忆区块用于纪录母记忆区块的更新资料，或前一个子记忆区块的更新资料。备份区块0或1对相应地对子记忆区块0或1中的资料进行备份，即备份区块0或1中LSB记忆页的资料用于备份子记忆区块0或1中LSB记忆页的资料。当该子记忆区块0或1已经存储满了资料(即最后一个记忆页已完成写入动作)或被抹除后，控制器200将检查子记忆区块0或1是否已经有相应的备份区块。如果有备份区块0或1已经备份了已抹除或已写完最后一记忆页的子记忆区块0或1的资料，控制器200将抹除备份区块0或1，以释放备份区块，供其它资料进行存储。
执行读取作业时，如果发现资料毁损，将进行如下资料还原作业：若发生的资料错误，通过ECC错误处理码无法修正时，则检查读取的记忆区块，在逻辑-实体转换表中，是否有备份区块；若该记忆区块并未配置备份区块，则发生读取错误无法修正；若发现该记忆区块具有备份区块，则读取备份区块的备份资料，并传回正确的备份资料。
图5是上述备份动作示意图，假定记忆页0和记忆页1是配对页。如果在读取子记忆区块1的记忆页0时，发生了ECC错误处理码无法修正的错误，控制器200将检查子记忆区块1是否有相应的备份区块1。如果存在相应的备份区块1，则控制器200将读取备份区块1的记忆页0中LSB记忆页的资料，去修复子记忆区块1的记忆页0中的资料。
由于备份区块仍须占用额外的存储空间，且逻辑-实体转换表内的备份区块记录空间也有一定的数量限制，因此，需要对已被使用过备份区块进行回收。
本案的又一技术特征在于提供了一种备份区块的回收作业：
当来源区块完成所有记忆页的写入作业，或者被抹除时，则启动备份区块的回收作业，检查作业如下：
1.控制器于完成一实体区块的最后一个记忆页的写入作业时，亦即完成该实体区块所有记忆页的写入作业时，检查逻辑-实体转换表内的备份区块记录，确定来源区块是否有一实体区块的作为备份区块，若有即启动该备份区块的回收作业；
2.控制器完成一实体区块的抹除作业时，即完成回收该实体区块内的无效资料所占用的存储空间时，将检查逻辑-实体转换表的备份区块记录中，是否有一实体区块作为来源区块的备份区块，若有，即启动该备份区块的回收作业。
上述检查作业完成后，则进行备份区块的回收作业：首先致能第二快闪记忆体选择信号，然后输入抹除指令，输入备份区块地址，输入抹除作业启动指令；最后清除逻辑-实体转换表内的备份区块记录，完成备份区块回收作业。
本发明中，所述存储区块容量不限为记忆体本身的单位容量(Block)，亦可为用户自行定义预设的容量。
综上所述，本发明为一种利用备份资料，防止资料读写错误的方法。通过将资料同时写入两个快闪记忆体，在读取资料发生ECC错误码不能纠正的错误时，从相应的备份区块进行读取资料。透过修改逻辑-实体转换表，释放占用而未用的实体记忆区块，能改善储存装置的存取速度，并延长储存媒体的使用期限。
以上所述仅为本发明的最佳实施方式，非因此局限本发明的专利范围，故举凡运用本发明说明书及图示内容所为的等效结构变化，均同理包含于本发明的范围内。
Claims (11)
1.一种电子存储装置，其特征在于：所述电子存储装置包括：
第一快闪记忆体，包括至少一个用于存储用户资料的来源区块；
第二快闪记忆体，包括至少一个用于备份该来源区块LSB记忆页的资料的备份区块；
和一控制器，所述控制器与所述第一、第二快闪记忆体相连，且所述控制器可选择地对所述第一、第二快闪记忆体进行资料读写。
2.如权利要求1所述的电子存储装置，其特征在于：所述控制器可同时对第一快闪记忆体与第二快闪记忆体进行资料读写。
3.如权利要求1所述的电子存储装置，其特征在于：所述控制器利用逻辑至实体转换表记录所述来源区块地址和所述备份区块记录信息。
4.如权利要求3所述的电子存储装置，其特征在于：所述备份区块记录信息包括备份区块芯片选择讯号代码、备份区块地址和来源区块地址。
5.如权利要求1所述的电子存储装置，其特征在于：所述第一快闪记忆体包括第一记忆体单元阵列和第一记忆体缓冲页。
6.如权利要求1或5所述的电子存储装置，其特征在于：所述第二快闪记忆体包括第二记忆体单元阵列和第二记忆体缓冲页。
7.一种电子存储装置的存储方法，所述电子存储装置包括至少一个用于存储用户资料的来源区块和至少一个用于备份所述来源区块LSB记忆页资料的备份区块，以及一连接所述来源区块和所述备份区块的控制器，所述资料纠错方法包括以下步骤：
所述控制器致能所述来源区块并输入写入指令与第一资料存储地址后除能；
所述控制器致能所述备份区块并输入写入指令与第一资料存储地址；
所述控制器致能所述来源区块；
对所述来源区块和所述备份区块同时进行资料写入至完成写入。
8.如权利要求7所述的电子存储装置的存储方法，其特征在于：所述控制器将检查所述来源区块和所述备份区块的资料写入状态，至所述来源区块和所述备份区块传回写入完成信号。
9.如权利要求7所述的电子存储装置的存储方法，其特征在于：所述控制器将资料同时写入来源区块和备份区块；
当读取资料发生错误处理码且无法修正的错误时，所述控制器检查该资料的来源区块相应的备份区块资料；
从备份区块中读取来源区块的LSB记忆页的备份资料。
10.如权利要求7所述的电子存储装置的存储方法，其特征在于：所述控制器读取资料时，若产生错误且无法修正资料，则所述控制器检查读取的来源区块是否具有相应的备份区块，
若该来源区块没有相应的备份区块，则不修正所述错误。
11.如权利要求7所述的电子存储装置的存储方法，其特征在于：所述电子存储装置在来源区块完成所有记忆页的写入，或该来源区块的抹除时，所述控制器检查该来源区块的相应备份区块，并清除所述备份区块的备份区块记录。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910031588A CN101872644A (zh) | 2009-04-24 | 2009-04-24 | 电子存储装置及其存储方法 |
| US12/573,059 US8090918B2 (en) | 2009-04-24 | 2009-10-02 | Electronic storage device with improved storage method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910031588A CN101872644A (zh) | 2009-04-24 | 2009-04-24 | 电子存储装置及其存储方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101872644A true CN101872644A (zh) | 2010-10-27 |
Family
ID=42993122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910031588A Pending CN101872644A (zh) | 2009-04-24 | 2009-04-24 | 电子存储装置及其存储方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8090918B2 (zh) |
| CN (1) | CN101872644A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102956267A (zh) * | 2011-08-30 | 2013-03-06 | 旺宏电子股份有限公司 | 存储器编程方法及应用其的闪存装置 |
| CN104794075A (zh) * | 2014-01-22 | 2015-07-22 | 宏达国际电子股份有限公司 | 存储装置、电子装置以及刻录内存的方法 |
| CN105718387A (zh) * | 2014-12-18 | 2016-06-29 | 爱思开海力士有限公司 | 数据储存器件及其操作方法 |
| CN108154900A (zh) * | 2017-11-29 | 2018-06-12 | 深圳忆联信息系统有限公司 | 一种缓解mlc闪存写干扰问题的方法 |
| CN115495287A (zh) * | 2022-11-16 | 2022-12-20 | 珠海妙存科技有限公司 | 一种mlc nand的备份数据方法、装置及电子设备 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8856614B2 (en) * | 2010-07-29 | 2014-10-07 | Kabushiki Kaisha Toshiba | Semiconductor memory device detecting error |
| JP2013069171A (ja) * | 2011-09-22 | 2013-04-18 | Toshiba Corp | メモリシステムとその制御方法 |
| TWI470432B (zh) * | 2011-11-21 | 2015-01-21 | Mstar Semiconductor Inc | 電子系統及其快閃記憶體管理方法 |
| KR101391352B1 (ko) | 2011-12-19 | 2014-05-07 | 삼성전자주식회사 | 메모리 시스템 및 그것의 프로그램 방법 |
| KR101941270B1 (ko) | 2012-01-03 | 2019-04-10 | 삼성전자주식회사 | 멀티-레벨 메모리 장치를 제어하는 메모리 제어기 및 그것의 에러 정정 방법 |
| US20130205066A1 (en) * | 2012-02-03 | 2013-08-08 | Sandisk Technologies Inc. | Enhanced write abort management in flash memory |
| WO2013147894A1 (en) * | 2012-03-30 | 2013-10-03 | Intel Corporation | Solid state drive management in power loss recovery |
| US9202577B2 (en) | 2012-03-30 | 2015-12-01 | Intel Corporation | Solid state drive management in power loss recovery |
| KR102094334B1 (ko) | 2013-03-15 | 2020-03-27 | 삼성전자주식회사 | 비휘발성 멀티-레벨 셀 메모리 시스템 및 상기 시스템에서의 적응적 데이터 백업 방법 |
| US9058881B1 (en) * | 2013-12-05 | 2015-06-16 | Sandisk Technologies Inc. | Systems and methods for partial page programming of multi level cells |
| DE102014114038A1 (de) * | 2014-01-22 | 2015-07-23 | Htc Corporation | Speicherungsvorrichtung, elektronische Vorrichtung und Verfahren zum Programmieren eines Speichers |
| KR20200034312A (ko) * | 2018-09-21 | 2020-03-31 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1415860A (zh) * | 2002-09-18 | 2003-05-07 | 彭利 | 回转容积式液压传动装置和液压传动式石油开采抽油机 |
| CN101246738A (zh) * | 2007-01-03 | 2008-08-20 | 三星电子株式会社 | 具有备份电路的存储系统及编程方法 |
| CN101256525A (zh) * | 2007-01-23 | 2008-09-03 | 三星电子株式会社 | 用于存储页面数据的方法和装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7702831B2 (en) * | 2000-01-06 | 2010-04-20 | Super Talent Electronics, Inc. | Flash memory controller for electronic data flash card |
| US7299316B2 (en) * | 2004-02-26 | 2007-11-20 | Super Talent Electronics, Inc. | Memory flash card reader employing an indexing scheme |
| US20100146256A1 (en) * | 2000-01-06 | 2010-06-10 | Super Talent Electronics Inc. | Mixed-Mode ROM/RAM Booting Using an Integrated Flash Controller with NAND-Flash, RAM, and SD Interfaces |
| US7574560B2 (en) * | 2006-01-03 | 2009-08-11 | Emc Corporation | Methods, systems, and computer program products for dynamic mapping of logical units in a redundant array of inexpensive disks (RAID) environment |
-
2009
- 2009-04-24 CN CN200910031588A patent/CN101872644A/zh active Pending
- 2009-10-02 US US12/573,059 patent/US8090918B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1415860A (zh) * | 2002-09-18 | 2003-05-07 | 彭利 | 回转容积式液压传动装置和液压传动式石油开采抽油机 |
| CN101246738A (zh) * | 2007-01-03 | 2008-08-20 | 三星电子株式会社 | 具有备份电路的存储系统及编程方法 |
| CN101256525A (zh) * | 2007-01-23 | 2008-09-03 | 三星电子株式会社 | 用于存储页面数据的方法和装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102956267A (zh) * | 2011-08-30 | 2013-03-06 | 旺宏电子股份有限公司 | 存储器编程方法及应用其的闪存装置 |
| CN102956267B (zh) * | 2011-08-30 | 2016-04-27 | 旺宏电子股份有限公司 | 存储器编程方法及应用其的闪存装置 |
| CN104794075A (zh) * | 2014-01-22 | 2015-07-22 | 宏达国际电子股份有限公司 | 存储装置、电子装置以及刻录内存的方法 |
| CN105718387A (zh) * | 2014-12-18 | 2016-06-29 | 爱思开海力士有限公司 | 数据储存器件及其操作方法 |
| CN108154900A (zh) * | 2017-11-29 | 2018-06-12 | 深圳忆联信息系统有限公司 | 一种缓解mlc闪存写干扰问题的方法 |
| CN108154900B (zh) * | 2017-11-29 | 2020-12-18 | 深圳忆联信息系统有限公司 | 一种缓解mlc闪存写干扰问题的方法 |
| CN115495287A (zh) * | 2022-11-16 | 2022-12-20 | 珠海妙存科技有限公司 | 一种mlc nand的备份数据方法、装置及电子设备 |
| CN115495287B (zh) * | 2022-11-16 | 2024-04-09 | 珠海妙存科技有限公司 | 一种mlc nand的备份数据方法、装置及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100274951A1 (en) | 2010-10-28 |
| US8090918B2 (en) | 2012-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101872644A (zh) | 电子存储装置及其存储方法 | |
| US20190138445A1 (en) | Mapping table updating method, memory control circuit unit and memory storage device | |
| CN109783009A (zh) | 存储器系统及其操作方法 | |
| US8131911B2 (en) | Data writing method, and flash storage system and controller using the same | |
| US8055873B2 (en) | Data writing method for flash memory, and controller and system using the same | |
| US20100057979A1 (en) | Data transmission method for flash memory and flash memory storage system and controller using the same | |
| US8275931B2 (en) | Block management method for flash memory, and storage system and controller using the same | |
| US8559225B2 (en) | Nonvolatile memory device and related method of operation | |
| US8090900B2 (en) | Storage device and data management method | |
| US20090089484A1 (en) | Data protection method for power failure and controller using the same | |
| US20100042774A1 (en) | Block management method for flash memory, and storage system and controller using the same | |
| CN103425588A (zh) | 数据储存装置和快闪存储器的区块管理方法 | |
| CN107273058A (zh) | 逻辑地址偏移 | |
| US9141530B2 (en) | Data writing method, memory controller and memory storage device | |
| CN101556555B (zh) | 用于闪存的区块管理方法、其控制器与储存系统 | |
| CN101667157A (zh) | 闪存数据传输方法、闪存储存系统及控制器 | |
| US8812772B2 (en) | Data merging method for non-volatile memory and controller and storage apparatus using the same | |
| US8423707B2 (en) | Data access method for flash memory and storage system and controller using the same | |
| US9378130B2 (en) | Data writing method, and memory controller and memory storage apparatus using the same | |
| CN101661431B (zh) | 用于快闪存储器的区块管理方法、快闪储存系统及控制器 | |
| US8943264B2 (en) | Data storing method, and memory controller and memory storage apparatus using the same | |
| US20090182932A1 (en) | Method for managing flash memory blocks and controller using the same | |
| CN102103546A (zh) | 用于储存装置以进行储存管理的方法及控制单元与相关储存装置 | |
| WO2019027823A1 (en) | ADDRESSING OF CHIPS | |
| CN104794075A (zh) | 存储装置、电子装置以及刻录内存的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20101027 |