JP2013069171A - メモリシステムとその制御方法 - Google Patents
メモリシステムとその制御方法 Download PDFInfo
- Publication number
- JP2013069171A JP2013069171A JP2011208105A JP2011208105A JP2013069171A JP 2013069171 A JP2013069171 A JP 2013069171A JP 2011208105 A JP2011208105 A JP 2011208105A JP 2011208105 A JP2011208105 A JP 2011208105A JP 2013069171 A JP2013069171 A JP 2013069171A
- Authority
- JP
- Japan
- Prior art keywords
- data
- districts
- read
- written
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1041—Resource optimization
- G06F2212/1044—Space efficiency improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0411—Online error correction
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【課題】 データを確実且つ高速に書き込むことが可能なメモリシステムとその制御方法を提供する。
【解決手段】 メモリシステムは、第1、第2のディストリクト31a、31bと、制御部21を含んでいる。第1、第2のディストリクト31a、31bは、それぞれメモリセルアレイ32を有する。制御部21は、第1、第2のディストリクト31a、31bへ同時に第1のデータを書き込むための書き込みコマンド及びアドレスを受け、第1、第2のディストリクト31a、31bに同時に第1のデータを書き込む。
【選択図】図2
Description
図1は、本実施形態に係るメモリシステムを概略的に示している。
図6は、第2の実施形態を示すものであり、例えばメモリコントローラ17の動作を示している。
第2の実施形態は、第1、第2のディストリクト31a、31bの指定されたブロックにそれぞれ同一のデータを書き込んだ直後に、メモリコントローラ17から読み出しコマンドを発行して、例えば第1のディストリクト31aの指定されたブロックからデータを読み出し、このデータにエラーがないか、ECCにより訂正可能である場合、第1のディストリクト31aのデータは正常であると判断し、第2のディストリクト31bの同一のデータを含むブロックを無効とした。
Claims (10)
- それぞれメモリセルアレイを有する第1、第2のディストリクトと、
前記第1、第2のディストリクトへ同時に第1のデータを書き込むための書き込みコマンド及びアドレスを受け、前記第1、第2のディストリクトに前記第1のデータを同時に書き込む制御部と
を具備することを特徴とするメモリシステム。 - 前記制御部に、前記書き込みコマンドを発行するとともに、前記アドレスを供給するメモリコントローラをさらに具備し、
前記メモリコントローラは、読み出しコマンドを発行して前記第1、第2のディストリクトの一方から前記書き込んだ第1のデータを読み出し、この読み出された第1のデータが正常であるかどうか判別することを特徴とする請求項1記載のメモリシステム。 - 前記メモリコントローラは、前記書き込みコマンドを発行し、アドレスを供給した直後に、前記読み出しコマンドを発行することを特徴とする請求項2記載のメモリシステム。
- 前記メモリコントローラは、前記読み出された第1のデータが正常である場合、前記第1、第2のディストリクトの他方に書き込まれた前記第1のデータを削除することを特徴とする請求項3記載のメモリシステム。
- 前記メモリコントローラは、読み出し要求を受けたとき、前記第1、第2のディストリクトに対する書き込み履歴に基づき、前記第1、第2のディストリクトに前記第1のデータが書き込まれているかどうかを判別し、書き込まれている場合、前記第1、第2のディストリクトの一方から前記書き込んだ第1のデータを読み出し、前記ホストデバイスは、この読み出された第1のデータが正常であるかどうか判別し、
前記ホストデバイスは、前記履歴に基づき、前記第1、第2のディストリクトに前記第1のデータが書き込まれていない場合、通常の読み出し動作を実行することを特徴とする請求項3記載のメモリシステム。 - それぞれメモリセルアレイを有する第1、第2のディストリクトへ第1のデータを書き込むための書き込みコマンド及びアドレスを受け、
前記第1、第2のディストリクトに同時に前記第1のデータを書き込むことを特徴とするメモリシステムの制御方法。 - 読み出しコマンドを発行して前記第1、第2のディストリクトの一方から前記書き込んだ第1のデータを読み出し、この読み出された第1のデータが正常であるかどうか判別することを特徴とする請求項6記載のメモリシステムの制御方法。
- 前記読み出しコマンドは、前記書き込みコマンドを発行し、アドレスを供給した直後に、発行することを特徴とする請求項7記載のメモリシステムの制御方法。
- 前記読み出された第1のデータが正常である場合、前記第1、第2のディストリクトの他方に書き込まれた前記第1のデータを削除することを特徴とする請求項8記載のメモリシステムの制御方法。
- 前記読み出しコマンドが発行されたとき、前記第1、第2のディストリクトに対する書き込み履歴に基づき、前記第1、第2のディストリクトに前記第1のデータが書き込まれているかどうかを判別し、書き込まれている場合、前記第1、第2のディストリクトの一方から前記書き込んだ第1のデータを読み出し、この読み出された第1のデータが正常であるかどうか判別し、
前記履歴に基づき、前記第1、第2のディストリクトに前記第1のデータが書き込まれていない場合、通常の読み出し動作を実行することを特徴とする請求項8記載のメモリシステムの制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011208105A JP2013069171A (ja) | 2011-09-22 | 2011-09-22 | メモリシステムとその制御方法 |
US13/531,894 US9063903B2 (en) | 2011-09-22 | 2012-06-25 | Memory system provided with NAND flash memory and method including simultaneously writing data to first and second memory arrays |
US14/712,687 US20150248330A1 (en) | 2011-09-22 | 2015-05-14 | Memory system provided with nand flash memory and method including simultaneously writing data to first and second districts |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011208105A JP2013069171A (ja) | 2011-09-22 | 2011-09-22 | メモリシステムとその制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013069171A true JP2013069171A (ja) | 2013-04-18 |
Family
ID=47912525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011208105A Withdrawn JP2013069171A (ja) | 2011-09-22 | 2011-09-22 | メモリシステムとその制御方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US9063903B2 (ja) |
JP (1) | JP2013069171A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017045405A (ja) * | 2015-08-28 | 2017-03-02 | 株式会社東芝 | メモリシステム |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9952784B2 (en) * | 2015-03-11 | 2018-04-24 | Sandisk Technologies Llc | Multichip dual write |
US10481799B2 (en) | 2016-03-25 | 2019-11-19 | Samsung Electronics Co., Ltd. | Data storage device and method including receiving an external multi-access command and generating first and second access commands for first and second nonvolatile memories |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001167586A (ja) | 1999-12-08 | 2001-06-22 | Toshiba Corp | 不揮発性半導体メモリ装置 |
JP2003140963A (ja) * | 2001-11-07 | 2003-05-16 | Mitsubishi Electric Corp | 半導体記憶システム |
US7290109B2 (en) * | 2002-01-09 | 2007-10-30 | Renesas Technology Corp. | Memory system and memory card |
WO2005069150A1 (en) * | 2004-01-20 | 2005-07-28 | Trek 2000 International Ltd. | Portable data storage device using multiple memory devices |
US8041879B2 (en) * | 2005-02-18 | 2011-10-18 | Sandisk Il Ltd | Flash memory backup system and method |
JP2008097403A (ja) | 2006-10-13 | 2008-04-24 | Nec Corp | 不揮発性メモリ装置 |
JP2009157515A (ja) * | 2007-12-25 | 2009-07-16 | Toshiba Corp | 半導体メモリコントローラおよび半導体メモリ |
JP2009294869A (ja) | 2008-06-04 | 2009-12-17 | Toshiba Corp | メモリシステム |
CN101872644A (zh) * | 2009-04-24 | 2010-10-27 | 威刚科技(苏州)有限公司 | 电子存储装置及其存储方法 |
JP2012119038A (ja) * | 2010-12-02 | 2012-06-21 | Toshiba Corp | 不揮発性半導体メモリ及び記憶装置 |
-
2011
- 2011-09-22 JP JP2011208105A patent/JP2013069171A/ja not_active Withdrawn
-
2012
- 2012-06-25 US US13/531,894 patent/US9063903B2/en active Active
-
2015
- 2015-05-14 US US14/712,687 patent/US20150248330A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017045405A (ja) * | 2015-08-28 | 2017-03-02 | 株式会社東芝 | メモリシステム |
US10353852B2 (en) | 2015-08-28 | 2019-07-16 | Toshiba Memory Corporation | Memory system that stores data redundantly |
Also Published As
Publication number | Publication date |
---|---|
US20130080683A1 (en) | 2013-03-28 |
US20150248330A1 (en) | 2015-09-03 |
US9063903B2 (en) | 2015-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4524309B2 (ja) | フラッシュメモリ用のメモリコントローラ | |
US20070214309A1 (en) | Nonvolatile storage device and data writing method thereof | |
TWI446350B (zh) | 用來減少無法更正的錯誤之方法以及記憶裝置及其控制器 | |
EP3964941B1 (en) | Read-write method and memory device | |
JP2008198310A (ja) | ビットエラーの修復方法および情報処理装置 | |
JP2012507070A (ja) | データをメモリ装置に再入力することなくページをプログラムするためのページバッファプログラムコマンド及び方法 | |
US20220334960A1 (en) | Method for managing flash memory module and associated flash memory controller and electronic device | |
TWI626541B (zh) | 將資料寫入至快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置 | |
TW200951979A (en) | Data writing method for flash memory and storage system and controller using the same | |
KR20110121897A (ko) | 사용자 장치 및 그것의 프로그램 페일 처리 방법 | |
JP2012128643A (ja) | メモリシステム | |
JPWO2009004674A1 (ja) | 記憶装置、ディスク装置、書込み判定方法、制御装置 | |
KR20130069364A (ko) | 비휘발성 반도체 기억 장치 및 그 관리 방법 | |
US20100195418A1 (en) | Semiconductor memory device and system | |
JP2007094921A (ja) | メモリカードとその制御方法 | |
JP4956230B2 (ja) | メモリコントローラ | |
JP2013069171A (ja) | メモリシステムとその制御方法 | |
JP2008191701A (ja) | エラー回復処理方法および情報処理装置 | |
US11487655B2 (en) | Method for managing flash memory module and associated flash memory controller and electronic device based on timing of dummy read operations | |
JP2010128697A (ja) | メモリシステム | |
JP4710918B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
CN110134322B (zh) | 运用dram的储存装置及其相关数据处理方法 | |
US10019186B2 (en) | Data maintenance method for error control and data storage device using the same | |
US20140281226A1 (en) | Memory card and host device | |
JP4235624B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131212 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131219 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131226 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140109 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141202 |