JP4956230B2 - メモリコントローラ - Google Patents
メモリコントローラ Download PDFInfo
- Publication number
- JP4956230B2 JP4956230B2 JP2007050626A JP2007050626A JP4956230B2 JP 4956230 B2 JP4956230 B2 JP 4956230B2 JP 2007050626 A JP2007050626 A JP 2007050626A JP 2007050626 A JP2007050626 A JP 2007050626A JP 4956230 B2 JP4956230 B2 JP 4956230B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- error correction
- correction code
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
Description
図1は本発明の一実施の形態のメモリコントローラの構成を示している。図2はメモリのページ構成を示している。
指定バイトBAとして、データDAの変更される部分よりも前に、メモリ2から読み出されるバイトが設定される。つまり、図2に示すように、データDAの変更部分が、指定バイトBAより時間的に後にメモリ2から読み出される後続部に含まれるように、指定バイトBAは設定される。指定バイトBAの情報は、図1に示した指定回路14に格納される。指定回路14は、第1算出回路11及び第2算出回路13に指定バイトBAの情報を転送する。尚、指定バイトBAの情報をメモリコントローラ1の外部の図示しない制御部から指定回路14に入力するように、メモリコントローラ1を設計することが可能である。
図5は本発明の実施の形態の変形例に係るメモリコントローラ1Bを示している。図5に示したメモリコントローラ1Bでは、指定回路14から第1算出回路11に指定バイトBAが転送されない構成となっている。又、図1に示したメモリコントローラ1では、データDAの先頭バイトから予め設定された指定バイトBAまでのデータを用いて算出される中間算出値DMがデータ格納回路12に格納される。これに対して、図5に示したメモリコントローラ1Bでは、第2の誤り訂正符号SAを算出する過程で得られる、データDAの先頭バイトからそれ以降(先頭バイアスを含む)の各バイトまでの中間算出値DMがそれぞれ第1算出回路11からデータ格納回路12に転送される。その結果、データ格納回路12は、データDAのバイト数分の個数の中間算出値DMを格納する。
2…メモリ
11…第1算出回路
12…データ格納回路
13…第2算出回路
14…指定回路
15…訂正回路
16…変更回路
17…データ転送回路
Claims (5)
- メモリに接続され、該メモリに格納されたデータとその第1の誤り訂正符号を読み出し、読み出した前記データを変更するメモリコントローラであって、
前記データに対する第2の誤り訂正符号を算出する過程で、前記データの先頭バイトから指定バイトまでを用いて前記第2の誤り訂正符号の中間算出値を算出する第1算出回路と、
前記中間算出値を格納するデータ格納回路と、
前記データのうちの前記指定バイトの後続部のデータを変更する変更回路と、
前記中間算出値と前記変更されたデータを含む前記後続部のデータとを用いて第3の誤り訂正符号を算出する第2算出回路と、
前記変更されたデータ及び前記第3の誤り訂正符号を前記メモリに転送するデータ転送回路と
を備えることを特徴とするメモリコントローラ。 - 前記第1の誤り訂正符号を用いて、前記データの誤り訂正処理を行う訂正回路を更に備えることを特徴とする請求項1に記載のメモリコントローラ。
- 前記メモリは、メモリセルとページバッファを備える一方、前記メモリセルに含まれるブロック間でデータがコピー可能とされ、前記ページバッファを用いてページ単位でデータコピーが実行されるページコピー機能を備え、
前記メモリコントローラは、前記メモリセルの第1のブロックの所定のページから読み出されたデータの一部を変更する場合は、一旦前記ページバッファに格納されたデータを該メモリコントローラにページ単位で読み出して変更し、変更後のデータを前記メモリセルの第2のブロックの所定のページに書き込む機能を備えたことを特徴とする請求項1又は2に記載のメモリコントローラ。 - 前記メモリから読み出されたデータは、実データとその実データに関する管理データとで構成され、
前記変更されるデータが、前記管理データであることを特徴とする請求項1乃至3のいずれか1つに記載のメモリコントローラ。 - 前記管理データが、データコピーの回数であることを特徴とする請求項4に記載のメモリコントローラ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007050626A JP4956230B2 (ja) | 2006-04-10 | 2007-02-28 | メモリコントローラ |
US11/696,341 US7886211B2 (en) | 2006-04-10 | 2007-04-04 | Memory controller |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006107914 | 2006-04-10 | ||
JP2006107914 | 2006-04-10 | ||
JP2007050626A JP4956230B2 (ja) | 2006-04-10 | 2007-02-28 | メモリコントローラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007305105A JP2007305105A (ja) | 2007-11-22 |
JP4956230B2 true JP4956230B2 (ja) | 2012-06-20 |
Family
ID=38575077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007050626A Expired - Fee Related JP4956230B2 (ja) | 2006-04-10 | 2007-02-28 | メモリコントローラ |
Country Status (2)
Country | Link |
---|---|
US (1) | US7886211B2 (ja) |
JP (1) | JP4956230B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8276043B2 (en) * | 2008-03-01 | 2012-09-25 | Kabushiki Kaisha Toshiba | Memory system |
US8185706B2 (en) * | 2008-04-30 | 2012-05-22 | Apple Inc. | Copyback optimization for memory system |
TWI447739B (zh) * | 2010-03-22 | 2014-08-01 | Phison Electronics Corp | 錯誤校正方法、記憶體控制器與儲存系統 |
JP5651457B2 (ja) * | 2010-12-15 | 2015-01-14 | 株式会社東芝 | 半導体記憶装置 |
US10613772B2 (en) * | 2017-03-16 | 2020-04-07 | Qualcomm Incorporated | Methods and apparatuses for copying a data page in an unmanaged flash memory device |
KR20230033785A (ko) * | 2021-09-01 | 2023-03-09 | 삼성전자주식회사 | 멀티 클럭을 이용하는 오류 정정 회로 및 이를 포함하는 반도체 장치 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5298434A (en) * | 1976-02-14 | 1977-08-18 | Hitachi Ltd | Correction for memory error |
FR2520956A1 (fr) * | 1982-02-04 | 1983-08-05 | France Etat | Systeme de transmission asynchrone, notamment pour systeme de videotex interactif |
JPH0756640B2 (ja) * | 1985-03-01 | 1995-06-14 | 株式会社日立製作所 | 記憶装置 |
JPH01134548A (ja) * | 1987-11-19 | 1989-05-26 | Fujitsu Ltd | 記憶装置 |
KR100260415B1 (ko) * | 1997-08-13 | 2000-07-01 | 윤종용 | 고속시리얼에러위치다항식계산회로 |
US6310884B1 (en) * | 1998-05-21 | 2001-10-30 | Lsi Logic Corporation | Data transfer method and apparatus that allocate storage based upon a received relative offset |
JP3802411B2 (ja) * | 2001-12-20 | 2006-07-26 | 株式会社東芝 | 不揮発性半導体記憶装置のデータコピー方法 |
KR100543447B1 (ko) * | 2003-04-03 | 2006-01-23 | 삼성전자주식회사 | 에러정정기능을 가진 플래쉬메모리장치 |
JP2005078378A (ja) | 2003-08-29 | 2005-03-24 | Sony Corp | データ記憶装置及び不揮発性メモリに対するデータ書き込み方法 |
US7159069B2 (en) * | 2004-06-23 | 2007-01-02 | Atmel Corporation | Simultaneous external read operation during internal programming in a flash memory device |
-
2007
- 2007-02-28 JP JP2007050626A patent/JP4956230B2/ja not_active Expired - Fee Related
- 2007-04-04 US US11/696,341 patent/US7886211B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7886211B2 (en) | 2011-02-08 |
JP2007305105A (ja) | 2007-11-22 |
US20070237007A1 (en) | 2007-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4524309B2 (ja) | フラッシュメモリ用のメモリコントローラ | |
US9229851B2 (en) | Memory controller, semiconductor memory device and control method thereof | |
US10347349B2 (en) | Method and device for fail-safe erase of flash memory | |
US20150019933A1 (en) | Memory controller, storage device, and memory control method | |
US20080082872A1 (en) | Memory controller, memory system, and data transfer method | |
JP2008226245A (ja) | フラッシュメモリに基づくメモリシステム | |
JP2008198310A (ja) | ビットエラーの修復方法および情報処理装置 | |
JP4956230B2 (ja) | メモリコントローラ | |
JP2009301194A (ja) | 半導体記憶装置の制御システム | |
JP5950286B2 (ja) | アドレス変換テーブルを書き込む装置及び方法 | |
US20150095552A1 (en) | Memory system for mirroring data | |
US11467758B2 (en) | Data writing method using different programming modes based on the number of available physical erasing units, memory control circuit unit and memory storage device | |
US20130166991A1 (en) | Non-Volatile Semiconductor Memory Device Using Mats with Error Detection and Correction and Methods of Managing the Same | |
US20050283647A1 (en) | External storage device | |
JP2016118815A (ja) | 不揮発性メモリ装置 | |
JP5592478B2 (ja) | 不揮発性記憶装置及びメモリコントローラ | |
JP2010079856A (ja) | 記憶装置およびメモリ制御方法 | |
US8533549B2 (en) | Memory system and computer system | |
JP2008191701A (ja) | エラー回復処理方法および情報処理装置 | |
JP2006221334A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4544167B2 (ja) | メモリコントローラおよびフラッシュメモリシステム | |
JP4655034B2 (ja) | メモリコントローラ及びフラッシュメモリシステム並びにフラッシュメモリの制御方法 | |
JPWO2010013437A1 (ja) | 誤り訂正機能付きコントローラ、誤り訂正機能付き記憶装置、及び誤り訂正機能付きシステム | |
US10922025B2 (en) | Nonvolatile memory bad row management | |
CN110134322B (zh) | 运用dram的储存装置及其相关数据处理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090727 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120316 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |