JP3802411B2 - 不揮発性半導体記憶装置のデータコピー方法 - Google Patents
不揮発性半導体記憶装置のデータコピー方法 Download PDFInfo
- Publication number
- JP3802411B2 JP3802411B2 JP2001388327A JP2001388327A JP3802411B2 JP 3802411 B2 JP3802411 B2 JP 3802411B2 JP 2001388327 A JP2001388327 A JP 2001388327A JP 2001388327 A JP2001388327 A JP 2001388327A JP 3802411 B2 JP3802411 B2 JP 3802411B2
- Authority
- JP
- Japan
- Prior art keywords
- page
- data
- address
- memory cell
- cell array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
- G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
Description
【０００１】
【発明の属する技術分野】
この発明は、チップ内にデータコピー機能を有する不揮発性半導体記憶装置のデータコピー方法に関する。
【０００２】
【従来の技術】
不揮発性半導体記憶装置の一種として、ＮＡＮＤ型フラッシュメモリが知られている。ＮＡＮＤ型フラッシュメモリでは、メモリセルを縦続接続し、選択ゲートやビット線のコンタクトの数を削減することにより、ＮＯＲ型に比べてチップサイズを小さくできる。しかしながら、ページ単位でのデータ消去が出来なくなり、ブロック単位（選択ゲートで挟まれたページ分の単位）のデータ消去を行わなければならない。このため、チップサイズが小さく出来る反面、使用者に複雑さを与えている。
【０００３】
ページ単位で消去が出来る場合は、ページデータを書き換える時、元のページを消去し、そこに書き換えたページデータをプログラムすることが出来る。これに対し、消去をブロック単位で行わなければならない場合には、同一ブロック内の他のページデータ領域を消去する必要があるため、最初に書き込まれていた物理的なページ領域に書き込むためには、同一ブロック内の他のデータを読み出して退避し、そのブロックを消去した後、退避したデータを再度プログラムする必要がある。このような書き換え動作は、非常に複雑になり時間を要する。このため、ページデータの書き換えを行う場合、物理的に他の消去された空ブロックに書き換えたページデータをプログラムする方法がとられている。この場合、物理的に変わってしまったデータのアドレスは、外部から見たアドレスと対応させる処理が必要になり、通常、この処理はコントローラで行っている。
【０００４】
このような、外部から見たアドレスと内部の物理的アドレスの対応は、１ページ毎に変換表をつくると変換表のデータサイズが大きくなるため、複数ページを一つの単位として対応付けを行っている。上記のような制御構成の装置で、ページ単位のデータの書き換えを行おうとした場合、同じ変換単位の中にある他のページは、その移動先のブロックへコピーを行う必要がある。
【０００５】
次に、ページデータを他のページへコピーする従来の方法を図１０及び図１１のフローチャートにより説明する。まず、図１０に示すように、ページデータを一旦チップ内のバッファへ読み出し（ＳＴＥＰ１）、次にコピー先のページのアドレスを入力し（ＳＴＥＰ２）、プログラムコマンドを入力して（ＳＴＥＰ３）ステータスの読み出し（ＳＴＥＰ４）を行う方法がある。この場合、ページバッファへの読み出し時に、データの一部にエラーが起こっていた場合、エラーのデータがそのまま別のページにプログラムされてしまう。もし、次にそのページに対して同様のページコピーを行い新たなエラーが発生すると、以前のエラーと新しく発生したエラーをプログラムする事になる。このように、従来のページコピー操作では、読み出し時にエラーが起こっても、それを検知できず、コピーを何回も続けた場合、エラーが蓄積されて行く可能性があった。
【０００６】
また、ページデータを別のページにコピーする他の方法としては、図１１に示すように、通常の読み出し、書き込み動作を行う方法がある。この方法は、ページデータをチップの外部に読み出し（ＳＴＥＰ１，２）、次にコピー先のアドレスを入力（ＳＴＥＰ３）して読み出したデータを入力し（ＳＴＥＰ４）、プログラムコマンドを入力して（ＳＴＥＰ５）ステータスの読み出し（ＳＴＥＰ６）を行う方法である。この場合、ページデータを一旦チップの外に読み出すため、ページデータの一部にエラーがあった場合コントローラで検知、修正を行う事が可能になる。しかしながら、コピー毎にページデータをチップ外部へ読み出し、且つそのデータを再度コピー先アドレスへ入力するため、コピー操作に時間がかかるという問題がある。
【０００７】
【発明が解決しようとする課題】
上記のように従来の不揮発性半導体記憶装置は、コピーを続けた場合にエラーが蓄積されて行ったり、コピー操作に時間がかかるという問題があった。
【０００８】
この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、エラーを低減するとともに、コピー時間を短縮できる不揮発性半導体記憶装置のデータコピー方法を提供することにある。
【０００９】
【課題を解決するための手段】
この発明の一態様に係る不揮発性半導体記憶装置のデータコピー方法は、不揮発性のメモリセルがマトリックス状に配置され、ブロック単位でデータ消去が行われるメモリセルアレイと、前記メモリセルアレイから読み出されたページデータをラッチするセンスアンプと、前記センスアンプからページデータが転送されるページバッファとを有するメモリ部と、前記メモリ部を備えた不揮発性半導体記憶装置のチップ外部に設けられ、前記メモリセルアレイ、前記センスアンプ及び前記ページバッファを制御するコントローラとを有し、ページデータを書き換える際に前記ページデータを含むブロックを物理的に異なる別のブロックに移動するステップを含むデータコピー方法であって、前記メモリセルアレイから前記センスアンプを介して前記ページバッファにページデータを読み出すステップと、前記メモリセルアレイ内の消去済みブロックにおけるコピー先のページのアドレスを入力するステップと、プログラムコマンドを入力して、消去済みブロックにおけるコピー先のページのアドレスのメモリセルへプログラムを行うステップと、プログラムしているページデータを前記コントローラへ読み出し、プログラムを行っているデータにエラーが存在するか否かを確認するステップと、エラーが存在しないページを前記メモリセルアレイ内の消去済みブロックにおけるコピー先のアドレスとは別のアドレスにプログラムし、エラーが存在するページに対しては、前記コントローラ内の読み出しデータを修正して前記メモリセルアレイ内の消去済みブロックにおけるコピー先のアドレスとは別のアドレスにプログラムするステップとを具備する。
【００１３】
また、この発明の一態様に係る不揮発性半導体記憶装置のデータコピー方法は、不揮発性のメモリセルがマトリックス状に配置され、ブロック単位でデータ消去が行われるメモリセルアレイと、前記メモリセルアレイから読み出されたページデータをラッチするセンスアンプと、前記センスアンプからページデータが転送されるページバッファとを有するメモリ部と、前記メモリ部を備えた不揮発性半導体記憶装置のチップ外部に設けられ、前記メモリセルアレイ、前記センスアンプ及び前記ページバッファを制御し、エラーを検出した時にエラー修正をしたページバッファデータを保持するように構成されたコントローラとを有し、ページデータを書き換える際に前記ページデータを含むブロックを物理的に異なる別のブロックに移動するステップを含むデータコピー方法であって、前記メモリセルアレイから前記センスアンプを介して前記ページバッファにページデータを読み出すステップと、前記メモリセルアレイ内の消去済みブロックにおけるコピー先のページのアドレスを入力するステップと、プログラムコマンドを入力して、消去済みブロックにおけるコピー先のページのアドレスのメモリセルへプログラムを行うステップと、プログラムをこれから行うページデータを前記コントローラへ読み出し、プログラムをこれから行うデータにエラーが存在するか否かを前記コントローラにより確認し、エラーを検出した時に修正して保持するステップと、エラーが存在しないページを前記メモリセルアレイ内の消去済みブロックにおけるコピー先のアドレスとは別のアドレスにプログラムし、エラーが存在するページに対して前記修正して保持しているデータを前記メモリセルアレイ内の消去済みブロックにおけるコピー先のアドレスとアドレスにプログラムするステップとを具備する。
【００１４】
更に、この発明の一態様に係る不揮発性半導体記憶装置のデータコピー方法は、不揮発性のメモリセルがマトリックス状に配置され、ブロック単位でデータ消去が行われるメモリセルアレイと、前記メモリセルアレイから読み出されたページデータをラッチするセンスアンプと、前記センスアンプからページデータが転送されるページバッファとを有するメモリ部と、前記メモリ部を備えた不揮発性半導体記憶装置のチップ外部に設けられ、前記メモリセルアレイ、前記センスアンプ及び前記ページバッファを制御し、を検出した時に、エラーの起こったページバッファー内アドレス及び修復データを保持するように構成されたコントローラとを有し、ページデータを書き換える際に前記ページデータを含むブロックを物理的に異なる別のブロックに移動するステップを含むデータコピー方法であって、前記メモリセルアレイから前記センスアンプを介して前記ページバッファにページデータを読み出すステップと、前記ページバッファからデータを読み出すステップと、前記メモリセルアレイ内の消去済みブロックにおけるコピー先のページのアドレスを入力するステップと、プログラムコマンドを入力して、消去済みブロックにおけるコピー先のページのアドレスのメモリセルへプログラムを行うステップと、プログラムをこれから行うページデータを前記コントローラへ読み出し、プログラムをこれから行うデータにエラーが存在するか否かを確認し、エラーが存在しないページは前記メモリセルアレイ内の消去済みブロックにおけるコピー先のアドレスとは別のアドレスにプログラムし、エラーが存在するページはページバッファー内データを部分修正し前記メモリセルアレイ内の消去済みブロックにおけるコピー先のアドレスにプログラムするステップとを具備する。
【００１５】
上記のような構成によれば、プログラム期間中にページデータを読み出すことが出来るので、読み出し時間を削減できる。
【００１６】
また、ページデータのチップ内の移動を行う時に、エラー確認のための余分な時間を見かけ上なくす事ができる。
【００１７】
更に、ページデータのチップ内の移動を行う時に、管理データを追加して入力することができる。
【００１８】
ページデータのチップ内の移動を行う時に、少ない時間で確実にページデータのエラー確認を行える。
【００１９】
また、ページデータのチップ内の移動を行う時に、管理データを追加して入力することができる。
【００２０】
更に、ページデータのチップ内の移動を行う時に、少ない時間で確実にページデータのエラー確認を行え、且つエラーが検出され修正が可能となったときに、エラー部分のデータを書き込み、移動先にプログラムを行う事ができる。よって、エラー修正による時間のロスを少なく出来る。
【００２１】
従って、エラーを低減するとともに、コピー時間を短縮できる不揮発性半導体記憶装置を提供できる。
【００２２】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
図１は、この発明の第１の実施の形態に係る不揮発性半導体記憶装置について説明するためのもので、コントローラのメモリに対する動作順序を示すフローチャートである。まず、チップ内でページデータをチップ内のページバッファに読み出し（ＳＴＥＰ１）、コピー先のアドレスを入力した後（ＳＴＥＰ２）、プログラムコマンドを入力して（ＳＴＥＰ３）ページデータのコピー先のセルへのプログラムを開始する。プログラムを開始した後、プログラムしているページデータとステータスの外部への読み出し動作を行う（ＳＴＥＰ４，５）。プログラムするページデータを外部に読み出すことで、プログラムを行っているデータにエラーが存在するか否かを外部のコントローラで確認することができる。
【００２３】
当該不揮発性半導体記憶装置のチップには、従来から存在するコピーシーケンスに対し、プログラム期間中に外部にページデータを読み出す機能を備えている。この例の場合、プログラム期間中にページデータをチップの外部に読み出す事ができる機能があるため、プログラム期間中にエラー確認が出来る。このためエラーの確認のための時間を見かけ上隠してエラー確認が出来る。このような制御を行うには、メモリにプログラム期間中にデータを外部に読み出すコマンドが備えられていること、並びにこれを制御するコントローラが必要である。
【００２４】
図２は、上記図１に示した動作を実現する不揮発性半導体記憶装置の概略構成を示すブロック図である。メモリ部１１には、メモリセルアレイ１２、センスアンプ１３及びページバッファ１４が含まれている。このメモリ部１１は、コントローラ１５で制御される。メモリセルアレイ１２から読み出したページデータは、センスアンプ１３でラッチされ、ページバッファ１４に転送される。センスアンプ１３のデータをコピー先のページにプログラムを行っている間に、センスアンプ１３とページバッファ１４の間の接続を切り離し、ページバッファ１４のデータを外部に読み出す。これにより、プログラム動作に影響を与えずにページデータを読み出す事は可能となる。ここで、ページデータをチップの外部に読み出す時に発生する出力バッファのノイズがプログラム動作に影響を与えない様にするために、出力バッファ用の接地電位とチップ内部の接地電位を分ける事が望ましい。
【００２５】
図３は、上述した第１の実施の形態に係る不揮発性半導体記憶装置の変形例について説明するためのもので、コントローラのメモリに対する動作順序を示すフローチャートである。基本的な動作は第１の実施の形態と同じであるが、データをベーバッファに読み出し（ＳＴＥＰ１）、コピー先アドレスを入力した後（ＳＴＥＰ２）、プログラム実行前に、そのページの冗長領域にデータの管理データ（フラグデータ）を書き込む（ＳＴＥＰ３）例である。例えば、そのページがコピー動作を受けたことを記すためのデータを記憶させたりできる。この例では、フラグデータであるが、例えば前もって読み出したデータに誤りがあることがわかっていて、訂正の必要がある場合に限り、このフラグデータを書き込む時にページデータのエラーした部分の修正の書き込みを行ってプログラムを実行することも可能である。コピー全体の時間は、プログラム実行前にフラグデータを書き込むことで長くなるが、書き込む管理データは通常数ビットなので、全体としての時間の増大は大きくない。また、このフラグデータを書き込む時に、一部のページデータを書き込む事も可能である。なお、これらのデータの書き込みは必ずしも必要ではなく、コントローラの制御方法に依存する。しかしながら、チップの動作としては、このような機能を準備しておくことは有効である。
【００２６】
なお、本第２の実施の形態を用いた場合は、コピーするデータの中にエラーが存在していて、修正が可能な場合は、これまで続けてきた一連のコピー動作を中止し、再度別の消去済みブロックにデータを書き直す必要がある。
【００２７】
図４に８ページ単位でアドレス変換表を用いて管理し、アドレスＡのページ４のデータを書き換える時にページ７のデータにエラーが検出された場合の制御方法の例を示す。ページ０からページ３までは第１の実施の形態の図１に示したような方法でアドレスＡのページ０から３のそれぞれのページデータが消去済みのアドレスＢにコピーされる。ページ４は、書き換えのデータなので、外部から入力されたページデータがアドレスＢに書き込まれる。アドレスＡのページ５から７はアドレスＢのページ５から７に図１に示したような方法でそれぞれコピーされる。ページ７のコピーのプログラム期間中にデータのエラーが検出された。このとき、コントローラはページ７のプログラムの終了後に、再度消去済みの別の場所に（アドレスＣ）に同じような動作を行う。ページ０からページ３までは図１に示したような方法でアドレスＡのページ０から３のそれぞれのページデータが消去済みのアドレスＣにコピーされる。ページ４は、書き換えのデータなので、外部から入力されたページデータがアドレスＣに書き込まれる。アドレスＡのページ５と６はアドレスＣのページ５と６に図１に示したような方法でそれぞれコピーされる。ページ７は、既にエラーが存在することがわかっているので、通常のページ読み出しを行い、コントローラ内部に読み出し、データの修正をかける。その後、修正したページデータをチップに書き込み、アドレスＣのページ７にプログラムを行う。このようにすることによって、エラーが検出された場合の処理が可能になる。
【００２８】
上記図４に示した例は、最初のエラー発見時にコントローラの内部で修正したデータを保持できない場合の例である。コントローラ内部でエラーを検出すると同時に修正し、エラーの起こったアドレスとビットと修復データを保持できるようなメモリを持っている場合の制御の例を図５に示す。
【００２９】
まず、ページ０からページ３までは第１の実施の形態の図１に示したような方法でアドレスＡのページ０から３のそれぞれのページデータが消去済みのアドレスＢにコピーされる。ページ４は、書き換えのデータなので、外部から入力されたページデータがアドレスＢに書き込まれる。アドレスＡのページ５から７はアドレスＢのページ５から７に図１に示したような方法でそれぞれコピーされる。ページ７のコピーのプログラム期間中にデータのエラーが検出された。このとき、コントローラはこのエラーの修正作業を行い、エラーの出たアドレスとビットと修正データを記憶しておく。また、コントローラはページ７のプログラムの終了後に、再度消去済みの別の場所に（アドレスＣ）に同じような動作を行う。ページ０からページ３までは図１に示したような方法でアドレスＡのページ０から３のそれぞれのページデータが消去済みのアドレスＣにコピーされる。ページ４は、書き換えのデータなので、外部から入力されたページデータがアドレスＣに書き込まれる。アドレスＡのページ５と６はアドレスＣのページ５と６に図１に示したような方法でそれぞれコピーされる。ページ７は、既にエラーが存在することがわかっている。図３に示したようなコピー動作を行う。既にエラーの起こしているビットが記憶されているので、プログラム動作の前に、エラーの起こしているビットに対して修正の書き込みを行う。その後、アドレスＣのページ７にプログラムを行う。このようにすることによって、エラーが検出された場合の処理が可能になる。この場合は、ページデータのすべてを書き込む必要が無いので、修正時間を短縮できる。本例の場合、エラーが検出されると、同じ管理アドレスを持つページデータもすべて別の消去済みブロックに書き直す必要がある（本例では、ページ０からページ６のデータを意味する）。従って、エラーが検出された場合の処理時間は大きい。しかしながら、エラーが起こる確率は、通常非常に少ないため、全体の性能の劣化にはそれほど影響はしない。
【００３０】
［第２の実施の形態］
図６は、この発明の第２の実施の形態に係る不揮発性半導体記憶装置の動作順序を示すフローチャートである。まず、チップ内でページデータをチップ内のページバッファに読み出し（ＳＴＥＰ１）、外部に読み出す（ＳＴＥＰ２）。次にコピー先ページアドレスを入力し（ＳＴＥＰ３）、プログラムを実行する（プログラムコマンドを入力して（ＳＴＥＰ４）ステータスを読み出す（ＳＴＥＰ５））。このようにすることにより、ページデータのコピー時に存在するかもしれないエラーを確認できる。従来のコピー動作よりも、ページデータを外部へ読み出す時間が必要となるが、確実にエラーの存在有無の確認ができる。また、従来ページデータをチップ外部に読み出し、再度コピー先アドレスを入力して、ページデータの入力を行う方法より、ページデータの入力する必要が無いので、時間が短くなる。コントローラがこれを利用することにより、ページデータをチップ内の別の位置へコピーすることが可能となる。また、第１の実施の形態で述べた出力ノイズの影響をプログラム動作に与えないため、安定したプログラム動作が可能になる。図７は、本第２の実施の形態に係る不揮発性半導体記憶装置の構成及びチップ内部動作を示すブロック図である。メモリ部２１には、メモリセルアレイ２２、センスアンプ２３及びページバッファ２４が含まれている。このメモリ部２１は、コントローラ２５で制御される。メモリセルアレイ２２から読み出したページデータは、センスアンプ２３でラッチされ、ページバッファ２４に転送される。ページバッファ２４より外部に読み出す。その後、プログラムを実行する。
【００３１】
図８は、上記第２の実施の形態に係る不揮発性半導体記憶装置の変形例である。基本的な動作は第１の実施の形態と同じであるが、データをページバッファ２３から外部に読み出した後（ＳＴＥＰ１）、コピー先アドレスを入力し、更にページデータの管理データ（フラグデータ）の入力を行う場合である。この例では、フラグデータであるが、例えば読み出したデータに誤りがあり、訂正の必要がある場合に限り、このフラグデータを書き込む時にページデータのエラーした部分の修正の書き込みを行ってプログラムを実行することも可能である。
【００３２】
図９は、８ページ単位でにアドレス変換表を用いて管理し、アドレスＡのページ４のデータを書き換える時にページ７のデータにエラーが検出された場合の図８の手順を用いた制御方法の例を示す。ページ０からページ３までは第２の実施の形態の図８に示したような方法でアドレスＡのページ０から３のそれぞれのページデータが消去済みのアドレスＢにコピーされる。ページ４は、書き換えのデータなので、外部から入力されたページデータがアドレスＢに書き込まれる。アドレスＡのページ５から７はアドレスＢのページ５から７に図８に示したような方法でそれぞれコピーされる。ページ７の読み出し後にデータのエラーが検出された。このとき、コントローラはこのエラーの修正作業をおこない、エラーの出たビットに対し修正したデータを書き込む。その後、アドレスＢのページ７にプログラムを行う。このように制御を行った場合、エラーが検出された時に、修正して書き込みプログラムを行う事で、すべての修正作業が終わる。図４及び図５に示した例のように再度他の消去済みブロックに書き直す必要がない。よって、エラー後の処理の時間は少なくて済むというメリットがある。
【００３３】
なお、本第１，第２の実施の形態では、データと言っているが、これはエラー検出と修正のための冗長データやその他データの管理等に必要なデータも含んでいる。
【００３４】
また、この発明においては、ページ長の限定は無いが、ページデータの読み出しや書き込み時間を実効的に削減する事がこの発明の目的であるので、ページの長い場合の方がより効果が大きい。また、エラーの起こったアドレスをページ７で示したが、これはどこのページでも適応可能である。
【００３５】
上述したように、ページデータを同一チップ内で移動させるとき、従来のものより高速且つエラーを確認しながら行う事が可能となる。この発明はＮＡＮＤ型フラッシュメモリのようなブロック単位で消去を行うメモリに対して特に効果が大きいが、この発明の格子は、別にそれに限ったものではなく、コピー機能を持った不揮発半導体記憶装置とその制御装置にも有効である。
【００３６】
以上第１及び第２の実施の形態を用いてこの発明の説明を行ったが、この発明は上記各実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００３７】
【発明の効果】
以上説明したように、この発明によれば、エラーを低減するとともに、コピー時間を短縮できる不揮発性半導体記憶装置のデータコピー方法が得られる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態に係る不揮発性半導体記憶装置について説明するためのもので、コントローラのメモリに対する動作順序を示すフローチャート。
【図２】図１に示した動作を実現する不揮発性半導体記憶装置の概略構成を示すブロック図。
【図３】第１の実施の形態に係る不揮発性半導体記憶装置の変形例について説明するためのもので、コントローラのメモリに対する動作順序を示すフローチャート。
【図４】第１の実施の形態に係る不揮発性半導体記憶装置を用いてエラーが検出された場合の制御方法の例を示す模式図。
【図５】第１の実施の形態に係る不揮発性半導体記憶装置の変更動作を用いてエラーが検出された場合の制御方法の例を示す模式図。
【図６】この発明の第２の実施の形態に係る不揮発性半導体記憶装置の動作順序を示すフローチャート。
【図７】この発明の第２の実施の形態に係る不揮発性半導体記憶装置の構成及びチップ内部動作を示すブロック図。
【図８】この発明の第２の実施の形態に係る不揮発性半導体記憶装置の変形例を示すフローチャート。
【図９】この発明の第２の実施の形態に係る不揮発性半導体記憶装置の変更動作を用いてエラーが検出された場合の制御方法の例を示す模式図。
【図１０】従来の不揮発性半導体記憶装置において、ページデータを他のページへコピーする方法を示すフローチャート。
【図１１】従来の不揮発性半導体記憶装置において、ページデータを他のページへコピーする別の方法を示すフローチャート。
【符号の説明】
１１，２１…メモリ部
１２，２２…メモリセルアレイ
１３，２３…センスアンプ
１４，２４…ページバッファ
１５，２５…コントローラ
【発明の属する技術分野】
この発明は、チップ内にデータコピー機能を有する不揮発性半導体記憶装置のデータコピー方法に関する。
【０００２】
【従来の技術】
不揮発性半導体記憶装置の一種として、ＮＡＮＤ型フラッシュメモリが知られている。ＮＡＮＤ型フラッシュメモリでは、メモリセルを縦続接続し、選択ゲートやビット線のコンタクトの数を削減することにより、ＮＯＲ型に比べてチップサイズを小さくできる。しかしながら、ページ単位でのデータ消去が出来なくなり、ブロック単位（選択ゲートで挟まれたページ分の単位）のデータ消去を行わなければならない。このため、チップサイズが小さく出来る反面、使用者に複雑さを与えている。
【０００３】
ページ単位で消去が出来る場合は、ページデータを書き換える時、元のページを消去し、そこに書き換えたページデータをプログラムすることが出来る。これに対し、消去をブロック単位で行わなければならない場合には、同一ブロック内の他のページデータ領域を消去する必要があるため、最初に書き込まれていた物理的なページ領域に書き込むためには、同一ブロック内の他のデータを読み出して退避し、そのブロックを消去した後、退避したデータを再度プログラムする必要がある。このような書き換え動作は、非常に複雑になり時間を要する。このため、ページデータの書き換えを行う場合、物理的に他の消去された空ブロックに書き換えたページデータをプログラムする方法がとられている。この場合、物理的に変わってしまったデータのアドレスは、外部から見たアドレスと対応させる処理が必要になり、通常、この処理はコントローラで行っている。
【０００４】
このような、外部から見たアドレスと内部の物理的アドレスの対応は、１ページ毎に変換表をつくると変換表のデータサイズが大きくなるため、複数ページを一つの単位として対応付けを行っている。上記のような制御構成の装置で、ページ単位のデータの書き換えを行おうとした場合、同じ変換単位の中にある他のページは、その移動先のブロックへコピーを行う必要がある。
【０００５】
次に、ページデータを他のページへコピーする従来の方法を図１０及び図１１のフローチャートにより説明する。まず、図１０に示すように、ページデータを一旦チップ内のバッファへ読み出し（ＳＴＥＰ１）、次にコピー先のページのアドレスを入力し（ＳＴＥＰ２）、プログラムコマンドを入力して（ＳＴＥＰ３）ステータスの読み出し（ＳＴＥＰ４）を行う方法がある。この場合、ページバッファへの読み出し時に、データの一部にエラーが起こっていた場合、エラーのデータがそのまま別のページにプログラムされてしまう。もし、次にそのページに対して同様のページコピーを行い新たなエラーが発生すると、以前のエラーと新しく発生したエラーをプログラムする事になる。このように、従来のページコピー操作では、読み出し時にエラーが起こっても、それを検知できず、コピーを何回も続けた場合、エラーが蓄積されて行く可能性があった。
【０００６】
また、ページデータを別のページにコピーする他の方法としては、図１１に示すように、通常の読み出し、書き込み動作を行う方法がある。この方法は、ページデータをチップの外部に読み出し（ＳＴＥＰ１，２）、次にコピー先のアドレスを入力（ＳＴＥＰ３）して読み出したデータを入力し（ＳＴＥＰ４）、プログラムコマンドを入力して（ＳＴＥＰ５）ステータスの読み出し（ＳＴＥＰ６）を行う方法である。この場合、ページデータを一旦チップの外に読み出すため、ページデータの一部にエラーがあった場合コントローラで検知、修正を行う事が可能になる。しかしながら、コピー毎にページデータをチップ外部へ読み出し、且つそのデータを再度コピー先アドレスへ入力するため、コピー操作に時間がかかるという問題がある。
【０００７】
【発明が解決しようとする課題】
上記のように従来の不揮発性半導体記憶装置は、コピーを続けた場合にエラーが蓄積されて行ったり、コピー操作に時間がかかるという問題があった。
【０００８】
この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、エラーを低減するとともに、コピー時間を短縮できる不揮発性半導体記憶装置のデータコピー方法を提供することにある。
【０００９】
【課題を解決するための手段】
この発明の一態様に係る不揮発性半導体記憶装置のデータコピー方法は、不揮発性のメモリセルがマトリックス状に配置され、ブロック単位でデータ消去が行われるメモリセルアレイと、前記メモリセルアレイから読み出されたページデータをラッチするセンスアンプと、前記センスアンプからページデータが転送されるページバッファとを有するメモリ部と、前記メモリ部を備えた不揮発性半導体記憶装置のチップ外部に設けられ、前記メモリセルアレイ、前記センスアンプ及び前記ページバッファを制御するコントローラとを有し、ページデータを書き換える際に前記ページデータを含むブロックを物理的に異なる別のブロックに移動するステップを含むデータコピー方法であって、前記メモリセルアレイから前記センスアンプを介して前記ページバッファにページデータを読み出すステップと、前記メモリセルアレイ内の消去済みブロックにおけるコピー先のページのアドレスを入力するステップと、プログラムコマンドを入力して、消去済みブロックにおけるコピー先のページのアドレスのメモリセルへプログラムを行うステップと、プログラムしているページデータを前記コントローラへ読み出し、プログラムを行っているデータにエラーが存在するか否かを確認するステップと、エラーが存在しないページを前記メモリセルアレイ内の消去済みブロックにおけるコピー先のアドレスとは別のアドレスにプログラムし、エラーが存在するページに対しては、前記コントローラ内の読み出しデータを修正して前記メモリセルアレイ内の消去済みブロックにおけるコピー先のアドレスとは別のアドレスにプログラムするステップとを具備する。
【００１３】
また、この発明の一態様に係る不揮発性半導体記憶装置のデータコピー方法は、不揮発性のメモリセルがマトリックス状に配置され、ブロック単位でデータ消去が行われるメモリセルアレイと、前記メモリセルアレイから読み出されたページデータをラッチするセンスアンプと、前記センスアンプからページデータが転送されるページバッファとを有するメモリ部と、前記メモリ部を備えた不揮発性半導体記憶装置のチップ外部に設けられ、前記メモリセルアレイ、前記センスアンプ及び前記ページバッファを制御し、エラーを検出した時にエラー修正をしたページバッファデータを保持するように構成されたコントローラとを有し、ページデータを書き換える際に前記ページデータを含むブロックを物理的に異なる別のブロックに移動するステップを含むデータコピー方法であって、前記メモリセルアレイから前記センスアンプを介して前記ページバッファにページデータを読み出すステップと、前記メモリセルアレイ内の消去済みブロックにおけるコピー先のページのアドレスを入力するステップと、プログラムコマンドを入力して、消去済みブロックにおけるコピー先のページのアドレスのメモリセルへプログラムを行うステップと、プログラムをこれから行うページデータを前記コントローラへ読み出し、プログラムをこれから行うデータにエラーが存在するか否かを前記コントローラにより確認し、エラーを検出した時に修正して保持するステップと、エラーが存在しないページを前記メモリセルアレイ内の消去済みブロックにおけるコピー先のアドレスとは別のアドレスにプログラムし、エラーが存在するページに対して前記修正して保持しているデータを前記メモリセルアレイ内の消去済みブロックにおけるコピー先のアドレスとアドレスにプログラムするステップとを具備する。
【００１４】
更に、この発明の一態様に係る不揮発性半導体記憶装置のデータコピー方法は、不揮発性のメモリセルがマトリックス状に配置され、ブロック単位でデータ消去が行われるメモリセルアレイと、前記メモリセルアレイから読み出されたページデータをラッチするセンスアンプと、前記センスアンプからページデータが転送されるページバッファとを有するメモリ部と、前記メモリ部を備えた不揮発性半導体記憶装置のチップ外部に設けられ、前記メモリセルアレイ、前記センスアンプ及び前記ページバッファを制御し、を検出した時に、エラーの起こったページバッファー内アドレス及び修復データを保持するように構成されたコントローラとを有し、ページデータを書き換える際に前記ページデータを含むブロックを物理的に異なる別のブロックに移動するステップを含むデータコピー方法であって、前記メモリセルアレイから前記センスアンプを介して前記ページバッファにページデータを読み出すステップと、前記ページバッファからデータを読み出すステップと、前記メモリセルアレイ内の消去済みブロックにおけるコピー先のページのアドレスを入力するステップと、プログラムコマンドを入力して、消去済みブロックにおけるコピー先のページのアドレスのメモリセルへプログラムを行うステップと、プログラムをこれから行うページデータを前記コントローラへ読み出し、プログラムをこれから行うデータにエラーが存在するか否かを確認し、エラーが存在しないページは前記メモリセルアレイ内の消去済みブロックにおけるコピー先のアドレスとは別のアドレスにプログラムし、エラーが存在するページはページバッファー内データを部分修正し前記メモリセルアレイ内の消去済みブロックにおけるコピー先のアドレスにプログラムするステップとを具備する。
【００１５】
上記のような構成によれば、プログラム期間中にページデータを読み出すことが出来るので、読み出し時間を削減できる。
【００１６】
また、ページデータのチップ内の移動を行う時に、エラー確認のための余分な時間を見かけ上なくす事ができる。
【００１７】
更に、ページデータのチップ内の移動を行う時に、管理データを追加して入力することができる。
【００１８】
ページデータのチップ内の移動を行う時に、少ない時間で確実にページデータのエラー確認を行える。
【００１９】
また、ページデータのチップ内の移動を行う時に、管理データを追加して入力することができる。
【００２０】
更に、ページデータのチップ内の移動を行う時に、少ない時間で確実にページデータのエラー確認を行え、且つエラーが検出され修正が可能となったときに、エラー部分のデータを書き込み、移動先にプログラムを行う事ができる。よって、エラー修正による時間のロスを少なく出来る。
【００２１】
従って、エラーを低減するとともに、コピー時間を短縮できる不揮発性半導体記憶装置を提供できる。
【００２２】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
図１は、この発明の第１の実施の形態に係る不揮発性半導体記憶装置について説明するためのもので、コントローラのメモリに対する動作順序を示すフローチャートである。まず、チップ内でページデータをチップ内のページバッファに読み出し（ＳＴＥＰ１）、コピー先のアドレスを入力した後（ＳＴＥＰ２）、プログラムコマンドを入力して（ＳＴＥＰ３）ページデータのコピー先のセルへのプログラムを開始する。プログラムを開始した後、プログラムしているページデータとステータスの外部への読み出し動作を行う（ＳＴＥＰ４，５）。プログラムするページデータを外部に読み出すことで、プログラムを行っているデータにエラーが存在するか否かを外部のコントローラで確認することができる。
【００２３】
当該不揮発性半導体記憶装置のチップには、従来から存在するコピーシーケンスに対し、プログラム期間中に外部にページデータを読み出す機能を備えている。この例の場合、プログラム期間中にページデータをチップの外部に読み出す事ができる機能があるため、プログラム期間中にエラー確認が出来る。このためエラーの確認のための時間を見かけ上隠してエラー確認が出来る。このような制御を行うには、メモリにプログラム期間中にデータを外部に読み出すコマンドが備えられていること、並びにこれを制御するコントローラが必要である。
【００２４】
図２は、上記図１に示した動作を実現する不揮発性半導体記憶装置の概略構成を示すブロック図である。メモリ部１１には、メモリセルアレイ１２、センスアンプ１３及びページバッファ１４が含まれている。このメモリ部１１は、コントローラ１５で制御される。メモリセルアレイ１２から読み出したページデータは、センスアンプ１３でラッチされ、ページバッファ１４に転送される。センスアンプ１３のデータをコピー先のページにプログラムを行っている間に、センスアンプ１３とページバッファ１４の間の接続を切り離し、ページバッファ１４のデータを外部に読み出す。これにより、プログラム動作に影響を与えずにページデータを読み出す事は可能となる。ここで、ページデータをチップの外部に読み出す時に発生する出力バッファのノイズがプログラム動作に影響を与えない様にするために、出力バッファ用の接地電位とチップ内部の接地電位を分ける事が望ましい。
【００２５】
図３は、上述した第１の実施の形態に係る不揮発性半導体記憶装置の変形例について説明するためのもので、コントローラのメモリに対する動作順序を示すフローチャートである。基本的な動作は第１の実施の形態と同じであるが、データをベーバッファに読み出し（ＳＴＥＰ１）、コピー先アドレスを入力した後（ＳＴＥＰ２）、プログラム実行前に、そのページの冗長領域にデータの管理データ（フラグデータ）を書き込む（ＳＴＥＰ３）例である。例えば、そのページがコピー動作を受けたことを記すためのデータを記憶させたりできる。この例では、フラグデータであるが、例えば前もって読み出したデータに誤りがあることがわかっていて、訂正の必要がある場合に限り、このフラグデータを書き込む時にページデータのエラーした部分の修正の書き込みを行ってプログラムを実行することも可能である。コピー全体の時間は、プログラム実行前にフラグデータを書き込むことで長くなるが、書き込む管理データは通常数ビットなので、全体としての時間の増大は大きくない。また、このフラグデータを書き込む時に、一部のページデータを書き込む事も可能である。なお、これらのデータの書き込みは必ずしも必要ではなく、コントローラの制御方法に依存する。しかしながら、チップの動作としては、このような機能を準備しておくことは有効である。
【００２６】
なお、本第２の実施の形態を用いた場合は、コピーするデータの中にエラーが存在していて、修正が可能な場合は、これまで続けてきた一連のコピー動作を中止し、再度別の消去済みブロックにデータを書き直す必要がある。
【００２７】
図４に８ページ単位でアドレス変換表を用いて管理し、アドレスＡのページ４のデータを書き換える時にページ７のデータにエラーが検出された場合の制御方法の例を示す。ページ０からページ３までは第１の実施の形態の図１に示したような方法でアドレスＡのページ０から３のそれぞれのページデータが消去済みのアドレスＢにコピーされる。ページ４は、書き換えのデータなので、外部から入力されたページデータがアドレスＢに書き込まれる。アドレスＡのページ５から７はアドレスＢのページ５から７に図１に示したような方法でそれぞれコピーされる。ページ７のコピーのプログラム期間中にデータのエラーが検出された。このとき、コントローラはページ７のプログラムの終了後に、再度消去済みの別の場所に（アドレスＣ）に同じような動作を行う。ページ０からページ３までは図１に示したような方法でアドレスＡのページ０から３のそれぞれのページデータが消去済みのアドレスＣにコピーされる。ページ４は、書き換えのデータなので、外部から入力されたページデータがアドレスＣに書き込まれる。アドレスＡのページ５と６はアドレスＣのページ５と６に図１に示したような方法でそれぞれコピーされる。ページ７は、既にエラーが存在することがわかっているので、通常のページ読み出しを行い、コントローラ内部に読み出し、データの修正をかける。その後、修正したページデータをチップに書き込み、アドレスＣのページ７にプログラムを行う。このようにすることによって、エラーが検出された場合の処理が可能になる。
【００２８】
上記図４に示した例は、最初のエラー発見時にコントローラの内部で修正したデータを保持できない場合の例である。コントローラ内部でエラーを検出すると同時に修正し、エラーの起こったアドレスとビットと修復データを保持できるようなメモリを持っている場合の制御の例を図５に示す。
【００２９】
まず、ページ０からページ３までは第１の実施の形態の図１に示したような方法でアドレスＡのページ０から３のそれぞれのページデータが消去済みのアドレスＢにコピーされる。ページ４は、書き換えのデータなので、外部から入力されたページデータがアドレスＢに書き込まれる。アドレスＡのページ５から７はアドレスＢのページ５から７に図１に示したような方法でそれぞれコピーされる。ページ７のコピーのプログラム期間中にデータのエラーが検出された。このとき、コントローラはこのエラーの修正作業を行い、エラーの出たアドレスとビットと修正データを記憶しておく。また、コントローラはページ７のプログラムの終了後に、再度消去済みの別の場所に（アドレスＣ）に同じような動作を行う。ページ０からページ３までは図１に示したような方法でアドレスＡのページ０から３のそれぞれのページデータが消去済みのアドレスＣにコピーされる。ページ４は、書き換えのデータなので、外部から入力されたページデータがアドレスＣに書き込まれる。アドレスＡのページ５と６はアドレスＣのページ５と６に図１に示したような方法でそれぞれコピーされる。ページ７は、既にエラーが存在することがわかっている。図３に示したようなコピー動作を行う。既にエラーの起こしているビットが記憶されているので、プログラム動作の前に、エラーの起こしているビットに対して修正の書き込みを行う。その後、アドレスＣのページ７にプログラムを行う。このようにすることによって、エラーが検出された場合の処理が可能になる。この場合は、ページデータのすべてを書き込む必要が無いので、修正時間を短縮できる。本例の場合、エラーが検出されると、同じ管理アドレスを持つページデータもすべて別の消去済みブロックに書き直す必要がある（本例では、ページ０からページ６のデータを意味する）。従って、エラーが検出された場合の処理時間は大きい。しかしながら、エラーが起こる確率は、通常非常に少ないため、全体の性能の劣化にはそれほど影響はしない。
【００３０】
［第２の実施の形態］
図６は、この発明の第２の実施の形態に係る不揮発性半導体記憶装置の動作順序を示すフローチャートである。まず、チップ内でページデータをチップ内のページバッファに読み出し（ＳＴＥＰ１）、外部に読み出す（ＳＴＥＰ２）。次にコピー先ページアドレスを入力し（ＳＴＥＰ３）、プログラムを実行する（プログラムコマンドを入力して（ＳＴＥＰ４）ステータスを読み出す（ＳＴＥＰ５））。このようにすることにより、ページデータのコピー時に存在するかもしれないエラーを確認できる。従来のコピー動作よりも、ページデータを外部へ読み出す時間が必要となるが、確実にエラーの存在有無の確認ができる。また、従来ページデータをチップ外部に読み出し、再度コピー先アドレスを入力して、ページデータの入力を行う方法より、ページデータの入力する必要が無いので、時間が短くなる。コントローラがこれを利用することにより、ページデータをチップ内の別の位置へコピーすることが可能となる。また、第１の実施の形態で述べた出力ノイズの影響をプログラム動作に与えないため、安定したプログラム動作が可能になる。図７は、本第２の実施の形態に係る不揮発性半導体記憶装置の構成及びチップ内部動作を示すブロック図である。メモリ部２１には、メモリセルアレイ２２、センスアンプ２３及びページバッファ２４が含まれている。このメモリ部２１は、コントローラ２５で制御される。メモリセルアレイ２２から読み出したページデータは、センスアンプ２３でラッチされ、ページバッファ２４に転送される。ページバッファ２４より外部に読み出す。その後、プログラムを実行する。
【００３１】
図８は、上記第２の実施の形態に係る不揮発性半導体記憶装置の変形例である。基本的な動作は第１の実施の形態と同じであるが、データをページバッファ２３から外部に読み出した後（ＳＴＥＰ１）、コピー先アドレスを入力し、更にページデータの管理データ（フラグデータ）の入力を行う場合である。この例では、フラグデータであるが、例えば読み出したデータに誤りがあり、訂正の必要がある場合に限り、このフラグデータを書き込む時にページデータのエラーした部分の修正の書き込みを行ってプログラムを実行することも可能である。
【００３２】
図９は、８ページ単位でにアドレス変換表を用いて管理し、アドレスＡのページ４のデータを書き換える時にページ７のデータにエラーが検出された場合の図８の手順を用いた制御方法の例を示す。ページ０からページ３までは第２の実施の形態の図８に示したような方法でアドレスＡのページ０から３のそれぞれのページデータが消去済みのアドレスＢにコピーされる。ページ４は、書き換えのデータなので、外部から入力されたページデータがアドレスＢに書き込まれる。アドレスＡのページ５から７はアドレスＢのページ５から７に図８に示したような方法でそれぞれコピーされる。ページ７の読み出し後にデータのエラーが検出された。このとき、コントローラはこのエラーの修正作業をおこない、エラーの出たビットに対し修正したデータを書き込む。その後、アドレスＢのページ７にプログラムを行う。このように制御を行った場合、エラーが検出された時に、修正して書き込みプログラムを行う事で、すべての修正作業が終わる。図４及び図５に示した例のように再度他の消去済みブロックに書き直す必要がない。よって、エラー後の処理の時間は少なくて済むというメリットがある。
【００３３】
なお、本第１，第２の実施の形態では、データと言っているが、これはエラー検出と修正のための冗長データやその他データの管理等に必要なデータも含んでいる。
【００３４】
また、この発明においては、ページ長の限定は無いが、ページデータの読み出しや書き込み時間を実効的に削減する事がこの発明の目的であるので、ページの長い場合の方がより効果が大きい。また、エラーの起こったアドレスをページ７で示したが、これはどこのページでも適応可能である。
【００３５】
上述したように、ページデータを同一チップ内で移動させるとき、従来のものより高速且つエラーを確認しながら行う事が可能となる。この発明はＮＡＮＤ型フラッシュメモリのようなブロック単位で消去を行うメモリに対して特に効果が大きいが、この発明の格子は、別にそれに限ったものではなく、コピー機能を持った不揮発半導体記憶装置とその制御装置にも有効である。
【００３６】
以上第１及び第２の実施の形態を用いてこの発明の説明を行ったが、この発明は上記各実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００３７】
【発明の効果】
以上説明したように、この発明によれば、エラーを低減するとともに、コピー時間を短縮できる不揮発性半導体記憶装置のデータコピー方法が得られる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態に係る不揮発性半導体記憶装置について説明するためのもので、コントローラのメモリに対する動作順序を示すフローチャート。
【図２】図１に示した動作を実現する不揮発性半導体記憶装置の概略構成を示すブロック図。
【図３】第１の実施の形態に係る不揮発性半導体記憶装置の変形例について説明するためのもので、コントローラのメモリに対する動作順序を示すフローチャート。
【図４】第１の実施の形態に係る不揮発性半導体記憶装置を用いてエラーが検出された場合の制御方法の例を示す模式図。
【図５】第１の実施の形態に係る不揮発性半導体記憶装置の変更動作を用いてエラーが検出された場合の制御方法の例を示す模式図。
【図６】この発明の第２の実施の形態に係る不揮発性半導体記憶装置の動作順序を示すフローチャート。
【図７】この発明の第２の実施の形態に係る不揮発性半導体記憶装置の構成及びチップ内部動作を示すブロック図。
【図８】この発明の第２の実施の形態に係る不揮発性半導体記憶装置の変形例を示すフローチャート。
【図９】この発明の第２の実施の形態に係る不揮発性半導体記憶装置の変更動作を用いてエラーが検出された場合の制御方法の例を示す模式図。
【図１０】従来の不揮発性半導体記憶装置において、ページデータを他のページへコピーする方法を示すフローチャート。
【図１１】従来の不揮発性半導体記憶装置において、ページデータを他のページへコピーする別の方法を示すフローチャート。
【符号の説明】
１１，２１…メモリ部
１２，２２…メモリセルアレイ
１３，２３…センスアンプ
１４，２４…ページバッファ
１５，２５…コントローラ
Claims (6)
- 不揮発性のメモリセルがマトリックス状に配置され、ブロック単位でデータ消去が行われるメモリセルアレイと、前記メモリセルアレイから読み出されたページデータをラッチするセンスアンプと、前記センスアンプからページデータが転送されるページバッファとを有するメモリ部と、
前記メモリ部を備えた不揮発性半導体記憶装置のチップ外部に設けられ、前記メモリセルアレイ、前記センスアンプ及び前記ページバッファを制御するコントローラとを有し、ページデータを書き換える際に前記ページデータを含むブロックを物理的に異なる別のブロックに移動するステップを含むデータコピー方法であって、
前記メモリセルアレイから前記センスアンプを介して前記ページバッファにページデータを読み出すステップと、
前記メモリセルアレイ内の消去済みブロックにおけるコピー先のページのアドレスを入力するステップと、
プログラムコマンドを入力して、消去済みブロックにおけるコピー先のページのアドレスのメモリセルへプログラムを行うステップと、
プログラムしているページデータを前記コントローラへ読み出し、プログラムを行っているデータにエラーが存在するか否かを確認するステップと、
エラーが存在しないページを前記メモリセルアレイ内の消去済みブロックにおけるコピー先のアドレスとは別のアドレスにプログラムし、エラーが存在するページに対しては、前記コントローラ内の読み出しデータを修正して前記メモリセルアレイ内の消去済みブロックにおけるコピー先のアドレスとは別のアドレスにプログラムするステップと
を具備することを特徴とする不揮発性半導体記憶装置のデータコピー方法。 - 前記コピー先のページのアドレスを入力するステップの後で、且つ前記プログラムを行うステップの前に、前記コピー先のページの冗長領域にコピー動作を受けたことを示す管理データを書き込むステップを更に具備することを特徴とする請求項１に記載の不揮発性半導体記憶装置のデータコピー方法。
- 前記プログラムを行うステップは、外部から入力された書き換え用のページデータを前記メモリセルアレイ内の消去済みブロックにおけるページアドレスにプログラムするステップを含むことを特徴とする請求項１または２に記載の不揮発性半導体記憶装置のデータコピー方法。
- 前記ページデータを読み出すステップの後で、且つコピー先のページのアドレスを入力するステップの前に、前記ページバッファから前記コントローラにデータを読み出してコピー時のエラーを確認するステップを更に具備することを特徴とする請求項１または２に記載の不揮発性半導体記憶装置のデータコピー方法。
- 不揮発性のメモリセルがマトリックス状に配置され、ブロック単位でデータ消去が行われるメモリセルアレイと、前記メモリセルアレイから読み出されたページデータをラッチするセンスアンプと、前記センスアンプからページデータが転送されるページバッファとを有するメモリ部と、
前記メモリ部を備えた不揮発性半導体記憶装置のチップ外部に設けられ、前記メモリセルアレイ、前記センスアンプ及び前記ページバッファを制御し、エラーを検出した時にエラー修正をしたページバッファデータを保持するように構成されたコントローラとを有し、ページデータを書き換える際に前記ページデータを含むブロックを物理的に異なる別のブロックに移動するステップを含むデータコピー方法であって、
前記メモリセルアレイから前記センスアンプを介して前記ページバッファにページデータを読み出すステップと、
前記メモリセルアレイ内の消去済みブロックにおけるコピー先のページのアドレスを入力するステップと、
プログラムコマンドを入力して、消去済みブロックにおけるコピー先のページのアドレスのメモリセルへプログラムを行うステップと、
プログラムをこれから行うページデータを前記コントローラへ読み出し、プログラムを これから行うデータにエラーが存在するか否かを前記コントローラにより確認し、エラーを検出した時に修正して保持するステップと、
エラーが存在しないページを前記メモリセルアレイ内の消去済みブロックにおけるコピー先のアドレスとは別のアドレスにプログラムし、エラーが存在するページに対して前記修正して保持しているデータを前記メモリセルアレイ内の消去済みブロックにおけるコピー先のアドレスとアドレスにプログラムするステップと
を具備することを特徴とする不揮発性半導体記憶装置のデータコピー方法。 - 不揮発性のメモリセルがマトリックス状に配置され、ブロック単位でデータ消去が行われるメモリセルアレイと、前記メモリセルアレイから読み出されたページデータをラッチするセンスアンプと、前記センスアンプからページデータが転送されるページバッファとを有するメモリ部と、
前記メモリ部を備えた不揮発性半導体記憶装置のチップ外部に設けられ、前記メモリセルアレイ、前記センスアンプ及び前記ページバッファを制御し、を検出した時に、エラーの起こったページバッファー内アドレス及び修復データを保持するように構成されたコントローラとを有し、ページデータを書き換える際に前記ページデータを含むブロックを物理的に異なる別のブロックに移動するステップを含むデータコピー方法であって、
前記メモリセルアレイから前記センスアンプを介して前記ページバッファにページデータを読み出すステップと、
前記ページバッファからデータを読み出すステップと、
前記メモリセルアレイ内の消去済みブロックにおけるコピー先のページのアドレスを入力するステップと、
プログラムコマンドを入力して、消去済みブロックにおけるコピー先のページのアドレスのメモリセルへプログラムを行うステップと、
プログラムをこれから行うページデータを前記コントローラへ読み出し、プログラムをこれから行うデータにエラーが存在するか否かを確認し、エラーが存在しないページは前記メモリセルアレイ内の消去済みブロックにおけるコピー先のアドレスとは別のアドレスにプログラムし、エラーが存在するページはページバッファー内データを部分修正し前記メモリセルアレイ内の消去済みブロックにおけるコピー先のアドレスにプログラムするステップと
を具備することを特徴とする不揮発性半導体記憶装置のデータコピー方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001388327A JP3802411B2 (ja) | 2001-12-20 | 2001-12-20 | 不揮発性半導体記憶装置のデータコピー方法 |
| US10/322,321 US6868007B2 (en) | 2001-12-20 | 2002-12-17 | Semiconductor memory system with a data copying function and a data copy method for the same |
| KR10-2002-0081351A KR100521826B1 (ko) | 2001-12-20 | 2002-12-18 | 데이터 복사 기능을 갖는 반도체 기억 시스템 및 그데이터 복사 방법 |
| TW091136838A TW583674B (en) | 2001-12-20 | 2002-12-20 | Semiconductor memory system with data copy function and the data copy method thereof |
| US11/047,863 US20050132130A1 (en) | 2001-12-20 | 2005-01-31 | Semiconductor memory system with a data copying function and a data copy method for the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001388327A JP3802411B2 (ja) | 2001-12-20 | 2001-12-20 | 不揮発性半導体記憶装置のデータコピー方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003186758A JP2003186758A (ja) | 2003-07-04 |
| JP3802411B2 true JP3802411B2 (ja) | 2006-07-26 |
Family
ID=19188139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001388327A Expired - Fee Related JP3802411B2 (ja) | 2001-12-20 | 2001-12-20 | 不揮発性半導体記憶装置のデータコピー方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6868007B2 (ja) |
| JP (1) | JP3802411B2 (ja) |
| KR (1) | KR100521826B1 (ja) |
| TW (1) | TW583674B (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003030993A (ja) * | 2001-07-17 | 2003-01-31 | Toshiba Corp | 半導体記憶装置 |
| JP3928724B2 (ja) * | 2003-02-20 | 2007-06-13 | ソニー株式会社 | 記録媒体の記録制御方法および記録媒体の記録制御装置 |
| KR100543447B1 (ko) * | 2003-04-03 | 2006-01-23 | 삼성전자주식회사 | 에러정정기능을 가진 플래쉬메모리장치 |
| JP4791356B2 (ja) * | 2004-05-06 | 2011-10-12 | パナソニック株式会社 | 半導体メモリ装置 |
| JP4656862B2 (ja) * | 2004-05-28 | 2011-03-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4504138B2 (ja) * | 2004-09-03 | 2010-07-14 | 株式会社東芝 | 記憶システム及びそのデータコピー方法 |
| KR100634414B1 (ko) * | 2004-09-06 | 2006-10-16 | 삼성전자주식회사 | 에러 검출용 패러티 발생기를 구비한 낸드 플래시 메모리 장치 및 그것의 에러 검출 방법 |
| US7466597B2 (en) * | 2004-09-09 | 2008-12-16 | Samsung Electronics Co., Ltd. | NAND flash memory device and copyback program method for same |
| US7849381B2 (en) * | 2004-12-21 | 2010-12-07 | Sandisk Corporation | Method for copying data in reprogrammable non-volatile memory |
| US7523381B2 (en) * | 2005-09-01 | 2009-04-21 | Micron Technology, Inc. | Non-volatile memory with error detection |
| KR20070076849A (ko) * | 2006-01-20 | 2007-07-25 | 삼성전자주식회사 | 메모리 카드의 카피백 동작을 수행하는 장치 및 방법 |
| US7996598B2 (en) * | 2006-03-14 | 2011-08-09 | Stmicroelectronics Pvt. Ltd. | Memory management module |
| JP4956230B2 (ja) * | 2006-04-10 | 2012-06-20 | 株式会社東芝 | メモリコントローラ |
| JP4513786B2 (ja) * | 2006-06-28 | 2010-07-28 | Ｔｄｋ株式会社 | メモリコントローラ、メモリシステム及びメモリ制御方法 |
| JP5378664B2 (ja) * | 2006-08-28 | 2013-12-25 | 三星電子株式会社 | マルチ−ページコピーバック機能を有するフラッシュメモリー装置及びそのブロック置換方法 |
| KR100837274B1 (ko) | 2006-08-28 | 2008-06-11 | 삼성전자주식회사 | 오토 멀티-페이지 카피백 기능을 갖는 플래시 메모리 장치및 그것의 블록 대체 방법 |
| KR100877609B1 (ko) | 2007-01-29 | 2009-01-09 | 삼성전자주식회사 | 버퍼 메모리의 플래그 셀 어레이를 이용하여 데이터 오류 정정을 수행하는 반도체 메모리 시스템 및 그 구동 방법 |
| KR100813630B1 (ko) * | 2007-02-07 | 2008-03-14 | 삼성전자주식회사 | 독출 성능을 향상할 수 있는 플래시 메모리 시스템 및그것의 독출 방법 |
| US8156299B2 (en) * | 2007-10-19 | 2012-04-10 | Virident Systems Inc. | Managing memory systems containing components with asymmetric characteristics |
| KR101436505B1 (ko) | 2008-01-03 | 2014-09-02 | 삼성전자주식회사 | 메모리 장치 |
| JP4693859B2 (ja) * | 2008-03-21 | 2011-06-01 | 株式会社東芝 | 不揮発性半導体記憶装置及びその制御方法 |
| US20100262979A1 (en) * | 2009-04-08 | 2010-10-14 | Google Inc. | Circular command queues for communication between a host and a data storage device |
| US8639871B2 (en) * | 2009-04-08 | 2014-01-28 | Google Inc. | Partitioning a flash memory data storage device |
| US8595572B2 (en) | 2009-04-08 | 2013-11-26 | Google Inc. | Data storage device with metadata command |
| JP5668279B2 (ja) * | 2009-08-06 | 2015-02-12 | ソニー株式会社 | 不揮発性ランダムアクセスメモリおよび不揮発性メモリシステム |
| JP4837121B1 (ja) | 2010-06-23 | 2011-12-14 | 株式会社東芝 | データ記憶装置及びデータ書き込み方法 |
| CN102541677A (zh) * | 2011-12-29 | 2012-07-04 | 苏州国芯科技有限公司 | 提高nandflash存储设备对照表加载速度的实现方法 |
| US8760921B2 (en) | 2012-08-28 | 2014-06-24 | Kabushiki Kaisha Toshiba | Storage device and control method of nonvolatile memory |
| JP5689865B2 (ja) | 2012-11-29 | 2015-03-25 | 株式会社東海理化電機製作所 | 制御装置 |
| CN103853669A (zh) * | 2014-03-21 | 2014-06-11 | 北京国芯威电子科技股份有限公司上海分公司 | 一种基于NOR Flash的存储管理方法 |
| KR20180100984A (ko) * | 2017-03-03 | 2018-09-12 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
| US10678633B2 (en) * | 2017-11-30 | 2020-06-09 | SK Hynix Inc. | Memory system and operating method thereof |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09244961A (ja) * | 1996-03-08 | 1997-09-19 | Mitsubishi Electric Corp | フラッシュａｔａ−ｐｃカード |
| US5754567A (en) * | 1996-10-15 | 1998-05-19 | Micron Quantum Devices, Inc. | Write reduction in flash memory systems through ECC usage |
| US5928370A (en) * | 1997-02-05 | 1999-07-27 | Lexar Media, Inc. | Method and apparatus for verifying erasure of memory blocks within a non-volatile memory structure |
| JP3611280B2 (ja) * | 1997-09-30 | 2005-01-19 | シャープ株式会社 | 不揮発性半導体記憶装置 |
| JP3233079B2 (ja) * | 1997-09-30 | 2001-11-26 | ソニー株式会社 | データ処理システム及びデータ処理方法 |
| AU1729100A (en) * | 1998-11-17 | 2000-06-05 | Lexar Media, Inc. | Method and apparatus for memory control circuit |
| US6145069A (en) * | 1999-01-29 | 2000-11-07 | Interactive Silicon, Inc. | Parallel decompression and compression system and method for improving storage density and access speed for non-volatile memory and embedded memory devices |
| US6157570A (en) * | 1999-02-04 | 2000-12-05 | Tower Semiconductor Ltd. | Program/erase endurance of EEPROM memory cells |
| JP4105819B2 (ja) * | 1999-04-26 | 2008-06-25 | 株式会社ルネサステクノロジ | 記憶装置およびメモリカード |
| US6266273B1 (en) * | 2000-08-21 | 2001-07-24 | Sandisk Corporation | Method and structure for reliable data copy operation for non-volatile memories |
| US6349056B1 (en) * | 2000-12-28 | 2002-02-19 | Sandisk Corporation | Method and structure for efficient data verification operation for non-volatile memories |
-
2001
- 2001-12-20 JP JP2001388327A patent/JP3802411B2/ja not_active Expired - Fee Related
-
2002
- 2002-12-17 US US10/322,321 patent/US6868007B2/en not_active Expired - Lifetime
- 2002-12-18 KR KR10-2002-0081351A patent/KR100521826B1/ko not_active IP Right Cessation
- 2002-12-20 TW TW091136838A patent/TW583674B/zh not_active IP Right Cessation
-
2005
- 2005-01-31 US US11/047,863 patent/US20050132130A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030053028A (ko) | 2003-06-27 |
| TW200303550A (en) | 2003-09-01 |
| US6868007B2 (en) | 2005-03-15 |
| KR100521826B1 (ko) | 2005-10-17 |
| US20050132130A1 (en) | 2005-06-16 |
| JP2003186758A (ja) | 2003-07-04 |
| TW583674B (en) | 2004-04-11 |
| US20030117846A1 (en) | 2003-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3802411B2 (ja) | 不揮発性半導体記憶装置のデータコピー方法 | |
| KR101152283B1 (ko) | 파이프라인 데이터 재배치 및 개선된 칩 구조 | |
| JP4933268B2 (ja) | フラッシュメモリシステムの起動動作 | |
| KR101579555B1 (ko) | 데이터를 메모리 디바이스로 재-입력하지 않고 페이지들을 재프로그램하기 위한 페이지 버퍼 프로그램 명령 및 방법 | |
| JP5021220B2 (ja) | 不揮発性メモリ装置及びそのマルチページコピーバック方法 | |
| JP3692313B2 (ja) | 不揮発性メモリの制御方法 | |
| KR101035602B1 (ko) | 비휘발성 메모리 시스템에서의 파이프라인화된 병렬프로그래밍 연산 | |
| US7562183B2 (en) | Flash memory system and data writing method thereof | |
| JP2008504637A (ja) | フラッシュメモリ装置における内部プログラミング中の同時の外部読出動作 | |
| JP2004507007A (ja) | 不揮発性メモリに対する信頼性の高いデータコピー処理を行うための新規の方法および構造 | |
| US7543104B2 (en) | Non-volatile semiconductor device for use in memory card and memory system | |
| JPWO2009004674A1 (ja) | 記憶装置、ディスク装置、書込み判定方法、制御装置 | |
| JP4177360B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| US8046529B2 (en) | Updating control information in non-volatile memory to control selection of content | |
| JP2005222202A (ja) | 不揮発性記憶装置のデータ保護方法 | |
| JP2010128697A (ja) | メモリシステム | |
| JP4655034B2 (ja) | メモリコントローラ及びフラッシュメモリシステム並びにフラッシュメモリの制御方法 | |
| JP4513786B2 (ja) | メモリコントローラ、メモリシステム及びメモリ制御方法 | |
| KR100634432B1 (ko) | 카피백 프로그램 동작 중에 에러를 검출하는 낸드 플래시메모리 장치 및 에러 검출 방법 | |
| JP2005292925A (ja) | メモリコントローラ、フラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
| JP2004030849A (ja) | データの一部書き換え機能を有する半導体不揮発性メモリ | |
| JP4304167B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| JP2014006811A (ja) | 不揮発性半導体記憶装置 | |
| JP4194518B2 (ja) | メモリコントローラ、フラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
| JP4282410B2 (ja) | フラッシュメモリの制御回路、並びに、この制御回路を備えるメモリコントローラ及びフラッシュメモリシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060425 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060427 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |