JP3928724B2 - 記録媒体の記録制御方法および記録媒体の記録制御装置 - Google Patents
記録媒体の記録制御方法および記録媒体の記録制御装置 Download PDFInfo
- Publication number
- JP3928724B2 JP3928724B2 JP2003042983A JP2003042983A JP3928724B2 JP 3928724 B2 JP3928724 B2 JP 3928724B2 JP 2003042983 A JP2003042983 A JP 2003042983A JP 2003042983 A JP2003042983 A JP 2003042983A JP 3928724 B2 JP3928724 B2 JP 3928724B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- address
- small
- writing
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、例えばフラッシュメモリなどの記録媒体の記録制御方法および装置に関する。
【０００２】
【従来の技術】
ＮＡＮＤ型フラッシュメモリで取り扱う記録データの構成は、例えば図７に示すようなものとされており、ページと呼ばれる小ブロック単位でデータの読み書きが行なわれ、このページの複数個からなるブロックと呼ばれる大ブロック単位でデータの消去がなされるようになっている。
【０００３】
１ページは、例えば、５１２バイトのデータエリアと、１６バイトのスペアエリア（冗長部）とから構成される。１６バイトのスペアエリアのうちの４バイトは、エラー検出訂正用のＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ Ｃｏｄｅ）として使用される。
【０００４】
このフラッシュメモリの読み書きの制御方法は、例えば特許文献１（特開２０００−３１１０４号公報）に記載されているようなものとされている。
【０００５】
フラッシュメモリの読み書きを制御する記録制御装置は、ブロック単位で、フラッシュメモリのどの物理アドレスにデータを書き込んだかを、論理アドレスにより管理するようにしており、このため、上記記録制御装置は、ブロック単位で、フラッシュメモリの物理アドレスと論理アドレスとの変換を行なうための論理物理アドレス変換テーブルを備える。上記記録制御装置は、この論理物理アドレス変換テーブルを用いて、フラッシュメモリのアドレス制御を行なう。
【０００６】
この場合、論理アドレスは、各ページのスペアエリアに書き込まれる。また、スペアエリアには、当該論理アドレスのブロックへの書き込みが行なわれている最中であるか否かを示す更新中フラグが含まれる。更新中フラグは、書き込みが行なわれているときには、オン（「０」）にされ、書き込み中でなければ、オフ（「１」）である。
【０００７】
次に、ＮＡＮＤ型フラッシュメモリにおけるページ単位のデータの書き込み動作について説明する。この場合に、ＮＡＮＤ型フラッシュメモリは、書き込み対象ブロックおよび書き込み対象ページは、ランダムに決定することができるが、同一ブロック内での書き込み処理手順においては、アドレス番号の先頭のページから、アドレス順に従って行なわなければならないという制約がある。つまり、同一ブロック内では、アドレスの小さいページから順番に書き込む必要がある。このため、従来は、ページ単位の書き込みであっても、当該書き込み対象ページを含むブロック単位で書き込み動作を行なうようにしている。
【０００８】
図８は、このページ単位のデータの書き込み動作の概要を説明するための図である。
【０００９】
すなわち、あるブロック中の空いている１ページ分のエリアにページデータを書き込む場合には、１ブロック分の空きエリアを用意し、当該空きエリアの書き込み対象ページアドレスには、新規データを書き込み、当該ブロックの他のページのデータは、元のデータをコピーするようにする。そして、書き込み処理が終了後には、元のブロックを消去するようにする。
【００１０】
図９は、このデータ書き込み時の処理動作のフローチャートであり、これは、前述したフラッシュメモリの読み書きを制御する記録制御装置が実行する処理を中心に記述したものである。
【００１１】
すなわち、記録制御装置は、フラッシュメモリへの書き込み指示が発生したか否か判別し（ステップＳ１）、書き込み指示が発生していないと判別したときには、その他の処理を実行する（ステップＳ２）。
【００１２】
そして、ステップＳ１で、書き込み指示が発生したと判別したときには、記録制御装置は、書き込み対象ブロックおよび書き込み対象ページの論理アドレスを決定し（ステップＳ３）、当該論理アドレスのブロックの先頭のページの更新中フラグをオンにする（ステップＳ４）。
【００１３】
次に、論理上、記録制御装置の論理物理アドレス変換テーブルに用意している予備の空きエリアに書き込み対象ブロックを退避すると共に、書き込み対象ブロックの論理アドレスと同じ論理アドレスのブロックを書き込める空きブロックエリアを作るようにする（ステップＳ５）。このステップＳ５の処理を、図１０を参照してさらに説明する。
【００１４】
すなわち、例えば、図１０に示すように、フラッシュメモリが、論理ブロックアドレスＡから論理ブロックアドレスＡ＋ｎ−１までを有効エリアとして持つと共に、論理ブロックアドレスＡ＋ｎの１ブロック分の予備エリアを持つものとする。ここで、論理ブロックアドレスＡ＋ｎの予備エリアは、消去済みであって空きエリアであるものとする。
【００１５】
図１０の例では、書き込み対象ブロックは、論理ブロックアドレスＡ＋３のブロックであるとしている。そこで、この例では、ステップＳ４において、図１０に示すように、論理ブロックアドレスＡ＋３のブロックの先頭のページにおけるスペアエリアの更新中フラグがオンにされる。
【００１６】
ステップＳ５では、記録制御装置は、書き込み対象ブロックである論理ブロックアドレスＡ＋３のブロックの論理ブロックアドレスを、論理物理アドレス変換テーブル上において、予備エリアの論理ブロックアドレスＡ＋ｎに変更する。このとき、論理ブロックアドレスＡ＋３のブロックデータ上のスペアエリアの論理アドレスは書き換えない。
【００１７】
また、論理ブロックアドレスがＡ＋ｎであった予備エリアの論理ブロックアドレスを、論理物理アドレス変換テーブル上において、Ａ＋３に変換する。この論理アドレスの入れ換えは、新規に書き込むブロックのスペアエリアの論理アドレスに、Ａ＋３が書かれるようにするためである。
【００１８】
そして、この論理アドレスの入れ換えにより、論理上、あたかも、書き込み対象の元のブロックデータが、予備エリアに退避され、書き込み対象の元のブロックデータがあった論理ブロックアドレスが空きエリアになったようになる。
【００１９】
以上のようなステップＳ５の処理が終了したら、記録制御装置は、図８の▲１▼−１を付して示すように、書き込み対象ページよりも前のアドレス順位のすべてのページデータを、書き込み対象の元のブロックから、書き込み先のブロックエリアの対応するページにコピーする（ステップＳ６）。ただし、このとき、コピー先のブロックの先頭のページのスペアエリアの更新中フラグはオフとされる。
【００２０】
次に、記録制御装置は、図８の▲１▼−２で示すように、書き込み対象ページのデータを、書き込み先のブロックエリアの対応するページに書き込む（ステップＳ７）。
【００２１】
次に、記録制御装置は、図８の▲１▼−３で示すように、書き込み対象ページよりも後のアドレス順位のすべてのページデータを、書き込み対象の元のブロックから、書き込み先のブロックエリアの対応するページにコピーする（ステップＳ８）。
【００２２】
以上のようにして、書き込み対象の元のブロックの、すべてのページのデータについて、書き換えが終了したら、記録制御装置は、論理上、予備エリアに退避していた書き込み対象の元のブロックのデータを消去する（ステップＳ９）。これにより、論理上の予備エリアは空きエリアとなる。
【００２３】
次に、記録制御装置は、書き込みが終了したか否か判別し（ステップＳ１０）、終了していなければ、ステップＳ３に戻って、次の書き込み対象ブロックおよび書き込み対象ページを決定し、以上の処理を繰り返す。また、ステップＳ１０で書き込み終了であると判別したときには、この書き込み処理ルーチンを終了する。
【００２４】
ところで、以上のような書き込み処理の最中に、停電や電池切れなどの理由で、電源電圧が遮断されると、書き込み処理が完了しないことになる。その場合に対処するため、従来は、電源電圧の再投入時にリセット処理を行なって、フラッシュメモリのアドレス管理上、不具合が生じないようにしている。
【００２５】
図１１は、電源電圧が再投入されたときのリセット処理を説明するためのフローチャートである。
【００２６】
すなわち、記録制御装置は、電源電圧が再投入されると、図１１のリセット処理をスタートさせ、各ブロックの先頭のページのスペアエリアの論理アドレスを検索して、同じ論理アドレスのブロックが２つあるか否か判別する（ステップＳ２１）。
【００２７】
前述したように、論理上、予備エリアに退避された書き換え対象の元のブロックのページデータ上のスペアエリアの論理アドレスは元のままであるので、書き換え先のブロックのページデータ上のスペアエリアの論理アドレスと同じ状態となる。したがって、書き込み処理の途中で電源が遮断されたときには、論理アドレスが同一のブロックが２個存在することになる。ただし、書き換え対象の元のブロックでは更新中フラグがオンとされているので、更新中フラグがオフである書き換え先のブロックとは区別が可能である。
【００２８】
以上のことに基づいて、ステップＳ２１で、論理アドレスが同一のブロックが２つあると判別したときには、書き込み処理の途中で電源が遮断されたと判断し、それら２つのブロックのうちの、更新中フラグがオンであるブロックのデータは残し、更新中フラグがオフであるブロックのデータは、すべて消去する（ステップＳ２２）。これにより、ページ書き込み処理前の状態に戻る。そして、リセット処理を終了し、次の処理に移る。
【００２９】
また、ステップＳ２１で、論理アドレスが同一のブロックは一つしかないと判別したときには、書き込み処理が途中のものは無いとして、このリセット処理をそのまま終了し、次の処理に移る。
【００３０】
【特許文献１】
特開２０００−３１１１０４号公報
【００３１】
【発明が解決しようとする課題】
以上のように、従来のフラッシュメモリの記録制御方法においては、１ページのデータの書き込みを行なうごとに、１ブロックのすべてのページを書き込み先のブロックに書き換え（コピーを含む）、書き込み対象の元のブロックは、消去するようにする。
【００３２】
したがって、１ページのデータの書き込みが、ブロック単位の書き込みおよび消去を伴うことになるため、従来のフラッシュメモリの記録制御方法においては、書き込み処理速度が遅いという問題があった。
【００３３】
この発明は、以上の点にかんがみ、例えばフラッシュメモリのような記録媒体の記録制御方法として書き込み処理速度の高速化を可能にすることを目的とする。
【００３４】
【課題を解決するための手段】
前記課題を解決するため、この発明による記録媒体の記録制御方法は、
所定のデータ数の小ブロックをデータの読み書きの単位とし、前記小ブロックの複数個からなる大ブロックをデータの消去の単位とし、前記大ブロック内での前記小ブロックの書き込みはアドレス順になされる記録媒体への記録制御方法であって、
第１の前記小ブロックが含まれる第１の前記大ブロックのうち、前記第１の小ブロックのアドレスよりも前のアドレス順位の前記小ブロックを、データが消去された第２の前記大ブロックの対応するアドレスにコピーする第１のコピー工程と、
前記第２の大ブロックの、前記第１の小ブロックのアドレスに対応するアドレスにデータを書き込む第１の書き込み工程と、
次に書き込みがなされる第２の小ブロックが、前記第１の大ブロック内の、前記第１の小ブロックのアドレスより後のアドレス順位であるかを判別する判別工程と、
前記判別工程で、前記第２の小ブロックが、前記第１の大ブロック内の、前記第１の小ブロックのアドレスより後のアドレス順位であると判別したときに、前記第１の小ブロックと、前記第２の小ブロックとの間の前記小ブロックのデータを、前記第２の大ブロックの対応するアドレスにコピーする第２のコピー工程と、
前記第２のコピー工程の後、前記第２の大ブロックの、前記第２の小ブロックのアドレスに対応するアドレスにデータを書き込む第２の書き込み工程と、
前記判別工程で、前記第２の小ブロックが、前記第１の大ブロックとは異なる前記大ブロック内のものであると判別したときに、前記第１の大ブロックのうち、前記第１の小ブロックのアドレスより後のアドレス順位のすべての前記小ブロックのデータを、前記第２の大ブロックの対応するアドレスにコピーする第３のコピー工程と、
前記第３のコピー工程の後、前記第１の大ブロックのデータを消去する消去工程と
を備えることを特徴とする。
【００３５】
この発明によれば、小ブロックの書き込みが終了したときに、その小ブロックが含まれる大ブロックの、当該小ブロックの後のアドレス順位の小ブロックについての書き込み処理（例えばコピー）をする前に、次に書き込みがなされる小ブロックが、書き込みが終了した小ブロックが含まれる大ブロック内のものであって、かつ、次に書き込みがなされる小ブロックのアドレスが、前記書き込みが終了した小ブロックのアドレスの後のアドレス順位であるかどうか判別し、もし、そうであると判別したときには、当該次に書き込みがなされる小ブロックについての書き込みを行なうようにする。
【００３６】
したがって、ページ単位の書き込み指示が、同一ブロック内のアドレス順のページについて、連続して複数回発生する場合には、当該同一ブロック内において、ページ単位の書き込みがなされ、その後、当該ブロックの書き込みが終了となるので、書き込み処理速度が高速になる。
【００３７】
【発明の実施の形態】
以下、この発明による記録媒体の記録制御方法および装置の実施形態を、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ；集積回路）レコーダに適用した場合を例に、図を参照しながら説明する。
【００３８】
図３は、この実施形態が適用されるＩＣレコーダの構成例を示すブロック図である。
【００３９】
この図３の例のＩＣレコーダにおいては、マイクロコンピュータにより構成される制御部１に対して、記録媒体としてのフラッシュメモリ２と、表示素子の例としてのＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）３についての表示制御を行なう表示制御部４と、操作入力部５を当該制御部１に接続するための操作入力部インターフェース６と、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）インターフェース７とが接続されている。
【００４０】
制御部１を構成するマイクロコンピュータは、この例では、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１１と、プログラムＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１２と、ワークエリア用ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１３とを内蔵している。プログラムＲＯＭ１２と、ワークエリア用ＲＡＭ１３とが、ＣＰＵに対して外付けにされているマイクロコンピュータを用いることも勿論できる。
【００４１】
制御部１と、フラッシュメモリ２とからなる構成部分が、記録媒体の記録制御装置の実施形態を構成する部分となる。
【００４２】
この例のＩＣレコーダにおいては、マイクロホン２１からの音声信号は、アンプ２２を通じて記録処理部２３に供給される。記録処理部２３では、制御部１による制御の下に、音声信号をデジタル信号に変換すると共に、データ圧縮を行なう。
【００４３】
制御部１は、操作入力部５からの記録指示を、操作入力部インターフェース６を通じて受け取ると、記録処理部２３からの音声データを受け取り、フラッシュメモリ２に書き込む。
【００４４】
また、制御部１は、操作入力部５から再生指示を、操作入力部インターフェース６を通じて受け取ると、フラッシュメモリ２から音声データを読み出して再生処理部２４に送出する。再生処理部２４では、制御部１の制御の下に、受け取った音声データの圧縮を解凍し、また、デジタル音声信号をアナログ音声信号に戻す。そして、再生処理部２４は、アナログ音声信号をアンプ２５を通じて、例えばイヤホンが接続される音声信号出力端子に供給する。
【００４５】
また、制御部１は、表示制御部４を介して所定の表示をＬＣＤ３の画面上において行なう。
【００４６】
さらに、この例のＩＣレコーダにおいては、ＵＳＢコネクタ８にＵＳＢケーブルを通じて、例えばパーソナルコンピュータを接続することができる。そして、制御部１は、フラッシュメモリ２に記録されている音声データを読み出して、ＵＳＢインターフェース７を通じてパーソナルコンピュータにデータ転送したり、パーソナルコンピュータからのデータをＵＳＢインターフェース７を通じて受けて、フラッシュメモリ２に書き込んだりすることができる。
【００４７】
また、この例では、フラッシュメモリ２に書き込まれる音声データについては、用件ごとに管理することが可能とされており、各用件毎の音声データについては、文字コメントを付加することができるようにされている。そして、その文字コメントは、ＬＣＤ３の画面に表示することができるようにされている。
【００４８】
この場合のフラッシュメモリ２におけるメモリエリア管理について説明する。図４は、この例のフラッシュメモリ２のメモリエリアの説明図である。図４において、「ＢＡＮＫ０」および「ＢＡＮＫ１」と、「ＥＸＴＥＲＮＡＬ」とは、ＴＯＣ（Ｔａｂｌｅ ｏｆ Ｃｏｎｔｅｎｔｓ）エリアである。また、「ＰＣＭ ＤＡＴＡ」は、音声データが書き込まれるエリアである。
【００４９】
「ＥＸＴＥＲＮＡＬ」は、文字コメントが書き込まれるエリアである。この例においては、音声データの１用件あたりについて、入力可能な文字は、２５６バイト分とされ、１ページに割り当てられる。つまり、１ページに１用件分の文字コメントが割り当てられる。
【００５０】
「ＢＡＮＫ０」および「ＢＡＮＫ１」のそれぞれは、「ＦＯＬＤＥＲ ＩＮＤＥＸ ＡＤＲＥＳＳ ＳＴＡＧＥ」と、「ＥＸＴＥＲＮＡＬ ＭＡＰ」と、「ＢＬＡＮＫ ＭＡＰ」と、「ＲＥＶＩＳＩＯＮ」とを含む。
【００５１】
「ＦＯＬＤＥＲ ＩＮＤＥＸ ＡＤＲＥＳＳ ＳＴＡＧＥ」は、各用件毎の音声データが「ＰＣＭ ＤＡＴＡ」のエリアのどこにあるか（ページ単位）、また、当該音声データに対応する文字コメントが「ＥＸＴＥＲＮＡＬ」のエリアのどこにあるか（ページ単位）を管理するための情報を格納する。
【００５２】
「ＥＸＴＥＲＮＡＬ ＭＡＰ」は、「ＥＸＴＥＲＮＡＬ」のエリアに文字コメントがどのように書き込まれていて、どのページが空きエリアであるかを管理するための情報を格納する。
【００５３】
「ＢＬＡＮＫ ＭＡＰ」は、「ＰＣＭ ＤＡＴＡ」にどのように音声データが書き込まれているかの情報を格納する。「ＲＥＶＩＳＩＯＮ」は、「ＢＡＮＫ０」、「ＢＡＮＫ１」の改訂回数を示す番号を管理する。
【００５４】
この例のＩＣレコーダの場合、ＵＳＢインターフェース７を通じて接続されるパーソナルコンピュータに、文字コメントを書き込むためのアプリケーションソフトウエアが搭載される。そして、そのアプリケーションにおいては、パーソナルコンピュータの画面に、フラッシュメモリ２に格納されている多数の用件のそれぞれ毎に、文字コメントの書き込み欄が表示され、当該書き込み欄に文字コメントが入力される。
【００５５】
そして、入力された文字コメントのデータは、ＵＳＢインターフェース７を通じてパーソナルコンピュータからＩＣレコーダに転送され、制御部１は、フラッシュメモリ２の「ＥＸＴＥＲＮＡＬ」のエリアに、転送されてきた文字コメントのデータを書き込む。この場合において、制御部１は、「ＥＸＴＥＲＮＡＬ」のエリアには、「ＥＸＴＥＲＮＡＬ ＭＡＰ」を参照して、空いているエリアをサーチして文字コメントを書き込むようにする。ただし、この例では、「ＥＸＴＥＲＮＡＬ」のエリアには、アドレス番号順であって、先順位の空きページエリアから順に書き込みを行なうように定められている。
【００５６】
なお、「ＢＡＮＫ０」および「ＢＡＮＫ１」の２つがあるのは、一方に一つ前のＴＯＣ情報を格納しておき、常に、一つ前の状態には戻れるようにするためである。つまり、ＴＯＣが書き換えられているときに、突然の電源遮断が発生しても、書き換えられているのは一方のＢＡＮＫであり、書き換えられていない一つ前の状態のＢＡＮＫの情報には必ず戻ることができる。
【００５７】
また、「ＲＥＶＩＳＩＯＮ」のエリアに格納されている改訂回数を示す番号を参照することにより、「ＢＡＮＫ０」および「ＢＡＮＫ１」の２つのうちの、いずれが旧く、いずれが新しいＴＯＣ情報であるかを知ることができる。
【００５８】
［フラッシュメモリ２への書き込み制御］
次に、この実施形態におけるフラッシュメモリ２へのデータの書き込み制御について、説明する。
【００５９】
図１および図２は、この実施の形態におけるフラッシュメモリ２へのデータ書き込み時の処理動作のフローチャートであり、これは、制御部１のＣＰＵ１１がＲＯＭ１２のプログラムに従って実行する処理を中心に記述したものである。
【００６０】
すなわち、制御部１は、フラッシュメモリ２への書き込み指示が発生したか否か判別し（ステップＳ１０１）、書き込み指示が発生していないと判別したときには、その他の処理を実行する（ステップＳ１０２）。
【００６１】
そして、ステップＳ１０１で、書き込み指示が発生したと判別したときには、制御部１は、書き込み対象ブロックおよび書き込み対象ページの論理アドレスを決定し（ステップＳ１０３）、当該論理アドレスのブロックの先頭のページの更新中フラグをオンにする（ステップＳ１０４）。
【００６２】
次に、論理上、制御部１の論理物理アドレス変換テーブル（ＲＡＭ１２内にある）に用意している予備の空きエリアに書き込み対象ブロックを退避すると共に、書き込み対象ブロックの論理アドレスと同じ論理アドレスのブロックを書き込める空きブロックエリアを作るようにする（ステップＳ１０５）。このステップＳ１０５の処理は、前述の図１０を参照して説明した通りである。
【００６３】
次に、制御部１は、書き込み対象ページよりも前のアドレス順位のすべてのページデータを、書き込み対象の元のブロックから、書き込み先のブロックエリアの対応するページにコピーする（ステップＳ１０６）。ただし、このとき、コピー先のブロックの先頭のページのスペアエリアの更新中フラグはオフのままとされる。
【００６４】
次に、制御部１は、書き込み対象ページのデータを、書き込み先のブロックエリアの対応するページに書き込む（ステップＳ１０７）。このステップＳ１０７までの処理は、従来の書き込み制御手順である図９のフローチャートのステップＳ１〜Ｓ７までの処理と同様である。
【００６５】
この実施形態では、ステップＳ１０７でページデータの書き込みが終了した後においては、従来のように即座に書き込み対象ページの後の残りのページをすべてコピーするのではなく、書き込みが終了したページの直後のページを、当該ブロックにおける次の書き込み開始位置として登録して待機する。
【００６６】
そして、その待機状態において、書き込み終了であるか否か判別し（図５のステップＳ１１１）、書き込み終了であれば、書き込み対象ページよりも後のすべてのページデータを、書き込み対象の元のブロックから、書き込み先のブロックエリアの対応するページにコピーする（ステップＳ１１２）。
【００６７】
そして、書き込み対象の元のブロックの、すべてのページのデータについて、書き換えが終了したら、制御部１は、論理上、予備エリアに退避していた書き込み対象の元のブロックのデータを消去する（ステップＳ１１３）。そして、この書き込み処理ルーチンを終了する。
【００６８】
また、ステップＳ１１１で、書き込み終了ではないと判別したときには、制御部１は、次の書き込み対象ブロックおよび書き込み対象ページの論理アドレスを決定する（ステップＳ１１４）。そして、決定した次の書き込み対象ページが、書き込み中の同一ブロック内のものであって、かつ、ステップＳ１０７で書き込んだページアドレスの後順位のアドレスであるか否か判別する（ステップＳ１１５）。
【００６９】
このステップＳ１１５で、次の書き込み対象ページが、書き込み中の同一ブロック内のものであって、かつ、前回、データを書き込んだページよりも後順位のアドレス位置のものであると判別したときには、制御部１は、前回、データを書き込んだページと、次の書き込み対象ページとの間のすべてのページのデータを、書き込み対象の元のブロックから、書き込み先のブロックエリアの対応するページにコピーする（ステップＳ１１６）。
【００７０】
そして、図１のステップＳ１０７に戻り、ステップＳ１１４で決定された書き込み対象ページにデータの書き込みを行なう。以下、次の書き込み対象ページが、書き込み中の同一ブロック内のものであって、かつ、前回データを書き込んだページよりも後順位のアドレス位置のものである間は、ステップＳ１１１〜ステップＳ１１６およびステップＳ１１６からステップＳ１０７に戻るルーチンを繰り返す。
【００７１】
ステップＳ１１５で、次の書き込み対象ページが、書き込み中の同一ブロック内のものでないと判別したときには、制御部１は、最後の書き込み対象ページよりも後のすべてのページデータを、書き込み対象の元のブロックから、書き込み先のブロックエリアの対応するページにコピーする（ステップＳ１１７）。
【００７２】
そして、書き込み対象の元のブロックの、すべてのページのデータについて、書き換えが終了したら、制御部１は、論理上、予備エリアに退避していた書き込み対象の元のブロックのデータを消去する（ステップＳ１１８）。そして、ステップＳ１０４に戻り、このステップＳ１０４以降の処理ステップを繰り返す。
【００７３】
したがって、この実施形態の書き込み方法においては、書き込み対象ページの指定が、図５において、▲１▼、▲２▼、▲３▼で示すように、同一ブロック内のページであって、アドレス順位が、順次、後順位となるようなものであった場合には、それらの▲１▼、▲２▼、▲３▼のページは、次のようにして、高速に書き込まれる。
【００７４】
すなわち、▲１▼のページの書き込みにおいては、先ず、▲１▼のページよりも前のページが、図５において、▲１▼−１で示すように、書き込み対象の元のブロック（コピー元のブロック）から、書き込み先のブロック（コピー先のブロック）にコピーされる。その後、図５において、▲１▼−２で示すように、▲１▼のページの書き込みがなされる。
【００７５】
引き続いて、▲１▼のページと、▲２▼のページの間のすべてのページが、図５において、▲２▼−１で示すように、書き込み対象の元のブロック（コピー元のブロック）から、書き込み先のブロック（コピー先のブロック）にコピーされる。その後、図５において、▲２▼−２で示すように、▲２▼のページの書き込みがなされる。
【００７６】
さらに、引き続いて、▲２▼のページと、▲３▼のページの間のすべてのページが、図５において、▲３▼−１で示すように、書き込み対象の元のブロック（コピー元のブロック）から、書き込み先のブロック（コピー先のブロック）にコピーされる。その後、図５において、▲３▼−２で示すように、▲３▼のページの書き込みがなされる。
【００７７】
以上のように、この発明によれば、１ページの書き込みを行なうごとに、１ブロック分の書き込みをすべて行なわなければならない従来の方法とは異なり、書き込み対象ページが、同一ブロック内のページであって、アドレス順位が、順次、後順位となるように発生する場合には、一つのブロック内において、必要なページのコピーと、当該書き込み対象ページの書き込みを繰り返すので、高速の書き込み処理が可能になる。
【００７８】
特に、前述した「ＥＸＴＥＲＮＡＬ」のエリアにおいては、文字コメントのデータについて、アドレス番号順であって、先順位の空きページエリアから順に書き込みを行なうように定められているので、この実施形態の書き込み制御方法が有効に働く。
【００７９】
つまり、例えば、パーソナルコンピュータで、複数個の用件についての文字コメントをそれぞれ入力した後、それらの複数個の用件についての文字コメントのデータをフラッシュメモリ２に書き込む場合、従来の場合であれば、文字コメントの１用件分毎に、１ブロック単位の書き込みを行なわなければならなかったが、この実施形態によれば、複数個の用件分の文字コメントのデータを、順次に１ブロック内に書き込むことが可能となるので、非常に高速の書き込みが可能になる。
【００８０】
また、この実施形態においては、以上のような書き込み処理の最中に、停電や電池切れなどの理由で、電源電圧が遮断された場合に、書き込み処理が完了しないことになることに対処するためのリセット処理は、次のようになされる。
【００８１】
図６は、この実施形態において、電源電圧が再投入されたときのリセット処理を説明するためのフローチャートである。
【００８２】
すなわち、制御部１は、電源電圧が再投入されると、図６のリセット処理をスタートさせ、先ず、各ブロックの先頭のページのスペアエリアの論理アドレスを検索して、同じ論理アドレスのブロックが２つあるか否か判別する（ステップＳ１２１）。
【００８３】
前述したように、論理上、予備エリアに退避された書き換え対象の元のブロックのページデータ上の論理アドレスは元のままであるので、書き換え先のブロックの論理アドレスと同じ状態となる。したがって、書き込み処理の途中で電源が遮断されたときには、論理アドレスが同一のブロックが２個存在することになる。ただし、書き換え対象の元のブロックでは更新中フラグがオンとされているので、更新中フラグがオフである書き換え先のブロックとは区別が可能である。
【００８４】
以上のことに基づいて、ステップＳ１２１で、論理アドレスが同一のブロックが２つあると判別したときには、制御部１は、書き込み処理の途中で電源が遮断されたと判断し、この実施形態では、それら２つのブロックの両方を残し、更新中フラグがオフであるブロック内をサーチし、アドレス順位が１ブロックの最後のページの方からみたときに、連続して空きとなっているページのうち、最も先順位のアドレスとなっているページを検出する（ステップＳ１２２）。
【００８５】
次に、制御部１は、検出したページを含めて、更新中フラグがオンであるブロックの当該ページ以降のページのデータを、更新中フラグがオフであるブロックの対応するページ位置にすべてコピーする（ステップＳ１２３）。コピーが終了したら、更新中フラグがオンであるブロックのデータは、すべて消去する（ステップＳ１２４）。そして、リセット処理を終了し、次の処理に移る。
【００８６】
また、ステップＳ１２１で、論理アドレスが同一のブロックは一つしかないと判別したときには、書き込み処理が途中のものは無いとして、このリセット処理をそのまま終了し、次の処理に移る。
【００８７】
以上のリセット処理により、書き込み処理の途中で電源が遮断されてしまったとしても、１ブロック内に連続して複数のページを書き込んだとしても、書き込み済みのページまでのデータは、保存されるという効果がある。
【００８８】
なお、上述のリセット処理の変形例として、ステップＳ１２２において、更新中フラグがオフであるブロック内をサーチし、アドレス順位が最後のページの方からみたときに、連続して空きとなっているページのうち、最も先順位のアドレスとなっているページを検出したら、当該ページアドレス位置を、当該更新中フラグがオフの状態のブロック（書き込み先ブロック）における、次の書き込み開始位置として登録して、図６のステップＳ１２３および１２４の処理は行なわずにリセット処理を終了するようにしても良い。
【００８９】
この場合には、リセット処理により、図１のステップＳ１０７が終了した段階になる。したがって、リセット処理の後は、図２のステップＳ１１１以降の処理が行なわれる状態になり、書き込み終了であれば、図６のステップＳ１２３および１２４の処理に等しいステップＳ１１２およびステップＳ１１３の処理を行ない、また、書き込み終了でなければ、次の書き込み対象ブロックおよびページを判別して、上述のような書き込み処理を行なう。
【００９０】
［変形例］
以上の実施形態の説明は、記録媒体がＮＡＮＤ型フラッシュメモリである場合であるが、この発明は、ＮＡＮＤ型フラッシュメモリと同様のアドレス制御を書き込み時に行なわなければならない記録媒体のすべてに適用可能である。
【００９１】
また、この発明が適用される電子機器は、ＩＣレコーダに限られるものでないことも言うまでもない。そして、フラッシュメモリは、電子機器に内蔵の場合に限らず、例えばフラッシュメモリがカード型メモリであって、挿脱可能なものであってもよい。
【００９２】
また、上述の実施形態では、ブロック単位の空きエリアを用意して、ページ単位に書き込みを行なう場合において、書き込み元と書き込み先のブロックの区別は、ページデータに含まれる更新中フラグを用いて行なうようにしたが、書き込み元と書き込み先のブロックの区別は、このようなフラグを用いる方法に限定されるものではない。例えば、書き込み元と書き込み先のブロックアドレスを常に記憶して管理するようにすれば、書き込み元と書き込み先のブロックの区別は可能である。
【００９３】
また、上述の実施形態の説明では、書き込み制御の管理は、論理物理アドレス変換テーブルを用いて行なうようにしたが、このような方法に限られるものでないことは勿論である。
【００９４】
また、上述の説明においては、ブロック内（大ブロック内）では、アドレスの小さいページ（小ブロック）から順番に昇順に書き込むようにした場合について説明したが、この発明は、アドレスの大きいページ（小ブロック）から順番に降順に書き込むようにする場合にも同様に適用できる。
【００９５】
【発明の効果】
以上説明したように、この発明によれば、フラッシュメモリのような記録媒体に対して、高速の書き込みが可能になる。
【図面の簡単な説明】
【図１】この発明による記録媒体の記録制御方法の実施形態を説明するためのフローチャートの一部である。
【図２】この発明による記録媒体の記録制御方法の実施形態を説明するためのフローチャートの一部である。
【図３】この発明による記録媒体の記録制御方法の実施形態が適用されるＩＣレコーダの構成例を示す図である。
【図４】フラッシュメモリのメモリエリア構造を説明するための図である。
【図５】この発明による記録媒体の記録制御方法の実施形態を説明するための図である。
【図６】この発明による記録媒体の記録制御方法におけるリセット処理の例を説明するためのフローチャートである。
【図７】ＮＡＮＤ型フラッシュメモリのデータ構成を説明するための図である。
【図８】ＮＡＮＤ型フラッシュメモリについての、従来の記録制御方法を説明するための図である。
【図９】ＮＡＮＤ型フラッシュメモリについての、従来の記録制御方法を説明するためのフローチャートである。
【図１０】ＮＡＮＤ型フラッシュメモリについての、従来の記録制御方法を説明するための図である。
【図１１】従来の記録媒体の記録制御方法におけるリセット処理の例を説明するためのフローチャートである。
【符号の説明】
１…制御部、２…フラッシュメモリ
【発明の属する技術分野】
この発明は、例えばフラッシュメモリなどの記録媒体の記録制御方法および装置に関する。
【０００２】
【従来の技術】
ＮＡＮＤ型フラッシュメモリで取り扱う記録データの構成は、例えば図７に示すようなものとされており、ページと呼ばれる小ブロック単位でデータの読み書きが行なわれ、このページの複数個からなるブロックと呼ばれる大ブロック単位でデータの消去がなされるようになっている。
【０００３】
１ページは、例えば、５１２バイトのデータエリアと、１６バイトのスペアエリア（冗長部）とから構成される。１６バイトのスペアエリアのうちの４バイトは、エラー検出訂正用のＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ Ｃｏｄｅ）として使用される。
【０００４】
このフラッシュメモリの読み書きの制御方法は、例えば特許文献１（特開２０００−３１１０４号公報）に記載されているようなものとされている。
【０００５】
フラッシュメモリの読み書きを制御する記録制御装置は、ブロック単位で、フラッシュメモリのどの物理アドレスにデータを書き込んだかを、論理アドレスにより管理するようにしており、このため、上記記録制御装置は、ブロック単位で、フラッシュメモリの物理アドレスと論理アドレスとの変換を行なうための論理物理アドレス変換テーブルを備える。上記記録制御装置は、この論理物理アドレス変換テーブルを用いて、フラッシュメモリのアドレス制御を行なう。
【０００６】
この場合、論理アドレスは、各ページのスペアエリアに書き込まれる。また、スペアエリアには、当該論理アドレスのブロックへの書き込みが行なわれている最中であるか否かを示す更新中フラグが含まれる。更新中フラグは、書き込みが行なわれているときには、オン（「０」）にされ、書き込み中でなければ、オフ（「１」）である。
【０００７】
次に、ＮＡＮＤ型フラッシュメモリにおけるページ単位のデータの書き込み動作について説明する。この場合に、ＮＡＮＤ型フラッシュメモリは、書き込み対象ブロックおよび書き込み対象ページは、ランダムに決定することができるが、同一ブロック内での書き込み処理手順においては、アドレス番号の先頭のページから、アドレス順に従って行なわなければならないという制約がある。つまり、同一ブロック内では、アドレスの小さいページから順番に書き込む必要がある。このため、従来は、ページ単位の書き込みであっても、当該書き込み対象ページを含むブロック単位で書き込み動作を行なうようにしている。
【０００８】
図８は、このページ単位のデータの書き込み動作の概要を説明するための図である。
【０００９】
すなわち、あるブロック中の空いている１ページ分のエリアにページデータを書き込む場合には、１ブロック分の空きエリアを用意し、当該空きエリアの書き込み対象ページアドレスには、新規データを書き込み、当該ブロックの他のページのデータは、元のデータをコピーするようにする。そして、書き込み処理が終了後には、元のブロックを消去するようにする。
【００１０】
図９は、このデータ書き込み時の処理動作のフローチャートであり、これは、前述したフラッシュメモリの読み書きを制御する記録制御装置が実行する処理を中心に記述したものである。
【００１１】
すなわち、記録制御装置は、フラッシュメモリへの書き込み指示が発生したか否か判別し（ステップＳ１）、書き込み指示が発生していないと判別したときには、その他の処理を実行する（ステップＳ２）。
【００１２】
そして、ステップＳ１で、書き込み指示が発生したと判別したときには、記録制御装置は、書き込み対象ブロックおよび書き込み対象ページの論理アドレスを決定し（ステップＳ３）、当該論理アドレスのブロックの先頭のページの更新中フラグをオンにする（ステップＳ４）。
【００１３】
次に、論理上、記録制御装置の論理物理アドレス変換テーブルに用意している予備の空きエリアに書き込み対象ブロックを退避すると共に、書き込み対象ブロックの論理アドレスと同じ論理アドレスのブロックを書き込める空きブロックエリアを作るようにする（ステップＳ５）。このステップＳ５の処理を、図１０を参照してさらに説明する。
【００１４】
すなわち、例えば、図１０に示すように、フラッシュメモリが、論理ブロックアドレスＡから論理ブロックアドレスＡ＋ｎ−１までを有効エリアとして持つと共に、論理ブロックアドレスＡ＋ｎの１ブロック分の予備エリアを持つものとする。ここで、論理ブロックアドレスＡ＋ｎの予備エリアは、消去済みであって空きエリアであるものとする。
【００１５】
図１０の例では、書き込み対象ブロックは、論理ブロックアドレスＡ＋３のブロックであるとしている。そこで、この例では、ステップＳ４において、図１０に示すように、論理ブロックアドレスＡ＋３のブロックの先頭のページにおけるスペアエリアの更新中フラグがオンにされる。
【００１６】
ステップＳ５では、記録制御装置は、書き込み対象ブロックである論理ブロックアドレスＡ＋３のブロックの論理ブロックアドレスを、論理物理アドレス変換テーブル上において、予備エリアの論理ブロックアドレスＡ＋ｎに変更する。このとき、論理ブロックアドレスＡ＋３のブロックデータ上のスペアエリアの論理アドレスは書き換えない。
【００１７】
また、論理ブロックアドレスがＡ＋ｎであった予備エリアの論理ブロックアドレスを、論理物理アドレス変換テーブル上において、Ａ＋３に変換する。この論理アドレスの入れ換えは、新規に書き込むブロックのスペアエリアの論理アドレスに、Ａ＋３が書かれるようにするためである。
【００１８】
そして、この論理アドレスの入れ換えにより、論理上、あたかも、書き込み対象の元のブロックデータが、予備エリアに退避され、書き込み対象の元のブロックデータがあった論理ブロックアドレスが空きエリアになったようになる。
【００１９】
以上のようなステップＳ５の処理が終了したら、記録制御装置は、図８の▲１▼−１を付して示すように、書き込み対象ページよりも前のアドレス順位のすべてのページデータを、書き込み対象の元のブロックから、書き込み先のブロックエリアの対応するページにコピーする（ステップＳ６）。ただし、このとき、コピー先のブロックの先頭のページのスペアエリアの更新中フラグはオフとされる。
【００２０】
次に、記録制御装置は、図８の▲１▼−２で示すように、書き込み対象ページのデータを、書き込み先のブロックエリアの対応するページに書き込む（ステップＳ７）。
【００２１】
次に、記録制御装置は、図８の▲１▼−３で示すように、書き込み対象ページよりも後のアドレス順位のすべてのページデータを、書き込み対象の元のブロックから、書き込み先のブロックエリアの対応するページにコピーする（ステップＳ８）。
【００２２】
以上のようにして、書き込み対象の元のブロックの、すべてのページのデータについて、書き換えが終了したら、記録制御装置は、論理上、予備エリアに退避していた書き込み対象の元のブロックのデータを消去する（ステップＳ９）。これにより、論理上の予備エリアは空きエリアとなる。
【００２３】
次に、記録制御装置は、書き込みが終了したか否か判別し（ステップＳ１０）、終了していなければ、ステップＳ３に戻って、次の書き込み対象ブロックおよび書き込み対象ページを決定し、以上の処理を繰り返す。また、ステップＳ１０で書き込み終了であると判別したときには、この書き込み処理ルーチンを終了する。
【００２４】
ところで、以上のような書き込み処理の最中に、停電や電池切れなどの理由で、電源電圧が遮断されると、書き込み処理が完了しないことになる。その場合に対処するため、従来は、電源電圧の再投入時にリセット処理を行なって、フラッシュメモリのアドレス管理上、不具合が生じないようにしている。
【００２５】
図１１は、電源電圧が再投入されたときのリセット処理を説明するためのフローチャートである。
【００２６】
すなわち、記録制御装置は、電源電圧が再投入されると、図１１のリセット処理をスタートさせ、各ブロックの先頭のページのスペアエリアの論理アドレスを検索して、同じ論理アドレスのブロックが２つあるか否か判別する（ステップＳ２１）。
【００２７】
前述したように、論理上、予備エリアに退避された書き換え対象の元のブロックのページデータ上のスペアエリアの論理アドレスは元のままであるので、書き換え先のブロックのページデータ上のスペアエリアの論理アドレスと同じ状態となる。したがって、書き込み処理の途中で電源が遮断されたときには、論理アドレスが同一のブロックが２個存在することになる。ただし、書き換え対象の元のブロックでは更新中フラグがオンとされているので、更新中フラグがオフである書き換え先のブロックとは区別が可能である。
【００２８】
以上のことに基づいて、ステップＳ２１で、論理アドレスが同一のブロックが２つあると判別したときには、書き込み処理の途中で電源が遮断されたと判断し、それら２つのブロックのうちの、更新中フラグがオンであるブロックのデータは残し、更新中フラグがオフであるブロックのデータは、すべて消去する（ステップＳ２２）。これにより、ページ書き込み処理前の状態に戻る。そして、リセット処理を終了し、次の処理に移る。
【００２９】
また、ステップＳ２１で、論理アドレスが同一のブロックは一つしかないと判別したときには、書き込み処理が途中のものは無いとして、このリセット処理をそのまま終了し、次の処理に移る。
【００３０】
【特許文献１】
特開２０００−３１１１０４号公報
【００３１】
【発明が解決しようとする課題】
以上のように、従来のフラッシュメモリの記録制御方法においては、１ページのデータの書き込みを行なうごとに、１ブロックのすべてのページを書き込み先のブロックに書き換え（コピーを含む）、書き込み対象の元のブロックは、消去するようにする。
【００３２】
したがって、１ページのデータの書き込みが、ブロック単位の書き込みおよび消去を伴うことになるため、従来のフラッシュメモリの記録制御方法においては、書き込み処理速度が遅いという問題があった。
【００３３】
この発明は、以上の点にかんがみ、例えばフラッシュメモリのような記録媒体の記録制御方法として書き込み処理速度の高速化を可能にすることを目的とする。
【００３４】
【課題を解決するための手段】
前記課題を解決するため、この発明による記録媒体の記録制御方法は、
所定のデータ数の小ブロックをデータの読み書きの単位とし、前記小ブロックの複数個からなる大ブロックをデータの消去の単位とし、前記大ブロック内での前記小ブロックの書き込みはアドレス順になされる記録媒体への記録制御方法であって、
第１の前記小ブロックが含まれる第１の前記大ブロックのうち、前記第１の小ブロックのアドレスよりも前のアドレス順位の前記小ブロックを、データが消去された第２の前記大ブロックの対応するアドレスにコピーする第１のコピー工程と、
前記第２の大ブロックの、前記第１の小ブロックのアドレスに対応するアドレスにデータを書き込む第１の書き込み工程と、
次に書き込みがなされる第２の小ブロックが、前記第１の大ブロック内の、前記第１の小ブロックのアドレスより後のアドレス順位であるかを判別する判別工程と、
前記判別工程で、前記第２の小ブロックが、前記第１の大ブロック内の、前記第１の小ブロックのアドレスより後のアドレス順位であると判別したときに、前記第１の小ブロックと、前記第２の小ブロックとの間の前記小ブロックのデータを、前記第２の大ブロックの対応するアドレスにコピーする第２のコピー工程と、
前記第２のコピー工程の後、前記第２の大ブロックの、前記第２の小ブロックのアドレスに対応するアドレスにデータを書き込む第２の書き込み工程と、
前記判別工程で、前記第２の小ブロックが、前記第１の大ブロックとは異なる前記大ブロック内のものであると判別したときに、前記第１の大ブロックのうち、前記第１の小ブロックのアドレスより後のアドレス順位のすべての前記小ブロックのデータを、前記第２の大ブロックの対応するアドレスにコピーする第３のコピー工程と、
前記第３のコピー工程の後、前記第１の大ブロックのデータを消去する消去工程と
を備えることを特徴とする。
【００３５】
この発明によれば、小ブロックの書き込みが終了したときに、その小ブロックが含まれる大ブロックの、当該小ブロックの後のアドレス順位の小ブロックについての書き込み処理（例えばコピー）をする前に、次に書き込みがなされる小ブロックが、書き込みが終了した小ブロックが含まれる大ブロック内のものであって、かつ、次に書き込みがなされる小ブロックのアドレスが、前記書き込みが終了した小ブロックのアドレスの後のアドレス順位であるかどうか判別し、もし、そうであると判別したときには、当該次に書き込みがなされる小ブロックについての書き込みを行なうようにする。
【００３６】
したがって、ページ単位の書き込み指示が、同一ブロック内のアドレス順のページについて、連続して複数回発生する場合には、当該同一ブロック内において、ページ単位の書き込みがなされ、その後、当該ブロックの書き込みが終了となるので、書き込み処理速度が高速になる。
【００３７】
【発明の実施の形態】
以下、この発明による記録媒体の記録制御方法および装置の実施形態を、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ；集積回路）レコーダに適用した場合を例に、図を参照しながら説明する。
【００３８】
図３は、この実施形態が適用されるＩＣレコーダの構成例を示すブロック図である。
【００３９】
この図３の例のＩＣレコーダにおいては、マイクロコンピュータにより構成される制御部１に対して、記録媒体としてのフラッシュメモリ２と、表示素子の例としてのＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）３についての表示制御を行なう表示制御部４と、操作入力部５を当該制御部１に接続するための操作入力部インターフェース６と、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）インターフェース７とが接続されている。
【００４０】
制御部１を構成するマイクロコンピュータは、この例では、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１１と、プログラムＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１２と、ワークエリア用ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１３とを内蔵している。プログラムＲＯＭ１２と、ワークエリア用ＲＡＭ１３とが、ＣＰＵに対して外付けにされているマイクロコンピュータを用いることも勿論できる。
【００４１】
制御部１と、フラッシュメモリ２とからなる構成部分が、記録媒体の記録制御装置の実施形態を構成する部分となる。
【００４２】
この例のＩＣレコーダにおいては、マイクロホン２１からの音声信号は、アンプ２２を通じて記録処理部２３に供給される。記録処理部２３では、制御部１による制御の下に、音声信号をデジタル信号に変換すると共に、データ圧縮を行なう。
【００４３】
制御部１は、操作入力部５からの記録指示を、操作入力部インターフェース６を通じて受け取ると、記録処理部２３からの音声データを受け取り、フラッシュメモリ２に書き込む。
【００４４】
また、制御部１は、操作入力部５から再生指示を、操作入力部インターフェース６を通じて受け取ると、フラッシュメモリ２から音声データを読み出して再生処理部２４に送出する。再生処理部２４では、制御部１の制御の下に、受け取った音声データの圧縮を解凍し、また、デジタル音声信号をアナログ音声信号に戻す。そして、再生処理部２４は、アナログ音声信号をアンプ２５を通じて、例えばイヤホンが接続される音声信号出力端子に供給する。
【００４５】
また、制御部１は、表示制御部４を介して所定の表示をＬＣＤ３の画面上において行なう。
【００４６】
さらに、この例のＩＣレコーダにおいては、ＵＳＢコネクタ８にＵＳＢケーブルを通じて、例えばパーソナルコンピュータを接続することができる。そして、制御部１は、フラッシュメモリ２に記録されている音声データを読み出して、ＵＳＢインターフェース７を通じてパーソナルコンピュータにデータ転送したり、パーソナルコンピュータからのデータをＵＳＢインターフェース７を通じて受けて、フラッシュメモリ２に書き込んだりすることができる。
【００４７】
また、この例では、フラッシュメモリ２に書き込まれる音声データについては、用件ごとに管理することが可能とされており、各用件毎の音声データについては、文字コメントを付加することができるようにされている。そして、その文字コメントは、ＬＣＤ３の画面に表示することができるようにされている。
【００４８】
この場合のフラッシュメモリ２におけるメモリエリア管理について説明する。図４は、この例のフラッシュメモリ２のメモリエリアの説明図である。図４において、「ＢＡＮＫ０」および「ＢＡＮＫ１」と、「ＥＸＴＥＲＮＡＬ」とは、ＴＯＣ（Ｔａｂｌｅ ｏｆ Ｃｏｎｔｅｎｔｓ）エリアである。また、「ＰＣＭ ＤＡＴＡ」は、音声データが書き込まれるエリアである。
【００４９】
「ＥＸＴＥＲＮＡＬ」は、文字コメントが書き込まれるエリアである。この例においては、音声データの１用件あたりについて、入力可能な文字は、２５６バイト分とされ、１ページに割り当てられる。つまり、１ページに１用件分の文字コメントが割り当てられる。
【００５０】
「ＢＡＮＫ０」および「ＢＡＮＫ１」のそれぞれは、「ＦＯＬＤＥＲ ＩＮＤＥＸ ＡＤＲＥＳＳ ＳＴＡＧＥ」と、「ＥＸＴＥＲＮＡＬ ＭＡＰ」と、「ＢＬＡＮＫ ＭＡＰ」と、「ＲＥＶＩＳＩＯＮ」とを含む。
【００５１】
「ＦＯＬＤＥＲ ＩＮＤＥＸ ＡＤＲＥＳＳ ＳＴＡＧＥ」は、各用件毎の音声データが「ＰＣＭ ＤＡＴＡ」のエリアのどこにあるか（ページ単位）、また、当該音声データに対応する文字コメントが「ＥＸＴＥＲＮＡＬ」のエリアのどこにあるか（ページ単位）を管理するための情報を格納する。
【００５２】
「ＥＸＴＥＲＮＡＬ ＭＡＰ」は、「ＥＸＴＥＲＮＡＬ」のエリアに文字コメントがどのように書き込まれていて、どのページが空きエリアであるかを管理するための情報を格納する。
【００５３】
「ＢＬＡＮＫ ＭＡＰ」は、「ＰＣＭ ＤＡＴＡ」にどのように音声データが書き込まれているかの情報を格納する。「ＲＥＶＩＳＩＯＮ」は、「ＢＡＮＫ０」、「ＢＡＮＫ１」の改訂回数を示す番号を管理する。
【００５４】
この例のＩＣレコーダの場合、ＵＳＢインターフェース７を通じて接続されるパーソナルコンピュータに、文字コメントを書き込むためのアプリケーションソフトウエアが搭載される。そして、そのアプリケーションにおいては、パーソナルコンピュータの画面に、フラッシュメモリ２に格納されている多数の用件のそれぞれ毎に、文字コメントの書き込み欄が表示され、当該書き込み欄に文字コメントが入力される。
【００５５】
そして、入力された文字コメントのデータは、ＵＳＢインターフェース７を通じてパーソナルコンピュータからＩＣレコーダに転送され、制御部１は、フラッシュメモリ２の「ＥＸＴＥＲＮＡＬ」のエリアに、転送されてきた文字コメントのデータを書き込む。この場合において、制御部１は、「ＥＸＴＥＲＮＡＬ」のエリアには、「ＥＸＴＥＲＮＡＬ ＭＡＰ」を参照して、空いているエリアをサーチして文字コメントを書き込むようにする。ただし、この例では、「ＥＸＴＥＲＮＡＬ」のエリアには、アドレス番号順であって、先順位の空きページエリアから順に書き込みを行なうように定められている。
【００５６】
なお、「ＢＡＮＫ０」および「ＢＡＮＫ１」の２つがあるのは、一方に一つ前のＴＯＣ情報を格納しておき、常に、一つ前の状態には戻れるようにするためである。つまり、ＴＯＣが書き換えられているときに、突然の電源遮断が発生しても、書き換えられているのは一方のＢＡＮＫであり、書き換えられていない一つ前の状態のＢＡＮＫの情報には必ず戻ることができる。
【００５７】
また、「ＲＥＶＩＳＩＯＮ」のエリアに格納されている改訂回数を示す番号を参照することにより、「ＢＡＮＫ０」および「ＢＡＮＫ１」の２つのうちの、いずれが旧く、いずれが新しいＴＯＣ情報であるかを知ることができる。
【００５８】
［フラッシュメモリ２への書き込み制御］
次に、この実施形態におけるフラッシュメモリ２へのデータの書き込み制御について、説明する。
【００５９】
図１および図２は、この実施の形態におけるフラッシュメモリ２へのデータ書き込み時の処理動作のフローチャートであり、これは、制御部１のＣＰＵ１１がＲＯＭ１２のプログラムに従って実行する処理を中心に記述したものである。
【００６０】
すなわち、制御部１は、フラッシュメモリ２への書き込み指示が発生したか否か判別し（ステップＳ１０１）、書き込み指示が発生していないと判別したときには、その他の処理を実行する（ステップＳ１０２）。
【００６１】
そして、ステップＳ１０１で、書き込み指示が発生したと判別したときには、制御部１は、書き込み対象ブロックおよび書き込み対象ページの論理アドレスを決定し（ステップＳ１０３）、当該論理アドレスのブロックの先頭のページの更新中フラグをオンにする（ステップＳ１０４）。
【００６２】
次に、論理上、制御部１の論理物理アドレス変換テーブル（ＲＡＭ１２内にある）に用意している予備の空きエリアに書き込み対象ブロックを退避すると共に、書き込み対象ブロックの論理アドレスと同じ論理アドレスのブロックを書き込める空きブロックエリアを作るようにする（ステップＳ１０５）。このステップＳ１０５の処理は、前述の図１０を参照して説明した通りである。
【００６３】
次に、制御部１は、書き込み対象ページよりも前のアドレス順位のすべてのページデータを、書き込み対象の元のブロックから、書き込み先のブロックエリアの対応するページにコピーする（ステップＳ１０６）。ただし、このとき、コピー先のブロックの先頭のページのスペアエリアの更新中フラグはオフのままとされる。
【００６４】
次に、制御部１は、書き込み対象ページのデータを、書き込み先のブロックエリアの対応するページに書き込む（ステップＳ１０７）。このステップＳ１０７までの処理は、従来の書き込み制御手順である図９のフローチャートのステップＳ１〜Ｓ７までの処理と同様である。
【００６５】
この実施形態では、ステップＳ１０７でページデータの書き込みが終了した後においては、従来のように即座に書き込み対象ページの後の残りのページをすべてコピーするのではなく、書き込みが終了したページの直後のページを、当該ブロックにおける次の書き込み開始位置として登録して待機する。
【００６６】
そして、その待機状態において、書き込み終了であるか否か判別し（図５のステップＳ１１１）、書き込み終了であれば、書き込み対象ページよりも後のすべてのページデータを、書き込み対象の元のブロックから、書き込み先のブロックエリアの対応するページにコピーする（ステップＳ１１２）。
【００６７】
そして、書き込み対象の元のブロックの、すべてのページのデータについて、書き換えが終了したら、制御部１は、論理上、予備エリアに退避していた書き込み対象の元のブロックのデータを消去する（ステップＳ１１３）。そして、この書き込み処理ルーチンを終了する。
【００６８】
また、ステップＳ１１１で、書き込み終了ではないと判別したときには、制御部１は、次の書き込み対象ブロックおよび書き込み対象ページの論理アドレスを決定する（ステップＳ１１４）。そして、決定した次の書き込み対象ページが、書き込み中の同一ブロック内のものであって、かつ、ステップＳ１０７で書き込んだページアドレスの後順位のアドレスであるか否か判別する（ステップＳ１１５）。
【００６９】
このステップＳ１１５で、次の書き込み対象ページが、書き込み中の同一ブロック内のものであって、かつ、前回、データを書き込んだページよりも後順位のアドレス位置のものであると判別したときには、制御部１は、前回、データを書き込んだページと、次の書き込み対象ページとの間のすべてのページのデータを、書き込み対象の元のブロックから、書き込み先のブロックエリアの対応するページにコピーする（ステップＳ１１６）。
【００７０】
そして、図１のステップＳ１０７に戻り、ステップＳ１１４で決定された書き込み対象ページにデータの書き込みを行なう。以下、次の書き込み対象ページが、書き込み中の同一ブロック内のものであって、かつ、前回データを書き込んだページよりも後順位のアドレス位置のものである間は、ステップＳ１１１〜ステップＳ１１６およびステップＳ１１６からステップＳ１０７に戻るルーチンを繰り返す。
【００７１】
ステップＳ１１５で、次の書き込み対象ページが、書き込み中の同一ブロック内のものでないと判別したときには、制御部１は、最後の書き込み対象ページよりも後のすべてのページデータを、書き込み対象の元のブロックから、書き込み先のブロックエリアの対応するページにコピーする（ステップＳ１１７）。
【００７２】
そして、書き込み対象の元のブロックの、すべてのページのデータについて、書き換えが終了したら、制御部１は、論理上、予備エリアに退避していた書き込み対象の元のブロックのデータを消去する（ステップＳ１１８）。そして、ステップＳ１０４に戻り、このステップＳ１０４以降の処理ステップを繰り返す。
【００７３】
したがって、この実施形態の書き込み方法においては、書き込み対象ページの指定が、図５において、▲１▼、▲２▼、▲３▼で示すように、同一ブロック内のページであって、アドレス順位が、順次、後順位となるようなものであった場合には、それらの▲１▼、▲２▼、▲３▼のページは、次のようにして、高速に書き込まれる。
【００７４】
すなわち、▲１▼のページの書き込みにおいては、先ず、▲１▼のページよりも前のページが、図５において、▲１▼−１で示すように、書き込み対象の元のブロック（コピー元のブロック）から、書き込み先のブロック（コピー先のブロック）にコピーされる。その後、図５において、▲１▼−２で示すように、▲１▼のページの書き込みがなされる。
【００７５】
引き続いて、▲１▼のページと、▲２▼のページの間のすべてのページが、図５において、▲２▼−１で示すように、書き込み対象の元のブロック（コピー元のブロック）から、書き込み先のブロック（コピー先のブロック）にコピーされる。その後、図５において、▲２▼−２で示すように、▲２▼のページの書き込みがなされる。
【００７６】
さらに、引き続いて、▲２▼のページと、▲３▼のページの間のすべてのページが、図５において、▲３▼−１で示すように、書き込み対象の元のブロック（コピー元のブロック）から、書き込み先のブロック（コピー先のブロック）にコピーされる。その後、図５において、▲３▼−２で示すように、▲３▼のページの書き込みがなされる。
【００７７】
以上のように、この発明によれば、１ページの書き込みを行なうごとに、１ブロック分の書き込みをすべて行なわなければならない従来の方法とは異なり、書き込み対象ページが、同一ブロック内のページであって、アドレス順位が、順次、後順位となるように発生する場合には、一つのブロック内において、必要なページのコピーと、当該書き込み対象ページの書き込みを繰り返すので、高速の書き込み処理が可能になる。
【００７８】
特に、前述した「ＥＸＴＥＲＮＡＬ」のエリアにおいては、文字コメントのデータについて、アドレス番号順であって、先順位の空きページエリアから順に書き込みを行なうように定められているので、この実施形態の書き込み制御方法が有効に働く。
【００７９】
つまり、例えば、パーソナルコンピュータで、複数個の用件についての文字コメントをそれぞれ入力した後、それらの複数個の用件についての文字コメントのデータをフラッシュメモリ２に書き込む場合、従来の場合であれば、文字コメントの１用件分毎に、１ブロック単位の書き込みを行なわなければならなかったが、この実施形態によれば、複数個の用件分の文字コメントのデータを、順次に１ブロック内に書き込むことが可能となるので、非常に高速の書き込みが可能になる。
【００８０】
また、この実施形態においては、以上のような書き込み処理の最中に、停電や電池切れなどの理由で、電源電圧が遮断された場合に、書き込み処理が完了しないことになることに対処するためのリセット処理は、次のようになされる。
【００８１】
図６は、この実施形態において、電源電圧が再投入されたときのリセット処理を説明するためのフローチャートである。
【００８２】
すなわち、制御部１は、電源電圧が再投入されると、図６のリセット処理をスタートさせ、先ず、各ブロックの先頭のページのスペアエリアの論理アドレスを検索して、同じ論理アドレスのブロックが２つあるか否か判別する（ステップＳ１２１）。
【００８３】
前述したように、論理上、予備エリアに退避された書き換え対象の元のブロックのページデータ上の論理アドレスは元のままであるので、書き換え先のブロックの論理アドレスと同じ状態となる。したがって、書き込み処理の途中で電源が遮断されたときには、論理アドレスが同一のブロックが２個存在することになる。ただし、書き換え対象の元のブロックでは更新中フラグがオンとされているので、更新中フラグがオフである書き換え先のブロックとは区別が可能である。
【００８４】
以上のことに基づいて、ステップＳ１２１で、論理アドレスが同一のブロックが２つあると判別したときには、制御部１は、書き込み処理の途中で電源が遮断されたと判断し、この実施形態では、それら２つのブロックの両方を残し、更新中フラグがオフであるブロック内をサーチし、アドレス順位が１ブロックの最後のページの方からみたときに、連続して空きとなっているページのうち、最も先順位のアドレスとなっているページを検出する（ステップＳ１２２）。
【００８５】
次に、制御部１は、検出したページを含めて、更新中フラグがオンであるブロックの当該ページ以降のページのデータを、更新中フラグがオフであるブロックの対応するページ位置にすべてコピーする（ステップＳ１２３）。コピーが終了したら、更新中フラグがオンであるブロックのデータは、すべて消去する（ステップＳ１２４）。そして、リセット処理を終了し、次の処理に移る。
【００８６】
また、ステップＳ１２１で、論理アドレスが同一のブロックは一つしかないと判別したときには、書き込み処理が途中のものは無いとして、このリセット処理をそのまま終了し、次の処理に移る。
【００８７】
以上のリセット処理により、書き込み処理の途中で電源が遮断されてしまったとしても、１ブロック内に連続して複数のページを書き込んだとしても、書き込み済みのページまでのデータは、保存されるという効果がある。
【００８８】
なお、上述のリセット処理の変形例として、ステップＳ１２２において、更新中フラグがオフであるブロック内をサーチし、アドレス順位が最後のページの方からみたときに、連続して空きとなっているページのうち、最も先順位のアドレスとなっているページを検出したら、当該ページアドレス位置を、当該更新中フラグがオフの状態のブロック（書き込み先ブロック）における、次の書き込み開始位置として登録して、図６のステップＳ１２３および１２４の処理は行なわずにリセット処理を終了するようにしても良い。
【００８９】
この場合には、リセット処理により、図１のステップＳ１０７が終了した段階になる。したがって、リセット処理の後は、図２のステップＳ１１１以降の処理が行なわれる状態になり、書き込み終了であれば、図６のステップＳ１２３および１２４の処理に等しいステップＳ１１２およびステップＳ１１３の処理を行ない、また、書き込み終了でなければ、次の書き込み対象ブロックおよびページを判別して、上述のような書き込み処理を行なう。
【００９０】
［変形例］
以上の実施形態の説明は、記録媒体がＮＡＮＤ型フラッシュメモリである場合であるが、この発明は、ＮＡＮＤ型フラッシュメモリと同様のアドレス制御を書き込み時に行なわなければならない記録媒体のすべてに適用可能である。
【００９１】
また、この発明が適用される電子機器は、ＩＣレコーダに限られるものでないことも言うまでもない。そして、フラッシュメモリは、電子機器に内蔵の場合に限らず、例えばフラッシュメモリがカード型メモリであって、挿脱可能なものであってもよい。
【００９２】
また、上述の実施形態では、ブロック単位の空きエリアを用意して、ページ単位に書き込みを行なう場合において、書き込み元と書き込み先のブロックの区別は、ページデータに含まれる更新中フラグを用いて行なうようにしたが、書き込み元と書き込み先のブロックの区別は、このようなフラグを用いる方法に限定されるものではない。例えば、書き込み元と書き込み先のブロックアドレスを常に記憶して管理するようにすれば、書き込み元と書き込み先のブロックの区別は可能である。
【００９３】
また、上述の実施形態の説明では、書き込み制御の管理は、論理物理アドレス変換テーブルを用いて行なうようにしたが、このような方法に限られるものでないことは勿論である。
【００９４】
また、上述の説明においては、ブロック内（大ブロック内）では、アドレスの小さいページ（小ブロック）から順番に昇順に書き込むようにした場合について説明したが、この発明は、アドレスの大きいページ（小ブロック）から順番に降順に書き込むようにする場合にも同様に適用できる。
【００９５】
【発明の効果】
以上説明したように、この発明によれば、フラッシュメモリのような記録媒体に対して、高速の書き込みが可能になる。
【図面の簡単な説明】
【図１】この発明による記録媒体の記録制御方法の実施形態を説明するためのフローチャートの一部である。
【図２】この発明による記録媒体の記録制御方法の実施形態を説明するためのフローチャートの一部である。
【図３】この発明による記録媒体の記録制御方法の実施形態が適用されるＩＣレコーダの構成例を示す図である。
【図４】フラッシュメモリのメモリエリア構造を説明するための図である。
【図５】この発明による記録媒体の記録制御方法の実施形態を説明するための図である。
【図６】この発明による記録媒体の記録制御方法におけるリセット処理の例を説明するためのフローチャートである。
【図７】ＮＡＮＤ型フラッシュメモリのデータ構成を説明するための図である。
【図８】ＮＡＮＤ型フラッシュメモリについての、従来の記録制御方法を説明するための図である。
【図９】ＮＡＮＤ型フラッシュメモリについての、従来の記録制御方法を説明するためのフローチャートである。
【図１０】ＮＡＮＤ型フラッシュメモリについての、従来の記録制御方法を説明するための図である。
【図１１】従来の記録媒体の記録制御方法におけるリセット処理の例を説明するためのフローチャートである。
【符号の説明】
１…制御部、２…フラッシュメモリ
Claims (8)
- 所定のデータ数の小ブロックをデータの読み書きの単位とし、前記小ブロックの複数個からなる大ブロックをデータの消去の単位とし、前記大ブロック内での前記小ブロックの書き込みはアドレス順になされる記録媒体への記録制御方法であって、
第１の前記小ブロックが含まれる第１の前記大ブロックのうち、前記第１の小ブロックのアドレスよりも前のアドレス順位の前記小ブロックを、データが消去された第２の前記大ブロックの対応するアドレスにコピーする第１のコピー工程と、
前記第２の大ブロックの、前記第１の小ブロックのアドレスに対応するアドレスにデータを書き込む第１の書き込み工程と、
次に書き込みがなされる第２の小ブロックが、前記第１の大ブロック内の、前記第１の小ブロックのアドレスより後のアドレス順位であるかを判別する判別工程と、
前記判別工程で、前記第２の小ブロックが、前記第１の大ブロック内の、前記第１の小ブロックのアドレスより後のアドレス順位であると判別したときに、前記第１の小ブロックと、前記第２の小ブロックとの間の前記小ブロックのデータを、前記第２の大ブロックの対応するアドレスにコピーする第２のコピー工程と、
前記第２のコピー工程の後、前記第２の大ブロックの、前記第２の小ブロックのアドレスに対応するアドレスにデータを書き込む第２の書き込み工程と、
前記判別工程で、前記第２の小ブロックが、前記第１の大ブロックとは異なる前記大ブロック内のものであると判別したときに、前記第１の大ブロックのうち、前記第１の小ブロックのアドレスより後のアドレス順位のすべての前記小ブロックのデータを、前記第２の大ブロックの対応するアドレスにコピーする第３のコピー工程と、
前記第３のコピー工程の後、前記第１の大ブロックのデータを消去する消去工程と
を備える
ことを特徴とする記録媒体への記録制御方法。 - 前記第２の書き込み工程の後には、前記判別工程に戻って、前記判別工程以降の処理を行なうようにする
ことを特徴とする請求項１に記載の記録媒体への記録制御方法。 - 請求項１に記載の記録媒体への記録制御方法において、
書き込み処理が途中で中断された後の復帰時には、
前記第２の大ブロックにおいて、アドレス順位が最後の前記小ブロックのアドレスから見たとき、連続して空きとなっている前記小ブロックのアドレスのうちの、最も先順位の前記小ブロッのクアドレスを検出する工程と、
前記第２の大ブロックの、前記最も先順位の前記小ブロックのアドレス以降のすべての前記小ブロックのアドレスに、前記第１の大ブロックの対応する前記小ブロックのデータをコピーする工程と、
前記第１の大ブロックのデータを消去する消去工程と
を行なうことを特徴とする記録媒体への記録制御方法。 - 請求項１に記載の記録媒体への記録制御方法において、
前記小ブロック単位の書き込みが途中で中断された後の復帰時には、前記第２の大ブロックのアドレス順位が最後の前記小ブロックのアドレスから見たとき、連続して空きとなっている前記小ブロックのアドレスのうちの、最も先順位の前記小ブロックのアドレスを、前記第２の大ブロックにおいて、次に書き込みを開始する前記小ブロックのアドレスとする
ことを特徴とする記録媒体への記録制御方法。 - 所定のデータ数の小ブロックをデータの読み書きの単位とし、前記小ブロックの複数個からなる大ブロックをデータの消去の単位とし、前記大ブロック内での前記小ブロックの書き込みはアドレス順になされる記録媒体への記録制御装置であって、
第１の前記小ブロックが含まれる第１の前記大ブロックのうち、前記第１の小ブロックのアドレスよりも前のアドレス順位の小ブロックを、データが消去された第２の前記大ブロックの対応するアドレスにコピーする第１のコピー手段と、
前記第２の大ブロックにおいて、前記第１の小ブロックのアドレスに対応するアドレスにデータを書き込む第１の書き込み手段と、
次に書き込みがなされる前記第２の小ブロックが、前記第１の大ブロック内の、前記第１の小ブロックのアドレスより後のアドレス順位であるかを判別する判別手段と、
前記判別手段で、前記第２の小ブロックが、前記第１の大ブロック内の、前記第１の小ブロックのアドレスより後のアドレス順位であると判別したときに、前記第１の小ブロックと、前記第２の小ブロックとの間の前記小ブロックのデータを、前記第２の大ブロックの対応するアドレスにコピーする第２のコピー手段と、
前記第２のコピー手段でコピーがなされた前記第２の大ブロックにおいて、前記第２の小ブロックのアドレスに対応するアドレスにデータを書き込む第２の書き込み手段と、
前記判別手段で、前記第２の小ブロックが、前記第１の大ブロックとは異なる前記大ブロック内のものであると判別したときに、前記第１の大ブロックのうち、前記第１の小ブロックのアドレスより後のアドレス順位のすべての前記小ブロックのデータを、前記第２の大ブロックの対応するアドレスにコピーする第３のコピー手段と、
前記第３のコピー手段でのコピー処理の後、前記第１の大ブロックのデータを消去する消去手段と
を備えることを特徴とする記録媒体への記録制御装置。 - 請求項５に記載の記録媒体への記録制御装置において、
前記第２の書き込み手段によるデータ書き込みの後に、前記判別手段による判別を再度行なう
ことを特徴とする記録媒体への記録制御装置。 - 請求項５に記載の記録媒体への記録制御装置において、
前記小ブロック単位の書き込みが途中で中断されたことを検出する検出手段と、
前記検出手段で、前記小ブロック単位の書き込みが途中で中断されたと検出したときに、前記第２の大ブロックにおいて、アドレス順位が最後の前記小ブロックアドレスから見たとき、連続して空きとなっている前記小ブロックのアドレスのうちの、最も先順位の前記小ブロックのアドレスを検出する手段と、
前記第２の大ブロックの、前記最も先順位の前記小ブロックのアドレス以降のすべての前記小ブロックのアドレスに、前記第１の大ブロックの対応する前記小ブロックのデータをコピーする手段と、
前記第１の大ブロックのデータを消去する手段と
を備えることを特徴とする記録媒体への記録制御装置。 - 請求項５に記載の記録媒体への記録制御装置において、
前記小ブロック単位の書き込みが途中で中断されたことを検出する検出手段と、
前記検出手段で、前記小ブロック単位の書き込みが途中で中断されたと検出したときに、前記第２の大ブロックのアドレス順位が最後の前記小ブロックアドレスから見たとき、連続して空きとなっている前記小ブロックのアドレスのうちの、最も先順位の前記小ブロックのアドレスを、前記第２の大ブロックにおいて、次に書き込みを開始する前記小ブロックのアドレスとする
ことを特徴とする記録媒体への記録制御装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003042983A JP3928724B2 (ja) | 2003-02-20 | 2003-02-20 | 記録媒体の記録制御方法および記録媒体の記録制御装置 |
| CNB2004800044979A CN100440167C (zh) | 2003-02-20 | 2004-01-27 | 记录媒体的记录控制方法及记录控制装置 |
| PCT/JP2004/000695 WO2004075064A1 (ja) | 2003-02-20 | 2004-01-27 | 記録媒体の記録制御方法及び記録制御装置 |
| US10/545,488 US20060153025A1 (en) | 2003-02-20 | 2004-01-27 | Recording medium recording control method and recording control device |
| KR1020057015190A KR20050111594A (ko) | 2003-02-20 | 2004-01-27 | 기록 매체의 기록 제어 방법 및 기록 제어장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003042983A JP3928724B2 (ja) | 2003-02-20 | 2003-02-20 | 記録媒体の記録制御方法および記録媒体の記録制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004264912A JP2004264912A (ja) | 2004-09-24 |
| JP3928724B2 true JP3928724B2 (ja) | 2007-06-13 |
Family
ID=32905384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003042983A Expired - Fee Related JP3928724B2 (ja) | 2003-02-20 | 2003-02-20 | 記録媒体の記録制御方法および記録媒体の記録制御装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20060153025A1 (ja) |
| JP (1) | JP3928724B2 (ja) |
| KR (1) | KR20050111594A (ja) |
| CN (1) | CN100440167C (ja) |
| WO (1) | WO2004075064A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI232466B (en) * | 2003-10-28 | 2005-05-11 | Prolific Technology Inc | Method for updating data of non-volatile memory |
| US7315916B2 (en) * | 2004-12-16 | 2008-01-01 | Sandisk Corporation | Scratch pad block |
| US7366826B2 (en) * | 2004-12-16 | 2008-04-29 | Sandisk Corporation | Non-volatile memory and method with multi-stream update tracking |
| JP2007025001A (ja) * | 2005-07-12 | 2007-02-01 | Sony Corp | 音声記録装置、音声記録方法及び音声記録プログラム |
| US9612954B2 (en) | 2008-12-31 | 2017-04-04 | Micron Technology, Inc. | Recovery for non-volatile memory after power loss |
| JP6447469B2 (ja) * | 2015-11-23 | 2019-01-09 | 株式会社デンソー | 書換システム |
| TWI643066B (zh) * | 2018-01-15 | 2018-12-01 | 慧榮科技股份有限公司 | 用來於一記憶裝置中重新使用關於垃圾收集的一目的地區塊之方法、記憶裝置及其控制器以及電子裝置 |
| JP7213712B2 (ja) * | 2019-02-14 | 2023-01-27 | キオクシア株式会社 | 不揮発性半導体記憶装置 |
| CN112416811B (zh) * | 2020-11-18 | 2024-02-27 | 深圳市硅格半导体有限公司 | 基于数据关联度的垃圾回收方法、闪存及装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6978342B1 (en) * | 1995-07-31 | 2005-12-20 | Lexar Media, Inc. | Moving sectors within a block of information in a flash memory mass storage architecture |
| US5930815A (en) * | 1995-07-31 | 1999-07-27 | Lexar Media, Inc. | Moving sequential sectors within a block of information in a flash memory mass storage architecture |
| US5860124A (en) * | 1996-09-30 | 1999-01-12 | Intel Corporation | Method for performing a continuous over-write of a file in nonvolatile memory |
| US6427184B1 (en) * | 1997-06-03 | 2002-07-30 | Nec Corporation | Disk drive with prefetch and writeback algorithm for sequential and nearly sequential input/output streams |
| US5937425A (en) * | 1997-10-16 | 1999-08-10 | M-Systems Flash Disk Pioneers Ltd. | Flash file system optimized for page-mode flash technologies |
| US6230241B1 (en) * | 1998-09-09 | 2001-05-08 | Cisco Technology, Inc. | Apparatus and method for transferring data in a data communications device |
| JP4441968B2 (ja) * | 1999-02-26 | 2010-03-31 | ソニー株式会社 | 記録方法、管理方法、及び記録装置 |
| KR100577380B1 (ko) * | 1999-09-29 | 2006-05-09 | 삼성전자주식회사 | 플래시 메모리와 그 제어 방법 |
| KR100703680B1 (ko) * | 1999-10-14 | 2007-04-05 | 삼성전자주식회사 | 플래시 파일 시스템 |
| US7020739B2 (en) * | 2000-12-06 | 2006-03-28 | Tdk Corporation | Memory controller, flash memory system having memory controller and method for controlling flash memory device |
| US7617352B2 (en) * | 2000-12-27 | 2009-11-10 | Tdk Corporation | Memory controller, flash memory system having memory controller and method for controlling flash memory device |
| KR100389867B1 (ko) * | 2001-06-04 | 2003-07-04 | 삼성전자주식회사 | 플래시 메모리 관리방법 |
| JP3692313B2 (ja) * | 2001-06-28 | 2005-09-07 | 松下電器産業株式会社 | 不揮発性メモリの制御方法 |
| US6678785B2 (en) * | 2001-09-28 | 2004-01-13 | M-Systems Flash Disk Pioneers Ltd. | Flash management system using only sequential write |
| JP3802411B2 (ja) * | 2001-12-20 | 2006-07-26 | 株式会社東芝 | 不揮発性半導体記憶装置のデータコピー方法 |
| JP2003280979A (ja) * | 2002-03-20 | 2003-10-03 | Toshiba Corp | 情報記憶装置 |
-
2003
- 2003-02-20 JP JP2003042983A patent/JP3928724B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-27 KR KR1020057015190A patent/KR20050111594A/ko not_active Application Discontinuation
- 2004-01-27 US US10/545,488 patent/US20060153025A1/en not_active Abandoned
- 2004-01-27 WO PCT/JP2004/000695 patent/WO2004075064A1/ja active Application Filing
- 2004-01-27 CN CNB2004800044979A patent/CN100440167C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004075064A1 (ja) | 2004-09-02 |
| CN1751296A (zh) | 2006-03-22 |
| CN100440167C (zh) | 2008-12-03 |
| US20060153025A1 (en) | 2006-07-13 |
| KR20050111594A (ko) | 2005-11-25 |
| JP2004264912A (ja) | 2004-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2242805C2 (ru) | Способ записи, способ управления и устройство для записи | |
| TWI375962B (en) | Data writing method for flash memory and storage system and controller using the same | |
| US7558904B2 (en) | Controller, data memory system, data rewriting method, and computer program product | |
| JP2008198208A (ja) | ホストデータ処理装置の動作方法、ホストデータ処理装置並びにデータ格納装置 | |
| JPWO2002054247A1 (ja) | データ記録装置及びフラッシュメモリに対するデータ書き込み方法 | |
| US6662269B1 (en) | Data rewriting apparatus, control method, and recording medium | |
| TW201217968A (en) | Data writing method, memory controller and memory storage apparatus | |
| KR20000048112A (ko) | 일괄 소거형 비휘발성 메모리 장치 및 플래시 메모리의제어 방법 | |
| JP3928724B2 (ja) | 記録媒体の記録制御方法および記録媒体の記録制御装置 | |
| JP3766396B2 (ja) | メモリ制御装置およびメモリ制御方法 | |
| JP2001325128A (ja) | ファイル管理方法、記録又は再生装置 | |
| JP4200362B2 (ja) | 記録媒体の記録制御方法、記録制御装置および電子機器 | |
| JP2001325134A (ja) | ディレクトリ設定方法、記録装置 | |
| JP2004326523A (ja) | 書き換え可能な不揮発性メモリを備えた記憶装置及び記憶装置用不揮発性メモリの制御方法 | |
| JP4000124B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
| JPH11120044A (ja) | データ処理装置、データ処理方法、データ処理システム及び記録媒体 | |
| JP4403338B2 (ja) | 情報処理装置、情報処理方法 | |
| JP4194518B2 (ja) | メモリコントローラ、フラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
| JP3624647B2 (ja) | 記憶装置、データ管理装置、データ管理システム、データ管理方法、ファイル管理装置、記録媒体及びファイル管理システム | |
| JP4580724B2 (ja) | 不揮発性メモリの制御方法 | |
| JP4055712B2 (ja) | データ管理装置、データ管理方法及びデータ管理システム | |
| JP2001331328A (ja) | 情報処理装置、情報処理方法 | |
| JP2008065646A (ja) | フラッシュメモリ制御システムとその制御方法 | |
| KR100449712B1 (ko) | 프린터의 보조 메모리 이용 방법 및 장치 | |
| JP2002007204A (ja) | 情報処理装置、情報処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060920 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070227 |
|
| LAPS | Cancellation because of no payment of annual fees |