JP2003280979A - 情報記憶装置 - Google Patents
情報記憶装置Info
- Publication number
- JP2003280979A JP2003280979A JP2002079299A JP2002079299A JP2003280979A JP 2003280979 A JP2003280979 A JP 2003280979A JP 2002079299 A JP2002079299 A JP 2002079299A JP 2002079299 A JP2002079299 A JP 2002079299A JP 2003280979 A JP2003280979 A JP 2003280979A
- Authority
- JP
- Japan
- Prior art keywords
- data
- write
- erase
- storage device
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/18—Flash erasure of all the cells in an array, sector or block simultaneously
Abstract
(57)【要約】
【課題】 不揮発性記憶装置を効果的にアクセスするこ
とができる情報記憶装置を提供する。 【解決手段】 本発明の情報記憶装置は、記憶媒体（１
−４）或いは不揮発性記憶装置（１−６）上にクリーン
ブロックポインタ（１−４ａ）を設ける。このクリーン
ブロックポインタ（１−４ａ）は、イレースブロックア
ドレスとライトイネーブルポインタとを格納する。ＭＰ
Ｕ（１−３）は、データライト時に、このクリーンブロ
ックポインタを参照することにより、データの書き込み
が追記ライトであるか否かを判断することができる。
とができる情報記憶装置を提供する。 【解決手段】 本発明の情報記憶装置は、記憶媒体（１
−４）或いは不揮発性記憶装置（１−６）上にクリーン
ブロックポインタ（１−４ａ）を設ける。このクリーン
ブロックポインタ（１−４ａ）は、イレースブロックア
ドレスとライトイネーブルポインタとを格納する。ＭＰ
Ｕ（１−３）は、データライト時に、このクリーンブロ
ックポインタを参照することにより、データの書き込み
が追記ライトであるか否かを判断することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、情報記憶装置に関
し、特に、SD(Secure Digital)カードなどのメモリカー
ドに関する。
し、特に、SD(Secure Digital)カードなどのメモリカー
ドに関する。
【０００２】
【従来の技術】フラッシュメモリに代表される、イレー
ス最小単位（データイレースブロック）がライト最小単
位（データライトブロック）よりも大きい不揮発性記憶
装置に対して追記ライトを行いたい場合、データのライ
ト動作だけでなく、既存データの移動作業を行ってい
る。
ス最小単位（データイレースブロック）がライト最小単
位（データライトブロック）よりも大きい不揮発性記憶
装置に対して追記ライトを行いたい場合、データのライ
ト動作だけでなく、既存データの移動作業を行ってい
る。
【０００３】このデータの移動作業は、不揮発性記憶装
置に対して新たなデータ消去ブロックの領域を用意し、
その領域にデータをコピーするとともに、追記ライトデ
ータを当該領域にライトしている。
置に対して新たなデータ消去ブロックの領域を用意し、
その領域にデータをコピーするとともに、追記ライトデ
ータを当該領域にライトしている。
【０００４】以下、この「データの移動作業」について
説明する。
説明する。
【０００５】この移動作業は、NANDタイプのフラッシュ
メモリやANDタイプのフラッシュメモリなどの、データ
ビットを1→0、または0→1の片方向のみにしかライトで
きない不揮発性記憶装置に対して用いるものである。
メモリやANDタイプのフラッシュメモリなどの、データ
ビットを1→0、または0→1の片方向のみにしかライトで
きない不揮発性記憶装置に対して用いるものである。
【０００６】例えば、NANDタイプのフラッシュメモリで
は、1→0の片方向へのライトしかできないため、すでに
データが0である領域に1をライトしようと試みてもライ
ト結果が反映されず、結果が0のままとなる。
は、1→0の片方向へのライトしかできないため、すでに
データが0である領域に1をライトしようと試みてもライ
ト結果が反映されず、結果が0のままとなる。
【０００７】つまり、ライトを行いたい不揮発性記憶装
置の全領域のデータの初期値が1でない限り、ライトし
ようとするデータとライトされたデータが一致しない可
能性がある。ライトを行いたい領域のデータを1にする
唯一の方法は、そのアドレスに対してイレースコマンド
を発行することである。
置の全領域のデータの初期値が1でない限り、ライトし
ようとするデータとライトされたデータが一致しない可
能性がある。ライトを行いたい領域のデータを1にする
唯一の方法は、そのアドレスに対してイレースコマンド
を発行することである。
【０００８】ここで、ホストからの1番目のコマンドと
して8KBの新規ライト、次に2番目のコマンドとしてその
続きから8KBのライト(追記ライト)が発行されたとす
る。2番目のライトは追記ライトなので、不揮発性記憶
装置内部の領域に追記を行おうと試みるが、ライトを行
いたい領域のデータがすべて1（イレースされている）
かどうかが保証されていないため、ライトしようとする
データとライトされたデータが一致しない可能性があ
る。
して8KBの新規ライト、次に2番目のコマンドとしてその
続きから8KBのライト(追記ライト)が発行されたとす
る。2番目のライトは追記ライトなので、不揮発性記憶
装置内部の領域に追記を行おうと試みるが、ライトを行
いたい領域のデータがすべて1（イレースされている）
かどうかが保証されていないため、ライトしようとする
データとライトされたデータが一致しない可能性があ
る。
【０００９】よって、この領域の代替として、新規ライ
ト用領域を用意しその領域をイレースし、全領域が1と
なった領域を準備する。次に、既存データを新規ライト
用領域にコピーする。
ト用領域を用意しその領域をイレースし、全領域が1と
なった領域を準備する。次に、既存データを新規ライト
用領域にコピーする。
【００１０】その後、ホストからの追記ライトデータを
ライトし、以前使用していたライト用領域に無効化処理
を行う。上記処理が既存データの移動処理に必要な処理
である。
ライトし、以前使用していたライト用領域に無効化処理
を行う。上記処理が既存データの移動処理に必要な処理
である。
【００１１】
【発明が解決しようとする課題】フラッシュメモリは不
揮発性かつ書き換えが可能であるなどの長所を持つ反
面、物理的な上書きが禁じられている場合がある。ま
た、一般的にイレースやライトの速度は、リード速度と
比較すると遅い。
揮発性かつ書き換えが可能であるなどの長所を持つ反
面、物理的な上書きが禁じられている場合がある。ま
た、一般的にイレースやライトの速度は、リード速度と
比較すると遅い。
【００１２】さらに、イレースの最小単位がリード・ラ
イト最小単位より大きい場合、ある一部分の領域のデー
タのみを書き換えたい場合においても「既存データの移
動作業」に代表される、フラッシュメモリ内の既存デー
タのコピーやイレースが必要であるなど、データライト
以外に必要な作業が多く、ライト動作を高速化すること
ができないという問題があった。
イト最小単位より大きい場合、ある一部分の領域のデー
タのみを書き換えたい場合においても「既存データの移
動作業」に代表される、フラッシュメモリ内の既存デー
タのコピーやイレースが必要であるなど、データライト
以外に必要な作業が多く、ライト動作を高速化すること
ができないという問題があった。
【００１３】本発明は、上記実情に鑑みてなされたもの
であり、フラッシュメモリに代表される特性を持つ不揮
発性記憶装置を効果的にアクセスすることができる情報
記憶装置を提供することを目的とする。
であり、フラッシュメモリに代表される特性を持つ不揮
発性記憶装置を効果的にアクセスすることができる情報
記憶装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】したがって、上記目的を
達成するために、本発明は、データイレースブロックが
データライトブロックよりも大きい不揮発性記憶装置を
具備する情報記憶装置において、ホストからのライトコ
マンドに基づいて前記不揮発性記憶装置をイレースする
イレース手段と、前記イレース手段によってイレースさ
れた前記不揮発性記憶装置のイレース領域のアドレス
と、前記イレース領域のうち、データが書き込まれたラ
イトブロックまでの位置を示す情報とを格納するクリー
ンブロックポインタと、前記ライトコマンドのデータを
前記イレース手段によってイレースされた前記不揮発性
記憶装置のイレース領域に、書き込めるか否かを前記ク
リーンブロックポインタに基づいて、判断する判断手段
と、前記判断手段によって、データを書き込めると判断
された場合に、前記イレース領域に前記ライトコマンド
のデータを書き込む書き込み手段とを具備することを特
徴とする情報記憶装置、である。
達成するために、本発明は、データイレースブロックが
データライトブロックよりも大きい不揮発性記憶装置を
具備する情報記憶装置において、ホストからのライトコ
マンドに基づいて前記不揮発性記憶装置をイレースする
イレース手段と、前記イレース手段によってイレースさ
れた前記不揮発性記憶装置のイレース領域のアドレス
と、前記イレース領域のうち、データが書き込まれたラ
イトブロックまでの位置を示す情報とを格納するクリー
ンブロックポインタと、前記ライトコマンドのデータを
前記イレース手段によってイレースされた前記不揮発性
記憶装置のイレース領域に、書き込めるか否かを前記ク
リーンブロックポインタに基づいて、判断する判断手段
と、前記判断手段によって、データを書き込めると判断
された場合に、前記イレース領域に前記ライトコマンド
のデータを書き込む書き込み手段とを具備することを特
徴とする情報記憶装置、である。
【００１５】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態に係る情報記憶装置について説明する。
実施の形態に係る情報記憶装置について説明する。
【００１６】図１は、本発明の実施の形態に係る情報記
憶装置を示す図である。
憶装置を示す図である。
【００１７】同図に示すように、本発明の実施の形態に
係る情報記憶装置１は、ホストモジュールインターフェ
イス１−１、不揮発性記憶媒体１−２、MPU１−３、一
時記憶媒体１−４、不揮発背記憶装置用インターフェイ
ス１−５及び不揮発性記憶装置１−６を具備している。
係る情報記憶装置１は、ホストモジュールインターフェ
イス１−１、不揮発性記憶媒体１−２、MPU１−３、一
時記憶媒体１−４、不揮発背記憶装置用インターフェイ
ス１−５及び不揮発性記憶装置１−６を具備している。
【００１８】ホストモジュールインターフェイス１−１
は、ホストコントローラ１−１との情報の送受信をす
る。
は、ホストコントローラ１−１との情報の送受信をす
る。
【００１９】不揮発性記憶媒体１−２は、MPU１−３を
制御するファームウェアを格納する。
制御するファームウェアを格納する。
【００２０】MPU１−３は、本発明の実施の形態に係る
情報記憶装置のライト動作の制御の他、情報記憶装置全
体の制御を司り、不揮発性記憶媒体１−２に格納された
プログラムに基づいて、ホストコントローラ２からの要
求を解釈し、不揮発性記憶装置１−６に対してコマンド
の発行やデータ転送などのアクセスを行なう。
情報記憶装置のライト動作の制御の他、情報記憶装置全
体の制御を司り、不揮発性記憶媒体１−２に格納された
プログラムに基づいて、ホストコントローラ２からの要
求を解釈し、不揮発性記憶装置１−６に対してコマンド
の発行やデータ転送などのアクセスを行なう。
【００２１】一時記憶媒体１−４は、MPU１−３の作業
領域であり、不揮発性記憶装置１−６へのライト時やリ
ード時にデータを一時的に格納する際に使用されるだけ
ではなく、不揮発性記憶装置１−６へのアクセスやホス
トコントローラ２とのアクセスに必要な変数を格納す
る。また、一時記憶媒体１−４には、本発明の実施の形
態における情報記憶装置において使用されるクリーンブ
ロックポインタ１−４ａが格納される。このクリーンブ
ロックポインタ１−４ａの具体的な構成については、後
述する。
領域であり、不揮発性記憶装置１−６へのライト時やリ
ード時にデータを一時的に格納する際に使用されるだけ
ではなく、不揮発性記憶装置１−６へのアクセスやホス
トコントローラ２とのアクセスに必要な変数を格納す
る。また、一時記憶媒体１−４には、本発明の実施の形
態における情報記憶装置において使用されるクリーンブ
ロックポインタ１−４ａが格納される。このクリーンブ
ロックポインタ１−４ａの具体的な構成については、後
述する。
【００２２】不揮発性記憶装置用インターフェイス１−
５は、不揮発性記憶装置１−６とＭＰＵ１−３及びホス
トコントローラ２との情報の送受信を行なう。
５は、不揮発性記憶装置１−６とＭＰＵ１−３及びホス
トコントローラ２との情報の送受信を行なう。
【００２３】ホストコントローラ２は、記憶装置１に対
してリード、ライト、イレースなどのアクセスを行なう
装置であり、例えば、パーソナルコンピュータである。
してリード、ライト、イレースなどのアクセスを行なう
装置であり、例えば、パーソナルコンピュータである。
【００２４】次に、本発明の実施の形態に係る情報記憶
装置の動作について説明する。
装置の動作について説明する。
【００２５】ホストコントローラ2からリード命令が発
行された場合、ＭＰＵ１−３は、リードアドレスを解釈
し、一次記憶媒体１−４を作業領域とし、不揮発性記憶
装置用インターフェイス１−５を介して、不揮発性記憶
装置１−６にリードコマンドを発行する。この装置から
リードされたデータは、一次記憶媒体１−４に格納され
た後、ＭＰＵ１−３の制御により、ホストコントローラ
2に送られる。
行された場合、ＭＰＵ１−３は、リードアドレスを解釈
し、一次記憶媒体１−４を作業領域とし、不揮発性記憶
装置用インターフェイス１−５を介して、不揮発性記憶
装置１−６にリードコマンドを発行する。この装置から
リードされたデータは、一次記憶媒体１−４に格納され
た後、ＭＰＵ１−３の制御により、ホストコントローラ
2に送られる。
【００２６】ホストコントローラ2からライト命令が発
行された場合、ＭＰＵ１−３はライトアドレスを解釈し
た後、ライトデータを一次記憶媒体１−４に格納し、不
揮発性記憶装置用インターフェイス１−５を介して、不
揮発性記憶装置１−６にライトコマンドを発行し、ライ
ト動作を行なう。
行された場合、ＭＰＵ１−３はライトアドレスを解釈し
た後、ライトデータを一次記憶媒体１−４に格納し、不
揮発性記憶装置用インターフェイス１−５を介して、不
揮発性記憶装置１−６にライトコマンドを発行し、ライ
ト動作を行なう。
【００２７】一次記憶媒体１−４には、クリーンブロッ
クポインタと呼ばれる変数が格納されており、ホストコ
ントローラから発行されたライトデータを効果的に処理
をするために必要な機能を有している。
クポインタと呼ばれる変数が格納されており、ホストコ
ントローラから発行されたライトデータを効果的に処理
をするために必要な機能を有している。
【００２８】図2にクリーンブロックポインタの構成を
示す。
示す。
【００２９】クリーンブロックポインタ１−４ａは、デ
ータイレースブロックアドレスとライトイネーブルポイ
ンタにより構成されており、このアドレスのライトポイ
ンタブロック目以降の領域にライトが可能であることを
示している。
ータイレースブロックアドレスとライトイネーブルポイ
ンタにより構成されており、このアドレスのライトポイ
ンタブロック目以降の領域にライトが可能であることを
示している。
【００３０】図2の例では、クリーンブロックポインタ
に0X1000イレースブロックアドレスの情報が記載され、
ライトイネーブルポインタとして０Ｘ００３の情報が記
載さており、３ライトブロックまではデータはライトさ
れているなどの理由で上書きライトが禁止されている領
域であることを示している。
に0X1000イレースブロックアドレスの情報が記載され、
ライトイネーブルポインタとして０Ｘ００３の情報が記
載さており、３ライトブロックまではデータはライトさ
れているなどの理由で上書きライトが禁止されている領
域であることを示している。
【００３１】ここで、データイレースブロックがデータ
リード/ライトブロックより大きな不揮発性記憶装置に
データを追記ライトする場合について説明する。
リード/ライトブロックより大きな不揮発性記憶装置に
データを追記ライトする場合について説明する。
【００３２】本実施の形態においては、データイレース
ブロックを16KB、データリード/ライトブロックを8KBと
し、ホストコントローラから8KBのライトを行なうコマ
ンドが2回発行された場合について説明する。
ブロックを16KB、データリード/ライトブロックを8KBと
し、ホストコントローラから8KBのライトを行なうコマ
ンドが2回発行された場合について説明する。
【００３３】図３は、不揮発性記憶装置に書き込まれる
データとクリーンブロックポインタとの関係を示す図、
図４は、イレース時の処理を説明するためのフロチャー
ト、図５は、データライト時の動作を説明するためのフ
ロチャートである。
データとクリーンブロックポインタとの関係を示す図、
図４は、イレース時の処理を説明するためのフロチャー
ト、図５は、データライト時の動作を説明するためのフ
ロチャートである。
【００３４】ホストコントローラから新規の8KBのライ
トコマンドが発行されると、MPUは、従来方式通り、こ
のライト用の領域を確保するために不揮発性記憶装置を
イレースし、書き込み可能な領域を作成する（図４：S
１）。このときに、一次記憶媒体に格納されたクリーン
ブロックポインタを更新する（図４：S２、S３）。
トコマンドが発行されると、MPUは、従来方式通り、こ
のライト用の領域を確保するために不揮発性記憶装置を
イレースし、書き込み可能な領域を作成する（図４：S
１）。このときに、一次記憶媒体に格納されたクリーン
ブロックポインタを更新する（図４：S２、S３）。
【００３５】Xイレースブロックアドレスをイレースし
たとすると、クリーンブロックポインタのイレースブロ
ックアドレス（CBP-Addr）にXを、ライトイネーブルポ
インタ(CBP-Wp)に0を格納する。これにより、イレース
処理を終了する。
たとすると、クリーンブロックポインタのイレースブロ
ックアドレス（CBP-Addr）にXを、ライトイネーブルポ
インタ(CBP-Wp)に0を格納する。これにより、イレース
処理を終了する。
【００３６】次に、図５を参照して、ライト処理につい
て説明する。
て説明する。
【００３７】まず、ライトコマンドのライトアドレスが
イレースブロックアドレスと一致しているか否かの判断
が行なわれる（S１１）。S１１において、一致していな
いと判断された場合には、ライト用の新領域を確保して
（S１２）、当該ライト用の新領域に対してイレース処
理を実行する（S１３）。
イレースブロックアドレスと一致しているか否かの判断
が行なわれる（S１１）。S１１において、一致していな
いと判断された場合には、ライト用の新領域を確保して
（S１２）、当該ライト用の新領域に対してイレース処
理を実行する（S１３）。
【００３８】次に、クリーンブロックポインタのイレー
スブロックアドレスに、ライト用新領域のアドレスを格
納し（S１４）、ライトイネーブルポインタの「０」を
格納する（S１５）。その後、データの書き込みを行い
（S１６）、ライトイネーブルポインタの更新を行う（S
１９）。
スブロックアドレスに、ライト用新領域のアドレスを格
納し（S１４）、ライトイネーブルポインタの「０」を
格納する（S１５）。その後、データの書き込みを行い
（S１６）、ライトイネーブルポインタの更新を行う（S
１９）。
【００３９】一方、S１１において、ライトコマンドの
ライトアドレスがイレースブロックアドレスと一致して
いると判断された場合には、次に、ライトアドレスとラ
イトイネーブルポインタとの比較を行う（S１７）。
ライトアドレスがイレースブロックアドレスと一致して
いると判断された場合には、次に、ライトアドレスとラ
イトイネーブルポインタとの比較を行う（S１７）。
【００４０】本実施の形態においては、１イレースブロ
ックを１６ＫＢ、１ライトブロックを８ＫＢの場合を想
定しているので、ライトイネーブルポインタがイレース
ブロックアドレスよりも２ライトブロック目を示してい
る場合には、追記を行なうことができないと判断され
る。
ックを１６ＫＢ、１ライトブロックを８ＫＢの場合を想
定しているので、ライトイネーブルポインタがイレース
ブロックアドレスよりも２ライトブロック目を示してい
る場合には、追記を行なうことができないと判断され
る。
【００４１】S1７における比較の結果、追記が不可能で
あると判断された場合には、S１２の処理に移る。一
方、追記が可能であると判断された場合には、データを
つい嫌いとして（S１８）、その後、データの書き込み
を行い（S１６）、ライトイネーブルポインタの更新を
行う（S１９）。
あると判断された場合には、S１２の処理に移る。一
方、追記が可能であると判断された場合には、データを
つい嫌いとして（S１８）、その後、データの書き込み
を行い（S１６）、ライトイネーブルポインタの更新を
行う（S１９）。
【００４２】すなわち、本発明の実施の形態の情報記憶
装置によれば、クリーンブロックポインタを参照するこ
とで、この領域がライト可能であることが判断できるの
で、ライト可能であれば、その領域に8KBのデータをラ
イトする。
装置によれば、クリーンブロックポインタを参照するこ
とで、この領域がライト可能であることが判断できるの
で、ライト可能であれば、その領域に8KBのデータをラ
イトする。
【００４３】同時に、何ライトブロックまでデータがラ
イトされているかをクリーンブロックポインタに記録す
ることにより、先頭の8KB以外はライト可能であること
を示す。ここでは、8KB=1ライトブロックなので、クリ
ーンブロックポインタに1を格納する。
イトされているかをクリーンブロックポインタに記録す
ることにより、先頭の8KB以外はライト可能であること
を示す。ここでは、8KB=1ライトブロックなので、クリ
ーンブロックポインタに1を格納する。
【００４４】別のライトコマンドとして、続きのアドレ
スに対して8KB分のライト（追記ライト）が発行された
場合、ライトアドレスとクリーンブロックポインタを比
較し、追記が可能であることが確認できれば、データの
移動作業を行わずに同領域に追記ライトを行なう。この
ような手順を踏むことにより、使用領域は1イレースブ
ロック、イレース回数1回、ライト回数2回必要となる。
スに対して8KB分のライト（追記ライト）が発行された
場合、ライトアドレスとクリーンブロックポインタを比
較し、追記が可能であることが確認できれば、データの
移動作業を行わずに同領域に追記ライトを行なう。この
ような手順を踏むことにより、使用領域は1イレースブ
ロック、イレース回数1回、ライト回数2回必要となる。
【００４５】図３に示した例においては、従来の方式に
比して、使用領域が1イレースブロック分、イレース回
数1回分、ライト回数1回分、無効化処理1回分の処理が
削減できる。
比して、使用領域が1イレースブロック分、イレース回
数1回分、ライト回数1回分、無効化処理1回分の処理が
削減できる。
【００４６】以上のように、本発明の実施の形態におい
ては、ライトコマンドが複数回発行され、これが同じイ
レースブロックの領域に追記ライトとなる場合に不揮発
性記憶装置へのアクセスを削減する効果があり、高速化
を図ることができる。
ては、ライトコマンドが複数回発行され、これが同じイ
レースブロックの領域に追記ライトとなる場合に不揮発
性記憶装置へのアクセスを削減する効果があり、高速化
を図ることができる。
【００４７】＜他の実施の形態＞次に、本発明の他の実
施の形態に係る情報記憶装置について説明する。
施の形態に係る情報記憶装置について説明する。
【００４８】上述の実施の形態においては、クリーンブ
ロックポインタが１つの場合について説明したが、本発
明の実施の形態においては、一時記憶媒体に複数のクリ
ーンブロックポインタを具備した場合について説明す
る。
ロックポインタが１つの場合について説明したが、本発
明の実施の形態においては、一時記憶媒体に複数のクリ
ーンブロックポインタを具備した場合について説明す
る。
【００４９】まず、前提として、ホストコントローラか
らのライトコマンドが、図６（ａ）に示すように2領域
に対して交互に発行されたとする。
らのライトコマンドが、図６（ａ）に示すように2領域
に対して交互に発行されたとする。
【００５０】図６（ｂ）は、クリーンポインタが１つの
場合の情報記憶装置の動作を説明するための図であり、
図６（ｃ）は、クリーンポインタが２つの場合の情報記
憶装置の動作を説明するための図である。
場合の情報記憶装置の動作を説明するための図であり、
図６（ｃ）は、クリーンポインタが２つの場合の情報記
憶装置の動作を説明するための図である。
【００５１】同図において、クリーンブロックポインタ
CBP-1、CBP-2は、1次記憶媒体上に格納されているクリ
ーンブロックポインタの値であり、上段はクリーンブロ
ックポインタのアドレス(CBP-Addr)、下段はライトイネ
ーブルポインタ(CBP-Wp)を示している。
CBP-1、CBP-2は、1次記憶媒体上に格納されているクリ
ーンブロックポインタの値であり、上段はクリーンブロ
ックポインタのアドレス(CBP-Addr)、下段はライトイネ
ーブルポインタ(CBP-Wp)を示している。
【００５２】図６（ｂ）に示すように、クリーンブロッ
クポインタが1つしか実装されていない場合に、アドレ
スXとアドレスYに対してライトが発行されると、アドレ
スYへのライトが行われると同時に、アドレスXに対して
のクリーンブロックポインタが書き換えられてしまい、
このアドレスXに対するクリーンブロックポインタ情報
を失ってしまう。
クポインタが1つしか実装されていない場合に、アドレ
スXとアドレスYに対してライトが発行されると、アドレ
スYへのライトが行われると同時に、アドレスXに対して
のクリーンブロックポインタが書き換えられてしまい、
このアドレスXに対するクリーンブロックポインタ情報
を失ってしまう。
【００５３】このため、アドレスXに追記ライトが発行
されたとしても、その追記ライトをする領域がライト可
能であるかどうかの判別ができないため、従来方式のよ
うに移動作業を行う必要がある。これはクリーンブロッ
クポインタを実装しない場合と全く同じ手順であり効果
が発揮できない。
されたとしても、その追記ライトをする領域がライト可
能であるかどうかの判別ができないため、従来方式のよ
うに移動作業を行う必要がある。これはクリーンブロッ
クポインタを実装しない場合と全く同じ手順であり効果
が発揮できない。
【００５４】本発明の他の実施の形態に係る情報記憶装
置は、クリーンブロックポインタを2つ実装し、このポ
インタ(CBP-1,CBP-2)を交互に使用するものである。図
６（ｃ）は、クリーンブロックポインタを２つ実装した
場合の情報記憶装置の動作を説明するための図である。
置は、クリーンブロックポインタを2つ実装し、このポ
インタ(CBP-1,CBP-2)を交互に使用するものである。図
６（ｃ）は、クリーンブロックポインタを２つ実装した
場合の情報記憶装置の動作を説明するための図である。
【００５５】アドレスXにライトが発行されると、ライ
トポインタ情報はCBP-1に格納され、アドレスYにライト
が発行されると、ライトポインタはCBP-2に格納され
る。本発明の他の実施の形態においては、クリーンブロ
ックポインタが2つあるため、アドレスX,Yの両方の情報
を記憶する。
トポインタ情報はCBP-1に格納され、アドレスYにライト
が発行されると、ライトポインタはCBP-2に格納され
る。本発明の他の実施の形態においては、クリーンブロ
ックポインタが2つあるため、アドレスX,Yの両方の情報
を記憶する。
【００５６】ここで、アドレスXに追記ライトが発行さ
れた場合、CBP-1のライトポインタ情報を、アドレスYに
追記ライトが発行された場合、CBP-2のライトポインタ
情報を参照することにより、不揮発性記憶装置に対して
追記ライトが可能となる。
れた場合、CBP-1のライトポインタ情報を、アドレスYに
追記ライトが発行された場合、CBP-2のライトポインタ
情報を参照することにより、不揮発性記憶装置に対して
追記ライトが可能となる。
【００５７】すなわち、クリーンブロックポインタの実
装数を増加させると、多くの領域のライトポインタ情報
を記憶することができるため、よりランダムに近いライ
トアドレス発行に対して追記ライトを効率的に行なうこ
とができる。
装数を増加させると、多くの領域のライトポインタ情報
を記憶することができるため、よりランダムに近いライ
トアドレス発行に対して追記ライトを効率的に行なうこ
とができる。
【００５８】図６に示した例についていえば、クリーン
ブロックポインタが１つの場合には、図６（ａ）に示し
たライトコマンドの場合、使用領域は４つであり、ライ
ト動作は６回必要となるのに対し、クリーンブロックポ
インタが２つの場合には、使用領域は２つ、ライト動作
は４回ですむ。
ブロックポインタが１つの場合には、図６（ａ）に示し
たライトコマンドの場合、使用領域は４つであり、ライ
ト動作は６回必要となるのに対し、クリーンブロックポ
インタが２つの場合には、使用領域は２つ、ライト動作
は４回ですむ。
【００５９】なお、上記実施の形態においては、クリー
ンブロックポインタを一時記憶媒体に設けた例について
説明したが、クリーンブロックポインタを不揮発性記憶
装置内に設けてもよい。
ンブロックポインタを一時記憶媒体に設けた例について
説明したが、クリーンブロックポインタを不揮発性記憶
装置内に設けてもよい。
【００６０】以下、クリーンブロックポインタを不揮発
性記憶装置内に設けた場合の動作について、図７のフロ
チャートを参照して説明する。
性記憶装置内に設けた場合の動作について、図７のフロ
チャートを参照して説明する。
【００６１】ここでは、クリーンブロックポインタを、
ライトデータと共に不揮発性記憶装置内に実装した場合
を考える。このライト時のフローを図7に示す。
ライトデータと共に不揮発性記憶装置内に実装した場合
を考える。このライト時のフローを図7に示す。
【００６２】ライト開始時に、まず、不揮発性記憶装置
内のクリーンブロックポインタをリードする点、データ
を不揮発性記憶装置にライトする際に同時にクリーンブ
ロックポインタ情報もライトする点が、一次記憶媒体上
に実装した場合と異なっている。
内のクリーンブロックポインタをリードする点、データ
を不揮発性記憶装置にライトする際に同時にクリーンブ
ロックポインタ情報もライトする点が、一次記憶媒体上
に実装した場合と異なっている。
【００６３】まず始めに、データライト開始時に、ホス
トからのライトブロックアドレスに対応する不揮発性記
憶装置アドレスからクリーンブロックポインタをリード
する（S２１）。そのアドレスに何もライトされていな
い場合は、全領域0や全領域1などのイレース後の値が格
納されており、ライトされた後ではクリーンブロックポ
インタの値が格納されていると解釈できる。これによ
り、クリーンブロックポインタの値からこのアドレスに
データがライトされているかが確認できる。
トからのライトブロックアドレスに対応する不揮発性記
憶装置アドレスからクリーンブロックポインタをリード
する（S２１）。そのアドレスに何もライトされていな
い場合は、全領域0や全領域1などのイレース後の値が格
納されており、ライトされた後ではクリーンブロックポ
インタの値が格納されていると解釈できる。これによ
り、クリーンブロックポインタの値からこのアドレスに
データがライトされているかが確認できる。
【００６４】このように、クリーンブロックポインタの
値が有効であるか否かの判断が行われ（S22）、有効で
はないと、すなわち、イレース後の値ではないと判断さ
れた場合には、ライト用の新領域を確保して（S２
３）、当該ライト用の新領域に対してイレース処理を実
行する（S２４）。
値が有効であるか否かの判断が行われ（S22）、有効で
はないと、すなわち、イレース後の値ではないと判断さ
れた場合には、ライト用の新領域を確保して（S２
３）、当該ライト用の新領域に対してイレース処理を実
行する（S２４）。
【００６５】次に、クリーンブロックポインタのイレー
スブロックアドレスに、ライト用新領域のアドレスを格
納し（S２５）、ライトイネーブルポインタの「０」を
格納する（S２６）。
スブロックアドレスに、ライト用新領域のアドレスを格
納し（S２５）、ライトイネーブルポインタの「０」を
格納する（S２６）。
【００６６】その後、データ（新規ライト）及びクリー
ンブロックポインタの書き込みを行うとともに（S２
７）、ライトイネーブルポインタの更新を行う。
ンブロックポインタの書き込みを行うとともに（S２
７）、ライトイネーブルポインタの更新を行う。
【００６７】一方、S２２において、クリーンブロック
ポインタの値が有効であると判断された場合には、次
に、一次記憶媒体上にクリーンポインタを格納した場合
と同様に、ライトアドレスを解析し、追記が可能かどう
かの判定を行う（S2８）。
ポインタの値が有効であると判断された場合には、次
に、一次記憶媒体上にクリーンポインタを格納した場合
と同様に、ライトアドレスを解析し、追記が可能かどう
かの判定を行う（S2８）。
【００６８】すなわち、ライトアドレスと、クリーンブ
ロックポインタのイレースブロックアドレスとを比較し
て、一致していれば追記不可能であると判断し、S２３
の処理に移る。
ロックポインタのイレースブロックアドレスとを比較し
て、一致していれば追記不可能であると判断し、S２３
の処理に移る。
【００６９】一方、S２８において、一致していない場
合には、追記可能であると判断し、データデータ（追記
ライト）及びクリーンブロックポインタの書き込みを行
うとともに（S２９）、ライトイネーブルポインタの更
新を行う。このクリーンブロックポインタは、次回この
アドレスへライト動作が行われたときにリードされ、参
照される。
合には、追記可能であると判断し、データデータ（追記
ライト）及びクリーンブロックポインタの書き込みを行
うとともに（S２９）、ライトイネーブルポインタの更
新を行う。このクリーンブロックポインタは、次回この
アドレスへライト動作が行われたときにリードされ、参
照される。
【００７０】このように、クリーンブロックポインタを
不揮発性記憶装置に格納することにより、全てのイレー
スブロックアドレスに対して同数のクリーンブロックポ
インタを持つことができる。これにより、追記ライトが
どのイレースブロックアドレスに対して行われても、既
存データの移動作業を行う必要がなく、処理が高速化で
きる。
不揮発性記憶装置に格納することにより、全てのイレー
スブロックアドレスに対して同数のクリーンブロックポ
インタを持つことができる。これにより、追記ライトが
どのイレースブロックアドレスに対して行われても、既
存データの移動作業を行う必要がなく、処理が高速化で
きる。
【００７１】なお、本願発明は、上記各実施形態に限定
されるものでなく、実施段階ではその要旨を逸脱しない
範囲で種々に変形することが可能である。また、各実施
形態は可能な限り適宜組み合わせて実施してもよく、そ
の場合組み合わされた効果が得られる。さらに、上記各
実施形態には種々の段階の発明が含まれており、開示さ
れる複数の構成要件における適宜な組み合わせにより種
々の発明が抽出され得る。例えば実施形態に示される全
構成要件から幾つかの構成要件が省略されることで発明
が抽出された場合には、その抽出された発明を実施する
場合には省略部分が周知慣用技術で適宜補われるもので
ある。
されるものでなく、実施段階ではその要旨を逸脱しない
範囲で種々に変形することが可能である。また、各実施
形態は可能な限り適宜組み合わせて実施してもよく、そ
の場合組み合わされた効果が得られる。さらに、上記各
実施形態には種々の段階の発明が含まれており、開示さ
れる複数の構成要件における適宜な組み合わせにより種
々の発明が抽出され得る。例えば実施形態に示される全
構成要件から幾つかの構成要件が省略されることで発明
が抽出された場合には、その抽出された発明を実施する
場合には省略部分が周知慣用技術で適宜補われるもので
ある。
【００７２】
【発明の効果】以上詳記したように本発明によれば、フ
ラッシュメモリに代表される特性を持つ不揮発性記憶デ
バイスを効果的にアクセスすることができる情報記憶装
置を提供することができる。
ラッシュメモリに代表される特性を持つ不揮発性記憶デ
バイスを効果的にアクセスすることができる情報記憶装
置を提供することができる。
【図１】本発明の実施の形態に係る情報記憶装置を示す
図である。
図である。
【図２】クリーンブロックポインタの構成を示す図であ
る。
る。
【図３】不揮発性記憶装置に書き込まれるデータとクリ
ーンブロックポインタとの関係を示す図である。
ーンブロックポインタとの関係を示す図である。
【図４】イレース時の処理を説明するためのフロチャー
トである。
トである。
【図５】データライト時の動作を説明するためのフロチ
ャートである。
ャートである。
【図６】（ａ）は、ホストコントローラからのライトコ
マンドを示す図、（ｂ）は、クリーンポインタが１つの
場合の情報記憶装置の動作を説明するための図、（ｃ）
は、クリーンポインタが２つの場合の情報記憶装置の動
作を説明するための図である。
マンドを示す図、（ｂ）は、クリーンポインタが１つの
場合の情報記憶装置の動作を説明するための図、（ｃ）
は、クリーンポインタが２つの場合の情報記憶装置の動
作を説明するための図である。
【図７】クリーンブロックポインタを不揮発性記憶装置
内に設けた場合の動作について説明するためのフロチャ
ートである。
内に設けた場合の動作について説明するためのフロチャ
ートである。
１…情報記憶装置、
１−１…ホストモジュールインターフェイス、
１−２…不揮発性記憶媒体、
１−３…MPU、
１−４…一時記憶媒体、
１−４ａ…クリーンブロックポインタ、
１−５…不揮発背記憶装置用インターフェイス、
１−６…不揮発性記憶装置。
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０６Ｋ 19/00 Ｎ
Claims (9)
- 【請求項１】 データイレースブロックがデータライト
ブロックよりも大きい不揮発性記憶装置を具備する情報
記憶装置において、 ホストからのライトコマンドに基づいて前記不揮発性記
憶装置をイレースするイレース手段と、 前記イレース手段によってイレースされた前記不揮発性
記憶装置のイレース領域のアドレスと、前記イレース領
域のうち、データが書き込まれたライトブロックまでの
位置を示す情報とを格納するクリーンブロックポインタ
と、 前記ライトコマンドのデータを前記イレース手段によっ
てイレースされた前記不揮発性記憶装置のイレース領域
に、書き込めるか否かを前記クリーンブロックポインタ
に基づいて、判断する判断手段と、 前記判断手段によって、データを書き込めると判断され
た場合に、前記イレース領域に前記ライトコマンドのデ
ータを書き込む書き込み手段とを具備することを特徴と
する情報記憶装置。 - 【請求項２】 前記クリーンブロックポインタは、前記
不揮発性記憶装置とは別に設けられた一時記憶媒体上に
格納されることを特徴とする請求項１記載の情報記憶装
置。 - 【請求項３】 前記クリーンブロックポインタは、前記
ライトコマンドのデータとともに、前記不揮発性記憶装
置に格納されることを特徴とする請求項１記載の情報記
憶装置。 - 【請求項４】 前記判断手段は、 前記ライトコマンドのライトアドレスが前記イレース領
域のアドレスと一致しているか否かを判断する第１の判
断手段と、 前記第１の判断手段によって一致していると判断された
場合に、前記ライトイネーブルポインタに基づいて、前
記ライトコマンドのデータを前記イレース領域に書き込
み可能か否かを判断する第２の判断手段とを具備するこ
とを特徴とする請求項１記載の情報記憶装置。 - 【請求項５】 データイレースブロックがデータライト
ブロックよりも大きい不揮発性記憶装置を具備する情報
記憶装置において、 ホストからのライトコマンドに基づいて前記不揮発性記
憶装置をイレースするイレース手段と、 前記イレース手段によってイレースされた前記不揮発性
記憶装置の第１のイレース領域のアドレスと、前記第１
のイレース領域のうち、データが書き込まれたライトブ
ロックまでの位置を示す情報とを格納する第１のクリー
ンブロックポインタと、 前記イレース手段によってイレースされた前記不揮発性
記憶装置の第２のイレース領域のアドレスと、前記第２
のイレース領域のうち、データが書き込まれたライトブ
ロックまでの位置を示す情報とを格納する第２のクリー
ンブロックポインタと、 前記ライトコマンドによるデータを前記第１のイレース
領域に書き込む場合に、前記ライトコマンドによるデー
タを前記第１のイレース領域に書き込めるか否かを前記
第１のクリーンブロックポインタに基づいて判断し、前
記ライトコマンドによるデータを前記第２のイレース領
域に書き込む場合に、前記ライトコマンドによるデータ
を前記第２のイレース領域に書き込めるか否かを前記第
２のクリーンブロックポインタに基づいて判断する判断
手段と、 前記判断手段によって、前記第１のイレース領域にデー
タを書きこめると判断された場合に、前記第１のイレー
ス領域に前記データを書き込み、前記第２のイレース領
域にデータを書き込めると判断された場合に、前記第２
のイレース領域に前記データを書き込む書き込み手段と
を具備することを特徴とする情報記憶装置。 - 【請求項６】 前記第１及び第２のクリーンブロックポ
インタは、前記不揮発性記憶装置とは別に設けられた一
時記憶媒体上に格納されることを特徴とする請求項５記
載の情報記憶装置。 - 【請求項７】 前記第１及び第２のクリーンブロックポ
インタは、前記ライトコマンドのデータとともに、前記
不揮発性記憶装置に格納されることを特徴とする請求項
１記載の情報記憶装置。 - 【請求項８】 データイレースブロックがデータライト
ブロックよりも大きい不揮発性記憶装置と、前記不揮発
性記憶装置のイレース領域のアドレスと、前記イレース
領域のうち、データが書き込まれたライトブロックまで
の位置を示す情報とを格納するクリーンブロックポイン
タとを具備する情報記憶装置におけるデータライト方法
において、 ホストからのライトコマンドに基づいて前記不揮発性記
憶装置をイレースし、 前記ライトコマンドのデータを前記不揮発性記憶装置の
イレース領域に、書き込めるか否かを前記クリーンブロ
ックポインタに基づいて判断し、 データを書き込めると判断された場合に、前記イレース
領域に前記ライトコマンドのデータを書き込むことを特
徴とするデータライト方法。 - 【請求項９】 前記判断ステップは、 前記ライトコマンドのライトアドレスが前記イレース領
域のアドレスと一致しているか否かを判断し、 一致していると判断された場合に、前記ライトイネーブ
ルポインタに基づいて、前記ライトコマンドのデータを
前記イレース領域に書き込み可能か否かを判断すること
を特徴とする請求項８記載のデータライト方法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002079299A JP2003280979A (ja) | 2002-03-20 | 2002-03-20 | 情報記憶装置 |
| US10/391,422 US7073015B2 (en) | 2002-03-20 | 2003-03-19 | Information storage apparatus |
| DE60300360T DE60300360T2 (de) | 2002-03-20 | 2003-03-19 | Informationsspeichervorrichtung |
| TW092106039A TW589531B (en) | 2002-03-20 | 2003-03-19 | Information storage apparatus |
| KR1020030017002A KR100542175B1 (ko) | 2002-03-20 | 2003-03-19 | 정보 기억 장치 |
| EP03006177A EP1347458B1 (en) | 2002-03-20 | 2003-03-19 | Information storage apparatus |
| CNB031074251A CN1242418C (zh) | 2002-03-20 | 2003-03-20 | 信息存储设备 |
| CNB200510129609XA CN100485812C (zh) | 2002-03-20 | 2003-03-20 | 信息存储设备 |
| US11/439,116 US7404030B2 (en) | 2002-03-20 | 2006-05-24 | Method of controlling a non-volatile memory device in which a data erase block is larger than a data write block |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002079299A JP2003280979A (ja) | 2002-03-20 | 2002-03-20 | 情報記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003280979A true JP2003280979A (ja) | 2003-10-03 |
Family
ID=27785311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002079299A Abandoned JP2003280979A (ja) | 2002-03-20 | 2002-03-20 | 情報記憶装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7073015B2 (ja) |
| EP (1) | EP1347458B1 (ja) |
| JP (1) | JP2003280979A (ja) |
| KR (1) | KR100542175B1 (ja) |
| CN (2) | CN1242418C (ja) |
| DE (1) | DE60300360T2 (ja) |
| TW (1) | TW589531B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004075064A1 (ja) * | 2003-02-20 | 2004-09-02 | Sony Corporation | 記録媒体の記録制御方法及び記録制御装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080133977A1 (en) * | 2006-05-12 | 2008-06-05 | Electronics And Telecommunications Research Institute | Non-stop debugging apparatus for correcting errors in embedded systems and method thereof |
| US20090164715A1 (en) * | 2007-12-20 | 2009-06-25 | International Business Machines Corporation | Protecting Against Stale Page Overlays |
| US8006707B2 (en) * | 2008-01-29 | 2011-08-30 | Hct Asia Ltd. | Rotating dial sifter |
| US9582431B2 (en) | 2010-03-22 | 2017-02-28 | Seagate Technology Llc | Storage address space to NVM address, span, and length mapping/converting |
| WO2011128867A1 (en) | 2010-04-15 | 2011-10-20 | Ramot At Tel Aviv University Ltd. | Multiple programming of flash memory without erase |
| JP5815212B2 (ja) * | 2010-04-19 | 2015-11-17 | スパンション エルエルシー | データ書き込み方法およびシステム |
| KR20140057869A (ko) * | 2012-11-05 | 2014-05-14 | 콘티넨탈 오토모티브 시스템 주식회사 | 차량용 임베디드 시스템의 데이터 제어 방법 |
| CN103902468B (zh) * | 2012-12-27 | 2018-02-23 | 华为技术有限公司 | 存储系统的数据清除方法和装置 |
| EP3916536A1 (en) * | 2015-12-28 | 2021-12-01 | Huawei Technologies Co., Ltd. | Data processing method and nvme storage device |
| US11068165B2 (en) | 2019-06-27 | 2021-07-20 | Western Digital Technologies, Inc. | Non-volatile memory data write management |
| CN113127377B (zh) * | 2021-04-08 | 2022-11-25 | 武汉导航与位置服务工业技术研究院有限责任公司 | 一种非易失存储器件写擦除的磨损均衡方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5034922A (en) * | 1987-12-21 | 1991-07-23 | Motorola, Inc. | Intelligent electrically erasable, programmable read-only memory with improved read latency |
| US5838614A (en) * | 1995-07-31 | 1998-11-17 | Lexar Microsystems, Inc. | Identification and verification of a sector within a block of mass storage flash memory |
| US5907856A (en) * | 1995-07-31 | 1999-05-25 | Lexar Media, Inc. | Moving sectors within a block of information in a flash memory mass storage architecture |
| GB2291991A (en) * | 1995-09-27 | 1996-02-07 | Memory Corp Plc | Disk drive emulation with a block-erasable memory |
| US5815434A (en) * | 1995-09-29 | 1998-09-29 | Intel Corporation | Multiple writes per a single erase for a nonvolatile memory |
| US5745418A (en) * | 1996-11-25 | 1998-04-28 | Macronix International Co., Ltd. | Flash memory mass storage system |
| US5954818A (en) * | 1997-02-03 | 1999-09-21 | Intel Corporation | Method of programming, erasing, and reading block lock-bits and a master lock-bit in a flash memory device |
| JP4073525B2 (ja) * | 1997-09-05 | 2008-04-09 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
| JP3511916B2 (ja) | 1998-11-17 | 2004-03-29 | 松下電器産業株式会社 | 記録再生装置 |
| US6427186B1 (en) * | 1999-03-30 | 2002-07-30 | Frank (Fong-Long) Lin | Memory, interface system and method for mapping logical block numbers to physical sector numbers in a flash memory, using a master index table and a table of physical sector numbers |
| US6965963B1 (en) * | 1999-07-28 | 2005-11-15 | Sony Corporation | Continuous arrangement of data clusters across multiple storages |
| JP2002052416A (ja) | 2000-08-07 | 2002-02-19 | Daihatsu Motor Co Ltd | ブランク材切出し方法及び装置 |
| JP3573706B2 (ja) | 2000-11-15 | 2004-10-06 | 富士通株式会社 | 記憶装置の書き込み／消去方法 |
-
2002
- 2002-03-20 JP JP2002079299A patent/JP2003280979A/ja not_active Abandoned
-
2003
- 2003-03-19 KR KR1020030017002A patent/KR100542175B1/ko not_active IP Right Cessation
- 2003-03-19 DE DE60300360T patent/DE60300360T2/de not_active Expired - Lifetime
- 2003-03-19 EP EP03006177A patent/EP1347458B1/en not_active Expired - Lifetime
- 2003-03-19 US US10/391,422 patent/US7073015B2/en not_active Expired - Fee Related
- 2003-03-19 TW TW092106039A patent/TW589531B/zh not_active IP Right Cessation
- 2003-03-20 CN CNB031074251A patent/CN1242418C/zh not_active Expired - Fee Related
- 2003-03-20 CN CNB200510129609XA patent/CN100485812C/zh not_active Expired - Fee Related
-
2006
- 2006-05-24 US US11/439,116 patent/US7404030B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004075064A1 (ja) * | 2003-02-20 | 2004-09-02 | Sony Corporation | 記録媒体の記録制御方法及び記録制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030182497A1 (en) | 2003-09-25 |
| CN1242418C (zh) | 2006-02-15 |
| CN1445789A (zh) | 2003-10-01 |
| CN100485812C (zh) | 2009-05-06 |
| DE60300360T2 (de) | 2006-04-06 |
| US7073015B2 (en) | 2006-07-04 |
| CN1832041A (zh) | 2006-09-13 |
| US7404030B2 (en) | 2008-07-22 |
| KR100542175B1 (ko) | 2006-01-11 |
| KR20030076359A (ko) | 2003-09-26 |
| EP1347458A1 (en) | 2003-09-24 |
| EP1347458B1 (en) | 2005-03-09 |
| TW200305804A (en) | 2003-11-01 |
| US20060212647A1 (en) | 2006-09-21 |
| DE60300360D1 (de) | 2005-04-14 |
| TW589531B (en) | 2004-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3692313B2 (ja) | 不揮発性メモリの制御方法 | |
| US7404030B2 (en) | Method of controlling a non-volatile memory device in which a data erase block is larger than a data write block | |
| JP4688584B2 (ja) | ストレージ装置 | |
| JP3898305B2 (ja) | 半導体記憶装置、半導体記憶装置の制御装置及び制御方法 | |
| JP5043302B2 (ja) | 不揮発性メモリを制御するためのコントローラ | |
| JP4163461B2 (ja) | キャッシュ・バッファ制御方法及び制御装置 | |
| US7529879B2 (en) | Incremental merge methods and memory systems using the same | |
| JP5175703B2 (ja) | メモリデバイス | |
| JPH0844628A (ja) | 不揮発性メモリ、およびそれを用いたメモリカード、情報処理装置、ならびに不揮発性メモリのソフトウェアライトプロテクト制御方法 | |
| KR20040087916A (ko) | 메모리 카드 | |
| JP3578265B2 (ja) | 不揮発性メモリへのデータ書き込み方法および情報処理装置ならびに記録媒体 | |
| JP4921174B2 (ja) | フラッシュメモリのデータ書込み方法 | |
| JP3544476B2 (ja) | メモリ管理テーブル作成方法 | |
| JPH07114500A (ja) | 不揮発性メモリ記憶装置 | |
| JPH113287A (ja) | 記憶装置およびそれに用いられる記憶領域管理方法 | |
| TWI455133B (zh) | 用來管理一快閃記憶體的複數個區塊之方法以及相關之記憶裝置及其控制器 | |
| JPH07153284A (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
| US20050204115A1 (en) | Semiconductor memory device, memory controller and data recording method | |
| JP3818130B2 (ja) | データ管理方法及び装置及びデータ管理プログラム及びデータ管理プログラムを格納した記憶媒体 | |
| JP2007280330A (ja) | 不揮発性記憶装置および不揮発性記憶システム | |
| JPH11259357A (ja) | 半導体集積装置及び不揮発性メモリ書き込み方式 | |
| JPH06162786A (ja) | フラッシュメモリを用いた情報処理装置 | |
| JP2004348342A (ja) | Ｉｃカードとｉｃカードの処理方法 | |
| JP3166659B2 (ja) | 記憶装置 | |
| JP2005174468A (ja) | フラッシュメモリのアクセス制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20041025 |