JPH113287A - 記憶装置およびそれに用いられる記憶領域管理方法 - Google Patents
記憶装置およびそれに用いられる記憶領域管理方法Info
- Publication number
- JPH113287A JPH113287A JP15485797A JP15485797A JPH113287A JP H113287 A JPH113287 A JP H113287A JP 15485797 A JP15485797 A JP 15485797A JP 15485797 A JP15485797 A JP 15485797A JP H113287 A JPH113287 A JP H113287A
- Authority
- JP
- Japan
- Prior art keywords
- data
- stored
- erase
- block
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 論理アドレス毎の実データの書換頻度に基づ
いて、フラッシュメモリでの実データの移動回数および
消去ブロックの消去回数を低減する記憶装置を提供す
る。 【解決手段】 複数の消去ブロック７が形成されたフラ
ッシュメモリ６と、外部の装置が認識する格納位置を示
す論理アドレスと、フラッシュメモリ６における実際の
格納位置を示す物理アドレスとの対応関係と、論理アド
レス毎の実データの書換回数とが登録されるテーブル３
と、テーブル３の登録情報を利用してフラッシュメモリ
６のアクセス制御を行うと共に、フラッシュメモリ６の
格納データの消去と格納位置の変更を行ってテーブル３
の登録情報を更新する制御部５とを備え、制御部５は、
論理アドレス毎の実データの書換回数を基に、実データ
の格納位置を変更し、同じ消去ブロックに格納される実
データの各書換回数が同程度となるようにする。
いて、フラッシュメモリでの実データの移動回数および
消去ブロックの消去回数を低減する記憶装置を提供す
る。 【解決手段】 複数の消去ブロック７が形成されたフラ
ッシュメモリ６と、外部の装置が認識する格納位置を示
す論理アドレスと、フラッシュメモリ６における実際の
格納位置を示す物理アドレスとの対応関係と、論理アド
レス毎の実データの書換回数とが登録されるテーブル３
と、テーブル３の登録情報を利用してフラッシュメモリ
６のアクセス制御を行うと共に、フラッシュメモリ６の
格納データの消去と格納位置の変更を行ってテーブル３
の登録情報を更新する制御部５とを備え、制御部５は、
論理アドレス毎の実データの書換回数を基に、実データ
の格納位置を変更し、同じ消去ブロックに格納される実
データの各書換回数が同程度となるようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、電気的に書き換え
の可能な不揮発性のメモリを用いた記憶装置に係り、特
に、フラッシュメモリを用いた記憶装置に関する。
の可能な不揮発性のメモリを用いた記憶装置に係り、特
に、フラッシュメモリを用いた記憶装置に関する。
【０００２】
【従来の技術】コンピュータの外部記憶装置には、電源
の供給無しにデータを保持し、データの書き換えを行う
機能が要求される。この機能を安価かつ小型に実現可能
な記憶装置としては、フラッシュメモリを用いた記憶装
置がある。フラッシュメモリは、データの書換前に旧デ
ータの消去を必要とし、さらに、データの書き換えによ
り素子の機能が劣化するという特徴を持つ。
の供給無しにデータを保持し、データの書き換えを行う
機能が要求される。この機能を安価かつ小型に実現可能
な記憶装置としては、フラッシュメモリを用いた記憶装
置がある。フラッシュメモリは、データの書換前に旧デ
ータの消去を必要とし、さらに、データの書き換えによ
り素子の機能が劣化するという特徴を持つ。
【０００３】フラッシュメモリでの旧データの消去は、
一般に、書き込むデータの単位よりも充分に大きい、消
去ブロックとよばれる単位で一括して行われる。また、
無効データの割合が多い消去ブロックが優先的に消去さ
れ、その消去ブロックの有効データは、別の消去ブロッ
クに移動される。
一般に、書き込むデータの単位よりも充分に大きい、消
去ブロックとよばれる単位で一括して行われる。また、
無効データの割合が多い消去ブロックが優先的に消去さ
れ、その消去ブロックの有効データは、別の消去ブロッ
クに移動される。
【０００４】このような記憶装置においてフラッシュメ
モリの長寿命化を図る技術としては、特開平５−１５１
０９７号公報や、特開平６−１２４５９６号公報に記載
された方法が知られている。これらの公報に記載の方法
は、共に、フラッシュメモリの記憶領域のローテーショ
ンを行うことで、同じ記憶領域での消去および書き換え
の集中を避けるようにしたものである。具体的には、フ
ラッシュメモリの例えば各消去ブロック毎に消去回数を
管理し、消去回数が多い消去ブロックと消去回数が少な
い消去ブロックとで、格納データの移動または交換を行
う。そして、上記消去回数が多い消去ブロックの消去を
制限するなどして、各消去ブロック毎の消去回数を均等
化する。
モリの長寿命化を図る技術としては、特開平５−１５１
０９７号公報や、特開平６−１２４５９６号公報に記載
された方法が知られている。これらの公報に記載の方法
は、共に、フラッシュメモリの記憶領域のローテーショ
ンを行うことで、同じ記憶領域での消去および書き換え
の集中を避けるようにしたものである。具体的には、フ
ラッシュメモリの例えば各消去ブロック毎に消去回数を
管理し、消去回数が多い消去ブロックと消去回数が少な
い消去ブロックとで、格納データの移動または交換を行
う。そして、上記消去回数が多い消去ブロックの消去を
制限するなどして、各消去ブロック毎の消去回数を均等
化する。
【０００５】
【発明が解決しようとする課題】記憶装置に格納される
実データには、例えばプログラムのように、書き換えが
ほとんど発生しないデータや、例えばプログラムの変数
データのように、頻繁に書き換えが行われるデータな
ど、書換頻度が異なる実データが混在している。
実データには、例えばプログラムのように、書き換えが
ほとんど発生しないデータや、例えばプログラムの変数
データのように、頻繁に書き換えが行われるデータな
ど、書換頻度が異なる実データが混在している。
【０００６】しかしながら、上記従来の方法では、論理
アドレス毎の実データの書換頻度は考慮せずに、各消去
ブロック毎の消去回数を基に記憶領域のローテーション
を行う。このため、常に、各消去ブロックに書換頻度の
異なるデータが混在し、書換頻度の高いデータの無効デ
ータ化により、その消去ブロックが消去されて、書換頻
度の低いデータも消去ブロックの移動を繰り返されると
いう現象が起こる。よって、格納データの移動の頻度が
高くなり、各消去ブロック毎の書換回数は増加してしま
う。
アドレス毎の実データの書換頻度は考慮せずに、各消去
ブロック毎の消去回数を基に記憶領域のローテーション
を行う。このため、常に、各消去ブロックに書換頻度の
異なるデータが混在し、書換頻度の高いデータの無効デ
ータ化により、その消去ブロックが消去されて、書換頻
度の低いデータも消去ブロックの移動を繰り返されると
いう現象が起こる。よって、格納データの移動の頻度が
高くなり、各消去ブロック毎の書換回数は増加してしま
う。
【０００７】そこで、本発明は、論理アドレス毎の実デ
ータの書換頻度に基づいて、フラッシュメモリでの実デ
ータの移動回数および消去ブロックの消去回数を低減す
る記憶装置を提供することを目的とする。
ータの書換頻度に基づいて、フラッシュメモリでの実デ
ータの移動回数および消去ブロックの消去回数を低減す
る記憶装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、複数の消去ブロックが形成されたフラッ
シュメモリを有する記憶装置において、外部の装置が認
識する格納位置を示す論理アドレスと、前記フラッシュ
メモリにおける実際の格納位置を示す物理アドレスとの
対応関係と、前記論理アドレス毎の実データの書換回数
とが登録されるテーブルと、前記テーブルの登録情報を
利用して前記フラッシュメモリのアクセス制御を行うと
共に、前記フラッシュメモリの格納データの消去と格納
位置の変更を行って前記テーブルの登録情報を更新する
制御部とを備え、前記制御部は、前記論理アドレス毎の
実データの書換回数を基に、前記実データの格納位置を
変更し、同じ消去ブロックに格納される実データの各書
換回数が同程度となるようにすることを特徴とする記憶
装置を提供する。
め、本発明は、複数の消去ブロックが形成されたフラッ
シュメモリを有する記憶装置において、外部の装置が認
識する格納位置を示す論理アドレスと、前記フラッシュ
メモリにおける実際の格納位置を示す物理アドレスとの
対応関係と、前記論理アドレス毎の実データの書換回数
とが登録されるテーブルと、前記テーブルの登録情報を
利用して前記フラッシュメモリのアクセス制御を行うと
共に、前記フラッシュメモリの格納データの消去と格納
位置の変更を行って前記テーブルの登録情報を更新する
制御部とを備え、前記制御部は、前記論理アドレス毎の
実データの書換回数を基に、前記実データの格納位置を
変更し、同じ消去ブロックに格納される実データの各書
換回数が同程度となるようにすることを特徴とする記憶
装置を提供する。
【０００９】このような記憶装置によれば、書換回数の
少ない実データが同じ消去ブロックに格納され、無効デ
ータの増加による格納位置の移動が低減されるため、フ
ラッシュメモリにおける実データの移動回数および消去
ブロックの消去回数が低減される。
少ない実データが同じ消去ブロックに格納され、無効デ
ータの増加による格納位置の移動が低減されるため、フ
ラッシュメモリにおける実データの移動回数および消去
ブロックの消去回数が低減される。
【００１０】
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照して説明する。
て、図面を参照して説明する。
【００１１】図１は、本発明の実施形態に係る外部記憶
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【００１２】図示するように、外部記憶装置は、ホスト
計算機とのインタフェースであるインタフェース回路
（Ｉ／Ｆ）１と、記憶領域を形成するフラッシュメモリ
６と、管理情報が記録されるマッピングテーブル３と、
フラッシュメモリ６のアクセス制御を行う制御部５と、
これらを接続するデータバス２，４，１３および制御信
号線１４，１５，１６とを備える。なお、この外部記憶
装置の機能は、計算機内に組み込まれる記憶装置や、計
算機と着脱可能なカード型記憶装置に適用することがで
きる。
計算機とのインタフェースであるインタフェース回路
（Ｉ／Ｆ）１と、記憶領域を形成するフラッシュメモリ
６と、管理情報が記録されるマッピングテーブル３と、
フラッシュメモリ６のアクセス制御を行う制御部５と、
これらを接続するデータバス２，４，１３および制御信
号線１４，１５，１６とを備える。なお、この外部記憶
装置の機能は、計算機内に組み込まれる記憶装置や、計
算機と着脱可能なカード型記憶装置に適用することがで
きる。
【００１３】ホスト計算機は、フラッシュメモリ６で書
き込む実データと読み出す実データとを、論理アドレス
により管理する。実データには、書き換えが頻繁に行わ
れるものや、ほとんど書き換えの行われないものなど、
書換頻度が異なる複数種類のデータが含まれる。
き込む実データと読み出す実データとを、論理アドレス
により管理する。実データには、書き換えが頻繁に行わ
れるものや、ほとんど書き換えの行われないものなど、
書換頻度が異なる複数種類のデータが含まれる。
【００１４】マッピングテーブル３は例えばＲＡＭから
なる。マッピングテーブル３に格納される管理情報とし
ては、フラッシュメモリ６の物理アドレスと、ホスト計
算機が記憶位置の指定に用いる論理アドレスと、各論理
アドレスに対応付けられた実データの書換回数と、デー
タ有効フラグと、消去ブロックの書換回数とが含まれ
る。これらの管理情報は、制御部５により管理され、ア
クセス制御で利用される。なお、消去ブロックの書換回
数は、例えば製品出荷時において０値とされる。
なる。マッピングテーブル３に格納される管理情報とし
ては、フラッシュメモリ６の物理アドレスと、ホスト計
算機が記憶位置の指定に用いる論理アドレスと、各論理
アドレスに対応付けられた実データの書換回数と、デー
タ有効フラグと、消去ブロックの書換回数とが含まれ
る。これらの管理情報は、制御部５により管理され、ア
クセス制御で利用される。なお、消去ブロックの書換回
数は、例えば製品出荷時において０値とされる。
【００１５】フラッシュメモリ６の記憶領域は、図２に
示すように、複数の消去ブロック７に分割されており、
消去ブロック７の単位で一括して消去がなされる。各消
去ブロック７の記憶領域には、図３に示すように、複数
の物理セクタ１０からなる物理セクタ領域８と、その消
去ブロック７の書換回数がパックアップ用に格納される
消去ブロック管理領域９とが形成されている。制御部５
によるデータの書き込みおよび読み出しは、物理セクタ
１０の単位で実施される。
示すように、複数の消去ブロック７に分割されており、
消去ブロック７の単位で一括して消去がなされる。各消
去ブロック７の記憶領域には、図３に示すように、複数
の物理セクタ１０からなる物理セクタ領域８と、その消
去ブロック７の書換回数がパックアップ用に格納される
消去ブロック管理領域９とが形成されている。制御部５
によるデータの書き込みおよび読み出しは、物理セクタ
１０の単位で実施される。
【００１６】各物理セクタ１０には、図４に示すよう
に、ホストからの実データが格納されるデータ格納領域
１１と、バックアップ用の管理情報が格納される論理セ
クタ管理領域１２とが形成されている。論理セクタ管理
領域１２の管理情報には、対応する実データの、論理ア
ドレス、書換回数、データ有効フラグが含まれる。立ち
上げ時、外部記憶装置は、これら管理情報を読み出すこ
とでフラッシュメモリ６の格納状態を把握し、マッピン
グテーブル３の登録を行う。なお、記憶容量は、例え
ば、各消去ブロック７が６４ｋＢｙｔｅ、物理セクタ１
０が５２８バイト、データ格納領域８が５１２バイト、
論理セクタ管理領域９が１６バイトとする。
に、ホストからの実データが格納されるデータ格納領域
１１と、バックアップ用の管理情報が格納される論理セ
クタ管理領域１２とが形成されている。論理セクタ管理
領域１２の管理情報には、対応する実データの、論理ア
ドレス、書換回数、データ有効フラグが含まれる。立ち
上げ時、外部記憶装置は、これら管理情報を読み出すこ
とでフラッシュメモリ６の格納状態を把握し、マッピン
グテーブル３の登録を行う。なお、記憶容量は、例え
ば、各消去ブロック７が６４ｋＢｙｔｅ、物理セクタ１
０が５２８バイト、データ格納領域８が５１２バイト、
論理セクタ管理領域９が１６バイトとする。
【００１７】制御部５は、例えば、制御プログラムなど
が格納されたメモリと、その制御プログラムに従って処
理を行うＣＰＵとからなる。制御部５は、インタフェー
ス回路１を介してホスト計算機機から、新規データの書
込要求と、既存データの読出要求と、既存データの書換
要求とを受けて、フラッシュメモリ６のアクセス制御を
行う。また、フラッシュメモリ６でのデータ書き換えの
進行に伴い、書換回数を低減させるガベージコレクショ
ン制御と、各消去ブロック７の書換回数を平均化させる
書換回数平均化制御を行う。
が格納されたメモリと、その制御プログラムに従って処
理を行うＣＰＵとからなる。制御部５は、インタフェー
ス回路１を介してホスト計算機機から、新規データの書
込要求と、既存データの読出要求と、既存データの書換
要求とを受けて、フラッシュメモリ６のアクセス制御を
行う。また、フラッシュメモリ６でのデータ書き換えの
進行に伴い、書換回数を低減させるガベージコレクショ
ン制御と、各消去ブロック７の書換回数を平均化させる
書換回数平均化制御を行う。
【００１８】また、制御部５は、図５に示すように、ガ
ベージコレクション用と書込回数繰上用とに、それぞれ
１つの消去ブロック７を確保する。なお、これら消去ブ
ロック７の位置は、フラッシュメモリ６の格納状態に応
じて随時変更される。また、書込回数繰上用の消去ブロ
ック７は複数設けてもよい。
ベージコレクション用と書込回数繰上用とに、それぞれ
１つの消去ブロック７を確保する。なお、これら消去ブ
ロック７の位置は、フラッシュメモリ６の格納状態に応
じて随時変更される。また、書込回数繰上用の消去ブロ
ック７は複数設けてもよい。
【００１９】新規データの書込要求を受けた場合、制御
部５は、マッピングテーブル３でフラッシュメモリ６の
空き状態の物理セクタを検索し、検索により選択した物
理セクタに、指定された実データを格納する。そして、
その物理セクタの物理アドレスに、受け取った論理アド
レスとを対応付け、論理セクタ管理領域１２およびマッ
ピングテーブル３で管理情報の登録を行う。この時、論
理セクタの書換回数は０値とされ、データ有効フラグは
有効値とされる。
部５は、マッピングテーブル３でフラッシュメモリ６の
空き状態の物理セクタを検索し、検索により選択した物
理セクタに、指定された実データを格納する。そして、
その物理セクタの物理アドレスに、受け取った論理アド
レスとを対応付け、論理セクタ管理領域１２およびマッ
ピングテーブル３で管理情報の登録を行う。この時、論
理セクタの書換回数は０値とされ、データ有効フラグは
有効値とされる。
【００２０】読出要求を受けた場合には、指定された論
理アドレスに対応する物理アドレスをマッピングテーブ
ル３で検索し、検索により得た物理アドレスの物理セク
タから実データを読み出し、インタフェース回路１を介
してホスト計算機機に送る。
理アドレスに対応する物理アドレスをマッピングテーブ
ル３で検索し、検索により得た物理アドレスの物理セク
タから実データを読み出し、インタフェース回路１を介
してホスト計算機機に送る。
【００２１】書換要求を受けた場合には、マッピングテ
ーブル３でフラッシュメモリ６の空き状態の物理セクタ
を検索し、検索により選択した物理セクタに、指定され
た実データを格納する。そして、その物理セクタの物理
アドレスに、指定された論理アドレスを新たに対応付
け、マッピングテーブル３および論理セクタ管理領域１
２で管理情報の登録および更新を行う。この際には、指
定された論理アドレスが書換前に対応していた物理セク
タのデータ有効フラグを無効値とし、その論理セクタの
書換回数をインクリメントする処理を行う。
ーブル３でフラッシュメモリ６の空き状態の物理セクタ
を検索し、検索により選択した物理セクタに、指定され
た実データを格納する。そして、その物理セクタの物理
アドレスに、指定された論理アドレスを新たに対応付
け、マッピングテーブル３および論理セクタ管理領域１
２で管理情報の登録および更新を行う。この際には、指
定された論理アドレスが書換前に対応していた物理セク
タのデータ有効フラグを無効値とし、その論理セクタの
書換回数をインクリメントする処理を行う。
【００２２】ガベージコレクション制御は、有効データ
数の割合が一定の値より小さくなった消去ブロック７が
出たことと、消去状態の消去ブロック７の数が一定の数
より小さくなったこととをきっかけに実施される。この
制御では、有効データの数が少ない消去ブロック７を消
去対象に選択し、有効データを取り出した後、格納デー
タを消去する。そして、取り出した有効データを他の消
去ブロック７に格納する。この際、格納先の消去ブロッ
ク７は、その有効データの論理アドレスについての書き
換えが何回行われたかによって決定する。例えば、１０
０回を一単位として、書換回数が１００未満の論理アド
レスの実データと、書換回数が１００以上２００未満の
論理アドレスの実データとを、それぞれ別の消去ブロッ
ク７に格納する。これにより、書換回数が互いに近い論
理アドレスの実データが同じ消去ブロックに格納される
ようになる。このガベージコレクション制御によれば、
書換回数が少ない論理アドレスの実データが格納される
消去ブロック７では無効データが生じる割合が小さくな
り、有効データを移動する必要がなくなるため、フラッ
シュメモリ６におけるデータの移動回数および消去ブロ
ック７の消去回数が低減される。
数の割合が一定の値より小さくなった消去ブロック７が
出たことと、消去状態の消去ブロック７の数が一定の数
より小さくなったこととをきっかけに実施される。この
制御では、有効データの数が少ない消去ブロック７を消
去対象に選択し、有効データを取り出した後、格納デー
タを消去する。そして、取り出した有効データを他の消
去ブロック７に格納する。この際、格納先の消去ブロッ
ク７は、その有効データの論理アドレスについての書き
換えが何回行われたかによって決定する。例えば、１０
０回を一単位として、書換回数が１００未満の論理アド
レスの実データと、書換回数が１００以上２００未満の
論理アドレスの実データとを、それぞれ別の消去ブロッ
ク７に格納する。これにより、書換回数が互いに近い論
理アドレスの実データが同じ消去ブロックに格納される
ようになる。このガベージコレクション制御によれば、
書換回数が少ない論理アドレスの実データが格納される
消去ブロック７では無効データが生じる割合が小さくな
り、有効データを移動する必要がなくなるため、フラッ
シュメモリ６におけるデータの移動回数および消去ブロ
ック７の消去回数が低減される。
【００２３】書換回数平均化制御では、消去回数の多い
消去ブロック７と、消去回数の少ない消去ブロック７と
で、格納データの交換を行う。この制御は、例えば、消
去回数が一定数を超える消去ブロック７が出たことや、
全ての消去ブロック７における消去回数の最大値と最低
値との差が一定値を越えたことをきっかけに実施され
る。消去回数の少ない消去ブロック７には、上述のガベ
ージコレクション制御により、書換回数が少ない論理ア
ドレスの実データが格納されている。このため、消去回
数の多い消去ブロック７では、書換回数が少ない論理ア
ドレスの実データを格納されることで以降の消去回数が
少なくなり、フラッシュメモリ６における各消去ブロッ
ク７の消去回数は均等化される。
消去ブロック７と、消去回数の少ない消去ブロック７と
で、格納データの交換を行う。この制御は、例えば、消
去回数が一定数を超える消去ブロック７が出たことや、
全ての消去ブロック７における消去回数の最大値と最低
値との差が一定値を越えたことをきっかけに実施され
る。消去回数の少ない消去ブロック７には、上述のガベ
ージコレクション制御により、書換回数が少ない論理ア
ドレスの実データが格納されている。このため、消去回
数の多い消去ブロック７では、書換回数が少ない論理ア
ドレスの実データを格納されることで以降の消去回数が
少なくなり、フラッシュメモリ６における各消去ブロッ
ク７の消去回数は均等化される。
【００２４】以下、制御部５によるフラッシュメモリ６
の記憶領域管理の具体例を、図６〜図８を用いて説明す
る。
の記憶領域管理の具体例を、図６〜図８を用いて説明す
る。
【００２５】まず、図６により、実データの格納先をそ
の書換回数によって分別する例を説明する。書換要求が
出されると、指定された論理アドレスに対応する実デー
タ（実データ１とする）の書き換えが行われる。まず、
指定された新たな実データ１が空き状態の物理セクタに
格納され、指定された論理アドレスには、格納先の物理
セクタの物理アドレスが新たに対応付けられる。そし
て、書換前の実データ１を格納している物理セクタ１０
のデータは無効とされる。繰り返し出される書換要求に
より実データ１の書き換えが１００回目となると、実デ
ータ１は、書換回数繰上用に選択されている消去ブロッ
ク７に格納される。以降の実データ１の書き換えも、こ
の書換回数繰上用の消去ブロック７上で行われる。これ
により、この書換回数繰上用の消去ブロック７には、書
換回数が１００回程度の実データが格納されることにな
る。そして、新たに選択された書換回数繰上用の消去ブ
ロック７には、書換回数が２００回程度の実データが格
納される。
の書換回数によって分別する例を説明する。書換要求が
出されると、指定された論理アドレスに対応する実デー
タ（実データ１とする）の書き換えが行われる。まず、
指定された新たな実データ１が空き状態の物理セクタに
格納され、指定された論理アドレスには、格納先の物理
セクタの物理アドレスが新たに対応付けられる。そし
て、書換前の実データ１を格納している物理セクタ１０
のデータは無効とされる。繰り返し出される書換要求に
より実データ１の書き換えが１００回目となると、実デ
ータ１は、書換回数繰上用に選択されている消去ブロッ
ク７に格納される。以降の実データ１の書き換えも、こ
の書換回数繰上用の消去ブロック７上で行われる。これ
により、この書換回数繰上用の消去ブロック７には、書
換回数が１００回程度の実データが格納されることにな
る。そして、新たに選択された書換回数繰上用の消去ブ
ロック７には、書換回数が２００回程度の実データが格
納される。
【００２６】次に、図７および図８により、消去回数の
多い消去ブロック７と、消去回数の少ない消去ブロック
７とで、格納データの交換を行う例を説明する。
多い消去ブロック７と、消去回数の少ない消去ブロック
７とで、格納データの交換を行う例を説明する。
【００２７】図７おいて、無効データの増加により、消
去回数の多い消去ブロック７ａで消去がなされた場合に
は、まず、消去回数の少ない消去ブロック７が検索され
る。そして、検索された消去ブロック７ｂの有効データ
が、上記消去のなされた消去ブロック７ａに格納され
（ａ）、消去ブロック７ｂの格納データは消去される
（ｂ）。次に、消去ブロック７ｂを有効データで埋める
ために、消去回数が多い消去ブロック７が検索される。
そして、検索された消去ブロック７ｃ，７ｄの有効デー
タが消去ブロック７ｂに格納され（ｃ）、消去ブロック
７ｃ，７ｄの格納データは消去される（ｄ）。さらに、
消去回数の少ない消去ブロック７ｅ，７ｆが検索され、
その有効データがそれぞれ消去ブロック７ｃ，７ｄに格
納され（ｅ）、消去ブロック７ｅ，７ｆの格納データは
消去される。
去回数の多い消去ブロック７ａで消去がなされた場合に
は、まず、消去回数の少ない消去ブロック７が検索され
る。そして、検索された消去ブロック７ｂの有効データ
が、上記消去のなされた消去ブロック７ａに格納され
（ａ）、消去ブロック７ｂの格納データは消去される
（ｂ）。次に、消去ブロック７ｂを有効データで埋める
ために、消去回数が多い消去ブロック７が検索される。
そして、検索された消去ブロック７ｃ，７ｄの有効デー
タが消去ブロック７ｂに格納され（ｃ）、消去ブロック
７ｃ，７ｄの格納データは消去される（ｄ）。さらに、
消去回数の少ない消去ブロック７ｅ，７ｆが検索され、
その有効データがそれぞれ消去ブロック７ｃ，７ｄに格
納され（ｅ）、消去ブロック７ｅ，７ｆの格納データは
消去される。
【００２８】図８において、無効データの増加により、
消去回数の少ない消去ブロック７ａで消去がなされた場
合には、まず、消去ブロック７ａを有効データで埋める
ために、消去回数の多い消去ブロック７が検索される。
そして、検索された消去ブロック７ｂ，７ｃの有効デー
タが、上記消去のなされた消去ブロック７ａに格納され
（ａ）、消去ブロック７ｂ，７ｃの格納データは消去さ
れる（ｂ）。次に、消去ブロック７ｂ，７ｃを有効デー
タで埋めるために、消去回数が多い消去ブロック７が検
索される。そして、検索された消去ブロック７ｄ，７ｅ
の有効データがそれぞれ消去ブロック７ｂ，７ｃに格納
され（ｃ）、消去ブロック７ｄ，７ｅの格納データは消
去される。
消去回数の少ない消去ブロック７ａで消去がなされた場
合には、まず、消去ブロック７ａを有効データで埋める
ために、消去回数の多い消去ブロック７が検索される。
そして、検索された消去ブロック７ｂ，７ｃの有効デー
タが、上記消去のなされた消去ブロック７ａに格納され
（ａ）、消去ブロック７ｂ，７ｃの格納データは消去さ
れる（ｂ）。次に、消去ブロック７ｂ，７ｃを有効デー
タで埋めるために、消去回数が多い消去ブロック７が検
索される。そして、検索された消去ブロック７ｄ，７ｅ
の有効データがそれぞれ消去ブロック７ｂ，７ｃに格納
され（ｃ）、消去ブロック７ｄ，７ｅの格納データは消
去される。
【００２９】なお、以上の例では、空き状態の消去ブロ
ック７へデータを移動する消去ブロック７を、その消去
回数に応じて選択している。しかし、消去ブロック７に
含まれる各実データの書換回数も考慮して、消去ブロッ
ク７を選択するようにしてもよい。例えば、消去回数の
少ない消去ブロック７にデータを移動するものとして
は、消去回数が多く、かつ、書換回数の多い実データを
多く含む消去ブロック７を選択することが有効である。
逆に、消去回数の多い消去ブロック７にデータを移動す
るものとしては、消去回数が少なく、かつ、書換回数の
少ない実データを多く含む消去ブロック７を選択するこ
とが有効である。
ック７へデータを移動する消去ブロック７を、その消去
回数に応じて選択している。しかし、消去ブロック７に
含まれる各実データの書換回数も考慮して、消去ブロッ
ク７を選択するようにしてもよい。例えば、消去回数の
少ない消去ブロック７にデータを移動するものとして
は、消去回数が多く、かつ、書換回数の多い実データを
多く含む消去ブロック７を選択することが有効である。
逆に、消去回数の多い消去ブロック７にデータを移動す
るものとしては、消去回数が少なく、かつ、書換回数の
少ない実データを多く含む消去ブロック７を選択するこ
とが有効である。
【００３０】
【発明の効果】本発明によれば、論理アドレス毎の実デ
ータの書換頻度に基づいて、フラッシュメモリでの実デ
ータの移動回数および消去ブロックの消去回数を低減す
る記憶装置を提供することができる。
ータの書換頻度に基づいて、フラッシュメモリでの実デ
ータの移動回数および消去ブロックの消去回数を低減す
る記憶装置を提供することができる。
【図１】 本発明による外部記憶装置の構成例を示す図
である。
である。
【図２】 フラッシュメモリの記憶構造を示す説明図
（１）である。
（１）である。
【図３】 フラッシュメモリの消去ブロックの記憶構成
を示す図である。
を示す図である。
【図４】 消去ブロック内の物理セクタの記憶構成を示
す図である。
す図である。
【図５】 フラッシュメモリの記憶構造を示す説明図
（２）である。
（２）である。
【図６】 ガベージコレクション制御の説明図である。
【図７】 書込回数平均化制御の説明図（１）である。
【図８】 書込回数平均化制御の説明図（２）である。
１ ホストインタフェース ２ マッピングテーブルバス ３ マッピングテーブル ４ メモリデータバス ５ 制御部 ６ フラッシュメモリ ７ 消去ブロック ８ 物理セクタ ９ 消去ブロック管理領域 １０ 論理セクタ １１ データ格納領域 １２ 論理セクタ管理領域
Claims (8)
- 【請求項１】複数の消去ブロックが形成されたフラッシ
ュメモリを有する記憶装置において、 外部の装置が認識する格納位置を示す論理アドレスと、
前記フラッシュメモリにおける実際の格納位置を示す物
理アドレスとの対応関係と、前記論理アドレス毎の実デ
ータの書換回数とが登録されるテーブルと、 前記テーブルの登録情報を利用して前記フラッシュメモ
リのアクセス制御を行うと共に、前記フラッシュメモリ
の格納データの消去と格納位置の変更を行って前記テー
ブルの登録情報を更新する制御部とを備え、 前記制御部は、前記論理アドレス毎の実データの書換回
数を基に、前記実データの格納位置を変更し、同じ消去
ブロックに格納される実データの各書換回数が同程度と
なるようにすることを特徴とする記憶装置。 - 【請求項２】請求項１記載の記憶装置において、 前記制御部は、予め定めた単位で前記実データの書換回
数を監視し、同じ単位の書換回数の実データを同じ消去
ブロックに格納するようにすることを特徴とする記憶装
置。 - 【請求項３】請求項１記載の記憶装置において、 前記テーブルには、さらに、前記各消去ブロックの消去
回数が登録され、 前記制御部は、さらに、消去回数が多い消去ブロックの
格納データを、消去回数が少ない消去ブロックに格納
し、消去回数が少ない消去ブロックの格納データを、消
去回数が多い消去ブロックに格納することを特徴とする
記憶装置。 - 【請求項４】請求項３記載の記憶装置において、 前記制御部は、消去回数が多い消去ブロックの内、書換
回数の多い実データが多く格納されている消去ブロック
の実データを優先的に、消去回数が少ない消去ブロック
に格納し、消去回数が少ない消去ブロックの内、書換回
数の少ない実データが多く格納されている消去ブロック
の格納データを優先的に、消去回数が多い消去ブロック
に格納することを特徴とする記憶装置。 - 【請求項５】複数の消去ブロックが形成されたフラッシ
ュメモリに対する記憶領域の管理方法において、 論理アドレスと、前記フラッシュメモリにおける実際の
格納位置を示す物理アドレスとの対応関係と、前記論理
アドレス毎の実データの書換回数とを管理し、前記論理
アドレス毎の実データの書換回数を基に、前記実データ
の格納位置を変更し、同じ消去ブロックに格納される実
データの各書換回数が同程度となるようにすることを特
徴とする記憶領域管理方法。 - 【請求項６】請求項５記載の記憶領域管理方法におい
て、 予め定めた単位で前記実データの書換回数を監視し、同
じ単位の書換回数の実データを同じ消去ブロックに格納
するようにすることを特徴とする記憶領域管理方法。 - 【請求項７】請求項５記載の記憶領域管理方法におい
て、 前記各消去ブロックの消去回数をさらに管理し、 消去回数が多い消去ブロックの格納データを、消去回数
が少ない消去ブロックに格納し、消去回数が少ない消去
ブロックの格納データを、消去回数が多い消去ブロック
に格納することを特徴とする記憶領域管理方法。 - 【請求項８】請求項７記載の記憶領域管理方法におい
て、 消去回数が多い消去ブロックの内、書換回数の多い実デ
ータが多く格納されている消去ブロックの実データを優
先的に、消去回数が少ない消去ブロックに格納し、消去
回数が少ない消去ブロックの内、書換回数の少ない実デ
ータが多く格納されている消去ブロックの格納データを
優先的に、消去回数が多い消去ブロックに格納すること
を特徴とする記憶領域管理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15485797A JPH113287A (ja) | 1997-06-12 | 1997-06-12 | 記憶装置およびそれに用いられる記憶領域管理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15485797A JPH113287A (ja) | 1997-06-12 | 1997-06-12 | 記憶装置およびそれに用いられる記憶領域管理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH113287A true JPH113287A (ja) | 1999-01-06 |
Family
ID=15593436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15485797A Pending JPH113287A (ja) | 1997-06-12 | 1997-06-12 | 記憶装置およびそれに用いられる記憶領域管理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH113287A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003067605A1 (fr) * | 2002-02-08 | 2003-08-14 | Matsushita Electric Industrial Co., Ltd. | Dispositif a memoire non volatile et son procede de commande |
| JP2005352535A (ja) * | 2004-06-08 | 2005-12-22 | Ark Joho Systems:Kk | データを保護する方法 |
| JP2011186562A (ja) * | 2010-03-04 | 2011-09-22 | Toshiba Corp | メモリ管理装置及び方法 |
| JP2011203916A (ja) * | 2010-03-25 | 2011-10-13 | Toshiba Corp | メモリコントローラ、および半導体記憶装置 |
| JP2012053553A (ja) * | 2010-08-31 | 2012-03-15 | Toshiba Corp | 記憶制御装置、記憶装置、及びデータ移動制御方法 |
| JP2012068766A (ja) * | 2010-09-21 | 2012-04-05 | Mitsubishi Electric Corp | メモリコントローラ |
| US8307189B2 (en) | 2009-09-30 | 2012-11-06 | Kabushiki Kaisha Toshiba | Information processing apparatus and semiconductor storage device |
| JP2014078262A (ja) * | 2006-11-24 | 2014-05-01 | Lsi Inc | マルチメモリデバイス寿命管理のための技術 |
| US9176863B2 (en) | 2011-03-15 | 2015-11-03 | Samsung Electronics Co., Ltd. | Memory controller controlling a nonvolatile memory |
| US9280466B2 (en) | 2008-09-09 | 2016-03-08 | Kabushiki Kaisha Toshiba | Information processing device including memory management device managing access from processor to memory and memory management method |
| WO2016135955A1 (ja) * | 2015-02-27 | 2016-09-01 | 株式会社日立製作所 | 不揮発性メモリデバイス |
-
1997
- 1997-06-12 JP JP15485797A patent/JPH113287A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003067605A1 (fr) * | 2002-02-08 | 2003-08-14 | Matsushita Electric Industrial Co., Ltd. | Dispositif a memoire non volatile et son procede de commande |
| US6944060B2 (en) | 2002-02-08 | 2005-09-13 | Matsushita Electric Industrial Co., Ltd. | Non-volatile storage device and control method thereof |
| KR100921282B1 (ko) * | 2002-02-08 | 2009-10-09 | 파나소닉 주식회사 | 불휘발성 기억 장치, 그 제어 방법, 및 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체 |
| JP2005352535A (ja) * | 2004-06-08 | 2005-12-22 | Ark Joho Systems:Kk | データを保護する方法 |
| JP2014078262A (ja) * | 2006-11-24 | 2014-05-01 | Lsi Inc | マルチメモリデバイス寿命管理のための技術 |
| US9280466B2 (en) | 2008-09-09 | 2016-03-08 | Kabushiki Kaisha Toshiba | Information processing device including memory management device managing access from processor to memory and memory management method |
| US8307189B2 (en) | 2009-09-30 | 2012-11-06 | Kabushiki Kaisha Toshiba | Information processing apparatus and semiconductor storage device |
| JP2011186562A (ja) * | 2010-03-04 | 2011-09-22 | Toshiba Corp | メモリ管理装置及び方法 |
| JP2011203916A (ja) * | 2010-03-25 | 2011-10-13 | Toshiba Corp | メモリコントローラ、および半導体記憶装置 |
| JP2012053553A (ja) * | 2010-08-31 | 2012-03-15 | Toshiba Corp | 記憶制御装置、記憶装置、及びデータ移動制御方法 |
| US8583859B2 (en) | 2010-08-31 | 2013-11-12 | Kabushiki Kaisha Toshiba | Storage controller for wear-leveling and compaction and method of controlling thereof |
| JP2012068766A (ja) * | 2010-09-21 | 2012-04-05 | Mitsubishi Electric Corp | メモリコントローラ |
| US9176863B2 (en) | 2011-03-15 | 2015-11-03 | Samsung Electronics Co., Ltd. | Memory controller controlling a nonvolatile memory |
| WO2016135955A1 (ja) * | 2015-02-27 | 2016-09-01 | 株式会社日立製作所 | 不揮発性メモリデバイス |
| JPWO2016135955A1 (ja) * | 2015-02-27 | 2017-09-14 | 株式会社日立製作所 | 不揮発性メモリデバイス |
| US10241909B2 (en) | 2015-02-27 | 2019-03-26 | Hitachi, Ltd. | Non-volatile memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3534585B2 (ja) | フラッシュメモリを複数使用した外部記憶装置のデータ記憶制御方法及び装置 | |
| US5682497A (en) | Managing file structures for a flash memory file system in a computer | |
| US6327639B1 (en) | Method and apparatus for storing location identification information within non-volatile memory devices | |
| US6839823B1 (en) | Increased reliability of data stored on flash memory in applications sensitive to power-loss | |
| EP0852765B1 (en) | Memory management | |
| KR100453053B1 (ko) | 플래쉬 메모리용 파일 시스템 | |
| US20080250188A1 (en) | Memory Controller, Nonvolatile Storage, Nonvolatile Storage System, and Memory Control Method | |
| EP0544252A2 (en) | Data management system for programming-limited type semiconductor memory and IC memory card having the data management system | |
| JP2002508862A (ja) | フラッシュメモリ内のブロックにおける移動セクタ | |
| JP2000510634A (ja) | 複数のデバイスへ同時書き込み操作を行うことにより高まるフラッシュメモリデバイスにおけるメモリ性能 | |
| JP2008242944A (ja) | 統合メモリ管理装置及び方法 | |
| US6839798B1 (en) | Flash memory capable of storing frequently rewritten data | |
| JP3421581B2 (ja) | 不揮発性半導体メモリを用いた記憶装置 | |
| JP2010020586A (ja) | データ処理装置 | |
| JP2005174279A (ja) | フラッシュメモリ、そのためのマッピング制御装置及び方法 | |
| JP3578265B2 (ja) | 不揮発性メモリへのデータ書き込み方法および情報処理装置ならびに記録媒体 | |
| JP2004303238A (ja) | フラッシュメモリアクセス装置及び方法 | |
| JP2000222292A (ja) | フラッシュメモリを利用したデータ管理方法 | |
| JPH113287A (ja) | 記憶装置およびそれに用いられる記憶領域管理方法 | |
| KR20010037155A (ko) | 플래시 파일 시스템 | |
| US20070005929A1 (en) | Method, system, and article of manufacture for sector mapping in a flash device | |
| JP2003280979A (ja) | 情報記憶装置 | |
| JPH11272569A (ja) | フラッシュメモリを使用した外部記憶装置のデータ回復方式 | |
| JP2006350633A (ja) | データ管理方法及びデータ管理システム | |
| JPH08315596A (ja) | 半導体記憶装置 |