JP3534585B2 - フラッシュメモリを複数使用した外部記憶装置のデータ記憶制御方法及び装置 - Google Patents
フラッシュメモリを複数使用した外部記憶装置のデータ記憶制御方法及び装置Info
- Publication number
- JP3534585B2 JP3534585B2 JP28857697A JP28857697A JP3534585B2 JP 3534585 B2 JP3534585 B2 JP 3534585B2 JP 28857697 A JP28857697 A JP 28857697A JP 28857697 A JP28857697 A JP 28857697A JP 3534585 B2 JP3534585 B2 JP 3534585B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- flash memory
- garbage collection
- rewriting
- flash
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7205—Cleaning, compaction, garbage collection, erase control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
Description
【０００１】
【発明の属する技術分野】本発明はフラッシュメモリ等
のような、書換回数に制限のあるメモリを使用した外部
記憶装置のデータの制御方法に係り、書換回数の制御を
行い、外部記憶装置のアクセス高速化と長寿命化を図る
データ記憶制御方法及び装置に関する。
のような、書換回数に制限のあるメモリを使用した外部
記憶装置のデータの制御方法に係り、書換回数の制御を
行い、外部記憶装置のアクセス高速化と長寿命化を図る
データ記憶制御方法及び装置に関する。
【０００２】
【従来の技術】最近、書換回数に制限はあるが、電気的
に書換可能な不揮発性メモリとしてフラッシュメモリが
注目されており、携帯用機器や、メモリカード等に使用
されてきている。しかし、データの消去は５１２ｂｙｔ
ｅから６４ｋｂｙｔｅの大きさの消去ブロックの一括消
去しか行えず、書換回数は１０4から１０5回程度に制限
されている。
に書換可能な不揮発性メモリとしてフラッシュメモリが
注目されており、携帯用機器や、メモリカード等に使用
されてきている。しかし、データの消去は５１２ｂｙｔ
ｅから６４ｋｂｙｔｅの大きさの消去ブロックの一括消
去しか行えず、書換回数は１０4から１０5回程度に制限
されている。
【０００３】フラッシュメモリの消去ブロックを消去す
る時、消去ブロック内の有効なデータまで消去してしま
うため、有効データを消去しないように別の領域に書き
換えるガベージコレクションが必要である。しかし、消
去ブロック単位でデータ消去をした場合、消去ブロック
の消去時間が長く、その間は同一フラッシュメモリ内の
他の消去ブロックにあるデータにはアクセスが出来な
い。
る時、消去ブロック内の有効なデータまで消去してしま
うため、有効データを消去しないように別の領域に書き
換えるガベージコレクションが必要である。しかし、消
去ブロック単位でデータ消去をした場合、消去ブロック
の消去時間が長く、その間は同一フラッシュメモリ内の
他の消去ブロックにあるデータにはアクセスが出来な
い。
【０００４】また、フラッシュメモリは書換回数に制限
があるため、１個の記憶領域が書換回数による寿命に達
した時、フラッシュメモリ自体の寿命となる。例えば、
複数のフラッシュメモリを使用した外部記憶装置では、
１個のフラッシュメモリが書換回数による寿命に達した
時、外部記憶装置自体の寿命となる。
があるため、１個の記憶領域が書換回数による寿命に達
した時、フラッシュメモリ自体の寿命となる。例えば、
複数のフラッシュメモリを使用した外部記憶装置では、
１個のフラッシュメモリが書換回数による寿命に達した
時、外部記憶装置自体の寿命となる。
【０００５】そこで、従来においては、フラッシュメモ
リを使用した外部記憶装置の長寿命化を実現するため、
消去回数が少ない消去ブロックに格納されているデータ
と消去回数が多い消去ブロックに格納されているデータ
とを入れ替え、消去ブロック毎における消去回数の平均
化を行っていた。なお、上記従来技術の例としては、特
開平５−２７９２４号公報に記載された「半導体メモリ
を用いた外部記憶システム及びその制御方法」がある。
リを使用した外部記憶装置の長寿命化を実現するため、
消去回数が少ない消去ブロックに格納されているデータ
と消去回数が多い消去ブロックに格納されているデータ
とを入れ替え、消去ブロック毎における消去回数の平均
化を行っていた。なお、上記従来技術の例としては、特
開平５−２７９２４号公報に記載された「半導体メモリ
を用いた外部記憶システム及びその制御方法」がある。
【０００６】
【０００７】
【０００８】
【発明が解決しようとする課題】 しかしながら、上記従
来技術においては、 消去ブロック毎における消去回数の
平均化を行うためには、各々の消去ブロックの消去回数
を数え、その消去回数の差を計算する必要があるが、そ
の計算に多大な時間が必要であり、他の処理を実行する
ことが困難であった。
来技術においては、 消去ブロック毎における消去回数の
平均化を行うためには、各々の消去ブロックの消去回数
を数え、その消去回数の差を計算する必要があるが、そ
の計算に多大な時間が必要であり、他の処理を実行する
ことが困難であった。
【０００９】本発明の目的は、上記問題点を解消して、
データ消去待ち時間の必要が無く、かつ、各フラッシュ
メモリの消去回数の差の計算時間の必要がなく、フラッ
シュメモリの消去回数を常に平均化でき、長寿命化を図
ることが可能な、フラッシュメモリを複数使用した外部
記憶装置のデータ記憶制御方法及び装置を実現すること
である。
データ消去待ち時間の必要が無く、かつ、各フラッシュ
メモリの消去回数の差の計算時間の必要がなく、フラッ
シュメモリの消去回数を常に平均化でき、長寿命化を図
ることが可能な、フラッシュメモリを複数使用した外部
記憶装置のデータ記憶制御方法及び装置を実現すること
である。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、本発明は次のように構成される。（１） 書換回数に制限があり、実際にデータを書き込む
ための物理セクタよリも消去ブロックが大きく、消去ブ
ロック内のデータを一括消去するフラッシュメモリを複
数用いた外部記憶装置のデータ記憶制御方法において、
複数のフラッシュメモリを外部からの書換データを格納
する一定の数の書換データ用フラッシュメモリと、ガベ
ージコレクション用フラッシュメモリとに分割し、外部
からの書換データは書換データ用フラッシュメモリに追
記型でデータ書込みを行い、書換データ用フラッシュメ
モリに空領域がなくなったら、書換データ用フラッシュ
メモリのデータを消去する前に、書換データ用フラッシ
ュメモリの有効データをガベージコレクション用フラッ
シュメモリに移動し、それ以降の外部からの書換データ
はガベージコレクション用フラッシュメモリに格納し、
書換データ用フラッシュメモリからガベージコレクショ
ン用フラッシュメモリの有効データの移動終了後は、書
換データ格納用フラッシュメモリを一括消去し、書換デ
ータ用フラッシュメモリのデータ消去終了時点で、この
データ消去された書換データ用フラッシュメモリをガベ
ージコレクション用フラッシュメモリとし、それまでガ
ページコレクション用フラッシュメモリであったフラッ
シュメモリを書換データ用フラッシュメモリとし、デー
タ格納位置を所定の順序でローテーションしてガベージ
コレクションを行い、全てのフラッシュメモリのデータ
書換回数を平均化する。
め、本発明は次のように構成される。（１） 書換回数に制限があり、実際にデータを書き込む
ための物理セクタよリも消去ブロックが大きく、消去ブ
ロック内のデータを一括消去するフラッシュメモリを複
数用いた外部記憶装置のデータ記憶制御方法において、
複数のフラッシュメモリを外部からの書換データを格納
する一定の数の書換データ用フラッシュメモリと、ガベ
ージコレクション用フラッシュメモリとに分割し、外部
からの書換データは書換データ用フラッシュメモリに追
記型でデータ書込みを行い、書換データ用フラッシュメ
モリに空領域がなくなったら、書換データ用フラッシュ
メモリのデータを消去する前に、書換データ用フラッシ
ュメモリの有効データをガベージコレクション用フラッ
シュメモリに移動し、それ以降の外部からの書換データ
はガベージコレクション用フラッシュメモリに格納し、
書換データ用フラッシュメモリからガベージコレクショ
ン用フラッシュメモリの有効データの移動終了後は、書
換データ格納用フラッシュメモリを一括消去し、書換デ
ータ用フラッシュメモリのデータ消去終了時点で、この
データ消去された書換データ用フラッシュメモリをガベ
ージコレクション用フラッシュメモリとし、それまでガ
ページコレクション用フラッシュメモリであったフラッ
シュメモリを書換データ用フラッシュメモリとし、デー
タ格納位置を所定の順序でローテーションしてガベージ
コレクションを行い、全てのフラッシュメモリのデータ
書換回数を平均化する。
【００１１】
【００１２】（２）また、書換回数に制限があり、実際
にデータを書き込むための物理セクタよりも消去ブロッ
クが大きく、消去ブロック内のデータを一括消去するフ
ラッシュメモリを複数用いた外部記憶装置のデータ記憶
制御装置において、外部からの書換データを追記型で書
込み、格納する一定の数の書換データ用フラッシュメモ
リと、書換データ用フラッシュメモリの有効データを移
動するガベージコレクションを行うためのガベージコレ
クション用フラッシュメモリと、書換データ用フラッシ
ュメモリに空領域がなくなったら、書換データ用フラッ
シュメモリのデータを消去する前に、書換データ用フラ
ッシュメモリの有効データをガベージコレクション用フ
ラッシュメモリに移動し、それ以降の外部からの書換デ
ータはガページコレクション用フラッシュメモリに格納
し、書換データ用フラッシュメモリからガベージコレク
ション用フラッシュメモリヘの有効データの移動終了後
は、書換データ格納用フラッシュメモリを一括消去し、
書換データ用フラッシュメモリのデータ消去終了時点
で、このデータ消去された書換データ用フラッシュメモ
リをガベージコレクション用フラッシュメモリとし、そ
れまでガページコレクション用フラッシュメモリであっ
たフラッシュメモリを書換データ用フラッシュメモリと
し、データ格納位置を所定の順序でローテーションして
ガベージコレクションを行い、全てのフラッシュメモリ
のデータ書換回数を平均化するデータ格納制御手段とを
備える。
にデータを書き込むための物理セクタよりも消去ブロッ
クが大きく、消去ブロック内のデータを一括消去するフ
ラッシュメモリを複数用いた外部記憶装置のデータ記憶
制御装置において、外部からの書換データを追記型で書
込み、格納する一定の数の書換データ用フラッシュメモ
リと、書換データ用フラッシュメモリの有効データを移
動するガベージコレクションを行うためのガベージコレ
クション用フラッシュメモリと、書換データ用フラッシ
ュメモリに空領域がなくなったら、書換データ用フラッ
シュメモリのデータを消去する前に、書換データ用フラ
ッシュメモリの有効データをガベージコレクション用フ
ラッシュメモリに移動し、それ以降の外部からの書換デ
ータはガページコレクション用フラッシュメモリに格納
し、書換データ用フラッシュメモリからガベージコレク
ション用フラッシュメモリヘの有効データの移動終了後
は、書換データ格納用フラッシュメモリを一括消去し、
書換データ用フラッシュメモリのデータ消去終了時点
で、このデータ消去された書換データ用フラッシュメモ
リをガベージコレクション用フラッシュメモリとし、そ
れまでガページコレクション用フラッシュメモリであっ
たフラッシュメモリを書換データ用フラッシュメモリと
し、データ格納位置を所定の順序でローテーションして
ガベージコレクションを行い、全てのフラッシュメモリ
のデータ書換回数を平均化するデータ格納制御手段とを
備える。
【００１３】
【００１４】複数のフラッシュメモリを外部からの書換
データを格納する一定の数の書換データ用フラッシュメ
モリと、書換データ用フラッシュメモリの有効データを
移動するガベージコレクションを行うためのガベージコ
レクション用フラッシュメモリとに分割し、外部からの
書換データは書換データ用フラッシュメモリに追記型で
データ書込むように構成される。これにより、ガベージ
コレクション終了後であって、消去中のフラッシュメモ
リには有効データが存在しないため、フラッシュメモリ
のデータ消去とデータアクセスは並行実行が可能であ
り、データ消去待ち時間の必要が無い。また、フラッシ
ュメモリのローテーションは、所定のローテーションで
行われるように構成されているため、複数のフラッシュ
メモリのうち、空き領域が無くなったフラッシュメモリ
のデータを移動させるに適切なメモリがどれであるかを
選択するためのメモリの管理や、各フラッシュメモリの
消去回数の差の時間の計算の必要が無い。
データを格納する一定の数の書換データ用フラッシュメ
モリと、書換データ用フラッシュメモリの有効データを
移動するガベージコレクションを行うためのガベージコ
レクション用フラッシュメモリとに分割し、外部からの
書換データは書換データ用フラッシュメモリに追記型で
データ書込むように構成される。これにより、ガベージ
コレクション終了後であって、消去中のフラッシュメモ
リには有効データが存在しないため、フラッシュメモリ
のデータ消去とデータアクセスは並行実行が可能であ
り、データ消去待ち時間の必要が無い。また、フラッシ
ュメモリのローテーションは、所定のローテーションで
行われるように構成されているため、複数のフラッシュ
メモリのうち、空き領域が無くなったフラッシュメモリ
のデータを移動させるに適切なメモリがどれであるかを
選択するためのメモリの管理や、各フラッシュメモリの
消去回数の差の時間の計算の必要が無い。
【００１５】
【発明の実施の形態】本発明の実施形態を図面を参照し
て説明する。図１は、本発明の一実施形態が適用され
た、フラッシュメモリを使用した外部記憶装置の概略構
成図である。
て説明する。図１は、本発明の一実施形態が適用され
た、フラッシュメモリを使用した外部記憶装置の概略構
成図である。
【００１６】図１において、外部記憶装置は、ホストコ
ンピュータ１と、ＣＰＵ２と、マッピングテーブル３と
を備え、このマッピングテーブル３は、ホストコンピュ
ータ１のアクセスする論理セクタアドレスとフラッシュ
メモリのデータ格納領域を表す物理セクタアドレスを対
応付ける。
ンピュータ１と、ＣＰＵ２と、マッピングテーブル３と
を備え、このマッピングテーブル３は、ホストコンピュ
ータ１のアクセスする論理セクタアドレスとフラッシュ
メモリのデータ格納領域を表す物理セクタアドレスを対
応付ける。
【００１７】また、外部記憶装置は、電源立ち上げ時に
外部記憶装置が動作を回復するためのプログラムを格納
するＲＯＭ４と、ホストコンピュータ１と外部記憶装置
とのインタフェース５と、ＣＰＵ２、マッピングテーブ
ル３、ＲＯＭ４、インタフェース５に制御信号を出す制
御回路（データ格納制御手段）６と、記憶媒体であるフ
ラッシュメモリ７とを備える。
外部記憶装置が動作を回復するためのプログラムを格納
するＲＯＭ４と、ホストコンピュータ１と外部記憶装置
とのインタフェース５と、ＣＰＵ２、マッピングテーブ
ル３、ＲＯＭ４、インタフェース５に制御信号を出す制
御回路（データ格納制御手段）６と、記憶媒体であるフ
ラッシュメモリ７とを備える。
【００１８】また、外部記憶装置は、ホストコンピュー
タ１とインタフェース５とを結ぶインタフェース用デー
タバス８と、インタフェース５と制御回路６とを結ぶ制
御用データバス９と、ＣＰＵ２、マッピングテーブル
３、ＲＯＭ４でデータを送受信するＣＰＵバス１０とを
備える。
タ１とインタフェース５とを結ぶインタフェース用デー
タバス８と、インタフェース５と制御回路６とを結ぶ制
御用データバス９と、ＣＰＵ２、マッピングテーブル
３、ＲＯＭ４でデータを送受信するＣＰＵバス１０とを
備える。
【００１９】さらに、外部記憶装置は、フラッシュメモ
リ７と制御回路６との間でデータの送受信を行うメモリ
データバス１１と、制御回路６からフラッシュメモリ７
へ信号を送るメモリ制御線１２と、ＣＰＵ２、制御回路
６、マッピングテーブル３、ＲＯＭ４間で信号を送受信
する制御信号１３とを備える。
リ７と制御回路６との間でデータの送受信を行うメモリ
データバス１１と、制御回路６からフラッシュメモリ７
へ信号を送るメモリ制御線１２と、ＣＰＵ２、制御回路
６、マッピングテーブル３、ＲＯＭ４間で信号を送受信
する制御信号１３とを備える。
【００２０】外部記憶装置内のフラッシュメモリ７は、
２４Ｍｂｙｔｅの書換データ用フラッシュメモリと、１
６Ｍｂｙｔｅのガベージコレクション用フラッシュメモ
リとに分けられている。書換データ用フラッシュメモ
リ、及びガベージコレクション用フラッシュメモリは、
それぞれ８Ｍｂｙｔｅ単位で更にわかれており、図１の
フラッシュメモリ７ａ〜７ｃは、それぞれ８Ｍｂｙｔｅ
の書換データ用フラッシュメモリ、フラッシュメモリ７
ｄ〜７ｅは、それぞれ８Ｍｂｙｔｅのガベージコレクシ
ョン用フラッシュメモリである。
２４Ｍｂｙｔｅの書換データ用フラッシュメモリと、１
６Ｍｂｙｔｅのガベージコレクション用フラッシュメモ
リとに分けられている。書換データ用フラッシュメモ
リ、及びガベージコレクション用フラッシュメモリは、
それぞれ８Ｍｂｙｔｅ単位で更にわかれており、図１の
フラッシュメモリ７ａ〜７ｃは、それぞれ８Ｍｂｙｔｅ
の書換データ用フラッシュメモリ、フラッシュメモリ７
ｄ〜７ｅは、それぞれ８Ｍｂｙｔｅのガベージコレクシ
ョン用フラッシュメモリである。
【００２１】図３及び図４は、フラッシュメモリの構造
及び消去ブロック内の構造を示す図である。図３及び図
４において、フラッシュメモリ２１は複数の消去ブロッ
ク２２を有し、各消去ブロック２２は、複数に分割され
た物理セクタ２３と、一つのフラッシュメモリ管理領域
２４とを有する。単体のフラッシュメモリ２１は２Ｍｂ
ｙｔｅ、フラッシュメモリ２１の消去ブロック２２は６
４ｋｂｙｔｅである。
及び消去ブロック内の構造を示す図である。図３及び図
４において、フラッシュメモリ２１は複数の消去ブロッ
ク２２を有し、各消去ブロック２２は、複数に分割され
た物理セクタ２３と、一つのフラッシュメモリ管理領域
２４とを有する。単体のフラッシュメモリ２１は２Ｍｂ
ｙｔｅ、フラッシュメモリ２１の消去ブロック２２は６
４ｋｂｙｔｅである。
【００２２】図５は、物理セクタ２３の構成図である。
図５において、物理セクタ２３はデータ格納領域２７と
は別に、物理セクタ管理領域２５が付加され、データの
管理を行う情報を記憶している。論理セクタ及び物理セ
クタはデータ格納領域の５１２ｂｙｔｅ、管理領域分の
３２Ｂｙｔｅの５４４ｂｙｔｅとする。ここで、物理セ
クタ及び論理セクタは、それぞれデータを格納する単位
及びホストコンピュータ１がフラッシュメモリ７ａ〜７
ｅにアクセスする最小のファイル単位である。
図５において、物理セクタ２３はデータ格納領域２７と
は別に、物理セクタ管理領域２５が付加され、データの
管理を行う情報を記憶している。論理セクタ及び物理セ
クタはデータ格納領域の５１２ｂｙｔｅ、管理領域分の
３２Ｂｙｔｅの５４４ｂｙｔｅとする。ここで、物理セ
クタ及び論理セクタは、それぞれデータを格納する単位
及びホストコンピュータ１がフラッシュメモリ７ａ〜７
ｅにアクセスする最小のファイル単位である。
【００２３】フラッシュメモリのデータ幅は８ｂｉｔと
し、３２ｂｉｔのデータ転送を可能にするため、４個の
フラッシュメモリを並列に並べる。このため、フラッシ
ュメモリは４個、８Ｍｂｙｔｅ単位で管理を行う。
し、３２ｂｉｔのデータ転送を可能にするため、４個の
フラッシュメモリを並列に並べる。このため、フラッシ
ュメモリは４個、８Ｍｂｙｔｅ単位で管理を行う。
【００２４】図６はマッピンテーブル構成図である。図
６において、マッピングテーブル格納領域２６は、ホス
トコンピュータ１がデータにアクセスする論理セクタア
ドレスと、実際にデータが格納されている物理セクタア
ドレスが違うため、その対応関係を示すものであり、ホ
ストコンピュータ１がデータアクセスする時に使用され
る。
６において、マッピングテーブル格納領域２６は、ホス
トコンピュータ１がデータにアクセスする論理セクタア
ドレスと、実際にデータが格納されている物理セクタア
ドレスが違うため、その対応関係を示すものであり、ホ
ストコンピュータ１がデータアクセスする時に使用され
る。
【００２５】マッピングテーブル３は、電源立ち上げの
度に作成され、マッピングテーブル３内のマッピングテ
ーブル格納領域２６は、データの格納位置が変わった時
にそれまでのデータ格納位置の物理アドレスから現在格
納されている物理アドレスに書換が行われる。
度に作成され、マッピングテーブル３内のマッピングテ
ーブル格納領域２６は、データの格納位置が変わった時
にそれまでのデータ格納位置の物理アドレスから現在格
納されている物理アドレスに書換が行われる。
【００２６】また、マッピングテーブル３は次に書込み
可能な物理セクタアドレスが簡単に見つけられるように
物理セクタアドレス用ポインタ３１を設け、その先頭物
理アドレスを記憶する。
可能な物理セクタアドレスが簡単に見つけられるように
物理セクタアドレス用ポインタ３１を設け、その先頭物
理アドレスを記憶する。
【００２７】さらに、マッピングテーブル３は、フラッ
シュメモリの管理領域を格納するアドレスが簡単に見つ
けられるように５個のフラッシュメモリ管理領域用ポイ
ンタ３２を設け、アクセスする先頭物理アドレスを記憶
する。
シュメモリの管理領域を格納するアドレスが簡単に見つ
けられるように５個のフラッシュメモリ管理領域用ポイ
ンタ３２を設け、アクセスする先頭物理アドレスを記憶
する。
【００２８】フラッシュメモリはデータの消去する単位
が、ホストのアクセスする単位よりも大きく、データ消
去時間が必要である。このため、データは追記型で書込
みを行い、データ書換時は既に書込まれている旧データ
を無効にし、書換データを追記することによって、デー
タを書き換えるたびに必要なデータ消去を不要とし、デ
ータアクセス時間を高速化する。
が、ホストのアクセスする単位よりも大きく、データ消
去時間が必要である。このため、データは追記型で書込
みを行い、データ書換時は既に書込まれている旧データ
を無効にし、書換データを追記することによって、デー
タを書き換えるたびに必要なデータ消去を不要とし、デ
ータアクセス時間を高速化する。
【００２９】また、データ書込みを追記型で行うため、
物理セクタアドレス用ポインタ３１に格納されるアドレ
スは常に書込みが終了したアドレスの次のアドレスであ
る。
物理セクタアドレス用ポインタ３１に格納されるアドレ
スは常に書込みが終了したアドレスの次のアドレスであ
る。
【００３０】図１２はホストコンピュータ１からフラッ
シュメモリを使用した外部記憶装置へのデータアクセス
方法を示す図である。図１２の（１）において、ホスト
コンピュータ１からリードアクセスが行われた場合は、
リードアクセスされた論理セクタアドレスをインタフェ
ース５、制御回路６を介してＣＰＵ２に送る。ＣＰＵ２
はマッピングテーブル格納領域にアクセスすることによ
って論理セクタアドレスを物理セクタアドレスに変換
し、その物理セクタアドレスでフラッシュメモリ７ａ、
７ｂ又は７ｃにアクセスし、更にインタフェースを介し
てホストコンピュータ１１にデータを転送する。
シュメモリを使用した外部記憶装置へのデータアクセス
方法を示す図である。図１２の（１）において、ホスト
コンピュータ１からリードアクセスが行われた場合は、
リードアクセスされた論理セクタアドレスをインタフェ
ース５、制御回路６を介してＣＰＵ２に送る。ＣＰＵ２
はマッピングテーブル格納領域にアクセスすることによ
って論理セクタアドレスを物理セクタアドレスに変換
し、その物理セクタアドレスでフラッシュメモリ７ａ、
７ｂ又は７ｃにアクセスし、更にインタフェースを介し
てホストコンピュータ１１にデータを転送する。
【００３１】図１２の（２）において、ホストコンピュ
ータ１からライトアクセス要求があった場合には、デー
タ書換用フラッシュメモリには常にデータを追記型で書
込む。マッピングテーブル３の物理セクタアドレス用ポ
インタ３１に次に書込み可能な先頭物理アドレスを格納
し、ホストコンピュータ１からデータ書込みが行われる
時は、ＣＰＵ２はインタフェース５、制御回路６を介し
てデータを受けマッピングテーブル格納領域の物理セク
タアドレス用ポインタ３１にアクセスし、物理セクタア
ドレスポインタ３１に格納されているフラッシュメモリ
７のアドレスにデータの書込みを行う。
ータ１からライトアクセス要求があった場合には、デー
タ書換用フラッシュメモリには常にデータを追記型で書
込む。マッピングテーブル３の物理セクタアドレス用ポ
インタ３１に次に書込み可能な先頭物理アドレスを格納
し、ホストコンピュータ１からデータ書込みが行われる
時は、ＣＰＵ２はインタフェース５、制御回路６を介し
てデータを受けマッピングテーブル格納領域の物理セク
タアドレス用ポインタ３１にアクセスし、物理セクタア
ドレスポインタ３１に格納されているフラッシュメモリ
７のアドレスにデータの書込みを行う。
【００３２】データ書込み終了後、マッピングテーブル
３の論理アドレスに対応する物理セクタアドレスを書込
まれたデータの先頭物理アドレスに書き換え、同時に物
理セクタアドレス用ポインタ３１も、次に書込み可能な
物理アドレスに書き換え、その物理セクタアドレスから
次のデータ書込みを実行できるようにする。
３の論理アドレスに対応する物理セクタアドレスを書込
まれたデータの先頭物理アドレスに書き換え、同時に物
理セクタアドレス用ポインタ３１も、次に書込み可能な
物理アドレスに書き換え、その物理セクタアドレスから
次のデータ書込みを実行できるようにする。
【００３３】図１０によりフラッシュメモリのデータを
消去する際に必要なガベージコレクション方法を説明す
る。図１０において、外部記憶装置内のフラッシュメモ
リ７ａ〜７ｅを、書換データ用フラッシュメモリ７ａ、
７ｂ、７ｃと、ガベージコレクション用フラッシュメモ
リ７ｄ、７ｅとに分ける。ここで、ガベージコレクショ
ン用フラッシュメモリは、書換データ用フラッシュメモ
リに空領域がなくなり、データ消去を実行する時に、書
換データ用フラッシュメモリ内の有効データを移動する
ために必要なフラッシュメモリである。
消去する際に必要なガベージコレクション方法を説明す
る。図１０において、外部記憶装置内のフラッシュメモ
リ７ａ〜７ｅを、書換データ用フラッシュメモリ７ａ、
７ｂ、７ｃと、ガベージコレクション用フラッシュメモ
リ７ｄ、７ｅとに分ける。ここで、ガベージコレクショ
ン用フラッシュメモリは、書換データ用フラッシュメモ
リに空領域がなくなり、データ消去を実行する時に、書
換データ用フラッシュメモリ内の有効データを移動する
ために必要なフラッシュメモリである。
【００３４】ＣＰＵ２は、書換データ用フラッシュメモ
リ７ａ、７ｂ、７ｃがホストコンピュータ１からの書換
データの書込みによってデータで一杯になったら、メモ
リ制御線１２及びメモリデータバス１１により有効なデ
ータのみを取り出し、ガベージコレクション用フラッシ
ュメモリに書き換える。
リ７ａ、７ｂ、７ｃがホストコンピュータ１からの書換
データの書込みによってデータで一杯になったら、メモ
リ制御線１２及びメモリデータバス１１により有効なデ
ータのみを取り出し、ガベージコレクション用フラッシ
ュメモリに書き換える。
【００３５】図１０の（ａ）は、ガベージコレクション
中のデータアクセスを示す。データ書換用フラッシュメ
モリ７ａ、７ｂ、７ｃがホストコンピュータ１からの書
込みで空領域がなくなったら、ホストコンピュータ１の
アクセスの合間に書換データ用フラッシュメモリ７ａ、
７ｂ、７ｃから有効データのみを移動するガベージコレ
クションをガベージコレクション用フラッシュメモリ７
ｄ、７ｅに対して実行する。
中のデータアクセスを示す。データ書換用フラッシュメ
モリ７ａ、７ｂ、７ｃがホストコンピュータ１からの書
込みで空領域がなくなったら、ホストコンピュータ１の
アクセスの合間に書換データ用フラッシュメモリ７ａ、
７ｂ、７ｃから有効データのみを移動するガベージコレ
クションをガベージコレクション用フラッシュメモリ７
ｄ、７ｅに対して実行する。
【００３６】また、ホストコンピュータ１からのデータ
ライトアクセスもガベージコレクション用フラッシュメ
モリ７ｄ、７ｅに実行する。ただし、書換データ用フラ
ッシュメモリ７ａ、７ｂ、７ｃ内の有効データはリード
アクセス可能である。
ライトアクセスもガベージコレクション用フラッシュメ
モリ７ｄ、７ｅに実行する。ただし、書換データ用フラ
ッシュメモリ７ａ、７ｂ、７ｃ内の有効データはリード
アクセス可能である。
【００３７】図１０の（ｂ）は、ガベージコレクション
終了後のフラッシュメモリの状態である。有効データが
なくなった書換データ用フラッシュメモリ７ａ、７ｂ、
７ｃはデータ一括消去を行う。
終了後のフラッシュメモリの状態である。有効データが
なくなった書換データ用フラッシュメモリ７ａ、７ｂ、
７ｃはデータ一括消去を行う。
【００３８】ガベージコレクション終了後のデータを格
納しているフラッシュメモリは次の書換データ用フラッ
シュメモリとなる。図１０の（ｃ）はデータ一括消去終
了後の書換データ用フラッシュメモリを示す図であり、
このメモリは次のガベージコレクション用フラッシュメ
モリとなる。
納しているフラッシュメモリは次の書換データ用フラッ
シュメモリとなる。図１０の（ｃ）はデータ一括消去終
了後の書換データ用フラッシュメモリを示す図であり、
このメモリは次のガベージコレクション用フラッシュメ
モリとなる。
【００３９】次に、図２を用いてフラッシュメモリの長
寿命化を実現するデータ格納位置ローテーション方法に
ついて説明する。図２において、フラッシュメモリ７ａ
を書換データ用フラッシュメモリ１、７ｂを書換データ
用フラッシュメモリ２、７ｃを書換データ用フラッシュ
メモリ３、７ｄをガベージコレクション用フラッシュメ
モリ１、７ｅをガベージコレクション用フラッシュメモ
リ２とする。
寿命化を実現するデータ格納位置ローテーション方法に
ついて説明する。図２において、フラッシュメモリ７ａ
を書換データ用フラッシュメモリ１、７ｂを書換データ
用フラッシュメモリ２、７ｃを書換データ用フラッシュ
メモリ３、７ｄをガベージコレクション用フラッシュメ
モリ１、７ｅをガベージコレクション用フラッシュメモ
リ２とする。
【００４０】書換データ用フラッシュメモリ１、２、３
は、書換データ用フラッシュメモリ１から３へと順にデ
ータを格納していく。そして、ＣＰＵ２は、書換データ
用フラッシュメモリ３の空領域がなくなった時点で、書
換データ用フラッシュメモリ１のガベージコレクション
をガベージコレクション用フラッシュメモリ１に対して
行う。
は、書換データ用フラッシュメモリ１から３へと順にデ
ータを格納していく。そして、ＣＰＵ２は、書換データ
用フラッシュメモリ３の空領域がなくなった時点で、書
換データ用フラッシュメモリ１のガベージコレクション
をガベージコレクション用フラッシュメモリ１に対して
行う。
【００４１】ガベージコレクション用フラッシュメモリ
１に対してガベージコレクション行うと同時に、ホスト
コンピュータ１からのライトアクセスがきた場合は、ホ
ストコンピュータ１のアクセスを優先してデータ書込み
をガベージコレクション用フラッシュメモリ１に行う。
書換データ用フラッシュメモリ１のガベージコレクショ
ンが終了したら、書換データ用フラッシュメモリ２のガ
ベージコレクションをガベージコレクション用フラッシ
ュメモリ１若しくはガベージコレクション用フラッシュ
メモリ２に対して実行する。
１に対してガベージコレクション行うと同時に、ホスト
コンピュータ１からのライトアクセスがきた場合は、ホ
ストコンピュータ１のアクセスを優先してデータ書込み
をガベージコレクション用フラッシュメモリ１に行う。
書換データ用フラッシュメモリ１のガベージコレクショ
ンが終了したら、書換データ用フラッシュメモリ２のガ
ベージコレクションをガベージコレクション用フラッシ
ュメモリ１若しくはガベージコレクション用フラッシュ
メモリ２に対して実行する。
【００４２】書換データ用フラッシュメモリ２のガベー
ジコレクションと同時に、旧書換データ用フラッシュメ
モリ１のデータ消去を並行して行う。そして、ガベージ
コレクション用フラッシュメモリ１は、ＣＰＵ２によっ
て、フラッシュメモリ管理領域が書き換えられ、書換デ
ータ用フラッシュメモリ１となる。ガベージコレクショ
ンで移動するデータは、常にガベージコレクション用フ
ラッシュメモリ１から２の順序に従い、格納されるもの
とする。
ジコレクションと同時に、旧書換データ用フラッシュメ
モリ１のデータ消去を並行して行う。そして、ガベージ
コレクション用フラッシュメモリ１は、ＣＰＵ２によっ
て、フラッシュメモリ管理領域が書き換えられ、書換デ
ータ用フラッシュメモリ１となる。ガベージコレクショ
ンで移動するデータは、常にガベージコレクション用フ
ラッシュメモリ１から２の順序に従い、格納されるもの
とする。
【００４３】書換データ用フラッシュメモリ２のガベー
ジコレクションが終了したら、書換データ用フラッシュ
メモリ１と同様に、データの一括消去を行い、ガベージ
コレクション実行用フラッシュメモリ２を書換データ用
フラッシュメモリ２とする。次に、書換データ用フラッ
シュメモリ３のガベージコレクションを同様に実行す
る。
ジコレクションが終了したら、書換データ用フラッシュ
メモリ１と同様に、データの一括消去を行い、ガベージ
コレクション実行用フラッシュメモリ２を書換データ用
フラッシュメモリ２とする。次に、書換データ用フラッ
シュメモリ３のガベージコレクションを同様に実行す
る。
【００４４】このように、フラッシュメモリを、所定の
順序で、ローテーションすることにより、複数のフラッ
シュメモリのうち、空き領域が無くなったフラッシュメ
モリのデータを移動させるに適切なメモリがどれである
かを選択するためのメモリの管理や、各フラッシュメモ
リの消去回数の差の時間の計算の必要が無い。
順序で、ローテーションすることにより、複数のフラッ
シュメモリのうち、空き領域が無くなったフラッシュメ
モリのデータを移動させるに適切なメモリがどれである
かを選択するためのメモリの管理や、各フラッシュメモ
リの消去回数の差の時間の計算の必要が無い。
【００４５】ここで、書換データ用フラッシュメモリ１
又は２に空領域が存在すれば、その位置からデータ移動
を実行し、空領域がなかったら旧書換データ用フラッシ
ュメモリ１の消去を待ってからデータをそのメモリに移
動する。旧書換データ用フラッシュメモリ１は、次のガ
ベージコレクション用フラッシュメモリ３となる。旧書
換データ用フラッシュメモリ１、２と同様に書換データ
フラッシュメモリ３のガベージコレクションが終了した
らデータ消去を行い、ガベージコレクション用フラッシ
ュメモリ３は書換データ用フラッシュメモリ３にステー
タスが書き換えられる。
又は２に空領域が存在すれば、その位置からデータ移動
を実行し、空領域がなかったら旧書換データ用フラッシ
ュメモリ１の消去を待ってからデータをそのメモリに移
動する。旧書換データ用フラッシュメモリ１は、次のガ
ベージコレクション用フラッシュメモリ３となる。旧書
換データ用フラッシュメモリ１、２と同様に書換データ
フラッシュメモリ３のガベージコレクションが終了した
らデータ消去を行い、ガベージコレクション用フラッシ
ュメモリ３は書換データ用フラッシュメモリ３にステー
タスが書き換えられる。
【００４６】また、旧書換データ用フラッシュメモリ
２、及び旧書換データ用フラッシュメモリ３はそれぞれ
ステータスがガベージコレクション用フラッシュメモリ
１、及びガベージコレクション用フラッシュメモリ２に
ステータスが書き換えられる。即ち、データ２４Ｍｂｙ
ｔｅが書込まれた時点で、ガベージコレクションを実行
し、データ格納位置がローテーションされる。
２、及び旧書換データ用フラッシュメモリ３はそれぞれ
ステータスがガベージコレクション用フラッシュメモリ
１、及びガベージコレクション用フラッシュメモリ２に
ステータスが書き換えられる。即ち、データ２４Ｍｂｙ
ｔｅが書込まれた時点で、ガベージコレクションを実行
し、データ格納位置がローテーションされる。
【００４７】データ格納位置のローテーションに伴い、
フラッシュメモリ管理領域２４のステータステーブルの
書換えが必要となる。フラッシュメモリ管理領域２４も
追記型に行う。
フラッシュメモリ管理領域２４のステータステーブルの
書換えが必要となる。フラッシュメモリ管理領域２４も
追記型に行う。
【００４８】次に、図７、８、９を用い、データをロー
テーションするために必要な物理セクタ管理領域、フラ
ッシュメモリ管理領域、マッピングテーブルについて説
明する。
テーションするために必要な物理セクタ管理領域、フラ
ッシュメモリ管理領域、マッピングテーブルについて説
明する。
【００４９】まず、図７を参照して、物理セクタ管理領
域２５の内容の詳細を説明する。スタートビットは、ホ
ストコンピュータ１からのデータを書込む時に、フラッ
シュメモリの初期値とは別の値を書込み、電源立ち上げ
の時にフラッシュメモリにどこまでデータが書込まれて
いるか判断するために設ける。
域２５の内容の詳細を説明する。スタートビットは、ホ
ストコンピュータ１からのデータを書込む時に、フラッ
シュメモリの初期値とは別の値を書込み、電源立ち上げ
の時にフラッシュメモリにどこまでデータが書込まれて
いるか判断するために設ける。
【００５０】論理アドレスは、ホストコンピュータ１か
らアクセスされる番号と実際にフラッシュメモリに記憶
されている物理セクタアドレスとが違うため、物理セク
タにそのセクタにホストコンピュータ１がアクセスする
アドレスである論理アドレスを書込む。
らアクセスされる番号と実際にフラッシュメモリに記憶
されている物理セクタアドレスとが違うため、物理セク
タにそのセクタにホストコンピュータ１がアクセスする
アドレスである論理アドレスを書込む。
【００５１】論理アドレス書込終了フラグは管理領域内
の情報の論理アドレスがすべて書きおわったかを示すた
めに設ける。データ無効フラグは論理セクタを書き換え
るときに必要なくなった旧データに無効の目印をつける
ものである。
の情報の論理アドレスがすべて書きおわったかを示すた
めに設ける。データ無効フラグは論理セクタを書き換え
るときに必要なくなった旧データに無効の目印をつける
ものである。
【００５２】図８を参照して、フラッシュメモリ管理領
域の内容の詳細を説明する。フラッシュメモリ管理領域
はフラッシュメモリＮｏ．、ステータステーブル、ロー
テーション回数、データ無効フラグを格納している。フ
ラッシュメモリＮｏ．はデータ消去により、フラッシュ
メモリの管理領域も消去されるため、別のフラッシュメ
モリにフラッシュメモリ管理領域を記憶させる。この
時、格納先の管理領域と区別を付けるために設ける。
域の内容の詳細を説明する。フラッシュメモリ管理領域
はフラッシュメモリＮｏ．、ステータステーブル、ロー
テーション回数、データ無効フラグを格納している。フ
ラッシュメモリＮｏ．はデータ消去により、フラッシュ
メモリの管理領域も消去されるため、別のフラッシュメ
モリにフラッシュメモリ管理領域を記憶させる。この
時、格納先の管理領域と区別を付けるために設ける。
【００５３】ステータステーブルは、各フラッシュメモ
リの状態がどのようになっているかを示している。フラ
ッシュメモリの状態はデータ書換用フラッシュメモリの
データ書込み待機中、データ書換用フラッシュメモリの
データ書込み中、データ書換用フラッシュメモリのガベ
ージコレクション実行中、データ書換用フラッシュメモ
リのデータ消去中、ガベージコレクション実行用メモリ
のデータ待機中、ガベージコレクション実行用メモリの
データ書換中の計６種類あり、ステータステーブルによ
り状態を区別している。
リの状態がどのようになっているかを示している。フラ
ッシュメモリの状態はデータ書換用フラッシュメモリの
データ書込み待機中、データ書換用フラッシュメモリの
データ書込み中、データ書換用フラッシュメモリのガベ
ージコレクション実行中、データ書換用フラッシュメモ
リのデータ消去中、ガベージコレクション実行用メモリ
のデータ待機中、ガベージコレクション実行用メモリの
データ書換中の計６種類あり、ステータステーブルによ
り状態を区別している。
【００５４】ローテーション回数は外部記憶装置内のフ
ラッシュメモリでデータ格納位置を換えるためにデータ
ローテーション回数が何回行われたかを示す。フラッシ
ュメモリは書換回数が制限されているため、フラッシュ
メモリのローテーション回数を数えることでフラッシュ
メモリの書換回数を示すのに役立つ。データ無効フラグ
は管理領域の書換が必要となった時、フラッシュメモリ
のデータを消去せずに、データに無効である目印である
フラグを書込み、古いデータであることを示すのに役立
つものである。
ラッシュメモリでデータ格納位置を換えるためにデータ
ローテーション回数が何回行われたかを示す。フラッシ
ュメモリは書換回数が制限されているため、フラッシュ
メモリのローテーション回数を数えることでフラッシュ
メモリの書換回数を示すのに役立つ。データ無効フラグ
は管理領域の書換が必要となった時、フラッシュメモリ
のデータを消去せずに、データに無効である目印である
フラグを書込み、古いデータであることを示すのに役立
つものである。
【００５５】図９はマッピングテーブル作成方法を示す
図である。論理アドレスは昇順であり、そのアドレスに
対応する物理アドレスが書込まれる。ＲＡＭに格納する
ため、電源立上時に物理セクタの物理セクタ管理領域に
アクセスし、マッピングテーブル３の回復を行う。
図である。論理アドレスは昇順であり、そのアドレスに
対応する物理アドレスが書込まれる。ＲＡＭに格納する
ため、電源立上時に物理セクタの物理セクタ管理領域に
アクセスし、マッピングテーブル３の回復を行う。
【００５６】ただし、停電後の電源立上時、データ書換
を行い、データ無効フラグが立つ前に停電し、回復を行
った場合同じ論理アドレスを示すデータが２つ存在する
場合がある。その場合は同じフラッシュメモリ内であれ
ば、データは追記型で書込まれているため、後ろのアド
レスを新データとみなし、また別々のフラッシュメモリ
に存在すればフラッシュメモリ管理領域のステータスを
みて新データがどちらかが判断できる。
を行い、データ無効フラグが立つ前に停電し、回復を行
った場合同じ論理アドレスを示すデータが２つ存在する
場合がある。その場合は同じフラッシュメモリ内であれ
ば、データは追記型で書込まれているため、後ろのアド
レスを新データとみなし、また別々のフラッシュメモリ
に存在すればフラッシュメモリ管理領域のステータスを
みて新データがどちらかが判断できる。
【００５７】例えば、書換データ用フラッシュメモリと
ガベージコレクション用メモリに同じデータが存在する
時、ガベージコレクション用フラッシュメモリ内のデー
タは書換データ用フラッシュメモリからデータを書き移
されてくるため、ガベージコレクション用フラッシュメ
モリ内のデータが新データである。書換データ用フラッ
シュメモリのデータは、ガベージコレクション終了後、
一括消去される。
ガベージコレクション用メモリに同じデータが存在する
時、ガベージコレクション用フラッシュメモリ内のデー
タは書換データ用フラッシュメモリからデータを書き移
されてくるため、ガベージコレクション用フラッシュメ
モリ内のデータが新データである。書換データ用フラッ
シュメモリのデータは、ガベージコレクション終了後、
一括消去される。
【００５８】図１１にデータアクセスとデータ消去の並
行実行を可能にする本発明の実施形態と従来のガベージ
コレクション方式とのデータアクセス時間の比較を示
す。従来方式ではデータ消去をフラッシュメモリ内の消
去ブロックで実行するため、データ消去中のフラッシュ
メモリにはデータアクセス出来ず、データ消去を実行し
た後フラッシュメモリにデータアクセスを行っていた。
行実行を可能にする本発明の実施形態と従来のガベージ
コレクション方式とのデータアクセス時間の比較を示
す。従来方式ではデータ消去をフラッシュメモリ内の消
去ブロックで実行するため、データ消去中のフラッシュ
メモリにはデータアクセス出来ず、データ消去を実行し
た後フラッシュメモリにデータアクセスを行っていた。
【００５９】これに対して、本発明においては、書換デ
ータ用フラッシュメモリとガベージコレクション用フラ
ッシュメモリの間でガベージコレクションを実行するこ
とによって、消去中のフラッシュメモリには有効データ
が存在しないため、フラッシュメモリのデータ消去とデ
ータアクセスは並行実行が可能である。
ータ用フラッシュメモリとガベージコレクション用フラ
ッシュメモリの間でガベージコレクションを実行するこ
とによって、消去中のフラッシュメモリには有効データ
が存在しないため、フラッシュメモリのデータ消去とデ
ータアクセスは並行実行が可能である。
【００６０】また、データの格納位置の移動をガベージ
コレクションを行いながらすることによって不要なデー
タがなくなるため、データ移動を終了した時点では、空
セクタができ、その部分にデータを書込みが出来る。
コレクションを行いながらすることによって不要なデー
タがなくなるため、データ移動を終了した時点では、空
セクタができ、その部分にデータを書込みが出来る。
【００６１】したがって、本発明の一実施形態によれ
ば、消去中のフラッシュメモリには有効データが存在し
ないため、フラッシュメモリのデータ消去とデータアク
セスは並行実行が可能であり、データ消去待ち時間の必
要が無い。また、フラッシュメモリのローテーション
は、所定のローテーションで行われるように構成されて
いるため、複数のフラッシュメモリのうち、空き領域が
無くなったフラッシュメモリのデータを移動させるに適
切なメモリがどれであるかを選択するためのメモリの管
理や、各フラッシュメモリの消去回数の差の時間の計算
の必要が無い。
ば、消去中のフラッシュメモリには有効データが存在し
ないため、フラッシュメモリのデータ消去とデータアク
セスは並行実行が可能であり、データ消去待ち時間の必
要が無い。また、フラッシュメモリのローテーション
は、所定のローテーションで行われるように構成されて
いるため、複数のフラッシュメモリのうち、空き領域が
無くなったフラッシュメモリのデータを移動させるに適
切なメモリがどれであるかを選択するためのメモリの管
理や、各フラッシュメモリの消去回数の差の時間の計算
の必要が無い。
【００６２】これにより、フラッシュメモリの消去回数
を常に平均化でき、長寿命化を図ることが可能な、フラ
ッシュメモリを複数使用した外部記憶装置のデータ記憶
制御方法及び装置を実現することができる。
を常に平均化でき、長寿命化を図ることが可能な、フラ
ッシュメモリを複数使用した外部記憶装置のデータ記憶
制御方法及び装置を実現することができる。
【００６３】
【発明の効果】本発明は、以上説明したように構成され
ているため、次のような効果がある。データ消去待ち時
間の必要が無く、かつ、各フラッシュメモリの消去回数
の差の計算時間の必要なく、フラッシュメモリの消去回
数を常に平均化でき、長寿命化を図ることが可能な、フ
ラッシュメモリを複数使用した外部記憶装置のデータ記
憶制御方法及び装置を実現することができる。
ているため、次のような効果がある。データ消去待ち時
間の必要が無く、かつ、各フラッシュメモリの消去回数
の差の計算時間の必要なく、フラッシュメモリの消去回
数を常に平均化でき、長寿命化を図ることが可能な、フ
ラッシュメモリを複数使用した外部記憶装置のデータ記
憶制御方法及び装置を実現することができる。
【００６４】つまり、複数のフラッシュメモリを外部か
らの書換データを格納する一定の数の書換データ用フラ
ッシュメモリと、書換データ用フラッシュメモリの有効
データを移動するガベージコレクションを行うためのガ
ベージコレクション用フラッシュメモリとに分割し、外
部からの書換データは書換データ用フラッシュメモリに
追記型でデータ書込むように構成される。
らの書換データを格納する一定の数の書換データ用フラ
ッシュメモリと、書換データ用フラッシュメモリの有効
データを移動するガベージコレクションを行うためのガ
ベージコレクション用フラッシュメモリとに分割し、外
部からの書換データは書換データ用フラッシュメモリに
追記型でデータ書込むように構成される。
【００６５】これにより、ガベージコレクション終了後
であって、消去中のフラッシュメモリには有効データが
存在しないため、フラッシュメモリのデータ消去とデー
タアクセスは並行実行が可能であり、データ消去待ち時
間の必要が無い。
であって、消去中のフラッシュメモリには有効データが
存在しないため、フラッシュメモリのデータ消去とデー
タアクセスは並行実行が可能であり、データ消去待ち時
間の必要が無い。
【００６６】また、フラッシュメモリのローテーション
は、所定のローテーションで行われるように構成されて
いるため、複数のフラッシュメモリのうち、空き領域が
無くなったフラッシュメモリのデータを移動させるに適
切なメモリがどれであるかを選択するためのメモリの管
理や、各フラッシュメモリの消去回数の差の時間の計算
の必要無く、フラッシュメモリの消去回数を常に平均化
でき、長寿命化を図ることができる。
は、所定のローテーションで行われるように構成されて
いるため、複数のフラッシュメモリのうち、空き領域が
無くなったフラッシュメモリのデータを移動させるに適
切なメモリがどれであるかを選択するためのメモリの管
理や、各フラッシュメモリの消去回数の差の時間の計算
の必要無く、フラッシュメモリの消去回数を常に平均化
でき、長寿命化を図ることができる。
【図１】本発明の一実施形態が適用された、フラッシュ
メモリを使用した外部記憶装置の概略構成図である。
メモリを使用した外部記憶装置の概略構成図である。
【図２】本発明の一実施形態におけるデータ格納位置ロ
ーテーション方法を示す図である。
ーテーション方法を示す図である。
【図３】本発明の一実施形態において使用するフラッシ
ュメモリ構成図である。
ュメモリ構成図である。
【図４】本発明の一実施形態において使用するフラッシ
ュメモリの消去ブロック構成図である。
ュメモリの消去ブロック構成図である。
【図５】本発明の一実施形態におけるフラッシュメモリ
消去ブロック内の物理セクタ構成図である。
消去ブロック内の物理セクタ構成図である。
【図６】本発明の一実施形態におけるマッピングテーブ
ル構成図である。
ル構成図である。
【図７】物理セクタに付加される物理セクタ管理領域の
データを表す図である。
データを表す図である。
【図８】消去ブロック内に格納されるフラッシュメモリ
管理領域のデータを表す図である。
管理領域のデータを表す図である。
【図９】マッピングテーブル作成方法を示す図である。
【図１０】フラッシュメモリのデータを消去する際に必
要なガベージコレクション方法を説明する図である。
要なガベージコレクション方法を説明する図である。
【図１１】本発明と従来技術とのデータアクセス時間の
比較を示す図である。
比較を示す図である。
【図１２】ホストコンピュータからの外部記憶装置への
データアクセス方法を示す図である。
データアクセス方法を示す図である。
１ ホストコンピュータ
２ ＣＰＵ
３ マッピングテーブル
４ ＲＯＭ
５ インタフェース
６ 制御回路
７ａ〜７ｅ フラッシュメモリ
８ インタフェース用データバス
９ 制御用データバス
１０ ＣＰＵバス
１１ メモリデータバス
１２ メモリ制御線
１３ 制御信号
２１ フラッシュメモリ
２２ 消去ブロック
２３ 物理セクタ
２４ フラッシュメモリ管理領域
２５ 物理セクタ管理領域
２６ マッピングテーブル
２７ データ格納領域
３１ 物理セクタアドレス用ポインタ
３２ フラッシュメモリ管理領域用ポインタ
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平５−241741（ＪＰ，Ａ)
特開 平５−27924（ＪＰ，Ａ)
特開 平８−16482（ＪＰ，Ａ)
特開 平６−124596（ＪＰ，Ａ)
特開 平８−314775（ＪＰ，Ａ)
特開 平６−222985（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G11C 16/00 - 16/34
G06F 12/00 - 12/16
Claims (2)
- 【請求項１】書換回数に制限があり、実際にデータを書
き込むための物理セクタよりも消去ブロックが大きく、
消去ブロック内のデータを一括消去するフラッシュメモ
リを複数用いた外部記憶装置のデータ記憶制御方法にお
いて、 複数のフラッシュメモリを外部からの書換データを格納
する一定の数の書換データ用フラッシュメモリと、ガベ
ージコレクション用フラッシュメモリとに分割し、外部
からの書換データは書換データ用フラッシュメモリに追
記型でデータ書込みを行い、 書換データ用フラッシュメモリに空領域がなくなった
ら、書換データ用フラッシュメモリのデータを消去する
前に、書換データ用フラッシュメモリの有効データをガ
ベージコレクション用フラッシュメモリに移動し、それ
以降の外部からの書換データはガベージコレクション用
フラッシュメモリに格納し、 書換データ用フラッシュメモリからガベージコレクショ
ン用フラッシュメモリヘの有効データの移動終了後は、
書換データ格納用フラッシュメモリを一括消去し、 書換データ用フラッシュメモリのデータ消去終了時点
で、このデータ消去された書換データ用フラッシュメモ
リをガベージコレクション用フラッシュメモリとし、そ
れまでガページコレクション用フラッシュメモリであっ
たフラッシュメモリを書換データ用フラッシュメモリと
し、データ格納位置を所定の順序でローテーションして
ガベージコレクションを行い、全てのフラッシュメモリ
のデータ書換回数を平均化することを特徴とするフラッ
シュメモリを使用した外部記憶装置のデータ記憶制御方
法。 - 【請求項２】書換回数に制限があり、実際にデータを書
き込むための物理セクタよりも消去ブロックが大きく、
消去ブロック内のデータを一括消去するフラッシュメモ
リを複数用いた外部記憶装置のデータ記憶制御装置にお
いて、 外部からの書換データを追記型で書込み、格納する一定
の数の書換データ用フラッシュメモリと、 書換データ用フラッシュメモリの有効データを移動する
ガベージコレクションを行うためのガベージコレクショ
ン用フラッシュメモリと、 書換データ用フラッシュメモリに空領域がなくなった
ら、書換データ用フラッシュメモリのデータを消去する
前に、書換データ用フラッシュメモリの有効データをガ
ベージコレクション用フラッシュメモリに移動し、それ
以降の外部からの書換データはガページコレクション用
フラッシュメモリに格納し、書換データ用フラッシュメ
モリからガベージコレクション用フラッシュメモリヘの
有効データの移動終了後は、書換データ格納用フラッシ
ュメモリを一括消去し、書換データ用フラッシュメモリ
のデータ消去終了時点で、このデータ消去された書換デ
ータ用フラッシュメモリをガベージコレクション用フラ
ッシュメモリとし、それまでガページコレクション用フ
ラッシュメモリであったフラッシュメモリを書換データ
用フラッシュメモリとし、データ格納位置を所定の順序
でローテーションしてガベージコレクションを行い、全
てのフラッシュメモリのデータ書換回数を平均化するデ
ータ格納制御手段と、 を備えることを特徴とするフラッシュメモリを使用した
外部記憶装置のデータ記憶制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28857697A JP3534585B2 (ja) | 1997-10-21 | 1997-10-21 | フラッシュメモリを複数使用した外部記憶装置のデータ記憶制御方法及び装置 |
| US09/174,100 US20010023472A1 (en) | 1997-10-21 | 1998-10-16 | Data storage control method and apparatus for external storage device using a plurality of flash memories |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28857697A JP3534585B2 (ja) | 1997-10-21 | 1997-10-21 | フラッシュメモリを複数使用した外部記憶装置のデータ記憶制御方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11126488A JPH11126488A (ja) | 1999-05-11 |
| JP3534585B2 true JP3534585B2 (ja) | 2004-06-07 |
Family
ID=17732061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28857697A Expired - Fee Related JP3534585B2 (ja) | 1997-10-21 | 1997-10-21 | フラッシュメモリを複数使用した外部記憶装置のデータ記憶制御方法及び装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20010023472A1 (ja) |
| JP (1) | JP3534585B2 (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2787601A1 (fr) * | 1998-12-22 | 2000-06-23 | Gemplus Card Int | Systeme de memorisation comprenant des moyens de gestion d'une memoire avec anti-usure et procede de gestion anti-usure d'une memoire |
| JP4812192B2 (ja) * | 2001-07-27 | 2011-11-09 | パナソニック株式会社 | フラッシュメモリ装置、及び、それに記憶されたデータのマージ方法 |
| FR2847695B1 (fr) * | 2002-11-25 | 2005-03-11 | Oberthur Card Syst Sa | Entite electronique securisee integrant la gestion de la duree de vie d'un objet |
| US7412581B2 (en) * | 2003-10-28 | 2008-08-12 | Renesas Technology America, Inc. | Processor for virtual machines and method therefor |
| US7089349B2 (en) * | 2003-10-28 | 2006-08-08 | Sandisk Corporation | Internal maintenance schedule request for non-volatile memory system |
| WO2005081647A2 (en) * | 2004-03-02 | 2005-09-09 | Hismartech Co., Ltd. | Method, system and a computer-readable recording medium for controlling storage of data in memory and system therefor |
| JP2005258851A (ja) * | 2004-03-12 | 2005-09-22 | Renesas Technology Corp | メモリカード |
| US7457909B2 (en) * | 2005-01-14 | 2008-11-25 | Angelo Di Sena | Controlling operation of flash memories |
| US7523381B2 (en) * | 2005-09-01 | 2009-04-21 | Micron Technology, Inc. | Non-volatile memory with error detection |
| JP4356686B2 (ja) | 2005-12-01 | 2009-11-04 | ソニー株式会社 | メモリ装置及びメモリ制御方法 |
| CN101484882B (zh) * | 2005-12-09 | 2013-10-02 | 晟碟以色列有限公司 | 闪存管理方法 |
| JP2007193883A (ja) * | 2006-01-18 | 2007-08-02 | Sony Corp | データ記録装置及び方法、及びデータ再生装置及び方法、並びにデータ記録再生装置及び方法 |
| JP2007331356A (ja) * | 2006-06-19 | 2007-12-27 | Ricoh Co Ltd | 画像形成装置 |
| US7451265B2 (en) * | 2006-08-04 | 2008-11-11 | Sandisk Corporation | Non-volatile memory storage systems for phased garbage collection |
| US7444461B2 (en) * | 2006-08-04 | 2008-10-28 | Sandisk Corporation | Methods for phased garbage collection |
| US7441071B2 (en) * | 2006-09-28 | 2008-10-21 | Sandisk Corporation | Memory systems for phased garbage collection using phased garbage collection block or scratch pad block as a buffer |
| US7444462B2 (en) * | 2006-09-28 | 2008-10-28 | Sandisk Corporation | Methods for phased garbage collection using phased garbage collection block or scratch pad block as a buffer |
| US7464216B2 (en) * | 2006-09-29 | 2008-12-09 | Sandisk Corporation | Method for phased garbage collection with state indicators |
| US7444463B2 (en) * | 2006-09-29 | 2008-10-28 | Sandisk Corporation | System for phased garbage collection with state indicators |
| JP2008204041A (ja) | 2007-02-19 | 2008-09-04 | Hitachi Ltd | ストレージ装置及びデータ配置制御方法 |
| TWI341491B (en) * | 2007-03-07 | 2011-05-01 | Via Tech Inc | Memory access system and memory access method thereof |
| JP5206103B2 (ja) * | 2008-05-09 | 2013-06-12 | 日本電気株式会社 | ストレージ装置、ストレージ装置制御システム、ストレージ装置の制御方法、及びプログラム |
| JP2010026933A (ja) * | 2008-07-23 | 2010-02-04 | Toshiba Corp | メモリシステム、ホスト装置 |
| EP2315126A4 (en) * | 2008-08-11 | 2012-06-20 | Fujitsu Ltd | PEST INFORMATION COLLECTION PROGRAM, PASSING INFORMATION COLLECTION METHOD, AND PASSING INFORMATION COLLECTION SYSTEM |
| US20100262979A1 (en) * | 2009-04-08 | 2010-10-14 | Google Inc. | Circular command queues for communication between a host and a data storage device |
| US20100287217A1 (en) * | 2009-04-08 | 2010-11-11 | Google Inc. | Host control of background garbage collection in a data storage device |
| US8595572B2 (en) | 2009-04-08 | 2013-11-26 | Google Inc. | Data storage device with metadata command |
| US8578084B2 (en) * | 2009-04-08 | 2013-11-05 | Google Inc. | Data storage device having multiple removable memory boards |
| TWI405214B (zh) * | 2009-05-06 | 2013-08-11 | A Data Technology Co Ltd | 快閃記憶體儲存系統之資料燒錄方法 |
| US9514055B2 (en) * | 2009-12-31 | 2016-12-06 | Seagate Technology Llc | Distributed media cache for data storage systems |
| JP5066209B2 (ja) | 2010-03-18 | 2012-11-07 | 株式会社東芝 | コントローラ、データ記憶装置、及びプログラム |
| US10157002B2 (en) * | 2010-08-26 | 2018-12-18 | International Business Machines Corporation | Migrating an encoded data slice based on an end-of-life memory level of a memory device |
| US8874872B2 (en) * | 2011-01-21 | 2014-10-28 | Seagate Technology Llc | Garbage collection management in memories |
| US10049040B2 (en) | 2011-01-21 | 2018-08-14 | Seagate Technology Llc | Just in time garbage collection |
| US20150254011A1 (en) * | 2014-03-10 | 2015-09-10 | Kabushiki Kaisha Toshiba | Memory system, memory controller and control method of non-volatile memory |
| KR20170044780A (ko) * | 2015-10-15 | 2017-04-26 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작방법 |
| US10019314B2 (en) | 2016-04-27 | 2018-07-10 | Silicon Motion Inc. | Flash memory apparatus and storage management method for flash memory |
| CN111679787B (zh) | 2016-04-27 | 2023-07-18 | 慧荣科技股份有限公司 | 闪存装置、闪存控制器及闪存存储管理方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2251323B (en) * | 1990-12-31 | 1994-10-12 | Intel Corp | Disk emulation for a non-volatile semiconductor memory |
| JP2582487B2 (ja) * | 1991-07-12 | 1997-02-19 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体メモリを用いた外部記憶システム及びその制御方法 |
| JP3407317B2 (ja) * | 1991-11-28 | 2003-05-19 | 株式会社日立製作所 | フラッシュメモリを使用した記憶装置 |
| JPH06222985A (ja) * | 1993-01-26 | 1994-08-12 | Oki Electric Ind Co Ltd | メモリ制御装置 |
| JP3507132B2 (ja) * | 1994-06-29 | 2004-03-15 | 株式会社日立製作所 | フラッシュメモリを用いた記憶装置およびその記憶制御方法 |
| JPH08314775A (ja) * | 1995-05-11 | 1996-11-29 | Hitachi Ltd | ファイルメモリ装置 |
-
1997
- 1997-10-21 JP JP28857697A patent/JP3534585B2/ja not_active Expired - Fee Related
-
1998
- 1998-10-16 US US09/174,100 patent/US20010023472A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11126488A (ja) | 1999-05-11 |
| US20010023472A1 (en) | 2001-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3534585B2 (ja) | フラッシュメモリを複数使用した外部記憶装置のデータ記憶制御方法及び装置 | |
| US6076137A (en) | Method and apparatus for storing location identification information within non-volatile memory devices | |
| US7191306B2 (en) | Flash memory, and flash memory access method and apparatus | |
| EP0852765B1 (en) | Memory management | |
| JP4005142B2 (ja) | フラッシュメモリ大容量記憶システム | |
| JP4588431B2 (ja) | 頻繁にアクセスされたセクタの動作による不揮発性メモリに対するより速い書込み動作 | |
| USRE45222E1 (en) | Method of writing of writing to a flash memory including data blocks and log blocks, using a logical address having a block address portion and page identifying portion, a block address table and a page table | |
| EP0077452B1 (en) | Data promotion in storage subsystems | |
| JP4695801B2 (ja) | 不揮発性メモリ上で実行されるブロック書き込み動作時間を低減させる方法および装置 | |
| KR100684887B1 (ko) | 플래시 메모리를 포함한 데이터 저장 장치 및 그것의 머지방법 | |
| JP4511576B2 (ja) | メモリシステム | |
| JP3485938B2 (ja) | 不揮発性半導体メモリ装置 | |
| KR100771519B1 (ko) | 플래시 메모리를 포함한 메모리 시스템 및 그것의 머지방법 | |
| US7529879B2 (en) | Incremental merge methods and memory systems using the same | |
| US20050021904A1 (en) | Mass memory device based on a flash memory with multiple buffers | |
| US20080270680A1 (en) | Controller for Non-Volatile Memories and Methods of Operating the Memory Controller | |
| WO1995018407A1 (en) | Solid state memory system | |
| JPH05233426A (ja) | フラッシュ・メモリ使用方法 | |
| JP2004342126A (ja) | 複数のデバイスへ同時書き込み操作を行うことにより高まるフラッシュメモリデバイスにおけるメモリ性能 | |
| JPH037978B2 (ja) | ||
| JP3421581B2 (ja) | 不揮発性半導体メモリを用いた記憶装置 | |
| JP2011238261A (ja) | 記憶装置および情報処理システム | |
| JPH113287A (ja) | 記憶装置およびそれに用いられる記憶領域管理方法 | |
| JPH11272569A (ja) | フラッシュメモリを使用した外部記憶装置のデータ回復方式 | |
| JPH11282765A (ja) | フラッシュメモリを使用した外部記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040309 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |