JP3421581B2 - 不揮発性半導体メモリを用いた記憶装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は記憶装置に係り、特
に、格納データの書き換え時に消去動作を必要とする、
書き換え可能な不揮発性メモリを利用した記憶装置に関
する。

【０００２】

【従来の技術】半導体メモリを記憶媒体とした記憶装置
は、小型軽量で低消費電力であること、また機械的な動
作を一切必要としないことにより物理的な衝撃振動に対
する耐性が高いこと等から、カード形状等にして小型の
情報機器に用いられることが多い。また、その際、互換
性の高さから、磁気ディスク装置とインターフェース信
号やプロトコルを一致させることが多い。

【０００３】ところが、磁気ディスク装置は、記録方法
として、磁気記憶媒体に磁気的な変化を記録する方法を
採用しているので、同一箇所の書き換え回数にほとんど
制限がなく、磁気ディスク装置におけるデータの管理方
式は同一箇所の書き換え回数というものを考慮する必要
がない。これに対し、電気的に書き換え可能な半導体メ
モリでは、記録方式として、素子に強い電界を加えるな
どのストレスをかけて記録する方法を採用しているた
め、書き換え回数が有限であることが多い。このため、
磁気ディスク装置におけるデータの管理方式を、そのま
ま電気的に書き換え可能な不揮発性メモリを記憶媒体と
する記憶装置に適用すると、特定の領域の書き換え頻度
が高くなった場合に、部分的にメモリが劣化し、記憶装
置全体の信頼性を保てなくなる、という問題があった。

【０００４】より具体的に言うと、一般的な磁気ディス
ク装置等の大容量記憶装置においては、データ格納をあ
る記憶容量（以下、セクタという）単位で行い、格納場
所の位置情報の管理をこのセクタ単位で行うので、この
管理のための情報を格納する領域（例えば、ディレクト
リ・ファイルやＦＡＴ）が存在する。この領域は、他の
データ記憶領域で書き換えが行われるたびに書き換えが
必要になるため、通常のデータ記憶領域に比べて書き換
えの頻度が高くなり、電気的書き換え可能なメモリ上に
おいては劣化が著しくなってしまう。

【０００５】このような問題を解決するため、メモリ素
子自体の書き換え可能回数を向上させる技術の開発が進
められると共に、メモリ上のデータ管理方法として様々
な技術が提案されている。

【０００６】例えば、特開平５−２７９２４号公報に開
示された技術では、不揮発性メモリの書き換え単位（消
去単位）で消去回数を計数して記録し、新たな書き込み
を行う場合には、消去回数の少ない領域を選んで格納す
ることにより、不揮発性メモリの書き換え単位（消去単
位）の間での消去回数の均一化を図り、記憶装置全体と
しての寿命を延長させる方式を開示している。また、特
開平６−１２４５９６号公報では、同様に、不揮発性メ
モリの書き換え単位（消去単位）で消去回数を計数して
記録し、データの書き換えを行う際に規定の回数に達し
た領域を、消去回数が少ないところを検索して論理格納
アドレスの割り当てを入れ替えることにより消去回数の
均一化を図る技術が開示されている。

【０００７】つまり、これらの技術は共に、記憶媒体上
の領域全体における物理的な消去回数を均一化すること
により、全体と比較して非常に小さな一部の領域の劣化
による記憶装置全体の劣化という状態を回避し、記憶装
置全体の寿命をのばそうとするものである。

【０００８】

【発明が解決しようとする課題】しかしながら、上記従
来技術では、書き換えを行う場合にホストから指示され
る論理的なアドレスに対応するメモリ上の物理的な格納
アドレスを常に変化させたり、消去回数の増大により物
理的な格納アドレスを入れ替えたり、という動作を必要
とする。そのため、ホストの指定する論理的なアドレス
と、実際に格納するメモリ上の物理的なアドレスを対応
させるアドレス参照テーブルやそれに類する管理情報が
必要となる。

【０００９】アドレス管理テーブルを設ける場合、記憶
領域全体のアドレス参照ができる必要があるので、大規
模な記憶領域が必要となるが、その記憶手段は、電力供
給が遮断されても記録が残るような不揮発性メモリであ
るか、少なくとも、他の不揮発性メモリに記憶されてい
るデータから再構築できるものでなければならない。さ
らにこのようなアドレス管理テーブルやそれに類する情
報の更新の頻度は一般に高いため、それに耐え得る記憶
手段が必要となる。

【００１０】また、これまでの電気的に書き換え可能な
不揮発性メモリ（以下、フラッシュメモリという）で
は、磁気ディスク装置互換の記憶装置としての利用を容
易にするため、データの消去を行う容量単位（物理書き
換えブロック）の大きさを、磁気ディスク装置でデータ
の管理単位として一般的に使われるセクタと一致させて
いた。しかし、最近のフラッシュメモリの中には、回路
効率を向上させてメモリチップ面積を縮小化すること
で、コストを下げるため、物理書き換えブロックの容量
を増大させたものが存在する。このようなフラッシュメ
モリでは、ホストから指定されるデータの管理単位（以
後、セクタと呼ぶ）の大きさと、記憶媒体のデータの管
理単位（物理書き換えブロック）の大きさが異なること
になり、この点を考慮したデータの管理方法が必要とな
る。

【００１１】例えば、メモリの物理書き換えブロックの
大きさが、複数（例えば、Ｎ個）のセクタを格納できる
大きさである場合、効率的な格納をするためには、一つ
の物理書き換えブロックに、Ｎ個のセクタを割り当てる
ことが考えられる。この場合、一つの物理書き換えブロ
ックに格納されているＮ個のセクタのうちの一つだけが
書き換えられた場合でも、その物理書き換えブロック
は、書き換え処理（ブロック単位での消去処理及びその
後の書き込み処理）を施されることになり、結果的に一
つの物理書き換えブロックの書き換え頻度は、１セクタ
に割り当てられている場合のＮ倍に増大してしまう。こ
れは、必要以上にメモリの寿命を短縮することになり、
ひいては装置劣化を加速することとなる。

【００１２】今後、磁気ディスク装置に匹敵する大容量
低コストを目標とし、フラッシュメモリのコストを下げ
るために、メモリチップ面積の縮小化が強く要求された
り、一つのセルに複数の記憶ビットを記憶させる多値メ
モリが実用化されることにより、物理書き換えブロック
の容量増大が促進されると、上記のような問題はより深
刻になると考えられる。

【００１３】本発明の目的は、ブロック単位で消去処理
をする、電気的に書き換え可能な不揮発性メモリを記憶
媒体とする記憶装置において、特定のデータの書き換え
が頻繁に行われることによる記憶装置全体の劣化、ある
いは信頼性の低下を防ぎ、記憶装置寿命の向上を実現す
ることにある。

【００１４】

【課題を解決するための手段】本発明に係る第１の記憶
装置は、記録しているデータの消去を、複数の論理格納
ブロック分のデータを格納可能な容量の物理ブロック単
位で行う、再書き込みが可能な不揮発性半導体メモリ
と、外部からの読み出しまたは書き込みを行う最小単位
である論理格納ブロック単位でのアドレス指定による読
み書き指示にしたがって、前記不揮発性半導体メモリに
対するデータの読み書きを行う制御手段と、を備え、前
記制御手段は、前記不揮発性メモリの物理ブロックのう
ち、複数の論理格納ブロックが割り当てられた物理ブロ
ックごとに、消去回数を計数して記録し、当該物理ブロ
ックの消去回数が予め定められた回数に達したら、当該
物理ブロックに割り当てられていた各論理格納ブロック
のデータを、それぞれ、前記不揮発性メモリの物理ブロ
ックのうちの、一物理ブロックに一論理格納ブロックが
割り当てられる展開領域の各物理ブロックに移し、当該
論理格納ブロックの以後のアクセスについては、前記移
された展開領域内の物理ブロックに対して行う。

【００１５】本発明に係る第２の記憶装置は、記録して
いるデータの消去を、複数の論理格納ブロック分のデー
タを格納可能な容量の物理ブロック単位で行う、再書き
込みが可能な不揮発性半導体メモリと、 外部からの読み
出しまたは書き込みを行う最小単位である論理格納ブロ
ック単位でのアドレス指定による読み書き指示にしたが
って、前記不揮発性半導体メモリに対するデータの読み
書きを行う制御手段と、 を備え、 前記制御手段は、 前記
不揮発性半導体メモリの物理ブロックのうちの、複数の
論理格納ブロックが割り当てられた物理ブロックに割り
当てられている各論理格納ブロックごとに、書き換え回
数を計数して記録し、当該論理格納ブロックの書き換え
回数が予め定められた回数に達したら、当該論理格納ブ
ロックのデータを、前記不揮発性メモリの物理ブロック
のうちの、一物理ブロックに一論理格納ブロックが割り
当てられる展開領域の一物理ブロックに移し、 当該論理
格納ブロックの以後のアクセスについては、前記移され
た展開領域内の物理ブロックに対して行う。

【００１６】本発明に係る第３の記憶装置は、記録して
いるデータの消去を、複数の論理格納ブロック分のデー
タを格納可能な容量の物理ブロック単位で行う、再書き
込みが可能な不揮発性半導体メモリと、 外部からの読み
出しまたは書き込みを行う最小単位である論理格納ブロ
ック単位でのアドレス指定による読み書き指示にしたが
って、前記不揮発性半導体メモリに対するデータの読み
書きを行う制御手段と、 を備え、 前記制御手段は、 前記
不揮発性半導体メモリの物理ブロックのうちの、複数の
論理格納ブロックが割り当てられた物理ブロックに、前
記アドレス指定によって書き込みが指示された論理格納
ブロックのデータに誤り検出訂正符号を付加し、 読み出
しの際に誤りが検出された論理格納ブロックのデータに
ついては、訂正を行った後、当該論理格納ブロックが格
納されていた物理ブロックに割り当てられた複数の論理
格納ブロックの各論理格納ブロックのデータを、それぞ
れ、前記不揮発性メモリの物理ブロックのうちの、一物
理ブロックに一論理格納ブロックが割り当てられる展開
領域の各物理ブロックに移し、 当該論理格納ブロックの
以後のアクセスについては、前記移された展開領域内の
物理ブロックに対して行う。

【００１７】

【００１８】

【００１９】

【００２０】

【００２１】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を使って詳細に説明する。

【００２２】図１は、本発明による記憶装置１０１の基
本的な構成を示す図である。本発明による記憶装置とし
ては、例えば、小型軽量の特徴を生かしたカード形状の
ＰＣＭＣＩＡ規格準拠のＰＣ（ＡＴＡ）カードが考えら
れる。しかし、当然のことながら、形状がカードに特定
されることはない。

【００２３】図１に示すように、記憶装置１０１は、イ
ンターフェース回路１０３、マイクロプロセッサ１０
４、フラッシュメモリ１０５、メモリ制御回路１０６と
から構成されている。インターフェース回路１０３は、
システムバス１０２と記憶装置１０１内部とのインター
フェースをとるものである。システムバス１０２として
は、ＩＤＥバス、ＩＳＡバス、ＰＣＩバス、ＳＣＳＩバ
ス、ＰＣカードバスなどが考えられる。

【００２４】マイクロプロセッサ１０４は、記憶装置１
０１の内部の処理を制御するものである。以下に説明す
るフラッシュメモリ１０５上のデータ管理等の制御は、
ほとんどこのマイクロプロセッサ１０４がプログラム用
メモリ（不図示）に格納されたプログラムを実行するこ
とにより実現される。但し、専用のハードウェアで実現
することも可能である。フラッシュメモリ１０５は、記
憶装置１０１の記憶媒体であり、その詳細は後述する。
メモリ制御回路１０６は、フラッシュメモリ１０５を制
御するための制御信号やそのタイミングを生成したり、
読み出しや書き込みのデータを一時的に格納する。な
お、マイクロプロセッサ１０４がメモリを直接制御でき
る機能を備えていれば、メモリ制御回路１０６は必須で
はない。

【００２５】まず、記憶装置１０１における基本的な動
作について説明する。記憶装置１０１は、ホストからの
指示により、データの格納、送出等を行う。その際、ま
ず、システムバス１０２を通して、インターフェース回
路１０３内の所定のレジスタに、ホストが指定した論理
アドレスやアクセス・コマンド等が書き込まれる。マイ
クロプロセッサ１０４は、インターフェース回路１０３
からの信号変化やレジスタの読み書きにより、ホストか
らのアクセス指示を解釈し、メモリ制御回路１０６を介
して、フラッシュメモリ１０５に対するデータの読み出
しあるいは書き込みに必要な制御を行う。

【００２６】次に、本実施形態において使用されるフラ
ッシュメモリ１０５の詳細について説明する。本実施形
態において使用されるフラッシュメモリ１０５は、消去
単位である各物理ブロックが、４セクタ分のデータ（お
よび、その４セクタに付随する数十バイトの管理デー
タ）を格納できるものである。また、消去を行った領域
（物理ブロック）は、全てのビットが１となり、書き込
みを行っていない部分には書き込みを行うことができる
メモリ、すなわち、「１」が記録されているビットには
「０」を個別に書き込むことができるメモリであるとす
る。なお、本発明に利用できるメモリはこれに限られ
ず、消去した領域は、全てのビットが０となり、「０」
が記録されているビットには「１」を個別に書き込むこ
とができるメモリであってもよい。また、以下に説明す
る本実施形態においては、ホストのデータ管理の最小単
位、すなわちセクタの大きさは、パーソナルコンピュー
タ等で一般に利用される磁気ディスク装置と同じ、５１
２バイトであるとする。

【００２７】図２は、本実施形態において使用されるフ
ラッシュメモリチップの内部構成の詳細を示す図であ
る。同図に示すように、フラッシュメモリチップ１００
１は、フラッシュメモリアレイ１００２と、バッファメ
モリ１００３とから構成される。フラッシュメモリアレ
イ１００２は、フラッシュメモリセルで構成されてお
り、所定容量の消去ブロック（物理ブロック）単位に区
切られている。すなわち、フラッシュメモリチップ１０
０１においては、この消去ブロック単位で、記憶された
データの消去が行われる。バッファメモリ１００３は、
外部とのデータのやり取りのため、フラッシュメモリア
レイ１００２の消去ブロック一単位分のデータを格納す
るもので、ＳＲＡＭ等の揮発性メモリで構成される。フ
ラッシュメモリアレイ１００２とバッファメモリ１００
３と間では、データが、消去ブロック単位で一括転送さ
れる。一方、バッファメモリ１００３と外部との間で
は、バイトシーケンシャルアクセスでデータの入出力を
行う。すなわち、アドレス指定されたブロック内のバイ
ト・データが所定の順番で入出力される。

【００２８】例えば、リードアクセスではフラッシュメ
モリアレイ１００２の１ブロックをアドレスで指定し、
アドレス指定されたブロックのデータをバッファメモリ
１００３に一括転送する。その後バイトシーケンシャル
アクセスで外部にデータが読み出される。一方、ライト
アクセスでは、バイトシーケンシャルアクセスでバッフ
ァメモリ１００３に１ブロック分のデータを書き込み、
その後ブロック単位の一括転送でメモリアレイ１００２
にデータが書き込まれる。

【００２９】更に、このフラッシュメモリチップでは、
バッファメモリ１００３のアクセスは、ブロック境界に
限らず、任意のアドレスを指定して、リードライトする
こともできる。特にライトアクセスにおいては、ブロッ
ク内の消去状態で書き込みを行っていない部分には、ブ
ロック消去を行うことなく上書きができる。すなわち、
ブロック消去後、書き込みが行われていない部分が存在
する場合（かつ、その部分が書き込まれていないことが
わかっている場合）は、その部分を指定して書き込みを
行えば、ブロック全体での消去動作をすることなく、ブ
ロックの一部分に対する書き込みが行われることにな
る。なお、図２のメモリは一例であり、本発明で使用す
るメモリをこれに限定するものではない。例えば、バッ
ファ１００３の容量は１ブロック分だけでなく複数ブロ
ック分あってもよく、バッファ１００３と外部とのやり
とりはバイトシーケンシャルでなく、ワードシーケンシ
ャルやビットシーケンシャルなど任意の単位でアクセス
できてもよい。

【００３０】図３は、フラッシュメモリ１０５内の物理
ブロックの使用例を示した図である。ここでの１ブロッ
クの大きさは、２１１２バイトとする。図３（ａ）の例
では、１ブロックは、２０４８（＝５１２ｘ４）バイト
のブロック・データ部と、６４バイトの管理データ部と
に分けられる。ブロック・データ部には、４セクタ分の
データが格納され、管理データ部には、ブロック・デー
タ部内のデータを管理するのに必要なデータ、例えば、
各セクタ毎のＥＣＣ符号や、後述する消去回数、書き換
え回数等が格納される。また、図３（ｂ）の例では、１
ブロックは、４つのセクタ・データ部１〜４及びセクタ
管理データ部１〜４と、ブロック管理データ部とに分か
れており、セクタ・データ部１〜４のそれぞれの大きさ
は、５１２バイト、セクタ管理データ部１〜４のそれぞ
れの大きさは、８バイト、ブロック管理データ部の大き
さは、３２バイトである。４つのセクタ・データ部１〜
４には、それぞれ、セクタ・データが格納され、セクタ
管理データ部１〜４には、対応するセクタ・データを管
理するのに必要なデータ、例えば、対応するセクタ・デ
ータのＥＣＣ符号や、後述する書き換え回数等が格納さ
れる。ブロック管理データ部には、ブロックを管理する
のに必要なデータや、セクタ管理データ部に格納されな
い（できない）セクタを管理するのに必要なデータ等が
格納される。

【００３１】図４は、本発明によるフラッシュメモリ１
０５内のデータ管理の一例を示す図であり、ある一つの
フラッシュメモリチップ内のマッピングの様子を示して
いる。なお、フラッシュメモリチップは、記憶容量を大
きくするために、記憶装置内に複数搭載される場合があ
るが、フラッシュメモリへのデータ格納を制御するマイ
クロプロセッサ１０４のプログラムを、チップ搭載数に
より変更することは非効率的であるため、搭載している
複数のメモリチップ全体で同図に示すようなマッピング
を行うのではなく、各チップごとにマッピングを行っ
て、データ格納領域の展開・移動は各チップ内で閉じて
行う。ただし、複数のメモリチップ全体で一つのマッピ
ングを行うようにしてもよい。

【００３２】図４に示すように、フラッシュメモリ１０
５の記憶領域は、通常データ領域２０１および展開領域
２０２から構成される。通常データ領域２０１は、ホス
トが記憶装置１０１をアクセスする際に、ホストが指定
した指定アドレスに対応して、データを格納する領域で
ある。この領域では、ホストからのアクセス単位である
セクタ４つが、一つの物理ブロックに格納される。展開
領域２０２は、ある物理ブロックの書き換え回数が一定
回数を越えた場合に、当該ブロックに格納されていたデ
ータを移す際の移し先となる領域である。この領域で
は、１セクタに対して、１物理ブロックが割り当てられ
るので、通常データ領域２０１の１物理ブロック（４セ
クタ）は、４つの物理ブロックに展開されることにな
る。

【００３３】本実施形態においては、通常データ領域２
０１にあるブロック毎に、書き換え回数を計数し、書き
換え回数が所定回数を超えた場合は、その後、当該物理
ブロックに対する書き換えは行わず、展開領域に展開さ
れた物理ブロックに対して、書き換えが行われる。

【００３４】図５は、この展開処理の動作を説明する図
である。同図は、展開前ブロック３０１が、４つの展開
後ブロック３０２、３０３、３０４、３０５に展開され
る様子を示している。展開前ブロック３０１は、通常デ
ータ領域２０１の一つの物理ブロックであり、４セクタ
分のデータ（論理アドレス１〜４に対応するデータ）が
格納されている。消去回数３０６は、物理ブロック３０
１に対して消去が施された回数を示しており、この回数
により、当ブロックに格納されているデータの書き換え
頻度を測る。つまり、この回数の増加が著しいブロック
には、ホストが格納データを管理するための位置情報デ
ータやファイル管理を行うための情報データ等が格納さ
れていると推測することができる。従って、例えば、消
去回数が所定値に達した物理ブロックに対しては、展開
処理を行うようにすることが考えられる。展開処理をお
こなう基準となる消去回数は、実装条件に応じて適宜、
適当な値が決められるが、例えば、フラッシュメモリチ
ップの保証書き換え（消去）可能回数にすることが考え
られる。なお、消去回数３０６の計数は、例えば、該当
する物理ブロックの消去を行う前に、必要な他のデータ
と共に消去回数３０６を読みとり、読みとり終了後、当
該物理ブロックの消去を行い、読みとった消去回数をイ
ンクリメントした後に、他の必要なデータと共に書き込
むことで実現される。

【００３５】一方、展開後ブロック３０２、３０３、３
０４、３０５は、それぞれ、展開領域２０２の物理ブロ
ックであり、一つの物理ブロックに１セクタが格納され
ている。つまり、所定回数以上消去が行われ、展開処理
が行われた後は、論理アドレス１に対応するデータは、
展開後ブロック３０２に格納され、論理アドレス２に対
応するデータは、展開後ブロック３０３に格納され、論
理アドレス３に対応するデータは、展開後ブロック３０
４に格納され、論理アドレス４に対応するデータは、展
開後ブロック３０５に格納される。

【００３６】以上説明した図５に示した例では、ブロッ
ク毎に消去回数を計数・記録しているが、このようにブ
ロック毎に消去回数を記録するかわりに、各セクタごと
に書き換え回数を計数・記録し、規定の回数に達したセ
クタから展開領域内の別の物理ブロックに展開するとい
う方法も考えられる。その場合には、ある物理ブロック
内のあるセクタの展開（移動）後でも、書き換え回数が
規定回数に達していない他のセクタは、展開されず、も
との物理ブロックに留まることになる。

【００３７】図６は、このような展開の処理を説明する
図である。同図に示すように、展開前ブロック３０１に
は、論理アドレス１〜４に対応するセクタ・データと、
対応するセクタが書き換えられた回数を示す書き換え回
数１〜４が格納されている。このような構成において、
３番目のセクタの書き換え回数６０１が、規定回数に達
すると、この３番目のセクタは、展開領域内のブロック
６０２に移される。このようにした場合、ある物理ブロ
ックに格納されているセクタのうち、一つだけの書き換
え頻度が高い場合に、実際には展開する必要のない他の
セクタも展開されてしまうという無駄を防ぐことができ
る。なお、ここでの、展開処理を行う基準となる規定回
数も、実装条件に応じて適宜、適当な値が決められる
が、例えば、フラッシュメモリチップの保証書き換え
（消去）可能回数を１ブロック当たりのセクタ数で割っ
た値（この場合は、保証書き換え可能回数の１／４）に
することが考えられる。

【００３８】図７は、図５及び図６で説明したいずれか
の方法で展開された展開後の物理ブロック内における格
納データの書き換えの方法を示した図である。通常デー
タ領域のある物理ブロックの展開が必要となり、その物
理ブロックに格納されていた一つのセクタが、展開領域
のある物理ブロック４０６に展開されると、まず、物理
ブロックの第１番目のセクタ４０１にセクタ・データが
格納される。その際、セクタ４０１に有効なデータが格
納されていることを示すため、フラグ４０２が「０」に
設定される（フェーズ１）。フェーズ１の物理ブロック
４０６では、物理ブロック内の１番目の物理セクタに有
効なデータが格納されており、他の物理セクタは消去状
態である。なお、展開領域内の物理ブロックは、初期状
態では、すべてのビットが消去状態、すなわち、「１」
に設定されている。フラグ４０２は、対応するセクタに
データが書き込まれたか否かをを示すものであり、
「１」の場合は、書き込みが行われていないことを示
し、「０」の場合は、書き込みが行われていることを示
す。このフラグは、各物理ブロック内の所定領域（例え
ば、図３（ａ）の管理データ部や図３（ｂ）のセクタ管
理データ部もしくはブロック管理データ部）に格納され
ており、各物理セクタに対応してそれぞれ最低１ビット
が備えられている。

【００３９】次に、フェーズ１の物理ブロック４０６
（実際は、当該物理ブロックに割り当てられたセクタ）
に対して、書き換えがホストより指示されると、物理ブ
ロックの消去を行うことなく、２番目の物理セクタ領域
に、セクタ・データが書き込まれる。その際、２番目の
物理セクタ領域に有効なデータが格納されていることを
示すため、フラグ４０５が「０」に設定される（フェー
ズ２）。フェーズ２の物理ブロック４０７では、２番目
の物理セクタに新しいデータが書き込まれたため、１番
目の物理セクタのデータは無効となり、２番目の物理セ
クタのデータが有効、他のセクタは消去状態である。

【００４０】次に、フェーズ２の物理ブロック４０７に
対して、書き換えがホストより指示されると、フェーズ
３に移行する。フェーズ３の物理ブロック４０８では、
１番目、２番目の物理セクタには、無効な（古い）デー
タが格納されており、３番目の物理セクタに有効なデー
タが格納されており、４番目の物理セクタは消去状態で
ある。同様に、フェーズ３の物理ブロック４０８に対し
て、書き換えがホストより指示されると、フェーズ４に
移行する。フェーズ４の物理ブロック４０９では、４番
目の物理セクタに有効なデータが格納されており、他の
物理セクタは無効のデータが格納されている。なお、同
図に示すように、フラグは、フェーズ１からフェーズ４
へ移行する従って、順番に「１」から「０」に書き換え
られている。このようにすることで、本実施形態が想定
しているメモリのように、消去状態が１であり、「１」
→「０」の書き込みは、そのまま行えるが、「０」→
「１」の書き込みはできず、一旦、ブロック単位での消
去動作が必要なるメモリを使った場合であっても、消去
動作を行うことなく、各物理ブロック内での有効なセク
タを示すことが可能になる。

【００４１】フェーズ４の物理ブロック４０９に対して
更に書き換えが指示された場合には、全てのセクタにな
んらかのデータが書き込まれているので、本物理ブロッ
クを一旦消去し、その後、更新データを１番目の物理セ
クタに書き込んで、フェーズ１に戻ることになる。以上
のような制御を行うことにより、当ブロックの消去回数
は、当該ブロックに格納されたセクタの書き換え回数に
対して１／４に抑制できることになる。

【００４２】次に、展開されたセクタのアクセスを行う
際のアドレス操作について説明する。

【００４３】図８は、フラッシュメモリ内に、アドレス
変換テーブルを設けた方式を説明する図である。この場
合、同図に示すように、メモリマップ上に、通常データ
領域２０１および展開領域２０２に加えて、アドレス登
録領域７０１が設けられる。アドレス登録領域７０１に
は、フラッシュメモリの全ての物理アドレスに対応する
アドレスを登録することができるように、各物理アドレ
ス毎に、展開アドレス値を格納できる領域が用意されて
いる。同図のアドレス登録領域７０１は、物理アドレス
０（および物理アドレス４）に対応する物理ブロックの
展開が行われており、物理アドレス１（〜３）に対応す
る物理ブロックの展開は行われていない状態を示してい
る。すなわち、アドレス登録領域７０１内の物理アドレ
ス０に割り当てられた領域７０２には、物理ブロック０
が展開された後の物理ブロックの展開アドレス値（展開
領域２０２内でのオフセット・アドレス）が格納されて
いる。また、アドレス登録領域７０１内の物理アドレス
１に割り当てられた領域７０３には、対応する物理ブロ
ックが展開されていないことを示す値（ＦＦｈ）が格納
されている。このアドレス登録テーブルは、従来技術の
アドレス変換テーブルとは異なり、展開が行われた時だ
け書き換えが起こるため、書き換え回数に制限のある不
揮発性メモリでも問題なく使用できる。また、アドレス
の検索も容易かつ高速に行える。なお、図８に示した物
理アドレスは、物理ブロックのアドレスに相当し、展開
アドレス値には、展開処理時に展開領域内に連続的に確
保される４つの物理ブロックの先頭アドレスが格納され
る。一方、図６に示した例のように、セクタ単位で展開
（移動）を行う場合は、ここでの物理アドレスには、物
理ブロックではなく、物理セクタに対応させるようにす
ればよい。すなわち、物理セクタ毎に、移動先のアドレ
ス値を登録できるようにすればよい。

【００４４】図９は、アドレス操作の別の方法として、
展開されたもとの物理ブロックに展開先を書き込んでお
く方式を示す図である。同図に示すように、この方式で
は、物理ブロック内に、セクタ毎に、セクタ・データ、
フラグ８０１、展開アドレス値８０２を格納する。フラ
グ８０１は、対応するセクタが展開されているか否かを
示すフラグであり、「１」（消去状態）の場合は、対応
するセクタは展開されていないことを示し、「０」の場
合は、対応するセクタが展開されていることを示す。展
開アドレス値８０２は、展開されたセクタが割り当てら
れた物理ブロックの展開領域内のアドレス値である。

【００４５】図５に示した場合のように、展開処理時
に、一つの物理ブロック内の全てのセクタが同時に展開
される場合には、図９（ａ）に示すように、すべてのセ
クタに対応するフラグが「０」に設定され、全てのデー
タ領域に格納されているデータが無効であることが示さ
れると共に、展開後のアドレスが全て書き込まれる。一
方、図６に示した場合のように、対象となる物理ブロッ
クに含まれるすべてのセクタを同時に展開するのではな
く、一つづつ個別に展開されていく場合には、図９
（ｂ）に示すように展開されたセクタのところだけに、
フラグ８０１が「０」とされるとともに、展開先のアド
レスが記録される。展開されていない他のセクタ（例え
ば、セクタ８０４）については、フラグ８０１が「１」
のままなので、それまで通り、当該物理ブロックに対し
て読み書きが行われることとなる。図９に示した方式を
採用した場合は、図８に示したようなアドレス登録領域
というものを別途設ける必要がなくなる。

【００４６】これまで説明してきた例では、物理ブロッ
クの消去回数やセクタの書き換え回数を記録しておき、
これらの回数が所定の値に達した場合、展開領域への展
開を行っていた。しかし、このように消去回数や書き換
え回数を記録するというのは、消去回数や書き換え回数
を記憶するメモリが必要となるし、回数の計数等のため
の処理時間も必要となる。またメモリの消去の保証回数
はあくまでも目安であり、個々のメモリチップにより特
性が異なるため、実力的にははるかに大きな回数まで使
用可能である場合が多い。そこで、消去回数を計数し、
それに基づいて展開処理を行う時点を判断するのではな
く、ＥＣＣ（誤り検出訂正符号）を利用し、誤りが発生
した時点で、該当ブロックの許容書き換え（消去）回数
を超えたと判断し、そのブロックの展開処理を行うよう
することもできる。この場合、各物理ブロックが、その
使用限界まで使用されることになるので、フラッシュメ
モリの使用効率が良くなる。

【００４７】図１０は、ＥＣＣを利用した本発明の実施
形態を示す図である。同図に示すように、図１に示した
記憶装置１０１との違いは、メモリ制御回路１０６内に
ＥＣＣ回路５０１を設けた点にある。ＥＣＣ回路５０１
は、フラッシュメモリ１０５へのデータの書き込みの際
にＥＣＣ符号を生成・付加し、データの読み出しの際に
これを利用して誤り検出・訂正を行う。ＥＣＣ回路５０
１は、フラッシュメモリ１０５から読み出したデータに
誤りを検出した場合は、誤りを訂正すると共に、誤りの
発生をマイクロプロセッサ１０４に通知する。誤りの発
生を通知されたマイクロプロセッサ１０４は、該当する
物理ブロックの消去回数が、消去許容回数を超えたと判
断し、該当する物理ブロックの展開処理を行う。この展
開処理は、上述したものと同様の方法で行われる。な
お、本実施形態では、ＥＣＣ符号の記憶メモリが必要と
なるが、通常の記憶装置では、データ信頼性向上のた
め、ＥＣＣを利用しているものが多いため、通常は、特
にハードウェアの増加を招かずにすむ。例えば、図３に
示した例では、図３（ａ）の管理データ部や図３（ｂ）
のセクタ管理データ部などにＥＣＣ符号が格納される。

【００４８】最後に、本発明による記憶装置の応用例に
ついて説明する。図１１は、本記憶装置の応用例を示す
システム構成図である。同図に示すように、本システム
は、プロセッサ（ＣＰＵ）９０１と、主メモリ９０２
と、ＢＩＯＳＲＯＭ９０３と、バスアダプタ９０４と、
出力装置９０６と、外部記憶装置９０７と、ＰＣカード
アダプタ９０８と、ＰＣカード９０９と、通信インタフ
ェース９１０とから構成される。

【００４９】ＣＰＵ９０１は、主メモリ９０２やＢＩＯ
ＳＲＯＭ９０３に格納されたプログラム等に基づいて、
システムのメイン処理を実行する。主メモリ９０２は、
ＣＰＵ９０１が処理を行う際に使用されるプログラムや
データを一時的に格納するもので、主に揮発性メモリで
構成される。ＢＩＯＳＲＯＭ９０３は、システムの立ち
上げ処理を行うためのプログラムや、基本的なコマンド
のプログラムが格納されるもので、主に不揮発性メモリ
で構成される。バスアダプタ９０４は、ＣＰＵ９０１と
周辺装置との間のインターフェースをとるものである。
システムバス９０５には、バスアダプタ９０４および周
辺回路や周辺装置が接続される。外部記憶装置９０７
は、通常は、磁気ディスク、光ディスク等の大容量不揮
発性メモリで構成されるが、この外部記憶装置９０７
に、本発明を適用することが考えられる。また、ＰＣカ
ードアダプタ９０８には、ＰＣカード９０９が接続され
る。このＰＣカード９０９を外部記憶装置として利用す
る場合には、このＰＣカード９０９にも、本発明を適用
することが考えられる。

【００５０】

【発明の効果】以上詳細に説明したように、本発明によ
れば、ブロック単位で消去処理をする必要がある電気的
に書き換え可能な不揮発性メモリを記憶媒体とする記憶
装置において、特定のデータの書き換えが頻繁に行われ
ることによる記憶装置全体の劣化、あるいは信頼性の低
下を防ぎ、装置寿命の向上を実現することができる。

【００５１】特に、ホストのデータ管理単位であるセク
タの記憶容量に対して、その複数個分の大きさでしか書
き換え（消去）が行えないフラッシュメモリを記憶媒体
とした場合に、特定の書き換え頻度の高いデータを格納
した領域の物理的な書き換え頻度を低くし、メモリの劣
化を抑制することができる。

【図面の簡単な説明】

【図１】 本発明による記憶装置１０１の基本的な構成
を示す図である。

【図２】 フラッシュメモリチップの内部構成の詳細を
示す図である。

【図３】 フラッシュメモリ内の物理ブロックの使用例
を示した図である。

【図４】 フラッシュメモリ１０５内のメモリマップを
示す図である。

【図５】 展開処理の動作を説明する図である。

【図６】 別の展開処理の動作を説明する図である。

【図７】 展開されたブロックに対する書き換え時の処
理を示す図である。

【図８】 展開したアドレスを検索するためのアドレス
登録の方式を示す図である。

【図９】 展開アドレスの登録を各物理ブロック内で行
う方式を示す図である。

【図１０】 ＥＣＣを利用した本発明の実施形態を示す
図である。

【図１１】 本発明による記憶装置の応用例を示すシス
テム構成図である。

【符号の説明】

１０１ 記憶装置 １０２ システムバス １０３ インターフェース回路 １０４ マイクロプロセッサ １０５ フラッシュメモリ １０６ メモリ制御回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 一男 東京都小平市上水本町五丁目20番１号 株式会社日立製作所 半導体事業部内 (56)参考文献 特開 平５−258585（ＪＰ，Ａ) 特開 平７−219720（ＪＰ，Ａ) 特開 平５−282880（ＪＰ，Ａ) 特開 平８−137634（ＪＰ，Ａ) 特開 平５−27924（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 3/08 G06F 12/16 G06K 19/00 G11C 16/02

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】記録しているデータの消去を、複数の論理
   格納ブロック分のデータを格納可能な容量の物理ブロッ
   ク単位で行う、再書き込みが可能な不揮発性半導体メモ
   リと、 外部からの読み出しまたは書き込みを行う最小単位であ
   る論理格納ブロック単位でのアドレス指定による読み書
   き指示にしたがって、前記不揮発性半導体メモリに対す
   るデータの読み書きを行う制御手段と、 を備え、 前記制御手段は、前記不揮発性メモリの物理ブロックのうち、複数の論理
   格納ブロックが割り当てられた 物理ブロックごとに、消
   去回数を計数して記録し、当該物理ブロックの消去回数
   が予め定められた回数に達したら、当該物理ブロックに
   割り当てられていた各論理格納ブロックのデータを、そ
   れぞれ、前記不揮発性メモリの物理ブロックのうちの、
   一物理ブロックに一論理格納ブロックが割り当てられる
   展開領域の各物理ブロックに移し、 当該論理格納ブロックの以後のアクセスについては、前
   記移された展開領域内の物理ブロックに対して行う、 ことを特徴とする記憶装置。
2. 【請求項２】記録しているデータの消去を、複数の論理
   格納ブロック分のデータを格納可能な容量の物理ブロッ
   ク単位で行う、再書き込みが可能な不揮発性半導体メモ
   リと、 外部からの読み出しまたは書き込みを行う最小単位であ
   る論理格納ブロック単位でのアドレス指定による読み書
   き指示にしたがって、前記不揮発性半導体メモリに対す
   るデータの読み書きを行う制御手段と、 を備え、 前記制御手段は、前記不揮発性半導体メモリの物理ブロックのうちの、複
   数の論理格納ブロック が割り当てられた物理ブロックに
   割り当てられている各 論理格納ブロックごとに、書き換
   え回数を計数して記録し、当該論理格納ブロックの書き
   換え回数が予め定められた回数に達したら、当該論理格
   納ブロックのデータを、前記不揮発性メモリの物理ブロ
   ックのうちの、一物理ブロックに一論理格納ブロックが
   割り当てられる展開領域の一物理ブロックに移し、 当該論理格納ブロックの以後のアクセスについては、前
   記移された展開領域内の物理ブロックに対して行う、 ことを特徴とする記憶装置。
3. 【請求項３】記録しているデータの消去を、複数の論理
   格納ブロック分のデータを格納可能な容量の物理ブロッ
   ク単位で行う、再書き込みが可能な不揮発性半導体メモ
   リと、 外部からの読み出しまたは書き込みを行う最小単位であ
   る論理格納ブロック単位でのアドレス指定による読み書
   き指示にしたがって、前記不揮発性半導体メモリに対す
   るデータの読み書きを行う制御手段と、 を備え、 前記制御手段は、前記不揮発性半導体メモリの物理ブロックのうちの、複
   数の論理格納ブロックが割り当てられた物理ブロック
   に、 前記アドレス指定によって書き込みが指示された論
   理格納ブロックのデータに誤り検出訂正符号を付加し、 読み出しの際に誤りが検出された論理格納ブロックのデ
   ータについては、訂正を行った後、当該論理格納ブロッ
   クが格納されていた物理ブロックに割り当てられた複数
   の論理格納ブロックの各論理格納ブロックのデータを、
   それぞれ、前記不揮発性メモリの物理ブロックのうち
   の、一物理ブロックに一論理格納ブロックが割り当てら
   れる展開領域の各物理ブロックに移し、 当該論理格納ブロックの以後のアクセスについては、前
   記移された展開領域内の物理ブロックに対して行う、 ことを特徴とする記憶装置。
4. 【請求項４】請求項１、２および３のうちのいずれか1
   項に記載の記憶装置であって、 前記展開領域における、前記論理格納ブロックに対する
   書き換えにおいて、 当該論理格納ブロックが割り当てられていた物理ブロッ
   ク内に、書き換えデータの格納が可能な、書き込みが行
   われていない消去状態の領域が存在する場合には、当該
   物理ブロックの消去を行わずに書き換えデータの書き込
   みを行い、 当該物理ブロックにおいて、前記消去状態の領域がない
   場合には、当該物理ブロックの消去を行ってから書き込
   みデータを書き込む、 ことを特徴とする記憶装置。
5. 【請求項５】請求項１、２、３および４のうちのいずれ
   か１項に記載の記憶装置であって、 物理ブロックごとに、当該物理ブロックに割り当てられ
   ていた論理格納ブロックの移動先のアドレス値を登録で
   きるアドレス登録領域を有する、 ことを特徴とする記憶装置。
6. 【請求項６】請求項１、２、３および４のうちのいずれ
   か１項に記載の記憶装置であって、 論理格納ブロックごとに、当該論理格納ブロックの移動
   先のアドレス値を登録できるアドレス登録領域を有す
   る、 ことを特徴とする記憶装置。
7. 【請求項７】請求項１、２、３および４のうちのいずれ
   か１項に記載の記憶装置であって、 前記物理ブロックは、当該物理ブロックに割り当てられ
   ていた論理格納ブロックごとに、当該論理格納ブロック
   の移動先のアドレス値を格納する、 ことを特徴とする記憶装置。
8. 【請求項８】請求項１、２、３、４、５、６および７の
   うちのいずれか１項に記載の記憶装置を備えること、 ことを特徴とする情報処理装置。