JP2000510634A - 複数のデバイスへ同時書き込み操作を行うことにより高まるフラッシュメモリデバイスにおけるメモリ性能 - Google Patents

Abstract

(57)【要約】 本発明は、ホストに結合されたコントローラ半導体デバイスを有するデジタルシステム、および複数の不揮発性メモリデバイスを含む不揮発性メモリバンクを含む。コントローラはセクタ単位に構成された情報を転送し、各セクタはホストと不揮発性メモリバンクとの間にユーザデータ部分およびオーバーヘッド部分を含み、２つの不揮発性メモリデバイス内の同じセクタに関連する２バイトのセクタの記憶および読み出しを同時に行う。各不揮発性メモリデバイスは、メモリロケーションの行によって規定され、ここで、少なくとも２つの半導体デバイスの対応する行が、その内部に２セクタの情報を、不揮発性メモリデバイスのメモリ行の１つに維持された２つのセクタに関連するオーバーヘッド情報と共に維持する。各３２セクタの情報は、仮想物理ブロックアドレスによって識別されたブロックを規定し、１ブロックの情報は、２つのメモリデバイス間を送受信され、ここで、セクタの偶数バイトおよび奇数バイトが２つの不揮発性メモリデバイスから同時に読み出されるか、または２つの不揮発性メモリデバイスに同時に書き込まれる。別の実施形態において、コントローラは１つの不揮発性メモリデバイス内に１セクタの情報を丸ごと記憶し、そして、２つの不揮発性メモリデバイス内の少なくとも２つのセクタの対応するバイトを同時に処理することによって、１セクタの情報の読み出しまたは書き込みを行う。

Description

【発明の詳細な説明】 複数のデバイスへ同時書き込み操作を行うことにより 高まるフラッシュメモリデバイスにおけるメモリ性能 発明の背景 関連出願との相互参照 本発明は、1997年10月７日に出願された「Moving Sequential Sectors Within a Block of Information In a Flash Memory Mass Storage Architecture」と題 する本発明者らの先行出願である米国特許第08/946,331号の一部継続出願であり 、これは1997年３月31日に出願された「Moving Sectors With in a Block of In formation In a Flash Memory Mass Storage Architecture」と題する米国特許 第08/831,266号の一部継続出願である。 発明の分野 本発明は、ハードディスク記憶または従来のフィルムに置き換えて用いる、非 揮発性メモリを大容量記憶として採用する、パーソナルコンピュータおよびデジ タルカメラのようなデジタルシステムの分野に関する。より詳細には、本発明は 、そのようなデジタルシステムの性能を、デジタル情報が非揮発性メモリから読 み出され、そこへ書き込まれる速度を上げることにより高めるアーキテクチャに 関する。 従来技術の説明 フラッシュまたはＥＥＰＲＯＭメモリのような、より高い容量のソリッドステ ート記憶デバイス（揮発性メモリ）の登場に伴い、多くのデジタルシステムは従 来の大容量記憶デバイスをフラッシュおよび／またはＥＥＰＲＯＭメモリデバイ スに置き換えてきた。例えばパーソナルコンピュータ（ＰＣ）は、従来のハード ディスクの代わりに大容量記憶を目的としてソリッドステート記憶装置を用いる 。 デジタルカメラは、従来のフィルムと置き換えて、カードにおいてソリッドステ ート記憶デバイスを採用する。 図１は、コントローラ１２を含む従来技術のメモリシステム１０を示し、この コントローラは通常半導体（または集積回路）デバイスであり、ＰＣまたはデジ タルカメラであり得るホスト１４に結合する。コントローラ１２はさらに、非揮 発性メモリバンク１６に結合する。ホスト１４は、複数のセクタに組織化された 情報をメモリバンク１６へ書き込み、そして読み出す。このメモリバンク１６は 、第１非揮発性メモリチップ１８および第２非揮発性メモリチップ２０を含む。 チップ１８は、８ビットラインを含む第１バス２８を介してコントローラ１２の ポート２６に接続されたポート２４を有するＩ／Ｏレジスタ２２、およびＩ／Ｏ レジスタ２２と結合した記憶エリア３０を含む。チップ２０は、８ビットライン を含む第２バス３８を介してコントローラ１２のポート３６に接続されたポート ３４を有するＩ／Ｏレジスタ３２、およびＩ／Ｏレジスタ３２と結合した記憶エ リア４０を含む。第１バス２８および第２バス３８は、コントローラとメモリチ ップ１８および２０との間で、データ、アドレスおよび命令信号を送信するため に使用される。情報の１６ビットの内、最下位の８ビット（ＬＳＢ）は第１バス ２８を介してチップ１８へ供給され、最上位の８ビット（ＭＳＢ）は第２バス３ ８を介してチップ２０へ供給される。 メモリバンク１６は、それぞれが複数のメモリ行ロケーションを含んでいる複 数のブロックロケーション４２を含む。メモリバンクの各ブロックロケーション は、第１非揮発性メモリチップに位置する第１サブブロック４４、および第２非 揮発性メモリチップに位置する対応する第２サブブロック４６から構成される。 各メモリ行ロケーションは、第１の行ロケーション４８および対応する第２の行 ロケーション５０を含む。示されている実施形態では、第１行のロケーション４ ８および第２の行ロケーション５０のそれぞれは、２５６バイトのデータ情報用 の記憶に加え、オーバーヘッド情報用に追加の８バイトの記憶空間を含む。セク タは、５１２バイトのユーザデータおよび１６バイトの非ユーザデータ（後者は 一般にオーバーヘッド情報と呼ばれる）を含むが、２５６バイトのユーザデータ および８バイトのセクタのオーバーヘッド情報は、チップ１８の第１の行部分４ ８において維持され得、残りの２５６バイトのユーザデータおよび残りの８バイ トの同じセクタのオーバーヘッド情報は、チップ２０の第２の行部分５０におい て維持され得る。従って、セクタの半分はチップ１８のメモリ行ロケーション４ ８に記憶され、セクタの他の半分はチップ２０のメモリ行ロケーション５０に記 憶される。加えて、記憶されたセクタのオーバーヘッド情報のそれぞれの半分は 、チップ１８により維持され、他の半分はチップ２０により維持される。 一般に、フラッシュメモリチップ１８および２０へデータを読み出し、そして 書き込むことは、時間を消費する。フラッシュメモリチップへデータを書き込む ことは、特に時間消費である。なぜなら、データはＩ／Ｏレジスタ２２および３ ２にラッチされなければならず、これらは第１および第２バスを介して一度に１ バイトずつロードされてから、Ｉ／Ｏレジスタ２２および３２からフラッシュメ モリチップ１８および２０のメモリセルへそれぞれ送信されるためである。デー タをＩ／Ｏレジスタからメモリへ、データのバイト毎に送信するために必要とさ れる時間は、Ｉ／Ｏレジスタのサイズおよびフラッシュメモリチップのサイズに 比例する。 書き込み操作中、コントローラ１２は単一セクタの情報を、以下のようにメモ リバンク１６へ書き込む。（１）書き込み命令信号をチップ１８および２０のそ れぞれに、バス２８および３８を介して同時に送信し、（２）対応するチップの サブブロック４４および４６を特定するアドレスデータを、チップ１８および２ ０へバス２８および３８を介して同時に送信し、（３）１バイトのユーザデータ をチップ１８および２０のそれぞれへ、対応するサブブロック４４および４６内 に記憶するために、バス２８および３８を介して同時に送信する。このような従 来技術システムに伴う問題点は、ホスト１４により発せられる書き込み命令中に 、２バイトの情報が一度に書き込み、そして読み出されることに対して、１つの セクタの情報しかメモリバンク１６により一度に収容されないことである。 別の従来技術デジタルシステム６０を図２に示す。このシステムは、ホスト６ ４に結合したコントローラ６２、およびセクタで組織化された情報を非揮発性メ モリチップ６８へ記憶し、そして読み出すための非揮発性メモリチップ６８を含 み、このメモリチップ６８はメモリバンク６６内に含まれる。ホストからの命令 によりコントローラは１つのチップに１つのセクタ全体を記憶するが、より多く のチップ（図示せず）がメモリバンク内に含まれ得る。ブロック０のようなブロ ックは、１６個のセクタＳ０、Ｓ１，．．．、Ｓ１５を含む。またチップ６８は 、５１２バイトに加え１６バイト、総計５２８バイトの記憶空間を含むＩ／Ｏレ ジスタ７０をも含む。コントローラは、ホスト６４とメモリ６６との間で、一度 に１バイトの情報を送信する。５１２バイトのユーザデータに加え１６バイトの オーバーヘッド情報を含む１つのセクタは、書き込み操作中にＩ／Ｏレジスタ内 に一時的に記憶されてから、メモリデバイス内におけるブロックの１つに、そこ で記憶されるために送信される。読み出し操作中、１つのセクタの情報はメモリ デバイスのブロックの１つから読み出されてから、コントローラへの送信のため にＩ／Ｏレジスタ内に記憶される。図２の従来技術のアーキテクチャに伴う重要 な問題点は、総計５２８バイトがＩ／Ｏレジスタ３６に記憶され得ることに対し 、１バイトのセクタ情報しかコントローラとメモリバンクとの間で一度に送信さ れ得ず、それによりシステムの全体的な性能が妨げられることである。 図１および２の従来技術の両システムは、１セクタの情報を識別するホスト供 給論理ブロックアドレス（ＬＢＡ）を、メモリバンク内におけるセクタのロケー ションを識別する物理ブロックアドレス（ＰＢＡ）に変換する、ＬＢＡ−ＰＢＡ マッピング情報を維持する。このマッピング情報は、コントローラの外に維持さ れ得るが、通常コントローラ内において揮発メモリ（例えばＲＡＭ）に含まれる 。 図３は、行および列により規定されるＬＢＡ−ＰＢＡマップ３００の例を図示 した表図を示す。各行３０２は、１６で除算されたホストから受信したＬＢＡの 値に相当する値により独特に識別され、アドレスされている。図３の行の数は、 １６進法を用いて示される。よって、例えば行１０Ｈ（１６進法において）は、 １０進法における１６に相当するアドレス値である。マップ３００の各行３０２ は、ＰＢＡ値を維持するメモリロケーションフィールド３０４、「オールド」フ ラグフィールド３０６、「使用中」フラグフィールド３０８、および「欠陥」フ ラグフィールド３１０を含む。フラグフィールド（図１および２）は、メモリバ ンク内において維持される１つのブロックの情報のステータスに関する情報を供 給する。仮想ＰＢＡフィールド３０４は、メモリバンク内におけるブロックのロ ケーションについての情報を記憶する。 図４は、メモリバンク内に維持される１つのセクタのデータを記憶するための 例示的なフォーマットを図示した表図である。仮想ＰＢＡフィールド３０４（図 ３）は、各ブロックが複数のセクタ４０２を有するブロック４００の情報のロケ ーションについての情報を供給する。各セクタ４０２はユーザデータフィールド ４０４、ＥＣＣフィールド４０６、「オールド」フラグフィールド４０８、「使 用中」フラグフィールド４１０、および「欠陥」フラグフィールド４１２で構成 される。 本明細書中で述べられる種類の従来技術のシステムに付随するさらなる問題点 は、表３００（図３）が多大な「ｒｅａｌ ｅｓｔａｔｅ」を占め、これが一般 にＲＡＭ技術（これは、それ自体に経費がかかり、そして通常コントローラ内に おいて保持される）で構成されることから、その製造に伴いかなりの経費がかか る。さらに、表３００の各行が１つのブロックの情報に付随するように、ブロッ クの情報の数が大きければ大きいほど、表のサイズも大きくなるため（これはま たコントローラを製造する際に追加の経費となるが）、このデジタルシステムは このような表を採用する。 ここで必要とされるものは、読み出しおよび書き込み操作を行う際にかかる時 間を短縮するために、非揮発性メモリをセクタフォーマットで組織化されたデジ タル情報の記憶用に採用し、それによりシステムの全体的な性能を上げ、同時に このデジタルシステムの製造経費を削減する、デジタルシステムである。 発明の要旨 本発明の目的は、非揮発性メモリバンクへ情報を読み出し、書き込むことに伴 う時間を短縮することにより、１つ以上の非揮発性メモリデバイス（フラッシュ および／またはＥＥＰＲＯＭチップ）を含む非揮発性メモリバンクを操作するホ ストに結合したコントローラを有するデジタルシステムの性能を高めることであ る。 本発明の別の目的は、本明細書中で述べるように、ホストから発される単一の 書き込み命令中に、少なくとも２つのセクタの情報を、少なくとも２つの非揮発 性メモリ半導体デバイスへ書き込むことにより、複数のセクタの情報を記憶する 際にかかる時間を短縮することである。 本発明の別の目的は、本明細書中で述べるように、ホストから発される単一の 読み出し命令中に、少なくとも２つのセクタの情報を、少なくとも２つの非揮発 性メモリ半導体デバイスへ読み出すことにより、複数のセクタの情報を記憶する 際にかかる時間を短縮することである。 本発明のさらなる目的は、２つの非揮発性メモリ半導体デバイスの１つにおけ る２つのセクタの情報に付随したオーバーヘッド情報を記憶することである。 本発明のまた別の目的は、２つの非揮発性メモリデバイス内において記憶され た、２バイトの１つのセクタの情報に同時にアクセスし、それにより本発明を少 なくとも２桁で採用するシステムの性能の速度を高めることである。 本発明のまた別の目的は、第１セクタの情報の１バイトおよび第２セクタの情 報の１バイトに、２つの非揮発性メモリデバイス内において同時にアクセスし、 それにより本発明を採用するシステムの性能の速度を高めることである。 本発明のさらなる目的は、複数のホスト供給セクタアドレスから非揮発性メモ リデバイス内におけるブロックのアドレス間の変換を維持する非揮発性メモリ表 （またはマップ）のサイズを縮小し、それによりデバイスシステムの製造経費を 削減することである。 簡潔に言うと、本発明は、ホストに連結したコントローラ半導体デバイス、お よび複数の非揮発性メモリデバイスを含む非揮発性メモリバンクを有するデバイ スシステムを含む。コントローラは、セクタで組織化された情報（各セクタはユ ーザデータ部分およびオーバーヘッド部分を含む）をホストと非揮発性メモリバ ンクとの間で送信し、同じセクタに関する２バイトの情報を、２つの非揮発性メ モリデバイス内において同時に記憶し、読み出す。各非揮発性メモリデバイスは 、メモリロケーションの行により規定され、ここで少なくとも２つの半導体デバ イスの対応する行は、２つのセクタの情報を維持し、そこに非揮発性メモリデバ イスのメモリ行の内、１つに維持される２つのセクタに関するオーバーヘッド情 報を伴う。３２あるセクタの情報のそれぞれは、２つのメモリデバイス（ここで 偶 数および奇数バイトの１つのセクタは、２つの非揮発性メモリデバイスから同時 に読み出され、書き込まれる）間で展開する１つのブロックの情報を備えて仮想 物理ブロックアドレスにより識別されたブロックを規定する。別の実施形態にお いて、コントローラは単一の非揮発性メモリデバイス内においてセクタ全体の情 報を記憶し、２つの非揮発性メモリデバイスにおいて少なくとも２つのセクタの 対応するバイトを処理することにより、１つのセクタの情報を同時に読み出し、 または書き込む。 本発明のこれらの、また他の目的および利点は、いくつかの図面において示す 以下の好ましい実施形態の詳細な説明を読み終えた後、当業者には疑いなく明ら かとなる。 図面 図１は、単一のセクタの情報が、書き込み操作中に一度に２バイトずつ、２つ のメモリユニットを含むメモリバンクへ書き込まれ、各メモリユニットは単一の 行ロケーションにおける２５６バイトのユーザデータを記憶する容量を有する、 従来技術のメモリシステムのブロック図であり、 図２は、単一のセクタの情報が、書き込み操作中に一度に１バイトずつ、少な くとも１つのメモリユニットを含むメモリバンクへ書き込まれ、メモリユニット は単一の行ロケーションにおける５１２バイトのユーザデータを記憶する容量を 有する、従来技術のメモリシステムのブロック図であり、 図３は、セクタの情報を識別するホスト供給論理ブロックアドレス（ＬＢＡ） から、メモリバンク内においてセクタのロケーションを識別する物理ブロックア ドレス（ＰＢＡ）へ変換する例示的なマップを示す表図であり、 図４は、メモリバンクにおいて維持されたセクタのデータを記憶するための例 示的なフォーマットを示す表図であり、 図５は、２セクタの情報が、単一の書き込み操作中に一度に２バイトずつ、少 なくとも２つのメモリユニットを含むメモリバンクへ書き込まれ、各ユニットは 単一の行ロケーションにおける５１２バイトのユーザデータを記憶する容量を有 する、本発明によるメモリシステムの一般化ブロック図であり、 図６は、図５のメモリシステムの詳細なブロック図であり、 図７は、１つの偶数セクタおよび１つの奇数セクタが、単一のメモリ行ロケー ションにおいて記憶され、そして両セクタの偶数のデータバイトは第１のメモリ ユニットに位置する行部分に記憶され、両セクタの奇数のデータバイトは第２の メモリユニットに位置する第２の行ロケーションに記憶される、２つの非揮発性 メモリユニットを含むメモリバンクにおいて、１つのブロックの情報（１ブロッ クは３２セクタ含む）を記憶するメモリ記憶フォーマットを一般化して示す表図 であり、 図８Ａは、本発明に従って使用するための例示的なＬＢＡ−ＰＢＡマップの組 織を示す表図であり、 図８Ｂは、本発明によるセクタの情報と付随したブロックの情報とを識別する アドレス情報のフォーマットを示すブロック図であり、 図９は、単一の書き込み操作中に、２セクタの情報が図７に示すメモリ記憶フ ォーマットを有するメモリバンクへ同時に読み出される、図６のメモリシステム により行われる書き込み操作のための制御、アドレス、およびデータ信号のタイ ミングを示すタイミング図であり、 図１０は、単一のセクタがメモリバンクの特定のメモリ行ロケーションに書き 込まれる、図７に示すようなメモリ記憶フォーマットを有するメモリバンクを示 す表図であり、 図１１は、単一のセクタがメモリバンクの特定のメモリ行ロケーションに書き 込まれる、図７に示すような他のメモリ記憶フォーマットを有するメモリバンク を示す表図であり、 図１２は、本発明による単一の書き込み操作中に、２セクタの情報を２つのメ モリユニットに同時に書き込むプロセスを示すフローチャートであり、 図１２ａは、図１２の欠陥管理ルーチン(defect management routine)を行う にあたって行われる工程のフローチャートである。 図１３は、１つの偶数セクタおよび１つの奇数セクタが、単一のメモリ行ロケ ーションにおいて記憶され、そして両セクタの偶数のデータバイトは第１の２つ のメモリユニットに位置する行部分に記憶され、両セクタの奇数のデータバイト は第２の２つのメモリユニットに位置する第２の行ロケーションに記憶される、 ２つの非揮発性メモリユニットを含むメモリバンクにおいて、１つのブロックの 情報（１ブロックは３２セクタ含む）を記憶するメモリ記憶フォーマットを一般 化して示す表図であり、 図１４は、本発明の原理に従って、メモリバンクのブロックを消去するプロセ スのための制御、アドレスおよびデータ信号のタイミングを示すタイミング図で あり、 図１５は、本発明に従って、第１メモリユニット内に記憶された第１サブブロ ック、および第２メモリユニット内に記憶された第２サブブロックを含むブロッ クを消去するプロセスを示すフローチャートである。 実施形態の詳細な説明 図５は、本発明の原理に従うメモリシステムである５００において、一般化し たブロック図を示す。このシステムは、ホストシステム５０４に結合したメモリ カード５０２を含む。１つの実施形態では、ホスト５０４はデジタルカメラであ り、メモリカード５０２はデジタルフィルムカードであり、また別の実施形態で は、ホスト５０４はパーソナルコンピュータシステムであり、メモリカード５０ ２はＰＣＭＣＩＡカードである。メモリカード５０２は、ブロックに組織された 複数のセクタの情報を記憶するための複数の非揮発性メモリユニット５０８を含 む非揮発性メモリバンク５０６と、メモリバス５１２を介してメモリバンクに結 合され、ホストバス５１４を介してホスト５０４に結合されたメモリコントロー ラ５１０とを含む。メモリコントローラ５１０は、ホスト５０４とメモリバンク ５０６との間でセクタ組織化情報の送信を制御する。各セクタの情報は、ユーザ データ部分およびオーバーヘッド部分を含む。メモリコントローラは、以下でさ らに説明するように、本発明に従ってメモリバンクのメモリユニットへの書き込 み操作、およびそこからの読み出し操作を行う。 本発明において、非揮発性メモリバンク５０６は、任意の数の非揮発性メモリ ユニット５０８を含み得るが、好ましい実施形態においては、非揮発性メモリバ ンクは偶数のメモリユニットを有する。また、この好ましい実施形態では、各非 揮発性メモリユニットはフラッシュメモリ集積回路デバイスである。 図６は、図５のメモリシステムである６００において、詳細なブロック図を示 す。コントローラ５１０は、コントローラとホストとの間でアドレス、データ、 および制御信号を送信するために、ホストバス５１４を介してホスト５０４に結 合したホストインターフェース６１０と、ホストインターフェースのポート６１ ８に結合したポート６１６を有するデータバッファ６１４と、ホストインターフ ェースのポート６２４に結合したポート６２２を有するマイクロプロセッサ６２ ０と、マイクロプロセッサのポート６３０に結合したポート６２８を有するコー ド記憶ユニット６２６と、マイクロプロセッサのポート６３０およびコード記憶 ユニットのポート６２８に結合したポート６３４を有するブートＲＯＭユニット ６３２と、マイクロプロセッサのポート６４０に結合したポート６３８を有する 空間マネジャー６３６と、マイクロプロセッサのポート６４６に結合したポート ６４４、空間マネジャーのポート６５０に結合したポート６４８、およびデータ バッファのポート６４７に結合したポート６４５を含むフラッシュ状態マシン６ ４２と、フラッシュ状態マシンのポート６５６に結合したポート６５４を有する メモリ入力／出力ユニット６５２と、フラッシュ状態マシンのポート６６４に結 合したポート６６２を有するエラー訂正コード論理ユニット（ＥＣＣ論理ユニッ ト）６６０、およびデータバッファ６１４のポート６６８に結合したポート６６ ６とを含むように示される。 示されている実施形態では、メモリバンク５０６は、２つの非揮発性メモリユ ニット（追加のメモリは含まれ得るが、簡略化のため２つのみを示す）と、ＦＬ ＡＳＨ０と指定された第１のフラッシュメモリチップ６７０と、ＦＬＡＳＨ１と 指定された第２のフラッシュメモリチップ６７２とを含む。第１のフラッシュメ モリチップ６７０は、第１入力／出力レジスタ（第１のＩ／Ｏレジスタ）６７１ および記憶エリア６６９を含む。第２のフラッシュメモリチップ６７２は、第２ 入力／出力レジスタ（第２のＩ／Ｏレジスタ）６７３および記憶エリア６７４を 含む。 メモリバス５１２は、コントローラ５１０とメモリバンク５０６との間で、ア ドレス、データ、および制御信号を送信するために用いられる。メモリバス５１ ２は、フラッシュメモリチップ６７０、６７２とメモリＩ／Ｏユニット６５２と の間でアドレス、データ、および命令信号を送信するメモリＩ／Ｏユニット６５ ２のポート６７６に結合したフラッシュバス６７５を含む。フラッシュバス６７ ５は１６のビットラインを含み、その内８ビットラインは第１フラッシュメモリ チップのＩ／Ｏレジスタ６７１のポート６８２に結合した第１バス６８０を形成 し、別の８ビットラインは第２フラッシュメモリチップのＩ／Ｏレジスタ６７３ のポート６８６に結合した第２バス６８４を形成する。 メモリバス５１２はまた、フラッシュ状態マシン６４２の制御信号（ＣＴＲＬ 信号）出力６９２を、第１フラッシュメモリチップの入力６９４および第２フラ ッシュメモリチップの出力６９６に接続する制御バス６９０と、フラッシュ状態 マシン６４２のチップイネーブル（ＣＥ）出力７００を、第１フラッシュメモリ チップのイネーブル出力７０２および第２フラッシュメモリチップの出力７０４ に接続するチップイネーブルライン６９８と、第１フラッシュメモリチップの出 力７０８および第２フラッシュメモリチップの出力７１０を、フラッシュ状態マ シン６４２の出力７１２に接続する準備／ビジー信号（ＦＲＤＹ−ＢＳＹ^*信号 ）ライン７０６とを含む。 マイクロプロセッサ６２０は、場合により（例えばメモリシステムの初期化中 ）、ＲＯＭ６３２に記憶されたプログラム指示（またはコード）を実行し、また メモリシステムの操作中のような他の場合には、マイクロプロセッサはコード記 憶ユニット６２６に記憶されたコードを実行する。この記憶コードユニットは、 揮発性（すなわち読み出しおよび書き込みメモリ（ＲＡＭ）タイプ）、または非 揮発性（すなわちＥＥＰＲＯＭタイプ）のメモリ記憶装置であり得る。コード記 憶ユニット６２６からのプログラムコードに先だって、プログラムコードはメモ リバンク５０６において記憶され得、そして後にそのコードの実行のために、コ ード記憶ユニットにダウンロードされ得る。初期化中、マイクロプロセッサ６２ ０はＲＯＭ６３２からの指示を実行し得る。 ユーザデータおよびオーバーヘッド情報を含むセクタ組織化情報は、ホスト５ ０４からホストバス５１４を介してホストインターフェース６１０において受信 され、データバッファ６１４に、そのバッファ内での一時的な記憶のために供給 される。データバッファ内に記憶されたセクタの情報は、フラッシュ状態マシン ６４２の制御のもとで得られ、以下でさらに説明する方法でメモリバンク５０６ に供給される。当該分野において、各セクタが５１２バイトのユーザデータに加 えオーバーヘッド情報を含むことは一般的である。セクタは、他の数のバイトの 情報を含み得るが、好ましい実施形態においては、セクタは５１２バイトのユー ザデータよび１６バイトのオーバーヘッド情報を有する。 ＥＣＣ論理ブロック６６０は、セクタ組織化情報内のエラーの符号化および訂 正を行うための回路機構を含む。ＥＣＣ論理ブロック６６０は、エラー検出操作 および／またはエラー訂正操作を、フラッシュメモリチップ６７０、６７２に記 憶された各セクタのユーザデータ部分上、あるいはホスト５０４から受信された データ上で行う。 必要であれば、空間マネジャー６３６は、それぞれが複数のセクタの情報を含 んでいるブロックの情報を記憶するための、メモリバンク内における次の未使用 （または空き）の非揮発性メモリロケーションを見出す。好ましい実施形態にお いては、１つのブロックは３２セクタ含むが、代わりにブロックは他の数（例え ば１６のような数）のセクタを含むように規定され得る。メモリバンク５０６内 に位置する記憶ブロックの物理アドレス（仮想物理ブロックアドレス（仮想ＰＢ Ａ）と呼ばれる）、およびメモリバンク５０６内に位置するセクタの情報の物理 ブロックアドレス（実物理ブロックアドレス（実ＰＢＡ）と呼ばれる）は、空間 マネジャーがホストから受信した論理ブロックアドレス（ＬＢＡ）の変換を行う ことにより決定される。ホスト５０４から受信した実ＬＢＡ（ホスト供給ＬＢＡ ）は、セクタの情報を識別する。空間マネジャー６３６は、以下でさらに説明す るように、改変版のホスト供給ＬＢＡから仮想ＰＢＡへ変換するためのＬＢＡ− ＰＢＡマップを記憶する空間マネジャーメモリユニット（これは好ましくは揮発 性メモリユニット）を含む。示されている実施形態では、空間マネジャーは、空 間マネジャーコントローラ（ＳＰＭコントローラ）７２４の制御のもとで、ＬＢ Ａ−ＰＢＡマップを記憶する空間マネジャーＲＡＭユニット（ＳＰＭ ＲＡＭユ ニット）７２０を含み、このＳＰＭコントローラ７２４はＳＰＭ ＲＡＭユニッ トに結合している。 図７は、本発明のある実施形態による、メモリバンク５０６内に記憶されたユ ーザデータ、エラー訂正情報、およびフラグ情報の組織を一般化して図示した表 図を示す。メモリバンク５０６は、ＢＬＣＫ０、ＢＬＣＫ１、ＢＬＣＫ（Ｍ−１ ）と指定された複数あるＭ個のブロック７２７を含み、それぞれが仮想物理ブロ ックアドレス（ＰＢＡ）を有する。ブロック７２７のそれぞれは、ＲＯＷ０、Ｒ ＯＷ１、...ＲＯＷ１５と指定された複数あるＮ個のメモリ行ロケーション７２ ８を有する（ここで好ましい実施形態においてはＮ＝１６である）。メモリバン ク５０６の各ブロック７２７は、第１のフラッシュメモリチップ６７０の第１の サブブロック７３０、および第２のフラッシュメモリチップ６７２の対応する第 ２のサブブロック７３１から構成される。対応するサブブロック７３０、７３１ は、合わせてｌつ１ブロックを形成し、同じ仮想ＰＢＡにより識別される。各メ モリ行ロケーション７２８は、第１の行部分７３２および対応する第２の行部分 ７３３を含む。示されている実施形態において、各第１および第２行部分、７３ ２および７３３は、５１２バイトのデータ情報のための記憶空間に加え、他の情 報のための追加の記憶空間を含む。示されている実施形態では、第１フラッシュ メモリチップの第１の行部分７３２内の情報の記憶は、第２フラッシュメモリチ ップの第２の行部分７３３内のものとは同じでない方法で達成される。 第１の行部分７３２のそれぞれは、偶数データバイトＤ０、Ｄ２、Ｄ４、... Ｄ５１０の偶数セクタ（Ｓ０、Ｓ２、Ｓ４、...）の情報を記憶する第１の偶数 セクタフィールド７３４と、第１スペアフィールド７３６と、偶数データバイト Ｄ０、Ｄ２、Ｄ４、...Ｄ５１０の奇数ｔクタ（Ｓ１、Ｓ３、Ｓ５、...）の情報 を記憶する第１の奇数セクタフィールド７３８と、第２スペアフィールド７４０ とを含む。第２行部分７３３のそれぞれは、奇数データバイトＤ１、Ｄ３、Ｄ５ 、...Ｄ５１１の偶数のセクタのデータ（これは第１の偶数セクタフィールド７ ３４内に記憶されたその対応する偶数データバイトを有する）を記憶する第２の 偶数セクタフィールド７４２と、集団的にフィールド７３４および７４２に記憶 された偶数セクタの情報に対応するエラー訂正情報を記憶する第１のエラー訂正 フィールド７４４と、奇数データバイトの奇数セクタの情報（これは第１の奇数 セクタフィールド７３８内に記憶されたその対応する偶数データバイトを有す る）を記憶する第２の奇数セクタフィールド７４６と、集中的にフィールド７３ ８、７４６に記憶された奇数セクタの情報に対応するＥＣＣ情報を記憶する第２ エラー訂正フィールド７４８と、ブロックアドレスフィールド７５０と、フラグ フィールド７５２を含む。フィールド７３４および７４２は、偶数セクタロケー ションを形成するが、フィールド７３８および７４６は奇数セクタロケーション を形成する。本発明において、フィールド７３４および７４２は、代わりに奇数 セクタロケーションを形成し得る一方で、フィールド７３８および７４６は代わ りに偶数セクタロケーションを形成し得ること、ならびにフィールド７３４およ び７３８は代わりに奇数データバイトを記憶するために用いられ得る一方で、フ ィールド７４２および７４６は代わりに偶数データバイトを記憶するために用い られ得ることが理解される。加えて、第１の行部分７３２は、代わりにメモリ行 ロケーション７２８内に記憶されたセクタに関するオーバーヘッド情報を記憶す るために用いられ得る。 フラグフィールド７５２は、以下でさらに説明するように、アクセス操作中に コントローラ５１０（図６）により用いられるフラグ情報を記憶するために用い られる。ブロックアドレスフィールド７５０は、以下でさらに説明するように、 ブロックに割り当てらた改変版のホスト供給ＬＢＡ値を記憶するために用いられ る。単一のブロックアドレスエントリのみが、ブロックアドレスフィールドにお いてブロック毎に要求される。好ましい実施形態において、改変ホスト供給ＬＢ Ａ値は、各ブロック７２７の行ロケーション７２８の第Ｎ行、つまりＲＯＷ１５ のブロックアドレスフィールド７５９に入力される。 作動中、コントローラ５１０（図６）は、第１および第２フラッシュメモリチ ップに集中的に記憶された偶数セクタの情報に、第１および第２フラッシュメモ リチップの対応する行部分である第１および第２の偶数セクタフィールド、７３ ４および７４２に、それぞれ第１分割バス６８０および第２分割バス６８４（図 ６）を介して同時にアクセスすることにより、アクセスする。第１分割バス６８ ０および第２分割バス６８４（図６）は、偶数および奇数バイトのセクタの情報 をそれぞれ受信するように結合されたラインを含む。コントローラ５１０（図６ ）は、第１および第２フラッシュメモリチップに集中的に記憶された奇数セク タの情報に、第１および第２フラッシュメモリチップの対応する行部分である第 １および第２の奇数セクタフィールド、７３８および７４６に、それぞれ第１分 割バス６８０および第２分割バス６８４（図６）を介して同時にアクセスするこ とにより、アクセスする。分割バス６８０、６８４（図６）はまた、フラッシュ メモリチップとフラッシュ状態マシン６４２とメモリコントローラ５１０のＥＣ Ｃ論理ユニット６６０との間におけるＥＣＣ情報の送信、およびフラッシュ状態 マシン６４２からフラッシュメモリチップへのアドレス情報の送信を供給する。 コントローラ５１０（図６）は、空間マネジャー６３６を用いてメモリバンク ５０６のブロック７２７のステータスを監視する。１つの実施形態では、コント ローラ５１０（図６）は、フラグフィールド７５２の使用中フラグロケーション ７５４および欠陥フラグロケーション７５６にそれぞれ記憶された使用中／空き ブロックフラグおよび欠陥ブロックフラグを含むブロックレベルフラグを用いて 、メモリバンクの各ブロックロケーション７２７のステータスを監視する。ブロ ックレベルフラグは、メモリバンクの全体のブロック７２７のステータスに関わ る情報を供給する。従って、単一のブロックレベルフラグエントリのみが、フラ グロケーション７５４および７５６においてブロック毎に要求される。使用中／ 新ブロックフラグは、対応するブロック７２７が情報を記憶するために現行で「 使用中」であるか否か、あるいは情報を記憶するために利用可能（または空き） か否かを示す。欠陥ブロックフラグは、対応するブロック７２７が欠陥であるか 否かを示す。 別の実施形態においては、コントローラ５１０（図６）は、メモリバンクの各 メモリ行ロケーション７２８のステータスを、使用中フラグロケーション７５４ に記憶された使用中／空き行フラグと、欠陥フラグロケーション７５６に記憶さ れた欠陥行フラグと、フラグフィールド７５２のオールドロケーション７５８に 記憶されたオールド行フラグと、偶数セクタ移動フラグロケーション７６０に記 憶された偶数セクタ移動フラグと、奇数セクタ移動フラグロケーション７６２に 記憶された奇数セクタ移動フラグとを用いて監視する。この実施形態において、 使用中／新フラグは、対応するメモリ行ロケーション７２８が情報を記憶するた めに現行で「使用中」であるか、あるいは情報を記憶するために利用可能（また は空き）か否かを示す。欠陥フラグは、対応するブロック７２７が欠陥であるか 否かを示す。非揮発性メモリロケーション７３２、７３３のペアのいずれかが欠 陥であるならば、セットされている欠陥フラグロケーション７５６における値に より示されるように、全メモリブロック７２７は欠陥であると宣言される。好ま しい実施形態では、ロケーション７５８、７５４、および７５６は単一の３ビッ トフラグロケーション７６４に含まれる。 奇数および偶数セクタ移動フラグロケーション７６０、７６２は、非揮発性メ モリセクタロケーションに記憶された対応する偶数および奇数セクタが、非揮発 性メモリバンク５０６（図６）内における別のロケーションへ移動したか否かを 示す値を記憶する。例えば、行ロケーション７２８の偶数セクタフィールド７３ ４、７４２の特定のペアにおいて集中的に記憶された偶数セクタの情報が、非揮 発性メモリバンク５０６内の偶数セクタフィールドの別のペアに移動した場合、 対応する偶数セクタ移動フラグロケーション７６０において値がセットされる。 同様に、同じ行ロケーションの奇数セクタフィールド７３８、７４６において集 中的に記憶された奇数セクタの情報が、非揮発性メモリバンク５０６内の奇数セ クタフィールドの別のペアに移動した場合には、対応する奇数セクタ移動フラグ ロケーション６７２において値がセットされる。非揮発性メモリバンク５０６内 におけるセクタの情報が移動しているロケーションは、ＭＶＰＢＡアドレスロケ ーション内のＳＰＭ ＲＡＭ７２０に記憶されたＬＢＡ−ＰＢＡマップにおいて 示される。このことは本出願の発明者らにより出願された特許出願である、「Mo ving Sectors Within a Block of Information In a Flash Memory Mass Storag e Architecture」と題する米国特許第08/831,266号（1997年３月31日出願）にお いて教示しており、この出願の開示は本明細書中において参考として援用する。 好ましい実施形態では、ロケーション７６０および７６２は、単一の２ビット移 動フラグロケーション７６６である。 図８Ａは、改変版のホスト供給ＬＢＡ−ＰＢＡを変換する、例示的なＬＢＡ− ＰＢＡマップの組織である８００（これはＳＰＭ ＲＡＭ７２０（図６）に記憶 される）を一般化して図示した表図である。改変ホスト供給ＬＢＡは、ホスト供 給ＬＢＡを１つのブロックに伴うセクタの数で除算することにより得られる（こ れは後により詳細に説明される）。示されているＬＢＡ−ＰＢＡマップは、改変 ホスト供給ＬＢＡにより、または仮想ＰＢＡによりアドレス可能である複数のマ ップ行ロケーション８０２と、メモリバンク内におけるブロック７２７（図７） を識別する仮想ＰＢＡ値を記憶する仮想ＰＢＡフィールド８０４と、フラグ情報 を記憶するフラグフィールド８０６とを含む。上述のように、実ＰＢＡはメモリ バンク内のセクタの情報のロケーションを特定し、仮想ＰＢＡはメモリバンク内 のブロック７２７（図７）のロケーションを特定する。仮想ＰＢＡ値は、空間マ ネジャー６３６（図７）により示されているマップから取り出され、メモリバン ク５０６内においてブロックをアドレスする際に使用するため、フラッシュ状態 マシン６４２のポート６４８へ転送される。 図８Ｂは、ホスト供給ＬＢＡフォーマット８１０および実ＰＢＡフォーマット ８２０を図示するブロック図を示す。ＬＢＡフォーマット８１０は、「オフセッ トビット」８１２を含み、これはホスト供給ＬＢＡ値の最下位ビットを備える。 上述のように、好ましい実施形態では、各ブロック７２７（図７）は各セクタが ５１２バイトのユーザデータおよび１６バイトのオーバーヘッド情報を含む、３ ２セクタの情報を記憶するメモリ空間を含む。なぜなら、好ましい実施形態にお いて各ブロック７２７（図７）は３２セクタ含み、５つのオフセットビット８１ ２が、各ブロック内の３２セクタのそれぞれを識別するために要求される。この 実施形態では、ホスト供給ＬＢＡから実および仮想ＰＢＡ値への変換は、まずホ スト供給ＬＢＡの５つの最下位「オフセット」ビット８１２をマスクし、その結 果を右へ５ビットずつシフトさせ、そしてそのシフト値を改変ホスト供給ＬＢＡ 値、または「ＬＢＡ−マップ−値」として用い、ＬＢＡ−ＰＢＡマップ８００（ 図８）におけるマップ行ロケーション８０２をアドレスする。これは実際、ホス ト供給ＬＢＡを３２で除算している。実ＰＢＡ値８２０（これはメモリバンクの ブロック内におけるセクタのロケーションを特定する）は、ＬＢＡ値のオフセッ トビット８１２とＬＢＡ−ＰＢＡマップの対応するフィールド８０４（図８）に 記憶された仮想ＰＢＡ８２２値とを連結することにより形成される。すなわち、 仮想ＰＢＡ値８２２はメモリバンク内におけるブロックを識別するために用いら れ、５つの残ったオフセットビット８１２は識別されたブロック内におけるセク タをアドレスするために用いられる。 メモリシステム６００（図６）の初期化により、各マップ行ロケーション８０ ２の仮想ＰＢＡフィールド８０４に記憶された仮想ＰＢＡ値は、全て「１」の状 態にセットされる。ブロック７２７（図７）がコントローラによりアクセスされ る（例えば書き込み操作中）毎に、対応するマップ行ロケーションの対応する仮 想ＰＢＡフィールド８０４に記憶された仮想ＰＢＡ値が、空間マネジャーコント ローラ７２４（図６）により改変され、新しい仮想ＰＢＡ値を特定する。メモリ バンク５０６内におけるブロックが消去された場合、改変版のホスト供給ＬＢＡ よりむしろ、オールド仮想ＰＢＡ値（消去されたブロックに対応する仮想ＰＢＡ 値）が、ＳＰＭ ＲＡＭ７２０（図６）をアドレスするために用いられ、ＳＰＭ ＲＡＭ７２０のフラグフィールド内において記憶された使用中フラグはクリア になる。ＳＰＭ ＲＡＭ７２０のフラグフィールド内のこの同じ「使用中」フラ グは、対応する仮想ＰＢＡがアップデートされ、セクタ情報が維持されるメモリ バンク内の新しいブロックを指摘する（工程１２１４）ときにセットされる。 図９は、メモリシステム６００（図６）により行われる、書き込み操作用の制 御、アドレス、およびデータ信号のタイミングを図示するタイミング図を示し、 ここでは単一の書き込み操作中に、２セクタの情報が非揮発性メモリバンク５０ ６（図６）に同時に書き込まれる。この図は、命令、アドレス、およびデータ情 報を多重化した時間を、コントローラのフラッシュ状態マシン６４２（図６）か ら、バス６８０（図６）を介して第１フラッシュメモリチップのポート６８２へ 送信する、第１のフラッシュ信号を表す波形９０２と、命令、アドレス、および データ情報を多重化した時間を、コントローラのフラッシュ状態マシン６４２（ 図６）から、バス６８４（図６）を介して第２フラッシュメモリチップのポート ６８６へ送信する、第２のフラッシュ信号を表す波形９０４と、タイムライン９ ０５と、複数の制御信号波形とを含む。 制御信号波形は、フラッシュ状態マシン６４２（図６）から第１および第２フ ラッシュメモリチップへ、制御バス６９０（図６）を介して送信される命令ライ ンイネーブル信号（ＣＬＥ信号）を表す波形９０６と、フラッシュ状態マシンか らフラッシュメモリチップへ、制御バスを介して送信されるアドレスラインイネ ーブル信号（ＡＬＥ信号）を表す波形９０８と、フラッシュ状態マシンからフラ ッシュメモリチップへ、制御バスを介して送信されるワイヤイネーブル信号（Ｗ Ｅ信号）を表す波形９１０と、フラッシュ状態マシンからメモリチップへ、制御 バスを介して送信される読み出しイネーブル信号（ＲＥ信号）を表す波形９１２ と、フラッシュ状態マシンのチップイネーブル信号出力７００（図６）から、チ ップイネーブルライン６９８を介して、第１および第２フラッシュメモリチップ へ送信されるフラッシュチップイネーブル信号（ＦＣＥ^*信号）を表す波形９１ ４と、第１および第２フラッシュメモリチップの出力、７０８および７１０（図 ６）から、フラッシュ状態マシンへフラッシュ準備／ビジー信号ライン７０６を 介して送信されるフラッシュ準備／ビジー信号（ＦＲＤＹ＿ＢＳＹ^*信号）を表 す波形９１６とを含む。 書き込み操作は、ＦＣＥ^*信号（波形９１４）がＨＩＧＨ状態からＬＯＷ状態 へ遷移する時間ｔ０において始まり、それにより第１および第２フラッシュメモ リチップが命令、アドレス、データ、および制御信号を受信し始めることを可能 にする。時間ｔ０に先だって、フラッシュメモリチップからフラッシュ状態マシ ンの入力７１２（図６）へ送信されるＦＲＤＹ＿ＢＳＹ^*信号（波形９１６）は 、すでに起動しており、第１および第２フラッシュメモリチップがアクセス命令 を受信する準備ができていることを示す。引き続く時間ｔ１において、ＣＬＥ信 号（波形９０６）が起動し、ＬＯＷ状態からＨＩＧＨ状態へ遷移し、それにより 第１および第２フラッシュメモリチップが命令信号を読み出すことを可能にする 。時間ｔ２において、第１および第２フラッシュ信号（波形９０２および９０４ ）は、連続的データシフト−イン命令信号８０Ｈを、ディスプレイアップ１およ び第２フラッシュメモリチップへ、第１分割バス６８０および第２第１分割バス ６８４をそれぞれ介して同時に送信する。時間ｔ３において、連続的データシフ ト−イン命令信号８０Ｈが起動し、ＷＥ信号（波形９１０）がＨＩＧＨ状態から ＬＯＷ状態へ遷移し、それにより第１および第２フラッシュメモリチップが連続 的データ命令信号８０Ｈを読み出すことを可能にする。時間ｔ４において、ＣＬ Ｅ信号（波形９０６）が停止し、ＬＯＷ状態に戻り、それによりフラッシュメモ リチップが命令信号を読み出すことを不可能にする。 また、時間ｔ４において、ＡＬＥ信号（波形９０８）が起動し、ＬＯＷ状態か らＨＩＧＨ状態に遷移し、それにより第１および第２フラッシュメモリチップが アドレス情報のパケットを読み出すことを可能にする。時間ｔ５、ｔ６、および ｔ７において、第１および第２フラッシュ信号（波形９０２および９０４）のそ れぞれが、第１、第２、および第３アドレスパケットＡＤＤ０、ＡＤＤ１、およ びＡＤＤ２を、第１および第２フラッシュメモリチップへそれぞれ送信する。時 間ｔ８において、ＡＬＥ信号（波形９０８）が停止し、ＨＩＧＨ状態からＬＯＷ 状態へ遷移し、それにより第１および第２フラッシュメモリチップがアドレス情 報を読み出すことを不可能にする。時間ｔ５とｔ６との間、ｔ６とｔ７との間、 およびｔ７とｔ８との間の時間間隔において、ＷＥ信号（波形９１０）は、ＨＩ ＧＨ状態からＬＯＷ状態へ遷移し、それにより第１および第２フラッシュメモリ チップが第１、第２、および第３アドレスパケットＡＤＤ０、ＡＤＤ１、および ＡＤＤ２をそれぞれ読み出すことを可能にする。３つのアドレスパケットＡＤＤ ０、ＡＤＤ１、およびＡＤＤ２は、第１サブブロック７３０（図７）内における 行部分７３２、７３３を特定する。 時間ｔ９において、第１および第２フラッシュ信号（波形９０２および９０４ ）が、インターリーブされた偶数および奇数データバイトを同時に送信し、ここ で偶数および奇数バイトは１つのセクタ情報を形成する。偶数バイトは、第１フ ラッシュメモリチップへバス６８０（図６）を介して送信され、奇数セクタバイ トは、第２フラッシュメモリチップへバス６８４（図６）を介して送信される。 奇数セクタの偶数データバイトＤ０、Ｄ２、Ｄ４、...Ｄ５１０は、第１フラッ シュチップにより受信され、第１フラッシュメモリチップの対応するロケーショ ン７３２の第１の偶数セクタフィールド７３４（図７）に記憶される。このこと は、書き込みイネーブル信号ＷＥ^*（波形９１０）が起動する度に１バイト記憶 することにより行われる。偶数セクタの奇数データバイトＤ１、Ｄ３、Ｄ５、.. .Ｄ５１１は、第２フラッシュチップにより受信され、第２フラッシュメモリチ ップの対応するロケーション７３３の第２の偶数セクタフィールド７４２（図７ ）に記憶され、このことから各バイトはＷＥ^*（波形９１０）が起動するときに 記憶される。時間ｔ１０において、第１および第２フラッシュ信号（波形９０２ お よび９０４）は、偶数セクタのインターリーブされた偶数および奇数データの送 信を完了する。 時間ｔ１０のすぐ後に、時間ｔ１０と時間ｔ１１との間において、第１フラッ シュ信号（波形９０２）は、４つのパケットのフィラー情報（ＦＦＨ、１６進法 Ｆ、等量２進法値「１１１１」、１０進法値「１５」）を、第１フラッシュメモ リ値へ第１分割バス６８０（図６）を介して送信し、それに対して第２フラッシ ュ信号（波形９０４）は、エラー訂正コード（ＥＣＣ）を第２フラッシュメモリ チップへ、第２分割バス６８４（図６）を介して送信する。この時間周期中に送 信されたフィラー情報ＦＦＨは、第１フラッシュメモリチップにより受信され、 第１スペアフィールド７３６（図７）に記憶される。この時間周期中に送信され たエラー訂正コードは、第２フラッシュメモリチップにより受信され、第２フラ ッシュメモリチップの非揮発性メモリセクション７３３の第１エラー訂正フィー ルド７４４（図７）に記憶される。ＥＣＣ論理ユニット６６０（図６）により発 されるこのエラー訂正コードは、前述の時間ｔ１０とｔ１１との間の時間間隔の 間に送信される偶数セクタに関係する。 時間ｔ１１において、第１および第２フラッシュ信号（波形９０２および９０ ４）は、奇数セクタのインターリーブされた偶数および奇数データバイト（書き 込みイネーブル信号ＷＥ^*（波形９１０）と同期である）を、ディスプレイアッ プ１および第２フラッシュメモリチップへ第１分割バス６８０および第２第１分 割バス６８４（図６）へ、それぞれ同時に送信し始める。偶数データバイトＤ０ 、Ｄ２、Ｄ４、...Ｄ５１０は、第１フラッシュチップにより受信され、第１フ ラッシュメモリチップの対応するロケーション７３２の第１の奇数セクタフィー ルド７３８（図７）に記憶される。奇数セクタの奇数データバイトＤ１、Ｄ３、 Ｄ５、...Ｄ５１１は、第２フラッシュチップにより受信され、第２フラッシュ メモリチップの対応するロケーション７３３の第２の奇数セクタフィールド７４ ６（図７）に記憶される。時間ｔ１２において、第１および第２フラッシュ信号 （波形９０２および９０４）は、偶数セクタのインターリーブされた偶数および 奇数データの送信を完了する。 時間ｔ１２のすぐ後に、時間ｔ１２と時間ｔ１３との間において、第１フラッ シュ信号（波形９０２）は、第１フラッシュメモリチップへ情報を全く送信せず 、それにより、第１フラッシュメモリチップの記憶ロケーションバイトに対応し ている値を、ＦＦＨ（１６進法）または２進法の全て１状態において維持する。 一方、時間ｔ１２と時間ｔ１３との間において、第２フラッシュ信号（波形９０ ４）が同時に、エラー訂正コード（ＥＣＣ）を第２フラッシュメモリチップへ、 第２分割バス６８４（図６）を介して送信する。この時間周期中に送信されたフ ィラー情報ＦＦＨは、第１フラッシュメモリチップにより受信され、第２スペア フィールド７４０（図７）に記憶される。この時間周期中に送信されたエラー訂 正コードは、第２フラッシュメモリチップにより受信され、第２フラッシュメモ リチップの非揮発性メモリセクション７３３の第１エラー訂正フィールド７４８ （図７）に記憶される。ＥＣＣ論理ユニット６６０（図６）により発されるこの エラー訂正コードは、前述の時間ｔ１１とｔ１２との間の時間間隔の間に送信さ れる奇数セクタに関係する。 時間ｔ１７において、第１および第２フラッシュ信号（波形９０２および９０ ４）はそれぞれ読み出し命令信号７０Ｈを第１および第２第１および第２フラッ シュメモリチップへ、第１分割バス６８０および第２分割バス６８４をそれぞれ 介して送信する。読み出し命令信号７０Ｈが起動すると、ＷＥ信号（波形９１０ ）はＨＩＧＨ状態からＬＯＷ状態へ遷移し、それにより第１および第２フラッシ ュメモリチップが読み出し命令信号７０Ｈを読み出すことを可能にする。 時間ｔ１８において、ＣＬＥ信号（波形９０６）が停止し、ＬＯＷ状態に戻り 、それによりフラッシュメモリチップが命令信号を読み出すことを不可能にする 。 時間ｔ１８において、第１および第２フラッシュ信号（波形９０２および９０ ４）はそれぞれステータス命令信号ＳＴＡＴＵＳを第１および第２第１および第 ２フラッシュメモリチップへ、第１分割バス６８０および第２分割バス６８４を それぞれ介して送信する。読み出し命令信号７０Ｈがアクティブの間、ＷＥ信号 （波形９１０）はＨＩＧＨ状態からＬＯＷ状態へ遷移し、それにより第１および 第２フラッシュメモリチップが読み出し命令信号７０Ｈを読み出すことを可能に する。 図１０は、図７に示されるような、メモリバンク５０６（図６）内の１つのブ ロックの情報を記憶するメモリ記憶フォーマットを一般化して図示した表図を示 し、ここで単一のセクタがメモリバンクの特定のメモリ行ロケーションに書き込 まれる。示されるように、ＲＯＷ１と指定されたメモリ行ロケーション７２８は 、図７を参照して上述されたフォーマットに従って、そのロケーションに記憶さ れた偶数セクタＳ２および奇数セクタＳ３を有する。ＲＯＷ２と指定されたメモ リ行ロケーション７２８は、第１および第２フラッシュメモリチップ、６７０お よび６７２の行部分において対応するペアの第１および第２偶数セクタフィール ド７３４および７４２に記憶された単一の偶数セクタＳ４を有する。この場合、 記憶されるための奇数セクタは全く要求されないため、フィールド７３６、７３ ８、７４６、７４８、７５０、および７５２は消去されるように示される。 図１１は、図７に示されるような、メモリバンク５０６（図６）内の１つのブ ロックの情報を記憶する、他のメモリ記憶フォーマットを一般化して図示した表 図を示し、ここで単一のセクタがメモリバンクの特定のメモリ行ロケーションに 書き込まれる。上述のように、フィールド７６４は、第１のビット場所における オールド行フラグ、第２ビット場所における使用中／空き行フラグ、および第３ ビット場所における欠陥行フラグを記憶するために用いられる、３ビットフィー ルドである。また上記で説明したように、フィールド７６６は、第１ビット場所 における偶数セクタ移動フラグ、および第２ビット画素における奇数セクタ移動 フラグを記憶するために用いられる、２ビットフィールドである。 ＲＯＷ１と指定されたメモリ行ロケーション（そこに記憶されたセクタＳ２お よびＳ４を有する）は、フィールド７６６に記憶された値「００」を有し、これ は両セクタがメモリバンク内の他のところへ移動したことを示す。ＲＯＷ２と指 定されたメモリ行ロケーション（第１および第２偶数セクタフィールド７３４お よび７４２に記憶された単一の偶数セクタＳ４を有する）は、フィールド７６６ に記憶された値「０１」を有し、これはＳ４内の情報をアップデートされ終え、 そこでメモリバンク内の他のところで常駐することを示す。論理状態の値「Ｏ０ は一般に、移動したセクタがホストによりアップデートされ終えたことを示す。 従って、残りのセクタがホストにアップデートされなかったオールドブロックか ら移動した場合、これらのセクタがその移動中にオールドデータにより重ね書き されないことが決定され得る。 ＲＯＷ１と指定されたメモリロケーション７２８は、図７を参照して上述した ようなフォーマットに従ってそこへ記憶された偶数セクタＳ２および奇数セクタ Ｓ３を有する。ＲＯＷ２と指定されたメモリロケーション７２８は、第１および 第２フラッシュメモリチップ６７０および６７２の行部分において対応するペア の第１および第２偶数セクタフィールド７３４および７４２に記憶された単一の 偶数セクタＳ４を有する。この場合、奇数セクタは記憶するために全く要求され ないため、フィールドフィールド７３６、７３８、７４６、７４８、７５０、お よび７５２は消去されるように示される。 図１２は、本発明による単一書き込み操作中に、２セクタの情報を２つのメモ リユニットへ同時に書き込むプロセスを図示するフローチャートである。工程１ ２０２において、メモリコントローラ５１０（図６）は、ホスト５０４からホス トアドレス情報（これは１つ以上のセクタロケーションのアドレスを特定する） を、論理ブロックアドレス（ホスト供給ＬＢＡ）の形で、あるいはシリンダヘッ ドセクタ（ＣＨＳ）情報の形で受信する。ホストアドレス情報がＣＨＳ実施形態 である場合、コントローラはＣＨＳ情報をＬＢＡ情報へ変換する。上述のように 、セクタはブロック内で組織化されているため、複数のホスト供給ＬＢＡは、１ つ以上のブロックの複数のセクタに対応する。この情報は、以下でさらに説明す るように、マイクロプロセッサ６２０（図６）により用いられる。 マイクロプロセッサ６２０（図６）は、コード記憶ユニット６２６（図６）に 記憶されている指示を実行し、ここで説明しているプロセスを遂行する。工程１ ２０４において、セクタカウント値は、ホストによりアドレスされている現行ブ ロックのセクタの数に等しくセットされ、ここで例えばセクタロケーションは、 メモリバンクのフィールド７３４および７４２（図７）またはフィールド７３８ および７４６（図７）から構成され得る。マイクロプロセッサは、ホスト供給Ｌ ＢＡ値により特定された各セクタロケーションが、その前にホスト供給ＬＢＡ値 よりアクセスされたか否かを、１２０６において決定する。この決定は、ＳＰＭ ＲＡＭ７２０（図６）に記憶されたＬＢＡ−ＰＢＡマップ８００の対応する仮想 ＰＢＡフィールド８０４（図８Ａ）の内容を読み出すことにより下される。図 ８Ａを参照して説明したように、ホスト供給ＬＢＡに対応する仮想ＰＢＡ値が全 て「１」の状態にセットされるならば、対応するＬＢＡはその前にホストにより アクセスされていない。メモリバンク５０６内のメモリ空間は、一度につき１つ のブロック消去される。ブロックの任意のセクタが、そのブロックの最後の消去 以降にアクセスされたならば、そのブロックは、「全て１」ではない他の値であ るＬＢＡ−ＰＢＡマップにおいて、対応するマップ行ロケーションのフィールド ８０４（図８Ａ）内の仮想ＰＢＡ値の利点によりすでにアクセスされたと表示さ れる。 ホスト供給ＬＢＡにより特定された（現行ブロックの）１つ以上のセクタロケ ーションが以前にホストによりアクセスされたことが決定された場合、書き込み プロセスは工程１２１０へ進み、ここでマイクロプロセッサ６２０（図６）が現 行セクタロケーションに対応する移動フラグ７６０、７６２（図７）の内、対応 する１つをセットし、そして書き込みプロセスは工程１２０８へ進む。初めの方 で述べたように、非揮発性メモリ内において「移動」フラグを維持することは、 選択自由であり、本発明の範囲および思想から逸脱することなく、全く消去され 得る。移動フラグの欠如において、マイクロプロセッサはセクタのステータスを 維持し、これはそれらが他のブロックへ移動したか否かによる。このことは各ブ ロックについて２つの値のトラックを保持することによりなされる。１つの値は セクタが移動したブロック内におけるスタートセクタロケーションであり、２つ めの値は、移動したブロック内におけるセクタの数である。これらの２つの値を 伴い、１つのブロックのセクタが他の１つの（あるいは複数の）ブロックへ移動 したか否か、ならびにどのセクタが移動したかにより、ステータス情報は再構築 される。 ホスト供給（host-provided）ＬＢＡによって特定された現在のセクタロケー ションのいずれもが、以前にアクセスされていないと工程１２０６で判定された 場合、書き込みプロセスは工程１２０８に直接進む。 工程１２０８では、制御器のスペースマネジャー６３６（図６）が、非揮発性 メモリバンク内に記憶する、ブロック７２７（図７）のような空き（または未使 用の）ブロックを検索し、各空きブロックが特定の仮想ＰＢＡ値によって識別さ れる。１２１２ではマイクロプロセッサは、空きブロックが発見されるかどうか を判定し、検出されなければ、制御器５１０（図６）によって、エラーがホスト に報告される、情報記憶を非揮発性メモリバンクにさらに収容できないことを指 示する。このことが致命的なシステムエラーを引き起こし得るので、本発明の発 明者は、この状況の発生を防ぐのに細心の注意を払った。 工程１２０８で非揮発性メモリ内に空きブロックが検出されるとすぐに、図示 した（depicted）プロセスは、工程１２１４に進む。工程１２１４では、マイク ロプロセッサ６２０が、スペースマネジャー６３６（図６）を促し、工程１２０ ８で発見された空きブロックに仮想ＰＢＡ値８２２（図８Ｂ）を割り当てる。こ の仮想ＰＢＡ値は、現在のブロックに対応するホスト供給ＬＢＡのマスクビット ８１４（図８Ｂ）によって識別されたマップ行ロケーション８０２（図８Ａ）内 のＬＢＡ−ＰＢＡマップ８００（図８Ａ）に記憶される。現在のホスト供給ＬＢ Ａのマスクビット８１４（図８Ｂ）は、５オフセットビット分だけホスト供給Ｌ ＢＡを右にずらすことによって（または３２分割することによって）、獲得され る。例えば、ホスト識別ＬＢＡが１６Ｈ（１６進法）である場合、仮想ＰＢＡを 記憶する行は、行０である。また、工程１２１４では、マイクロプロセッサが、 発見された空きブロックに対応する仮想ＰＢＡに「オフセット」ビット８１２（ 図８Ｂ）をアペンドし、実ＰＢＡ値８２０（図８Ｂ）を獲得する。１２１６では 、マイクロプロセッサは、実ＰＢＡ値が偶数値であるか奇数値であるかを判定し する。もしくは、１２１６で実ＰＢＡ値の代わりにホスト供給ＬＢＡがチェック され、この値が偶数であるか奇数であるかが判定されてもよい。 １２１６で実ＰＢＡ値が偶数であると判定された場合、プロセスは１２１８に 進み、マイクロプロセッサは、セクタカウントが１より大きいかどうか、即ち、 一つ以上のセクタをホストから制御器の内部バッファに転送する制御器が要求し た時点で、書き込みされる情報セクタが一つ以上存在するかどうかを判定し、工 程は１２３２に進んで、マイクロプロセッサは、２つの情報セクタが（ホストイ ンターフェース回路６１０を介して）ホストからデータバッファ６１４（図６） に転送されたかどうかを判定する。即ち、フラッシュ状態マシン６４２によって 検出されたように、非揮発性メモリに書き込まれる必要のある情報セクタが一つ 以上存在する場合、二つの情報セクタが同時に、ホストからデータバッファ６１ ４に転送される。データバッファ６１４は、同じ情報（the same）がメモリバン ク５０６内に記憶されるまで、一時的にセクタ情報を記憶するのに用いられる。 好適な実施形態では、各セクタが５１２バイトのユーザーデータおよび１６バイ トのオーバーヘッド情報を含む。 二つの情報セクタが、まだデータバッファ６１４に転送されていない場合、マ イクロプロセッサは、１２３２の「ＮＯ」分岐ループによって示すように、その ような転送が完了するまで待機する。 工程１２３４では、マイクロプロセッサが、書き込みコマンド、それに続くア ドレスおよびデータ情報を発行して、データバッファに一時的に記憶された２つ のセクタの、メモリバンク５０６（図６）に対する書き込みを起動する。工程１ ２３４における書き込み動作は、図７および図９を参照して上述した方法および 装置によって実行される。 ２つの情報セクタの書き込みが完了した後、１２３５で書き込み動作が検証さ れる。工程１２３４で情報が正しくプログラムされていなかった場合、プロセス は１２３７に進み、後に詳述するように欠陥マネジメントルーチンが実行される 。欠陥マネジメントルーチンの実行の後、工程１２３６でセクタカウントが２ご とに減少される。１２３５で書き込み動作が成功であると検証された場合、工程 １２３６が実行され、欠陥マネジメントは必要ない。次に１２３８で、マイクロ プロセッサは、セクタカウントが０に等しいかどうかを判定し、もし等しい場合 、書き込みされるセクタはまったく残っていないと想定されて、プロセスは１２ ２８に進む。しかし、より多くのセクタが書き込まれなければならない場合、プ ロセスは工程１２４０に進み、ホスト供給ＬＢＡが２ごとに、次に書き込まれる べきセクタの点（point）まで増加される。 工程１２４０では、マイクロプロセッサは、ブロックの最後のセクタに到達し たかどうかを判定する。現在のＬＢＡの「オフセット」値をブロック内のセクタ の数と比較することによって、ブロックの境界が判定され、それらの値が等しい 場合、ブロック境界に到達している。例えば、好適な実施形態では、ブロックは ３２のセクタを含んでいるので、現在のＬＢＡの「オフセット」値は、「３２」 （１０進法）と比較される。もしくは、ブロックが３２のセクタ以外、例えば１ ６のセクタなどを有すると定義された場合、後者が「オフセット」に対して比較 される。非揮発性メモリにおけるブロック境界に到達した場合、書き込みプロセ スは、現在のＬＢＡ値に対応する仮想ＰＢＡ値が、すべて「１」である条件に対 してチェックされる工程１２０６から繰り返され、以下同様に進められる。工程 １２４２でブロック境界に到達しなかった場合、書き込みプロセスは工程１２１ ８から繰り返される。 工程１２１８で、セクタカウントが１より大きくないと判定された場合、マイ クロプロセッサは１２２０に進み、データバッファ６１４（図６）がホストから 少なくとも一つの情報セクタを受け取ったかどうかを判定する。受け取っていな い場合、マイクロプロセッサは、ホストからデータバッファ６１４に一つの情報 セクタが転送されるまで待機する。一つの情報セクタを受け取ると、図１０およ び図１１を参照して上述した方法および装置によって、工程１２２２で次のセク タの書き込みが起動される。情報セクタの書き込みが完了すれば、１２２３で書 き込み動作が検証される。工程１２２２で情報がセクタに正しくプログラムされ ていなかった場合、プロセスは工程１２２５に進み、後に詳述するように欠陥マ ネジメントルーチンが実行される。欠陥マネジメントルーチンが実行された後、 工程１２２４では、セクタカウントが１ごとに減少される。書き込み動作が正し く実行されたと、１２２３では判定された場合、プロセスは工程１２２４に進み 、欠陥マネジメントルーチンは実行されない。１２２６では、マイクロプロセッ サは、セクタカウントが零に等しいかどうかを判定し、等しくない場合、ホスト 供給ＬＢＡは１ごとに増加され、書き込みプロセスは工程１２４２に進んで、マ イクロプロセッサは上記に説明したように、ブロック境界をチェックする。 工程１２２６で、工程１２３８と同様に、書き込まれるセクタがまったく残っ ていない、即ちセクタカウントが零であると判定される場合、図示したプロセス は１２２８に進み、マイクロプロセッサは、移動フラグが立てられたかどうかを 判定する。上述したように、移動フラグは、ホストによってＬＢＡが再アクセス されたと１２０６で判定される場合、工程１２１０で立てられる。 移動フラグが立てられていないと１２２８で判定される場合、書き込みプロセ スは終了する。しかしながら、移動フラグが立てられたことが１２２８で判定さ れれば、ブロックは更新される。即ち、アクセスされていない現在のブロックの これらのセクタは、工程１２０８で発見された空きブロックに、工程１２１４で 割り当てられた仮想ＰＢＡ値によって識別されたメモリバンク５０６のブロック の対応するセクタロケーションに移動される。このことは、おそらく例示によっ て最もよく理解される。 考察の目的で、ＬＢＡ１、２、３、４、５、および６によって識別されたセク タが既に書き込まれて、ホストは現在ＬＢＡ３、４、および５によって識別され たセクタにデータを書き込むよう制御器に命令している、と想定されたい。さら に、ＬＢＡ１〜６が書き込まれた最初の書き込みプロセスの間、それらは仮想Ｐ ＢＡ値「３」によって識別されたメモリバンク５０６（図６）のブロックロケー ションに記憶されており、ＬＢＡロケーション３、４、および５は現在（第２の 書き込みプロセスの間）仮想ＰＢＡ値「８」によって識別されたメモリバンクの ブロックロケーションに書き込まれているところである、と想定されたい。ホス ト供給ＬＢＡ３、４、および５により識別されたロケーションの書き込みの間、 工程１２０６で、マイクロプロセッサは、これらのブロックロケーションが再ア クセスされていることを判定し、１２１０で移動フラグが立てられる。さらに、 工程１２３０では、ホスト供給ＬＢＡ３、４、および５により識別されたセクタ が仮想ＰＢＡ「８」によって識別されたブロックの対応するセクタに書き込まれ た後、書き込み動作中に再アクセスされなかった、仮想ＰＢＡ「３」によって識 別されたブロックのセクタは、仮想ＰＢＡ「３」によって識別されたブロックか ら仮想ＰＢＡ「８」によって識別されたブロックの対応するセクタロケーション に移動され、その後、仮想ＰＢＡ「３」によって識別されたブロックは消去され る。この例では、セクタ０および７〜３１（ブロックに３２のセクタが存在する と想定して）など、仮想ＰＢＡ「３」によって識別されたブロックの残りのセク タが、それらが存在するブロックの最後の消去以来アクセスされておらず、従っ て有効なセクタ情報をまったく含んでいない、と想定している。さもなくば、そ れらのセクタが以前にアクセスされている場合に、それらのセクタも仮想ＰＢＡ ロケーション８に移動されている。 工程１２３０は、多くの方法で実施し得る。本発明の発明者等は、工程１２３ ０の移動動作を実行するために、代わりに使用し得る様々な方法および装置を開 示している。特許出願では、本明細書に参照として援用する開示、１９９７年１ ０月７日に申請され、「Ｍｏｖｉｎｇ Ｓｅｑｕｅｎｔｉａｌ Ｓｅｃｔｏｒｓ Ｗｉｔｈｉｎ ａ Ｂｌｏｃｋ ｏｆ Ｉｎｆｏｒｍａｔｉｏｎ Ｉｎ ａ Ｆｌａｓｈ Ｍｅｍｏｒｙ Ｍａｓｓ Ｓｔｏｒａｇｅ Ａｒｃｈｉｔｅｃｔｕ ｒｅ」と題された第０８／９４６，３３１号、および１９９７年３月３１日に申 請され「Ｍｏｖｉｎｇ Ｓｅｃｔｏｒｓ Ｗｉｔｈｉｎ ａ Ｂｌｏｃｋ ｏｆ Ｉｎｆｏｒｍａｔｉｏｎ Ｉｎ ａ Ｆｌａｓｈ Ｍｅｍｏｒｙ Ｍａｓｓ Ｓｔｏｒａｇｅ Ａｒｃｈｉｔｅｃｔｕｒｅ」と題された第０８／８３１，２６ ６号がある。 図１２ａは、工程１２３７および工程１２２５（図１２）で欠陥マネジメント ルーチンが実行された場合に、マイクロプロセッサにより実施される工程を示す 。ブロックマネジメントルーチンは、書き込み動作がうまく検証されなかったと きに実施され、プログラムされたブロックは、何らかの形で欠陥を有し、非揮発 性メモリの別の領域、即ち別のブロックがプログラミングのために発見される必 要がある。 工程１６００では、うまくプログラムされなかったブロックに、「欠陥」フラ グ７５６（図７）が立てられることにより、「欠陥有り」と標識される。工程１ ６０２では、制御器内のスペースマネジャーが、空きブロックを発見するよう命 令を受ける。工程１６０４では、工程１２３４および１２２２（図１２）にてプ ログラムされた情報、即ち「欠陥有り」と標識されたブロックが、工程１６０２ で発見された空きブロック内の対応するセクタロケーションにプログラムされる 。 工程１６０６では、が以前にうまく書き込まれた任意のセクタ情報の存在に関 して「欠陥有り」と識別されたブロックをチェックする。そのようなセクタが存 在する場合、工程１６０８では、これらの以前にプログラムされたセクタは、図 １２の動作における追加ブロック情報として、空きブロックに移動される。 図１３は、本発明の別なる実施形態による、３２のセクタを含む、メモリバン ク５０６内の情報ブロックを記憶するためのメモリ記憶形式を一般的に示した表 である。この実施形態では、偶数セクタが、２つのメモリユニットの第１に記憶 する第１行ロケーションに記憶され、奇数セクタが、２つのメモリユニットの第 ２に記憶する第２行ロケーションに記憶される。図示した実施形態では、メモリ バンク５０６は、ＢＬＣＫ０、ＢＬＣＫ１、ＢＬＣＫ（Ｍ−１）と指定された、 それぞれが物理ブロックアドレス（ＰＢＡ）を有する、複数のＭブロック１３０ ２を含む。ブロック１３０２のそれぞれは、複数のＮメモリ行ロケーション１３ ０４を含み、好適な実施形態ではＮ＝１６である。メモリバンク５０６の各ブロ ック１３０２は、第１のフラッシュメモリチップ６７０の第１のサブブロック１ ３０６、および第２のフラッシュメモリチップ６７２の対応する第２のサブブロ ック１３０８を含み、対応するサブブロックは同じ仮想ＰＢＡによって識別され る。各メモリ行１３０４は、第１の行部分１３１０および対応する第２の行部分 １３１２を含む。図示した実施形態では、各第１および第２の行部分１３１０、 １３１２が、５１２バイトのデータ情報のための記憶に加え、エラー修正情報（ ＥＣＣ情報）およびフラグ情報のための記憶スペースを含む。 第１の行部分１３１０のそれぞれは、偶数の情報セクタ（Ｓ０、Ｓ２、Ｓ４… ）を記憶するための偶数セクタフィールド１３１４、およびフィールド１３１４ に記憶される偶数セクタに対応するエラー修正情報を記憶するための偶数セクタ エラー修正フィールド１３１６を含む。第２の行部分１３１２のそれぞれは、奇 数情報セクタ（Ｓ１、Ｓ３、Ｓ５…）を記憶するための奇数セクタフィールド１ ３１８、フィールド１３１８に記憶される奇数セクタに対応するエラー修正情報 を記憶するための奇数セクタエラー修正フィールド１３２０を含む。ブロックア ドレスフィールド１３２２、およびフラグフィールド１３２４を含む。本発明で は、奇数セクタを記憶するために、代わりとしてフィールド１３１４を用い得、 偶数セクタを記憶するために、代わりとしてフィールド１３１８を使用し得るこ とが理解される。また、ブロックアドレスおよびフラグを記憶するために、替わ りとして第１の行部分１３１０を使用し得る。 フラグフィールド１３２４は、以下さらに説明するアクセス動作中において、 制御器５１０（図６）によって使用されるフラグ情報を記憶するために使用され る。ブロックアドレスフィールド１３２２は、ＢＬＣＫ０に対する「０」のよう に、ブロック１３０２に永久に割り当てられるブロックアドレスを記憶するため に使用される。ブロックごとのブロックアドレスフィールドでは、単一ブロック アドレスエントリのみが要求される。好適な実施形態では、ブロックアドレスエ ントリは、最終行１３０４のブロックアドレスフィールド１３２２、即ち行１５ に入れられる。 この代わりの実施形態では、第１および第２のスプリットバス６８０、６８４ （図６）が、偶数および奇数セクタの受信データバイトにそれぞれ結合された配 線を含む。制御器５１０（図６）は、第１および第２のスプリットバス６８０、 ６８４（図６）それぞれを同時に介して、偶数セクタおよび奇数セクタのバイト の同時書き込みによって、２つのセクタを同時に書き込む。また、スプリットバ ス６８０、６８４（図６）は、フラッシュメモリチップと、フラッシュ状態マシ ン６４２と、メモリ制御器５１０のＥＣＣ論理ユニット６６０との間のＥＣＣ情 報の転送、およびフラッシュ状態マシン６４２からフラッシュメモリチップへの アドレス情報の転送を提供する。 図１４は、図６のメモリシステムの消去動作のための制御信号、アドレス信号 、およびデータ信号のタイミングを示すタイミング図である。この図は、第１の スプリットバス６８０（図６）を介して、フラッシュ状態マシン６４２（図６） から第１のフラッシュメモリチップへの、時間多重化されたコマンド、アドレス 、およびデータ情報を転送する第１のフラッシュ信号を示す波形９０２と、第２ のスプリットバス６８４（図６）を介して、フラッシュ状態マシンから第２のフ ラッシュメモリチップへ時間多重化されたコマンド、アドレス、およびデータ信 号を転送する第２のフラッシュ信号を示す波形９０４と、同時線（time line） １４５０と、複数の制御信号波形とを含む。制御信号波形は、すべて上述したが 、制御配線イネーブル（ＣＬＥ）信号を示す波形９０６と、アドレス配線イネー ブル（ＡＬＥ）信号を示す波形９０８と、書き込みイネーブル（ＷＥ）信号を示 す波形９１０と、読み出しイネーブル（ＲＥ）信号を示す波形９１２と、フラッ シュチップイネーブル（ＦＣＥ^*）を示す波形９１４と、フラッシュレディ／ビ ジー（ready/busy）信号，（ＦＲＤＹ＿ＢＳＹ^*信号）を示す波形９１６とを含 む。 消去動作は、ＦＣＥ^*信号（波形９１４）が、ＨＩＧＨ状態からＬＯＷ状態に 遷移する時刻Ｅ０において開始し、これにより、第１および第２のフラッシュメ モリチップが、コマンド、アドレス、およびデータ信号の受信を開始することを 可能にする。続く時刻Ｅ１では、ＣＬＥ信号（波形９０６）が起動され、ＬＯＷ 状態からＨＩＧＨ状態に遷移して、これにより、第１および第２のフラッシュメ モリチップが制御信号を読み出すことを可能にする。時刻Ｅ２では、第１および 第２のフラッシュ信号（波形９０２および９０４）それぞれが制御信号を発信す る。第１のフラッシュ信号（波形９０２）は、第１のスプリットバス６８０（図 ６）を介して、第１のフラッシュメモリチップに「消去セット」コマンド６０Ｈ を発信し、第２のフラッシュ信号（波形９０４）は、第２のスプリットバス６８ ４（図６）を介して、第２のフラッシュメモリチップに読み出し状態コマンド信 号７０Ｈを発信する。時刻Ｅ３では、コマンド信号６０Ｈおよび７０Ｈはアクテ ィブであるが、ＷＥ信号（波形９１０）はＨＩＧＨ状態からＬＯＷ状態に遷移し 、第１および第２のフラッシュメモリチップがコマンド信号６０Ｈおよび７０Ｈ を読み出すことを可能にする。時刻Ｅ４では、ＣＬＥ信号（波形９０６）が非ア クティブ化されて、再びＬＯＷ状態に遷移し、これにより、フラッシュメモリチ ップがコマンド信号を読み出すことを不可能にする。 また、時刻Ｅ４では、ＡＬＥ信号（波形９０８）が起動され、ＬＯＷ状態から ＨＩＧＨ状態に遷移して、これにより、第１および第２のフラッシュメモリチッ プがアドレス情報のパケットを読み出すことを可能にする。時刻Ｅ５およびＥ６ では、第１のフラッシュ信号（波形９０２）が、第１および第２のアドレスパケ ットＡＤＤ０およびＡＤＤ１をそれそぞれ、第１のフラッシュメモリチップに発 信し、第１および第２のアドレスパケットＡＤＤ０およびＡＤＤ１は、メモリバ ンクの第１のフラッシュメモリチップ６７０のサブブロック７３０（図７）を指 定する。時刻Ｅ７では、ＡＬＥ信号（波形９０８）が非アクティブ化される。時 刻Ｅ３と時刻Ｅ４との間、および時刻Ｅ４とＥ５との間の期間において、ＷＥ信 号（波形９１０）は、ＬＯＷ状態に遷移して、フラッシュメモリチップがアドレ スパケットを読み出すことを可能にする。 時刻Ｅ８において、ＣＬＥ信号（波形９０６）が、再び起動され、第１及び第 ２のメモリチップがコマンド信号を読み出すことを可能にする。時刻Ｅ９では、 第１のフラッシュ信号（波形９０２）が、第１のフラッシュメモリチップに対す る「消去確認コマンド」であるＤＯＨを発信する。このコマンドは、ＣＬＥ信号 によってサンプリングされ、実際にフラッシュチップ内で消去動作を起動し、そ の後、第１のフラッシュメモリチップ６７０のアドレスされたサブブロック７３ ０（図７）の各メモリ行部分のデータフィールド７３４および７３８の内容が消 去される。即ち「すべて１」の状態に設定される。時刻Ｅ１０では、ＦＲＤＹ− ＢＳＹ^*信号（波形９１２）がＨＩＧＨ状態からＬＯＷ状態に遷移し、少なくと も一つのフラッシュメモリチップがビジーであることをフラッシュ状態マシン６ ４２（図６）に指示する。 時刻Ｅ１１において、ＣＬＥ信号（波形９０６）が起動され、第１および第２ のフラッシュメモリチップがコマンド信号を読み出すことを可能にする。時刻Ｅ １２において、第１および第２のフラッシュ信号（波形９０２および９０４）は 、それぞれコマンド信号を発信する。第１のフラッシュ信号（波形９０２）は、 第１のスプリットバス６８０（図６）を介して、第１のフラッシュメモリチップ に読み出しコマンド信号７０Ｈを発信し、第２のフラッシュ信号（波形９０４） は、第２のスプリットバス６８４（図６）を介して、第２のフラッシュメモリチ ップに消去コマンド信号６０Ｈを発信する。時刻１３では、コマンド信号７０Ｈ および６０Ｈはアクティブであるが、ＷＥ信号（波形９１０）は、ＬＯＷ状態に 遷移し、第１および第２のフラッシュメモリチップがコマンド信号６０Ｈおよび ７０Ｈを読み出すことを可能にする。時刻Ｅ１４では、ＣＬＥ信号（波形９０６ ）が非アクティブ化され、フラッシュメモリチップがコマンド信号を読み出すこ とを不可能にし、ＡＬＥ信号（波形９０８）がアクティブ化されて、これにより 、第１および第２のフラッシュメモリチップがアドレス情報のパケットを読み出 すことを可能にする。時刻Ｅ１５およびＥ１６では、第２のフラッシュ信号（波 形９０４）が、第１および第２のアドレスパケットＡＤＤ０およびＡＤＤ１をそ れぞれ第２のフラッシュメモリチップに発信し、第１および第２のアドレスパケ ットＡＤＤ０およびＡＤＤ１は、メモリバンクの第２のフラッシュメモリチップ ６７２のサブブロック７３１（図７）を指定する。時刻Ｅ１７では、ＡＬＥ信号 （波形９０８）が非アクティブ化される。時刻Ｅ１３とＥ１４、およびＥ１４と Ｅ１ ５との間の期間において、ＷＥ信号（波形９１０）は、フラッシュメモリチップ がアドレスパケットを読み出すことを可能にする。時刻Ｅ１８では、ＣＬＥ信号 （波形９０６）が、再びアクティブ化され、第１および第２のメモリチップがコ マンド信号を読み出すことを可能にする。時刻１９では、第１のフラッシュ信号 （波形９０２）が、第１のフラッシュメモリに対してＤＯＨを発信し、指定され たブロックの各メモリ行部分７３２のデータフィールド７３４および７３８の内 容を消去して、これにより、「すべて１」の状態に設定する。 要約すると、メモリ制御器は、時刻Ｅ０とＥ１１との間の期間ＴＥＢ１におい て、第１のフラッシュメモリチップ６７０のアドレスされたサブブロック７３０ （図７）を消去する。また、時刻Ｅ１１と時刻Ｅ２０との間の期間ＴＥＢ２にお いて、第２のフラッシュメモリチップ６７２の対応するアドレスされたサブブロ ック７３１（図７）を消去する。時刻Ｅ２１では、ＦＲＤＹ−ＢＳＹ^*信号（波 形９１６）が、ＬＯＷ状態からＨＩＧＨ状態に遷移し、両方のフラッシュメモリ チップに対する消去動作が終了したことをフラッシュ状態マシン６４２（図６） に指示する。 時刻Ｅ２１の直後に、第１および第２のフラッシュ信号（波形９０２および９ ０４）の各々は、読み出し状態コマンド信号７０Ｈを第１および第２のフラッシ ュメモリチップにそれぞれ発信する。読み出しコマンド信号７０Ｈはアクティブ であるが、ＷＥ信号（波形９１０）はＬＯＷ状態に遷移し、これにより、第１お よび第２のフラッシュメモリチップが読み出しコマンド信号７０Ｈを読み出す。 時刻Ｅ２２では、第１および第２のフラッシュ信号（波形９０２および９０４） の両方が、制御器に状態データを転送する。 こうして、上述のようにフラッシュメモリチップの、２つの対応するアドレス されたサブブロック上で、消去動作が実行された後、両方のフラッシュメモリチ ップの状態が同時に読み出される。 メモリチップのサブブロック７３０、７３１のいずれかがエラーを有する場合 、チップ内のブロック７２７全体（図７）が、第２のフラッシュメモリチップ６ ７２の欠陥フラグ７５６の内容を設定することにより、欠陥有りと標識される。 図１５は、本発明によって、第１のメモリユニット内に記憶される第１のサブ ブロックおよび第２のメモリユニット内に記憶される第２のサブブロックを含む ブロックを消去するプロセスを示すフローチャートである。マイクロプロセッサ ６２０（図６）は、符号（code）ＲＡＭ６２６（図６）に記憶されている命令を 実行し、図示したプロセスを実施する。 工程１５０２では、マイクロプロセッサ６２０（図６）が、消去されるブロッ クアドレスをロードする。工程１５０４では、マイクロプロセッサは１４００（ 図１４）のタイミング図に応じて、上述の消去動作を起動する。１５０６では、 マイクロプロセッサは、ＬＯＷ状態からＨＩＧＨ状態に遷移するフラッシュレデ ィ／ビジー（ＦＲＤＹ＿ＢＳＹ^*）信号（図１４の波形９１６）を読み出すこと によって消去動作が終了したかどうかを判定し、両方のフラッシュメモリチップ において消去動作が終了したことを、フラッシュ状態マシン６４２（図６）に指 示する。１５０８では、マイクロプロセッサはがフラッシュチップ６７０、６７ ２（図６）の状態を読み出す。１５０８では、マイクロプロセッサは、工程１５ ０４で実施された消去動作が、フラッシュチップ６７０、６７２（図６）の両方 において成功であったかどうかを判定し、成功であった場合、プロセスは終了す る。工程１５０４で実施された消去動作が、両方のフラッシュチップにおいて成 功でなかったと判定された場合、マイクロプロセッサはフラッシュチップ６７０ 、６７２の両方を欠陥であると標識する。 本発明を特定の実施形態により説明してきたが、当業者には変更および修正が 自明になると予想される。従って以下の請求の範囲が、本発明の精神と範囲に納 まるそのような変更および修正のすべてを包含することを意図している。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＵＧ，ＺＷ)，Ｅ Ａ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ， ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，Ｇ Ｍ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ， ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，Ｎ Ｏ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ， ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (72)発明者 イマン，ベルハヌ アメリカ合衆国 カリフォルニア 94086, サニーベール，アイリス アベニュー 946 【要約の続き】 施形態において、コントローラは１つの不揮発性メモリ デバイス内に１セクタの情報を丸ごと記憶し、そして、 ２つの不揮発性メモリデバイス内の少なくとも２つのセ クタの対応するバイトを同時に処理することによって、 １セクタの情報の読み出しまたは書き込みを行う。

Claims (1)

1. 【特許請求の範囲】 １．セクタ単位に構成された情報を不揮発性メモリ内に記憶するメモリ記憶装置 であって、該セクタの各々がユーザデータ部分およびオーバーヘッド部分を含み 、該セクタがブロック単位に構成され、該セクタの各々がホスト供給論理ブロッ クアドレス(ＬＢＡ)によって識別され、かつ、実際の物理ブロックアドレス(Ｐ ＢＡ)が仮想ＰＢＡに由来し、各ブロックが該ホスト供給ＬＢＡおよび該仮想Ｐ ＢＡに由来する修正ＬＢＡによって識別され、アクセスされる情報のセクタを識 別するために該ホスト供給ＬＢＡが該記憶装置によってホストから受け取られ、 該メモリバンク内の空いているロケーションを識別するために該実際のＰＢＡが 該記憶装置によって展開され、ここで、該アクセスされたセクタが記憶されるセ クタである、メモリ記憶装置において、該記憶装置は、 該ホストに結合されたメモリコントローラと、 メモリバスを介して該メモリコントローラに結合された不揮発性メモリバンク であって、該メモリバンクは第１の不揮発性半導体メモリユニットおよび第２の 不揮発性半導体メモリユニットを含み、該メモリバンクは記憶ブロックを有し、 各記憶ブロックは該第１のメモリユニット内に配置された第１の行部分および該 第２のメモリユニット内に配置された対応する第２の行部分を有する少なくとも １つのメモリ行ロケーションを含み、該メモリ行ロケーションの各々が該セクタ のうちの２つについて記憶空間を供給する、不揮発性メモリバンクと、 を含み、 該メモリコントローラが２セクタの情報に同時にアクセスする、 メモリ記憶装置。 ２．前記メモリコントローラが、 前記セクタ単位に構成された情報を一時的に記憶するためのデータバッファと 、 マイクロプロセッサと、 前記ＬＢＡを前記ＰＢＡに翻訳するためのマップを維持する空間マネジャーコ ントローラおよび空間マネジャーメモリユニットを含む空間マネジャーと、 該セクタ単位に構成された情報について、エラー符号化動作およびエラー訂正 動作を実行するためのエラー訂正符号論理ユニットと、 を含む、請求項１に記載のメモリ記憶装置。 ３．前記第１の行部分の各々が、 偶数セクタの偶数データバイトを記憶する第１の偶数セクタ領域と、 奇数セクタの偶数データバイトを記憶する第１の奇数セクタ領域と、 を含み、 前記第２の行部分の各々が、 該偶数セクタの奇数データバイトを記憶する第２の偶数セクタ領域と、 該奇数セクタの奇数データバイトを記憶する第２の奇数セクタ領域と、 を含み、 前記メモリバスが、 前記メモリコントローラと前記第１のメモリユニットとの間の該セクタの該偶 数データバイトを伝送するように結合された第１のスプリットバスと、 該メモリコントローラと前記第２のメモリユニットとの間の該セクタの該奇数 データバイトを伝送するように結合された第２のスプリットバスと、 を含む、 請求項１に記載のメモリ記憶装置。 ４．前記第２の行部分の各々が、 前記偶数セクタに対応するエラー訂正情報を記憶するための第１のエラー訂正 領域と、 前記奇数セクタに対応するエラー訂正情報を記憶するための第２のエラー訂正 領域と、 前記対応するブロックのアドレスを特定する前記ＰＢＡを記憶するためのブロ ックアドレス領域と、 該対応するブロックの状態を示す情報を記憶するためのフラグ領域と、 をさらに含む、請求項３に記載のメモリ記憶装置。 ５．前記第１の行部分の各々が、 前記偶数セクタに対応するエラー訂正情報を記憶するための第１のエラー訂正 領域と、 前記奇数セクタに対応するエラー訂正情報を記憶するための第２のエラー訂正 領域と、 前記対応するブロックのアドレスを特定する前記ＰＢＡを記憶するためのブロ ックアドレス領域と、 該対応するブロックの状態を示す情報を記憶するためのフラグ領域と、 をさらに含む、請求項４に記載のメモリ記憶装置。 ６．前記第１および第２の行部分の各々が、５１２バイトの前記ユーザデータを 記憶するための記憶空間と、前記オーバーヘッド情報を記憶するための追加的な １６バイトの記憶空間とを含み、 前記第１のスプリットバスおよび前記第２のスプリットバスが、それぞれ８本 のビットラインを含む、 請求項５に記載のメモリ記憶装置。 ７．前記コントローラが、 前記第１および第２のスプリットバスを介して、前記第１および第２のメモリ ユニットの対応する行部分の前記第１および第２の偶数セクタ領域に同時にアク セスすることによって、１つの偶数セクタの情報にアクセスする手段と、 該第１および第２のスプリットバスを介して、該第１および第２のメモリユニ ットの対応する行部分の前記第１および第２の奇数セクタ領域に同時にアクセス することによって、１つの奇数セクタの情報にアクセスする手段と、 を含む、請求項６に記載のメモリ記憶装置。 ８．前記コントローラが、前記セクタ単位に構成された情報についてエラー符号 化動作およびエラー訂正動作を実行するエラー訂正符号論理を含む、請求項７に 記載のメモリ記憶装置。 ９．前記フラグ領域が、ブロックレベルフラグを記憶するために用いられ、該ブ ロックレベルフラグは、 情報を記憶するために前記対応するブロックが現在使用されているかどうかを 示す使用中／未使用ブロックフラグと、 該対応するブロックが欠陥であるかどうかを示す欠陥ブロックフラグと、 を含む、請求項８に記載のメモリ記憶装置。 １０．対応するサブブロックの各々が１つのＰＢＡ値によって識別される、請求 項９に記載のメモリ記憶装置。 １１．前記不揮発性メモリユニットがフラッシュメモリチップである、請求項１ ０に記載のメモリ記憶装置。 １２．前記第１の行部分の各々が、第１セクタのデータバイトを記憶するための 第１のセクタ領域を含み、 前記第２の行部分の各々が、第２セクタのデータバイトを記憶するための第２ のセクタ領域を含み、 前記メモリバスが、 前記メモリコントローラと前記第１メモリユニットとの間の（最下位？）デ ータバイトを伝送するように結合された第１のスプリットバスと、 前記メモリコントローラと前記第２メモリユニットとの間の（最上位？）デ ータバイトを伝送するように結合された第２のスプリットバスと、 を含む、 請求項１１に記載のメモリ記憶装置。 １３．前記第１および第２のスプリットバスを介して、前記第１および第２のメ モリユニットの対応する行部分の第１および第２のセクタ領域に同時にアクセス する手段をさらに含む、請求項１２に記載のメモリ記憶装置。 １４．不揮発性メモリバンクとメモリバスを介して該メモリバンクに結合された コントローラとを含む記憶装置であって、該メモリバンクが第１の不揮発性メモ リユニットおよび第２の不揮発性メモリユニットを含み、該メモリバンクがブロ ックによって規定された記憶ロケーションを有し、セクタ単位で情報を記憶する 各ブロックがユーザデータ部分およびオーバーヘッド部分を有し、各ブロックが 、それぞれに関連する、ホスト供給ＬＢＡ値に由来する修正論理ブロックアドレ ス(ＬＢＡ)と仮想ＰＢＡ値に由来する実際の物理ブロックアドレス(ＰＢＡ)とを 有し、アクセスされる１セクタの情報を識別するために該ホスト供給ＬＢＡ値が 該コントローラによってホストから受け取られ、該メモリバンク内の未使用ロケ ーションを識別するために該実際のＰＢＡが該記憶装置によって展開され、ここ で、ホストによって識別された１セクタの情報が記憶され、各ブロックは該第１ のメモリユニット内に配置された第１の行部分および該第２のメモリユニット内 に配置された対応する第２の行部分を有する少なくとも１つのメモリ行ロケーシ ョンを含む記憶装置において、１回の書き込み動作で第１セクタおよび第２セク タを該メモリバンクに書き込むプロセスであって、該プロセスは、 書き込みコマンドを該第１および第２のメモリユニットに同時に供給するステ ップと、 該アドレスされた行ロケーションの対応する第１および第２の行部分に同時に アドレスすることによって、該メモリバンクの該メモリ行ロケーションの１つに アドレスするステップと、 該第１のメモリユニットに該第１および第２のセクタの第１のデータバイトを 、該第２のメモリユニットに該第１および第２のセクタの第２のデータバイトを 同時に供給するステップと、 を含むプロセス １５．メモリバンクおよびコントローラを含む記憶装置におけるプロセスであっ て、前記第１のバイトが前記第１および第２のセクタの一方の偶数データバイト であり、前記第２のデータバイトが該第１および第２のセクタの一方の奇数デー タバイトである、請求項１４に記載のプロセス。 １６．メモリバンクおよびコントローラを含む記憶装置におけるプロセスであっ て、前記第１のデータバイトが前記第１セクタのデータバイトであり、前記第２ のデータバイトが前記第２セクタのデータバイトである、請求項１５に記載のプ ロセス。 １７．メモリバンクおよびコントローラを含む記憶装置におけるプロセスであっ て、偶数セクタおよび奇数セクタが１つのメモリ行ロケーションに記憶され、前 記第１および第２のセクタの偶数ユーザデータバイトが前記第１のメモリユニッ ト内に記憶され、該第１および第２のセクタの偶数ユーザデータバイトが該第２ のメモリ内に記憶され、該第１および第２のセクタに関連するオーバーヘッド情 報が前記第１および第２の行ロケーションの一方に記憶される、請求項１６に記 載のプロセス。 １８．メモリバンクおよびコントローラを含む記憶装置におけるプロセスであっ て、ブロックアドレスエントリが、前記ブロックの各々の前記行ロケーションの 最後のロケーション内のブロックアドレス領域内に入る、請求項１７に記載のプ ロセス。 １９．メモリバンクおよびコントローラを含む記憶装置におけるプロセスであっ て、 該コントローラが、該第１および第２のフラッシュメモリチップの対応する行 部分の第１および第２の偶数セクタ領域に同時にアクセスすることにより、前記 第１および第２のスプリットバスを介して、前記第１および第２のフラッシュメ モリチップ内に集合的に記憶された偶数セクタの情報にアクセスし、 該第１および第２のスプリットバスが、１セクタの情報のそれぞれ前記偶数デ ータバイトおよび奇数データバイトを受け取るように結合されたラインを含み、 該コントローラが、該第１および第２の奇数セクタ領域に同時にアクセスする ことにより、該第１および第２のスプリットバスを介して、該第１および第２の フラッシュメモリチップ内に集合的に記憶された奇数セクタの情報にアクセスし 、該スプリットバスはまた、該フラッシュメモリチップと該フラッシュステート マシンと該メモリコントローラのＥＣＣ論理ユニットとの間にＥＣＣ情報の伝送 、およびフラッシュステートマシンから該フラッシュメモリチップへのアドレス 情報の伝送を提供する、 請求項１８に記載のプロセス。 ２０．メモリバンクおよびコントローラを含む記憶装置におけるプロセスであっ て、 前記フラグ領域が、ブロックレベルフラグを記憶するために用いられ、該フラ グは、 前記対応するブロックが情報を記憶するために現在使用されているかどうか を示す、使用中／未使用ブロックフラグと、 該対応するブロックが欠陥であるかどうかを示す欠陥ブロックフラグと、 を含む、 請求項１９に記載のプロセス。 ２１．メモリバンクおよびコントローラを含む記憶装置におけるプロセスであっ て、 前記対応するサブブロックの各々が、１つの仮想ＰＢＡ値によって識別される、 請求項２０に記載のプロセス。 ２２．メモリバンクとメモリバスを介して該メモリバンクに結合されたコントロ ーラとを含む記憶装置であって、該メモリバンクが第１の不揮発性メモリユニッ トおよび第２の不揮発性メモリユニットを含み、該メモリバンクはそれぞれがユ ーザデータ部分およびオーバーヘッド部分を含む情報セクタを記憶するための記 憶ブロックを有し、各ブロックはそれに関連する論理ブロックアドレス(ＬＢＡ) および物理ブロックアドレス(ＰＢＡ)を有し、アクセスされるブロックを識別す るために該ＬＢＡがホストによって該コントローラに供給され、該メモリバンク 内の未使用ロケーションを識別するために該ＰＢＡが該記憶装置によって展開さ れ、ここで、該アクセスされたブロックは記憶されるブロックであり、各ブロッ クは、該第１のメモリユニット内に配置された第１の行部分を有する少なくとも １つのメモリ行ロケーションを含み、そして、対応する第２の行部分は該第２の メモリユニット内に配置された記憶装置において、１回の書き込み動作で第１セ クタおよび第２セクタを該メモリバンクに書き込むプロセスであって、該プロセ スは、 該第１および第２のメモリユニットに書き込みコマンドを同時に供給するステ ップと、 該アドレスされた行ロケーションの対応する第１および第２の行部分に同時に アドレスすることによって、該メモリバンクの該メモリ行ロケーションの１つに アドレスするステップと、 偶数セクタの偶数データバイトを該第１の行部分の第１の偶数セクタ領域に記 憶するステップと、 奇数セクタの偶数データバイトを該第１のアドレスされた行部分の第１の奇数 セクタ領域に記憶するステップと、 該偶数セクタの奇数データバイトを該第２のアドレスされた行部分の第２の偶 数セクタ領域に記憶するステップと、 該奇数セクタの情報の奇数データバイトを該第２のアドレスされた行部分の第 ２の奇数セクタ領域に記憶するステップと、 を含むプロセス。 ２３．メモリバンクおよびコントローラを含む記憶装置におけるプロセスであっ て、 前記偶数セクタの情報に対応する偶数セクタエラー訂正情報、および前記奇数 セクタの情報に対応する奇数セクタエラー訂正情報を判定するステップと、 該偶数セクタエラー訂正情報を、前記第２のアドレスされた行部分の第１のエ ラー訂正領域に記憶するステップと、 該奇数セクタエラー訂正情報を、前記第２のアドレスされた行部分の第２のエ ラー訂正領域に記憶するステップと、 を含む請求項２２に記載のプロセス。 ２４．メモリバンクとメモリバスを介して該メモリバンクに結合されたコント ローラとを含む記憶装置であって、該メモリバンクが第１の不揮発性メモリユニ ットおよび第２の不揮発性メモリユニットを含み、該メモリバンクはそれぞれが ユーザデータ部分およびオーバーヘッド部分を含む情報のセクタを記憶するため のブロックを有し、該ブロックの各々はそれに関連する論理ブロックアドレス( ＬＢＡ)および物理ブロックアドレス(ＰＢＡ)を有し、アクセスされる１セクタ の情報を識別するために該ＬＢＡがホストによって該コントローラに供給され、 該メモリバンク内の未使用ブロックロケーションを識別するために該ＰＢＡが該 記憶装置によって展開され、ここで該アクセスされたブロックが記憶されるブロ ックであり、各ブロックは該第１のメモリユニット内に配置された第１の行部分 および該第２のメモリユニット内に配置された対応する第２の行部分を有する少 なくとも１つのメモリ行ロケーションを含み、該コントローラがデータバッファ を含む、記憶装置において、セクタ単位に構成された情報を該メモリバンクに書 き込むプロセスであって、該プロセスは、 該ホストからホスト供給ＬＢＡ値を受け取るステップであって、該ホスト供給 ＬＢＡ値の各々が１セクタの情報を識別するものであるステップと、 情報のセクタのブロックを識別するように、現在のホスト供給ＬＢＡを修正す るステップと、 該修正ＬＢＡ値または仮想ＰＢＡ値によって識別されたマップ行ロケーション を有するマップを供給するステップであって、該マップが、修正ＬＢＡ値に対応 する仮想ＰＢＡ値を記憶するためのルックアップテーブルとして使用されるステ ップと、 該ホストによって識別された情報のセクタの番号に等しいセクタカウント値を 設定するステップと、 現在の仮想ＰＢＡによって識別された該メモリバンク内の未使用ブロックを調 査するステップと、 該マップ内の該修正された現在のＬＢＡによって識別されたマップ行ロケーシ ョンに、該未使用ブロックに対応する該現在の仮想ＰＢＡを記憶するステップと 、 該現在のホスト供給ＬＢＡが偶数であるかどうか、および該セクタカウントが １よりも大きいかどうかを判定するステップとを含み、 該現在の実際のＰＢＡ値が偶数であり、かつ、該セクタカウントが１よりも大 きい場合に、 ２セクタの情報を同時に書き込むステップであって、１つのセクタが該現在 のホスト供給ＬＢＡによって識別され、かつ、第２セクタの情報が該現在のホス ト供給ＬＢＡ＋１によって識別され、該第１セクタが該メモリバンクの該第１の 不揮発性メモリユニットに書き込まれ、該第２セクタが該メモリバンクの第２の 不揮発性メモリユニットに書き込まれる、ステップと、 該セクタカウントを２だけデクリメントするステップと、 該セクタカウントが０に等しいかどうかを判定するステップとを含み、 該セクタカウントが０に等しくない場合に、該現在のホスト供給ＬＢＡを２だ け増加させて、書き込まれる予定の次のセクタを指示するステップを含み、 該現在のホスト供給ＰＢＡ値または該セクタカウントが１よりも大きくない場 合に、 該現在のホスト供給ＬＢＡによって識別された現在のセクタの情報の偶数デ ータバイトを該第１の不揮発性メモリユニットに、該現在のセクタの奇数データ バイトを該第２の不揮発性メモリユニットに同時に書き込むステップと、 該セクタカウントを１だけデクリメントするステップと、 該セクタカウントが０に等しいかどうかを判定するステップとを含み、 該セクタカウントが０に等しくない場合に、該現在のホスト供給ＬＢＡを１だ け増加して、書き込まれる予定の次のセクタの情報を指示するステップを含む、 プロセス。 ２５．メモリバンクおよびコントローラを含む記憶装置におけるプロセスであっ て、前記２つの現在のセクタを該メモリバンクの前記第１および第２の不揮発性 メモリユニットに同時に書き込む前記ステップが、 書き込みコマンドを該第１および第２のメモリユニットに同時に供給するステ ップと、 前記アドレスされた行ロケーションの対応する第１および第２の行部分に同時 にアドレスすることによって、該メモリバンクの該メモリ行ロケーションの１つ にアドレスするステップと、 偶数セクタの偶数データバイトを、該第１のアドレスされた行部分の第１の偶 数セクタ領域に記憶するステップと、 奇数セクタの偶数データバイトを、該第１のアドレスされた行部分の第１の奇 数セクタ領域に記憶するステップと、 該偶数セクタの奇数データバイトを、該第２のアドレスされた行部分の第１の 偶数セクタ領域に記憶するステップと、 該奇数セクタの情報の奇数データバイ トを、該第２のアドレスされた行部分の第２の奇数セクタ領域に記憶するステッ プと、 を含む請求項２４に記載のプロセス。 ２６．メモリバンクおよびコントローラを含む記憶装置におけるプロセスであっ て、 （ＬＢＡ−ＰＢＡマップの対応する仮想ＰＢＡ領域のコンテンツを読み出すこ とによって、）現在のブロックの前記アドレスされたセクタロケーションの各々 が、最後の消去以降にアクセスされたかどうかを判定するステップと、 該現在のブロックが最後の消去以降にアクセスされていた場合、該現在のブロ ックに対応する移動フラグを設定するステップとを含み、 書き込み動作の実行に引き続いて、 該移動フラグが設定されたかどうかを判定するステップを含み、 該移動フラグが設定されていた場合に、該書き込まれていないセクタのうち 、該現在のブロックに属さないものを前記未使用ブロック内の対応するセクタロ ケーションに移動することによって、該現在のブロックを更新するステップを含 む、 請求項２５に記載のプロセス。