TWI611408B - 記憶體裝置的抹除方法 - Google Patents

記憶體裝置的抹除方法 Download PDF

Info

Publication number
TWI611408B
TWI611408B TW105114666A TW105114666A TWI611408B TW I611408 B TWI611408 B TW I611408B TW 105114666 A TW105114666 A TW 105114666A TW 105114666 A TW105114666 A TW 105114666A TW I611408 B TWI611408 B TW I611408B
Authority
TW
Taiwan
Prior art keywords
area
region
sub
block
erasing
Prior art date
Application number
TW105114666A
Other languages
English (en)
Other versions
TW201729209A (zh
Inventor
張育銘
李祥邦
張信瑜
何建忠
張原豪
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Publication of TW201729209A publication Critical patent/TW201729209A/zh
Application granted granted Critical
Publication of TWI611408B publication Critical patent/TWI611408B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

本揭露提供一種記憶體裝置的抹除方法。記憶體裝置包含複數個記憶體區塊，每一記憶體區塊包含n個子區塊。抹除方法包含以下步驟。從複數個記憶體區塊中的一第一記憶體區塊中選擇一第一抹除區域，第一抹除區域包含至少一個子區塊。對第一記憶體區塊的第一抹除區域執行一子區塊抹除操作。

Description

記憶體裝置的抹除方法
本揭露是有關於一種記憶體裝置及其抹除方法。
在記憶體裝置上執行抹除操作時，通常以一整個記憶體區塊(memory block)為單位進行抹除。然而，將整個記憶體區塊進行抹除操作時，需要將整個記憶體區塊中所有有效頁儲存的資料複製並搬移到其他記憶體區塊。因此，對整個記憶體區塊進行抹除操作是很沒效率的。一種子區塊抹除操作方法是施加一抹除偏壓以抹除一子區塊，然而，此抹除偏壓會影響到欲抹除的子區塊隔壁的子區塊，造成儲存在欲抹除的子區塊隔壁的子區塊的資料被毀損。因此，有必要提供一種新的子區塊抹除方法。
本揭露是有關於一種記憶體裝置及其抹除方法。
根據本揭露的一實施例，提供一種記憶體裝置的抹除方法。記憶體裝置包含複數個記憶體區塊，每一記憶體區塊包含n個子區塊。抹除方法包含以下步驟。從複數個記憶體區塊中的一第一記憶體區塊中選擇一第一抹除區域，第一抹除區域包含至少一個子區塊。對第一記憶體區塊的第一抹除區域執行一子區塊抹除操作。
根據本揭露的一實施例，提供一種記憶體裝置。記憶體裝置 包含一記憶體陣列及一抹除控制單元。記憶體陣列包含複數個記憶體區塊，每一記憶體區塊包含n個子區塊。抹除控制單元電性連接至記憶體陣列，抹除控制單元用以從複數個記憶體區塊中的一第一記憶體區塊中選擇一第一抹除區域，第一抹除區域包含至少一個子區塊。抹除控制單元更用以對第一記憶體區塊的第一抹除區域執行一子區塊抹除操作。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
S110~S120、S810~S840、S930~S960‧‧‧流程步驟
200、700‧‧‧記憶體裝置
210、710‧‧‧記憶體陣列
220、720‧‧‧抹除控制單元
B1、B2、B3、Bm、Bn‧‧‧記憶體區塊
SB1、SB2、SBn、1、2、3、4、5、6、7、8‧‧‧子區塊
E1、E2、E3、E4、E5、E6、E7、E8‧‧‧抹除區域
V‧‧‧子區塊的有效頁的數目大於無效頁的數目
I‧‧‧子區塊的有效頁的數目小於無效頁的數目
R.B.sub、R.B.full、R.B.‧‧‧回收利益指標
Nsub_invalid‧‧‧抹除區域包含的所有子區塊中的無效頁的數目
Nsub_valid‧‧‧抹除區域包含的所有子區塊中的有效頁的數目及抹除區域隔 壁的子區塊中的有效頁的數目的總和
Nfull_invalid‧‧‧整個記憶體區塊包含的所有子區塊中的無效頁的數目
Nfull_valid‧‧‧整個記憶體區塊包含的所有子區塊中的有效頁的數目
tr‧‧‧讀取一頁的時間
tw‧‧‧寫入一頁的時間
te‧‧‧抹除一區塊的時間
R1、R2、R3、R4、R1’、R2’、R3’‧‧‧區域
第1圖繪示本揭露第一實施例的一記憶體裝置的抹除方法的流程圖。
第2圖繪示本揭露第一實施例的一記憶體裝置的方塊圖。
第3圖繪示從第一記憶體區塊中選擇第一抹除區域的一例的示意圖。
第4圖繪示計算回收利益指標(recycle benefit index)的一例的示意圖。
第5A-5E圖繪示搜尋回收利益指標的最高值並決定第一抹除區域的一例的示意圖。
第6A-6D圖繪示搜尋回收利益指標的最高值並決定第一抹除區域的另一例的示意圖。
第7圖繪示本揭露第二實施例的一記憶體裝置的方塊圖。
第8圖繪示本揭露第三實施例的一記憶體裝置的抹除方法的流程圖。
第9圖繪示本揭露第四實施例的一記憶體裝置的抹除方法的流程圖。
在本揭露中，提供一種記憶體裝置及操作方法。在本文中參 照圖式提供多種實施例以描述多種設置和流程。然而，本揭露不限於此。在實施例中相似和/或相同的元件使用相同或相似的元件符號標示。
請同時參照第1圖及第2圖。第2圖繪示本揭露第一實施例的一記憶體裝置的方塊圖。記憶體裝置200包含一記憶體陣列210及一抹除控制單元220。記憶體陣列210包含複數個記憶體區塊B1~Bm。其中每一記憶體區塊包含n個子區塊SB1~SBn，n為正整數。抹除控制單元220電性連接至記憶體陣列210，用以控制記憶體陣列210的抹除操作。例如，抹除控制單元220可選擇抹除區域E1或抹除區域E2以執行子區塊抹除操作。
第1圖繪示本揭露第一實施例的一記憶體裝置的抹除方法的流程圖。抹除方法包含以下步驟。首先，在步驟S110中，抹除控制單元220從多個記憶體區塊B1~Bm中的一第一記憶體區塊B1中選擇一第一抹除區域E1。第一抹除區域E1包含至少一個子區塊，在此例中，第一抹除區域E1包含子區塊SB1及SB2。接著，在步驟S120中，抹除控制單元220對第一記憶體區塊B1的第一抹除區域E1執行一子區塊抹除操作。抹除操作方法結束。
詳細的說，第3圖繪示從第一記憶體區塊中選擇第一抹除區域的一例的示意圖。在此例中，第一記憶體區塊B1可分為8個子區塊，然而本揭露不以此為限。其中每一子區塊包含複數頁，每一頁為一有效頁或一無效頁。如第3圖所示，每一子區塊皆標記了對應此子區塊中有效頁的數目及對應此子區塊中無效頁的數目。若此子區塊中有效頁的數目大於此子區塊中無效頁的數目，則此子區塊被標記為V，而若此子區塊中有效頁 的數目小於此子區塊中無效頁的數目，則此子區塊被標記為I。在此例中，選擇了子區塊4~6作為抹除區域E3。而在執行子區塊抹除操作時，抹除區域E3隔壁的子區塊3及7會受到影響而可能導致儲存的資料毀損而變成無效(如第3圖所示的子區塊3及7的無效頁的數目變為128)。因此，在本揭露中將子區塊3及7作為軟體隔絕子區塊，而需要搬移子區塊3及7的有效頁的資料。如第3圖所示，在對子區塊4~6執行子區塊抹除操作之後，子區塊4~6的有效頁的數目及無效頁的數目皆為0而為被標記為F。
在本揭露中，軟體隔絕子區塊的硬體結構與其他的子區塊相同或相似，軟體隔絕子區塊的有效頁資料被搬移到其他記憶體區塊，以避免在子區塊內的剩餘資料受到鄰近的抹除操作的影響或造成毀損，因此本揭露可不需要使用硬體絕緣層，即可達成子區域抹除操作。另外，本揭露更可視需要自由的選擇欲抹除的子區塊，將欲抹除的子區塊隔壁的子區塊作為軟體隔絕子區塊，並將軟體隔絕子區塊的有效頁的資料搬移至其他記憶體區塊。例如，可將子區塊1、3、5、7作為軟體隔絕層，而對子區塊2、4、6、8執行子區塊抹除操作。在另一實施例中，更可在執行子區塊抹除操作之後，對整個記憶體區塊執行一全區塊抹除操作。在整個記憶體區塊的所有子區塊的資料都被抹除之後，軟體隔絕子區塊又可執行讀取、寫入等操作。
在本揭露中，選擇抹除區域時係依據抹除區域包含的子區塊的有效頁的數目、抹除區域隔壁的子區塊的有效頁的數目以及抹除區域包含的子區塊的無效頁的數目。因此，在一實施例中，可定義一回收利益指標(recycle benefit index)以選擇抹除區域以減少抹除區域的有效頁的資料 的複製成本(copy overhead)，以及減少抹除區域隔壁的子區塊的有效頁的資料的複製成本。第4圖繪示計算回收利益指標的一例的示意圖。在此例中，定義回收利益指標
Figure TWI611408BD00001
，其中R.B.sub為對應抹除區域的回收利益指標。Nsub_invalid為抹除區域包含的所有子區塊中的無效頁的數目，也就是對應抹除區域E3的子區塊4~6的無效頁的數目的總和(78+108+58)。Nsub_valid為抹除區域包含的所有子區塊中的有效頁的數目及抹除區域隔壁的子區塊中的有效頁的數目的總和，也就是對應抹除區域E3的子區塊4~6的有效頁的數目和軟體隔絕子區塊3和7的有效頁的數目的總和(50+20+70+40+30)。tr為讀取一頁的時間，tw為寫入一頁的時間，te為抹除一抹除區域的時間。依據此回收利益指標的公式，分子代表抹除此子區塊後可獲得的新的空間；而分母是必須要搬移的有效頁的數目與上讀取操作及寫入操作的時間的一乘積再加上抹除操作的時間，也就代表搬移有效頁資料的成本。因此，當此回收利益指標R.B.sub的值愈大，則代表抹除此區域獲得的空白空間較大且需要搬移資料的成本較低。因此，在本揭露中選擇對應具有較大值的回收利益指標的區域作為抹除區域。在一實施例中，更可計算對應整個記憶體區塊的回收利益指標R.B.full，
Figure TWI611408BD00002
。Nfull_invalid為整個記憶體區塊包含的所有子區塊中的無效頁的數目，也就是子區塊1~8的無效頁的數目的總和。Nfull_valid為整個記憶體區塊包含的所有子區塊中的有效頁的數目，也就是子區塊1~8的有效頁的數目的總和。若對應整個記憶體區塊的回收利 益指標R.B.full的值大於對應抹除區域的回收利益指標R.B.sub的值時，則對整個記憶體區塊執行一全區塊抹除操作。
第5A-5E圖繪示搜尋回收利益指標的最高值並決定第一抹除區域的一例的示意圖。在此例中，先計算抹除區域包含1個子區塊的回收利益指標，也就是計算從包含子區塊1的區域R1的回收利益指標、包含子區塊2的區域R2的回收利益指標，……直到包含子區塊8的區域(未繪示)的回收利益指標。接著，再計算抹除區域包含2個子區塊的回收利益指標，也就是從包含子區塊1和2的區域R3的回收利益指標、包含子區塊2和3的區域R4的回收利益指標，……直到包含子區塊7和8的區域(未繪示)的回收利益指標。接下來繼續計算回收利益指標直到抹除區域包含所有8個子區塊的回收利益指標也被計算出來。在所有回收利益指標都被計算出來之後，選擇對應所有區域中具有最大值的回收利益指標的區域作為抹除區域。例如，在此實施例中，回收利益指標最大值為1.1536大於對應整個記憶體區塊的回收利益指標1.0448，則對應的區域E3被決定為抹除區域。在此實施例中，所有子區塊的組合的回收利益指標都被計算而可產生效率最佳的抹除區域。
第6A-6D圖繪示搜尋回收利益指標的最高值並決定第一抹除區域的另一例的示意圖。在此例中，先計算抹除區域包含1個子區塊的回收利益指標(包含子區塊1的區域R1’的回收利益指標)，再計算抹除區域包含2個子區塊的回收利益指標(包含子區塊1和2的區域R2’的回收利益指標)，再計算抹除區域包含2個子區塊的回收利益指標(包含子區塊1、2和3的區域R3’的回收利益指標)。接下來繼續計算回收利益指標直 到抹除區域包含所有8個子區塊的回收利益指標也被計算出來。之後，選擇對應所有區域中具有最大值的回收利益指標的區域作為抹除區域。例如，在此實施例中，回收利益指標最大值為1.0957大於對應整個記憶體區塊的回收利益指標1.0448，則對應的區域E4被決定為抹除區域。在此例中，雖然，抹除區域E4的回收利益指標1.0957小於如第5E圖的抹除區域E3的回收利益指標1.1536。然而，在此實施例中，只需要計算8次回收利益指標，相較於第5A-5E圖的實施例可大大的節省計算時間。並且，由於在此實施例中，由於抹除區域都包含第一個子區域1，也就是從頭開始執行子區塊抹除操作，而可使所有子區塊的抹除分布較平均。
第7圖繪示本揭露第二實施例的一記憶體裝置的方塊圖。在第二實施例中，記憶體裝置700包含一記憶體陣列710及一抹除控制單元720。記憶體陣列710包含複數個記憶體區塊B1~Bn。抹除控制單元720電性連接至記憶體陣列710。抹除控制單元720更可儲存一對照表，並根據此對照表決定每一記憶體區塊的抹除操作順序、抹除操作的類型及抹除的子區塊。在此對照表中，依據回收利益指標的值排序以決定抹除操作的優先順序。例如，先對回收利益指標最大的第一記憶體區塊B1執行一子區塊抹除操作，擁有最高的優先順序被抹除的區塊是子區塊3~7(如第7圖所示的E5)。接著，對回收利益指標次大的第二記憶體區塊B2執行一全區塊抹除操作，抹除的區塊是全部的子區塊1~8(如第7圖所示的E6)。再來，對第三記憶體區塊B3執行子區塊抹除操作，抹除的區塊是子區塊3(如第7圖所示的E7)。另外，在一實施例中，同一記憶體區塊中，也可執行兩次子區塊抹除操作以抹除兩個不同的區域，如第7圖所示的E8和E9。
第8圖繪示本揭露第三實施例的一記憶體裝置的抹除方法的流程圖。抹除方法包含以下步驟。首先，在步驟S810中，從第一記憶體區塊中選擇一第一區域及一第二區域，第二區域不同於第一區域。接著，在步驟S820中，分別計算對應第一區域的回收利益指標及對應第二區域的回收利益指標。接下來，在步驟S830中，比較對應第一區域的回收利益指標及對應第二區域的回收利益指標並從第一區域及第二區域中選擇回收利益指標較大的區域作為第一抹除區域。最後，在步驟S840中，對第一記憶體區塊的第一抹除區域執行一子區塊抹除操作。在一實施例中，更在對第一記憶體區塊的第一抹除區域執行子區塊抹除操作之前，將第一抹除區域隔壁的子區塊中有效頁的資料搬移至其他記憶體區塊。抹除操作方法結束。
第9圖繪示本揭露第四實施例的一記憶體裝置的抹除方法的流程圖。第9圖的抹除方法更包含步驟S930~S960。在步驟S120之後，執行步驟S930，從第二記憶體區塊中選擇一第三區域並從第三記憶體區塊中選擇一第四區域。接著，在步驟S940中，分別計算對應第三區域的回收利益指標及對應第四區域的回收利益指標。最後，在步驟S950中，比較對應第三區域的回收利益指標及對應第四區域的回收利益指標並從第三區域及第四區域中選擇回收利益指標較大的區域作為一第二抹除區域。抹除操作方法結束。
根據上述實施例，提供了多種記憶體裝置及其抹除方法，藉由從記憶體區塊中選擇至少一子區塊執行子區塊抹除操作，更可藉由計算回收利益指標以找出抹除區域以得到更多的空白空間及花費較少的搬移資料的成本。另外，由於本揭露使用軟體隔絕子區塊，可避免子區塊隔壁的 區域受到子區塊抹除操作的影響。且本揭露將欲抹除的區域隔壁的子區塊的資料搬移成本考慮進去，可不需要在欲抹除的區域隔壁使用硬體絕緣層，更不需要增加硬體的成本。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S110~S120‧‧‧流程步驟

Claims (9)

  1. 一種記憶體裝置的抹除方法，其中該記憶體裝置包含複數個記憶體區塊，每該記憶體區塊包含n個子區塊，其中n為正整數，該抹除方法包含：從該些記憶體區塊中的一第一記憶體區塊中選擇一第一抹除區域，該第一抹除區域包含至少一個子區塊；對該第一記憶體區塊的該第一抹除區域執行一子區塊抹除操作；從該些記憶體區塊中選擇一第二抹除區域，該第二抹除區域包含至少一個子區塊，其中該第二抹除區域不重疊該第一抹除區域；以及對該第二抹除區域執行該子區塊抹除操作。
  2. 如申請專利範圍第1項所述之抹除方法，其中每該子區塊包含複數頁，每該頁為一有效頁或一無效頁，更包含：在對該第一記憶體區塊的該第一抹除區域執行該子區塊抹除操作之前，將該第一抹除區域隔壁的該子區塊中該些有效頁的資料搬移至該些記憶體區塊中的一第二記憶體區塊。
  3. 如申請專利範圍第1項所述之抹除方法，其中從該些記憶體區塊中的該第一記憶體區塊中選擇該第一抹除區域的步驟包含：從該第一記憶體區塊的該n個子區塊中選擇連續的i個子區塊作為一第一區域，其中i為正整數且1
    Figure TWI611408BC00001
    i<n；從該第一記憶體區塊的該n個子區塊中選擇連續的j個子區塊作為一第二區域，其中j為正整數且1
    Figure TWI611408BC00002
    j<n，該第二區域與該第一區域不同；計算對應該第一區域的一回收利益指標及計算對應該第二區域的該回收利益指標；以及 依據該回收利益指標決定該第一抹除區域；其中當對應該第一區域的該回收利益指標大於對應該第二區域的該回收利益指標時，選擇該第一區域作為該第一抹除區域；當對應該第一區域的該回收利益指標小於對應該第二區域的該回收利益指標時，選擇該第二區域作為該第一抹除區域。
  4. 如申請專利範圍第3項所述之抹除方法，其中每該子區塊包含複數頁，每該頁為一有效頁或一無效頁，計算該回收利益指標的步驟包含：計算一區域包含的該些子區塊中該些有效頁的數目及該區域隔壁的該子區塊中該些有效頁的數目的一總和而得到一有效頁數；計算該區域包含的該些子區塊中該些無效頁的數目的一總和而得到一無效頁數；以及依據該無效頁數與該有效頁數計算該回收利益指標。
  5. 如申請專利範圍第4項所述之抹除方法，更包含：依據該第一記憶體區塊的該n個子區塊中該些有效頁的數目以及該第一記憶體區塊的該n個子區塊中該些無效頁的數目計算對應該第一記憶體區塊的該回收利益指標；其中當對應該第一記憶體區塊的該回收利益指標大於對應該第一區域的該回收利益指標且大於對應該第二區域的該回收利益指標時，對該第一記憶體區塊執行一全區塊抹除操作。
  6. 如申請專利範圍第1項所述之抹除方法，其中從該些記憶體區塊中的該第一記憶體區塊中選擇該第一抹除區域的步驟包含：依據該第一記憶體區塊中的該n個子區塊產生一第一區域、一第二區 域及一第三區域，其中該第三區域包含該第二區域，該第二區域包含該第一區域，且該第一區域、該第二區域及該第三區域互為不同，且該第一區域包含至少一個子區塊；計算對應該第一區域的一回收利益指標、對應該第二區域的該回收利益指標及對應該第三區域的該回收利益指標；以及選擇該第一區域、該第二區域及該第三區域中具有一最大值的該回收利益指標的區域作為該第一抹除區域。
  7. 如申請專利範圍第1項所述之抹除方法，其中從該些記憶體區塊中的該第一記憶體區塊中選擇該第一抹除區域的步驟包含：依據該第一記憶體區塊中的該n個子區塊產生k個區域，其中為正整數且1
    Figure TWI611408BC00003
    k<n，該k個區域互為不同，且該k個區域包含至少一個子區塊；計算對應該k個區域的該回收利益指標；以及選擇對應該k個區域中具有一最大值的該回收利益指標的區域作為該第一抹除區域。
  8. 如申請專利範圍第1項所述之抹除方法，其中選擇該第二抹除區域的步驟包含：從該些記憶體區塊中的一第二記憶體區塊中選擇一第三區域，該第三區域包含至少一個子區塊；從該些記憶體區塊中的一第三記憶體區塊中選擇一第四區域，該第四區域包含至少一個子區塊；計算對應該第三區域的一回收利益指標及對應該第四區域的該回收利益指標；以及 依據該回收利益指標決定該第二抹除區域；其中當對應該第三區域的該回收利益指標大於對應該第四區域的該回收利益指標時，選擇該第三區域作為該第二抹除區域；當對應該第三區域的該回收利益指標小於對應該第四區域的該回收利益指標時，選擇該第四區域作為該第二抹除區域。
  9. 如申請專利範圍第1項所述之抹除方法，其中選擇該第二抹除區域的步驟係從該第一記憶體區塊中選擇該第二抹除區域。
TW105114666A 2015-11-25 2016-05-12 記憶體裝置的抹除方法 TWI611408B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562259658P 2015-11-25 2015-11-25
US62/259,658 2015-11-25

Publications (2)

Publication Number Publication Date
TW201729209A TW201729209A (zh) 2017-08-16
TWI611408B true TWI611408B (zh) 2018-01-11

Family

ID=58719750

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105114666A TWI611408B (zh) 2015-11-25 2016-05-12 記憶體裝置的抹除方法

Country Status (3)

Country Link
US (1) US9754637B2 (zh)
CN (1) CN106802768B (zh)
TW (1) TWI611408B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10403369B2 (en) * 2016-10-17 2019-09-03 SK Hynix Inc. Memory system with file level secure erase and operating method thereof
KR102415218B1 (ko) * 2017-11-24 2022-07-01 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
KR102596407B1 (ko) * 2018-03-13 2023-11-01 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172906B1 (en) * 1995-07-31 2001-01-09 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US20020126539A1 (en) * 2001-03-09 2002-09-12 Micron Technology, Inc. Non-volatile memory device with erase address register
US20050141284A1 (en) * 2003-12-26 2005-06-30 Takuya Futatsuyama Pattern layout of word line transfer transistors in NAND flash memory which executes subblock erase
US20130229872A1 (en) * 2012-03-02 2013-09-05 Se-Hyun Kim Erasing method of non-volatile memory device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760489B (zh) * 2011-04-25 2015-06-03 慧荣科技股份有限公司 闪存区块选取方法及数据储存装置
TWI587136B (zh) * 2011-05-06 2017-06-11 創惟科技股份有限公司 快閃記憶體系統及其快閃記憶體無效資料頁資訊之管理方法與回收方法
KR20120132820A (ko) * 2011-05-30 2012-12-10 삼성전자주식회사 스토리지 디바이스, 스토리지 시스템 및 스토리지 디바이스의 가상화 방법
CN104102456B (zh) * 2013-04-15 2017-08-25 旺宏电子股份有限公司 存储器装置机器操作方法
TWI515737B (zh) * 2013-12-09 2016-01-01 慧榮科技股份有限公司 資料儲存裝置以及其資料抹除方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172906B1 (en) * 1995-07-31 2001-01-09 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US20020126539A1 (en) * 2001-03-09 2002-09-12 Micron Technology, Inc. Non-volatile memory device with erase address register
US20050141284A1 (en) * 2003-12-26 2005-06-30 Takuya Futatsuyama Pattern layout of word line transfer transistors in NAND flash memory which executes subblock erase
US20130229872A1 (en) * 2012-03-02 2013-09-05 Se-Hyun Kim Erasing method of non-volatile memory device

Also Published As

Publication number Publication date
CN106802768B (zh) 2020-02-21
US20170148493A1 (en) 2017-05-25
TW201729209A (zh) 2017-08-16
US9754637B2 (en) 2017-09-05
CN106802768A (zh) 2017-06-06

Similar Documents

Publication Publication Date Title
JP4740216B2 (ja) 不揮発性メモリ管理方法及び装置
CN103425597B (zh) 数据储存装置和快闪存储器的区块管理方法
TWI515737B (zh) 資料儲存裝置以及其資料抹除方法
CN110377599B (zh) 键值存储装置及其操作方法
US8554986B2 (en) Device and method of controlling flash memory
TWI611408B (zh) 記憶體裝置的抹除方法
JP2006221636A (ja) Ｒｕｎ単位アドレスマッピングテーブル及びそれの構成方法
KR20130098642A (ko) 저장 장치
CN111045603B (zh) 一种固态硬盘的坏块替换方法和装置
JP2008112445A (ja) 不揮発性メモリを管理する装置及び方法
TW201214112A (en) Method for performing block management, and associated memory device and controller thereof
US20130054878A1 (en) Solid state drive and wear-leveling control method thereof
WO2019214489A1 (zh) 曲线擦除
JP6167646B2 (ja) 情報処理装置、制御回路、制御プログラム、および制御方法
KR101374065B1 (ko) 칩 레벨 평행 플래시 메모리를 위한 정보 분별 방법 및 장치
CN108027764A (zh) 可转换的叶的存储器映射
JP2010287049A (ja) メモリシステムおよびメモリシステムの管理方法
TWI355668B (zh)
TW201947403A (zh) 資料儲存裝置及系統資訊的編程方法
JP5967307B2 (ja) 情報処理装置、制御回路、制御プログラム、及び制御方法
JP5967308B2 (ja) 情報処理装置、制御回路、制御プログラム、及び制御方法
JP2020170477A (ja) 記憶装置、その制御方法、及びプログラム
CN106897315A (zh) Kv项有效性获取方法以及装置
TWI431626B (zh) 資料儲存裝置及整合快閃記憶體之區塊配對的方法
JP4513782B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法