JP4711531B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP4711531B2 JP4711531B2 JP2001084921A JP2001084921A JP4711531B2 JP 4711531 B2 JP4711531 B2 JP 4711531B2 JP 2001084921 A JP2001084921 A JP 2001084921A JP 2001084921 A JP2001084921 A JP 2001084921A JP 4711531 B2 JP4711531 B2 JP 4711531B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- semiconductor memory
- sector
- transfer
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1087—Data input latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Description
【０００１】
【発明の属する技術分野】
本発明は半導体記憶装置に関し、特に、ブロック単位でリード・ライト・イレースされるフラッシュメモリを用いた半導体ディスク装置などの大容量半導体記憶装置に関し、不揮発性半導体メモリとして大容量メモリを用いて高性能でかつ製造コストの低減を実現した半導体記憶装置に関する。
【０００２】
【従来の技術】
従来、不揮発性半導体メモリとして、例えば、三菱電機（株）製の M5M29F25611VP や日立製作所（株）製の HN29W25611 などが使用され、これらは２ｋバイトのブロック単位でリード、ライト処理を行うフラッシュメモリである。このフラッシュメモリを搭載した半導体記憶装置の場合、ホスト端末とのデータ転送とフラッシュメモリとのデータ転送を並列処理させるために、フラッシュメモリは、図７に示すように、各２ｋバイトのブロックを複数枚有し、２個のバッファＲＡＭ（Ｒ１，Ｒ２）は各々１ブロックの容量サイズを有するものであった。
【０００３】
このように、図７に示す従来の半導体記憶装置では、各バッファＲＡＭの容量は１ブロックの容量サイズに相当、即ち、１セクタサイズの複数倍（例えば４セクタサイズ相当）であった。
【０００４】
ホスト端末機とバッファＲＡＭ間のデータ転送、フラッシュメモリとバッファＲＡＭ間のデータ転送は、２つのバッファＲＡＭ（Ｒ１，Ｒ２）のうちそれぞれ別々のバッファＲＡＭを選択して行い、一方のバッファＲＡＭ（例えばＲ１）がホスト端末機とデータ送受信を行っている際には、もう一方のバッファＲＡＭ（例えばＲ２）はフラッシュメモリとの間でデータ送受信を行うように構成されていた。
【０００５】
ここで、バッファＲＡＭとホスト端末機間およびバッファＲＡＭとフラッシュメモリ間でのデータ転送は、１ブロック相当の複数セクタ分のデータを一括してデータ転送を行うように構成され、フラッシュメモリに対するコマンドはブロック（４セクタ）単位で実施されている。
【０００６】
図７（ａ）はフラッシュメモリからホスト端末への従来のデータ読出し動作を示す模式図であり、図７（ｂ）はホスト端末からフラッシュメモリへのデータ書き込み動作を示す模式図であり、フラッシュメモリは１ブロックサイズが２ｋバイト（４セクタサイズ）で構成された場合を示している。
【０００７】
図７（ａ）に示すフラッシュメモリからのデータ読出し動作において、破線矢印で示すデータ転送は、フラッシュメモリから１ブロックのデータが予めバッファＲＡＭ（Ｒ１）に格納され、次に実線矢印で示した２つのデータ転送を同時に行うことを示している。即ち、バッファＲＡＭ（Ｒ１）に先に格納されたデータをバッファＲＡＭ（Ｒ１）から読み出してホストに転送すると同時的に、フラッシュメモリから次のブロックのデータを読み出してもう一方のバッファＲＡＭ（Ｒ２）に転送し格納する。
【０００８】
同様に、図７（ｂ）に示すホスト端末からフラッシュメモリへのデータ書き込み動作において、破線矢印で示すデータ転送は、ホストから１ブロックに対するデータが予めバッファＲＡＭ（Ｒ１）に格納され、次に実線矢印で示した２つのデータ転送を同時に行うことを示している。即ち、バッファＲＡＭ（Ｒ１）に先に格納されたデータを読み出してフラッシュメモリに転送するのと同時的に、ホスト端末から次のブロックに対するデータをバッファＲＡＭ（Ｒ２）に転送し格納する。
【０００９】
また、特開昭６４−７４６４９号公報では、磁気ディスク装置において、各々複数セクタ分の容量を持った２個のバッファメモリを有し、１セクタ分のデータを読み出して格納し、そのデータを転送している間に、他方のバッファメモリに別の１セクタ分のデータを読み出して格納する技術が開示されている。ここで、各々複数セクタ分の容量を持った２個のバッファメモリを備えることは、転送データの履歴を残すことにより、故障解析を容易にするためである。
【００１０】
このように、従来技術では各バッファＲＡＭが複数セクタ分の容量を持った構成であるので、バッファメモリの容量が大きくなり、将来、フラッシュメモリの大容量化がさらに進み、ブロックサイズが例えば４ｋバイト、８ｋバイト等と大きくなった場合、従来の技術構成ではバッファＲＡＭも同様に大きく構成しなければならない。このため、コントローラ等を含む装置全体のコストも高くなることは避けられなかった。
【００１１】
また、バッファサイズが小さいままで、そのバッファサイズ毎にリードコマンドやライトコマンドを実行すると、コマンド実行のオーバーヘッドが余分に加わるため効率が悪くなり、ホスト端末側から見た書き込み・読出し速度が遅くなるという課題があった。
【００１２】
【発明が解決しようとする課題】
本発明は、上記課題を解決するためになされたもので、各バッファＲＡＭのサイズを１セクタサイズ相当に低減し、製造コストが安価で、高速転送が可能であるとともに、書き込み・読出しの高速処理が可能な半導体記憶装置及びその読出し・書き込み方法を提供することを目的とする。
【００１３】
また、本発明の他の目的は、上記性能を有するとともに、誤り訂正によりデータの信頼性向上が図れる半導体記憶装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明による半導体記憶装置は、システムバスを介して外部ホスト端末とデータ転送可能に接続され、
複数個のブロック構成を有する不揮発性半導体メモリであって、各ブロック単位で読出し・書き込みのコマンドが実行処理され、１ブロックの容量サイズは外部ホスト端末がデータ読出し・書き込み単位とする１セクタサイズの複数倍である不揮発性半導体メモリと、
上記外部ホスト端末と上記不揮発性半導体メモリ間のデータ転送を媒介する２個のバッファメモリであって、各々が上記不揮発性半導体メモリの１セクタサイズに相当する容量を有する第１及び第２のバッファメモリと、
上記外部ホスト端末と上記バッファメモリ間のデータ転送および上記不揮発性半導体メモリと上記バッファメモリ間のデータ転送は、それぞれ上記第１及び第２のバッファメモリのうち別々のバッファメモリを選択し、一方のバッファメモリが外部ホスト端末との間で１セクタ分のデータの授受を行っている際には、もう一方のバッファメモリは不揮発性半導体メモリとの間で別の１セクタ分のデータの授受を行うように制御する制御手段とを有することを特徴とする。
【００１５】
上記制御手段は、外部ホスト端末からのデータ読出し・書き込みの要求に応答して、前記不揮発性半導体メモリのブロックに対する読出し・書き込みのコマンドを印加し、順次セクタデータ毎に前記バッファメモリを介して外部ホスト端末と前記不揮発性半導体メモリ間のデータの授受を行う。
【００１６】
また、上記制御手段は、１つのセクタデータの転送後は次のセクタデータの転送が継続できるように前記不揮発性半導体メモリへの制御レベルを保持し、データ転送の同時並列処理を行う。
【００１７】
上記構成により、バッファメモリの容量を小さくできるので、低コストでの製造が可能となり、転送の並列処理ができるので、ホスト端末からみて高速な転送が実現できる。また、フラッシュメモリに対してブロック単位で処理を行うので、高速な書き込み・読出しが可能となり、処理時間の短縮を図ることができる。
【００１８】
本発明の他の態様による半導体記憶装置は、上記不揮発性半導体メモリに格納されたデータの誤りを訂正制御する誤り訂正手段を更に有し、誤り訂正のための冗長データは各セクタデータ毎にセクタデータの直後に格納することもできる。
上記誤り訂正手段は、前記不揮発性半導体メモリからバッファメモリへのデータ読出しの際には、これと同時並行して上記誤り訂正手段にセクタデータと冗長データが転送され、訂正可能な誤りが検出された場合には前記バッファメモリ上のデータを訂正し、該バッファメモリから上記不揮発性半導体メモリへの書き込みの際には、これと同時並行して上記誤り訂正手段にセクタデータを転送して冗長データを生成し、生成された冗長データを上記不揮発性半導体メモリに転送することもできる。
【００１９】
これにより、データの誤りを訂正制御手段が付加されたことにより、前述の効果に加えて、データの信頼性を向上させることができる。
【００２３】
【発明の実施の形態】
【実施例１】
図１乃至図５を用いて本発明の第１の実施例について説明する。なお、各図において共通する要素には同一の符号を付し、重複する説明については省略している。
【００２４】
図１は、本発明による不揮発性半導体メモリを用いて構成された半導体記憶装置の１実施例のブロック構成を示す。同図において、半導体記憶装置は、制御信号生成手段としての機能を有する制御信号生成シーケンサ（ＳＥＱ）１と、複数のブロック階層構造を有するフラッシュメモリ２と、２つのバッファＲＡＭ（Ｒ１，Ｒ２）と、双方向バッファ３と、４つのセレクタ（Ｓ１，Ｓ２，Ｓ３，Ｓ４）とを備える。バッファＲＡＭ（Ｒ１，Ｒ２）は、それぞれホスト端末機からのデータの読出し・書き込みができるように、データバスによってセレクタ（Ｓ１，Ｓ２，Ｓ３）を介してホストインターフェース部４と接続されている。同様に、バッファＲＡＭ（Ｒ１，Ｒ２）は、フラッシュメモリ２に対するデータの読出し・書き込みができるように、データバスによってセレクタ（Ｓ２，Ｓ３，Ｓ４）および双方向バッファ３を介してフラッシュメモリ２と接続され、各セレクタによって接続されるデータバスが選択される。
【００２５】
ここで、制御信号生成シーケンサ（ＳＥＱ）１は、各種のデータ転送を実施するために適切なタイミングで各ブロックに対して制御信号を与え、各セレクタの切替制御、バッファＲＡＭ（Ｒ１，Ｒ２）への制御信号、ブロックアドレス、フラッシュメモリ２への制御信号は全て制御信号生成シーケンサ（ＳＥＱ）１によって生成される（図３を用いて後述する）。
【００２６】
図１に示す半導体記憶装置では、フラッシュメモリのリード、ライト、イレース処理はブロック単位で行われ、この１ブロックの容量サイズはホスト端末機が処理単位とする１セクタサイズの整数倍であり、本実施例では１ブロックサイズが４セクタサイズである構成例を示している。
【００２７】
本発明では、ホスト端末機とフラッシュメモリ間のデータ転送を媒介するために設けられた２つのバッファＲＡＭ（Ｒ１，Ｒ２）としては、各々の記憶容量がホスト端末機の処理単位である１セクタサイズと同じ容量サイズのものが使用される。そのため、ホスト端末機とバッファＲＡＭ間のデータ転送、フラッシュメモリとバッファＲＡＭ間のデータ転送は、２つのバッファＲＡＭ（Ｒ１，Ｒ２）のうちそれぞれ別々のバッファＲＡＭを選択して行い、一方のバッファＲＡＭ（例えばＲ１）がホスト端末機とデータの送受信を行っている際には、もう一方のバッファＲＡＭ（例えばＲ２）はフラッシュメモリとのデータ送受信を行うように構成されている。
【００２８】
ホスト端末機からの読出し・書き込みの要求に応答して、制御信号生成シーケンサ（ＳＥＱ）１は、フラッシュメモリのアドレス指定されたブロックに対するリードコマンド・ライトコマンドを印加し、順次セクタ単位毎にバッファＲＡＭを介してホスト端末機とフラッシュメモリ間のデータの授受を行い、これをブロック単位毎に繰り返してリードコマンド・ライトコマンドを実行する。ここで、１つのセクタデータの転送後は次のセクタデータの転送が継続できるようにフラッシュメモリへの制御信号はそのレベルが保持される。
【００２９】
図２（ａ）はフラッシュメモリからホスト端末へのデータ読出し動作を示す模式図であり、図２（ｂ）はホスト端末からフラッシュメモリへのデータ書き込み動作を示す模式図であり、フラッシュメモリは１ブロックサイズが２ｋバイト（４セクタサイズ）で構成された場合を示している。
【００３０】
図２（ａ）に示すフラッシュメモリからのデータ読出し動作において、破線矢印で示すデータ転送Dtr1は、フラッシュメモリから例えばセクタ１のデータが前段階の処理ステップで予めバッファＲＡＭ（Ｒ１）に格納されていることを示している。次に実線矢印で示した２つのデータ転送Dtr2とDtr3 を同時に行う。即ち、バッファＲＡＭ（Ｒ１）に先に格納されたセクタ１のデータをバッファＲＡＭ（Ｒ１）から読み出してホストに転送する(Dtr3)と同時的に、フラッシュメモリから次のセクタ２のデータを読み出してもう一方のバッファＲＡＭ（Ｒ２）に転送(Dtr2)し格納する。バッファＲＡＭ（Ｒ２）に格納されたセクタ２のデータを読み出してホストに転送するときは、それと同時に、フラッシュメモリから次のセクタ３のデータを読み出してもう一方のバッファＲＡＭ（Ｒ１）に転送し格納する。
【００３１】
同様に、図２（ｂ）に示すホストからフラッシュメモリへのデータ書き込み動作において、破線矢印で示すデータ転送Dtw1は、ホスト端末から例えばセクタ１に対するデータが予めバッファＲＡＭ（Ｒ１）に格納されていることを示している。次に実線矢印で示した２つのデータ転送Dtw2とDtw3 を同時に行う。即ち、バッファＲＡＭ（Ｒ１）に先に格納されたセクタ１に対するデータを読み出してフラッシュメモリに転送する(Dtw3)と同時的に、ホスト端末から次のセクタ２に対するデータをバッファＲＡＭ（Ｒ２）に転送(Dtw2)し格納する。
【００３２】
図３（ａ）はフラッシュメモリからのデータ読出し動作におけて制御信号生成シーケンサ（ＳＥＱ）１からの制御信号のタイミング波形図を示し、図３（ｂ）はフラッシュメモリへのデータ書き込み動作における制御信号のタイミング波形図を示す。
【００３３】
フラッシュメモリに対するコマンドはブロック（４セクタ）単位で実施されるため、各コマンドの実施は、コマンド・ブロックアドレス印加ステップ(read open, write open)と、セクタ転送（読出し・書き込み）ステップ(read sector, write sector)と、ブロック処理完了ステップ(read close, write close)とに分けて制御する。各ステップ完了後はそのままの制御信号レベルを保持するので、次のステップまで時間間隔があってもそのままフラッシュメモリに対するコマンドを継続することができる。
【００３４】
図３（ａ）に示すデータ読出し動作における制御タイミングにおいて、／ＣＥはチップイネーブル入力を示し、／ＣＥの立ち上がりでスタンバイ状態に戻る。コマンド・アドレス印加によってチップイネーブル状態が開始され、ブロック処理完了ステップ(read close)までレベル保持される。同図において、上付線を付した信号／ＣＥ，／ＷＥ，／ＯＥはＬＯＷアクティブ信号であることを示し、ｔＡはアクセス時間を示している。／ＯＥはのアウトプットイネーブル信号を示し、／ＯＥ＝Ｌレベルの間フラッシュメモリからデータが出力され、コマンド入力前は／ＯＥ＝Ｈレベル（出力ディスエーブル）状態から開始されている。
【００３５】
コマンド・アドレス印加によって制御イネーブル状態となると、バッファＲＡＭへのライトイネーブル信号／ＷＥは初期化され、フラッシュメモリから１セクタ分のデータを予め一方のバッファＲＡＭ（Ｒ１）に格納し（ＷＥ０）、次に所定時間後に、このバッファＲＡＭ（Ｒ１）に格納されたセクタのデータを読み出してホストに転送する（ＯＥ０）。これと同時的に、フラッシュメモリから次のセクタのデータを読み出してもう一方のバッファＲＡＭ（Ｒ２）に転送し格納する（ＷＥ１）。１セクタ分のデータ転送が終了すると処理は次のセクテに移行し、読出し転送セクタを順次セクタ０からセクタ４までセクタ単位毎に指定（ＳＣ）することにより、２つのバッファＲＡＭを介してホスト端末機とフラッシュメモリ間のデータの授受を行い、これをブロック単位毎に繰り返してリードコマンドを実行する。ここで、、ＳＣは各セクタ毎の転送データ量を計数し転送セクタを取得するシリアルクロック入力信号を示し、リードデータはＳＣの立ち上がりでラッチされる。
【００３６】
図３（ｂ）に示すデータ書き込み動作における制御タイミングについても、図３（ａ）に示す制御タイミングとほぼ同様であり、常時／ＯＥ＝Ｈレベルの間出力ディスエーブル状態となる。write close時の“確認”は、フラッシュメモリへの書込みを行うに当たって確認コマンドを入れることを示している。その他の動作については図３（ａ）と同様であるので、ここではその説明は省略する。
【００３７】
図４は本実施例の半導体記憶装置の読出し動作についての内部動作のフローチャートを示す。先ず、ステップ＃４０１では、読出し制御の初期化によって開始ブロックアドレス（ＢＡ）と開始セクタ番号（ｉ）と転送セクタ数（ＳＣ）が取得される。ステップ＃４０２でリードコマンド・ブロックアドレス印加(read open)処理がおこなわれた後、ステップ＃４０３でリードセクタ転送（読出し）(read sector)に移行し、最初のセクタデータの読出し、バッファＲＡＭへの格納およびホスト端末への転送が行われる。ステップ＃４０４で転送セクタ数（ＳＣ）が１減算カウントされた後、ステップ＃４０５でバッファＲＡＭからホスト端末へのデータ転送中か転送完了しているかが判定される。ホスト端末へのデータ転送中の場合は、転送完了を待って（ステップ＃４０６）、転送完了の場合は、ステップ＃４０７でホスト端末へのデータ転送要求を発行し、バッファＲＡＭからホストへのデータ転送が開始される（ステップ＃４０８）。
【００３８】
次にステップ＃４０９で、転送セクタ数（ＳＣ）が０（未転送セクタなし）か否か（未転送セクタ有り）か判定され、未転送セクタなしの場合（ＳＣ＝０）は、ブロック処理完了ステップ(read close) ＃４１０に移行する。未転送セクタ有りの場合（ＳＣ＞０）は、ステップ＃４１１でバッファＲＡＭの切り替えが行われ、対象セクタ番号を１だけインクレメントして次のセクタからの読出しに移行する（ステップ＃４１２）。
【００３９】
ステップ＃４１３で対象セクタ番号（ｉ）が上限値か否か判定され、上限値以下の場合はステップ＃４０３の処理工程にもどり、上限値より大の場合は、ブロック処理完了ステップ(read close)＃４１４での処理の後、ステップ＃４１５でブロックアドレス（ＢＡ）を次のブロックに移行して対象セクタ番号（ｉ）をｉ＝０に設定し、再びステップ＃４０２からの処理工程を繰り返す。
【００４０】
ここで、本実施例ではセクタ番号（ｉ）の上限値を４（セクタ）としているが、本発明はこれに限定されるものではなく、１ブロックのセクタサイズは任意である。
【００４１】
図５は本実施例の半導体記憶装置の書き込み動作についての内部動作のフローチャートを示す。図４の読出し動作の場合と同様に、先ず、ステップ＃５０１では、書き込み制御の初期化によって開始ブロックアドレス（ＢＡ）と開始セクタ番号（ｉ）と転送セクタ数（ＳＣ）が取得される。次に、ステップ＃５０２でホストからのデータ転送要求を発行し、バッファＲＡＭへのデータ転送が開始される（ステップ＃５０３）。ステップ＃５０４でフラッシュメモリのプログラム完了待ちを行った後、ステップ＃５０５でライトコマンド・ブロックアドレス印加(write open)処理が行われる。
【００４２】
ホスト端末からのデータ転送完了を待って（ステップ＃５０６）、ステップ＃５０７で転送セクタ数（ＳＣ）が１減算カウントされた後、ステップ＃５０８で、転送セクタ数（ＳＣ）が０（未転送セクタなし）か否（未転送セクタ有り）か判定される。未転送セクタなしの場合（ＳＣ＝０）は、ステップ＃５０９のライトセクタ転送（書き込み）(write sector)に移行し、ブロック処理完了ステップ(write close) ＃５１０を経て、ステップ＃５１１でフラッシュメモリのプログラム完了待ちを行った後終了する。
【００４３】
未転送セクタ有りの場合（ＳＣ＞０）は、ステップ＃５１２でバッファＲＡＭの切り替えが行われ、ステップ＃５１３でホストからのデータ転送要求を発行し、バッファＲＡＭへのデータ転送が開始される（ステップ＃５１４）。次に、ステップ＃５１５でライトセクタ転送（書き込み）(write sector)処理を行い、対象セクタ番号を１だけインクレメントして次のセクタへの書き込みに移行する（ステップ＃５１６）。
【００４４】
ステップ＃５１７で対象セクタ番号（ｉ）が上限値か否か判定され、上限値以下の場合はステップ＃５０６の処理工程にもどり、上限値より大の場合は、ブロック処理完了ステップ(write close)＃５１８での処理の後、ステップ＃５１９でブロックアドレス（ＢＡ）を次のブロックに移行して対象セクタ番号（ｉ）をｉ＝０に設定し、再びステップ＃５０４からの処理工程を繰り返す。
【００４５】
本実施例によれば、バッファＲＡＭの容量を従来技術の複数セクタ分相当と比べて顕著に小さくできるので、低コストでの製造が可能となり、転送の並列処理ができるので、ホストからみて高速な転送が実現できる。また、フラッシュメモリに対してブロック単位で処理を行うので、高速な書き込み・読出しが可能となる。
【００４６】
【実施例２】
図６を用いて本発明の第２の実施例について説明する。図１に示す実施例１の構成と異なるところは、本実施例２では誤り訂正制御手段（ＥＣＣ）５を追加したことである。図６に示すように、セレクタＳ４と双方向バッファ３との間に誤り訂正制御手段（ＥＣＣ）５を介在接続させることにより、フラッシュメモリ２からバッファＲＡＭ（Ｒ１，Ｒ２）へのデータ読出しの際に、これと並行して誤り訂正制御手段（ＥＣＣ）５にセクタデータと誤り訂正用の冗長データが転送され、訂正可能な誤りが検出された場合にバッファＲＡＭ上のデータを訂正しておくようにする。
【００４７】
バッファＲＡＭからフラッシュメモリへのデータ書き込みの際には、これと並行して誤り訂正制御手段（ＥＣＣ）５にセクタデータを転送して冗長データを生成し、生成された冗長データをフラッシュメモリ２に転送する。誤り訂正のための冗長データは各セクタデータ毎にセクタデータの直後に格納するように構成される。なお、上記以外の要素については実施例１と共通するので、その説明についてはここでは省略する。
【００４８】
上記構成により、実施例１で得られる効果のほかに、誤り訂正により処理データの信頼性向上が図れるといった効果が得られる。
【００４９】
【発明の効果】
以上のように、本発明によれば、バッファＲＡＭの容量を小さくできるので、低コストでの製造が可能となり、転送の並列処理ができるので、ホストからみて高速な転送が実現できる。また、フラッシュメモリに対してブロック単位で処理を行うので、高速な書き込み・読出しが可能となる。さらに、上記効果を損なうことなく、誤り訂正によりデータの信頼性向上が図れる。
【図面の簡単な説明】
【図１】 本発明に係る半導体記憶装置の実施例１のブロック図
【図２】 （ａ）、（ｂ）はそれぞれ本発明に係る半導体記憶装置の読出し・書き込み動作におけるデータ転送の模式図
【図３】 （ａ）、（ｂ）はそれぞれ本発明に係る半導体記憶装置の読出し・書き込み動作におけるフラッシュメモリ制御信号のタイミングチャート
【図４】 本発明に係る半導体記憶装置の読出し動作のフローチャート
【図５】 本発明に係る半導体記憶装置の書き込み動作のフローチャート
【図６】 本発明に係る半導体記憶装置の実施例２のブロック図
【図７】 （ａ）、（ｂ）はそれぞれ従来の半導体記憶装置の読出し・書き込み動作におけるデータ転送の模式図。
【符号の説明】
１ 制御信号生成シーケンサ
２ フラッシュメモリ
３ 双方向バッファ
４ ホストインターフェース
Ｒ１，Ｒ２ バッファＲＡＭ
Ｓ１〜Ｓ４ セレクタ
５ ＥＣＣ回路
【発明の属する技術分野】
本発明は半導体記憶装置に関し、特に、ブロック単位でリード・ライト・イレースされるフラッシュメモリを用いた半導体ディスク装置などの大容量半導体記憶装置に関し、不揮発性半導体メモリとして大容量メモリを用いて高性能でかつ製造コストの低減を実現した半導体記憶装置に関する。
【０００２】
【従来の技術】
従来、不揮発性半導体メモリとして、例えば、三菱電機（株）製の M5M29F25611VP や日立製作所（株）製の HN29W25611 などが使用され、これらは２ｋバイトのブロック単位でリード、ライト処理を行うフラッシュメモリである。このフラッシュメモリを搭載した半導体記憶装置の場合、ホスト端末とのデータ転送とフラッシュメモリとのデータ転送を並列処理させるために、フラッシュメモリは、図７に示すように、各２ｋバイトのブロックを複数枚有し、２個のバッファＲＡＭ（Ｒ１，Ｒ２）は各々１ブロックの容量サイズを有するものであった。
【０００３】
このように、図７に示す従来の半導体記憶装置では、各バッファＲＡＭの容量は１ブロックの容量サイズに相当、即ち、１セクタサイズの複数倍（例えば４セクタサイズ相当）であった。
【０００４】
ホスト端末機とバッファＲＡＭ間のデータ転送、フラッシュメモリとバッファＲＡＭ間のデータ転送は、２つのバッファＲＡＭ（Ｒ１，Ｒ２）のうちそれぞれ別々のバッファＲＡＭを選択して行い、一方のバッファＲＡＭ（例えばＲ１）がホスト端末機とデータ送受信を行っている際には、もう一方のバッファＲＡＭ（例えばＲ２）はフラッシュメモリとの間でデータ送受信を行うように構成されていた。
【０００５】
ここで、バッファＲＡＭとホスト端末機間およびバッファＲＡＭとフラッシュメモリ間でのデータ転送は、１ブロック相当の複数セクタ分のデータを一括してデータ転送を行うように構成され、フラッシュメモリに対するコマンドはブロック（４セクタ）単位で実施されている。
【０００６】
図７（ａ）はフラッシュメモリからホスト端末への従来のデータ読出し動作を示す模式図であり、図７（ｂ）はホスト端末からフラッシュメモリへのデータ書き込み動作を示す模式図であり、フラッシュメモリは１ブロックサイズが２ｋバイト（４セクタサイズ）で構成された場合を示している。
【０００７】
図７（ａ）に示すフラッシュメモリからのデータ読出し動作において、破線矢印で示すデータ転送は、フラッシュメモリから１ブロックのデータが予めバッファＲＡＭ（Ｒ１）に格納され、次に実線矢印で示した２つのデータ転送を同時に行うことを示している。即ち、バッファＲＡＭ（Ｒ１）に先に格納されたデータをバッファＲＡＭ（Ｒ１）から読み出してホストに転送すると同時的に、フラッシュメモリから次のブロックのデータを読み出してもう一方のバッファＲＡＭ（Ｒ２）に転送し格納する。
【０００８】
同様に、図７（ｂ）に示すホスト端末からフラッシュメモリへのデータ書き込み動作において、破線矢印で示すデータ転送は、ホストから１ブロックに対するデータが予めバッファＲＡＭ（Ｒ１）に格納され、次に実線矢印で示した２つのデータ転送を同時に行うことを示している。即ち、バッファＲＡＭ（Ｒ１）に先に格納されたデータを読み出してフラッシュメモリに転送するのと同時的に、ホスト端末から次のブロックに対するデータをバッファＲＡＭ（Ｒ２）に転送し格納する。
【０００９】
また、特開昭６４−７４６４９号公報では、磁気ディスク装置において、各々複数セクタ分の容量を持った２個のバッファメモリを有し、１セクタ分のデータを読み出して格納し、そのデータを転送している間に、他方のバッファメモリに別の１セクタ分のデータを読み出して格納する技術が開示されている。ここで、各々複数セクタ分の容量を持った２個のバッファメモリを備えることは、転送データの履歴を残すことにより、故障解析を容易にするためである。
【００１０】
このように、従来技術では各バッファＲＡＭが複数セクタ分の容量を持った構成であるので、バッファメモリの容量が大きくなり、将来、フラッシュメモリの大容量化がさらに進み、ブロックサイズが例えば４ｋバイト、８ｋバイト等と大きくなった場合、従来の技術構成ではバッファＲＡＭも同様に大きく構成しなければならない。このため、コントローラ等を含む装置全体のコストも高くなることは避けられなかった。
【００１１】
また、バッファサイズが小さいままで、そのバッファサイズ毎にリードコマンドやライトコマンドを実行すると、コマンド実行のオーバーヘッドが余分に加わるため効率が悪くなり、ホスト端末側から見た書き込み・読出し速度が遅くなるという課題があった。
【００１２】
【発明が解決しようとする課題】
本発明は、上記課題を解決するためになされたもので、各バッファＲＡＭのサイズを１セクタサイズ相当に低減し、製造コストが安価で、高速転送が可能であるとともに、書き込み・読出しの高速処理が可能な半導体記憶装置及びその読出し・書き込み方法を提供することを目的とする。
【００１３】
また、本発明の他の目的は、上記性能を有するとともに、誤り訂正によりデータの信頼性向上が図れる半導体記憶装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明による半導体記憶装置は、システムバスを介して外部ホスト端末とデータ転送可能に接続され、
複数個のブロック構成を有する不揮発性半導体メモリであって、各ブロック単位で読出し・書き込みのコマンドが実行処理され、１ブロックの容量サイズは外部ホスト端末がデータ読出し・書き込み単位とする１セクタサイズの複数倍である不揮発性半導体メモリと、
上記外部ホスト端末と上記不揮発性半導体メモリ間のデータ転送を媒介する２個のバッファメモリであって、各々が上記不揮発性半導体メモリの１セクタサイズに相当する容量を有する第１及び第２のバッファメモリと、
上記外部ホスト端末と上記バッファメモリ間のデータ転送および上記不揮発性半導体メモリと上記バッファメモリ間のデータ転送は、それぞれ上記第１及び第２のバッファメモリのうち別々のバッファメモリを選択し、一方のバッファメモリが外部ホスト端末との間で１セクタ分のデータの授受を行っている際には、もう一方のバッファメモリは不揮発性半導体メモリとの間で別の１セクタ分のデータの授受を行うように制御する制御手段とを有することを特徴とする。
【００１５】
上記制御手段は、外部ホスト端末からのデータ読出し・書き込みの要求に応答して、前記不揮発性半導体メモリのブロックに対する読出し・書き込みのコマンドを印加し、順次セクタデータ毎に前記バッファメモリを介して外部ホスト端末と前記不揮発性半導体メモリ間のデータの授受を行う。
【００１６】
また、上記制御手段は、１つのセクタデータの転送後は次のセクタデータの転送が継続できるように前記不揮発性半導体メモリへの制御レベルを保持し、データ転送の同時並列処理を行う。
【００１７】
上記構成により、バッファメモリの容量を小さくできるので、低コストでの製造が可能となり、転送の並列処理ができるので、ホスト端末からみて高速な転送が実現できる。また、フラッシュメモリに対してブロック単位で処理を行うので、高速な書き込み・読出しが可能となり、処理時間の短縮を図ることができる。
【００１８】
本発明の他の態様による半導体記憶装置は、上記不揮発性半導体メモリに格納されたデータの誤りを訂正制御する誤り訂正手段を更に有し、誤り訂正のための冗長データは各セクタデータ毎にセクタデータの直後に格納することもできる。
上記誤り訂正手段は、前記不揮発性半導体メモリからバッファメモリへのデータ読出しの際には、これと同時並行して上記誤り訂正手段にセクタデータと冗長データが転送され、訂正可能な誤りが検出された場合には前記バッファメモリ上のデータを訂正し、該バッファメモリから上記不揮発性半導体メモリへの書き込みの際には、これと同時並行して上記誤り訂正手段にセクタデータを転送して冗長データを生成し、生成された冗長データを上記不揮発性半導体メモリに転送することもできる。
【００１９】
これにより、データの誤りを訂正制御手段が付加されたことにより、前述の効果に加えて、データの信頼性を向上させることができる。
【００２３】
【発明の実施の形態】
【実施例１】
図１乃至図５を用いて本発明の第１の実施例について説明する。なお、各図において共通する要素には同一の符号を付し、重複する説明については省略している。
【００２４】
図１は、本発明による不揮発性半導体メモリを用いて構成された半導体記憶装置の１実施例のブロック構成を示す。同図において、半導体記憶装置は、制御信号生成手段としての機能を有する制御信号生成シーケンサ（ＳＥＱ）１と、複数のブロック階層構造を有するフラッシュメモリ２と、２つのバッファＲＡＭ（Ｒ１，Ｒ２）と、双方向バッファ３と、４つのセレクタ（Ｓ１，Ｓ２，Ｓ３，Ｓ４）とを備える。バッファＲＡＭ（Ｒ１，Ｒ２）は、それぞれホスト端末機からのデータの読出し・書き込みができるように、データバスによってセレクタ（Ｓ１，Ｓ２，Ｓ３）を介してホストインターフェース部４と接続されている。同様に、バッファＲＡＭ（Ｒ１，Ｒ２）は、フラッシュメモリ２に対するデータの読出し・書き込みができるように、データバスによってセレクタ（Ｓ２，Ｓ３，Ｓ４）および双方向バッファ３を介してフラッシュメモリ２と接続され、各セレクタによって接続されるデータバスが選択される。
【００２５】
ここで、制御信号生成シーケンサ（ＳＥＱ）１は、各種のデータ転送を実施するために適切なタイミングで各ブロックに対して制御信号を与え、各セレクタの切替制御、バッファＲＡＭ（Ｒ１，Ｒ２）への制御信号、ブロックアドレス、フラッシュメモリ２への制御信号は全て制御信号生成シーケンサ（ＳＥＱ）１によって生成される（図３を用いて後述する）。
【００２６】
図１に示す半導体記憶装置では、フラッシュメモリのリード、ライト、イレース処理はブロック単位で行われ、この１ブロックの容量サイズはホスト端末機が処理単位とする１セクタサイズの整数倍であり、本実施例では１ブロックサイズが４セクタサイズである構成例を示している。
【００２７】
本発明では、ホスト端末機とフラッシュメモリ間のデータ転送を媒介するために設けられた２つのバッファＲＡＭ（Ｒ１，Ｒ２）としては、各々の記憶容量がホスト端末機の処理単位である１セクタサイズと同じ容量サイズのものが使用される。そのため、ホスト端末機とバッファＲＡＭ間のデータ転送、フラッシュメモリとバッファＲＡＭ間のデータ転送は、２つのバッファＲＡＭ（Ｒ１，Ｒ２）のうちそれぞれ別々のバッファＲＡＭを選択して行い、一方のバッファＲＡＭ（例えばＲ１）がホスト端末機とデータの送受信を行っている際には、もう一方のバッファＲＡＭ（例えばＲ２）はフラッシュメモリとのデータ送受信を行うように構成されている。
【００２８】
ホスト端末機からの読出し・書き込みの要求に応答して、制御信号生成シーケンサ（ＳＥＱ）１は、フラッシュメモリのアドレス指定されたブロックに対するリードコマンド・ライトコマンドを印加し、順次セクタ単位毎にバッファＲＡＭを介してホスト端末機とフラッシュメモリ間のデータの授受を行い、これをブロック単位毎に繰り返してリードコマンド・ライトコマンドを実行する。ここで、１つのセクタデータの転送後は次のセクタデータの転送が継続できるようにフラッシュメモリへの制御信号はそのレベルが保持される。
【００２９】
図２（ａ）はフラッシュメモリからホスト端末へのデータ読出し動作を示す模式図であり、図２（ｂ）はホスト端末からフラッシュメモリへのデータ書き込み動作を示す模式図であり、フラッシュメモリは１ブロックサイズが２ｋバイト（４セクタサイズ）で構成された場合を示している。
【００３０】
図２（ａ）に示すフラッシュメモリからのデータ読出し動作において、破線矢印で示すデータ転送Dtr1は、フラッシュメモリから例えばセクタ１のデータが前段階の処理ステップで予めバッファＲＡＭ（Ｒ１）に格納されていることを示している。次に実線矢印で示した２つのデータ転送Dtr2とDtr3 を同時に行う。即ち、バッファＲＡＭ（Ｒ１）に先に格納されたセクタ１のデータをバッファＲＡＭ（Ｒ１）から読み出してホストに転送する(Dtr3)と同時的に、フラッシュメモリから次のセクタ２のデータを読み出してもう一方のバッファＲＡＭ（Ｒ２）に転送(Dtr2)し格納する。バッファＲＡＭ（Ｒ２）に格納されたセクタ２のデータを読み出してホストに転送するときは、それと同時に、フラッシュメモリから次のセクタ３のデータを読み出してもう一方のバッファＲＡＭ（Ｒ１）に転送し格納する。
【００３１】
同様に、図２（ｂ）に示すホストからフラッシュメモリへのデータ書き込み動作において、破線矢印で示すデータ転送Dtw1は、ホスト端末から例えばセクタ１に対するデータが予めバッファＲＡＭ（Ｒ１）に格納されていることを示している。次に実線矢印で示した２つのデータ転送Dtw2とDtw3 を同時に行う。即ち、バッファＲＡＭ（Ｒ１）に先に格納されたセクタ１に対するデータを読み出してフラッシュメモリに転送する(Dtw3)と同時的に、ホスト端末から次のセクタ２に対するデータをバッファＲＡＭ（Ｒ２）に転送(Dtw2)し格納する。
【００３２】
図３（ａ）はフラッシュメモリからのデータ読出し動作におけて制御信号生成シーケンサ（ＳＥＱ）１からの制御信号のタイミング波形図を示し、図３（ｂ）はフラッシュメモリへのデータ書き込み動作における制御信号のタイミング波形図を示す。
【００３３】
フラッシュメモリに対するコマンドはブロック（４セクタ）単位で実施されるため、各コマンドの実施は、コマンド・ブロックアドレス印加ステップ(read open, write open)と、セクタ転送（読出し・書き込み）ステップ(read sector, write sector)と、ブロック処理完了ステップ(read close, write close)とに分けて制御する。各ステップ完了後はそのままの制御信号レベルを保持するので、次のステップまで時間間隔があってもそのままフラッシュメモリに対するコマンドを継続することができる。
【００３４】
図３（ａ）に示すデータ読出し動作における制御タイミングにおいて、／ＣＥはチップイネーブル入力を示し、／ＣＥの立ち上がりでスタンバイ状態に戻る。コマンド・アドレス印加によってチップイネーブル状態が開始され、ブロック処理完了ステップ(read close)までレベル保持される。同図において、上付線を付した信号／ＣＥ，／ＷＥ，／ＯＥはＬＯＷアクティブ信号であることを示し、ｔＡはアクセス時間を示している。／ＯＥはのアウトプットイネーブル信号を示し、／ＯＥ＝Ｌレベルの間フラッシュメモリからデータが出力され、コマンド入力前は／ＯＥ＝Ｈレベル（出力ディスエーブル）状態から開始されている。
【００３５】
コマンド・アドレス印加によって制御イネーブル状態となると、バッファＲＡＭへのライトイネーブル信号／ＷＥは初期化され、フラッシュメモリから１セクタ分のデータを予め一方のバッファＲＡＭ（Ｒ１）に格納し（ＷＥ０）、次に所定時間後に、このバッファＲＡＭ（Ｒ１）に格納されたセクタのデータを読み出してホストに転送する（ＯＥ０）。これと同時的に、フラッシュメモリから次のセクタのデータを読み出してもう一方のバッファＲＡＭ（Ｒ２）に転送し格納する（ＷＥ１）。１セクタ分のデータ転送が終了すると処理は次のセクテに移行し、読出し転送セクタを順次セクタ０からセクタ４までセクタ単位毎に指定（ＳＣ）することにより、２つのバッファＲＡＭを介してホスト端末機とフラッシュメモリ間のデータの授受を行い、これをブロック単位毎に繰り返してリードコマンドを実行する。ここで、、ＳＣは各セクタ毎の転送データ量を計数し転送セクタを取得するシリアルクロック入力信号を示し、リードデータはＳＣの立ち上がりでラッチされる。
【００３６】
図３（ｂ）に示すデータ書き込み動作における制御タイミングについても、図３（ａ）に示す制御タイミングとほぼ同様であり、常時／ＯＥ＝Ｈレベルの間出力ディスエーブル状態となる。write close時の“確認”は、フラッシュメモリへの書込みを行うに当たって確認コマンドを入れることを示している。その他の動作については図３（ａ）と同様であるので、ここではその説明は省略する。
【００３７】
図４は本実施例の半導体記憶装置の読出し動作についての内部動作のフローチャートを示す。先ず、ステップ＃４０１では、読出し制御の初期化によって開始ブロックアドレス（ＢＡ）と開始セクタ番号（ｉ）と転送セクタ数（ＳＣ）が取得される。ステップ＃４０２でリードコマンド・ブロックアドレス印加(read open)処理がおこなわれた後、ステップ＃４０３でリードセクタ転送（読出し）(read sector)に移行し、最初のセクタデータの読出し、バッファＲＡＭへの格納およびホスト端末への転送が行われる。ステップ＃４０４で転送セクタ数（ＳＣ）が１減算カウントされた後、ステップ＃４０５でバッファＲＡＭからホスト端末へのデータ転送中か転送完了しているかが判定される。ホスト端末へのデータ転送中の場合は、転送完了を待って（ステップ＃４０６）、転送完了の場合は、ステップ＃４０７でホスト端末へのデータ転送要求を発行し、バッファＲＡＭからホストへのデータ転送が開始される（ステップ＃４０８）。
【００３８】
次にステップ＃４０９で、転送セクタ数（ＳＣ）が０（未転送セクタなし）か否か（未転送セクタ有り）か判定され、未転送セクタなしの場合（ＳＣ＝０）は、ブロック処理完了ステップ(read close) ＃４１０に移行する。未転送セクタ有りの場合（ＳＣ＞０）は、ステップ＃４１１でバッファＲＡＭの切り替えが行われ、対象セクタ番号を１だけインクレメントして次のセクタからの読出しに移行する（ステップ＃４１２）。
【００３９】
ステップ＃４１３で対象セクタ番号（ｉ）が上限値か否か判定され、上限値以下の場合はステップ＃４０３の処理工程にもどり、上限値より大の場合は、ブロック処理完了ステップ(read close)＃４１４での処理の後、ステップ＃４１５でブロックアドレス（ＢＡ）を次のブロックに移行して対象セクタ番号（ｉ）をｉ＝０に設定し、再びステップ＃４０２からの処理工程を繰り返す。
【００４０】
ここで、本実施例ではセクタ番号（ｉ）の上限値を４（セクタ）としているが、本発明はこれに限定されるものではなく、１ブロックのセクタサイズは任意である。
【００４１】
図５は本実施例の半導体記憶装置の書き込み動作についての内部動作のフローチャートを示す。図４の読出し動作の場合と同様に、先ず、ステップ＃５０１では、書き込み制御の初期化によって開始ブロックアドレス（ＢＡ）と開始セクタ番号（ｉ）と転送セクタ数（ＳＣ）が取得される。次に、ステップ＃５０２でホストからのデータ転送要求を発行し、バッファＲＡＭへのデータ転送が開始される（ステップ＃５０３）。ステップ＃５０４でフラッシュメモリのプログラム完了待ちを行った後、ステップ＃５０５でライトコマンド・ブロックアドレス印加(write open)処理が行われる。
【００４２】
ホスト端末からのデータ転送完了を待って（ステップ＃５０６）、ステップ＃５０７で転送セクタ数（ＳＣ）が１減算カウントされた後、ステップ＃５０８で、転送セクタ数（ＳＣ）が０（未転送セクタなし）か否（未転送セクタ有り）か判定される。未転送セクタなしの場合（ＳＣ＝０）は、ステップ＃５０９のライトセクタ転送（書き込み）(write sector)に移行し、ブロック処理完了ステップ(write close) ＃５１０を経て、ステップ＃５１１でフラッシュメモリのプログラム完了待ちを行った後終了する。
【００４３】
未転送セクタ有りの場合（ＳＣ＞０）は、ステップ＃５１２でバッファＲＡＭの切り替えが行われ、ステップ＃５１３でホストからのデータ転送要求を発行し、バッファＲＡＭへのデータ転送が開始される（ステップ＃５１４）。次に、ステップ＃５１５でライトセクタ転送（書き込み）(write sector)処理を行い、対象セクタ番号を１だけインクレメントして次のセクタへの書き込みに移行する（ステップ＃５１６）。
【００４４】
ステップ＃５１７で対象セクタ番号（ｉ）が上限値か否か判定され、上限値以下の場合はステップ＃５０６の処理工程にもどり、上限値より大の場合は、ブロック処理完了ステップ(write close)＃５１８での処理の後、ステップ＃５１９でブロックアドレス（ＢＡ）を次のブロックに移行して対象セクタ番号（ｉ）をｉ＝０に設定し、再びステップ＃５０４からの処理工程を繰り返す。
【００４５】
本実施例によれば、バッファＲＡＭの容量を従来技術の複数セクタ分相当と比べて顕著に小さくできるので、低コストでの製造が可能となり、転送の並列処理ができるので、ホストからみて高速な転送が実現できる。また、フラッシュメモリに対してブロック単位で処理を行うので、高速な書き込み・読出しが可能となる。
【００４６】
【実施例２】
図６を用いて本発明の第２の実施例について説明する。図１に示す実施例１の構成と異なるところは、本実施例２では誤り訂正制御手段（ＥＣＣ）５を追加したことである。図６に示すように、セレクタＳ４と双方向バッファ３との間に誤り訂正制御手段（ＥＣＣ）５を介在接続させることにより、フラッシュメモリ２からバッファＲＡＭ（Ｒ１，Ｒ２）へのデータ読出しの際に、これと並行して誤り訂正制御手段（ＥＣＣ）５にセクタデータと誤り訂正用の冗長データが転送され、訂正可能な誤りが検出された場合にバッファＲＡＭ上のデータを訂正しておくようにする。
【００４７】
バッファＲＡＭからフラッシュメモリへのデータ書き込みの際には、これと並行して誤り訂正制御手段（ＥＣＣ）５にセクタデータを転送して冗長データを生成し、生成された冗長データをフラッシュメモリ２に転送する。誤り訂正のための冗長データは各セクタデータ毎にセクタデータの直後に格納するように構成される。なお、上記以外の要素については実施例１と共通するので、その説明についてはここでは省略する。
【００４８】
上記構成により、実施例１で得られる効果のほかに、誤り訂正により処理データの信頼性向上が図れるといった効果が得られる。
【００４９】
【発明の効果】
以上のように、本発明によれば、バッファＲＡＭの容量を小さくできるので、低コストでの製造が可能となり、転送の並列処理ができるので、ホストからみて高速な転送が実現できる。また、フラッシュメモリに対してブロック単位で処理を行うので、高速な書き込み・読出しが可能となる。さらに、上記効果を損なうことなく、誤り訂正によりデータの信頼性向上が図れる。
【図面の簡単な説明】
【図１】 本発明に係る半導体記憶装置の実施例１のブロック図
【図２】 （ａ）、（ｂ）はそれぞれ本発明に係る半導体記憶装置の読出し・書き込み動作におけるデータ転送の模式図
【図３】 （ａ）、（ｂ）はそれぞれ本発明に係る半導体記憶装置の読出し・書き込み動作におけるフラッシュメモリ制御信号のタイミングチャート
【図４】 本発明に係る半導体記憶装置の読出し動作のフローチャート
【図５】 本発明に係る半導体記憶装置の書き込み動作のフローチャート
【図６】 本発明に係る半導体記憶装置の実施例２のブロック図
【図７】 （ａ）、（ｂ）はそれぞれ従来の半導体記憶装置の読出し・書き込み動作におけるデータ転送の模式図。
【符号の説明】
１ 制御信号生成シーケンサ
２ フラッシュメモリ
３ 双方向バッファ
４ ホストインターフェース
Ｒ１，Ｒ２ バッファＲＡＭ
Ｓ１〜Ｓ４ セレクタ
５ ＥＣＣ回路
Claims (5)
- システムバスを介して外部ホスト端末とデータ転送可能に接続された半導体記憶装置であって、
複数個のブロック構成を有する不揮発性半導体メモリであって、各ブロック単位で読出し・書き込みのコマンドが実行処理され、１ブロックの容量サイズは外部ホスト端末がデータ読出し・書き込み単位とする１セクタサイズの複数倍である不揮発性半導体メモリと、
上記外部ホスト端末と上記不揮発性半導体メモリ間のデータ転送を媒介する２個のバッファメモリであって、各々が上記不揮発性半導体メモリの１セクタサイズに相当する容量を有する第１及び第２のバッファメモリと、
上記外部ホスト端末と上記バッファメモリ間のデータ転送および上記不揮発性半導体メモリと上記バッファメモリ間のデータ転送は、それぞれ上記第１及び第２のバッファメモリのうち別々のバッファメモリを選択し、一方のバッファメモリが外部ホスト端末との間で１セクタ分のデータの授受を行っている際には、もう一方のバッファメモリは不揮発性半導体メモリとの間で別の１セクタ分のデータの授受を行うように制御する制御手段とを有することを特徴とする半導体記憶装置。 - 上記制御手段は、外部ホスト端末からのデータ読出し・書き込みの要求に応答して、前記不揮発性半導体メモリのブロックに対する読出し・書き込みのコマンドを印加し、順次セクタデータ毎に前記バッファメモリを介して外部ホスト端末と前記不揮発性半導体メモリ間のデータの授受を行う請求項１に記載の半導体記憶装置。
- 上記制御手段は、１つのセクタデータの転送後は次のセクタデータの転送が継続できるように前記不揮発性半導体メモリへの制御レベルを保持し、データ転送の同時並列処理を行う請求項２に記載の半導体記憶装置。
- 上記不揮発性半導体メモリに格納されたデータの誤りを訂正制御する誤り訂正手段を更に有し、誤り訂正のための冗長データは各セクタデータ毎にセクタデータの直後に格納する請求項１乃至３のいずれかに記載の半導体記憶装置。
- 上記誤り訂正手段は、前記不揮発性半導体メモリからバッファメモリへのデータ読出しの際には、これと同時並行して上記誤り訂正手段にセクタデータと冗長データが転送され、訂正可能な誤りが検出された場合には前記バッファメモリ上のデータを訂正し、該バッファメモリから上記不揮発性半導体メモリへの書き込みの際には、これと同時並行して上記誤り訂正手段にセクタデータを転送して冗長データを生成し、生成された冗長データを上記不揮発性半導体メモリに転送する請求項４に記載の半導体記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001084921A JP4711531B2 (ja) | 2001-03-23 | 2001-03-23 | 半導体記憶装置 |
| US09/983,649 US6421274B1 (en) | 2001-03-23 | 2001-10-25 | Semiconductor memory device and reading and writing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001084921A JP4711531B2 (ja) | 2001-03-23 | 2001-03-23 | 半導体記憶装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011027055A Division JP2011118922A (ja) | 2011-02-10 | 2011-02-10 | 半導体記憶装置の読出し・書き込み方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002288034A JP2002288034A (ja) | 2002-10-04 |
| JP4711531B2 true JP4711531B2 (ja) | 2011-06-29 |
Family
ID=18940521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001084921A Expired - Fee Related JP4711531B2 (ja) | 2001-03-23 | 2001-03-23 | 半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6421274B1 (ja) |
| JP (1) | JP4711531B2 (ja) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4082913B2 (ja) * | 2002-02-07 | 2008-04-30 | 株式会社ルネサステクノロジ | メモリシステム |
| US6751686B2 (en) * | 2002-03-08 | 2004-06-15 | Hewlett-Packard Development Company, L.P. | Automated transfer of a data unit comprising a plurality of fundamental data units between a host device and a storage medium |
| DE10255872B4 (de) * | 2002-11-29 | 2004-09-30 | Infineon Technologies Ag | Speichermodul und Verfahren zum Betrieb eines Speichermoduls in einem Datenspeichersystem |
| KR100498508B1 (ko) * | 2003-09-16 | 2005-07-01 | 삼성전자주식회사 | 데이터 전송시간을 감소시키는 듀얼 버퍼링(Ｄｕａｌｂｕｆｆｅｒｉｎｇ) 메모리 시스템 및 이에 대한 제어방법 |
| US20050132128A1 (en) | 2003-12-15 | 2005-06-16 | Jin-Yub Lee | Flash memory device and flash memory system including buffer memory |
| JP4595342B2 (ja) | 2004-02-19 | 2010-12-08 | 日本電気株式会社 | 記憶装置のデータ書き込み、読み出し方法およびデータ記憶システム |
| JP4135680B2 (ja) | 2004-05-31 | 2008-08-20 | ソニー株式会社 | 半導体記憶装置および信号処理システム |
| JP4387256B2 (ja) * | 2004-07-02 | 2009-12-16 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
| JP2008021335A (ja) * | 2004-10-18 | 2008-01-31 | Matsushita Electric Ind Co Ltd | 不揮発性記憶装置、不揮発性記憶装置の書込み方法およびコントローラ |
| DE102004058528B3 (de) * | 2004-12-04 | 2006-05-04 | Hyperstone Ag | Speichersystem mit Sektorbuffern |
| KR100648292B1 (ko) * | 2005-07-28 | 2006-11-23 | 삼성전자주식회사 | 오토 듀얼 버퍼링 방식의 메모리 장치 |
| KR100660553B1 (ko) | 2005-10-18 | 2006-12-22 | 삼성전자주식회사 | 데이터 버스트 주파수를 증가시킬 수 있는 원낸드 플래시메모리 장치 |
| KR100673023B1 (ko) | 2005-12-28 | 2007-01-24 | 삼성전자주식회사 | 파이프라인-버퍼 방식으로 프로그램되는 반도체 메모리장치 |
| US8074053B2 (en) | 2006-07-11 | 2011-12-06 | Harman International Industries, Incorporated | Dynamic instruction and data updating architecture |
| US9141567B2 (en) * | 2006-07-11 | 2015-09-22 | Harman International Industries, Incorporated | Serial communication input output interface engine |
| US20080016289A1 (en) * | 2006-07-11 | 2008-01-17 | Pennock James D | External memory interface engine |
| WO2008008662A2 (en) * | 2006-07-11 | 2008-01-17 | Harman International Industries, Incorporated | External memory interface engine and serial communication input output interface engine |
| US8429384B2 (en) * | 2006-07-11 | 2013-04-23 | Harman International Industries, Incorporated | Interleaved hardware multithreading processor architecture |
| KR100758301B1 (ko) * | 2006-08-04 | 2007-09-12 | 삼성전자주식회사 | 메모리 카드 및 그것의 데이터 저장 방법 |
| KR100849212B1 (ko) * | 2006-10-12 | 2008-07-31 | 삼성전자주식회사 | 메모리 카드 및 메모리 카드의 구동 프로그램 업데이트방법 |
| JP4498341B2 (ja) * | 2006-11-20 | 2010-07-07 | 株式会社東芝 | メモリシステム |
| JP5186112B2 (ja) | 2007-02-01 | 2013-04-17 | マーベル ワールド トレード リミテッド | 磁気ディスクコントローラおよび方法 |
| FR2921193B1 (fr) * | 2007-09-14 | 2011-04-08 | E2V Semiconductors | Point memoire de memoire statique et application a un capteur d'image |
| JP5338008B2 (ja) * | 2009-02-13 | 2013-11-13 | ルネサスエレクトロニクス株式会社 | データ処理装置 |
| JP2010277352A (ja) * | 2009-05-28 | 2010-12-09 | Toshiba Corp | メモリシステム |
| JP2011128826A (ja) * | 2009-12-17 | 2011-06-30 | Hitachi Ulsi Systems Co Ltd | 記憶装置と半導体不揮発性メモリの記憶方法 |
| JP5314612B2 (ja) * | 2010-02-04 | 2013-10-16 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| KR101685636B1 (ko) | 2010-05-19 | 2016-12-13 | 삼성전자주식회사 | 반도체 메모리 장치 및 그것의 동작 방법 |
| JP2010253290A (ja) * | 2010-07-26 | 2010-11-11 | Sanyo Product Co Ltd | スロットマシン及び遊技機 |
| JP2012155541A (ja) | 2011-01-26 | 2012-08-16 | Toshiba Corp | データ記憶装置、メモリ制御装置及びメモリ制御方法 |
| JP5722685B2 (ja) * | 2011-04-12 | 2015-05-27 | 株式会社日立製作所 | 半導体装置、不揮発性メモリ装置の制御方法 |
| JP5547701B2 (ja) | 2011-09-21 | 2014-07-16 | 日立オートモティブシステムズ株式会社 | 自動車用電子制御装置 |
| JP2013068105A (ja) | 2011-09-21 | 2013-04-18 | Hitachi Automotive Systems Ltd | 自動車用電子制御装置 |
| JP5790514B2 (ja) * | 2012-01-23 | 2015-10-07 | 株式会社デンソー | 電子装置 |
| DE102013220523B4 (de) | 2013-10-11 | 2023-05-25 | Continental Automotive Technologies GmbH | Verfahren zum Aktualisieren einer Betriebsfunktion eines Sensors und ein Sensormodul |
| JP5956505B2 (ja) * | 2014-05-15 | 2016-07-27 | 日立オートモティブシステムズ株式会社 | 自動車用電子制御装置 |
| JP5813833B2 (ja) * | 2014-07-15 | 2015-11-17 | 日立オートモティブシステムズ株式会社 | 自動車用電子制御装置 |
| FR3029047B1 (fr) * | 2014-11-26 | 2016-12-23 | Peugeot Citroen Automobiles Sa | Procede de communication entre un outil de production et un vehicule automobile |
| JP6302004B2 (ja) * | 2016-06-16 | 2018-03-28 | 日立オートモティブシステムズ株式会社 | 書込みプログラム |
| TWI756971B (zh) * | 2020-12-08 | 2022-03-01 | 旺宏電子股份有限公司 | 記憶體裝置以及其讀取方法 |
| US11468963B2 (en) | 2020-12-08 | 2022-10-11 | Macronix International Co., Ltd. | Memory device and read method thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1185609A (ja) * | 1997-09-09 | 1999-03-30 | Mitsubishi Electric Corp | 半導体記憶装置及びそのデータ管理方法 |
| JPH11175311A (ja) * | 1997-12-05 | 1999-07-02 | Tdk Corp | フラッシュメモリシステム |
| JP2000020409A (ja) * | 1998-07-07 | 2000-01-21 | Seiko Epson Corp | 半導体記憶装置 |
| JP2000148400A (ja) * | 1998-11-18 | 2000-05-26 | Sony Corp | 記録装置 |
| JP2000293427A (ja) * | 1999-04-05 | 2000-10-20 | Mitsubishi Electric Corp | フラッシュメモリを搭載する記憶装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6474649A (en) | 1987-09-16 | 1989-03-20 | Nec Corp | Sector buffer control system |
| JP3328321B2 (ja) * | 1992-06-22 | 2002-09-24 | 株式会社日立製作所 | 半導体記憶装置 |
| US6081878A (en) * | 1997-03-31 | 2000-06-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
| US6021459A (en) * | 1997-04-23 | 2000-02-01 | Micron Technology, Inc. | Memory system having flexible bus structure and method |
-
2001
- 2001-03-23 JP JP2001084921A patent/JP4711531B2/ja not_active Expired - Fee Related
- 2001-10-25 US US09/983,649 patent/US6421274B1/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1185609A (ja) * | 1997-09-09 | 1999-03-30 | Mitsubishi Electric Corp | 半導体記憶装置及びそのデータ管理方法 |
| JPH11175311A (ja) * | 1997-12-05 | 1999-07-02 | Tdk Corp | フラッシュメモリシステム |
| JP2000020409A (ja) * | 1998-07-07 | 2000-01-21 | Seiko Epson Corp | 半導体記憶装置 |
| JP2000148400A (ja) * | 1998-11-18 | 2000-05-26 | Sony Corp | 記録装置 |
| JP2000293427A (ja) * | 1999-04-05 | 2000-10-20 | Mitsubishi Electric Corp | フラッシュメモリを搭載する記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002288034A (ja) | 2002-10-04 |
| US6421274B1 (en) | 2002-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4711531B2 (ja) | 半導体記憶装置 | |
| JP5427360B2 (ja) | フラッシュメモリに基づくメモリシステム | |
| US6721820B2 (en) | Method for improving performance of a flash-based storage system using specialized flash controllers | |
| JP5547741B2 (ja) | データをメモリ装置に再入力することなくページをプログラムするためのページバッファプログラムコマンド及び方法 | |
| US8862963B2 (en) | Nonvolatile memory, memory controller, nonvolatile memory accessing method, and program | |
| US8473811B2 (en) | Multi-chip memory system and related data transfer method | |
| US20110035538A1 (en) | Nonvolatile memory system using data interleaving scheme | |
| US8433980B2 (en) | Fast, low-power reading of data in a flash memory | |
| EP1829042A1 (en) | Data relocation in a memory system | |
| TW201025468A (en) | Method of preventing data loss during a solder reflow process and memory device using the same | |
| WO2007037757A1 (en) | Portable data storage using slc and mlc flash memory | |
| US11755509B2 (en) | Deterministic operation of storage class memory | |
| KR20090008766A (ko) | 솔리드 스테이트 디스크 컨트롤러 및 솔리드 스테이트디스크 컨트롤러의 데이터 처리 방법 | |
| US8154925B2 (en) | Semiconductor memory device and system capable of executing an interleave programming for a plurality of memory chips and a 2-plane programming at the respective memory chips | |
| JP3550293B2 (ja) | 不揮発性メモリを用いた高速書換可能な記憶装置および該記憶装置のデータ書換方法 | |
| US8151150B2 (en) | Data storage device and method for writing test data to a memory | |
| JP2011118922A (ja) | 半導体記憶装置の読出し・書き込み方法 | |
| JP2007310680A (ja) | 不揮発性記憶装置およびそのデータ転送方法 | |
| US8489802B2 (en) | Recordable memory device which writes data to reformatted user area of nonvolatile semiconductor memory | |
| JP3845239B2 (ja) | ディスクアレイ装置及びディスクアレイ装置における障害復旧方法 | |
| JP4739296B2 (ja) | 外部記憶装置およびそのメモリアクセス制御方法 | |
| JP2003296199A (ja) | 記憶装置、データ処理方法及びデータ処理プログラム | |
| JP4813454B2 (ja) | 外部記憶装置およびそのメモリアクセス制御方法 | |
| KR20030045599A (ko) | 불휘발성 반도체 메모리칩 제어 방법 | |
| JP2003505762A (ja) | 改良されたメモリシステムおよび方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071127 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071127 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100514 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110210 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110322 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |