JPH1185609A - 半導体記憶装置及びそのデータ管理方法 - Google Patents
半導体記憶装置及びそのデータ管理方法Info
- Publication number
- JPH1185609A JPH1185609A JP24400297A JP24400297A JPH1185609A JP H1185609 A JPH1185609 A JP H1185609A JP 24400297 A JP24400297 A JP 24400297A JP 24400297 A JP24400297 A JP 24400297A JP H1185609 A JPH1185609 A JP H1185609A
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- cluster
- memory
- host system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 62
- 238000000034 method Methods 0.000 title claims description 32
- 230000015654 memory Effects 0.000 claims abstract description 188
- 238000013523 data management Methods 0.000 claims description 13
- 230000010365 information processing Effects 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 238000007726 management method Methods 0.000 description 63
- 238000010586 diagram Methods 0.000 description 6
- 229910017435 S2 In Inorganic materials 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】
【課題】 データ転送時のオーバヘッドを減少させて、
データ転送速度の低下を減少させることができる半導体
記憶装置及びそのデータ管理方法を得る。 【解決手段】 メモリ部6がクラスタ単位でデータ転送
を行うことができるAND型のフラッシュメモリで形成
され、キャッシュメモリの働きをするバッファ部5とメ
モリ部6との間でのデータ転送をクラスタ単位で行うよ
うにした。
データ転送速度の低下を減少させることができる半導体
記憶装置及びそのデータ管理方法を得る。 【解決手段】 メモリ部6がクラスタ単位でデータ転送
を行うことができるAND型のフラッシュメモリで形成
され、キャッシュメモリの働きをするバッファ部5とメ
モリ部6との間でのデータ転送をクラスタ単位で行うよ
うにした。
Description
【0001】
【発明の属する技術分野】本発明は、半導体メモリを使
用した半導体記憶装置及びそのデータ管理方法に関し、
特に、フラッシュメモリ等の不揮発性メモリを使用した
半導体記憶装置及びそのデータ管理方法に関する。
用した半導体記憶装置及びそのデータ管理方法に関し、
特に、フラッシュメモリ等の不揮発性メモリを使用した
半導体記憶装置及びそのデータ管理方法に関する。
【0002】
【従来の技術】従来、不揮発性メモリとしてフラッシュ
メモリがあり、該フラッシュメモリには、セクタ単位で
データの転送を行うものがあった。図15は、フラッシ
ュメモリを使用した半導体記憶装置の従来例を示した概
略のブロック図である。図15において、半導体記憶装
置100は、入出力コントロール部101、ロジックコ
ントロール部102、制御部103、SRAM等の揮発
性メモリで構成されたバッファ部104及びフラッシュ
メモリ等の不揮発性メモリで構成されたメモリ部105
で形成されている。
メモリがあり、該フラッシュメモリには、セクタ単位で
データの転送を行うものがあった。図15は、フラッシ
ュメモリを使用した半導体記憶装置の従来例を示した概
略のブロック図である。図15において、半導体記憶装
置100は、入出力コントロール部101、ロジックコ
ントロール部102、制御部103、SRAM等の揮発
性メモリで構成されたバッファ部104及びフラッシュ
メモリ等の不揮発性メモリで構成されたメモリ部105
で形成されている。
【0003】入出力コントロール部101は、情報処理
機器等からなるホストシステム装置110と入出力バス
106を介してインタフェースを行い、ロジックコント
ロール部102は、ホストシステム装置110と入出力
バス106及び制御バス107を介してインタフェース
を行う。制御部103は、ホストシステム装置110か
らのコマンドに従って入出力コントロール部101、ロ
ジックコントロール部102、バッファ部104及びメ
モリ部105の制御を行う。入出力バス106は、アド
レスバス及びデータバスとして共有されるバスであり、
制御バス107は、ホストシステム装置110から各種
信号を入力するためのそれぞれの信号線と、半導体記憶
装置100からデバイス状態を示す信号をホストシステ
ム装置110へ出力するための信号線とで形成されてい
る。
機器等からなるホストシステム装置110と入出力バス
106を介してインタフェースを行い、ロジックコント
ロール部102は、ホストシステム装置110と入出力
バス106及び制御バス107を介してインタフェース
を行う。制御部103は、ホストシステム装置110か
らのコマンドに従って入出力コントロール部101、ロ
ジックコントロール部102、バッファ部104及びメ
モリ部105の制御を行う。入出力バス106は、アド
レスバス及びデータバスとして共有されるバスであり、
制御バス107は、ホストシステム装置110から各種
信号を入力するためのそれぞれの信号線と、半導体記憶
装置100からデバイス状態を示す信号をホストシステ
ム装置110へ出力するための信号線とで形成されてい
る。
【0004】このような構成において、入出力コントロ
ール部101は、入出力バス106を介してホストシス
テム装置110から入力されたコマンドを制御部103
に、データをバッファ部104にそれぞれ出力する。ロ
ジックコントロール部102は、入出力バス106を介
して入力されたアドレスデータ、及び制御バス107を
介して入力された制御信号を制御部103に出力すると
共に、制御部103から入力されたデバイス状態を示す
信号を制御バス107を介してホストシステム装置11
0に出力する。
ール部101は、入出力バス106を介してホストシス
テム装置110から入力されたコマンドを制御部103
に、データをバッファ部104にそれぞれ出力する。ロ
ジックコントロール部102は、入出力バス106を介
して入力されたアドレスデータ、及び制御バス107を
介して入力された制御信号を制御部103に出力すると
共に、制御部103から入力されたデバイス状態を示す
信号を制御バス107を介してホストシステム装置11
0に出力する。
【0005】制御部103は、ホストシステム装置11
0からのメモリ部105に対するデータ読み出し又はデ
ータ書き込み等を指令するコマンドと、アドレスデータ
等の制御データに応じてメモリ部105を制御する。メ
モリ部105を構成するフラッシュメモリは、データを
8ビット又は16ビット単位でしか書き込み又は読み出
しができないのに対して、ホストシステム装置110と
は512バイト単位でデータのやりとりを行う必要があ
るため、制御部103は、バッファ部104をキャッシ
ュメモリとして使用する。
0からのメモリ部105に対するデータ読み出し又はデ
ータ書き込み等を指令するコマンドと、アドレスデータ
等の制御データに応じてメモリ部105を制御する。メ
モリ部105を構成するフラッシュメモリは、データを
8ビット又は16ビット単位でしか書き込み又は読み出
しができないのに対して、ホストシステム装置110と
は512バイト単位でデータのやりとりを行う必要があ
るため、制御部103は、バッファ部104をキャッシ
ュメモリとして使用する。
【0006】
【発明が解決しようとする課題】ここで、メモリ部10
5は、セクタ単位でデータの転送を行う、例えばAND
型のフラッシュメモリで形成されている場合、ホストシ
ステム装置110との間で大容量データをセクタ単位で
データ転送したとき、1セクタごとのオーバヘッド、す
なわち1セクタごとにバッファ部104とメモリ部10
5との間でデータの読み出し及び書き込みが行われるた
め、半導体記憶装置100を使用したシステムとしての
データ転送速度が遅くなるという問題があった。
5は、セクタ単位でデータの転送を行う、例えばAND
型のフラッシュメモリで形成されている場合、ホストシ
ステム装置110との間で大容量データをセクタ単位で
データ転送したとき、1セクタごとのオーバヘッド、す
なわち1セクタごとにバッファ部104とメモリ部10
5との間でデータの読み出し及び書き込みが行われるた
め、半導体記憶装置100を使用したシステムとしての
データ転送速度が遅くなるという問題があった。
【0007】本発明は、上記のような問題を解決するた
めになされたものであり、データ転送時のオーバヘッド
を減少させて、データ転送速度の低下を減少させること
ができる半導体記憶装置及びそのデータ管理方法を得る
ことを目的とする。
めになされたものであり、データ転送時のオーバヘッド
を減少させて、データ転送速度の低下を減少させること
ができる半導体記憶装置及びそのデータ管理方法を得る
ことを目的とする。
【0008】
【課題を解決するための手段】この発明に係る半導体記
憶装置は、情報処理機器等からなるホストシステム装置
に使用される不揮発性メモリを用いた半導体記憶装置に
おいて、ホストシステム装置とのインタフェースを行う
インタフェース部と、クラスタ単位でデータ転送を行
う、複数の不揮発性メモリで構成されたメモリ部と、イ
ンタフェース部を介してホストシステム装置とメモリ部
との間で行われるデータ転送時にキャッシュメモリとし
て使用される、揮発性メモリで形成されたバッファ部
と、ホストシステム装置からの指令に従って上記メモリ
部及びバッファ部の制御を行う制御部とを備え、該制御
部は、バッファ部をメモリ部の1クラスタに対応させた
各セクタアドレスを設けて使用するものである。
憶装置は、情報処理機器等からなるホストシステム装置
に使用される不揮発性メモリを用いた半導体記憶装置に
おいて、ホストシステム装置とのインタフェースを行う
インタフェース部と、クラスタ単位でデータ転送を行
う、複数の不揮発性メモリで構成されたメモリ部と、イ
ンタフェース部を介してホストシステム装置とメモリ部
との間で行われるデータ転送時にキャッシュメモリとし
て使用される、揮発性メモリで形成されたバッファ部
と、ホストシステム装置からの指令に従って上記メモリ
部及びバッファ部の制御を行う制御部とを備え、該制御
部は、バッファ部をメモリ部の1クラスタに対応させた
各セクタアドレスを設けて使用するものである。
【0009】また、この発明に係る半導体記憶装置は、
請求項1において、上記制御部は、メモリ部から所望の
データを読み出す場合、該所望のデータが格納されたメ
モリ部のクラスタを読み出して上記バッファ部に格納し
た後、バッファ部から上記所望のデータを読み出してホ
ストシステム装置に出力させるものである。
請求項1において、上記制御部は、メモリ部から所望の
データを読み出す場合、該所望のデータが格納されたメ
モリ部のクラスタを読み出して上記バッファ部に格納し
た後、バッファ部から上記所望のデータを読み出してホ
ストシステム装置に出力させるものである。
【0010】また、この発明に係る半導体記憶装置は、
請求項1又は請求項2のいずれかにおいて、上記制御部
は、メモリ部の空き領域にデータを書き込む場合、ホス
トシステム装置から入力されたデータを、ホストシステ
ム装置から指定されたアドレスに対応させたバッファ部
のアドレスに格納した後、該バッファ部に形成されたク
ラスタを読み出して、ホストシステム装置から指定され
たメモリ部のクラスタに格納するものである。
請求項1又は請求項2のいずれかにおいて、上記制御部
は、メモリ部の空き領域にデータを書き込む場合、ホス
トシステム装置から入力されたデータを、ホストシステ
ム装置から指定されたアドレスに対応させたバッファ部
のアドレスに格納した後、該バッファ部に形成されたク
ラスタを読み出して、ホストシステム装置から指定され
たメモリ部のクラスタに格納するものである。
【0011】また、この発明に係る半導体記憶装置は、
請求項1から請求項3のいずれかにおいて、上記制御部
は、メモリ部に格納されているデータを書き換える場
合、書き換えを行う所望のデータが格納されたメモリ部
のクラスタを読み出してバッファ部に格納すると共に読
み出したメモリ部のクラスタを消去し、ホストシステム
装置から指定されたメモリ部のアドレスに対応するバッ
ファ部のクラスタ内のデータを、ホストシステム装置か
ら入力されたデータに書き換えた後、該バッファ部に形
成されたクラスタを読み出して、上記消去したメモリ部
のクラスタに格納するものである。
請求項1から請求項3のいずれかにおいて、上記制御部
は、メモリ部に格納されているデータを書き換える場
合、書き換えを行う所望のデータが格納されたメモリ部
のクラスタを読み出してバッファ部に格納すると共に読
み出したメモリ部のクラスタを消去し、ホストシステム
装置から指定されたメモリ部のアドレスに対応するバッ
ファ部のクラスタ内のデータを、ホストシステム装置か
ら入力されたデータに書き換えた後、該バッファ部に形
成されたクラスタを読み出して、上記消去したメモリ部
のクラスタに格納するものである。
【0012】また、この発明に係る半導体記憶装置は、
請求項1から請求項4のいずれかにおいて、上記バッフ
ァ部は、メモリ部の1クラスタ分のメモリ容量を有する
ものである。
請求項1から請求項4のいずれかにおいて、上記バッフ
ァ部は、メモリ部の1クラスタ分のメモリ容量を有する
ものである。
【0013】また、この発明に係る半導体記憶装置は、
請求項1から請求項5のいずれかにおいて、上記メモリ
部は、AND型のフラッシュメモリで形成されるもので
ある。
請求項1から請求項5のいずれかにおいて、上記メモリ
部は、AND型のフラッシュメモリで形成されるもので
ある。
【0014】また、この発明に係るデータ管理方法は、
クラスタ単位でデータ転送を行う複数の不揮発性メモリ
で構成されたメモリ部と、キャッシュメモリとして使用
する揮発性メモリで構成されたバッファ部とを備えた、
情報処理機器等からなるホストシステム装置に使用され
る半導体記憶装置におけるデータ管理方法において、メ
モリ部からのデータ読み出し時に、ホストシステム装置
から指定されたアドレスのデータが格納されたメモリ部
のクラスタを読み出し、該読み出したメモリ部のクラス
タを上記バッファ部に格納し、バッファ部からホストシ
ステム装置が指定した所望のデータを読み出してホスト
システム装置に出力するものである。
クラスタ単位でデータ転送を行う複数の不揮発性メモリ
で構成されたメモリ部と、キャッシュメモリとして使用
する揮発性メモリで構成されたバッファ部とを備えた、
情報処理機器等からなるホストシステム装置に使用され
る半導体記憶装置におけるデータ管理方法において、メ
モリ部からのデータ読み出し時に、ホストシステム装置
から指定されたアドレスのデータが格納されたメモリ部
のクラスタを読み出し、該読み出したメモリ部のクラス
タを上記バッファ部に格納し、バッファ部からホストシ
ステム装置が指定した所望のデータを読み出してホスト
システム装置に出力するものである。
【0015】また、この発明に係るデータ管理方法は、
請求項7において、上記メモリ部の空き領域に対するデ
ータ書き込み時に、ホストシステム装置から入力された
データを、ホストシステム装置から指定されたアドレス
に対応させたバッファ部のアドレスに格納し、バッファ
部に形成されたクラスタを読み出し、該読み出したクラ
スタをホストシステム装置から指定されたメモリ部のク
ラスタに格納するものである。
請求項7において、上記メモリ部の空き領域に対するデ
ータ書き込み時に、ホストシステム装置から入力された
データを、ホストシステム装置から指定されたアドレス
に対応させたバッファ部のアドレスに格納し、バッファ
部に形成されたクラスタを読み出し、該読み出したクラ
スタをホストシステム装置から指定されたメモリ部のク
ラスタに格納するものである。
【0016】また、この発明に係るデータ管理方法は、
請求項7又は請求項8のいずれかにおいて、上記メモリ
部に格納されているデータの書き換え時に、書き換えを
行う所望のデータが格納されたメモリ部のクラスタを読
み出し、該読み出したクラスタをバッファ部に格納し、
読み出したメモリ部のクラスタを消去し、ホストシステ
ム装置から指定されたメモリ部のアドレスに対応するバ
ッファ部のクラスタ内のデータを、ホストシステム装置
から入力されたデータに書き換え、バッファ部に形成さ
れたクラスタを読み出し、該読み出したバッファ部のク
ラスタを上記消去したメモリ部のクラスタに格納するも
のである。
請求項7又は請求項8のいずれかにおいて、上記メモリ
部に格納されているデータの書き換え時に、書き換えを
行う所望のデータが格納されたメモリ部のクラスタを読
み出し、該読み出したクラスタをバッファ部に格納し、
読み出したメモリ部のクラスタを消去し、ホストシステ
ム装置から指定されたメモリ部のアドレスに対応するバ
ッファ部のクラスタ内のデータを、ホストシステム装置
から入力されたデータに書き換え、バッファ部に形成さ
れたクラスタを読み出し、該読み出したバッファ部のク
ラスタを上記消去したメモリ部のクラスタに格納するも
のである。
【0017】
【発明の実施の形態】次に、図面に示す実施の形態に基
づいて、本発明を詳細に説明する。 実施の形態1.図1は、本発明の実施の形態1における
半導体記憶装置の例を示した概略のブロック図である。
図1において、半導体記憶装置1は、入出力コントロー
ル部2、ロジックコントロール部3、制御部4、SRA
M等の揮発性メモリで構成されたバッファ部5及びフラ
ッシュメモリ等の不揮発性メモリで構成されたメモリ部
6で形成されている。なお、入出力コントロール部2及
びロジックコントロール部3はインタフェース部をな
す。
づいて、本発明を詳細に説明する。 実施の形態1.図1は、本発明の実施の形態1における
半導体記憶装置の例を示した概略のブロック図である。
図1において、半導体記憶装置1は、入出力コントロー
ル部2、ロジックコントロール部3、制御部4、SRA
M等の揮発性メモリで構成されたバッファ部5及びフラ
ッシュメモリ等の不揮発性メモリで構成されたメモリ部
6で形成されている。なお、入出力コントロール部2及
びロジックコントロール部3はインタフェース部をな
す。
【0018】入出力コントロール部2は、入出力バス7
を介して情報処理機器等からなるホストシステム装置1
0に接続され、ロジックコントロール部3は、制御バス
8を介してホストシステム装置10に接続されている。
入出力コントロール部2は、更に制御部4に接続される
と共にバッファ部5に接続され、ロジックコントロール
部3は、更に制御部4に接続されている。制御部4は、
バッファ部5及びメモリ部6に接続され、バッファ部5
は、更にメモリ部6に接続されている。
を介して情報処理機器等からなるホストシステム装置1
0に接続され、ロジックコントロール部3は、制御バス
8を介してホストシステム装置10に接続されている。
入出力コントロール部2は、更に制御部4に接続される
と共にバッファ部5に接続され、ロジックコントロール
部3は、更に制御部4に接続されている。制御部4は、
バッファ部5及びメモリ部6に接続され、バッファ部5
は、更にメモリ部6に接続されている。
【0019】入出力コントロール部2は、ホストシステ
ム装置10と入出力バス7を介してインタフェースを行
い、ロジックコントロール部3は、ホストシステム装置
10と入出力バス7及び制御バス8を介してインタフェ
ースを行う。制御部4は、ホストシステム装置10から
のコマンドに従って入出力コントロール部2、ロジック
コントロール部3、バッファ部5及びメモリ部6の制御
を行う。
ム装置10と入出力バス7を介してインタフェースを行
い、ロジックコントロール部3は、ホストシステム装置
10と入出力バス7及び制御バス8を介してインタフェ
ースを行う。制御部4は、ホストシステム装置10から
のコマンドに従って入出力コントロール部2、ロジック
コントロール部3、バッファ部5及びメモリ部6の制御
を行う。
【0020】入出力バス7は、アドレスバス及びデータ
バスとして共有されるバスであり、制御バス8は、チッ
プセレクト信号CS#、アウトプットイネーブル信号O
E#、ライトイネーブル信号WE#、リセット信号RE
S及びクロック信号CLK等の各制御信号をホストシス
テム装置10から入力するためのそれぞれの信号線と、
半導体記憶装置1がレディ状態であるか否かを示す状態
検出信号READYを半導体記憶装置1からホストシス
テム装置10へ出力するための信号線とで形成されてい
る。なお、各信号を示す符号の#は、信号レベルの反転
を示すものであり、Lowアクティブであることを示し
ている。
バスとして共有されるバスであり、制御バス8は、チッ
プセレクト信号CS#、アウトプットイネーブル信号O
E#、ライトイネーブル信号WE#、リセット信号RE
S及びクロック信号CLK等の各制御信号をホストシス
テム装置10から入力するためのそれぞれの信号線と、
半導体記憶装置1がレディ状態であるか否かを示す状態
検出信号READYを半導体記憶装置1からホストシス
テム装置10へ出力するための信号線とで形成されてい
る。なお、各信号を示す符号の#は、信号レベルの反転
を示すものであり、Lowアクティブであることを示し
ている。
【0021】入出力コントロール部2は、入出力バス7
を介してホストシステム装置10から入力されたコマン
ドを制御部4に、メモリ部6に格納するデータをバッフ
ァ部5にそれぞれ出力し、バッファ部5を介してメモリ
部6から読み出されたデータを、入出力バス7を介して
ホストシステム装置10に出力する。ロジックコントロ
ール部3は、入出力バス7を介して入力されたアドレス
データ、及び制御バス8を介して入力された制御信号を
制御部4に出力すると共に、制御部4から入力されたデ
バイス状態を示す信号を制御バス8を介してホストシス
テム装置10に出力する。
を介してホストシステム装置10から入力されたコマン
ドを制御部4に、メモリ部6に格納するデータをバッフ
ァ部5にそれぞれ出力し、バッファ部5を介してメモリ
部6から読み出されたデータを、入出力バス7を介して
ホストシステム装置10に出力する。ロジックコントロ
ール部3は、入出力バス7を介して入力されたアドレス
データ、及び制御バス8を介して入力された制御信号を
制御部4に出力すると共に、制御部4から入力されたデ
バイス状態を示す信号を制御バス8を介してホストシス
テム装置10に出力する。
【0022】制御部4は、ホストシステム装置10から
のメモリ部6に対するデータ読み出し又はデータ書き込
み等を指令するコマンドと、アドレスデータ等の上記各
制御信号に応じてメモリ部6を制御する。メモリ部6を
構成するフラッシュメモリは、データを8ビット又は1
6ビット単位でしか書き込み又は読み出しができないの
に対して、ホストシステム装置10とは512バイト単
位でデータのやりとりを行う必要があるため、制御部4
は、バッファ部5をキャッシュメモリとして使用する。
のメモリ部6に対するデータ読み出し又はデータ書き込
み等を指令するコマンドと、アドレスデータ等の上記各
制御信号に応じてメモリ部6を制御する。メモリ部6を
構成するフラッシュメモリは、データを8ビット又は1
6ビット単位でしか書き込み又は読み出しができないの
に対して、ホストシステム装置10とは512バイト単
位でデータのやりとりを行う必要があるため、制御部4
は、バッファ部5をキャッシュメモリとして使用する。
【0023】メモリ部6は、AND型のフラッシュメモ
リで形成されており、該AND型のフラッシュメモリ
は、従来、セクタ単位でしかデータ転送を行うことがで
きなかったがクラスタ単位でデータ転送を行うことがで
きるようにしたものである。このことから、バッファ部
5は1クラスタのメモリ容量を備え、制御部4は、バッ
ファ部5をメモリ部6のクラスタと同じ構成になるよう
に各セクタ及びセクタ管理領域を割り当てて使用する。
図2は、メモリ部6におけるメモリ空間の例を示した図
である。図2において、メモリ部6は、クラスタA1〜
Am(mは自然数)で形成されており、該各クラスタご
とにアドレスが設けられている。
リで形成されており、該AND型のフラッシュメモリ
は、従来、セクタ単位でしかデータ転送を行うことがで
きなかったがクラスタ単位でデータ転送を行うことがで
きるようにしたものである。このことから、バッファ部
5は1クラスタのメモリ容量を備え、制御部4は、バッ
ファ部5をメモリ部6のクラスタと同じ構成になるよう
に各セクタ及びセクタ管理領域を割り当てて使用する。
図2は、メモリ部6におけるメモリ空間の例を示した図
である。図2において、メモリ部6は、クラスタA1〜
Am(mは自然数)で形成されており、該各クラスタご
とにアドレスが設けられている。
【0024】クラスタA1〜Amは、それぞれセクタB
1〜Bn(nは自然数)と該各セクタB1〜Bnごとに
設けられたセクタ管理領域C1〜Cnとで形成されてい
る。該セクタ管理領域C1〜Cnは、対応するセクタB
1〜Bnに関する情報を格納する領域であり、対応する
セクタB1〜Bnの後ろにそれぞれ続いて設けられてい
る。このことから、制御部4は、メモリ部6のクラスタ
A1〜Amと同様に、バッファ部5がセクタB1〜Bn
と該各セクタB1〜Bnごとに設けられたセクタ管理領
域C1〜Cnとで構成されているようにして使用する。
1〜Bn(nは自然数)と該各セクタB1〜Bnごとに
設けられたセクタ管理領域C1〜Cnとで形成されてい
る。該セクタ管理領域C1〜Cnは、対応するセクタB
1〜Bnに関する情報を格納する領域であり、対応する
セクタB1〜Bnの後ろにそれぞれ続いて設けられてい
る。このことから、制御部4は、メモリ部6のクラスタ
A1〜Amと同様に、バッファ部5がセクタB1〜Bn
と該各セクタB1〜Bnごとに設けられたセクタ管理領
域C1〜Cnとで構成されているようにして使用する。
【0025】ここで、ホストシステム装置10から入力
されるアドレスデータにおいて、オフセット値と呼ばれ
る最下位から所定のビット数例えば3〜4ビットで、セ
クタB1〜Bnのアドレスを示す。このように、制御部
4は、ホストシステム装置10から入力されたアドレス
データが示すメモリ部6のクラスタアドレスに対して、
ホストシステム装置10から入力されるコマンドに従っ
てクラスタ単位でデータの読み出し、書き込み及び消去
を行う。
されるアドレスデータにおいて、オフセット値と呼ばれ
る最下位から所定のビット数例えば3〜4ビットで、セ
クタB1〜Bnのアドレスを示す。このように、制御部
4は、ホストシステム装置10から入力されたアドレス
データが示すメモリ部6のクラスタアドレスに対して、
ホストシステム装置10から入力されるコマンドに従っ
てクラスタ単位でデータの読み出し、書き込み及び消去
を行う。
【0026】上記のような構成において、メモリ部6に
格納されたデータを読み出す動作について説明する。図
3は、図1で示した半導体記憶装置1におけるデータ読
み出し時の動作例を示したフローチャートであり、図3
では、ホストシステム装置10から指定されたセクタ
(セクタ管理領域も含む)を読み出す場合の動作を示し
ている。図3において、最初にステップS1で、ホスト
システム装置10は、データ読み出しを行う所望のセク
タを示すアドレスデータを入出力バス7を介してロジッ
クコントロール部3に出力し、更にロジックコントロー
ル部3は、入力されたアドレスデータを制御部4に出力
する。
格納されたデータを読み出す動作について説明する。図
3は、図1で示した半導体記憶装置1におけるデータ読
み出し時の動作例を示したフローチャートであり、図3
では、ホストシステム装置10から指定されたセクタ
(セクタ管理領域も含む)を読み出す場合の動作を示し
ている。図3において、最初にステップS1で、ホスト
システム装置10は、データ読み出しを行う所望のセク
タを示すアドレスデータを入出力バス7を介してロジッ
クコントロール部3に出力し、更にロジックコントロー
ル部3は、入力されたアドレスデータを制御部4に出力
する。
【0027】次に、ステップS2で、ホストシステム装
置10は、所望のセクタ及び該セクタのセクタ管理領域
を読み出すように所定のセクタリードコマンドを入出力
バス7を介して入出力コントロール部2に出力すると共
に、各制御信号を制御バス8を介してそれぞれロジック
コントロール部3に出力する。入出力コントロール部2
は、入力されたセクタリードコマンドを制御部4に出力
すると共に、ロジックコントロール部3は入力された各
制御信号を制御部4にそれぞれ出力して、ステップS3
に進む。
置10は、所望のセクタ及び該セクタのセクタ管理領域
を読み出すように所定のセクタリードコマンドを入出力
バス7を介して入出力コントロール部2に出力すると共
に、各制御信号を制御バス8を介してそれぞれロジック
コントロール部3に出力する。入出力コントロール部2
は、入力されたセクタリードコマンドを制御部4に出力
すると共に、ロジックコントロール部3は入力された各
制御信号を制御部4にそれぞれ出力して、ステップS3
に進む。
【0028】ステップS3において、制御部4は、入出
力コントロール部2から入力されたコマンドがセクタリ
ードコマンドであることを認識し、ホストシステム装置
10から指定されたセクタを有するクラスタをメモリ部
6から読み出してバッファ部5に格納する。次に、ステ
ップS4で、制御部4は、バッファ部5に格納したクラ
スタから、ホストシステム装置10より指定されたセク
タ及び該セクタのセクタ管理領域を読み出して、入出力
コントロール部2及び入出力バス7を介してホストシス
テム装置10に出力し、本フローは終了する。
力コントロール部2から入力されたコマンドがセクタリ
ードコマンドであることを認識し、ホストシステム装置
10から指定されたセクタを有するクラスタをメモリ部
6から読み出してバッファ部5に格納する。次に、ステ
ップS4で、制御部4は、バッファ部5に格納したクラ
スタから、ホストシステム装置10より指定されたセク
タ及び該セクタのセクタ管理領域を読み出して、入出力
コントロール部2及び入出力バス7を介してホストシス
テム装置10に出力し、本フローは終了する。
【0029】図3では、指定されたセクタをセクタ管理
領域と共に読み出す場合を示したが、ホストシステム装
置10からのセクタリードコマンドがセクタ管理領域を
含んでいない場合、図3のステップS4でホストシステ
ム装置10から指定されたセクタのみを読み出すように
する。
領域と共に読み出す場合を示したが、ホストシステム装
置10からのセクタリードコマンドがセクタ管理領域を
含んでいない場合、図3のステップS4でホストシステ
ム装置10から指定されたセクタのみを読み出すように
する。
【0030】次に、所望のセクタ管理領域を読み出す場
合における半導体記憶装置1の動作例を図4のフローチ
ャートを用いて説明する。図4において、ステップS1
1で、ホストシステム装置10は、データ読み出しを行
う所望のセクタ管理領域が付加されているセクタのアド
レスデータを入出力バス7を介してロジックコントロー
ル部3に出力し、更にロジックコントロール部3は、入
力されたアドレスデータを制御部4に出力する。
合における半導体記憶装置1の動作例を図4のフローチ
ャートを用いて説明する。図4において、ステップS1
1で、ホストシステム装置10は、データ読み出しを行
う所望のセクタ管理領域が付加されているセクタのアド
レスデータを入出力バス7を介してロジックコントロー
ル部3に出力し、更にロジックコントロール部3は、入
力されたアドレスデータを制御部4に出力する。
【0031】次に、ステップS12で、ホストシステム
装置10は、所望のセクタ管理領域を読み出すように所
定のセクタ管理領域リードコマンドを入出力バス7を介
して入出力コントロール部2に出力すると共に、各制御
信号を制御バス8を介してそれぞれロジックコントロー
ル部3に出力する。入出力コントロール部2は、入力さ
れたセクタ管理領域リードコマンドを制御部4に出力す
ると共に、ロジックコントロール部3は入力された各制
御信号を制御部4にそれぞれ出力して、ステップS13
に進む。
装置10は、所望のセクタ管理領域を読み出すように所
定のセクタ管理領域リードコマンドを入出力バス7を介
して入出力コントロール部2に出力すると共に、各制御
信号を制御バス8を介してそれぞれロジックコントロー
ル部3に出力する。入出力コントロール部2は、入力さ
れたセクタ管理領域リードコマンドを制御部4に出力す
ると共に、ロジックコントロール部3は入力された各制
御信号を制御部4にそれぞれ出力して、ステップS13
に進む。
【0032】ステップS13において、制御部4は、入
出力コントロール部2から入力されたコマンドがセクタ
管理領域リードコマンドであることを認識し、ホストシ
ステム装置10から指定されたセクタを有するクラスタ
をメモリ部6から読み出してバッファ部5に格納する。
次に、ステップS14で、制御部4は、バッファ部5に
格納したクラスタから、ホストシステム装置10より指
定されたセクタ管理領域を読み出して、入出力コントロ
ール部2及び入出力バス7を介してホストシステム装置
10に出力し、本フローは終了する。
出力コントロール部2から入力されたコマンドがセクタ
管理領域リードコマンドであることを認識し、ホストシ
ステム装置10から指定されたセクタを有するクラスタ
をメモリ部6から読み出してバッファ部5に格納する。
次に、ステップS14で、制御部4は、バッファ部5に
格納したクラスタから、ホストシステム装置10より指
定されたセクタ管理領域を読み出して、入出力コントロ
ール部2及び入出力バス7を介してホストシステム装置
10に出力し、本フローは終了する。
【0033】次に、クラスタ内における任意の連続した
複数のセクタ(セクタ管理領域を含む)を読み出す場合
における、半導体記憶装置1の動作例を図5のフローチ
ャートを用いて説明する。図5において、ステップS2
1で、ホストシステム装置10は、クラスタ内のデータ
読み出しを行う所望の連続したセクタにおける先頭のセ
クタのアドレスデータを入出力バス7を介してロジック
コントロール部3に出力し、更にロジックコントロール
部3は、入力されたアドレスデータを制御部4に出力す
る。
複数のセクタ(セクタ管理領域を含む)を読み出す場合
における、半導体記憶装置1の動作例を図5のフローチ
ャートを用いて説明する。図5において、ステップS2
1で、ホストシステム装置10は、クラスタ内のデータ
読み出しを行う所望の連続したセクタにおける先頭のセ
クタのアドレスデータを入出力バス7を介してロジック
コントロール部3に出力し、更にロジックコントロール
部3は、入力されたアドレスデータを制御部4に出力す
る。
【0034】次に、ステップS22で、ホストシステム
装置10は、データ読み出しを行うセクタ数を入出力バ
ス7を介して入出力コントロール部2に出力し、更に入
出力コントロール部2は、入力されたセクタ数を制御部
4に出力し、ステップS23に進む。ステップS23に
おいて、ホストシステム装置10は、クラスタ内の所望
の連続した各セクタをそれぞれのセクタ管理領域と共に
読み出すように所定の連続セクタリードコマンドを入出
力バス7を介して入出力コントロール部2に出力すると
共に、各制御信号を制御バス8を介してそれぞれロジッ
クコントロール部3に出力する。入出力コントロール部
2は、入力された連続セクタリードコマンドを制御部4
に出力すると共に、ロジックコントロール部3は入力さ
れた各制御信号を制御部4にそれぞれ出力して、ステッ
プS24に進む。
装置10は、データ読み出しを行うセクタ数を入出力バ
ス7を介して入出力コントロール部2に出力し、更に入
出力コントロール部2は、入力されたセクタ数を制御部
4に出力し、ステップS23に進む。ステップS23に
おいて、ホストシステム装置10は、クラスタ内の所望
の連続した各セクタをそれぞれのセクタ管理領域と共に
読み出すように所定の連続セクタリードコマンドを入出
力バス7を介して入出力コントロール部2に出力すると
共に、各制御信号を制御バス8を介してそれぞれロジッ
クコントロール部3に出力する。入出力コントロール部
2は、入力された連続セクタリードコマンドを制御部4
に出力すると共に、ロジックコントロール部3は入力さ
れた各制御信号を制御部4にそれぞれ出力して、ステッ
プS24に進む。
【0035】ステップS24において、制御部4は、入
出力コントロール部2から入力されたコマンドが連続セ
クタリードコマンドであることを認識し、ホストシステ
ム装置10から指定されたセクタを有するクラスタをメ
モリ部6から読み出してバッファ部5に格納する。次
に、ステップS25で、制御部4は、バッファ部5に格
納したクラスタから、ホストシステム装置10より指定
された先頭のセクタアドレス及びセクタ数から、連続し
たセクタをそれぞれのセクタ管理領域と共に読み出し
て、入出力コントロール部2及び入出力バス7を介して
ホストシステム装置10に出力し、本フローは終了す
る。
出力コントロール部2から入力されたコマンドが連続セ
クタリードコマンドであることを認識し、ホストシステ
ム装置10から指定されたセクタを有するクラスタをメ
モリ部6から読み出してバッファ部5に格納する。次
に、ステップS25で、制御部4は、バッファ部5に格
納したクラスタから、ホストシステム装置10より指定
された先頭のセクタアドレス及びセクタ数から、連続し
たセクタをそれぞれのセクタ管理領域と共に読み出し
て、入出力コントロール部2及び入出力バス7を介して
ホストシステム装置10に出力し、本フローは終了す
る。
【0036】次に、クラスタを読み出す場合における半
導体記憶装置1の動作例を図6のフローチャートを用い
て説明する。図6において、最初にステップS31で、
ホストシステム装置10は、データ読み出しを行う所望
のクラスタを示すアドレスデータを入出力バス7を介し
てロジックコントロール部3に出力し、更にロジックコ
ントロール部3は、入力されたアドレスデータを制御部
4に出力する。
導体記憶装置1の動作例を図6のフローチャートを用い
て説明する。図6において、最初にステップS31で、
ホストシステム装置10は、データ読み出しを行う所望
のクラスタを示すアドレスデータを入出力バス7を介し
てロジックコントロール部3に出力し、更にロジックコ
ントロール部3は、入力されたアドレスデータを制御部
4に出力する。
【0037】次に、ステップS32で、ホストシステム
装置10は、所望のクラスタを読み出すように所定のク
ラスタリードコマンドを入出力バス7を介して入出力コ
ントロール部2に出力すると共に、各制御信号を制御バ
ス8を介してそれぞれロジックコントロール部3に出力
する。入出力コントロール部2は、入力されたクラスタ
リードコマンドを制御部4に出力すると共に、ロジック
コントロール部3は入力された各制御信号を制御部4に
それぞれ出力して、ステップS33に進む。
装置10は、所望のクラスタを読み出すように所定のク
ラスタリードコマンドを入出力バス7を介して入出力コ
ントロール部2に出力すると共に、各制御信号を制御バ
ス8を介してそれぞれロジックコントロール部3に出力
する。入出力コントロール部2は、入力されたクラスタ
リードコマンドを制御部4に出力すると共に、ロジック
コントロール部3は入力された各制御信号を制御部4に
それぞれ出力して、ステップS33に進む。
【0038】ステップS33において、制御部4は、入
出力コントロール部2から入力されたコマンドがクラス
タリードコマンドであることを認識し、ホストシステム
装置10から指定されたクラスタをメモリ部6から読み
出してバッファ部5に格納する。次に、ステップS34
で、制御部4は、バッファ部5に格納したクラスタを読
み出して、入出力コントロール部2及び入出力バス7を
介してホストシステム装置10に出力し、本フローは終
了する。
出力コントロール部2から入力されたコマンドがクラス
タリードコマンドであることを認識し、ホストシステム
装置10から指定されたクラスタをメモリ部6から読み
出してバッファ部5に格納する。次に、ステップS34
で、制御部4は、バッファ部5に格納したクラスタを読
み出して、入出力コントロール部2及び入出力バス7を
介してホストシステム装置10に出力し、本フローは終
了する。
【0039】次に、メモリ部6にデータを書き込む動作
について説明する。図7は、図1で示した半導体記憶装
置1におけるデータ書き込み時の動作例を示したフロー
チャートであり、図7では、ホストシステム装置10か
ら指定されたセクタ(セクタ管理領域も含む)へデータ
を書き込む場合の動作を示している。図7において、最
初にステップS41で、ホストシステム装置10は、デ
ータ書き込みを行う所望のセクタを示すアドレスデータ
を入出力バス7を介してロジックコントロール部3に出
力し、更にロジックコントロール部3は、入力されたア
ドレスデータを制御部4に出力する。なお、この際、ホ
ストシステム装置10は、メモリ部6におけるデータが
書き込まれていないクラスタ内のセクタを選択してアド
レスデータを出力する。
について説明する。図7は、図1で示した半導体記憶装
置1におけるデータ書き込み時の動作例を示したフロー
チャートであり、図7では、ホストシステム装置10か
ら指定されたセクタ(セクタ管理領域も含む)へデータ
を書き込む場合の動作を示している。図7において、最
初にステップS41で、ホストシステム装置10は、デ
ータ書き込みを行う所望のセクタを示すアドレスデータ
を入出力バス7を介してロジックコントロール部3に出
力し、更にロジックコントロール部3は、入力されたア
ドレスデータを制御部4に出力する。なお、この際、ホ
ストシステム装置10は、メモリ部6におけるデータが
書き込まれていないクラスタ内のセクタを選択してアド
レスデータを出力する。
【0040】次に、ステップS42で、ホストシステム
装置10は、所望のセクタ及びそのセクタ管理領域にデ
ータ書き込みを行うように所定のセクタライトコマンド
を入出力バス7を介して入出力コントロール部2に出力
すると共に、各制御信号を制御バス8を介してそれぞれ
ロジックコントロール部3に出力する。入出力コントロ
ール部2は入力されたセクタライトコマンドを制御部4
に出力すると共に、ロジックコントロール部3は入力さ
れた各制御信号を制御部4にそれぞれ出力して、ステッ
プS43に進む。
装置10は、所望のセクタ及びそのセクタ管理領域にデ
ータ書き込みを行うように所定のセクタライトコマンド
を入出力バス7を介して入出力コントロール部2に出力
すると共に、各制御信号を制御バス8を介してそれぞれ
ロジックコントロール部3に出力する。入出力コントロ
ール部2は入力されたセクタライトコマンドを制御部4
に出力すると共に、ロジックコントロール部3は入力さ
れた各制御信号を制御部4にそれぞれ出力して、ステッ
プS43に進む。
【0041】次に、ステップS43で、制御部4は、入
出力コントロール部2から入力されたコマンドがセクタ
ライトコマンドであることを認識し、ホストシステム装
置10は、メモリ部6の所望のセクタに格納するデー
タ、及び該セクタのセクタ管理領域に格納するデータを
入出力バス7を介して入出力コントロール部2に出力し
て、ステップS44に進む。
出力コントロール部2から入力されたコマンドがセクタ
ライトコマンドであることを認識し、ホストシステム装
置10は、メモリ部6の所望のセクタに格納するデー
タ、及び該セクタのセクタ管理領域に格納するデータを
入出力バス7を介して入出力コントロール部2に出力し
て、ステップS44に進む。
【0042】ステップS44で、入出力コントロール部
2は、入力された各データをバッファ部5に出力する。
制御部4は、バッファ部5に対して、入出力コントロー
ル部2から出力された所望のセクタに格納するデータ
を、バッファ部5におけるステップS41で入力された
アドレスデータが示すセクタに格納させると共に、該セ
クタのセクタ管理領域に、入出力コントロール部2から
出力されたセクタ管理領域に格納するデータを格納し
て、ステップS45に進む。ステップS45において、
制御部4は、クラスタを形成しているバッファ部5のデ
ータを読み出して、メモリ部6のホストシステム装置1
0から指定されたクラスタに格納し、本フローは終了す
る。
2は、入力された各データをバッファ部5に出力する。
制御部4は、バッファ部5に対して、入出力コントロー
ル部2から出力された所望のセクタに格納するデータ
を、バッファ部5におけるステップS41で入力された
アドレスデータが示すセクタに格納させると共に、該セ
クタのセクタ管理領域に、入出力コントロール部2から
出力されたセクタ管理領域に格納するデータを格納し
て、ステップS45に進む。ステップS45において、
制御部4は、クラスタを形成しているバッファ部5のデ
ータを読み出して、メモリ部6のホストシステム装置1
0から指定されたクラスタに格納し、本フローは終了す
る。
【0043】図7では、ホストシステム装置10から指
定されたセクタにセクタ管理領域と共にデータ書き込み
を行う場合を示したが、ホストシステム装置10からの
セクタライトコマンドがセクタ管理領域を含んでいない
場合、バッファ部5の所望のセクタにのみデータが書き
込まれる以外は図7と同様であるのでその説明を省略す
る。
定されたセクタにセクタ管理領域と共にデータ書き込み
を行う場合を示したが、ホストシステム装置10からの
セクタライトコマンドがセクタ管理領域を含んでいない
場合、バッファ部5の所望のセクタにのみデータが書き
込まれる以外は図7と同様であるのでその説明を省略す
る。
【0044】次に、所望のセクタ管理領域にデータを書
き込む場合における半導体記憶装置1の動作例を図8の
フローチャートを用いて説明する。図8において、ステ
ップS51で、ホストシステム装置10は、データ書き
込みを行う所望のセクタ管理領域が付加されているセク
タのアドレスデータを入出力バス7を介してロジックコ
ントロール部3に出力し、更にロジックコントロール部
3は、入力されたアドレスデータを制御部4に出力す
る。なお、この際、ホストシステム装置10は、メモリ
部6におけるデータが書き込まれていないクラスタ内の
セクタを選択してアドレスデータを出力する。
き込む場合における半導体記憶装置1の動作例を図8の
フローチャートを用いて説明する。図8において、ステ
ップS51で、ホストシステム装置10は、データ書き
込みを行う所望のセクタ管理領域が付加されているセク
タのアドレスデータを入出力バス7を介してロジックコ
ントロール部3に出力し、更にロジックコントロール部
3は、入力されたアドレスデータを制御部4に出力す
る。なお、この際、ホストシステム装置10は、メモリ
部6におけるデータが書き込まれていないクラスタ内の
セクタを選択してアドレスデータを出力する。
【0045】次に、ステップS52で、ホストシステム
装置10は、所望のセクタ管理領域にデータ書き込みを
行うように所定のセクタ管理領域ライトコマンドを入出
力バス7を介して入出力コントロール部2に出力すると
共に、各制御信号を制御バス8を介してそれぞれロジッ
クコントロール部3に出力する。入出力コントロール部
2は、入力されたセクタ管理領域ライトコマンドを制御
部4に出力すると共に、ロジックコントロール部3は入
力された各制御信号を制御部4にそれぞれ出力して、ス
テップS53に進む。
装置10は、所望のセクタ管理領域にデータ書き込みを
行うように所定のセクタ管理領域ライトコマンドを入出
力バス7を介して入出力コントロール部2に出力すると
共に、各制御信号を制御バス8を介してそれぞれロジッ
クコントロール部3に出力する。入出力コントロール部
2は、入力されたセクタ管理領域ライトコマンドを制御
部4に出力すると共に、ロジックコントロール部3は入
力された各制御信号を制御部4にそれぞれ出力して、ス
テップS53に進む。
【0046】ステップS53において、制御部4は、入
出力コントロール部2から入力されたコマンドがセクタ
管理領域ライトコマンドであることを認識し、ホストシ
ステム装置10は、メモリ部6の所望のセクタ管理領域
に格納するデータを入出力バス7を介して入出力コント
ロール部2に出力して、ステップS54に進む。ステッ
プS54で、入出力コントロール部2は、入力されたデ
ータをバッファ部5に出力する。制御部4は、バッファ
部5に対して、入出力コントロール部2から出力された
所望のセクタ管理領域に格納するデータを、バッファ部
5におけるステップS51で入力されたアドレスデータ
が示すセクタのセクタ管理領域に格納して、ステップS
55に進む。ステップS55において、制御部4は、ク
ラスタを形成しているバッファ部5のデータを読み出し
て、メモリ部6のホストシステム装置10から指定され
たクラスタに格納し、本フローは終了する。
出力コントロール部2から入力されたコマンドがセクタ
管理領域ライトコマンドであることを認識し、ホストシ
ステム装置10は、メモリ部6の所望のセクタ管理領域
に格納するデータを入出力バス7を介して入出力コント
ロール部2に出力して、ステップS54に進む。ステッ
プS54で、入出力コントロール部2は、入力されたデ
ータをバッファ部5に出力する。制御部4は、バッファ
部5に対して、入出力コントロール部2から出力された
所望のセクタ管理領域に格納するデータを、バッファ部
5におけるステップS51で入力されたアドレスデータ
が示すセクタのセクタ管理領域に格納して、ステップS
55に進む。ステップS55において、制御部4は、ク
ラスタを形成しているバッファ部5のデータを読み出し
て、メモリ部6のホストシステム装置10から指定され
たクラスタに格納し、本フローは終了する。
【0047】次に、クラスタ内における任意の連続した
複数のセクタ(セクタ管理領域を含む)にデータ書き込
みを行う場合における、半導体記憶装置1の動作例を図
9のフローチャートを用いて説明する。図9において、
ステップS61で、ホストシステム装置10は、クラス
タ内のデータ書き込みを行う所望の連続したセクタにお
ける先頭のセクタのアドレスデータを入出力バス7を介
してロジックコントロール部3に出力し、更にロジック
コントロール部3は、入力されたアドレスデータを制御
部4に出力する。なお、この際、ホストシステム装置1
0は、メモリ部6におけるデータが書き込まれていない
クラスタ内のセクタを選択してアドレスデータを出力す
る。
複数のセクタ(セクタ管理領域を含む)にデータ書き込
みを行う場合における、半導体記憶装置1の動作例を図
9のフローチャートを用いて説明する。図9において、
ステップS61で、ホストシステム装置10は、クラス
タ内のデータ書き込みを行う所望の連続したセクタにお
ける先頭のセクタのアドレスデータを入出力バス7を介
してロジックコントロール部3に出力し、更にロジック
コントロール部3は、入力されたアドレスデータを制御
部4に出力する。なお、この際、ホストシステム装置1
0は、メモリ部6におけるデータが書き込まれていない
クラスタ内のセクタを選択してアドレスデータを出力す
る。
【0048】次に、ステップS62で、ホストシステム
装置10は、データ書き込みを行うセクタ数を入出力バ
ス7を介して入出力コントロール部2に出力し、更に入
出力コントロール部2は、入力されたセクタ数を制御部
4に出力し、ステップS63に進む。ステップS63に
おいて、ホストシステム装置10は、クラスタ内の所望
の連続した各セクタにそれぞれのセクタ管理領域と共に
データ書き込みを行うように所定の連続セクタライトコ
マンドを入出力バス7を介して入出力コントロール部2
に出力すると共に、各制御信号を制御バス8を介してそ
れぞれロジックコントロール部3に出力する。入出力コ
ントロール部2は、入力された連続セクタライトコマン
ドを制御部4に出力すると共に、ロジックコントロール
部3は入力された各制御信号を制御部4にそれぞれ出力
して、ステップS64に進む。
装置10は、データ書き込みを行うセクタ数を入出力バ
ス7を介して入出力コントロール部2に出力し、更に入
出力コントロール部2は、入力されたセクタ数を制御部
4に出力し、ステップS63に進む。ステップS63に
おいて、ホストシステム装置10は、クラスタ内の所望
の連続した各セクタにそれぞれのセクタ管理領域と共に
データ書き込みを行うように所定の連続セクタライトコ
マンドを入出力バス7を介して入出力コントロール部2
に出力すると共に、各制御信号を制御バス8を介してそ
れぞれロジックコントロール部3に出力する。入出力コ
ントロール部2は、入力された連続セクタライトコマン
ドを制御部4に出力すると共に、ロジックコントロール
部3は入力された各制御信号を制御部4にそれぞれ出力
して、ステップS64に進む。
【0049】ステップS64において、制御部4は、入
出力コントロール部2から入力されたコマンドが連続セ
クタライトコマンドであることを認識し、ホストシステ
ム装置10は、メモリ部6の所望の連続した各セクタに
格納するデータ、及び該各セクタのセクタ管理領域に格
納するデータを入出力バス7を介して入出力コントロー
ル部2に出力して、ステップS65に進む。
出力コントロール部2から入力されたコマンドが連続セ
クタライトコマンドであることを認識し、ホストシステ
ム装置10は、メモリ部6の所望の連続した各セクタに
格納するデータ、及び該各セクタのセクタ管理領域に格
納するデータを入出力バス7を介して入出力コントロー
ル部2に出力して、ステップS65に進む。
【0050】ステップS65で、入出力コントロール部
2は、入力された各データをバッファ部5に出力する。
制御部4は、バッファ部5に対して、入出力コントロー
ル部2から出力された所望の連続した各セクタに格納す
るデータを、バッファ部5におけるステップS61で入
力されたアドレスデータが示すセクタから順にステップ
S62で指定されたセクタ数に格納させると共に、該各
セクタのセクタ管理領域に入出力コントロール部2から
出力されたセクタ管理領域に格納するデータをそれぞれ
格納してステップS66に進む。ステップS66におい
て、制御部4は、クラスタを形成しているバッファ部5
のデータを読み出して、メモリ部6のホストシステム装
置10から指定されたクラスタに格納し、本フローは終
了する。
2は、入力された各データをバッファ部5に出力する。
制御部4は、バッファ部5に対して、入出力コントロー
ル部2から出力された所望の連続した各セクタに格納す
るデータを、バッファ部5におけるステップS61で入
力されたアドレスデータが示すセクタから順にステップ
S62で指定されたセクタ数に格納させると共に、該各
セクタのセクタ管理領域に入出力コントロール部2から
出力されたセクタ管理領域に格納するデータをそれぞれ
格納してステップS66に進む。ステップS66におい
て、制御部4は、クラスタを形成しているバッファ部5
のデータを読み出して、メモリ部6のホストシステム装
置10から指定されたクラスタに格納し、本フローは終
了する。
【0051】次に、所望のクラスタにデータを書き込む
場合における半導体記憶装置1の動作例を図10のフロ
ーチャートを用いて説明する。図10において、ステッ
プS71で、ホストシステム装置10は、データ書き込
みを行う所望のクラスタのアドレスデータを入出力バス
7を介してロジックコントロール部3に出力し、更にロ
ジックコントロール部3は、入力されたアドレスデータ
を制御部4に出力する。なお、この際、ホストシステム
装置10は、メモリ部6におけるデータが書き込まれて
いないクラスタを選択してアドレスデータを出力する。
場合における半導体記憶装置1の動作例を図10のフロ
ーチャートを用いて説明する。図10において、ステッ
プS71で、ホストシステム装置10は、データ書き込
みを行う所望のクラスタのアドレスデータを入出力バス
7を介してロジックコントロール部3に出力し、更にロ
ジックコントロール部3は、入力されたアドレスデータ
を制御部4に出力する。なお、この際、ホストシステム
装置10は、メモリ部6におけるデータが書き込まれて
いないクラスタを選択してアドレスデータを出力する。
【0052】次に、ステップS72で、ホストシステム
装置10は、所望のクラスタにデータ書き込みを行うよ
うに所定のクラスタライトコマンドを入出力バス7を介
して入出力コントロール部2に出力すると共に、各制御
信号を制御バス8を介してそれぞれロジックコントロー
ル部3に出力する。入出力コントロール部2は、入力さ
れたクラスタライトコマンドを制御部4に出力すると共
に、ロジックコントロール部3は入力された各制御信号
を制御部4にそれぞれ出力して、ステップS73に進
む。
装置10は、所望のクラスタにデータ書き込みを行うよ
うに所定のクラスタライトコマンドを入出力バス7を介
して入出力コントロール部2に出力すると共に、各制御
信号を制御バス8を介してそれぞれロジックコントロー
ル部3に出力する。入出力コントロール部2は、入力さ
れたクラスタライトコマンドを制御部4に出力すると共
に、ロジックコントロール部3は入力された各制御信号
を制御部4にそれぞれ出力して、ステップS73に進
む。
【0053】ステップS73において、制御部4は、入
出力コントロール部2から入力されたコマンドがクラス
タライトコマンドであることを認識し、ホストシステム
装置10は、メモリ部6の所望のクラスタに格納するデ
ータを入出力バス7を介して入出力コントロール部2に
出力して、ステップS74に進む。ステップS74で、
入出力コントロール部2は、入力されたデータをバッフ
ァ部5に出力する。制御部4は、バッファ部5に対し
て、入出力コントロール部2から出力された所望のクラ
スタに格納するデータをバッファ部5に格納して、ステ
ップS75に進む。ステップS75において、制御部4
は、クラスタを形成しているバッファ部5のデータを読
み出して、メモリ部6のホストシステム装置10から指
定されたクラスタに格納し、本フローは終了する。
出力コントロール部2から入力されたコマンドがクラス
タライトコマンドであることを認識し、ホストシステム
装置10は、メモリ部6の所望のクラスタに格納するデ
ータを入出力バス7を介して入出力コントロール部2に
出力して、ステップS74に進む。ステップS74で、
入出力コントロール部2は、入力されたデータをバッフ
ァ部5に出力する。制御部4は、バッファ部5に対し
て、入出力コントロール部2から出力された所望のクラ
スタに格納するデータをバッファ部5に格納して、ステ
ップS75に進む。ステップS75において、制御部4
は、クラスタを形成しているバッファ部5のデータを読
み出して、メモリ部6のホストシステム装置10から指
定されたクラスタに格納し、本フローは終了する。
【0054】次に、メモリ部6に格納されたデータを書
き換える動作について説明する。図11は、図1で示し
た半導体記憶装置1におけるデータ書き換え時の動作例
を示したフローチャートであり、図11では、ホストシ
ステム装置10から指定されたセクタ(セクタ管理領域
も含む)に対するデータの書き換えを行う場合の動作を
示している。図11において、最初にステップS81
で、ホストシステム装置10は、データ書き換えを行う
所望のセクタを示すアドレスデータを入出力バス7を介
してロジックコントロール部3に出力し、更にロジック
コントロール部3は、入力されたアドレスデータを制御
部4に出力する。
き換える動作について説明する。図11は、図1で示し
た半導体記憶装置1におけるデータ書き換え時の動作例
を示したフローチャートであり、図11では、ホストシ
ステム装置10から指定されたセクタ(セクタ管理領域
も含む)に対するデータの書き換えを行う場合の動作を
示している。図11において、最初にステップS81
で、ホストシステム装置10は、データ書き換えを行う
所望のセクタを示すアドレスデータを入出力バス7を介
してロジックコントロール部3に出力し、更にロジック
コントロール部3は、入力されたアドレスデータを制御
部4に出力する。
【0055】次に、ステップS82で、ホストシステム
装置10は、所望のセクタ及びそのセクタ管理領域のデ
ータ書き換えを行うように所定のセクタ書き換えコマン
ドを入出力バス7を介して入出力コントロール部2に出
力すると共に、各制御信号を制御バス8を介してそれぞ
れロジックコントロール部3に出力する。入出力コント
ロール部2は、入力されたセクタ書き換えコマンドを制
御部4に出力すると共に、ロジックコントロール部3は
入力された各制御信号を制御部4にそれぞれ出力して、
ステップS83に進む。
装置10は、所望のセクタ及びそのセクタ管理領域のデ
ータ書き換えを行うように所定のセクタ書き換えコマン
ドを入出力バス7を介して入出力コントロール部2に出
力すると共に、各制御信号を制御バス8を介してそれぞ
れロジックコントロール部3に出力する。入出力コント
ロール部2は、入力されたセクタ書き換えコマンドを制
御部4に出力すると共に、ロジックコントロール部3は
入力された各制御信号を制御部4にそれぞれ出力して、
ステップS83に進む。
【0056】ステップS83で、制御部4は、入出力コ
ントロール部2から入力されたコマンドがセクタ書き換
えコマンドであることを認識し、ホストシステム装置1
0から指定されたセクタを有するクラスタをメモリ部6
から読み出してバッファ部5に格納する。次に、ステッ
プS84で、制御部4は、バッファ部5へ読み出された
メモリ部6のクラスタを消去する。更に、ステップS8
5で、ホストシステム装置10は、メモリ部6の所望の
セクタを書き換えるデータ、及び該セクタのセクタ管理
領域を書き換えるデータを入出力バス7を介して入出力
コントロール部2に出力して、ステップS86に進む。
ントロール部2から入力されたコマンドがセクタ書き換
えコマンドであることを認識し、ホストシステム装置1
0から指定されたセクタを有するクラスタをメモリ部6
から読み出してバッファ部5に格納する。次に、ステッ
プS84で、制御部4は、バッファ部5へ読み出された
メモリ部6のクラスタを消去する。更に、ステップS8
5で、ホストシステム装置10は、メモリ部6の所望の
セクタを書き換えるデータ、及び該セクタのセクタ管理
領域を書き換えるデータを入出力バス7を介して入出力
コントロール部2に出力して、ステップS86に進む。
【0057】ステップS86で、入出力コントロール部
2は、入力された各データをバッファ部5に出力する。
制御部4は、バッファ部5に対して、バッファ部5にお
けるステップS81で入力されたアドレスデータが示す
セクタを、入出力コントロール部2から出力された所望
のセクタに格納するデータに書き換えると共に、該セク
タのセクタ管理領域を、入出力コントロール部2から出
力されたセクタ管理領域に格納するデータに書き換え
て、ステップS87に進む。ステップS87において、
制御部4は、クラスタを形成しているバッファ部5のデ
ータを読み出して、バッファ部5にデータを読み出した
メモリ部6の元のクラスタに格納し、本フローは終了す
る。
2は、入力された各データをバッファ部5に出力する。
制御部4は、バッファ部5に対して、バッファ部5にお
けるステップS81で入力されたアドレスデータが示す
セクタを、入出力コントロール部2から出力された所望
のセクタに格納するデータに書き換えると共に、該セク
タのセクタ管理領域を、入出力コントロール部2から出
力されたセクタ管理領域に格納するデータに書き換え
て、ステップS87に進む。ステップS87において、
制御部4は、クラスタを形成しているバッファ部5のデ
ータを読み出して、バッファ部5にデータを読み出した
メモリ部6の元のクラスタに格納し、本フローは終了す
る。
【0058】図11では、ホストシステム装置10から
指定されたセクタにセクタ管理領域と共にデータ書き換
えを行う場合を示したが、ホストシステム装置10から
のセクタライトコマンドがセクタ管理領域を含んでいな
い場合、バッファ部5の所望のセクタのみデータが書き
換えられる以外は図11と同様であるのでその説明を省
略する。
指定されたセクタにセクタ管理領域と共にデータ書き換
えを行う場合を示したが、ホストシステム装置10から
のセクタライトコマンドがセクタ管理領域を含んでいな
い場合、バッファ部5の所望のセクタのみデータが書き
換えられる以外は図11と同様であるのでその説明を省
略する。
【0059】次に、所望のセクタ管理領域のデータを書
き換える場合における半導体記憶装置1の動作例を図1
2のフローチャートを用いて説明する。図12におい
て、ステップS91で、ホストシステム装置10は、デ
ータ書き換えを行う所望のセクタ管理領域が付加されて
いるセクタのアドレスデータを入出力バス7を介してロ
ジックコントロール部3に出力し、更にロジックコント
ロール部3は、入力されたアドレスデータを制御部4に
出力する。
き換える場合における半導体記憶装置1の動作例を図1
2のフローチャートを用いて説明する。図12におい
て、ステップS91で、ホストシステム装置10は、デ
ータ書き換えを行う所望のセクタ管理領域が付加されて
いるセクタのアドレスデータを入出力バス7を介してロ
ジックコントロール部3に出力し、更にロジックコント
ロール部3は、入力されたアドレスデータを制御部4に
出力する。
【0060】次に、ステップS92で、ホストシステム
装置10は、所望のセクタ管理領域のデータ書き換えを
行うように所定のセクタ管理領域書き換えコマンドを入
出力バス7を介して入出力コントロール部2に出力する
と共に、各制御信号を制御バス8を介してそれぞれロジ
ックコントロール部3に出力する。入出力コントロール
部2は入力されたセクタ管理領域書き換えコマンドを制
御部4に出力すると共に、ロジックコントロール部3は
入力された各制御信号を制御部4にそれぞれ出力して、
ステップS93に進む。
装置10は、所望のセクタ管理領域のデータ書き換えを
行うように所定のセクタ管理領域書き換えコマンドを入
出力バス7を介して入出力コントロール部2に出力する
と共に、各制御信号を制御バス8を介してそれぞれロジ
ックコントロール部3に出力する。入出力コントロール
部2は入力されたセクタ管理領域書き換えコマンドを制
御部4に出力すると共に、ロジックコントロール部3は
入力された各制御信号を制御部4にそれぞれ出力して、
ステップS93に進む。
【0061】ステップS93で、制御部4は、入出力コ
ントロール部2から入力されたコマンドがセクタ管理領
域書き換えコマンドであることを認識し、ホストシステ
ム装置10から指定されたセクタを有するクラスタをメ
モリ部6から読み出してバッファ部5に格納する。次
に、ステップS94で、制御部4は、バッファ部5へ読
み出されたメモリ部6のクラスタを消去する。更に、ス
テップS95で、ホストシステム装置10は、メモリ部
6の所望のセクタ管理領域を書き換えるデータを入出力
バス7を介して入出力コントロール部2に出力して、ス
テップS96に進む。
ントロール部2から入力されたコマンドがセクタ管理領
域書き換えコマンドであることを認識し、ホストシステ
ム装置10から指定されたセクタを有するクラスタをメ
モリ部6から読み出してバッファ部5に格納する。次
に、ステップS94で、制御部4は、バッファ部5へ読
み出されたメモリ部6のクラスタを消去する。更に、ス
テップS95で、ホストシステム装置10は、メモリ部
6の所望のセクタ管理領域を書き換えるデータを入出力
バス7を介して入出力コントロール部2に出力して、ス
テップS96に進む。
【0062】ステップS96で、入出力コントロール部
2は、入力された各データをバッファ部5に出力する。
制御部4は、バッファ部5に対して、バッファ部5にお
けるステップS91で入力されたアドレスデータが示す
セクタのセクタ管理領域を、入出力コントロール部2か
ら出力された所望のセクタ管理領域に格納するデータに
書き換えて、ステップS97に進む。ステップS97に
おいて、制御部4は、クラスタを形成しているバッファ
部5のデータを読み出して、バッファ部5にデータを読
み出したメモリ部6の元のクラスタに格納し、本フロー
は終了する。
2は、入力された各データをバッファ部5に出力する。
制御部4は、バッファ部5に対して、バッファ部5にお
けるステップS91で入力されたアドレスデータが示す
セクタのセクタ管理領域を、入出力コントロール部2か
ら出力された所望のセクタ管理領域に格納するデータに
書き換えて、ステップS97に進む。ステップS97に
おいて、制御部4は、クラスタを形成しているバッファ
部5のデータを読み出して、バッファ部5にデータを読
み出したメモリ部6の元のクラスタに格納し、本フロー
は終了する。
【0063】次に、連続した複数のセクタの各データを
書き換える場合における半導体記憶装置10の動作例を
図13のフローチャートを用いて説明する。図13にお
いて、ステップS101で、ホストシステム装置10
は、クラスタ内のデータ書き込みを行う所望の連続した
セクタにおける先頭のセクタのアドレスデータを入出力
バス7を介してロジックコントロール部3に出力し、更
にロジックコントロール部3は、入力されたアドレスデ
ータを制御部4に出力する。
書き換える場合における半導体記憶装置10の動作例を
図13のフローチャートを用いて説明する。図13にお
いて、ステップS101で、ホストシステム装置10
は、クラスタ内のデータ書き込みを行う所望の連続した
セクタにおける先頭のセクタのアドレスデータを入出力
バス7を介してロジックコントロール部3に出力し、更
にロジックコントロール部3は、入力されたアドレスデ
ータを制御部4に出力する。
【0064】次に、ステップS102で、ホストシステ
ム装置10は、データの書き換えを行うセクタ数を入出
力バス7を介して入出力コントロール部2に出力し、更
に入出力コントロール部2は、入力されたセクタ数を制
御部4に出力し、ステップS103に進む。ステップS
103において、ホストシステム装置10は、クラスタ
内の所望の連続した各セクタにそれぞれのセクタ管理領
域と共にデータの書き換えを行うように所定の連続セク
タ書き換えコマンドを入出力バス7を介して入出力コン
トロール部2に出力すると共に、各制御信号を制御バス
8を介してそれぞれロジックコントロール部3に出力す
る。入出力コントロール部2は、入力された連続セクタ
書き換えコマンドを制御部4に出力すると共に、ロジッ
クコントロール部3は入力された各制御信号を制御部4
にそれぞれ出力して、ステップS104に進む。
ム装置10は、データの書き換えを行うセクタ数を入出
力バス7を介して入出力コントロール部2に出力し、更
に入出力コントロール部2は、入力されたセクタ数を制
御部4に出力し、ステップS103に進む。ステップS
103において、ホストシステム装置10は、クラスタ
内の所望の連続した各セクタにそれぞれのセクタ管理領
域と共にデータの書き換えを行うように所定の連続セク
タ書き換えコマンドを入出力バス7を介して入出力コン
トロール部2に出力すると共に、各制御信号を制御バス
8を介してそれぞれロジックコントロール部3に出力す
る。入出力コントロール部2は、入力された連続セクタ
書き換えコマンドを制御部4に出力すると共に、ロジッ
クコントロール部3は入力された各制御信号を制御部4
にそれぞれ出力して、ステップS104に進む。
【0065】ステップS104において、制御部4は、
入出力コントロール部2から入力されたコマンドが連続
セクタ書き換えコマンドであることを認識し、ホストシ
ステム装置10から指定されたセクタを有するクラスタ
をメモリ部6から読み出してバッファ部5に格納する。
次に、ステップS105で、制御部4は、バッファ部5
へ読み出されたメモリ部6のクラスタを消去する。更
に、ステップS106で、ホストシステム装置10は、
メモリ部6の所望の連続した各セクタを書き換えるデー
タ、及び該各セクタのセクタ管理領域を書き換えるデー
タを入出力バス7を介して入出力コントロール部2に出
力して、ステップS107に進む。
入出力コントロール部2から入力されたコマンドが連続
セクタ書き換えコマンドであることを認識し、ホストシ
ステム装置10から指定されたセクタを有するクラスタ
をメモリ部6から読み出してバッファ部5に格納する。
次に、ステップS105で、制御部4は、バッファ部5
へ読み出されたメモリ部6のクラスタを消去する。更
に、ステップS106で、ホストシステム装置10は、
メモリ部6の所望の連続した各セクタを書き換えるデー
タ、及び該各セクタのセクタ管理領域を書き換えるデー
タを入出力バス7を介して入出力コントロール部2に出
力して、ステップS107に進む。
【0066】ステップS107において、入出力コント
ロール部2は、入力された各データをバッファ部5に出
力する。制御部4は、バッファ部5に対して、バッファ
部5におけるステップS101で入力されたアドレスデ
ータが示すセクタから順にステップS102で指定され
たセクタ数までを、入出力コントロール部2から出力さ
れた所望の連続した各セクタに格納するデータに書き換
えると共に、該各セクタのセクタ管理領域を、入出力コ
ントロール部2から出力されたセクタ管理領域に格納す
るデータに書き換えて、ステップS108に進む。ステ
ップS108において、制御部4は、クラスタを形成し
ているバッファ部5のデータを読み出して、バッファ部
5にデータを読み出したメモリ部6の元のクラスタに格
納し、本フローは終了する。
ロール部2は、入力された各データをバッファ部5に出
力する。制御部4は、バッファ部5に対して、バッファ
部5におけるステップS101で入力されたアドレスデ
ータが示すセクタから順にステップS102で指定され
たセクタ数までを、入出力コントロール部2から出力さ
れた所望の連続した各セクタに格納するデータに書き換
えると共に、該各セクタのセクタ管理領域を、入出力コ
ントロール部2から出力されたセクタ管理領域に格納す
るデータに書き換えて、ステップS108に進む。ステ
ップS108において、制御部4は、クラスタを形成し
ているバッファ部5のデータを読み出して、バッファ部
5にデータを読み出したメモリ部6の元のクラスタに格
納し、本フローは終了する。
【0067】次に、所望のクラスタを書き換える場合に
おける半導体記憶装置1の動作例を図14のフローチャ
ートを用いて説明する。図14において、ステップS1
11で、ホストシステム装置10は、データの書き換え
を行う所望のクラスタのアドレスデータを入出力バス7
を介してロジックコントロール部3に出力し、更にロジ
ックコントロール部3は、入力されたアドレスデータを
制御部4に出力する。
おける半導体記憶装置1の動作例を図14のフローチャ
ートを用いて説明する。図14において、ステップS1
11で、ホストシステム装置10は、データの書き換え
を行う所望のクラスタのアドレスデータを入出力バス7
を介してロジックコントロール部3に出力し、更にロジ
ックコントロール部3は、入力されたアドレスデータを
制御部4に出力する。
【0068】次に、ステップS112で、ホストシステ
ム装置10は、所望のクラスタのデータ書き換えを行う
ように所定のクラスタ書き換えコマンドを入出力バス7
を介して入出力コントロール部2に出力すると共に、各
制御信号を制御バス8を介してそれぞれロジックコント
ロール部3に出力する。入出力コントロール部2は、入
力されたクラスタ書き換えコマンドを制御部4に出力す
ると共に、ロジックコントロール部3は入力された各制
御信号を制御部4にそれぞれ出力して、ステップS11
3に進む。
ム装置10は、所望のクラスタのデータ書き換えを行う
ように所定のクラスタ書き換えコマンドを入出力バス7
を介して入出力コントロール部2に出力すると共に、各
制御信号を制御バス8を介してそれぞれロジックコント
ロール部3に出力する。入出力コントロール部2は、入
力されたクラスタ書き換えコマンドを制御部4に出力す
ると共に、ロジックコントロール部3は入力された各制
御信号を制御部4にそれぞれ出力して、ステップS11
3に進む。
【0069】ステップS113において、制御部4は、
入出力コントロール部2から入力されたコマンドがクラ
スタ書き換えコマンドであることを認識し、ホストシス
テム装置10から指定されたクラスタをメモリ部6から
読み出してバッファ部5に格納する。次に、ステップS
114で、制御部4は、読み出されたメモリ部6のクラ
スタを消去する。次に、ステップS115で、ホストシ
ステム装置10は、メモリ部6の所望のクラスタに格納
するデータを入出力バス7を介して入出力コントロール
部2に出力して、ステップS116に進む。
入出力コントロール部2から入力されたコマンドがクラ
スタ書き換えコマンドであることを認識し、ホストシス
テム装置10から指定されたクラスタをメモリ部6から
読み出してバッファ部5に格納する。次に、ステップS
114で、制御部4は、読み出されたメモリ部6のクラ
スタを消去する。次に、ステップS115で、ホストシ
ステム装置10は、メモリ部6の所望のクラスタに格納
するデータを入出力バス7を介して入出力コントロール
部2に出力して、ステップS116に進む。
【0070】ステップS116で、入出力コントロール
部2は、入力されたデータをバッファ部5に出力する。
制御部4は、バッファ部5に格納されたクラスタを、入
出力コントロール部2から出力された所望のクラスタに
格納するデータに書き換えて、ステップS117に進
む。ステップS117において、制御部4は、クラスタ
を形成しているバッファ部5のデータを読み出して、バ
ッファ部5にデータを読み出したメモリ部6の元のクラ
スタに格納し、本フローは終了する。
部2は、入力されたデータをバッファ部5に出力する。
制御部4は、バッファ部5に格納されたクラスタを、入
出力コントロール部2から出力された所望のクラスタに
格納するデータに書き換えて、ステップS117に進
む。ステップS117において、制御部4は、クラスタ
を形成しているバッファ部5のデータを読み出して、バ
ッファ部5にデータを読み出したメモリ部6の元のクラ
スタに格納し、本フローは終了する。
【0071】このように、本発明の実施の形態1におけ
る半導体記憶装置は、メモリ部6がクラスタ単位でデー
タ転送を行うことができるAND型のフラッシュメモリ
で形成され、キャッシュメモリの働きをするバッファ部
5とメモリ部6との間でのデータ転送をクラスタ単位で
行うようにした。このことから、セクタ単位でデータ転
送を行った場合と比較して、データ転送時のオーバヘッ
ドを減少させて、データ転送速度の低下を減少させるこ
とができる。
る半導体記憶装置は、メモリ部6がクラスタ単位でデー
タ転送を行うことができるAND型のフラッシュメモリ
で形成され、キャッシュメモリの働きをするバッファ部
5とメモリ部6との間でのデータ転送をクラスタ単位で
行うようにした。このことから、セクタ単位でデータ転
送を行った場合と比較して、データ転送時のオーバヘッ
ドを減少させて、データ転送速度の低下を減少させるこ
とができる。
【0072】
【発明の効果】請求項1に係る半導体記憶装置は、メモ
リ部がクラスタ単位でデータ転送を行うことができ、キ
ャッシュメモリの働きをするバッファ部とメモリ部との
間でのデータ転送をクラスタ単位で行うようにした。こ
のことから、セクタ単位でデータ転送を行った場合と比
較して、データ転送時のオーバヘッドを減少させて、デ
ータ転送速度の低下を減少させることができる。
リ部がクラスタ単位でデータ転送を行うことができ、キ
ャッシュメモリの働きをするバッファ部とメモリ部との
間でのデータ転送をクラスタ単位で行うようにした。こ
のことから、セクタ単位でデータ転送を行った場合と比
較して、データ転送時のオーバヘッドを減少させて、デ
ータ転送速度の低下を減少させることができる。
【0073】請求項2に係る半導体記憶装置は、請求項
1において、具体的には、メモリ部から所望のデータを
読み出す場合、該所望のデータが格納されたメモリ部の
クラスタを読み出してバッファ部に格納した後、バッフ
ァ部から上記所望のデータを読み出してホストシステム
装置に出力するようにした。このことから、データ読み
出し時において、セクタ単位でデータ読み出しを行った
場合と比較して、データ読み出し時のオーバヘッドを減
少させて、データ読み出し速度の低下を減少させること
ができる。
1において、具体的には、メモリ部から所望のデータを
読み出す場合、該所望のデータが格納されたメモリ部の
クラスタを読み出してバッファ部に格納した後、バッフ
ァ部から上記所望のデータを読み出してホストシステム
装置に出力するようにした。このことから、データ読み
出し時において、セクタ単位でデータ読み出しを行った
場合と比較して、データ読み出し時のオーバヘッドを減
少させて、データ読み出し速度の低下を減少させること
ができる。
【0074】請求項3に係る半導体記憶装置は、請求項
1又は請求項2において、具体的には、メモリ部の空き
領域にデータを書き込む場合、ホストシステム装置から
入力されたデータを、ホストシステム装置から指定され
たアドレスに対応させたバッファ部のアドレスに格納し
た後、該バッファ部に形成されたクラスタを読み出し
て、ホストシステム装置から指定されたメモリ部のクラ
スタに格納するようにした。このことから、データ書き
込み時において、セクタ単位でデータ書き込みを行った
場合と比較して、データ書き込み時のオーバヘッドを減
少させて、データ書き込み速度の低下を減少させること
ができる。
1又は請求項2において、具体的には、メモリ部の空き
領域にデータを書き込む場合、ホストシステム装置から
入力されたデータを、ホストシステム装置から指定され
たアドレスに対応させたバッファ部のアドレスに格納し
た後、該バッファ部に形成されたクラスタを読み出し
て、ホストシステム装置から指定されたメモリ部のクラ
スタに格納するようにした。このことから、データ書き
込み時において、セクタ単位でデータ書き込みを行った
場合と比較して、データ書き込み時のオーバヘッドを減
少させて、データ書き込み速度の低下を減少させること
ができる。
【0075】請求項4に係る半導体記憶装置は、請求項
1から請求項3において、具体的には、メモリ部に格納
されているデータを書き換える場合、書き換えを行う所
望のデータが格納されたメモリ部のクラスタを読み出し
てバッファ部に格納すると共に読み出したメモリ部のク
ラスタを消去し、ホストシステム装置から指定されたメ
モリ部のアドレスに対応するバッファ部のクラスタ内の
データを、ホストシステム装置から入力されたデータに
書き換えた後、該バッファ部に形成されたクラスタを読
み出して、上記消去したメモリ部のクラスタに格納する
ようにした。このことから、データ書き換え時におい
て、セクタ単位でデータ書き換えを行った場合と比較し
て、データ書き換え時のオーバヘッドを減少させて、デ
ータ書き換え速度の低下を減少させることができる。
1から請求項3において、具体的には、メモリ部に格納
されているデータを書き換える場合、書き換えを行う所
望のデータが格納されたメモリ部のクラスタを読み出し
てバッファ部に格納すると共に読み出したメモリ部のク
ラスタを消去し、ホストシステム装置から指定されたメ
モリ部のアドレスに対応するバッファ部のクラスタ内の
データを、ホストシステム装置から入力されたデータに
書き換えた後、該バッファ部に形成されたクラスタを読
み出して、上記消去したメモリ部のクラスタに格納する
ようにした。このことから、データ書き換え時におい
て、セクタ単位でデータ書き換えを行った場合と比較し
て、データ書き換え時のオーバヘッドを減少させて、デ
ータ書き換え速度の低下を減少させることができる。
【0076】請求項5に係る半導体記憶装置は、請求項
1から請求項4において、バッファ部は、メモリ部の1
クラスタ分のメモリ容量を有するようにした。このこと
から、バッファ部をメモリ部のクラスタと同じ構成にな
るように各セクタ及びセクタ管理領域を割り当てて使用
することにより、バッファ部とメモリ部との間でクラス
タ単位のデータ転送を容易に行うことができる。
1から請求項4において、バッファ部は、メモリ部の1
クラスタ分のメモリ容量を有するようにした。このこと
から、バッファ部をメモリ部のクラスタと同じ構成にな
るように各セクタ及びセクタ管理領域を割り当てて使用
することにより、バッファ部とメモリ部との間でクラス
タ単位のデータ転送を容易に行うことができる。
【0077】請求項6に係る半導体記憶装置は、請求項
1から請求項5において、メモリ部は、AND型のフラ
ッシュメモリで形成されるようにした。このことから、
AND型のフラッシュメモリにおいて、クラスタ単位で
データ転送を行うことができ、セクタ単位でデータ転送
を行った場合と比較して、データ転送時のオーバヘッド
を減少させて、データ転送速度の低下を減少させること
ができる。
1から請求項5において、メモリ部は、AND型のフラ
ッシュメモリで形成されるようにした。このことから、
AND型のフラッシュメモリにおいて、クラスタ単位で
データ転送を行うことができ、セクタ単位でデータ転送
を行った場合と比較して、データ転送時のオーバヘッド
を減少させて、データ転送速度の低下を減少させること
ができる。
【0078】請求項7に係るデータ管理方法は、メモリ
部から所望のデータを読み出す場合、該所望のデータが
格納されたメモリ部のクラスタを読み出してバッファ部
に格納した後、バッファ部から上記所望のデータを読み
出してホストシステム装置に出力するようにした。この
ことから、データ読み出し時において、セクタ単位でデ
ータ読み出しを行った場合と比較して、データ読み出し
時のオーバヘッドを減少させて、データ読み出し速度の
低下を減少させることができる。
部から所望のデータを読み出す場合、該所望のデータが
格納されたメモリ部のクラスタを読み出してバッファ部
に格納した後、バッファ部から上記所望のデータを読み
出してホストシステム装置に出力するようにした。この
ことから、データ読み出し時において、セクタ単位でデ
ータ読み出しを行った場合と比較して、データ読み出し
時のオーバヘッドを減少させて、データ読み出し速度の
低下を減少させることができる。
【0079】請求項8に係るデータ管理方法は、請求項
7において、メモリ部の空き領域にデータを書き込む場
合、ホストシステム装置から入力されたデータを、ホス
トシステム装置から指定されたアドレスに対応させたバ
ッファ部のアドレスに格納した後、該バッファ部に形成
されたクラスタを読み出して、ホストシステム装置から
指定されたメモリ部のクラスタに格納するようにした。
このことから、データ書き込み時において、セクタ単位
でデータ書き込みを行った場合と比較して、データ書き
込み時のオーバヘッドを減少させて、データ書き込み速
度の低下を減少させることができる。
7において、メモリ部の空き領域にデータを書き込む場
合、ホストシステム装置から入力されたデータを、ホス
トシステム装置から指定されたアドレスに対応させたバ
ッファ部のアドレスに格納した後、該バッファ部に形成
されたクラスタを読み出して、ホストシステム装置から
指定されたメモリ部のクラスタに格納するようにした。
このことから、データ書き込み時において、セクタ単位
でデータ書き込みを行った場合と比較して、データ書き
込み時のオーバヘッドを減少させて、データ書き込み速
度の低下を減少させることができる。
【0080】請求項9に係るデータ管理方法は、請求項
7又は請求項8において、メモリ部に格納されているデ
ータを書き換える場合、書き換えを行う所望のデータが
格納されたメモリ部のクラスタを読み出してバッファ部
に格納すると共に読み出したメモリ部のクラスタを消去
し、ホストシステム装置から指定されたメモリ部のアド
レスに対応するバッファ部のクラスタ内のデータを、ホ
ストシステム装置から入力されたデータに書き換えた
後、該バッファ部に形成されたクラスタを読み出して、
上記消去したメモリ部のクラスタに格納するようにし
た。このことから、データ書き換え時において、セクタ
単位でデータ書き換えを行った場合と比較して、データ
書き換え時のオーバヘッドを減少させて、データ書き換
え速度の低下を減少させることができる。
7又は請求項8において、メモリ部に格納されているデ
ータを書き換える場合、書き換えを行う所望のデータが
格納されたメモリ部のクラスタを読み出してバッファ部
に格納すると共に読み出したメモリ部のクラスタを消去
し、ホストシステム装置から指定されたメモリ部のアド
レスに対応するバッファ部のクラスタ内のデータを、ホ
ストシステム装置から入力されたデータに書き換えた
後、該バッファ部に形成されたクラスタを読み出して、
上記消去したメモリ部のクラスタに格納するようにし
た。このことから、データ書き換え時において、セクタ
単位でデータ書き換えを行った場合と比較して、データ
書き換え時のオーバヘッドを減少させて、データ書き換
え速度の低下を減少させることができる。
【図1】 本発明の実施の形態1における半導体記憶装
置の例を示した概略のブロック図である。
置の例を示した概略のブロック図である。
【図2】 図1で示したメモリ部6におけるメモリ空間
の例を示した図である。
の例を示した図である。
【図3】 図1で示した半導体記憶装置1における、セ
クタからのデータ読み出し時の動作例を示したフローチ
ャートである。
クタからのデータ読み出し時の動作例を示したフローチ
ャートである。
【図4】 図1で示した半導体記憶装置1における、セ
クタ管理領域からのデータ読み出し時の動作例を示した
フローチャートである。
クタ管理領域からのデータ読み出し時の動作例を示した
フローチャートである。
【図5】 図1で示した半導体記憶装置1における、ク
ラスタ内の連続した複数のセクタからのデータ読み出し
時の動作例を示したフローチャートである。
ラスタ内の連続した複数のセクタからのデータ読み出し
時の動作例を示したフローチャートである。
【図6】 図1で示した半導体記憶装置1における、ク
ラスタからのデータ読み出し時の動作例を示したフロー
チャートである。
ラスタからのデータ読み出し時の動作例を示したフロー
チャートである。
【図7】 図1で示した半導体記憶装置1における、セ
クタへのデータ書き込み時の動作例を示したフローチャ
ートである。
クタへのデータ書き込み時の動作例を示したフローチャ
ートである。
【図8】 図1で示した半導体記憶装置1における、セ
クタ管理領域へのデータ書き込み時の動作例を示したフ
ローチャートである。
クタ管理領域へのデータ書き込み時の動作例を示したフ
ローチャートである。
【図9】 図1で示した半導体記憶装置1における、ク
ラスタ内の連続した複数のセクタへのデータ書き込み時
の動作例を示したフローチャートである。
ラスタ内の連続した複数のセクタへのデータ書き込み時
の動作例を示したフローチャートである。
【図10】 図1で示した半導体記憶装置1における、
クラスタへのデータ書き込み時の動作例を示したフロー
チャートである。
クラスタへのデータ書き込み時の動作例を示したフロー
チャートである。
【図11】 図1で示した半導体記憶装置1における、
セクタのデータ書き換え時の動作例を示したフローチャ
ートである。
セクタのデータ書き換え時の動作例を示したフローチャ
ートである。
【図12】 図1で示した半導体記憶装置1における、
セクタ管理領域のデータ書き換え時の動作例を示したフ
ローチャートである。
セクタ管理領域のデータ書き換え時の動作例を示したフ
ローチャートである。
【図13】 図1で示した半導体記憶装置1における、
クラスタ内の連続した複数のセクタのデータ書き換え時
の動作例を示したフローチャートである。
クラスタ内の連続した複数のセクタのデータ書き換え時
の動作例を示したフローチャートである。
【図14】 図1で示した半導体記憶装置1における、
クラスタのデータ書き換え時の動作例を示したフローチ
ャートである。
クラスタのデータ書き換え時の動作例を示したフローチ
ャートである。
【図15】 フラッシュメモリを使用した半導体記憶装
置の従来例を示した概略のブロック図である。
置の従来例を示した概略のブロック図である。
1 半導体記憶装置、 2 入出力コントロール部、
3 ロジックコントロール部、 4 制御部、 5 バ
ッファ部、 6 メモリ部、 10 ホストシステム装
置
3 ロジックコントロール部、 4 制御部、 5 バ
ッファ部、 6 メモリ部、 10 ホストシステム装
置
Claims (9)
- 【請求項1】 情報処理機器等からなるホストシステム
装置に使用される不揮発性メモリを用いた半導体記憶装
置において、 上記ホストシステム装置とのインタフェースを行うイン
タフェース部と、 クラスタ単位でデータ転送を行う、複数の不揮発性メモ
リで構成されたメモリ部と、 上記インタフェース部を介してホストシステム装置とメ
モリ部との間で行われるデータ転送時にキャッシュメモ
リとして使用される、揮発性メモリで形成されたバッフ
ァ部と、 上記ホストシステム装置からの指令に従って上記メモリ
部及びバッファ部の制御を行う制御部とを備え、 該制御部は、上記バッファ部をメモリ部の1クラスタに
対応させた各セクタアドレスを設けて使用することを特
徴とする半導体記憶装置。 - 【請求項2】 上記制御部は、メモリ部から所望のデー
タを読み出す場合、該所望のデータが格納されたメモリ
部のクラスタを読み出して上記バッファ部に格納した
後、バッファ部から上記所望のデータを読み出してホス
トシステム装置に出力させることを特徴とする請求項1
に記載の半導体記憶装置。 - 【請求項3】 上記制御部は、メモリ部の空き領域にデ
ータを書き込む場合、ホストシステム装置から入力され
たデータを、ホストシステム装置から指定されたアドレ
スに対応させたバッファ部のアドレスに格納した後、該
バッファ部に形成されたクラスタを読み出して、ホスト
システム装置から指定されたメモリ部のクラスタに格納
することを特徴とする請求項1又は請求項2のいずれか
に記載の半導体記憶装置。 - 【請求項4】 上記制御部は、メモリ部に格納されてい
るデータを書き換える場合、書き換えを行う所望のデー
タが格納されたメモリ部のクラスタを読み出してバッフ
ァ部に格納すると共に読み出したメモリ部のクラスタを
消去し、ホストシステム装置から指定されたメモリ部の
アドレスに対応するバッファ部のクラスタ内のデータ
を、ホストシステム装置から入力されたデータに書き換
えた後、該バッファ部に形成されたクラスタを読み出し
て、上記消去したメモリ部のクラスタに格納することを
特徴とする請求項1から請求項3のいずれかに記載の半
導体記憶装置。 - 【請求項5】 上記バッファ部は、メモリ部の1クラス
タ分のメモリ容量を有することを特徴とする請求項1か
ら請求項4のいずれかに記載の半導体記憶装置。 - 【請求項6】 上記メモリ部は、AND型のフラッシュ
メモリで形成されることを特徴とする請求項1から請求
項5のいずれかに記載の半導体記憶装置。 - 【請求項7】 クラスタ単位でデータ転送を行う複数の
不揮発性メモリで構成されたメモリ部と、キャッシュメ
モリとして使用する揮発性メモリで構成されたバッファ
部とを備えた、情報処理機器等からなるホストシステム
装置に使用される半導体記憶装置におけるデータ管理方
法において、 メモリ部からのデータ読み出し時に、 ホストシステム装置から指定されたアドレスのデータが
格納されたメモリ部のクラスタを読み出し、 該読み出したメモリ部のクラスタを上記バッファ部に格
納し、 バッファ部からホストシステム装置が指定した所望のデ
ータを読み出してホストシステム装置に出力することを
特徴とするデータ管理方法。 - 【請求項8】 上記メモリ部の空き領域に対するデータ
書き込み時に、 ホストシステム装置から入力されたデータを、ホストシ
ステム装置から指定されたアドレスに対応させたバッフ
ァ部のアドレスに格納し、 バッファ部に形成されたクラスタを読み出し、 該読み出したクラスタをホストシステム装置から指定さ
れたメモリ部のクラスタに格納することを特徴とする請
求項7に記載のデータ管理方法。 - 【請求項9】 上記メモリ部に格納されているデータの
書き換え時に、 書き換えを行う所望のデータが格納されたメモリ部のク
ラスタを読み出し、 該読み出したクラスタをバッファ部に格納し、 読み出したメモリ部のクラスタを消去し、 ホストシステム装置から指定されたメモリ部のアドレス
に対応するバッファ部のクラスタ内のデータを、ホスト
システム装置から入力されたデータに書き換え、 上記バッファ部に形成されたクラスタを読み出し、 該読み出したバッファ部のクラスタを上記消去したメモ
リ部のクラスタに格納することを特徴とする請求項7又
は請求項8のいずれかに記載のデータ管理方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24400297A JPH1185609A (ja) | 1997-09-09 | 1997-09-09 | 半導体記憶装置及びそのデータ管理方法 |
US09/049,060 US6366977B1 (en) | 1997-09-09 | 1998-03-27 | Semiconductor storage device employing cluster unit data transfer scheme and data management method thereof |
TW087106156A TW445452B (en) | 1997-09-09 | 1998-04-22 | Semiconductor storage device and data management method therefor |
KR1019980017434A KR100300250B1 (ko) | 1997-09-09 | 1998-05-14 | 반도체기억장치및그데이터관리방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24400297A JPH1185609A (ja) | 1997-09-09 | 1997-09-09 | 半導体記憶装置及びそのデータ管理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1185609A true JPH1185609A (ja) | 1999-03-30 |
Family
ID=17112260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24400297A Pending JPH1185609A (ja) | 1997-09-09 | 1997-09-09 | 半導体記憶装置及びそのデータ管理方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6366977B1 (ja) |
JP (1) | JPH1185609A (ja) |
KR (1) | KR100300250B1 (ja) |
TW (1) | TW445452B (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002288034A (ja) * | 2001-03-23 | 2002-10-04 | Mitsubishi Electric Corp | 半導体記憶装置とその読出し・書き込み方法 |
US6522581B2 (en) | 2000-06-12 | 2003-02-18 | Sharp Kabushiki Kaisha | Semiconductor storage device |
US6646947B2 (en) | 2001-06-28 | 2003-11-11 | Sharp Kabushiki Kaisha | Data transfer control device, semiconductor memory device and electronic information apparatus |
US6775185B2 (en) | 2002-04-18 | 2004-08-10 | Renesas Technology Corp. | Nonvolatile semiconductor memory |
JP2006065533A (ja) * | 2004-08-26 | 2006-03-09 | Sony Corp | 半導体記憶装置およびそのアクセス方法、並びにメモリ制御システム |
JP2007102805A (ja) * | 2006-11-20 | 2007-04-19 | Toshiba Corp | メモリシステム |
WO2007105688A1 (ja) * | 2006-03-16 | 2007-09-20 | Matsushita Electric Industrial Co., Ltd. | メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム |
US7334080B2 (en) | 2002-04-05 | 2008-02-19 | Renesas Technology Corp. | Nonvolatile memory with independent access capability to associated buffer |
JP2008192178A (ja) * | 2008-05-08 | 2008-08-21 | Renesas Technology Corp | フラッシュメモリを搭載する記憶装置 |
JP2008204222A (ja) * | 2007-02-21 | 2008-09-04 | Toshiba Corp | 不揮発性メモリシステム |
KR100907477B1 (ko) | 2007-07-16 | 2009-07-10 | 한양대학교 산학협력단 | 플래시 메모리에 저장된 데이터의 인덱스 정보 관리 장치및 방법 |
KR101172071B1 (ko) * | 2004-11-18 | 2012-08-10 | 소니 주식회사 | 통신 시스템, 기억 장치 및 제어 장치 |
JP2013061795A (ja) * | 2011-09-13 | 2013-04-04 | Toshiba Corp | 記憶装置、コントローラ、およびリードコマンド実行方法 |
JP2014086120A (ja) * | 2012-10-26 | 2014-05-12 | Toshiba Corp | 半導体記憶装置及びその半導体記憶装置を用いたメモリシステム |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3953243B2 (ja) * | 1998-12-29 | 2007-08-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | システム分析のためにバス・アービトレーション制御を使用する同期方法及び装置 |
KR20010076897A (ko) * | 2000-01-28 | 2001-08-17 | 박태진 | 실시간 처리 시스템에서의 데이타 저장 제어 방법 |
TWI240864B (en) * | 2001-06-13 | 2005-10-01 | Hitachi Ltd | Memory device |
US7080222B1 (en) * | 2002-09-20 | 2006-07-18 | Cypress Semiconductor Corp. | Cellular telephone memory with backup memory interface |
JP4908849B2 (ja) * | 2006-01-11 | 2012-04-04 | 富士通セミコンダクター株式会社 | ファイル削除方法、ファイル・オープン方法、ファイル削除プログラム、および、ファイル・オープン・プログラム |
KR100622113B1 (ko) * | 2006-03-03 | 2006-09-18 | 주식회사 퓨전소프트 | 데이터베이스 시스템을 위한 플래쉬 메모리 저장 시스템 및그 방법 |
JP2009545783A (ja) * | 2006-07-31 | 2009-12-24 | 株式会社東芝 | 不揮発性メモリシステム、及びそのデータ読み出し/書き込み制御方法 |
US7711889B2 (en) * | 2006-07-31 | 2010-05-04 | Kabushiki Kaisha Toshiba | Nonvolatile memory system, and data read/write method for nonvolatile memory system |
KR100823166B1 (ko) * | 2006-12-04 | 2008-04-18 | 삼성전자주식회사 | 통신 속도가 향상된 메모리 카드 및 메모리 카드를포함하는 메모리 카드 시스템 |
JP2008152464A (ja) * | 2006-12-15 | 2008-07-03 | Toshiba Corp | 記憶装置 |
US7761635B1 (en) * | 2008-06-20 | 2010-07-20 | Tableau, Llc | Bridge device access system |
US8122421B2 (en) * | 2008-08-14 | 2012-02-21 | Omnivision Technologies, Inc. | System, and method, and computer readable medium for designing a scalable clustered storage integrated circuit for multi-media processing |
TWI476676B (zh) * | 2008-09-29 | 2015-03-11 | Sandisk Il Ltd | 用於使用不同叢集尺寸的儲存裝置之檔案系統 |
US8886885B2 (en) * | 2009-11-13 | 2014-11-11 | Marvell World Trade Ltd. | Systems and methods for operating a plurality of flash modules in a flash memory file system |
US10031860B2 (en) * | 2014-09-24 | 2018-07-24 | Western Digital Technologies, Inc. | Memory transfer of objects in a data storage device |
US9851901B2 (en) | 2014-09-26 | 2017-12-26 | Western Digital Technologies, Inc. | Transfer of object memory references in a data storage device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04313882A (ja) * | 1991-04-12 | 1992-11-05 | Fuji Photo Film Co Ltd | メモリカードの記録管理方式 |
US5644787A (en) * | 1993-08-03 | 1997-07-01 | Seiko Epson Corporation | Apparatus for controlling data transfer between external interfaces through buffer memory using table data having transfer start address transfer count and unit selection parameter |
US5832525A (en) * | 1996-06-24 | 1998-11-03 | Sun Microsystems, Inc. | Disk fragmentation reduction using file allocation tables |
JPH10124381A (ja) * | 1996-10-21 | 1998-05-15 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
1997
- 1997-09-09 JP JP24400297A patent/JPH1185609A/ja active Pending
-
1998
- 1998-03-27 US US09/049,060 patent/US6366977B1/en not_active Expired - Lifetime
- 1998-04-22 TW TW087106156A patent/TW445452B/zh not_active IP Right Cessation
- 1998-05-14 KR KR1019980017434A patent/KR100300250B1/ko not_active IP Right Cessation
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6522581B2 (en) | 2000-06-12 | 2003-02-18 | Sharp Kabushiki Kaisha | Semiconductor storage device |
JP4711531B2 (ja) * | 2001-03-23 | 2011-06-29 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
JP2002288034A (ja) * | 2001-03-23 | 2002-10-04 | Mitsubishi Electric Corp | 半導体記憶装置とその読出し・書き込み方法 |
US6646947B2 (en) | 2001-06-28 | 2003-11-11 | Sharp Kabushiki Kaisha | Data transfer control device, semiconductor memory device and electronic information apparatus |
US7581058B2 (en) | 2002-04-05 | 2009-08-25 | Renesas Technology Corp. | Non-volatile memory having multiple erase operations |
US7334080B2 (en) | 2002-04-05 | 2008-02-19 | Renesas Technology Corp. | Nonvolatile memory with independent access capability to associated buffer |
US6775185B2 (en) | 2002-04-18 | 2004-08-10 | Renesas Technology Corp. | Nonvolatile semiconductor memory |
JP2006065533A (ja) * | 2004-08-26 | 2006-03-09 | Sony Corp | 半導体記憶装置およびそのアクセス方法、並びにメモリ制御システム |
KR101172071B1 (ko) * | 2004-11-18 | 2012-08-10 | 소니 주식회사 | 통신 시스템, 기억 장치 및 제어 장치 |
WO2007105688A1 (ja) * | 2006-03-16 | 2007-09-20 | Matsushita Electric Industrial Co., Ltd. | メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム |
JP4498341B2 (ja) * | 2006-11-20 | 2010-07-07 | 株式会社東芝 | メモリシステム |
JP2007102805A (ja) * | 2006-11-20 | 2007-04-19 | Toshiba Corp | メモリシステム |
JP2008204222A (ja) * | 2007-02-21 | 2008-09-04 | Toshiba Corp | 不揮発性メモリシステム |
KR100907477B1 (ko) | 2007-07-16 | 2009-07-10 | 한양대학교 산학협력단 | 플래시 메모리에 저장된 데이터의 인덱스 정보 관리 장치및 방법 |
JP2008192178A (ja) * | 2008-05-08 | 2008-08-21 | Renesas Technology Corp | フラッシュメモリを搭載する記憶装置 |
JP2013061795A (ja) * | 2011-09-13 | 2013-04-04 | Toshiba Corp | 記憶装置、コントローラ、およびリードコマンド実行方法 |
JP2014086120A (ja) * | 2012-10-26 | 2014-05-12 | Toshiba Corp | 半導体記憶装置及びその半導体記憶装置を用いたメモリシステム |
Also Published As
Publication number | Publication date |
---|---|
TW445452B (en) | 2001-07-11 |
US6366977B1 (en) | 2002-04-02 |
KR19990029196A (ko) | 1999-04-26 |
KR100300250B1 (ko) | 2001-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1185609A (ja) | 半導体記憶装置及びそのデータ管理方法 | |
JP4884382B2 (ja) | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法 | |
US5648929A (en) | Flash memory card | |
USRE47638E1 (en) | Storage device including flash memory and capable of predicting storage device performance based on performance parameters | |
US7392343B2 (en) | Memory card having a storage cell and method of controlling the same | |
US7654466B2 (en) | Semiconductor memory card, semiconductor memory control apparatus, and semiconductor memory control method | |
JP5002201B2 (ja) | メモリシステム | |
TWI440042B (zh) | 半導體儲存裝置及儲存控制方法 | |
JP4948793B2 (ja) | バッドブロック管理部を含むフラッシュメモリシステム | |
US8327068B2 (en) | Memory module, memory controller, nonvolatile storage, nonvolatile storage system, and memory read/write method | |
US7404031B2 (en) | Memory card, nonvolatile semiconductor memory, and method of controlling semiconductor memory | |
US20070214309A1 (en) | Nonvolatile storage device and data writing method thereof | |
KR20010102826A (ko) | 불휘발성 반도체 기억 장치 및 반도체 디스크 장치 | |
JPH1131102A (ja) | データ記憶システム及び同システムに適用するアクセス制御方法 | |
JPH0887876A (ja) | Nand形フラッシュメモリicカード | |
JP2000105725A (ja) | チップイネーブル信号生成回路及びメモリ装置 | |
JPH04263386A (ja) | Icメモリカード | |
KR100522006B1 (ko) | 비휘발성 기억장치 및 그 제어방법 | |
US20090210612A1 (en) | Memory controller, nonvolatile memory device, and nonvolatile memory system | |
JP2001344148A (ja) | ブートブロックフラッシュメモリ制御回路、およびそれを備えたicメモリカードと半導体記憶装置、並びにブートブロックフラッシュメモリの消去方法 | |
JP2001266579A (ja) | 不揮発性半導体記憶装置および半導体ディスク装置 | |
JPH07153284A (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
US20050204115A1 (en) | Semiconductor memory device, memory controller and data recording method | |
JP2000285017A (ja) | 記憶装置 | |
KR100997819B1 (ko) | 정보 처리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040902 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070123 |