JP2002288034A - 半導体記憶装置とその読出し・書き込み方法 - Google Patents
半導体記憶装置とその読出し・書き込み方法Info
- Publication number
- JP2002288034A JP2002288034A JP2001084921A JP2001084921A JP2002288034A JP 2002288034 A JP2002288034 A JP 2002288034A JP 2001084921 A JP2001084921 A JP 2001084921A JP 2001084921 A JP2001084921 A JP 2001084921A JP 2002288034 A JP2002288034 A JP 2002288034A
- Authority
- JP
- Japan
- Prior art keywords
- data
- sector
- transfer
- semiconductor memory
- host terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1087—Data input latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【課題】 各バッファＲＡＭのサイズを１セクタサイズ
相当に低減し、製造コストが安価で、高速転送が可能で
あるとともに、書き込み・読出しの高速処理が可能な半
導体記憶装置を提供する。 【解決手段】 フラッシュメモリ（２）の１ブロックの
容量サイズは外部ホストの処理単位である１セクタサイ
ズの複数倍であり、外部ホストとフラッシュメモリ
（２）間のデータ転送を媒介する第１及び第２のバッフ
ァＲＡＭは、各々がフラッシュメモリ（２）の１セクタ
サイズに相当する容量を有し、外部ホストとバッファＲ
ＡＭ間のデータ転送、フラッシュメモリとバッファＲＡ
Ｍ間のデータ転送は、それぞれ第１及び第２のバッファ
ＲＡＭのうち別々のバッファＲＡＭを交互に選択して、
バッファＲＡＭと外部ホスト間でのデータ授受と、バッ
ファＲＡＭとフラッシュメモリ間でのデータ授受を同時
並列的に行う。
相当に低減し、製造コストが安価で、高速転送が可能で
あるとともに、書き込み・読出しの高速処理が可能な半
導体記憶装置を提供する。 【解決手段】 フラッシュメモリ（２）の１ブロックの
容量サイズは外部ホストの処理単位である１セクタサイ
ズの複数倍であり、外部ホストとフラッシュメモリ
（２）間のデータ転送を媒介する第１及び第２のバッフ
ァＲＡＭは、各々がフラッシュメモリ（２）の１セクタ
サイズに相当する容量を有し、外部ホストとバッファＲ
ＡＭ間のデータ転送、フラッシュメモリとバッファＲＡ
Ｍ間のデータ転送は、それぞれ第１及び第２のバッファ
ＲＡＭのうち別々のバッファＲＡＭを交互に選択して、
バッファＲＡＭと外部ホスト間でのデータ授受と、バッ
ファＲＡＭとフラッシュメモリ間でのデータ授受を同時
並列的に行う。
Description
【０００１】
【発明の属する技術分野】本発明は半導体記憶装置に関
し、特に、ブロック単位でリード・ライト・イレースさ
れるフラッシュメモリを用いた半導体ディスク装置など
の大容量半導体記憶装置に関し、不揮発性半導体メモリ
として大容量メモリを用いて高性能でかつ製造コストの
低減を実現した半導体記憶装置に関する。
し、特に、ブロック単位でリード・ライト・イレースさ
れるフラッシュメモリを用いた半導体ディスク装置など
の大容量半導体記憶装置に関し、不揮発性半導体メモリ
として大容量メモリを用いて高性能でかつ製造コストの
低減を実現した半導体記憶装置に関する。
【０００２】
【従来の技術】従来、不揮発性半導体メモリとして、例
えば、三菱電機（株）製の M5M29F25611VP や日立製作
所（株）製の HN29W25611 などが使用され、これらは２
ｋバイトのブロック単位でリード、ライト処理を行うフ
ラッシュメモリである。このフラッシュメモリを搭載し
た半導体記憶装置の場合、ホスト端末とのデータ転送と
フラッシュメモリとのデータ転送を並列処理させるため
に、フラッシュメモリは、図７に示すように、各２ｋバ
イトのブロックを複数枚有し、２個のバッファＲＡＭ
（Ｒ１，Ｒ２）は各々１ブロックの容量サイズを有する
ものであった。
えば、三菱電機（株）製の M5M29F25611VP や日立製作
所（株）製の HN29W25611 などが使用され、これらは２
ｋバイトのブロック単位でリード、ライト処理を行うフ
ラッシュメモリである。このフラッシュメモリを搭載し
た半導体記憶装置の場合、ホスト端末とのデータ転送と
フラッシュメモリとのデータ転送を並列処理させるため
に、フラッシュメモリは、図７に示すように、各２ｋバ
イトのブロックを複数枚有し、２個のバッファＲＡＭ
（Ｒ１，Ｒ２）は各々１ブロックの容量サイズを有する
ものであった。
【０００３】このように、図７に示す従来の半導体記憶
装置では、各バッファＲＡＭの容量は１ブロックの容量
サイズに相当、即ち、１セクタサイズの複数倍（例えば
４セクタサイズ相当）であった。
装置では、各バッファＲＡＭの容量は１ブロックの容量
サイズに相当、即ち、１セクタサイズの複数倍（例えば
４セクタサイズ相当）であった。
【０００４】ホスト端末機とバッファＲＡＭ間のデータ
転送、フラッシュメモリとバッファＲＡＭ間のデータ転
送は、２つのバッファＲＡＭ（Ｒ１，Ｒ２）のうちそれ
ぞれ別々のバッファＲＡＭを選択して行い、一方のバッ
ファＲＡＭ（例えばＲ１）がホスト端末機とデータ送受
信を行っている際には、もう一方のバッファＲＡＭ（例
えばＲ２）はフラッシュメモリとの間でデータ送受信を
行うように構成されていた。
転送、フラッシュメモリとバッファＲＡＭ間のデータ転
送は、２つのバッファＲＡＭ（Ｒ１，Ｒ２）のうちそれ
ぞれ別々のバッファＲＡＭを選択して行い、一方のバッ
ファＲＡＭ（例えばＲ１）がホスト端末機とデータ送受
信を行っている際には、もう一方のバッファＲＡＭ（例
えばＲ２）はフラッシュメモリとの間でデータ送受信を
行うように構成されていた。
【０００５】ここで、バッファＲＡＭとホスト端末機間
およびバッファＲＡＭとフラッシュメモリ間でのデータ
転送は、１ブロック相当の複数セクタ分のデータを一括
してデータ転送を行うように構成され、フラッシュメモ
リに対するコマンドはブロック（４セクタ）単位で実施
されている。
およびバッファＲＡＭとフラッシュメモリ間でのデータ
転送は、１ブロック相当の複数セクタ分のデータを一括
してデータ転送を行うように構成され、フラッシュメモ
リに対するコマンドはブロック（４セクタ）単位で実施
されている。
【０００６】図７（ａ）はフラッシュメモリからホスト
端末への従来のデータ読出し動作を示す模式図であり、
図７（ｂ）はホスト端末からフラッシュメモリへのデー
タ書き込み動作を示す模式図であり、フラッシュメモリ
は１ブロックサイズが２ｋバイト（４セクタサイズ）で
構成された場合を示している。
端末への従来のデータ読出し動作を示す模式図であり、
図７（ｂ）はホスト端末からフラッシュメモリへのデー
タ書き込み動作を示す模式図であり、フラッシュメモリ
は１ブロックサイズが２ｋバイト（４セクタサイズ）で
構成された場合を示している。
【０００７】図７（ａ）に示すフラッシュメモリからの
データ読出し動作において、破線矢印で示すデータ転送
は、フラッシュメモリから１ブロックのデータが予めバ
ッファＲＡＭ（Ｒ１）に格納され、次に実線矢印で示し
た２つのデータ転送を同時に行うことを示している。即
ち、バッファＲＡＭ（Ｒ１）に先に格納されたデータを
バッファＲＡＭ（Ｒ１）から読み出してホストに転送す
ると同時的に、フラッシュメモリから次のブロックのデ
ータを読み出してもう一方のバッファＲＡＭ（Ｒ２）に
転送し格納する。
データ読出し動作において、破線矢印で示すデータ転送
は、フラッシュメモリから１ブロックのデータが予めバ
ッファＲＡＭ（Ｒ１）に格納され、次に実線矢印で示し
た２つのデータ転送を同時に行うことを示している。即
ち、バッファＲＡＭ（Ｒ１）に先に格納されたデータを
バッファＲＡＭ（Ｒ１）から読み出してホストに転送す
ると同時的に、フラッシュメモリから次のブロックのデ
ータを読み出してもう一方のバッファＲＡＭ（Ｒ２）に
転送し格納する。
【０００８】同様に、図７（ｂ）に示すホスト端末から
フラッシュメモリへのデータ書き込み動作において、破
線矢印で示すデータ転送は、ホストから１ブロックに対
するデータが予めバッファＲＡＭ（Ｒ１）に格納され、
次に実線矢印で示した２つのデータ転送を同時に行うこ
とを示している。即ち、バッファＲＡＭ（Ｒ１）に先に
格納されたデータを読み出してフラッシュメモリに転送
するのと同時的に、ホスト端末から次のブロックに対す
るデータをバッファＲＡＭ（Ｒ２）に転送し格納する。
フラッシュメモリへのデータ書き込み動作において、破
線矢印で示すデータ転送は、ホストから１ブロックに対
するデータが予めバッファＲＡＭ（Ｒ１）に格納され、
次に実線矢印で示した２つのデータ転送を同時に行うこ
とを示している。即ち、バッファＲＡＭ（Ｒ１）に先に
格納されたデータを読み出してフラッシュメモリに転送
するのと同時的に、ホスト端末から次のブロックに対す
るデータをバッファＲＡＭ（Ｒ２）に転送し格納する。
【０００９】また、特開昭６４−７４６４９号公報で
は、磁気ディスク装置において、各々複数セクタ分の容
量を持った２個のバッファメモリを有し、１セクタ分の
データを読み出して格納し、そのデータを転送している
間に、他方のバッファメモリに別の１セクタ分のデータ
を読み出して格納する技術が開示されている。ここで、
各々複数セクタ分の容量を持った２個のバッファメモリ
を備えることは、転送データの履歴を残すことにより、
故障解析を容易にするためである。
は、磁気ディスク装置において、各々複数セクタ分の容
量を持った２個のバッファメモリを有し、１セクタ分の
データを読み出して格納し、そのデータを転送している
間に、他方のバッファメモリに別の１セクタ分のデータ
を読み出して格納する技術が開示されている。ここで、
各々複数セクタ分の容量を持った２個のバッファメモリ
を備えることは、転送データの履歴を残すことにより、
故障解析を容易にするためである。
【００１０】このように、従来技術では各バッファＲＡ
Ｍが複数セクタ分の容量を持った構成であるので、バッ
ファメモリの容量が大きくなり、将来、フラッシュメモ
リの大容量化がさらに進み、ブロックサイズが例えば４
ｋバイト、８ｋバイト等と大きくなった場合、従来の技
術構成ではバッファＲＡＭも同様に大きく構成しなけれ
ばならない。このため、コントローラ等を含む装置全体
のコストも高くなることは避けられなかった。
Ｍが複数セクタ分の容量を持った構成であるので、バッ
ファメモリの容量が大きくなり、将来、フラッシュメモ
リの大容量化がさらに進み、ブロックサイズが例えば４
ｋバイト、８ｋバイト等と大きくなった場合、従来の技
術構成ではバッファＲＡＭも同様に大きく構成しなけれ
ばならない。このため、コントローラ等を含む装置全体
のコストも高くなることは避けられなかった。
【００１１】また、バッファサイズが小さいままで、そ
のバッファサイズ毎にリードコマンドやライトコマンド
を実行すると、コマンド実行のオーバーヘッドが余分に
加わるため効率が悪くなり、ホスト端末側から見た書き
込み・読出し速度が遅くなるという課題があった。
のバッファサイズ毎にリードコマンドやライトコマンド
を実行すると、コマンド実行のオーバーヘッドが余分に
加わるため効率が悪くなり、ホスト端末側から見た書き
込み・読出し速度が遅くなるという課題があった。
【００１２】
【発明が解決しようとする課題】本発明は、上記課題を
解決するためになされたもので、各バッファＲＡＭのサ
イズを１セクタサイズ相当に低減し、製造コストが安価
で、高速転送が可能であるとともに、書き込み・読出し
の高速処理が可能な半導体記憶装置及びその読出し・書
き込み方法を提供することを目的とする。
解決するためになされたもので、各バッファＲＡＭのサ
イズを１セクタサイズ相当に低減し、製造コストが安価
で、高速転送が可能であるとともに、書き込み・読出し
の高速処理が可能な半導体記憶装置及びその読出し・書
き込み方法を提供することを目的とする。
【００１３】また、本発明の他の目的は、上記性能を有
するとともに、誤り訂正によりデータの信頼性向上が図
れる半導体記憶装置を提供することを目的とする。
するとともに、誤り訂正によりデータの信頼性向上が図
れる半導体記憶装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明による半導体記憶装置は、システムバスを介
して外部ホスト端末とデータ転送可能に接続され、複数
個のブロック構成を有する不揮発性半導体メモリであっ
て、各ブロック単位で読出し・書き込みのコマンドが実
行処理され、１ブロックの容量サイズは外部ホスト端末
がデータ読出し・書き込み単位とする１セクタサイズの
複数倍である不揮発性半導体メモリと、上記外部ホスト
端末と上記不揮発性半導体メモリ間のデータ転送を媒介
する２個のバッファメモリであって、各々が上記不揮発
性半導体メモリの１セクタサイズに相当する容量を有す
る第１及び第２のバッファメモリと、上記外部ホスト端
末と上記バッファメモリ間のデータ転送および上記不揮
発性半導体メモリと上記バッファメモリ間のデータ転送
は、それぞれ上記第１及び第２のバッファメモリのうち
別々のバッファメモリを選択し、一方のバッファメモリ
が外部ホスト端末との間で１セクタ分のデータの授受を
行っている際には、もう一方のバッファメモリは不揮発
性半導体メモリとの間で別の１セクタ分のデータの授受
を行うように制御する制御手段とを有することを特徴と
する。
に、本発明による半導体記憶装置は、システムバスを介
して外部ホスト端末とデータ転送可能に接続され、複数
個のブロック構成を有する不揮発性半導体メモリであっ
て、各ブロック単位で読出し・書き込みのコマンドが実
行処理され、１ブロックの容量サイズは外部ホスト端末
がデータ読出し・書き込み単位とする１セクタサイズの
複数倍である不揮発性半導体メモリと、上記外部ホスト
端末と上記不揮発性半導体メモリ間のデータ転送を媒介
する２個のバッファメモリであって、各々が上記不揮発
性半導体メモリの１セクタサイズに相当する容量を有す
る第１及び第２のバッファメモリと、上記外部ホスト端
末と上記バッファメモリ間のデータ転送および上記不揮
発性半導体メモリと上記バッファメモリ間のデータ転送
は、それぞれ上記第１及び第２のバッファメモリのうち
別々のバッファメモリを選択し、一方のバッファメモリ
が外部ホスト端末との間で１セクタ分のデータの授受を
行っている際には、もう一方のバッファメモリは不揮発
性半導体メモリとの間で別の１セクタ分のデータの授受
を行うように制御する制御手段とを有することを特徴と
する。
【００１５】上記制御手段は、外部ホスト端末からのデ
ータ読出し・書き込みの要求に応答して、前記不揮発性
半導体メモリのブロックに対する読出し・書き込みのコ
マンドを印加し、順次セクタデータ毎に前記バッファメ
モリを介して外部ホスト端末と前記不揮発性半導体メモ
リ間のデータの授受を行う。
ータ読出し・書き込みの要求に応答して、前記不揮発性
半導体メモリのブロックに対する読出し・書き込みのコ
マンドを印加し、順次セクタデータ毎に前記バッファメ
モリを介して外部ホスト端末と前記不揮発性半導体メモ
リ間のデータの授受を行う。
【００１６】また、上記制御手段は、１つのセクタデー
タの転送後は次のセクタデータの転送が継続できるよう
に前記不揮発性半導体メモリへの制御レベルを保持し、
データ転送の同時並列処理を行う。
タの転送後は次のセクタデータの転送が継続できるよう
に前記不揮発性半導体メモリへの制御レベルを保持し、
データ転送の同時並列処理を行う。
【００１７】上記構成により、バッファメモリの容量を
小さくできるので、低コストでの製造が可能となり、転
送の並列処理ができるので、ホスト端末からみて高速な
転送が実現できる。また、フラッシュメモリに対してブ
ロック単位で処理を行うので、高速な書き込み・読出し
が可能となり、処理時間の短縮を図ることができる。
小さくできるので、低コストでの製造が可能となり、転
送の並列処理ができるので、ホスト端末からみて高速な
転送が実現できる。また、フラッシュメモリに対してブ
ロック単位で処理を行うので、高速な書き込み・読出し
が可能となり、処理時間の短縮を図ることができる。
【００１８】本発明の他の態様による半導体記憶装置
は、上記不揮発性半導体メモリに格納されたデータの誤
りを訂正制御する誤り訂正手段を更に有し、誤り訂正の
ための冗長データは各セクタデータ毎にセクタデータの
直後に格納することもできる。上記誤り訂正手段は、前
記不揮発性半導体メモリからバッファメモリへのデータ
読出しの際には、これと同時並行して上記誤り訂正手段
にセクタデータと冗長データが転送され、訂正可能な誤
りが検出された場合には前記バッファメモリ上のデータ
を訂正し、該バッファメモリから上記不揮発性半導体メ
モリへの書き込みの際には、これと同時並行して上記誤
り訂正手段にセクタデータを転送して冗長データを生成
し、生成された冗長データを上記不揮発性半導体メモリ
に転送することもできる。
は、上記不揮発性半導体メモリに格納されたデータの誤
りを訂正制御する誤り訂正手段を更に有し、誤り訂正の
ための冗長データは各セクタデータ毎にセクタデータの
直後に格納することもできる。上記誤り訂正手段は、前
記不揮発性半導体メモリからバッファメモリへのデータ
読出しの際には、これと同時並行して上記誤り訂正手段
にセクタデータと冗長データが転送され、訂正可能な誤
りが検出された場合には前記バッファメモリ上のデータ
を訂正し、該バッファメモリから上記不揮発性半導体メ
モリへの書き込みの際には、これと同時並行して上記誤
り訂正手段にセクタデータを転送して冗長データを生成
し、生成された冗長データを上記不揮発性半導体メモリ
に転送することもできる。
【００１９】これにより、データの誤りを訂正制御手段
が付加されたことにより、前述の効果に加えて、データ
の信頼性を向上させることができる。
が付加されたことにより、前述の効果に加えて、データ
の信頼性を向上させることができる。
【００２０】更に、本発明による不揮発性半導体メモリ
のデータ読出し方法は、読出し制御の初期化によって開
始ブロックアドレスと開始セクタ番号と転送セクタ数を
取得する工程と、最初のセクタデータの読出してバッフ
ァメモリに格納し、ホスト端末への読出し転送を行う工
程と、転送セクタ数を１減算カウントした後、バッファ
ＲＡＭからホスト端末へのデータ転送中か転送完了して
いるかを判定する工程と、ホスト端末へのデータ転送完
了時に、ホスト端末へのデータ転送要求を発行し、バッ
ファメモリからホスト端末へのデータ転送を開始する工
程と、処理されるべき転送セクタ数が０か否か判定する
工程、とを有し、転送セクタ数が０の場合は、ブロック
処理を完了し、転送セクタ数が０より大の場合は、バッ
ファメモリの切り替えを行い、対象セクタ番号を１だけ
インクレメントして次のセクタからの読出しを行い、一
方のバッファメモリが外部ホスト端末との間で１セクタ
分のデータの授受を行っている際には、もう一方のバッ
ファメモリは不揮発性半導体メモリとの間で別の１セク
タ分のデータの授受を行うことを特徴とする。
のデータ読出し方法は、読出し制御の初期化によって開
始ブロックアドレスと開始セクタ番号と転送セクタ数を
取得する工程と、最初のセクタデータの読出してバッフ
ァメモリに格納し、ホスト端末への読出し転送を行う工
程と、転送セクタ数を１減算カウントした後、バッファ
ＲＡＭからホスト端末へのデータ転送中か転送完了して
いるかを判定する工程と、ホスト端末へのデータ転送完
了時に、ホスト端末へのデータ転送要求を発行し、バッ
ファメモリからホスト端末へのデータ転送を開始する工
程と、処理されるべき転送セクタ数が０か否か判定する
工程、とを有し、転送セクタ数が０の場合は、ブロック
処理を完了し、転送セクタ数が０より大の場合は、バッ
ファメモリの切り替えを行い、対象セクタ番号を１だけ
インクレメントして次のセクタからの読出しを行い、一
方のバッファメモリが外部ホスト端末との間で１セクタ
分のデータの授受を行っている際には、もう一方のバッ
ファメモリは不揮発性半導体メモリとの間で別の１セク
タ分のデータの授受を行うことを特徴とする。
【００２１】また、本発明による不揮発性半導体メモリ
へのデータ書き込み方法は、書き込み制御の初期化によ
って開始ブロックアドレスと開始セクタ番号と転送セク
タ数を取得する工程と、ホストからのデータ転送要求を
発行し、バッファメモリへのデータ転送を開始する工程
と、フラッシュメモリのプログラム完了時に、ライトコ
マンド・ブロックアドレス印加処理を行う工程と、ホス
ト端末からのデータ転送完了を待って、転送セクタ数を
１減算カウントした後、処理されるべき転送セクタ数が
０か否か判定する工程と、を有し、転送セクタ数が０の
場合は、ライトセクタ書き込み転送処理した後、ブロッ
ク処理を完了し、転送セクタ数が０より大の場合は、バ
ッファメモリの切り替えを行い、ホスト端末からのデー
タ転送要求を発行し、バッファメモリへのデータ転送を
開始し、ライトセクタ書き込み転送を行い、対象セクタ
番号を１だけインクレメントして次のセクタへの書き込
みを行い、一方のバッファメモリが外部ホスト端末との
間で１セクタ分のデータの授受を行っている際には、も
う一方のバッファメモリは不揮発性半導体メモリとの間
で別の１セクタ分のデータの授受を行うことを特徴とす
る。
へのデータ書き込み方法は、書き込み制御の初期化によ
って開始ブロックアドレスと開始セクタ番号と転送セク
タ数を取得する工程と、ホストからのデータ転送要求を
発行し、バッファメモリへのデータ転送を開始する工程
と、フラッシュメモリのプログラム完了時に、ライトコ
マンド・ブロックアドレス印加処理を行う工程と、ホス
ト端末からのデータ転送完了を待って、転送セクタ数を
１減算カウントした後、処理されるべき転送セクタ数が
０か否か判定する工程と、を有し、転送セクタ数が０の
場合は、ライトセクタ書き込み転送処理した後、ブロッ
ク処理を完了し、転送セクタ数が０より大の場合は、バ
ッファメモリの切り替えを行い、ホスト端末からのデー
タ転送要求を発行し、バッファメモリへのデータ転送を
開始し、ライトセクタ書き込み転送を行い、対象セクタ
番号を１だけインクレメントして次のセクタへの書き込
みを行い、一方のバッファメモリが外部ホスト端末との
間で１セクタ分のデータの授受を行っている際には、も
う一方のバッファメモリは不揮発性半導体メモリとの間
で別の１セクタ分のデータの授受を行うことを特徴とす
る。
【００２２】上記不揮発性半導体メモリのデータ読出し
・書き込み方法によれば、バッファメモリの容量を小さ
くできるので、低コストでの製造が可能となり、転送の
並列処理ができるので、ホスト端末からみて高速な転送
が実現できる。また、フラッシュメモリに対してブロッ
ク単位で処理を行うので、高速な書き込み・読出しが可
能となり、処理時間の短縮を図ることができる。
・書き込み方法によれば、バッファメモリの容量を小さ
くできるので、低コストでの製造が可能となり、転送の
並列処理ができるので、ホスト端末からみて高速な転送
が実現できる。また、フラッシュメモリに対してブロッ
ク単位で処理を行うので、高速な書き込み・読出しが可
能となり、処理時間の短縮を図ることができる。
【００２３】
【実施例１】図１乃至図５を用いて本発明の第１の実施
例について説明する。なお、各図において共通する要素
には同一の符号を付し、重複する説明については省略し
ている。
例について説明する。なお、各図において共通する要素
には同一の符号を付し、重複する説明については省略し
ている。
【００２４】図１は、本発明による不揮発性半導体メモ
リを用いて構成された半導体記憶装置の１実施例のブロ
ック構成を示す。同図において、半導体記憶装置は、制
御信号生成手段としての機能を有する制御信号生成シー
ケンサ（ＳＥＱ）１と、複数のブロック階層構造を有す
るフラッシュメモリ２と、２つのバッファＲＡＭ（Ｒ
１，Ｒ２）と、双方向バッファ３と、４つのセレクタ
（Ｓ１，Ｓ２，Ｓ３，Ｓ４）とを備える。バッファＲＡ
Ｍ（Ｒ１，Ｒ２）は、それぞれホスト端末機からのデー
タの読出し・書き込みができるように、データバスによ
ってセレクタ（Ｓ１，Ｓ２，Ｓ３）を介してホストイン
ターフェース部４と接続されている。同様に、バッファ
ＲＡＭ（Ｒ１，Ｒ２）は、フラッシュメモリ２に対する
データの読出し・書き込みができるように、データバス
によってセレクタ（Ｓ２，Ｓ３，Ｓ４）および双方向バ
ッファ３を介してフラッシュメモリ２と接続され、各セ
レクタによって接続されるデータバスが選択される。
リを用いて構成された半導体記憶装置の１実施例のブロ
ック構成を示す。同図において、半導体記憶装置は、制
御信号生成手段としての機能を有する制御信号生成シー
ケンサ（ＳＥＱ）１と、複数のブロック階層構造を有す
るフラッシュメモリ２と、２つのバッファＲＡＭ（Ｒ
１，Ｒ２）と、双方向バッファ３と、４つのセレクタ
（Ｓ１，Ｓ２，Ｓ３，Ｓ４）とを備える。バッファＲＡ
Ｍ（Ｒ１，Ｒ２）は、それぞれホスト端末機からのデー
タの読出し・書き込みができるように、データバスによ
ってセレクタ（Ｓ１，Ｓ２，Ｓ３）を介してホストイン
ターフェース部４と接続されている。同様に、バッファ
ＲＡＭ（Ｒ１，Ｒ２）は、フラッシュメモリ２に対する
データの読出し・書き込みができるように、データバス
によってセレクタ（Ｓ２，Ｓ３，Ｓ４）および双方向バ
ッファ３を介してフラッシュメモリ２と接続され、各セ
レクタによって接続されるデータバスが選択される。
【００２５】ここで、制御信号生成シーケンサ（ＳＥ
Ｑ）１は、各種のデータ転送を実施するために適切なタ
イミングで各ブロックに対して制御信号を与え、各セレ
クタの切替制御、バッファＲＡＭ（Ｒ１，Ｒ２）への制
御信号、ブロックアドレス、フラッシュメモリ２への制
御信号は全て制御信号生成シーケンサ（ＳＥＱ）１によ
って生成される（図３を用いて後述する）。
Ｑ）１は、各種のデータ転送を実施するために適切なタ
イミングで各ブロックに対して制御信号を与え、各セレ
クタの切替制御、バッファＲＡＭ（Ｒ１，Ｒ２）への制
御信号、ブロックアドレス、フラッシュメモリ２への制
御信号は全て制御信号生成シーケンサ（ＳＥＱ）１によ
って生成される（図３を用いて後述する）。
【００２６】図１に示す半導体記憶装置では、フラッシ
ュメモリのリード、ライト、イレース処理はブロック単
位で行われ、この１ブロックの容量サイズはホスト端末
機が処理単位とする１セクタサイズの整数倍であり、本
実施例では１ブロックサイズが４セクタサイズである構
成例を示している。
ュメモリのリード、ライト、イレース処理はブロック単
位で行われ、この１ブロックの容量サイズはホスト端末
機が処理単位とする１セクタサイズの整数倍であり、本
実施例では１ブロックサイズが４セクタサイズである構
成例を示している。
【００２７】本発明では、ホスト端末機とフラッシュメ
モリ間のデータ転送を媒介するために設けられた２つの
バッファＲＡＭ（Ｒ１，Ｒ２）としては、各々の記憶容
量がホスト端末機の処理単位である１セクタサイズと同
じ容量サイズのものが使用される。そのため、ホスト端
末機とバッファＲＡＭ間のデータ転送、フラッシュメモ
リとバッファＲＡＭ間のデータ転送は、２つのバッファ
ＲＡＭ（Ｒ１，Ｒ２）のうちそれぞれ別々のバッファＲ
ＡＭを選択して行い、一方のバッファＲＡＭ（例えばＲ
１）がホスト端末機とデータの送受信を行っている際に
は、もう一方のバッファＲＡＭ（例えばＲ２）はフラッ
シュメモリとのデータ送受信を行うように構成されてい
る。
モリ間のデータ転送を媒介するために設けられた２つの
バッファＲＡＭ（Ｒ１，Ｒ２）としては、各々の記憶容
量がホスト端末機の処理単位である１セクタサイズと同
じ容量サイズのものが使用される。そのため、ホスト端
末機とバッファＲＡＭ間のデータ転送、フラッシュメモ
リとバッファＲＡＭ間のデータ転送は、２つのバッファ
ＲＡＭ（Ｒ１，Ｒ２）のうちそれぞれ別々のバッファＲ
ＡＭを選択して行い、一方のバッファＲＡＭ（例えばＲ
１）がホスト端末機とデータの送受信を行っている際に
は、もう一方のバッファＲＡＭ（例えばＲ２）はフラッ
シュメモリとのデータ送受信を行うように構成されてい
る。
【００２８】ホスト端末機からの読出し・書き込みの要
求に応答して、制御信号生成シーケンサ（ＳＥＱ）１
は、フラッシュメモリのアドレス指定されたブロックに
対するリードコマンド・ライトコマンドを印加し、順次
セクタ単位毎にバッファＲＡＭを介してホスト端末機と
フラッシュメモリ間のデータの授受を行い、これをブロ
ック単位毎に繰り返してリードコマンド・ライトコマン
ドを実行する。ここで、１つのセクタデータの転送後は
次のセクタデータの転送が継続できるようにフラッシュ
メモリへの制御信号はそのレベルが保持される。
求に応答して、制御信号生成シーケンサ（ＳＥＱ）１
は、フラッシュメモリのアドレス指定されたブロックに
対するリードコマンド・ライトコマンドを印加し、順次
セクタ単位毎にバッファＲＡＭを介してホスト端末機と
フラッシュメモリ間のデータの授受を行い、これをブロ
ック単位毎に繰り返してリードコマンド・ライトコマン
ドを実行する。ここで、１つのセクタデータの転送後は
次のセクタデータの転送が継続できるようにフラッシュ
メモリへの制御信号はそのレベルが保持される。
【００２９】図２（ａ）はフラッシュメモリからホスト
端末へのデータ読出し動作を示す模式図であり、図２
（ｂ）はホスト端末からフラッシュメモリへのデータ書
き込み動作を示す模式図であり、フラッシュメモリは１
ブロックサイズが２ｋバイト（４セクタサイズ）で構成
された場合を示している。
端末へのデータ読出し動作を示す模式図であり、図２
（ｂ）はホスト端末からフラッシュメモリへのデータ書
き込み動作を示す模式図であり、フラッシュメモリは１
ブロックサイズが２ｋバイト（４セクタサイズ）で構成
された場合を示している。
【００３０】図２（ａ）に示すフラッシュメモリからの
データ読出し動作において、破線矢印で示すデータ転送
Dtr1は、フラッシュメモリから例えばセクタ１のデータ
が前段階の処理ステップで予めバッファＲＡＭ（Ｒ１）
に格納されていることを示している。次に実線矢印で示
した２つのデータ転送Dtr2とDtr3 を同時に行う。即
ち、バッファＲＡＭ（Ｒ１）に先に格納されたセクタ１
のデータをバッファＲＡＭ（Ｒ１）から読み出してホス
トに転送する(Dtr3)と同時的に、フラッシュメモリから
次のセクタ２のデータを読み出してもう一方のバッファ
ＲＡＭ（Ｒ２）に転送(Dtr2)し格納する。バッファＲＡ
Ｍ（Ｒ２）に格納されたセクタ２のデータを読み出して
ホストに転送するときは、それと同時に、フラッシュメ
モリから次のセクタ３のデータを読み出してもう一方の
バッファＲＡＭ（Ｒ１）に転送し格納する。
データ読出し動作において、破線矢印で示すデータ転送
Dtr1は、フラッシュメモリから例えばセクタ１のデータ
が前段階の処理ステップで予めバッファＲＡＭ（Ｒ１）
に格納されていることを示している。次に実線矢印で示
した２つのデータ転送Dtr2とDtr3 を同時に行う。即
ち、バッファＲＡＭ（Ｒ１）に先に格納されたセクタ１
のデータをバッファＲＡＭ（Ｒ１）から読み出してホス
トに転送する(Dtr3)と同時的に、フラッシュメモリから
次のセクタ２のデータを読み出してもう一方のバッファ
ＲＡＭ（Ｒ２）に転送(Dtr2)し格納する。バッファＲＡ
Ｍ（Ｒ２）に格納されたセクタ２のデータを読み出して
ホストに転送するときは、それと同時に、フラッシュメ
モリから次のセクタ３のデータを読み出してもう一方の
バッファＲＡＭ（Ｒ１）に転送し格納する。
【００３１】同様に、図２（ｂ）に示すホストからフラ
ッシュメモリへのデータ書き込み動作において、破線矢
印で示すデータ転送Dtw1は、ホスト端末から例えばセク
タ１に対するデータが予めバッファＲＡＭ（Ｒ１）に格
納されていることを示している。次に実線矢印で示した
２つのデータ転送Dtw2とDtw3 を同時に行う。即ち、バ
ッファＲＡＭ（Ｒ１）に先に格納されたセクタ１に対す
るデータを読み出してフラッシュメモリに転送する(Dtw
3)と同時的に、ホスト端末から次のセクタ２に対するデ
ータをバッファＲＡＭ（Ｒ２）に転送(Dtw2)し格納す
る。
ッシュメモリへのデータ書き込み動作において、破線矢
印で示すデータ転送Dtw1は、ホスト端末から例えばセク
タ１に対するデータが予めバッファＲＡＭ（Ｒ１）に格
納されていることを示している。次に実線矢印で示した
２つのデータ転送Dtw2とDtw3 を同時に行う。即ち、バ
ッファＲＡＭ（Ｒ１）に先に格納されたセクタ１に対す
るデータを読み出してフラッシュメモリに転送する(Dtw
3)と同時的に、ホスト端末から次のセクタ２に対するデ
ータをバッファＲＡＭ（Ｒ２）に転送(Dtw2)し格納す
る。
【００３２】図３（ａ）はフラッシュメモリからのデー
タ読出し動作におけて制御信号生成シーケンサ（ＳＥ
Ｑ）１からの制御信号のタイミング波形図を示し、図３
（ｂ）はフラッシュメモリへのデータ書き込み動作にお
ける制御信号のタイミング波形図を示す。
タ読出し動作におけて制御信号生成シーケンサ（ＳＥ
Ｑ）１からの制御信号のタイミング波形図を示し、図３
（ｂ）はフラッシュメモリへのデータ書き込み動作にお
ける制御信号のタイミング波形図を示す。
【００３３】フラッシュメモリに対するコマンドはブロ
ック（４セクタ）単位で実施されるため、各コマンドの
実施は、コマンド・ブロックアドレス印加ステップ(rea
d open, write open)と、セクタ転送（読出し・書き込
み）ステップ(read sector, write sector)と、ブロッ
ク処理完了ステップ(read close, write close)とに分
けて制御する。各ステップ完了後はそのままの制御信号
レベルを保持するので、次のステップまで時間間隔があ
ってもそのままフラッシュメモリに対するコマンドを継
続することができる。
ック（４セクタ）単位で実施されるため、各コマンドの
実施は、コマンド・ブロックアドレス印加ステップ(rea
d open, write open)と、セクタ転送（読出し・書き込
み）ステップ(read sector, write sector)と、ブロッ
ク処理完了ステップ(read close, write close)とに分
けて制御する。各ステップ完了後はそのままの制御信号
レベルを保持するので、次のステップまで時間間隔があ
ってもそのままフラッシュメモリに対するコマンドを継
続することができる。
【００３４】図３（ａ）に示すデータ読出し動作におけ
る制御タイミングにおいて、／ＣＥはチップイネーブル
入力を示し、／ＣＥの立ち上がりでスタンバイ状態に戻
る。コマンド・アドレス印加によってチップイネーブル
状態が開始され、ブロック処理完了ステップ(read clos
e)までレベル保持される。同図において、上付線を付し
た信号／ＣＥ，／ＷＥ，／ＯＥはＬＯＷアクティブ信号
であることを示し、ｔＡはアクセス時間を示している。
／ＯＥはのアウトプットイネーブル信号を示し、／ＯＥ
＝Ｌレベルの間フラッシュメモリからデータが出力さ
れ、コマンド入力前は／ＯＥ＝Ｈレベル（出力ディスエ
ーブル）状態から開始されている。
る制御タイミングにおいて、／ＣＥはチップイネーブル
入力を示し、／ＣＥの立ち上がりでスタンバイ状態に戻
る。コマンド・アドレス印加によってチップイネーブル
状態が開始され、ブロック処理完了ステップ(read clos
e)までレベル保持される。同図において、上付線を付し
た信号／ＣＥ，／ＷＥ，／ＯＥはＬＯＷアクティブ信号
であることを示し、ｔＡはアクセス時間を示している。
／ＯＥはのアウトプットイネーブル信号を示し、／ＯＥ
＝Ｌレベルの間フラッシュメモリからデータが出力さ
れ、コマンド入力前は／ＯＥ＝Ｈレベル（出力ディスエ
ーブル）状態から開始されている。
【００３５】コマンド・アドレス印加によって制御イネ
ーブル状態となると、バッファＲＡＭへのライトイネー
ブル信号／ＷＥは初期化され、フラッシュメモリから１
セクタ分のデータを予め一方のバッファＲＡＭ（Ｒ１）
に格納し（ＷＥ０）、次に所定時間後に、このバッファ
ＲＡＭ（Ｒ１）に格納されたセクタのデータを読み出し
てホストに転送する（ＯＥ０）。これと同時的に、フラ
ッシュメモリから次のセクタのデータを読み出してもう
一方のバッファＲＡＭ（Ｒ２）に転送し格納する（ＷＥ
１）。１セクタ分のデータ転送が終了すると処理は次の
セクテに移行し、読出し転送セクタを順次セクタ０から
セクタ４までセクタ単位毎に指定（ＳＣ）することによ
り、２つのバッファＲＡＭを介してホスト端末機とフラ
ッシュメモリ間のデータの授受を行い、これをブロック
単位毎に繰り返してリードコマンドを実行する。ここ
で、、ＳＣは各セクタ毎の転送データ量を計数し転送セ
クタを取得するシリアルクロック入力信号を示し、リー
ドデータはＳＣの立ち上がりでラッチされる。
ーブル状態となると、バッファＲＡＭへのライトイネー
ブル信号／ＷＥは初期化され、フラッシュメモリから１
セクタ分のデータを予め一方のバッファＲＡＭ（Ｒ１）
に格納し（ＷＥ０）、次に所定時間後に、このバッファ
ＲＡＭ（Ｒ１）に格納されたセクタのデータを読み出し
てホストに転送する（ＯＥ０）。これと同時的に、フラ
ッシュメモリから次のセクタのデータを読み出してもう
一方のバッファＲＡＭ（Ｒ２）に転送し格納する（ＷＥ
１）。１セクタ分のデータ転送が終了すると処理は次の
セクテに移行し、読出し転送セクタを順次セクタ０から
セクタ４までセクタ単位毎に指定（ＳＣ）することによ
り、２つのバッファＲＡＭを介してホスト端末機とフラ
ッシュメモリ間のデータの授受を行い、これをブロック
単位毎に繰り返してリードコマンドを実行する。ここ
で、、ＳＣは各セクタ毎の転送データ量を計数し転送セ
クタを取得するシリアルクロック入力信号を示し、リー
ドデータはＳＣの立ち上がりでラッチされる。
【００３６】図３（ｂ）に示すデータ書き込み動作にお
ける制御タイミングについても、図３（ａ）に示す制御
タイミングとほぼ同様であり、常時／ＯＥ＝Ｈレベルの
間出力ディスエーブル状態となる。write close時の
“確認”は、フラッシュメモリへの書込みを行うに当た
って確認コマンドを入れることを示している。その他の
動作については図３（ａ）と同様であるので、ここでは
その説明は省略する。
ける制御タイミングについても、図３（ａ）に示す制御
タイミングとほぼ同様であり、常時／ＯＥ＝Ｈレベルの
間出力ディスエーブル状態となる。write close時の
“確認”は、フラッシュメモリへの書込みを行うに当た
って確認コマンドを入れることを示している。その他の
動作については図３（ａ）と同様であるので、ここでは
その説明は省略する。
【００３７】図４は本実施例の半導体記憶装置の読出し
動作についての内部動作のフローチャートを示す。先
ず、ステップ＃４０１では、読出し制御の初期化によっ
て開始ブロックアドレス（ＢＡ）と開始セクタ番号
（ｉ）と転送セクタ数（ＳＣ）が取得される。ステップ
＃４０２でリードコマンド・ブロックアドレス印加(rea
d open)処理がおこなわれた後、ステップ＃４０３でリ
ードセクタ転送（読出し）(read sector)に移行し、最
初のセクタデータの読出し、バッファＲＡＭへの格納お
よびホスト端末への転送が行われる。ステップ＃４０４
で転送セクタ数（ＳＣ）が１減算カウントされた後、ス
テップ＃４０５でバッファＲＡＭからホスト端末へのデ
ータ転送中か転送完了しているかが判定される。ホスト
端末へのデータ転送中の場合は、転送完了を待って（ス
テップ＃４０６）、転送完了の場合は、ステップ＃４０
７でホスト端末へのデータ転送要求を発行し、バッファ
ＲＡＭからホストへのデータ転送が開始される（ステッ
プ＃４０８）。
動作についての内部動作のフローチャートを示す。先
ず、ステップ＃４０１では、読出し制御の初期化によっ
て開始ブロックアドレス（ＢＡ）と開始セクタ番号
（ｉ）と転送セクタ数（ＳＣ）が取得される。ステップ
＃４０２でリードコマンド・ブロックアドレス印加(rea
d open)処理がおこなわれた後、ステップ＃４０３でリ
ードセクタ転送（読出し）(read sector)に移行し、最
初のセクタデータの読出し、バッファＲＡＭへの格納お
よびホスト端末への転送が行われる。ステップ＃４０４
で転送セクタ数（ＳＣ）が１減算カウントされた後、ス
テップ＃４０５でバッファＲＡＭからホスト端末へのデ
ータ転送中か転送完了しているかが判定される。ホスト
端末へのデータ転送中の場合は、転送完了を待って（ス
テップ＃４０６）、転送完了の場合は、ステップ＃４０
７でホスト端末へのデータ転送要求を発行し、バッファ
ＲＡＭからホストへのデータ転送が開始される（ステッ
プ＃４０８）。
【００３８】次にステップ＃４０９で、転送セクタ数
（ＳＣ）が０（未転送セクタなし）か否か（未転送セク
タ有り）か判定され、未転送セクタなしの場合（ＳＣ＝
０）は、ブロック処理完了ステップ(read close) ＃４
１０に移行する。未転送セクタ有りの場合（ＳＣ＞０）
は、ステップ＃４１１でバッファＲＡＭの切り替えが行
われ、対象セクタ番号を１だけインクレメントして次の
セクタからの読出しに移行する（ステップ＃４１２）。
（ＳＣ）が０（未転送セクタなし）か否か（未転送セク
タ有り）か判定され、未転送セクタなしの場合（ＳＣ＝
０）は、ブロック処理完了ステップ(read close) ＃４
１０に移行する。未転送セクタ有りの場合（ＳＣ＞０）
は、ステップ＃４１１でバッファＲＡＭの切り替えが行
われ、対象セクタ番号を１だけインクレメントして次の
セクタからの読出しに移行する（ステップ＃４１２）。
【００３９】ステップ＃４１３で対象セクタ番号（ｉ）
が上限値か否か判定され、上限値以下の場合はステップ
＃４０３の処理工程にもどり、上限値より大の場合は、
ブロック処理完了ステップ(read close)＃４１４での処
理の後、ステップ＃４１５でブロックアドレス（ＢＡ）
を次のブロックに移行して対象セクタ番号（ｉ）をｉ＝
０に設定し、再びステップ＃４０２からの処理工程を繰
り返す。
が上限値か否か判定され、上限値以下の場合はステップ
＃４０３の処理工程にもどり、上限値より大の場合は、
ブロック処理完了ステップ(read close)＃４１４での処
理の後、ステップ＃４１５でブロックアドレス（ＢＡ）
を次のブロックに移行して対象セクタ番号（ｉ）をｉ＝
０に設定し、再びステップ＃４０２からの処理工程を繰
り返す。
【００４０】ここで、本実施例ではセクタ番号（ｉ）の
上限値を４（セクタ）としているが、本発明はこれに限
定されるものではなく、１ブロックのセクタサイズは任
意である。
上限値を４（セクタ）としているが、本発明はこれに限
定されるものではなく、１ブロックのセクタサイズは任
意である。
【００４１】図５は本実施例の半導体記憶装置の書き込
み動作についての内部動作のフローチャートを示す。図
４の読出し動作の場合と同様に、先ず、ステップ＃５０
１では、書き込み制御の初期化によって開始ブロックア
ドレス（ＢＡ）と開始セクタ番号（ｉ）と転送セクタ数
（ＳＣ）が取得される。次に、ステップ＃５０２でホス
トからのデータ転送要求を発行し、バッファＲＡＭへの
データ転送が開始される（ステップ＃５０３）。ステッ
プ＃５０４でフラッシュメモリのプログラム完了待ちを
行った後、ステップ＃５０５でライトコマンド・ブロッ
クアドレス印加(write open)処理が行われる。
み動作についての内部動作のフローチャートを示す。図
４の読出し動作の場合と同様に、先ず、ステップ＃５０
１では、書き込み制御の初期化によって開始ブロックア
ドレス（ＢＡ）と開始セクタ番号（ｉ）と転送セクタ数
（ＳＣ）が取得される。次に、ステップ＃５０２でホス
トからのデータ転送要求を発行し、バッファＲＡＭへの
データ転送が開始される（ステップ＃５０３）。ステッ
プ＃５０４でフラッシュメモリのプログラム完了待ちを
行った後、ステップ＃５０５でライトコマンド・ブロッ
クアドレス印加(write open)処理が行われる。
【００４２】ホスト端末からのデータ転送完了を待って
（ステップ＃５０６）、ステップ＃５０７で転送セクタ
数（ＳＣ）が１減算カウントされた後、ステップ＃５０
８で、転送セクタ数（ＳＣ）が０（未転送セクタなし）
か否（未転送セクタ有り）か判定される。未転送セクタ
なしの場合（ＳＣ＝０）は、ステップ＃５０９のライト
セクタ転送（書き込み）(write sector)に移行し、ブロ
ック処理完了ステップ(write close) ＃５１０を経て、
ステップ＃５１１でフラッシュメモリのプログラム完了
待ちを行った後終了する。
（ステップ＃５０６）、ステップ＃５０７で転送セクタ
数（ＳＣ）が１減算カウントされた後、ステップ＃５０
８で、転送セクタ数（ＳＣ）が０（未転送セクタなし）
か否（未転送セクタ有り）か判定される。未転送セクタ
なしの場合（ＳＣ＝０）は、ステップ＃５０９のライト
セクタ転送（書き込み）(write sector)に移行し、ブロ
ック処理完了ステップ(write close) ＃５１０を経て、
ステップ＃５１１でフラッシュメモリのプログラム完了
待ちを行った後終了する。
【００４３】未転送セクタ有りの場合（ＳＣ＞０）は、
ステップ＃５１２でバッファＲＡＭの切り替えが行わ
れ、ステップ＃５１３でホストからのデータ転送要求を
発行し、バッファＲＡＭへのデータ転送が開始される
（ステップ＃５１４）。次に、ステップ＃５１５でライ
トセクタ転送（書き込み）(write sector)処理を行い、
対象セクタ番号を１だけインクレメントして次のセクタ
への書き込みに移行する（ステップ＃５１６）。
ステップ＃５１２でバッファＲＡＭの切り替えが行わ
れ、ステップ＃５１３でホストからのデータ転送要求を
発行し、バッファＲＡＭへのデータ転送が開始される
（ステップ＃５１４）。次に、ステップ＃５１５でライ
トセクタ転送（書き込み）(write sector)処理を行い、
対象セクタ番号を１だけインクレメントして次のセクタ
への書き込みに移行する（ステップ＃５１６）。
【００４４】ステップ＃５１７で対象セクタ番号（ｉ）
が上限値か否か判定され、上限値以下の場合はステップ
＃５０６の処理工程にもどり、上限値より大の場合は、
ブロック処理完了ステップ(write close)＃５１８での
処理の後、ステップ＃５１９でブロックアドレス（Ｂ
Ａ）を次のブロックに移行して対象セクタ番号（ｉ）を
ｉ＝０に設定し、再びステップ＃５０４からの処理工程
を繰り返す。
が上限値か否か判定され、上限値以下の場合はステップ
＃５０６の処理工程にもどり、上限値より大の場合は、
ブロック処理完了ステップ(write close)＃５１８での
処理の後、ステップ＃５１９でブロックアドレス（Ｂ
Ａ）を次のブロックに移行して対象セクタ番号（ｉ）を
ｉ＝０に設定し、再びステップ＃５０４からの処理工程
を繰り返す。
【００４５】本実施例によれば、バッファＲＡＭの容量
を従来技術の複数セクタ分相当と比べて顕著に小さくで
きるので、低コストでの製造が可能となり、転送の並列
処理ができるので、ホストからみて高速な転送が実現で
きる。また、フラッシュメモリに対してブロック単位で
処理を行うので、高速な書き込み・読出しが可能とな
る。
を従来技術の複数セクタ分相当と比べて顕著に小さくで
きるので、低コストでの製造が可能となり、転送の並列
処理ができるので、ホストからみて高速な転送が実現で
きる。また、フラッシュメモリに対してブロック単位で
処理を行うので、高速な書き込み・読出しが可能とな
る。
【００４６】
【実施例２】図６を用いて本発明の第２の実施例につい
て説明する。図１に示す実施例１の構成と異なるところ
は、本実施例２では誤り訂正制御手段（ＥＣＣ）５を追
加したことである。図６に示すように、セレクタＳ４と
双方向バッファ３との間に誤り訂正制御手段（ＥＣＣ）
５を介在接続させることにより、フラッシュメモリ２か
らバッファＲＡＭ（Ｒ１，Ｒ２）へのデータ読出しの際
に、これと並行して誤り訂正制御手段（ＥＣＣ）５にセ
クタデータと誤り訂正用の冗長データが転送され、訂正
可能な誤りが検出された場合にバッファＲＡＭ上のデー
タを訂正しておくようにする。
て説明する。図１に示す実施例１の構成と異なるところ
は、本実施例２では誤り訂正制御手段（ＥＣＣ）５を追
加したことである。図６に示すように、セレクタＳ４と
双方向バッファ３との間に誤り訂正制御手段（ＥＣＣ）
５を介在接続させることにより、フラッシュメモリ２か
らバッファＲＡＭ（Ｒ１，Ｒ２）へのデータ読出しの際
に、これと並行して誤り訂正制御手段（ＥＣＣ）５にセ
クタデータと誤り訂正用の冗長データが転送され、訂正
可能な誤りが検出された場合にバッファＲＡＭ上のデー
タを訂正しておくようにする。
【００４７】バッファＲＡＭからフラッシュメモリへの
データ書き込みの際には、これと並行して誤り訂正制御
手段（ＥＣＣ）５にセクタデータを転送して冗長データ
を生成し、生成された冗長データをフラッシュメモリ２
に転送する。誤り訂正のための冗長データは各セクタデ
ータ毎にセクタデータの直後に格納するように構成され
る。なお、上記以外の要素については実施例１と共通す
るので、その説明についてはここでは省略する。
データ書き込みの際には、これと並行して誤り訂正制御
手段（ＥＣＣ）５にセクタデータを転送して冗長データ
を生成し、生成された冗長データをフラッシュメモリ２
に転送する。誤り訂正のための冗長データは各セクタデ
ータ毎にセクタデータの直後に格納するように構成され
る。なお、上記以外の要素については実施例１と共通す
るので、その説明についてはここでは省略する。
【００４８】上記構成により、実施例１で得られる効果
のほかに、誤り訂正により処理データの信頼性向上が図
れるといった効果が得られる。
のほかに、誤り訂正により処理データの信頼性向上が図
れるといった効果が得られる。
【００４９】
【発明の効果】以上のように、本発明によれば、バッフ
ァＲＡＭの容量を小さくできるので、低コストでの製造
が可能となり、転送の並列処理ができるので、ホストか
らみて高速な転送が実現できる。また、フラッシュメモ
リに対してブロック単位で処理を行うので、高速な書き
込み・読出しが可能となる。さらに、上記効果を損なう
ことなく、誤り訂正によりデータの信頼性向上が図れ
る。
ァＲＡＭの容量を小さくできるので、低コストでの製造
が可能となり、転送の並列処理ができるので、ホストか
らみて高速な転送が実現できる。また、フラッシュメモ
リに対してブロック単位で処理を行うので、高速な書き
込み・読出しが可能となる。さらに、上記効果を損なう
ことなく、誤り訂正によりデータの信頼性向上が図れ
る。
【図１】 本発明に係る半導体記憶装置の実施例１のブ
ロック図
ロック図
【図２】 （ａ）、（ｂ）はそれぞれ本発明に係る半導
体記憶装置の読出し・書き込み動作におけるデータ転送
の模式図
体記憶装置の読出し・書き込み動作におけるデータ転送
の模式図
【図３】 （ａ）、（ｂ）はそれぞれ本発明に係る半導
体記憶装置の読出し・書き込み動作におけるフラッシュ
メモリ制御信号のタイミングチャート
体記憶装置の読出し・書き込み動作におけるフラッシュ
メモリ制御信号のタイミングチャート
【図４】 本発明に係る半導体記憶装置の読出し動作の
フローチャート
フローチャート
【図５】 本発明に係る半導体記憶装置の書き込み動作
のフローチャート
のフローチャート
【図６】 本発明に係る半導体記憶装置の実施例２のブ
ロック図
ロック図
【図７】 （ａ）、（ｂ）はそれぞれ従来の半導体記憶
装置の読出し・書き込み動作におけるデータ転送の模式
図。
装置の読出し・書き込み動作におけるデータ転送の模式
図。
１ 制御信号生成シーケンサ ２ フラッシュメモリ ３ 双方向バッファ ４ ホストインターフェース Ｒ１，Ｒ２ バッファＲＡＭ Ｓ１〜Ｓ４ セレクタ ５ ＥＣＣ回路
Claims (7)
- 【請求項１】 システムバスを介して外部ホスト端末と
データ転送可能に接続された半導体記憶装置であって、 複数個のブロック構成を有する不揮発性半導体メモリで
あって、各ブロック単位で読出し・書き込みのコマンド
が実行処理され、１ブロックの容量サイズは外部ホスト
端末がデータ読出し・書き込み単位とする１セクタサイ
ズの複数倍である不揮発性半導体メモリと、 上記外部ホスト端末と上記不揮発性半導体メモリ間のデ
ータ転送を媒介する２個のバッファメモリであって、各
々が上記不揮発性半導体メモリの１セクタサイズに相当
する容量を有する第１及び第２のバッファメモリと、 上記外部ホスト端末と上記バッファメモリ間のデータ転
送および上記不揮発性半導体メモリと上記バッファメモ
リ間のデータ転送は、それぞれ上記第１及び第２のバッ
ファメモリのうち別々のバッファメモリを選択し、一方
のバッファメモリが外部ホスト端末との間で１セクタ分
のデータの授受を行っている際には、もう一方のバッフ
ァメモリは不揮発性半導体メモリとの間で別の１セクタ
分のデータの授受を行うように制御する制御手段とを有
することを特徴とする半導体記憶装置。 - 【請求項２】 上記制御手段は、外部ホスト端末からの
データ読出し・書き込みの要求に応答して、前記不揮発
性半導体メモリのブロックに対する読出し・書き込みの
コマンドを印加し、順次セクタデータ毎に前記バッファ
メモリを介して外部ホスト端末と前記不揮発性半導体メ
モリ間のデータの授受を行う請求項１に記載の半導体記
憶装置。 - 【請求項３】 上記制御手段は、１つのセクタデータの
転送後は次のセクタデータの転送が継続できるように前
記不揮発性半導体メモリへの制御レベルを保持し、デー
タ転送の同時並列処理を行う請求項２に記載の半導体記
憶装置。 - 【請求項４】 上記不揮発性半導体メモリに格納された
データの誤りを訂正制御する誤り訂正手段を更に有し、
誤り訂正のための冗長データは各セクタデータ毎にセク
タデータの直後に格納する請求項１乃至３のいずれかに
記載の半導体記憶装置。 - 【請求項５】 上記誤り訂正手段は、前記不揮発性半導
体メモリからバッファメモリへのデータ読出しの際に
は、これと同時並行して上記誤り訂正手段にセクタデー
タと冗長データが転送され、訂正可能な誤りが検出され
た場合には前記バッファメモリ上のデータを訂正し、該
バッファメモリから上記不揮発性半導体メモリへの書き
込みの際には、これと同時並行して上記誤り訂正手段に
セクタデータを転送して冗長データを生成し、生成され
た冗長データを上記不揮発性半導体メモリに転送する請
求項４に記載の半導体記憶装置。 - 【請求項６】 システムバス上に接続された２個のバッ
ファメモリを介して外部ホスト端末とデータ転送可能に
接続された不揮発性半導体メモリのデータ読出し方法で
あって、 読出し制御の初期化によって開始ブロックアドレスと開
始セクタ番号と転送セクタ数を取得する工程と、 最初のセクタデータの読出してバッファメモリに格納
し、ホスト端末への読出し転送を行う工程と、 転送セクタ数を１減算カウントした後、バッファメモリ
からホスト端末へのデータ転送中か転送完了しているか
を判定する工程と、 ホスト端末へのデータ転送完了時に、ホスト端末へのデ
ータ転送要求を発行し、バッファメモリからホスト端末
へのデータ転送を開始する工程と、 処理されるべき転送セクタ数が０か否か判定する工程、
とを有し、 転送セクタ数が０の場合は、ブロック処理を完了し、転
送セクタ数が０より大の場合は、バッファメモリの切り
替えを行い、対象セクタ番号を１だけインクレメントし
て次のセクタからの読出しを行い、一方のバッファメモ
リが外部ホスト端末との間で１セクタ分のデータの授受
を行っている際には、もう一方のバッファメモリは不揮
発性半導体メモリとの間で別の１セクタ分のデータの授
受を行うことを特徴とする不揮発性半導体メモリのデー
タ読出し方法。 - 【請求項７】 システムバス上に接続された２個のバッ
ファメモリを介して外部ホスト端末とデータ転送可能に
接続された不揮発性半導体メモリへのデータ書き込み方
法であって、 書き込み制御の初期化によって開始ブロックアドレスと
開始セクタ番号と転送セクタ数を取得する工程と、 ホストからのデータ転送要求を発行し、バッファメモリ
へのデータ転送を開始する工程と、 フラッシュメモリのプログラム完了時に、ライトコマン
ド・ブロックアドレス印加処理を行う工程と、 ホスト端末からのデータ転送完了を待って、転送セクタ
数を１減算カウントした後、処理されるべき転送セクタ
数が０か否か判定する工程と、を有し、 転送セクタ数が０の場合は、ライトセクタ書き込み転送
処理した後、ブロック処理を完了し、 転送セクタ数が０より大の場合は、バッファメモリの切
り替えを行い、ホスト端末からのデータ転送要求を発行
し、バッファメモリへのデータ転送を開始し、ライトセ
クタ書き込み転送を行い、対象セクタ番号を１だけイン
クレメントして次のセクタへの書き込みを行い、一方の
バッファメモリが外部ホスト端末との間で１セクタ分の
データの授受を行っている際には、もう一方のバッファ
メモリは不揮発性半導体メモリとの間で別の１セクタ分
のデータの授受を行うことを特徴とする不揮発性半導体
メモリへのデータ書き込み方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001084921A JP4711531B2 (ja) | 2001-03-23 | 2001-03-23 | 半導体記憶装置 |
| US09/983,649 US6421274B1 (en) | 2001-03-23 | 2001-10-25 | Semiconductor memory device and reading and writing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001084921A JP4711531B2 (ja) | 2001-03-23 | 2001-03-23 | 半導体記憶装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011027055A Division JP2011118922A (ja) | 2011-02-10 | 2011-02-10 | 半導体記憶装置の読出し・書き込み方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002288034A true JP2002288034A (ja) | 2002-10-04 |
| JP4711531B2 JP4711531B2 (ja) | 2011-06-29 |
Family
ID=18940521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001084921A Expired - Fee Related JP4711531B2 (ja) | 2001-03-23 | 2001-03-23 | 半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6421274B1 (ja) |
| JP (1) | JP4711531B2 (ja) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006043492A1 (ja) * | 2004-10-18 | 2006-04-27 | Matsushita Electric Industrial Co., Ltd. | 不揮発性記憶装置、不揮発性記憶装置の書込み方法及びコントローラ |
| JP2007102805A (ja) * | 2006-11-20 | 2007-04-19 | Toshiba Corp | メモリシステム |
| JP2008041098A (ja) * | 2006-08-04 | 2008-02-21 | Samsung Electronics Co Ltd | メモリーカード及び該データ格納方法 |
| JP2008523528A (ja) * | 2004-12-04 | 2008-07-03 | ハイパーストーン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | セクタバッファを持つメモリシステム |
| US7437600B2 (en) | 2004-02-19 | 2008-10-14 | Nec Corporation | Method of data writing to and data reading from storage device and data storage system |
| US7532521B2 (en) | 2005-10-18 | 2009-05-12 | Samsung Electronics Co., Ltd. | NOR-NAND flash memory device with interleaved mat access |
| US7599222B2 (en) | 2005-12-28 | 2009-10-06 | Samsung Electronics Co., Ltd. | Semiconductor memory device using pipelined-buffer programming and related method |
| JP2010186403A (ja) * | 2009-02-13 | 2010-08-26 | Renesas Electronics Corp | データ処理装置 |
| JP2010253290A (ja) * | 2010-07-26 | 2010-11-11 | Sanyo Product Co Ltd | スロットマシン及び遊技機 |
| JP2010277352A (ja) * | 2009-05-28 | 2010-12-09 | Toshiba Corp | メモリシステム |
| JP2011128826A (ja) * | 2009-12-17 | 2011-06-30 | Hitachi Ulsi Systems Co Ltd | 記憶装置と半導体不揮発性メモリの記憶方法 |
| US8301829B2 (en) | 2003-12-15 | 2012-10-30 | Samsung Electronics Co., Ltd. | Flash memory device and flash memory system including buffer memory |
| JP2012221338A (ja) * | 2011-04-12 | 2012-11-12 | Hitachi Ltd | 半導体装置、不揮発性メモリ装置の制御方法 |
| JP2013147209A (ja) * | 2012-01-23 | 2013-08-01 | Denso Corp | 電子装置 |
| US8531879B2 (en) | 2010-05-19 | 2013-09-10 | Samsung Electronics Co., Ltd. | Semiconductor memory device and an operating method thereof |
| US8713410B2 (en) | 2011-01-26 | 2014-04-29 | Kabushiki Kaisha Toshiba | Data storage apparatus, memory control apparatus and method for controlling flash memories |
| JP2014167819A (ja) * | 2014-05-15 | 2014-09-11 | Hitachi Automotive Systems Ltd | 自動車用電子制御装置 |
| JP2014207010A (ja) * | 2014-07-15 | 2014-10-30 | 日立オートモティブシステムズ株式会社 | 自動車用電子制御装置 |
| JP2016170813A (ja) * | 2016-06-16 | 2016-09-23 | 日立オートモティブシステムズ株式会社 | 自動車用電子制御装置 |
| US10353594B2 (en) | 2011-09-21 | 2019-07-16 | Hitachi Automotive Systems, Ltd. | Electronic control unit for vehicle and method of writing data |
| US10606229B2 (en) | 2011-09-21 | 2020-03-31 | Hitachi Automotive Systems, Ltd. | Electronic control unit for vehicle and method of executing program |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4082913B2 (ja) * | 2002-02-07 | 2008-04-30 | 株式会社ルネサステクノロジ | メモリシステム |
| US6751686B2 (en) * | 2002-03-08 | 2004-06-15 | Hewlett-Packard Development Company, L.P. | Automated transfer of a data unit comprising a plurality of fundamental data units between a host device and a storage medium |
| DE10255872B4 (de) * | 2002-11-29 | 2004-09-30 | Infineon Technologies Ag | Speichermodul und Verfahren zum Betrieb eines Speichermoduls in einem Datenspeichersystem |
| KR100498508B1 (ko) * | 2003-09-16 | 2005-07-01 | 삼성전자주식회사 | 데이터 전송시간을 감소시키는 듀얼 버퍼링(Ｄｕａｌｂｕｆｆｅｒｉｎｇ) 메모리 시스템 및 이에 대한 제어방법 |
| JP4135680B2 (ja) | 2004-05-31 | 2008-08-20 | ソニー株式会社 | 半導体記憶装置および信号処理システム |
| JP4387256B2 (ja) * | 2004-07-02 | 2009-12-16 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
| KR100648292B1 (ko) * | 2005-07-28 | 2006-11-23 | 삼성전자주식회사 | 오토 듀얼 버퍼링 방식의 메모리 장치 |
| US8074053B2 (en) | 2006-07-11 | 2011-12-06 | Harman International Industries, Incorporated | Dynamic instruction and data updating architecture |
| US9141567B2 (en) * | 2006-07-11 | 2015-09-22 | Harman International Industries, Incorporated | Serial communication input output interface engine |
| US20080016289A1 (en) * | 2006-07-11 | 2008-01-17 | Pennock James D | External memory interface engine |
| WO2008008662A2 (en) * | 2006-07-11 | 2008-01-17 | Harman International Industries, Incorporated | External memory interface engine and serial communication input output interface engine |
| US8429384B2 (en) * | 2006-07-11 | 2013-04-23 | Harman International Industries, Incorporated | Interleaved hardware multithreading processor architecture |
| KR100849212B1 (ko) * | 2006-10-12 | 2008-07-31 | 삼성전자주식회사 | 메모리 카드 및 메모리 카드의 구동 프로그램 업데이트방법 |
| JP5186112B2 (ja) * | 2007-02-01 | 2013-04-17 | マーベル ワールド トレード リミテッド | 磁気ディスクコントローラおよび方法 |
| FR2921193B1 (fr) * | 2007-09-14 | 2011-04-08 | E2V Semiconductors | Point memoire de memoire statique et application a un capteur d'image |
| JP5314612B2 (ja) | 2010-02-04 | 2013-10-16 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| DE102013220523B4 (de) | 2013-10-11 | 2023-05-25 | Continental Automotive Technologies GmbH | Verfahren zum Aktualisieren einer Betriebsfunktion eines Sensors und ein Sensormodul |
| FR3029047B1 (fr) * | 2014-11-26 | 2016-12-23 | Peugeot Citroen Automobiles Sa | Procede de communication entre un outil de production et un vehicule automobile |
| US11468963B2 (en) | 2020-12-08 | 2022-10-11 | Macronix International Co., Ltd. | Memory device and read method thereof |
| TWI756971B (zh) * | 2020-12-08 | 2022-03-01 | 旺宏電子股份有限公司 | 記憶體裝置以及其讀取方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1185609A (ja) * | 1997-09-09 | 1999-03-30 | Mitsubishi Electric Corp | 半導体記憶装置及びそのデータ管理方法 |
| JPH11175311A (ja) * | 1997-12-05 | 1999-07-02 | Tdk Corp | フラッシュメモリシステム |
| JP2000020409A (ja) * | 1998-07-07 | 2000-01-21 | Seiko Epson Corp | 半導体記憶装置 |
| JP2000148400A (ja) * | 1998-11-18 | 2000-05-26 | Sony Corp | 記録装置 |
| JP2000293427A (ja) * | 1999-04-05 | 2000-10-20 | Mitsubishi Electric Corp | フラッシュメモリを搭載する記憶装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6474649A (en) | 1987-09-16 | 1989-03-20 | Nec Corp | Sector buffer control system |
| JP3328321B2 (ja) * | 1992-06-22 | 2002-09-24 | 株式会社日立製作所 | 半導体記憶装置 |
| US6081878A (en) * | 1997-03-31 | 2000-06-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
| US6021459A (en) * | 1997-04-23 | 2000-02-01 | Micron Technology, Inc. | Memory system having flexible bus structure and method |
-
2001
- 2001-03-23 JP JP2001084921A patent/JP4711531B2/ja not_active Expired - Fee Related
- 2001-10-25 US US09/983,649 patent/US6421274B1/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1185609A (ja) * | 1997-09-09 | 1999-03-30 | Mitsubishi Electric Corp | 半導体記憶装置及びそのデータ管理方法 |
| JPH11175311A (ja) * | 1997-12-05 | 1999-07-02 | Tdk Corp | フラッシュメモリシステム |
| JP2000020409A (ja) * | 1998-07-07 | 2000-01-21 | Seiko Epson Corp | 半導体記憶装置 |
| JP2000148400A (ja) * | 1998-11-18 | 2000-05-26 | Sony Corp | 記録装置 |
| JP2000293427A (ja) * | 1999-04-05 | 2000-10-20 | Mitsubishi Electric Corp | フラッシュメモリを搭載する記憶装置 |
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8301829B2 (en) | 2003-12-15 | 2012-10-30 | Samsung Electronics Co., Ltd. | Flash memory device and flash memory system including buffer memory |
| US7437600B2 (en) | 2004-02-19 | 2008-10-14 | Nec Corporation | Method of data writing to and data reading from storage device and data storage system |
| WO2006043492A1 (ja) * | 2004-10-18 | 2006-04-27 | Matsushita Electric Industrial Co., Ltd. | 不揮発性記憶装置、不揮発性記憶装置の書込み方法及びコントローラ |
| JP2008523528A (ja) * | 2004-12-04 | 2008-07-03 | ハイパーストーン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | セクタバッファを持つメモリシステム |
| US7532521B2 (en) | 2005-10-18 | 2009-05-12 | Samsung Electronics Co., Ltd. | NOR-NAND flash memory device with interleaved mat access |
| US7599222B2 (en) | 2005-12-28 | 2009-10-06 | Samsung Electronics Co., Ltd. | Semiconductor memory device using pipelined-buffer programming and related method |
| US8321633B2 (en) | 2006-08-04 | 2012-11-27 | Samsung Electronics Co., Ltd. | Memory card and method for storing data on memory card |
| JP2008041098A (ja) * | 2006-08-04 | 2008-02-21 | Samsung Electronics Co Ltd | メモリーカード及び該データ格納方法 |
| JP4498341B2 (ja) * | 2006-11-20 | 2010-07-07 | 株式会社東芝 | メモリシステム |
| JP2007102805A (ja) * | 2006-11-20 | 2007-04-19 | Toshiba Corp | メモリシステム |
| JP2010186403A (ja) * | 2009-02-13 | 2010-08-26 | Renesas Electronics Corp | データ処理装置 |
| JP2010277352A (ja) * | 2009-05-28 | 2010-12-09 | Toshiba Corp | メモリシステム |
| JP2011128826A (ja) * | 2009-12-17 | 2011-06-30 | Hitachi Ulsi Systems Co Ltd | 記憶装置と半導体不揮発性メモリの記憶方法 |
| US8531879B2 (en) | 2010-05-19 | 2013-09-10 | Samsung Electronics Co., Ltd. | Semiconductor memory device and an operating method thereof |
| JP2010253290A (ja) * | 2010-07-26 | 2010-11-11 | Sanyo Product Co Ltd | スロットマシン及び遊技機 |
| US8713410B2 (en) | 2011-01-26 | 2014-04-29 | Kabushiki Kaisha Toshiba | Data storage apparatus, memory control apparatus and method for controlling flash memories |
| JP2012221338A (ja) * | 2011-04-12 | 2012-11-12 | Hitachi Ltd | 半導体装置、不揮発性メモリ装置の制御方法 |
| US8984209B2 (en) | 2011-04-12 | 2015-03-17 | Hitachi, Ltd. | Semiconductor device and method of controlling non-volatile memory device |
| US9069662B2 (en) | 2011-04-12 | 2015-06-30 | Hitachi, Ltd. | Semiconductor device and method of controlling non-volatile memory device |
| US9286212B2 (en) | 2011-04-12 | 2016-03-15 | Hitachi, Ltd. | Semiconductor device and method of controlling non-volatile memory device |
| US10353594B2 (en) | 2011-09-21 | 2019-07-16 | Hitachi Automotive Systems, Ltd. | Electronic control unit for vehicle and method of writing data |
| US10606229B2 (en) | 2011-09-21 | 2020-03-31 | Hitachi Automotive Systems, Ltd. | Electronic control unit for vehicle and method of executing program |
| US11360698B2 (en) | 2011-09-21 | 2022-06-14 | Hitachi Astemo, Ltd. | Electronic control unit for vehicle and method of writing data |
| US11556104B2 (en) | 2011-09-21 | 2023-01-17 | Hitachi Astemo, Ltd. | Electronic control unit for vehicle and method of executing program |
| JP2013147209A (ja) * | 2012-01-23 | 2013-08-01 | Denso Corp | 電子装置 |
| JP2014167819A (ja) * | 2014-05-15 | 2014-09-11 | Hitachi Automotive Systems Ltd | 自動車用電子制御装置 |
| JP2014207010A (ja) * | 2014-07-15 | 2014-10-30 | 日立オートモティブシステムズ株式会社 | 自動車用電子制御装置 |
| JP2016170813A (ja) * | 2016-06-16 | 2016-09-23 | 日立オートモティブシステムズ株式会社 | 自動車用電子制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6421274B1 (en) | 2002-07-16 |
| JP4711531B2 (ja) | 2011-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002288034A (ja) | 半導体記憶装置とその読出し・書き込み方法 | |
| US7409473B2 (en) | Off-chip data relocation | |
| US6721820B2 (en) | Method for improving performance of a flash-based storage system using specialized flash controllers | |
| US8769192B2 (en) | Data read method for a plurality of host read commands, and flash memory controller and storage system using the same | |
| US20060064537A1 (en) | Memory card having a storage cell and method of controlling the same | |
| US20050055493A1 (en) | [method for accessing large block flash memory] | |
| US20050228962A1 (en) | Non-volatile storage device | |
| US8433980B2 (en) | Fast, low-power reading of data in a flash memory | |
| US20050172068A1 (en) | Memory card and semiconductor device | |
| JP4966404B2 (ja) | メモリ制御装置、記憶装置、及びメモリ制御方法 | |
| JP2000067574A (ja) | 半導体記憶装置 | |
| KR20060113248A (ko) | 낸드 플래시 메모리 제어 장치 및 방법 | |
| JP2011197819A (ja) | 半導体装置 | |
| WO2006051780A1 (ja) | 同時アクセスするバンク数が異なるメモリコントローラに対応した不揮発性メモリ装置 | |
| JP2014535104A (ja) | フラッシュメモリ制御器及びフラッシュメモリ間のデータ転送方法 | |
| US7725621B2 (en) | Semiconductor device and data transfer method | |
| JP3550293B2 (ja) | 不揮発性メモリを用いた高速書換可能な記憶装置および該記憶装置のデータ書換方法 | |
| JP2011118922A (ja) | 半導体記憶装置の読出し・書き込み方法 | |
| JP2007310680A (ja) | 不揮発性記憶装置およびそのデータ転送方法 | |
| JP2001051896A (ja) | 記憶装置 | |
| US8166228B2 (en) | Non-volatile memory system and method for reading and storing sub-data during partially overlapping periods | |
| JP7273176B2 (ja) | シーケンス処理ユニットを備えたメモリ制御システム | |
| JP4739296B2 (ja) | 外部記憶装置およびそのメモリアクセス制御方法 | |
| KR100298904B1 (ko) | 플래쉬메모리의 인터페이스 방법 | |
| US20100306622A1 (en) | Memory system and data transfer method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071127 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071127 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100514 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110210 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110322 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |