WO2006043492A1 - 不揮発性記憶装置、不揮発性記憶装置の書込み方法及びコントローラ - Google Patents

不揮発性記憶装置、不揮発性記憶装置の書込み方法及びコントローラ Download PDF

Info

Publication number
WO2006043492A1
WO2006043492A1 PCT/JP2005/019006 JP2005019006W WO2006043492A1 WO 2006043492 A1 WO2006043492 A1 WO 2006043492A1 JP 2005019006 W JP2005019006 W JP 2005019006W WO 2006043492 A1 WO2006043492 A1 WO 2006043492A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
memory
transfer
nonvolatile memory
data transfer
Prior art date
Application number
PCT/JP2005/019006
Other languages
English (en)
French (fr)
Inventor
Toshiyuki Honda
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Publication of WO2006043492A1 publication Critical patent/WO2006043492A1/ja

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Definitions

  • Non-volatile memory device non-volatile memory device writing method, and controller
  • the present invention relates to a nonvolatile memory device using a semiconductor memory characterized by a data writing method, a nonvolatile memory device writing method, and a controller.
  • a nonvolatile storage device equipped with a nonvolatile memory has been expanded as a memory card for digital cameras and mobile phones.
  • a storage capacity of memory cards increases, its use expands from storage of small volumes such as data files and still images to video recording that requires a larger capacity.
  • NAND type flash memory which is mainly used as a non-volatile memory of a memory card, has increased the capacity of a physical page as a data writing unit with an increase in the capacity.
  • the flash memory of less than 128MB (bytes) mainly has a physical page capacity of 512B
  • the flash memory of more than 128MB mainly has 2kB of physical pages.
  • Patent Document 1 the writing speed is increased by providing a plurality of non-volatile memory write units.
  • Patent Document 2 writing is realized by a buffer memory having a writing unit equal to or less than that of the nonvolatile memory.
  • Patent Document 1 Japanese Patent Laid-Open No. 7-226095
  • Patent Document 2 JP 2000-293427 A
  • FIG. 1 is a timing chart at the time of data writing by the nonvolatile memory device.
  • the host is a device that first transfers data to be written to the nonvolatile storage device in order to write data to the nonvolatile storage device.
  • the upper part of Fig. 1 shows the transfer of write data from an external host to the buffer memory in the nonvolatile memory device.
  • the host transfers data to the non-volatile storage device.
  • data is temporarily stored in the buffer memory.
  • the data transfer time is as follows.
  • write data is transferred from the buffer memory to the flash memory in the nonvolatile memory device during a period of time T 2 to T 3.
  • the middle part of FIG. 1 represents the transfer of write data from the buffer memory in the nonvolatile memory device to the flash memory in the nonvolatile memory device.
  • the time required for data transfer is about the same as ⁇ 1 to ⁇ 2, for example, 164 sec.
  • a data write command is issued to the flash memory at times T3 to T4, as shown in the operation of the flash memory in the nonvolatile memory device. This time is negligibly short compared to the data transfer time.
  • the nonvolatile memory device of the present invention includes a nonvolatile memory having a plurality of independently writable physical pages, and a buffer memory that temporarily holds write data given from the outside And a controller for controlling writing to the non-volatile memory, the controller comprising the non-volatile memory
  • the controller comprising the non-volatile memory
  • the data to be written to the physical page of the nonvolatile memory may be data transferred from an external device.
  • the waiting time from the start of data transfer to the buffer memory to the start of data transfer from the buffer memory to the nonvolatile memory is the amount of data transfer from the external device. It may be one transfer unit time or more.
  • one transfer unit of the data transfer may be a data amount for one sector.
  • the buffer memory may be composed of a plurality of volatile memories.
  • the waiting time from the start of the data transfer to the buffer memory to the start of the data transfer from the buffer memory to the nonvolatile memory is the amount of data transfer from the external device. It may be one transfer unit time or more.
  • one transfer unit of the data transfer may be data for one sector.
  • the transfer start waiting time may be a time longer than a data transfer time to one of the buffer memories.
  • the capacity of each buffer memory of the plurality of buffer memories may have a capacity that is an integral multiple of a data transfer unit transferred from the external device.
  • the total capacity of the buffer memory may be equal to or larger than the storage capacity of a physical page that is a unit of writing to the nonvolatile memory.
  • the buffer memory may be a dual-port RAM.
  • the buffer memory may be a FIFO memory.
  • the nonvolatile memory device writing method of the present invention temporarily holds a nonvolatile memory having a plurality of independently writable physical pages and externally supplied write data. And a controller for controlling writing to the non-volatile memory, wherein the data to be written to the non-volatile memory is transferred.
  • the buffer memo The buffer memory power is transferred to the non-volatile memory earlier than the end of the data transfer, and after the transfer of the physical page unit to the non-volatile memory is completed, the non-volatile Data is written to the physical page of the volatile memory.
  • the controller of the present invention provides a buffer memory that temporarily holds write data given from outside for writing to a non-volatile memory having a plurality of independently writable physical pages.
  • the controller transfers the data to the buffer memory and temporarily holds it, and the transfer of the data is completed.
  • the transfer from the buffer memory to the non-volatile memory is started early, and after the transfer in units of physical pages to the non-volatile memory is completed, data is written to the physical page of the non-volatile memory.
  • Data that can be simultaneously written to the non-volatile memory is transferred to an external force non-volatile memory device, and at the same time, data is transferred from the buffer memory to the non-volatile memory inside the non-volatile memory device.
  • the time required for data transfer can be shortened, and the writing performance of the nonvolatile memory device can be improved.
  • FIG. 1 is a timing chart showing a method for writing data in a conventional nonvolatile memory device.
  • FIG. 2 is a block diagram of a nonvolatile memory device according to Example 1 of the present invention.
  • FIG. 3 is a conceptual diagram of a flash memory according to Embodiment 1 of the present invention.
  • FIG. 4 is a conceptual diagram of a physical block of a flash memory according to Embodiment 1 of the present invention.
  • FIG. 5 is a timing chart of a writing method according to Embodiment 1 of the present invention.
  • FIG. 6 is a block diagram of a nonvolatile memory device according to Embodiment 2 of the present invention.
  • FIG. 7 is a timing chart of a writing method according to Embodiment 2 of the present invention.
  • FIG. 8 is a block diagram of a nonvolatile memory device according to Embodiment 3 of the present invention.
  • FIG. 9 is a timing chart of a writing method according to Embodiment 3 of the present invention.
  • FIG. 10 is a block diagram of a nonvolatile memory device according to Embodiment 4 of the present invention.
  • FIG. 11 is a timing chart of a writing method according to Embodiment 4 of the present invention.
  • FIG. 2 is a schematic diagram illustrating the nonvolatile memory device according to the first embodiment and a host that reads data from and writes data to the nonvolatile memory device.
  • a non-volatile storage device such as a memory card 101 A is connected to the host 102.
  • the host 102 is a device for writing / reading data to / from the memory card 101A.
  • a flash memory 111 which is a nonvolatile memory
  • a controller 112A which controls the flash memory 111 in response to a write command and a read command from the host 102
  • a buffer memory 113 which stores data from the host 102.
  • the nota memory 113 is a volatile memory for temporarily storing data written to the flash memory 111 or read data from the flash memory 111 to the host 102.
  • the nother memory 113 has a capacity of 2 kB corresponding to a physical page which is a general writing unit.
  • FIG. 3 is a conceptual diagram showing the inside of the flash memory 111 of FIG.
  • the flash memory 111 has a capacity of 128 MB, and there are 1024 physical blocks 201 (PB0 to PB1023) inside.
  • the capacity of the data area of each physical block 201 is 128 kB.
  • a physical block is the smallest erasure unit when erasing data.
  • FIG. 4 is a conceptual diagram showing the inside of one physical block 201 of FIG.
  • each physical block 201 there are 64 physical pages 301 (PP0 to PP63).
  • Each physical page 30 The capacity of 1 data area is 2kB.
  • a physical page is the smallest unit for writing data.
  • Each physical page 301 consists of 4 sectors, for example, and 1 sector has a capacity of 512B.
  • This data is for 4 sectors which are write data of the same capacity as the physical page 301 which is a unit of writing to the flash memory 103.
  • the controller 112A starts data transfer from the buffer memory 113 to the flash memory 111 at an arbitrary time T3 after the time T2 when the transfer for one sector is completed.
  • This data transfer rate is not necessarily the same as the transfer rate from the host 102 to the buffer to the memory 113, but the same example is shown here. Accordingly, the data held in the buffer memory 113 after time T4 is continuously transferred to the flash memory 111, and this transfer is completed at time T5.
  • the controller 112A issues a write command between times T5 and T6, and performs a write process from time ⁇ 6 to time ⁇ 7.
  • the time required for data transfer will be described.
  • the time required to transfer 512 mm data from time 1 to time 2 is 512BZ4bitZ25MHz 41 ⁇ sec. Let this time be t.
  • Host 102 starts the next 512B transfer from time T2. Therefore, the time T4 for ending the transfer of 2kB for 4 sectors is 164 seconds after the start time T1.
  • Time T1 Time T4 is T.
  • the waiting time d from the buffer memory 113 to the start of the transfer to the flash memory 111 is t or more and less than T. That is, T3 may be any timing from T2 to T4, but the data transfer time can be shortened as close as possible to ⁇ 2.
  • the waiting time d may be the same as the time from T1 to ⁇ 2.
  • the buffer memory 113 is transferred to the flash memory 111.
  • Power to finish data transfer This time is also 164 sec.
  • the controller 112A issues a command for writing the transferred data to the flash memory 111.
  • This time is a force command issued between times T5 and T6.
  • the time required to issue the command is short and negligible compared to 41 ⁇ sec, which is the data transfer time in 512B units.
  • flash memory 111 Upon receiving a write command from controller 112A, flash memory 111 starts writing from time T6 and ends writing at time T7.
  • the time required for this writing is long. Generally, it takes about 200 seconds.
  • the time from the time T1 to the completion of writing at T7 is d + 164 / ⁇ s + 200 / ⁇ s.
  • d is shorter than 164 sec, according to the present embodiment, data can be written in a shorter time than in the prior art, and the writing speed can be improved.
  • the memory card 101B includes a controller 112B, a selector 121, nother memories 122 to 125, and a selector 126 in addition to the same flash memory 111 as in the first embodiment.
  • the selector 121 switches the four buffer memories 122 to 125 when transferring data between the host 102 and the memory card 101B.
  • the buffer memories 122 to 125 are volatile memories, each having a capacity of 512B, which is a data transfer unit from the host 102 and is also a sector unit.
  • the selector 126 is connected between the buffer memories 122 to 125 and the flash memory 111, and selects one of the four buffer memories.
  • the controller 112B switches the data transfer from the host 102 in units of 512B and holds it in the buffer memories 122 to 125 when data is written, and transfers the data in the buffer memory to the flash memory 111.
  • the host 102 starts data transfer from time T1.
  • the controller 112B first switches to the buffer memory 122 by the selector 121. Therefore, data is transferred to the buffer memory 122 from time T1 to T2.
  • the controller 112B sequentially switches to the buffer memories 123, 124, and 125 to hold the data transferred by 512B.
  • data transfer from the buffer memory 122 to the flash memory 111 is started from time T3 until time T4 when data transfer to the buffer memory 125 ends.
  • the buffer memory 123, 124, 125 sequentially transfers the data to the flash memory 111, and the transfer ends at time T5.
  • a write command is issued between times T5 and T6, and data writing is completed between time ⁇ 6 and time ⁇ 7.
  • t, d, and T are the same as in Example 1.
  • the time T3 is set between T2 and T4. In this way, as in the first embodiment, data can be written in a short time, and the writing speed can be improved.
  • the memory card 101C has a controller 112C, a selector 131, nother memories 132 and 133, and a selector 134 in addition to the same flash memory 111 as in the first embodiment.
  • the selector 131 switches the two buffer memories 132 and 133 when transferring data from the host 102 to the memory card 101C.
  • the noffer memories 132 and 133 are volatile memories.
  • each of the buffer memories 132 and 133 is assumed to have a capacity of lkB which is an integral multiple of the data transfer unit from the host 102, here twice.
  • the selector 134 is connected between the buffer memories 132 and 133 and the flash memory 111 and selects one of them. Controller 112C switches lkB unit data transfer from host 102 when data is written The buffer memory 132 and 133 hold the data in the buffer memory and transfer the data in the buffer memory to the flash memory 111.
  • the host 102 starts data transfer from time T1.
  • the controller 112C first switches to the buffer memory 132 by the selector 131. Accordingly, lkB data is transferred to the buffer memory 132 from time T1 to time T2.
  • time T2 switching to the buffer memory 133 is performed, and lkB data transfer is performed.
  • Data transfer to the buffer memory 132 and the flash memory 111 is started from time T3 after time T2 until time T4 when data transfer to the buffer memory 133 ends.
  • the data transfer of lkB is completed, the data transfer is further performed from the buffer memory 133 to the flash memory 111, and the transfer is completed at time T5.
  • the memory card 101D has a controller 112D, a selector 141, nother memories 142 and 143, and a selector 144 in addition to the same flash memory 111 as in the first embodiment.
  • the selector 141 switches between the two buffer memories 142 and 143 when data is transferred from the host 102 to the memory card 101D.
  • Each of the buffer memories 142 and 143 is a volatile memory, and has a capacity of 512B, which is a data transfer unit from the host 102 and also a sector unit.
  • a selector 144 is connected between the buffer memories 142 and 143 and the flash memory 111 and selects one of them.
  • the controller 112D switches the data transfer in units of 512B from the host 102 when writing data, and stores them in the buffer memories 142 and 143 respectively. And the data in the buffer memory is transferred to the flash memory 111.
  • the host 102 starts data transfer from time T1.
  • the controller 11 2D first switches to the buffer memory 142 by the selector 141. Accordingly, 512 B data is transferred to the buffer memory 142 from time T1 to T2.
  • the controller 112D switches the selectors 141 and 144 so that the data from the host 102 is transferred to the buffer memory 143 and the data in the buffer memory 142 is transferred to the flash memory 111. .
  • the controller 112D switches the selectors 141 and 144 again, and the data from the host 102 is transferred to the buffer memory 142. At the same time, the data in the buffer memory 143 is transferred to the flash memory 111. After this data transfer is completed, the sector is switched in the same way.
  • the controller 112D receives the write data from the host 102 while switching the buffer memory 142 and the buffer memory 143 with the selectors 141 and 144 as appropriate, and transfers the write data to the flash memory 111.
  • the time required for the host 102 to write 2 kB of data to the memory card 101D is 41 ⁇ 5 ⁇ + 5 + 200 using the above-described interface.
  • the writing speed can be improved as compared with the conventional nonvolatile memory device.
  • the power of using a volatile memory as the noffer memory is preferably a first-in first-out buffer memory (FIFO memory).
  • the nonvolatile memory device of the present invention even when using a nonvolatile memory having a large unit capable of performing batch writing, the time required for transferring write data can be shortened and writing can be performed at high speed. Can do. It is useful as a memory card controller for memory cards for the field of high-speed writing in non-volatile memory devices that will increase in capacity in the future, for example, portable video cameras.

Landscapes

  • Memory System (AREA)
  • Read Only Memory (AREA)

Abstract

　外部から不揮発性記憶装置へのデータが転送されると、バッファメモリによってそのデータを一時保持する。外部からバッファメモリへのデータ転送が終了するまでに、不揮発性記憶装置の内部でバッファメモリから不揮発性メモリへのデータ転送を開始する。こうすれば不揮発性メモリのデータの書込み単位が大容量化した場合も、不揮発性記憶装置へのデータ書込みの際に、外部からのデータ転送の開始から、不揮発性メモリへのデータ書込み完了までの時間を短くすることができる。

Description

明 細 書
不揮発性記憶装置、不揮発性記憶装置の書込み方法及びコントローラ 技術分野
[0001] 本発明は、データの書込み方法に特徴を有する半導体メモリを使用した不揮発性 記憶装置、不揮発性記憶装置の書込み方法、及びコントローラに関するものである。 背景技術
[0002] 近年、不揮発性メモリを搭載した不揮発性記憶装置は、デジタルカメラや携帯電話 のメモリカードとして巿場を拡大している。そしてメモリカードの記憶容量の増加に伴 い、データファイルや静止画等の小容量の記憶から、より大容量が必要となる動画記 録へとその用途は広がって 、る。
[0003] しかし、メモリカードの不揮発性メモリとして主に使用されている NANDタイプのフラ ッシュメモリは、その容量の増加に伴いデータの書込み単位となる物理ページの容 量も増大している。例えば、主に 128MB (バイト）未満のフラッシュメモリでは物理べ ージの容量が 512Bであるのに対して、主に 128MB以上のフラッシュメモリでは物理 ページは 2kBになっている。そのために物理ページの書込み時間は例えば 200 s ecと変化しないのに対し、書込みデータの転送時間が長くなり、メモリカードの書込 み時間に占めるデータの転送時間の割合が大きくなつている。
[0004] 特許文献 1では、不揮発性メモリの書込み単位のノッファメモリを複数個備えること で書込みの高速化を実現して 、る。又特許文献 2では不揮発性メモリの書込み単位 以下のバッファメモリによって書込みを実現して 、る。
特許文献 1：特開平 7— 226095号公報
特許文献 2：特開 2000 - 293427号公報
発明の開示
発明が解決しょうとする課題
[0005] 特許文献 1に基づく不揮発性メモリの書込み方法を 128MBの NAND型フラッシュ メモリに適用したケースについて簡単に説明する。ここでは物理ページは 2kBの容量 を持つものとする。 [0006] 図 1はこの不揮発性記憶装置によるデータ書込み時のタイミングチャートである。ホ ストは、不揮発性記憶装置にデータを書込みするために、まず不揮発性記憶装置に 書込むデータを転送する装置である。図 1上段は外部のホストから不揮発性記憶装 置内のバッファメモリへの書込みデータの転送を表す。時刻 T1から T2の期間、ホス トは不揮発性記憶装置にデータを転送する。不揮発性記憶装置内部ではバッファメ モリに一時的にデータが格納される。書込み単位である 2kBのデータの転送を行う のに、 25MHzのクロックで 4ビットのデータが転送できるインターフェースでは、デー タの転送時間は以下のようになる。
2kB/4bit/25MHz= 164 μ sec
[0007] 次に時刻 T2〜T3の期間、不揮発性記憶装置内部においてバッファメモリからフラ ッシュメモリに書込みデータを転送する。図 1中段は不揮発性記憶装置内のバッファ メモリから不揮発性記憶装置内のフラッシュメモリへの書込みデータの転送を表す。 データ転送に要する時間は Τ1〜Τ2と同程度であり、例えば 164 secである。次に 図 1下段に不揮発性記憶装置内のフラッシュメモリの動作を示すように、時刻 T3〜T 4でフラッシュメモリに対してデータの書込みコマンドが発行される。この時間はデー タの転送時間に比べて無視できるほど短い。
[0008] この後、時刻 Τ4〜Τ5の期間、不揮発性記憶装置内部のフラッシュメモリに対して データの書込みが行われる。この書込みに要する時間は長ぐ一般的に 200 sec 程度を要する。この結果、 2kBのデータを書込むのに要する T1〜T5までの時間は、 528 secと長い。従って書込み速度は 3. 7MBZsecとなる。
[0009] 上記のようにフラッシュメモリのメモリ容量の増加に伴い、書込み単位が増加して、メ モリカードの書込み時間に占めるデータ転送の時間の割合が長くかかり、結果として 書込み性能が低くなると 、う課題が存在して 、た。
課題を解決するための手段
[0010] この問題を解決するために、本発明の不揮発性記憶装置は、独立して書込み可能 な複数の物理ページを有する不揮発性メモリと、外部から与えられた書込みデータを 一時保持するバッファメモリと、前記不揮発性メモリへの書込みを制御するコントロー ラと、を有する不揮発性記憶装置であって、前記コントローラは、前記不揮発性メモリ に書込むべきデータが転送される場合に、前記データを前記バッファメモリへ転送し てー且保持すると共に、そのデータの転送が終了するよりも早く前記バッファメモリか ら前記不揮発性メモリへの転送を開始し、不揮発性メモリへの物理ページ単位の転 送終了後に、前記不揮発性メモリの物理ページにデータを書込むものである。
[0011] ここで前記不揮発性メモリの物理ページに書込むデータは、外部機器から転送さ れたデータとしてもよい。
[0012] ここで外部機器力 前記バッファメモリへのデータ転送を開始して力 前記バッファ メモリより前記不揮発性メモリへのデータ転送を開始するまでの待ち時間は、前記外 部機器からのデータ転送の 1転送単位時間以上であるとしてもよい。
[0013] ここで前記データ転送の 1転送単位は、 1セクタ分のデータ量であるとしてもよい。
[0014] ここで前記バッファメモリは、複数の揮発性メモリで構成されるようにしてもょ 、。
[0015] ここで外部機器力 前記バッファメモリへのデータ転送を開始して力 前記バッファ メモリより前記不揮発性メモリへのデータ転送を開始するまでの待ち時間は、前記外 部機器からのデータ転送の 1転送単位時間以上であるとしてもよい。
[0016] ここで前記データ転送の 1転送単位は、 1セクタ分のデータであるとしてもよい。
[0017] ここで前記転送開始待ち時間は、前記バッファメモリのうちの 1つのノ ッファメモリへ のデータ転送時間以上の時間であるとしてもよい。
[0018] ここで前記複数のバッファメモリの各バッファメモリの容量は、前記外部機器から転 送されるデータ転送単位の整数倍の容量を有するようにしてもょ 、。
[0019] ここで前記バッファメモリの総容量は、前記不揮発性メモリへの書込み単位である 物理ページの記憶容量以上であるとしてもょ 、。
[0020] ここで前記バッファメモリは、デュアルポート型 RAMとしてもよい。
[0021] ここで前記バッファメモリは、 FIFOメモリとしてもよい。
[0022] この問題を解決するために、本発明の不揮発性記憶装置の書込み方法は、独立し て書込み可能な複数の物理ページを有する不揮発性メモリと、外部から与えられた 書込みデータを一時保持するバッファメモリと、前記不揮発性メモリへの書込みを制 御するコントローラと、を有する不揮発性記憶装置の書込み方法であって、前記不揮 発性メモリに書込むべきデータが転送される場合に、前記データを前記バッファメモ リへ転送してー且保持し、そのデータの転送が終了するよりも早く前記バッファメモリ 力 前記不揮発性メモリへの転送を開始し、不揮発性メモリへの物理ページ単位の 転送終了後に、前記不揮発性メモリの物理ページにデータを書込むものである。
[0023] この問題を解決するために、本発明のコントローラは、独立して書込み可能な複数 の物理ページを有する不揮発性メモリへの書込みを外部から与えられた書込みデー タを一時保持するバッファメモリを用いて制御するコントローラであって、前記不揮発 性メモリに書込むべきデータが転送される場合に、前記データを前記バッファメモリ へ転送して一旦保持すると共に、そのデータの転送が終了するよりも早く前記バッフ ァメモリから前記不揮発性メモリへの転送を開始し、不揮発性メモリへの物理ページ 単位の転送終了後に、前記不揮発性メモリの物理ページにデータを書込むものであ る。
発明の効果
[0024] 不揮発性メモリに同時に書込みを行うことのできるデータを外部力 不揮発性記憶 装置に転送すると共に、不揮発性記憶装置の内部でバッファメモリから不揮発性メモ リにデータを転送することにより、書込みデータの転送に要する時間を短くすることが でき、不揮発性記憶装置の書込み性能を向上させることができる。
図面の簡単な説明
[0025] [図 1]図 1は従来の不揮発性記憶装置のデータ書込み方法を示すタイミングチャート である。
[図 2]図 2は本発明の実施例 1による不揮発性記憶装置のブロック図である。
[図 3]図 3は本発明の実施例 1によるフラッシュメモリの概念図である。
[図 4]図 4は本発明の実施例 1によるフラッシュメモリの物理ブロックの概念図である。
[図 5]図 5は本発明の実施例 1による書込み方法のタイミングチャートである。
[図 6]図 6は本発明の実施例 2による不揮発性記憶装置のブロック図である。
[図 7]図 7は本発明の実施例 2による書込み方法のタイミングチャートである。
[図 8]図 8は本発明の実施例 3による不揮発性記憶装置のブロック図である。
[図 9]図 9は本発明の実施例 3による書込み方法のタイミングチャートである。
[図 10]図 10は本発明の実施例 4による不揮発性記憶装置のブロック図である。 [図 11]図 11は本発明の実施例 4による書込み方法のタイミングチャートである。
符号の説明
[0026] 101A, 101B, 101C, 101D メモリカード
102 ホス卜
111 フラッシュメモリ
112A, 112B, 112C, 112D コン卜ローラ
113, 122, 123, 124, 125, 132, 133, 142, 143 ノ ッファメモリ
121, 126, 131, 134, 141, 144 セレクタ
発明を実施するための最良の形態
[0027] (実施例 1)
図 2は実施例 1の不揮発性記憶装置と、不揮発性記憶装置に対してデータの読出 し、書込みを行うホストとを示した概略図である。図 2において、不揮発性記憶装置、 例えばメモリカード 101Aがホスト 102に接続されている。ホスト 102はメモリカード 10 1Aに対してデータの書込み、読出しを行う装置である。ホスト 102とメモリカード 101 Aの間には 4本のデータバスがあり、最大 25MHzのクロックでデータの転送を行う。 メモリカード 101Aの内部には不揮発性メモリであるフラッシュメモリ 111、ホスト 102 力もの書込みコマンド、読出しコマンドを受けてフラッシュメモリ 111を制御するコント ローラ 112A及びバッファメモリ 113が設けられる。ノ ッファメモリ 113はホスト 102力も フラッシュメモリ 111への書込みデータ、又はフラッシュメモリ 111からホスト 102への 読出しデータを一時保持するための揮発性メモリである。ノ ッファメモリ 113は、ここ では一般的な書込み単位である物理ページに相当する 2kBの容量を持つものとす る。
[0028] 図 3は図 2のフラッシュメモリ 111の内部を示した概念図である。フラッシュメモリ 111 は 128MBの容量を持つものとし、その内部には 1024個の物理ブロック 201 (PB0 〜PB1023)がある。各物理ブロック 201のデータ領域の容量は 128kBである。物理 ブロックはデータを消去するときの最小消去単位である。
[0029] 図 4は図 3の 1つの物理ブロック 201の内部を示した概念図である。各物理ブロック 201の内部には、 64個の物理ページ 301 (PP0〜PP63)がある。各物理ページ 30 1のデータ領域の容量は 2kBである。物理ページはデータを書込むときの最小単位 である。各物理ページ 301は例えば 4セクタから成り、 1セクタは 512Bの容量を持つ
[0030] 本実施例によるデータの書込む際の動作について図 5を用いて説明する。データ の書込みにぉ 、てはホスト 102から書込みデータカ モリカード 101Aに送られ、メモ リカード 101Aの内部においてバッファメモリ 113に格納される。図 5に示すようにホス ト 102からフラッシュメモリにデータを転送する際に、時刻 T1から転送を開始すると、 時刻 T2に 512Bの転送が終了する。このデータ量はセクタの書込み単位であり、又 ホスト 102からの 1転送単位でもある。時刻 T2以降もホスト 102はバッファメモリ 113 にデータを転送する。時刻 T4にはホスト 102は 2kBのデータの転送を終える。このデ ータはフラッシュメモリ 103への書込み単位である物理ページ 301と同容量の書込み データである 4セクタ分である。さて 1セクタ分の転送を終えた時刻 T2の後の任意の 時刻 T3から、コントローラ 112Aはバッファメモリ 113よりフラッシュメモリ 111へのデ ータ転送を開始する。このデータ転送速度はホスト 102からバッファへメモリ 113への 転送速度と必ずしも同一であるとは限らないが、ここでは同一の例を示している。従つ て時刻 T4以降もバッファメモリ 113に保持されて 、るデータをフラッシュメモリ 111へ 転送し続け、時刻 T5でこの転送が終了する。こうしてフラッシュメモリ 111に 2kBの転 送が終了すると、コントローラ 112Aは時刻 T5〜T6の間に書込みコマンドを発行し、 時刻 Τ6より時刻 Τ7まで書込み処理を行う。
[0031] 次にデータ転送に要する時間について説明する。まず、時刻丁1から丁2までの512 Βのデータの転送に要する時間は、 512BZ4bitZ25MHz 41 μ secである。この 時間を tとする。ホスト 102は時刻 T2から次の 512Bの転送を開始する。従って 4セク タ分 2kBの転送を終了する時刻 T4は、開始時刻 T1より 164 sec後となる。時刻 T1 力 T4までの時間を Tとする。ここでバッファメモリ 113からフラッシュメモリ 111への 転送開始までの待ち時間 dは、 t以上、 T未満とする。即ち T3は T2〜T4の任意のタ イミングでよいが、 Τ2にできるだけ近い方がデータ転送時間を短くすることができる。 待ち時間 dは T1から Τ2までの時間と同一としてもよい。
[0032] 一方時刻 T3から時刻 T5までの間にバッファメモリ 113からフラッシュメモリ 111への データ転送を終える力 この時間も 164 secとなる。書込みデータをフラッシュメモリ 111に転送し終えたら、コントローラ 112Aはフラッシュメモリ 111に対して転送したデ ータの書込みを実行するコマンドを発行する。この時間は時刻 T5〜T6の間で発行 される力 コマンド発行に要する時間は 512B単位のデータ転送時間である 41 μ sec に比べて短く無視できる。
[0033] コントローラ 112Aからの書込みコマンドを受けて、フラッシュメモリ 111は時刻 T6か ら書込みを開始し、時刻 T7で書込みを終了する。この書込みに要する時間は長ぐ 一般的に 200 sec程度を要する。
[0034] 従って時刻 T1から T7の書込み完了までの時間は、 d+ 164 /ζ s + 200 /ζ sとなる。
dは 164 secより短いので、本実施例によれば、従来に比べて短い時間でデータの 書込みを行うことができ、書込み速度を向上させることができる。
[0035] 尚ここではバッファメモリ 113に 4セクタのデータを保持し、バッファメモリ力もフラッ シュメモリへデータを転送して 、る力 2以上の任意の nセクタのデータをバッファメモ リに保持してフラッシュメモリに転送するようにしてもょ 、。
[0036] (実施例 2)
次に本発明の実施例 2について図 6を用いて説明する。以降の実施例は実施例 1 を更に具体ィ匕したものである。実施例 2では前述した実施例 1と同一部分は同一符 号を付して詳細な説明を省略する。この実施例ではメモリカード 101Bは前述した実 施例 1と同一のフラッシュメモリ 111に加えて、コントローラ 112B及びセレクタ 121、 ノ ッファメモリ 122〜125、セレクタ 126を有している。セレクタ 121はホスト 102とメモ リカード 101Bとのデータの転送時に 4つのバッファメモリ 122〜125を切換えるもの である。バッファメモリ 122〜125は揮発性のメモリであり、夫々ホスト 102からのデー タ転送単位であって、且つセクタ単位でもある 512Bの容量を有する。又セレクタ 126 はバッファメモリ 122〜 125とフラッシュメモリ 111との間に接続され、 4つのバッファメ モリの 1つを選択するものである。コントローラ 112Bはデータの書込み時にホスト 102 からの 512B単位でデータ転送を切換えてバッファメモリ 122〜 125に保持すると共 に、そのバッファメモリのデータをフラッシュメモリ 111に転送するものである。
[0037] 次に本実施例によるデータの書込みの動作について図 7を用いて説明する。 2kB のデータ転送時に、ホスト 102は時刻 T1からデータ転送を開始する。コントローラ 11 2Bは、まずセレクタ 121によってバッファメモリ 122に切換える。従って時刻 T1より T 2までバッファメモリ 122にデータが転送される。次いでコントローラ 112Bは時刻 T2 以降、バッファメモリ 123, 124, 125と順次切換えて、夫々 512Bづっ転送されたデ ータを保持させる。そして時刻 T2以降バッファメモリ 125へのデータ転送が終了する 時刻 T4までの間の時刻 T3から、バッファメモリ 122よりフラッシュメモリ 111へのデー タ転送を開始する。 512Bのデータ転送を終了すると、次いで順次バッファメモリ 123 , 124, 125よりフラッシュメモリ 111へのデータ転送を行い、時刻 T5で転送を終える 。こうして 2kBのデータ転送が終了すると、時刻 T5〜T6の間に書込みコマンドを発 行し、時刻 Τ6から時刻 Τ7までの間でデータの書込みを終える。ここで t, d, Tの意味 は実施例 1と同様であり、次式
t≤d<T
とする。即ち、時刻 T3を T2と T4との間に設定する。こうすれば実施例 1と同様に、短 時間でデータの書込みを行うことができ、書込み速度を向上させることができる。
[0038] この場合には 4つのバッファメモリ 122〜 125の総容量は物理ページの容量に相当 する 2kBとしているため、フラッシュメモリ内の物理ページ間のデータ移動を行う場合 にもこのバッファメモリを用いることができる。
[0039] (実施例 3)
次に本発明の実施例 3について図 8を用いて説明する。実施例 3では前述した実 施例 1と同一部分は同一符号を付して詳細な説明を省略する。この実施例ではメモリ カード 101Cは前述した実施例 1と同一のフラッシュメモリ 111にカ卩えてコントローラ 1 12C、セレクタ 131、 ノ ッファメモリ 132, 133、セレクタ 134を有して!/ヽる。セレクタ 13 1はホスト 102からメモリカード 101Cへのデータの転送時に 2つのバッファメモリ 132 , 133を切換えるものである。ノッファメモリ 132, 133は揮発性のメモリである。各バ ッファメモリ 132, 133の容量はホスト 102からのデータ転送単位の整数倍、ここでは 2倍である lkBの容量を有するものとする。又セレクタ 134はバッファメモリ 132, 133 とフラッシュメモリ 111との間に接続され、その 1つを選択するものである。コントローラ 112Cはデータの書込み時にホスト 102からの lkB単位のデータ転送を夫々切換え てノッファメモリ 132, 133に保持すると共に、そのバッファメモリのデータをフラッシュ メモリ 111に転送するものである。
[0040] 次に本実施例によるデータの書込みの動作について図 9を用いて説明する。 2kB のデータ転送時に、ホスト 102は時刻 T1からデータ転送を開始する。コントローラ 11 2Cはまずセレクタ 131によってバッファメモリ 132に切換える。従って時刻 T1より T2 までバッファメモリ 132に lkBのデータが転送される。次いで時刻 T2からはバッファメ モリ 133に切換えて lkBのデータ転送が行われる。そして時刻 T2以降バッファメモリ 133へのデータ転送が終了する時刻 T4までの間の時刻 T3より、バッファメモリ 132 力 フラッシュメモリ 111へのデータ転送を開始する。 lkBのデータ転送を終了すると 、次いでバッファメモリ 133より更にフラッシュメモリ 111へのデータ転送を行い、時刻 T5で転送を終える。こうして 2kBのデータ転送が終了すると、時刻 T5〜T6の間に書 込みコマンドを発行し、時刻 Τ6〜Τ7までの間にデータの書込みを終える。このように 時刻 Τ3を Τ2と Τ4との間に設定することによって、前述した実施例と同様に、短時間 でデータの書込みを行うことができ、書込み速度を向上させることができる。
[0041] この場合にも 2つのバッファメモリ 132, 133の総容量は物理ページの容量に相当 する 2kBとしているため、フラッシュメモリ内の物理ページ間のデータ移動を行う場合 にこのバッファメモリを用いることができる。
[0042] (実施例 4)
次に本発明の実施例 4について図 10を用いて説明する。実施例 4では前述した実 施例 1と同一部分は同一符号を付して詳細な説明を省略する。この実施例ではメモリ カード 101Dは前述した実施例 1と同一のフラッシュメモリ 111に加えてコントローラ 1 12D、セレクタ 141、ノ ッファメモリ 142, 143、セレクタ 144を有している。セレクタ 14 1はホスト 102からメモリカード 101Dへのデータの転送時に 2つのバッファメモリ 142 , 143を切換えるものである。各バッファメモリ 142, 143は揮発性のメモリであり、夫 々ホスト 102からのデータ転送単位であって、且つセクタ単位でもある 512Bの容量 を有する。又セレクタ 144はバッファメモリ 142, 143とフラッシュメモリ 111との間に接 続され、その 1つを選択するものである。コントローラ 112Dはデータの書込み時にホ スト 102からの 512B単位のデータ転送を夫々切換えてバッファメモリ 142, 143に保 持すると共に、そのバッファメモリのデータをフラッシュメモリ 111に転送するものであ る。
[0043] 次に実施例 4によるデータの書込みの動作について図 11を用いて説明する。 2kB のデータ転送時に、ホスト 102は時刻 T1からデータ転送を開始する。コントローラ 11 2Dはまずセレクタ 141によってバッファメモリ 142に切換える。従って時刻 T1より T2 までバッファメモリ 142に 512Bのデータが転送される。次に時刻 T2〜T3の期間はコ ントローラ 112Dはセレクタ 141, 144を切換え、ホスト 102からのデータがバッファメ モリ 143に転送されるようにすると共に、ノ ッファメモリ 142のデータをフラッシュメモリ 111に転送する。ホスト 102からの 512B単位のデータ転送が終わり、且つフラッシュ メモリ 111へのデータ転送が終わる時刻 Τ3に、コントローラ 112Dはセレクタ 141, 1 44を再び切換えて、ホスト 102からのデータがバッファメモリ 142に転送されるように すると共に、バッファメモリ 143のデータをフラッシュメモリ 111へ転送する。このデー タ転送の終了後、同様にセクタを切換える。
[0044] 以上のようにして、コントローラ 112Dはバッファメモリ 142とバッファメモリ 143を適 宜セレクタ 141, 144で切換えながらホスト 102からの書込みデータを受付けると共に 、フラッシュメモリ 111に書込みデータを転送する。
[0045] そして時刻 Τ4にホスト 102からバッファメモリ 143への 2度目のデータ転送が終了 する。一方時刻 Τ5にはバッファメモリ 143からフラッシュメモリ 111へのデータ転送が 終了する。こうして 2kBのデータ転送が終了すると、時刻 T5〜T6の間に書込みコマ ンドを発行し、時刻 Τ7までの間でデータの書込みを終える。このように外部機器から バッファメモリ 142又は 143へのデータ転送の終了と同時にバッファメモリ 142又は 1 43からフラッシュメモリへのデータを転送することによって、前述した実施例と同様に 短時間でデータの書込みを行うことができ、書込み速度を向上させることができる。
[0046] 以上のようにしてホスト 102が 2kBのデータをメモリカード 101Dに書込むのに要す る時間は、前述したインターフェースを用いた場合 41 μ 5ΘΟ Χ 5 + 200
Figure imgf000012_0001
μ secであり、書込み速度は 4. 8MBZsecとなる。このように従来の不揮発性記憶装 置に比べて書込み速度を向上させることができる。
[0047] 尚上述した各実施例では、ノッファメモリとして揮発性のメモリを用いている力 その うち書込みと読出しとを同時に実行することができるデュアルポート型の RAMを用い てノッファメモリを構成してもよ 、。こうすれば外部機器からバッファメモリへのデータ 転送を開始してから、データ転送の終了までにバッファメモリよりフラッシュメモリへの データ転送を開始することができ、データ転送開始までの待ち時間を更に短くするこ とができる。この場合、ノッファメモリは先入れ先出し型バッファメモリ（FIFOメモリ）で あることが好ましい。
産業上の利用可能性
本発明にかかる不揮発性記憶装置によれば、一括で書込みを行うことのできる単 位が大きな不揮発性メモリを用いた場合でも書込みデータの転送に要する時間を短 縮して高速に書込みを行うことができる。今後の大容量化される不揮発性記憶装置 において高速に書込みを行う分野、例えば携帯型の動画撮影機のためのメモリカー ドゃメモリカード用コントローラとして有用である。

Claims

請求の範囲
[1] 独立して書込み可能な複数の物理ページを有する不揮発性メモリと、
外部力も与えられた書込みデータを一時保持するノッファメモリと、
前記不揮発性メモリへの書込みを制御するコントローラと、を有する不揮発性記憶 装置であって、
前記コントローラは、
前記不揮発性メモリに書込むべきデータが転送される場合に、前記データを前記 ノ ッファメモリへ転送してー且保持すると共に、そのデータの転送が終了するよりも早 く前記バッファメモリから前記不揮発性メモリへの転送を開始し、不揮発性メモリへの 物理ページ単位の転送終了後に、前記不揮発性メモリの物理ページにデータを書 込む不揮発性記憶装置。
[2] 前記不揮発性メモリの物理ページに書込むデータは、外部機器から転送されたデ ータである請求項 1記載の不揮発性記憶装置。
[3] 外部機器力 前記バッファメモリへのデータ転送を開始して力 前記バッファメモリ より前記不揮発性メモリへのデータ転送を開始するまでの待ち時間は、前記外部機 器からのデータ転送の 1転送単位時間以上である請求項 2記載の不揮発性記憶装 置。
[4] 前記データ転送の 1転送単位は、 1セクタ分のデータ量である請求項 3記載の不揮 発性記憶装置。
[5] 前記バッファメモリは、複数の揮発性メモリで構成されている請求項 2記載の不揮発 性記憶装置。
[6] 外部機器力 前記バッファメモリへのデータ転送を開始して力 前記バッファメモリ より前記不揮発性メモリへのデータ転送を開始するまでの待ち時間は、前記外部機 器からのデータ転送の 1転送単位時間以上である請求項 5記載の不揮発性記憶装 置。
[7] 前記データ転送の 1転送単位は、 1セクタ分のデータである請求項 6記載の不揮発 性記憶装置。 ータ転送時間以上の時間である請求項 6記載の不揮発性記憶装置。
前記複数のバッファメモリの各バッファメモリの容量は、前記外部機器力 転送され るデータ転送単位の整数倍の容量を有する請求項 5記載の不揮発性記憶装置。 前記バッファメモリの総容量は、前記不揮発性メモリへの書込み単位である物理べ ージの記憶容量以上である請求項 2記載の不揮発性記憶装置。
前記バッファメモリは、デュアルポート型 RAMである請求項 2記載の不揮発性記憶 装置。
前記バッファメモリは、 FIFOメモリである請求項 2記載の不揮発性記憶装置。 独立して書込み可能な複数の物理ページを有する不揮発性メモリと、外部から与え られた書込みデータを一時保持するバッファメモリと、前記不揮発性メモリへの書込 みを制御するコントローラと、を有する不揮発性記憶装置の書込み方法であって、 前記不揮発性メモリに書込むべきデータが転送される場合に、前記データを前記 バッファメモリへ転送してー且保持し、
そのデータの転送が終了するよりも早く前記バッファメモリから前記不揮発性メモリ への転送を開始し、
不揮発性メモリへの物理ページ単位の転送終了後に、前記不揮発性メモリの物理 ページにデータを書込む不揮発性記憶装置の書込み方法。
前記不揮発性メモリの物理ページに書込むデータは、外部機器力 転送されたデ ータである請求項 13記載の不揮発性記憶装置の書込み方法。
外部機器力 前記バッファメモリへのデータ転送を開始して力 前記バッファメモリ より前記不揮発性メモリへのデータ転送を開始するまでの待ち時間は、前記外部機 器からのデータ転送の 1転送単位時間以上である請求項 14記載の不揮発性記憶装 置の書込み方法。
前記データ転送の 1転送単位は、 1セクタ分のデータ量である請求項 15記載の不 揮発性記憶装置の書込み方法。
前記バッファメモリは、複数の揮発性メモリで構成されて 、る請求項 14記載の不揮 発性記憶装置の書込み方法。
外部機器力 前記バッファメモリへのデータ転送を開始して力 前記バッファメモリ より前記不揮発性メモリへのデータ転送を開始するまでの待ち時間は、前記外部機 器からのデータ転送の 1転送単位時間以上である請求項 17記載の不揮発性記憶装 置の書込み方法。
[19] 前記データ転送の 1転送単位は、 1セクタ分のデータである請求項 18記載の不揮 発性記憶装置の書込み方法。
[20] 前記転送開始待ち時間は、前記バッファメモリのうちの 1つのバッファメモリへのデ ータ転送時間以上の時間である請求項 18記載の不揮発性記憶装置の書込み方法
[21] 前記複数のバッファメモリの各バッファメモリの容量は、前記外部機器から転送され るデータ転送単位の整数倍の容量を有する請求項 17記載の不揮発性記憶装置の 書込み方法。
[22] 前記バッファメモリの総容量は、前記不揮発性メモリへの書込み単位である物理べ ージの記憶容量以上である請求項 14記載の不揮発性記憶装置の書込み方法。
[23] 独立して書込み可能な複数の物理ページを有する不揮発性メモリへの書込みを外 部から与えられた書込みデータを一時保持するバッファメモリを用いて制御するコン トローラであって、
前記不揮発性メモリに書込むべきデータが転送される場合に、前記データを前記 ノ ッファメモリへ転送してー且保持すると共に、そのデータの転送が終了するよりも早 く前記バッファメモリから前記不揮発性メモリへの転送を開始し、不揮発性メモリへの 物理ページ単位の転送終了後に、前記不揮発性メモリの物理ページにデータを書 込むコントローラ。
[24] 前記不揮発性メモリの物理ページに書込むデータは、外部機器力 転送されたデ ータである請求項 23記載のコントローラ。
[25] 外部機器力 前記バッファメモリへのデータ転送を開始して力 前記バッファメモリ より前記不揮発性メモリへのデータ転送を開始するまでの待ち時間は、前記外部機 器からのデータ転送の 1転送単位時間以上である請求項 24記載のコントローラ。
[26] 前記データ転送の 1転送単位は、 1セクタ分のデータ量である請求項 25記載のコン 卜ローラ。
PCT/JP2005/019006 2004-10-18 2005-10-17 不揮発性記憶装置、不揮発性記憶装置の書込み方法及びコントローラ WO2006043492A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004302593A JP2008021335A (ja) 2004-10-18 2004-10-18 不揮発性記憶装置、不揮発性記憶装置の書込み方法およびコントローラ
JP2004-302593 2004-10-18

Publications (1)

Publication Number Publication Date
WO2006043492A1 true WO2006043492A1 (ja) 2006-04-27

Family

ID=36202908

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/019006 WO2006043492A1 (ja) 2004-10-18 2005-10-17 不揮発性記憶装置、不揮発性記憶装置の書込み方法及びコントローラ

Country Status (2)

Country Link
JP (1) JP2008021335A (ja)
WO (1) WO2006043492A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041098A (ja) * 2006-08-04 2008-02-21 Samsung Electronics Co Ltd メモリーカード及び該データ格納方法
JP2008112335A (ja) * 2006-10-31 2008-05-15 Tdk Corp メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9606730B2 (en) * 2012-05-04 2017-03-28 Samsung Electronics Co., Ltd. System and method including three dimensional nonvolatile memory device and random access memory
KR102291803B1 (ko) 2015-04-07 2021-08-24 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법, 및 그것을 포함하는 사용자 시스템의 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0756804A (ja) * 1993-08-18 1995-03-03 Toshiba Emi Ltd データ記録再生装置
JPH1083345A (ja) * 1996-09-09 1998-03-31 Fujitsu Ltd フラッシュ・メモリのデータ更新装置
JP2002288034A (ja) * 2001-03-23 2002-10-04 Mitsubishi Electric Corp 半導体記憶装置とその読出し・書き込み方法
JP2003085034A (ja) * 2001-09-12 2003-03-20 Hitachi Ltd 不揮発性記憶装置およびデータ格納方法
JP2003233529A (ja) * 2002-02-07 2003-08-22 Hitachi Ltd メモリシステム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0756804A (ja) * 1993-08-18 1995-03-03 Toshiba Emi Ltd データ記録再生装置
JPH1083345A (ja) * 1996-09-09 1998-03-31 Fujitsu Ltd フラッシュ・メモリのデータ更新装置
JP2002288034A (ja) * 2001-03-23 2002-10-04 Mitsubishi Electric Corp 半導体記憶装置とその読出し・書き込み方法
JP2003085034A (ja) * 2001-09-12 2003-03-20 Hitachi Ltd 不揮発性記憶装置およびデータ格納方法
JP2003233529A (ja) * 2002-02-07 2003-08-22 Hitachi Ltd メモリシステム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041098A (ja) * 2006-08-04 2008-02-21 Samsung Electronics Co Ltd メモリーカード及び該データ格納方法
JP2008112335A (ja) * 2006-10-31 2008-05-15 Tdk Corp メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法

Also Published As

Publication number Publication date
JP2008021335A (ja) 2008-01-31

Similar Documents

Publication Publication Date Title
KR100939145B1 (ko) 메모리 디바이스
US7243185B2 (en) Flash memory system with a high-speed flash controller
US6529416B2 (en) Parallel erase operations in memory systems
US20050228962A1 (en) Non-volatile storage device
EP1850348B1 (en) Method and device for writing to a flash memory
JP5090819B2 (ja) メモリーカード及び該データ格納方法
JP2002288034A (ja) 半導体記憶装置とその読出し・書き込み方法
WO2003067605A1 (fr) Dispositif a memoire non volatile et son procede de commande
JP2007087388A (ja) メモリコントローラ及びそれを含んだデータ処理システム
JP4034971B2 (ja) メモリコントローラおよびメモリシステム装置
US7725621B2 (en) Semiconductor device and data transfer method
WO2006051780A1 (ja) 同時アクセスするバンク数が異なるメモリコントローラに対応した不揮発性メモリ装置
US7831755B2 (en) Method and system for interfacing a plurality of memory devices using an MMC/SD protocol
US20090307427A1 (en) Memory card and method of writing data
WO2006043492A1 (ja) 不揮発性記憶装置、不揮発性記憶装置の書込み方法及びコントローラ
US7809877B2 (en) Host apparatus for controlling memory cards which minimizes interruption of writing to memory cards
JP4254932B2 (ja) メモリコントローラ及びフラッシュメモリシステム
JP2007164355A (ja) 不揮発性記憶装置、そのデータ読出方法及びそのデータ書込み方法
JPH0433029A (ja) メモリ装置とその駆動方法
KR100761374B1 (ko) 플래시 메모리 제어 방법 및 장치
JP2008009699A (ja) 不揮発性メモリの書き込み方法
JP2000285017A (ja) 記憶装置
CN109935252B (zh) 存储器装置及其操作方法
JP2006221332A (ja) 半導体メモリ装置及び情報処理装置
JP2000306389A (ja) 不揮発性半導体メモリを用いた記憶装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 05793391

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP