JP2007164355A - 不揮発性記憶装置、そのデータ読出方法及びそのデータ書込み方法 - Google Patents

不揮発性記憶装置、そのデータ読出方法及びそのデータ書込み方法 Download PDF

Info

Publication number
JP2007164355A
JP2007164355A JP2005357928A JP2005357928A JP2007164355A JP 2007164355 A JP2007164355 A JP 2007164355A JP 2005357928 A JP2005357928 A JP 2005357928A JP 2005357928 A JP2005357928 A JP 2005357928A JP 2007164355 A JP2007164355 A JP 2007164355A
Authority
JP
Japan
Prior art keywords
data
logical address
buffer
memory
outside
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005357928A
Other languages
English (en)
Inventor
Toshiyuki Honda
利行 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005357928A priority Critical patent/JP2007164355A/ja
Publication of JP2007164355A publication Critical patent/JP2007164355A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Read Only Memory (AREA)

Abstract

【課題】不揮発性メモリにデータを読み書きする際の速度を向上させること。
【解決手段】ホストからデータを書込み又は読出す際に一時的にデータを保持するバッファメモリ123に複数のバッファA109,バッファB110を設ける。又夫々のアドレスを格納する論理アドレス格納部131,132を設ける。データを読み書きする際に論理アドレス格納部の論理アドレスと一致するかどうかを判別し、一致する場合には論理アドレス格納部に対応する場合からデータを読み、又はそのバッファを介してフラッシュメモリにデータを書込む。これによって書込み及び読出しの処理を効率化することができる。
【選択図】図1

Description

本発明は、フラッシュメモリ等の不揮発性メモリを用いた不揮発性記憶装置、そのデータ読出方法及びそのデータ書込み方法に関する。
近年、不揮発性メモリを搭載したメモリカードはデジタルカメラや携帯電話のメモリカードとして市場を拡大している。メモリカードはデジタルカメラの高画素化や、携帯電話での動画記録等の用途へ向けて大容量化・高速化が進められている。
従来の不揮発性記憶装置の構成、不揮発性記憶装置からのデータ読出し、及び不揮発性記憶装置へのデータ書込み方法について説明する。図4は従来の不揮発性記憶装置のブロック図と外部ホストとを示すブロック図である。図4において、不揮発性記憶装置を制御するホスト101に不揮発性記憶装置であるメモリカード102が接続される。メモリカード102内には、ホスト101が書込むデータが格納されるフラッシュメモリ103とコントローラ104を含んでいる。コントローラ104はホスト101とインターフェースを制御すると共に、フラッシュメモリ103の制御を行うコントローラである。コントローラ104の内には、ホスト101とのインターフェースを制御するホストインターフェース105、フラッシュメモリ103とのインターフェースを制御するフラッシュインターフェース106、コントローラ104内部の動作を制御するMPU107、バッファメモリ108を含んでいる。バッファメモリ108は揮発性メモリであって、ホスト101とフラッシュメモリ103の間の読出しデータや書込みデータを一時格納するためのメモリである。バッファメモリ108内には、バッファA109とバッファB110がある。夫々のバッファの容量はフラッシュメモリ103への書込み単位と等しく、例えば2kBとする。2つのバッファA109,B110はホスト101側とフラッシュメモリ103側にそれぞれ交互に接続される。
図5はホスト101がメモリカード102からデータを読み出す際のフローチャートである。ホスト101からメモリカード102への読出しのコマンドの発行を受けて、MPU107はステップ501でフラッシュインターフェース106を制御してフラッシュメモリ103からバッファメモリ108へデータを転送する。この際に読出しデータが入るバッファは、バッファA109でもバッファB110でも構わない。このときにフラッシュメモリ103側に接続されているバッファにデータが入る。ここではバッファA109にフラッシュメモリ103が接続されており、フラッシュメモリ103からの読出しデータがバッファA109に入ったとして説明を続ける。
次にステップ502で、MPU107はバッファの切り替えを行う。フラッシュメモリ103側に接続されたバッファA109をホストインターフェース105側に接続し、ホストインターフェース105側に接続されたバッファB110をフラッシュメモリ103側に接続する。
次にステップ503で、MPU107はフラッシュインターフェース106を制御してフラッシュメモリ103からバッファメモリ108へデータを転送する。この際に読出しデータが入るバッファはステップ502でフラッシュメモリ103に接続したバッファB110であり、バッファB110にフラッシュメモリ103からの読出しデータが入る。このデータ転送を終えた後、ステップ504に進む。
次にステップ504で、MPU107はホストへのデータ転送の終了を待ち続ける。ここでのデータの転送終了とは、ホスト101に接続されているバッファA109のデータをホスト101が読み出し終わることである。バッファA109からホスト101へのデータ転送が終了したら、ステップ505に進む。
ステップ505ではバッファの切り替えを行う。フラッシュメモリ103側に接続されていたバッファB110は、フラッシュメモリ103から読み出されたデータが入っているのでホストインターフェース105側へ接続する。ホストインターフェース105側に接続されていたバッファA109は、ホスト101が全てデータを読み出したことをステップ504で確認しているので、フラッシュメモリ103側に接続する。
次にステップ506でMPU107はホスト101からの読出しを終了してよいかどうかを判定し、終了してよい場合には読み出し終了へ、継続して読み出す場合にはステップ503へ戻る。
以上のようにしてMPU107は、ホスト101のメモリーカード102への読出しコマンドに対応することでデータの読出しを実現する。
図6はホスト101がメモリカード102にデータを書込む際のフローチャートである。ホスト101からメモリカード102へ書込みコマンドが発行されれば、MPU107はステップ601でホスト101からのデータの転送を待つ。ここではバッファA109がホスト101側に接続されているとすると、バッファA109にホスト101からのデータの転送が終了するまで待ち続ける。転送が終了したことを確認すると、ステップ602へと遷移する。
ステップ602ではバッファの切り替えを行う。フラッシュメモリ103側に接続された、有効なデータの入っていないバッファB110はホストインターフェース105側に接続し、ホストインターフェース105側に接続されてホスト101からの書込みデータを保持しているバッファA109はフラッシュメモリ103側に接続する。
次にステップ603でMPU107は、バッファA109のデータをフラッシュインターフェース106を制御してフラッシュメモリ103へと書込む。この際にバッファA109の全てがホスト101より転送されたデータで埋められていない場合、即ちホスト101の送ってきた書込みデータの容量がバッファA109の容量よりも少ない場合には、フラッシュメモリ103の書き換え前のデータが保持されている領域の書き換えられない部分のデータを一旦読み出して、バッファA109に書込む。次いでホストから送られてきたデータと共に、バッファA109の2kB分のデータをフラッシュメモリ103の所定の領域に書込む。
その後ステップ604でMPU107はホスト101からのデータの書込みを終えていいかどうかを判定し、終了してよい場合には書込みを終了し、継続する場合にはステップ601へと遷移する。
以上のようにしてMPU107は、ホスト101のメモリーカード102への書込みコマンドに対応することでデータの書込みを実現する。
特開2004−335072号
しかしながら、以上のような不揮発性記憶装置の読出し方法では、ホストが不揮発性記憶装置のデータを読出す場合、例えバッファメモリにデータが残っている場合であっても不揮発性メモリからデータを一旦バッファメモリに読出し、それをホスト側に転送する必要があった。又ホストが不揮発性記憶装置にデータを書込む場合、書込み単位以下の小さな容量で書込む場合であっても、ホストから送られてこなかったデータは必ず不揮発性メモリから一旦読出し、その後に書込み単位分のデータを書込むことが必要であった。そのためにフラッシュメモリへのアクセス時間のために読出しや書込みの処理時間が長くなるという課題があった。
この課題を解決するために、本発明の不揮発性記憶装置は、外部からデータを書込み及び外部にデータを読出す不揮発性記憶装置であって、外部から書込まれるデータを保存する不揮発性メモリと、前記不揮発性メモリに保存されたデータを外部に読出し、または前記不揮発性メモリに外部からデータを書込む際に一時的にデータを格納する少なくとも1つのバッファメモリと、前記バッファメモリに対応して設けられ、前記バッファメモリに一時的に格納されたデータに対応する論理アドレスを格納する少なくとも1つの論理アドレス格納部と、外部にデータの読出しを行う際に読出し論理アドレスと前記論理アドレス格納部に保持されているアドレスとが一致する場合に、その論理アドレス格納部に対応する前記バッファメモリのデータを外部に出力する制御部と、を具備するものである。
この課題を解決するために、本発明の不揮発性記憶装置は、外部からデータを書込み及び外部にデータを読出す不揮発性記憶装置であって、外部から書込まれるデータを保存する不揮発性メモリと、前記不揮発性メモリに保存されたデータを外部に読出し、または前記不揮発性メモリに外部からデータを書込む際に一時的にデータを格納する少なくとも1つのバッファメモリと、前記バッファメモリに対応して設けられ、前記バッファメモリに一時的に格納されたデータに対応する論理アドレスを格納する少なくとも1つの論理アドレス格納部と、データを書込む際に書込みの論理アドレスと前記論理アドレス格納部に格納されたアドレスとが一致する場合に、その論理アドレス格納部に対応するバッファメモリに対して外部からデータを入力し、前記不揮発性メモリに書込むよう制御する制御部と、を具備するものである。
この課題を解決するために、本発明の不揮発性記憶装置のデータ読出し方法は、外部から書込まれるデータを保存する不揮発性メモリ、前記不揮発性メモリに保存されたデータを外部に読出し、または前記不揮発性メモリに外部からデータを書込む際に一時的にデータを格納する少なくとも1つのバッファメモリ、及び前記バッファメモリに対応して設けられ、前記バッファメモリに一時的に格納されたデータに対応する論理アドレスを格納する少なくとも1つの論理アドレス格納部、を有し、外部からデータを書込み及び外部にデータを読出す不揮発性記憶装置のデータ読出し方法であって、外部にデータを読出す際に、読出す論理アドレスと各前記論理アドレス格納部に格納された論理アドレスとを比較し、論理アドレスが同一であったときに前記論理アドレス格納部に対応する前記バッファメモリのデータを外部に出力するものである。
この課題を解決するために、本発明の不揮発性記憶装置のデータ書込み方法は、外部から書込まれるデータを保存する不揮発性メモリ、前記不揮発性メモリに保存されたデータを外部に読出し、または前記不揮発性メモリに外部からデータを書込む際に一時的にデータを格納する少なくとも1つのバッファメモリ、及び前記バッファメモリに対応して設けられ、前記バッファメモリに一時的に格納されたデータに対応する論理アドレスを格納する少なくとも1つの論理アドレス格納部、を有し、外部からデータを書込み及び外部にデータを読出す不揮発性記憶装置のデータ書込み方法であって、外部からデータを書込む際に、書込みを行う論理アドレスと各前記論理アドレス格納部に格納された論理アドレスとを比較し、論理アドレスが同一であったときに前記論理アドレス格納部に対応する前記バッファメモリに対して外部からデータを書込み、データが書込まれたバッファメモリより前記不揮発性メモリにデータを書込むものである。
本発明によれば、論理アドレス格納部を設けて、ホストから指定するアドレスと論理アドレス格納部のアドレスを比較することで、ホストから指定するアドレスに対応する不揮発性メモリのデータがバッファメモリに存在するかどうかの判断をする。データがバッファに存在すればフラッシュメモリに対するアクセスを減らすことができるので、同じアドレスに対して続けてホストからアクセスする場合に読出し・書込みの性能が向上するという効果が得られる。一般的にホストはFATに対するアクセスを行う際に同じアドレスに対する読出しや書込みが必要となる構成をとっているので、本発明によってFAT等のアクセスが高速に行えるという効果が得られる。
本発明の実施の形態による不揮発性記憶装置について説明する。図1は本実施の形態による不揮発性記憶装置と外部ホストとを示すブロック図である。図1は不揮発性記憶装置のブロック図と外部ホストとを示すブロック図である。図1において、不揮発性記憶装置を制御するホスト101に不揮発性記憶装置であるメモリカード120が接続される。メモリカード120内には、ホスト101が書込むデータが格納されるフラッシュメモリ103とコントローラ121を含んでいる。コントローラ121はホスト101とインターフェースを制御すると共に、フラッシュメモリ103の制御を行うコントローラである。コントローラ121の内には、ホスト101とのインターフェースを制御するホストインターフェース105、フラッシュメモリ103とのインターフェースを制御するフラッシュインターフェース106、コントローラ121内部の動作を制御する制御部であるMPU122、バッファメモリ123を含んでいる。バッファメモリ123は揮発性メモリであって、ホスト101とフラッシュメモリ103の間の読出しデータや書込みデータを一時格納するためのメモリである。バッファメモリ123内には、従来例と同様に2つのバッファメモリ、即ちバッファA109とバッファB110がある。夫々のバッファの容量はフラッシュメモリ103への書込み単位と等しく、例えば2kBとする。2つのバッファ109,110はホスト101側とフラッシュメモリ103側にそれぞれ交互に接続される。論理アドレス格納部131はバッファA109に格納されたデータの論理アドレス(ホスト101が指定するアドレス)を格納するためのものである。論理アドレス格納部132はバッファB110に格納されたデータの論理アドレスを格納するためのものである。ここで論理アドレスは、バッファA109又はB110の2kBの単位のデータを示すアドレスとする。
次に本実施の形態の動作について説明する。図2はホスト101がメモリカード120からデータを読み出す際のフローチャートである。メモリカード120はホスト101からデータの読出しコマンドの発行を受けると、MPU122はステップ201で読出し開始アドレスを取得する。これはホスト101が読出しを開始する論理アドレスを取得することである。
次にステップ202では、MPU122は論理アドレス格納部131又は132に保持している論理アドレスがステップ201で取得した論理アドレスと同じであるかどうかを判定する。論理アドレスが同じであると判定した場合には、ステップ203へ進み、論理アドレスが同じでないと判定した場合には、ステップ204へと進む。
ステップ203ではバッファ設定を行う。これは同じ論理アドレスの存在したバッファをホスト101側に接続することである。既に接続済みの場合には何も行う必要は無い。アドレスの存在したバッファがフラッシュメモリ103に接続されている場合には、バッファの切り替えを行う。これによりホスト101の指定した論理アドレスのデータが存在しているバッファをホスト101側に接続することができる。
ステップ202において同じ論理アドレスがなければステップ204に進み、MPU122はフラッシュインターフェース106を制御してフラッシュメモリ103からバッファメモリ123へデータの転送を行う。この際に読出しデータが入るバッファはバッファA109でもバッファB110でも構わない。このときにフラッシュメモリ103側に接続されているバッファにデータが入る。ここではバッファA109にフラッシュメモリ103が接続されており、フラッシュメモリ103からの読出しデータが入ったとして説明を続ける。
次にステップ205ではMPU122は転送を行ったバッファに対応するアドレスを論理アドレス格納部に登録する。ここではステップ204でバッファA109にデータが入ったとしているので、論理アドレス格納部131にバッファA109に格納されたデータに対応する論理アドレスを登録する。
次にステップ206で、MPU122はデータの転送の終了を待ち続ける。ここでの転送とは、ホスト101に接続されたバッファからホストへのデータの転送である。ホスト101がバッファのデータを読出し終えたら、ステップ207へと遷移する。ただし、ホスト101の読出しコマンドにおいて1回目にステップ206の処理をする場合には、ホスト101はまだ読み出すデータがないので、MPU122は転送を待たずにステップ207へ移行する。
ステップ207ではバッファの切り替えを行う。フラッシュメモリ103側に接続されたバッファA109は、フラッシュメモリ103から読み出されたデータが入っているのでホストインターフェース105側へ、ホストインターフェース105側に接続されたバッファB110はフラッシュメモリ103側に接続する。
次にステップ208でMPU122は処理を行う論理アドレスのインクリメントを行う。そしてステップ209でMPU122はホスト101からの読出しを終えてよいかどうかを判定し、終了してよい場合には読み出し終了へ、継続して読み出す場合にはステップ204へ遷移する。
一方ステップ203においてバッファを設定した場合には、ステップ208に進んでアドレスをインクリメントする。この場合にはデータの転送が終了していないので、ステップ209を介してステップ204に戻る。そしてフラッシュメモリ103に接続されているバッファB110にデータを転送し、ステップ205においてアドレスを登録すると共に、ホスト101へのデータ転送を待受ける。この場合には既にバッファA109にデータが保持されているので、バッファからホストへのデータ転送を待受け、以後同様の処理を行う。
ホスト101からメモリカード120への読出しコマンドに対してMPU122が以上のように動作して、データの読出しを実現する。このときホスト101の読み出すデータが既にバッファメモリに格納されている場合には、フラッシュメモリ103からバッファメモリにデータを読み出すことなくホスト101への読出し処理を実行でき、読出し速度を向上することができる。
図3はホスト101がメモリカード120にデータを書込む際のフローチャートである。ホスト101からメモリカード120への書込みコマンドの発行を受けて、MPU122はステップ301で書込み開始アドレスを取得する。これはホスト101が書込みを開始する論理アドレスを取得することである。
次にステップ302ではMPU122は論理アドレス格納部131又は132に保持されている論理アドレスがステップ301で取得した論理アドレスと同じ論理アドレスかどうかを判定する。同じ論理アドレスである場合には、ステップ303へ進み、同じでない場合には、ステップ304へと進む。
ステップ303ではバッファ設定を行う。これは同じ論理アドレスの存在したバッファ、つまりホスト101の指定したアドレスのデータが存在しているバッファをホスト101側に接続することである。既に接続済みの場合には何も行う必要は無い。アドレスの存在したバッファがフラッシュメモリ103に接続されている場合には、バッファの切り替えを行う。ここでは論理アドレス格納部131に登録された論理アドレスがホスト101の指定した論理アドレスと等しいものとすると、バッファA109をホスト101側に接続する。
次にMPU122はステップ304でホスト101からのデータの転送を待つ。ここではバッファA109がホスト101側に接続されているとすると、バッファA109にホスト101からのデータが転送されるのを待ち、転送が終了したことを確認してステップ305へと遷移する。このときステップ303からステップ304に遷移してきている場合には、ホスト101に接続されたバッファには、対応する論理アドレスのデータが既にバッファ内に保持されていた。従ってホスト101からの転送されてきたデータがバッファA109の容量よりも少ない場合には、転送されてきたデータによって一部は上書きがなされているが、ホスト101の転送してきたデータ以外のデータはバッファに既に存在するため、改めてフラッシュメモリ103から読み出す必要はない状態となっている。
ホスト101が転送してきてバッファに格納されたデータは、当然のことながらフラッシュメモリ103に格納されたデータとは異なるものとなっている。従ってステップ305で論理アドレス格納部131の論理アドレスを無効化する。論理アドレスの無効化とは、バッファとフラッシュメモリのデータの不一致状態を表現するものである。具体的には現実にあり得ない論理アドレスに設定するか、無効状態を示すフラグを立てるようにすることが考えられる。
次にステップ306でバッファの切り替えを行う。フラッシュメモリ103側に接続された、有効なデータの入っていないバッファB110はホストインターフェース105側へ、ホストインターフェース105側に接続されてホスト101からの書込みデータの入っているバッファA109はフラッシュメモリ103側に接続する。
次にステップ307でMPU122はバッファA109のデータをフラッシュインターフェース106を制御してフラッシュメモリ103へと書込む。ここでステップ303を介してバッファの設定が行われた場合には、バッファA109の全てがホスト101からデータで埋められていなくても、即ちホスト101の送ってきた書込みデータの容量がバッファA109の容量よりも少ない場合であっても、フラッシュメモリ103から送られてきていない部分のデータは、フラッシュメモリ103にあるデータと同じはずであるので、フラッシュメモリ103からデータを読み出した後、改めて書込む必要がない。ステップ303を通過せずにデータが処理された場合には、従来と同様の処理が必要となる、即ちホスト側から転送してデータがバッファA109の容量より少ない場合には、書き替え前の領域のデータをフラッシュメモリ103より読出してバッファA109の残りの部分に転送すると共に、こうして得られた2kBのデータをバッファA109よりフラッシュメモリ103の新たな領域に書込む。
次にステップ308において、MPU122はステップ307で書込みを行ったバッファに対応するアドレスを論理アドレス格納部に登録する。ここではステップ307でバッファA109からデータを書込んでいるので、論理アドレス格納部131にバッファA109に格納されたデータに対応する論理アドレスを登録する。これはステップ307の書込みによってバッファA109のデータとそれに対応するフラッシュメモリ103のデータが同じになったことを受けて行っている。
次にステップ309でMPU122は処理を行う論理アドレスのインクリメントを行う。そしてステップ310でMPU122はホスト101からの書込みを終えてよいかどうかを判定し、終了してよい場合には書込み終了する。継続して書込む場合にはステップ304へ遷移して同様の処理を行う。
以上のようにしてMPU122は、ホスト101のメモリカード103への書込みコマンドに対応することでデータの書込みを実現する。ホスト101の書込むデータがバッファの容量即ちフラッシュメモリ103の書込み単位よりも小さくても、対応する論理アドレスのデータがバッファに格納されている場合には、フラッシュメモリ103からバッファメモリにデータを読み出すことなく、フラッシュメモリ103にホスト101からのデータを書込みが実行できる。これは特に小さいデータを頻繁に書込む必要がある場合に、書込み処理時間を大幅に短縮することができるという優れた効果が得られる。
なお、本発明においては、ホストからの書込み・読出しのあったアドレスに対応するデータをバッファメモリに保存する構成をとっているが、ホストからの書込み・読出しの有無に係わらず、ホストからの書込み・読出しが多く発生することが想定されるアドレス、例えばファイルシステムにおけるFAT領域を優先的にバッファメモリに保存するようにしてもよい。こうすることで、ホストからのFATへ高速にアクセスすることができる。
又本実施の形態においては、バッファメモリ内に2つのバッファとこれに対応する2つの論理アドレス格納部を設けているが、1つのバッファとそれに対応する論理アドレス格納部のみの構成であってもよい。更に2以上のバッファとそれに対応する論理アドレス格納部を持つものであってもよい。更に本実施の形態ではバッファのデータを用いて読出しと書込みの両方の処理を効率化しているが、いずれか一方のみの処理を効率化するようにした不揮発性記憶装置として実現してもよい。
本発明にかかる不揮発性記憶装置およびその読出し方法、書込み方法は、不揮発性記憶装置にデータを読出したり、データを書込んだりホストに対して読出しや書込きの性能を向上させることができる。本発明は、静止画記録再生装置や動画記録再生装置等のポータブルAV機器、あるいは携帯電話等のポータブル通信機器の記録媒体に適用することができる。
本発明の実施の形態による不揮発性記憶装置とホスト機器との構成を示すブロック図 本発明の実施の形態による不揮発性記憶装置と読出し方法を示したフローチャート 本発明の実施の形態による不揮発性記憶装置と書込み方法を示したフローチャート 従来の不揮発性記憶装置とホスト機器との構成を示すブロック図 従来の不揮発性記憶装置と読出し方法を示したフローチャート 従来の不揮発性記憶装置と書込み方法を示したフローチャート
符号の説明
101 ホスト
102,120 メモリカード
103 フラッシュメモリ
104,121 コントローラ
105 ホストインターフェース
106 フラッシュインターフェース
107,122 MPU
108,123 バッファメモリ
109 バッファA
110 バッファB
131 論理アドレス格納部
132 論理アドレス格納部

Claims (4)

  1. 外部からデータを書込み及び外部にデータを読出す不揮発性記憶装置であって、
    外部から書込まれるデータを保存する不揮発性メモリと、
    前記不揮発性メモリに保存されたデータを外部に読出し、または前記不揮発性メモリに外部からデータを書込む際に一時的にデータを格納する少なくとも1つのバッファメモリと、
    前記バッファメモリに対応して設けられ、前記バッファメモリに一時的に格納されたデータに対応する論理アドレスを格納する少なくとも1つの論理アドレス格納部と、
    外部にデータの読出しを行う際に読出し論理アドレスと前記論理アドレス格納部に保持されているアドレスとが一致する場合に、その論理アドレス格納部に対応する前記バッファメモリのデータを外部に出力する制御部と、を具備する不揮発性記憶装置。
  2. 外部からデータを書込み及び外部にデータを読出す不揮発性記憶装置であって、
    外部から書込まれるデータを保存する不揮発性メモリと、
    前記不揮発性メモリに保存されたデータを外部に読出し、または前記不揮発性メモリに外部からデータを書込む際に一時的にデータを格納する少なくとも1つのバッファメモリと、
    前記バッファメモリに対応して設けられ、前記バッファメモリに一時的に格納されたデータに対応する論理アドレスを格納する少なくとも1つの論理アドレス格納部と、
    データを書込む際に書込みの論理アドレスと前記論理アドレス格納部に格納されたアドレスとが一致する場合に、その論理アドレス格納部に対応するバッファメモリに対して外部からデータを入力し、前記不揮発性メモリに書込むよう制御する制御部と、を具備する不揮発性記憶装置。
  3. 外部から書込まれるデータを保存する不揮発性メモリ、前記不揮発性メモリに保存されたデータを外部に読出し、または前記不揮発性メモリに外部からデータを書込む際に一時的にデータを格納する少なくとも1つのバッファメモリ、及び前記バッファメモリに対応して設けられ、前記バッファメモリに一時的に格納されたデータに対応する論理アドレスを格納する少なくとも1つの論理アドレス格納部、を有し、外部からデータを書込み及び外部にデータを読出す不揮発性記憶装置のデータ読出し方法であって、
    外部にデータを読出す際に、読出す論理アドレスと各前記論理アドレス格納部に格納された論理アドレスとを比較し、
    論理アドレスが同一であったときに前記論理アドレス格納部に対応する前記バッファメモリのデータを外部に出力する不揮発性記憶装置のデータ読出し方法。
  4. 外部から書込まれるデータを保存する不揮発性メモリ、前記不揮発性メモリに保存されたデータを外部に読出し、または前記不揮発性メモリに外部からデータを書込む際に一時的にデータを格納する少なくとも1つのバッファメモリ、及び前記バッファメモリに対応して設けられ、前記バッファメモリに一時的に格納されたデータに対応する論理アドレスを格納する少なくとも1つの論理アドレス格納部、を有し、外部からデータを書込み及び外部にデータを読出す不揮発性記憶装置のデータ書込み方法であって、
    外部からデータを書込む際に、書込みを行う論理アドレスと各前記論理アドレス格納部に格納された論理アドレスとを比較し、
    論理アドレスが同一であったときに前記論理アドレス格納部に対応する前記バッファメモリに対して外部からデータを書込み、
    データが書込まれたバッファメモリより前記不揮発性メモリにデータを書込む不揮発性記憶装置のデータ書込み方法。
JP2005357928A 2005-12-12 2005-12-12 不揮発性記憶装置、そのデータ読出方法及びそのデータ書込み方法 Pending JP2007164355A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005357928A JP2007164355A (ja) 2005-12-12 2005-12-12 不揮発性記憶装置、そのデータ読出方法及びそのデータ書込み方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005357928A JP2007164355A (ja) 2005-12-12 2005-12-12 不揮発性記憶装置、そのデータ読出方法及びそのデータ書込み方法

Publications (1)

Publication Number Publication Date
JP2007164355A true JP2007164355A (ja) 2007-06-28

Family

ID=38247193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005357928A Pending JP2007164355A (ja) 2005-12-12 2005-12-12 不揮発性記憶装置、そのデータ読出方法及びそのデータ書込み方法

Country Status (1)

Country Link
JP (1) JP2007164355A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010139143A1 (zh) * 2009-06-02 2010-12-09 深圳市融创天下科技发展有限公司 一种通过标准sd存储接口实现io扩展的方法及系统
JP2013061795A (ja) * 2011-09-13 2013-04-04 Toshiba Corp 記憶装置、コントローラ、およびリードコマンド実行方法
US8521946B2 (en) 2008-09-26 2013-08-27 Samsung Electronics Co., Ltd. Semiconductor disk devices and related methods of randomly accessing data
US9299429B2 (en) 2013-06-27 2016-03-29 Samsung Electronics Co., Ltd. Nonvolatile memory device using a resistance material and a driving method thereof
JP2016536732A (ja) * 2013-09-30 2016-11-24 マイクロン テクノロジー, インク. 不揮発性メモリデバイスにおける揮発性メモリアーキテクチャ及び関連コントローラ
US9672887B2 (en) 2015-09-09 2017-06-06 Kabushiki Kaisha Toshiba Semiconductor memory capable of reading data without accessing memory cell

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8521946B2 (en) 2008-09-26 2013-08-27 Samsung Electronics Co., Ltd. Semiconductor disk devices and related methods of randomly accessing data
WO2010139143A1 (zh) * 2009-06-02 2010-12-09 深圳市融创天下科技发展有限公司 一种通过标准sd存储接口实现io扩展的方法及系统
JP2013061795A (ja) * 2011-09-13 2013-04-04 Toshiba Corp 記憶装置、コントローラ、およびリードコマンド実行方法
US9299429B2 (en) 2013-06-27 2016-03-29 Samsung Electronics Co., Ltd. Nonvolatile memory device using a resistance material and a driving method thereof
JP2016536732A (ja) * 2013-09-30 2016-11-24 マイクロン テクノロジー, インク. 不揮発性メモリデバイスにおける揮発性メモリアーキテクチャ及び関連コントローラ
US9672887B2 (en) 2015-09-09 2017-06-06 Kabushiki Kaisha Toshiba Semiconductor memory capable of reading data without accessing memory cell

Similar Documents

Publication Publication Date Title
JP5090819B2 (ja) メモリーカード及び該データ格納方法
JP4628750B2 (ja) バッファメモリを内蔵したフラッシュメモリ装置及びフラッシュメモリシステム
US20070113000A1 (en) Flash memory device and method
US7356646B2 (en) Memory card using NAND flash memory and its operating method
US11630791B2 (en) Data storage system and method for multiple communication protocols and memory access
JP2007164355A (ja) 不揮発性記憶装置、そのデータ読出方法及びそのデータ書込み方法
US20090307427A1 (en) Memory card and method of writing data
CN117406932A (zh) 数据处理方法、装置、服务器和存储介质
US7916975B2 (en) Image processing apparatus and image processing control method
KR100598907B1 (ko) 연속적 읽기/쓰기가 가능한 플래쉬 메모리
US7103702B2 (en) Memory device
US8266417B2 (en) Device having shared memory and method for transferring code data
KR101068829B1 (ko) 촬상 장치 및 이미지 회전 처리 방법
US8527717B2 (en) Content data storage device and its control method
JP4910426B2 (ja) 不揮発性記憶装置の書込み方法
JP2003186739A (ja) 半導体記憶装置、制御装置及び半導体記憶装置の制御方法
JP4930825B2 (ja) 撮像装置及びデータ転送装置
JP2008021335A (ja) 不揮発性記憶装置、不揮発性記憶装置の書込み方法およびコントローラ
KR100851849B1 (ko) 휴대용 단말기 및 그것의 데이터 기입 및 독출 방법
JPWO2008102610A1 (ja) メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム
JP2000306389A (ja) 不揮発性半導体メモリを用いた記憶装置
JP2004318933A (ja) 半導体記憶装置
KR20110000876A (ko) 낸드 플래시 메모리 장치와 그의 컨트롤러 및 이들의 라이트 오퍼레이션 방법
JP2006157073A (ja) 映像及び音声信号記録装置
JP2006048378A (ja) メモリ制御装置及びこれを具えた電子機器