JP2003186739A - 半導体記憶装置、制御装置及び半導体記憶装置の制御方法 - Google Patents
半導体記憶装置、制御装置及び半導体記憶装置の制御方法Info
- Publication number
- JP2003186739A JP2003186739A JP2001380230A JP2001380230A JP2003186739A JP 2003186739 A JP2003186739 A JP 2003186739A JP 2001380230 A JP2001380230 A JP 2001380230A JP 2001380230 A JP2001380230 A JP 2001380230A JP 2003186739 A JP2003186739 A JP 2003186739A
- Authority
- JP
- Japan
- Prior art keywords
- data
- copy
- block
- memory
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】 （修正有）
【課題】メモリセル内の複写を行う場合一つのコマンド
で複写動作を実行する半導体記憶装置及びその制御方法
を提供する。 【解決手段】ｃｏｐｙコマンドが与えられると、メモリ
セルのブロックＡより１ページ分のデータを読み出し
て，ページバッファへ格納され、格納された１ページ分
のデータをブロックＢに書き込む。この時、ブロックＢ
のアドレスは内部ロジックで自動生成する、また、この
書き込み動作が完了すると、外部からの消去コマンドを
受領しなくても、自動的に複写元であるブロックＡのデ
ータは消去される。
で複写動作を実行する半導体記憶装置及びその制御方法
を提供する。 【解決手段】ｃｏｐｙコマンドが与えられると、メモリ
セルのブロックＡより１ページ分のデータを読み出し
て，ページバッファへ格納され、格納された１ページ分
のデータをブロックＢに書き込む。この時、ブロックＢ
のアドレスは内部ロジックで自動生成する、また、この
書き込み動作が完了すると、外部からの消去コマンドを
受領しなくても、自動的に複写元であるブロックＡのデ
ータは消去される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体記憶装置、
制御装置及び半導体記憶装置の制御方法に関する。
制御装置及び半導体記憶装置の制御方法に関する。
【０００２】
【従来の技術】半導体記憶装置として、例えば、不揮発
性メモリとして良く知られているフラッシュメモリがあ
り、例えばデジタルカメラの画像データの記憶媒体とし
て利用される。このフラッシュメモリは、外部のメモリ
コントローラ側からの読み出しコマンド、書き込みコマ
ンド及び消去コマンドそれぞれに応答し、内部で自動的
に読み出し処理、書き込み処理、及び消去処理をそれぞ
れ独立して実行する。このため、フラッシュメモリに
は、外部からのコマンドをデコードし、それぞれのコマ
ンド（命令）に応じた内部の処理を行う制御回路が内蔵
される。
性メモリとして良く知られているフラッシュメモリがあ
り、例えばデジタルカメラの画像データの記憶媒体とし
て利用される。このフラッシュメモリは、外部のメモリ
コントローラ側からの読み出しコマンド、書き込みコマ
ンド及び消去コマンドそれぞれに応答し、内部で自動的
に読み出し処理、書き込み処理、及び消去処理をそれぞ
れ独立して実行する。このため、フラッシュメモリに
は、外部からのコマンドをデコードし、それぞれのコマ
ンド（命令）に応じた内部の処理を行う制御回路が内蔵
される。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
コマンドは、単にデータを読み出したり、又は書き込ん
だり、あるいはセルブロックの消去を行うといった程度
の単独動作にとどまる。前述したように、フラッシュメ
モリは、デジタルカメラの画像データの記録媒体として
利用されたり、あるいは、携帯端末などの記録媒体とし
て利用されたりなど、広範に利用される。その場合、例
えば、メモリ内部で、あるブロックの１ページ分のデー
タを他のセルブロックに移動する複写（コピー）する機
能が求められる。
コマンドは、単にデータを読み出したり、又は書き込ん
だり、あるいはセルブロックの消去を行うといった程度
の単独動作にとどまる。前述したように、フラッシュメ
モリは、デジタルカメラの画像データの記録媒体として
利用されたり、あるいは、携帯端末などの記録媒体とし
て利用されたりなど、広範に利用される。その場合、例
えば、メモリ内部で、あるブロックの１ページ分のデー
タを他のセルブロックに移動する複写（コピー）する機
能が求められる。
【０００４】従来のように、読み出し、書き込み、及び
消去といった程度のコマンドしか有しないフラッシュメ
モリでは、外部のメモリコントローラ側で非常に煩雑な
制御を行う必要がある。例えば、メモリ内でデータの複
写を行う場合は、図６に示すように、複写元のブロック
の指定したページのデータをページバッファ（データレ
ジスタ）及び内部ロジック経由で一旦外部に読み出し
（リード、read）て保持し（図中、〜）、更に複写
先のブロックのアドレスを指定して外部に保持したデー
タを書き込んだ（ライト、Write）後、複写元のブロッ
クを消去（イレース、Erase）する（図中、〜）こ
とが必要である。つまり、３種類のコマンドを順次発行
し、各動作の完了を待たねばならない。
消去といった程度のコマンドしか有しないフラッシュメ
モリでは、外部のメモリコントローラ側で非常に煩雑な
制御を行う必要がある。例えば、メモリ内でデータの複
写を行う場合は、図６に示すように、複写元のブロック
の指定したページのデータをページバッファ（データレ
ジスタ）及び内部ロジック経由で一旦外部に読み出し
（リード、read）て保持し（図中、〜）、更に複写
先のブロックのアドレスを指定して外部に保持したデー
タを書き込んだ（ライト、Write）後、複写元のブロッ
クを消去（イレース、Erase）する（図中、〜）こ
とが必要である。つまり、３種類のコマンドを順次発行
し、各動作の完了を待たねばならない。
【０００５】しかも、複写先のブロックにデータが書き
込まれている場合には、そのブロックに対して一旦消去
命令を与える必要もある。メモリセル内の複写を行う場
合は、このような煩雑な処理をシステム側が行うことを
余儀なくされ、多くの時間と処理ステップが必要とな
る。
込まれている場合には、そのブロックに対して一旦消去
命令を与える必要もある。メモリセル内の複写を行う場
合は、このような煩雑な処理をシステム側が行うことを
余儀なくされ、多くの時間と処理ステップが必要とな
る。
【０００６】本発明は、主として、このような問題を解
決するものであり、その目的は、一つのコマンドだけで
複写動作を可能とすることにより、高速なデータ処理を
実現する半導体記憶装置及びその制御方法を提供するこ
とにある。
決するものであり、その目的は、一つのコマンドだけで
複写動作を可能とすることにより、高速なデータ処理を
実現する半導体記憶装置及びその制御方法を提供するこ
とにある。
【０００７】
【課題を解決するための手段】本発明に係る半導体記憶
装置にあっては、それぞれページ単位で区分された複数
のブロックを有するメモリと、このメモリに接続され、
前記ブロックの読み出しデータ及び書き込みデータをペ
ージ単位で保持するデータレジスタと、外部からの複写
コマンドを受領すると、複写元の前記ブロックの前記デ
ータをページ単位で読み出して前記データレジスタに保
持し、この保持された前記データを複写先のブロックに
書き込むまでの一連の複写動作を実行する制御回路部と
を備える。
装置にあっては、それぞれページ単位で区分された複数
のブロックを有するメモリと、このメモリに接続され、
前記ブロックの読み出しデータ及び書き込みデータをペ
ージ単位で保持するデータレジスタと、外部からの複写
コマンドを受領すると、複写元の前記ブロックの前記デ
ータをページ単位で読み出して前記データレジスタに保
持し、この保持された前記データを複写先のブロックに
書き込むまでの一連の複写動作を実行する制御回路部と
を備える。
【０００８】また、本発明に係る制御装置にあっては、
それぞれページ単位で区分された複数のブロックを有す
るメモリへのアクセスを制御する制御装置であって、こ
のメモリに接続され、前記ブロックの読み出しデータ及
び書き込みデータをページ単位で保持するデータレジス
タと、外部からの複写コマンドを受領すると、複写元の
前記ブロックの前記データをページ単位で読み出して前
記データレジスタに保持し、この保持された前記データ
を複写先のブロックに書き込むまでの一連の複写動作を
実行する制御回路部とを備えたこととする。
それぞれページ単位で区分された複数のブロックを有す
るメモリへのアクセスを制御する制御装置であって、こ
のメモリに接続され、前記ブロックの読み出しデータ及
び書き込みデータをページ単位で保持するデータレジス
タと、外部からの複写コマンドを受領すると、複写元の
前記ブロックの前記データをページ単位で読み出して前
記データレジスタに保持し、この保持された前記データ
を複写先のブロックに書き込むまでの一連の複写動作を
実行する制御回路部とを備えたこととする。
【０００９】さらに、本発明に係る半導体記憶装置の制
御方法にあっては、それぞれページ単位で区分された複
数のブロックを有するメモリと、このメモリに接続さ
れ、前記ブロックの読み出しデータ及び書き込みデータ
をページ単位で保持するデータレジスタとを有する半導
体記憶装置の制御方法であって、外部からの複写コマン
ドを受領すると、複写元の前記ブロックの前記データを
ページ単位で読み出すステップと、この読み出された前
記データを前記データレジスタに保持するステップと、
この保持された前記データを複写先のブロックに書き込
むステップとを含む一連の複写動作を実行することとす
る。
御方法にあっては、それぞれページ単位で区分された複
数のブロックを有するメモリと、このメモリに接続さ
れ、前記ブロックの読み出しデータ及び書き込みデータ
をページ単位で保持するデータレジスタとを有する半導
体記憶装置の制御方法であって、外部からの複写コマン
ドを受領すると、複写元の前記ブロックの前記データを
ページ単位で読み出すステップと、この読み出された前
記データを前記データレジスタに保持するステップと、
この保持された前記データを複写先のブロックに書き込
むステップとを含む一連の複写動作を実行することとす
る。
【００１０】前述した本発明にあっては、次の通りとし
てもよい。好ましくは、前記複写動作は、前記データを
前記複写先ブロックに書き込んだ後、前記複写元ブロッ
クの前記データを消去するステップを更に備えることと
する。
てもよい。好ましくは、前記複写動作は、前記データを
前記複写先ブロックに書き込んだ後、前記複写元ブロッ
クの前記データを消去するステップを更に備えることと
する。
【００１１】また、前記複写動作は、前記データを前記
複写先ブロックに書き込むに先立ち、当該ブロックのア
ドレスを自動生成することが好ましい。
複写先ブロックに書き込むに先立ち、当該ブロックのア
ドレスを自動生成することが好ましい。
【００１２】さらに、一つの前記複写コマンドの受領に
よって、前記複写動作を所定の回数繰り返すこととして
もよい。
よって、前記複写動作を所定の回数繰り返すこととして
もよい。
【００１３】さらにまた、前記メモリは不揮発性メモリ
でもよい。加えて、前記半導体記憶装置はフラッシュメ
モリでもよい。
でもよい。加えて、前記半導体記憶装置はフラッシュメ
モリでもよい。
【００１４】本発明の他の特徴については、添付図面及
び以降の記載により明らかにされる。
び以降の記載により明らかにされる。
【００１５】
【発明の実施の形態】本発明の一実施の形態を説明す
る。本形態では、半導体記憶装置として不揮発性メモリ
セルを有するフラッシュメモリを例に採り説明する。
る。本形態では、半導体記憶装置として不揮発性メモリ
セルを有するフラッシュメモリを例に採り説明する。
【００１６】前述した従来技術では、図６に示すよう
に、複写処理を実行するにあたり、３つのコマンドを外
部から受け、外部とのデータ送受も含め、同図中〜
のステップを経て完了していた。これに対し、本発明に
係る一例では、基本的に、図１に示すように、一つの複
写コマンドを外部から受けるだけで、外部とのデータ送
受を行うことなく、フラッシュメモリ内部における二つ
のステップのみで、複写処理を完了することができ
る。すなわち、図１に示すように、複写（Copy）コマン
ドが与えられると、メモリセルのブロックＡより１ペー
ジ分のデータを読み出して（リード）ページバッファ
（データレジスタ）へ格納する（図中）。次に、格納
された１ページ分のデータをブロックＢへ書き込む（図
中）。この際、複写先のブロックＢのアドレスは内部
ロジックで自動生成する。もちろん、後述するように、
外部から入力されたアドレスも受け付けてもよい。この
書き込み動作が完了すると、あらためて外部から消去コ
マンドを受領するまでもなく、自動的に複写元のブロッ
クＡのデータを消去（イレーズ）しておく。
に、複写処理を実行するにあたり、３つのコマンドを外
部から受け、外部とのデータ送受も含め、同図中〜
のステップを経て完了していた。これに対し、本発明に
係る一例では、基本的に、図１に示すように、一つの複
写コマンドを外部から受けるだけで、外部とのデータ送
受を行うことなく、フラッシュメモリ内部における二つ
のステップのみで、複写処理を完了することができ
る。すなわち、図１に示すように、複写（Copy）コマン
ドが与えられると、メモリセルのブロックＡより１ペー
ジ分のデータを読み出して（リード）ページバッファ
（データレジスタ）へ格納する（図中）。次に、格納
された１ページ分のデータをブロックＢへ書き込む（図
中）。この際、複写先のブロックＢのアドレスは内部
ロジックで自動生成する。もちろん、後述するように、
外部から入力されたアドレスも受け付けてもよい。この
書き込み動作が完了すると、あらためて外部から消去コ
マンドを受領するまでもなく、自動的に複写元のブロッ
クＡのデータを消去（イレーズ）しておく。
【００１７】より具体的な実施例につき、図２のブロッ
ク図、図３のフローチャート、図４（ａ）（ｂ）のタイ
ミングチャートを参照にして説明する。図２のブロック
図には、フラッシュメモリの内部構造の主要部が示され
ており、フラッシュメモリは、内部ロジック１００、デ
ータレジスタ２００、及びメモリセル３００を有する。
内部ロジック１００は、コマンドレジスタ１１０、回数
カウンタ１２０、コピー元アドレスカウンタ１３０、コ
ピー先アドレスカウンタ１４０、及びステータスレジス
タ１５０を構成要素として有している。
ク図、図３のフローチャート、図４（ａ）（ｂ）のタイ
ミングチャートを参照にして説明する。図２のブロック
図には、フラッシュメモリの内部構造の主要部が示され
ており、フラッシュメモリは、内部ロジック１００、デ
ータレジスタ２００、及びメモリセル３００を有する。
内部ロジック１００は、コマンドレジスタ１１０、回数
カウンタ１２０、コピー元アドレスカウンタ１３０、コ
ピー先アドレスカウンタ１４０、及びステータスレジス
タ１５０を構成要素として有している。
【００１８】このような構成において、図２及び図３に
示すように、コピーコマンド“ＣＸｈ”がコマンドレジ
スタ１１０に入力される（図３中、Ｓ１０）。ここで、
コピーコマンド“ＣＸｈ”中の“Ｘ”の値は、図５の図
表に示すように、コピーコマンドにおける“Ｘ”の値を
決める３ビット（“ｂｉｔ０”、“ｂｉｔ１”、“ｂｉ
ｔ２”）の論理値表に基づいて定まる。すなわち、１ビ
ット目の“ｂｉｔ０”において、コピー先のアドレスが
指定入力される場合にはゼロ（“０”）の値となる一
方、同アドレスが内部で自動生成される場合には“１”
の値となる。また、２ビット目の“ｂｉｔ１”におい
て、コピーの回数を指定入力する場合には（“０”）の
値となる一方、同回数が固定（例えば１回）の場合には
“１”の値となる。さらに、３ビット目の“ｂｉｔ２”
において、コピー後に複写元のデータを消去しない場合
には（“０”）の値となる一方、消去する場合には
“１”の値となる。このようにして“Ｘ”の値が定まる
コピーコマンド“ＣＸｈ”に応じて、指定すべき場合に
はコピー回数を回数カウンタ１２０へ入力するととも
に、コピー先アドレスをコピー先アドレスカウンタ１４
０へ入力する（図３中、Ｓ２０）。加えて、当然なが
ら、外部から指定されるコピー元アドレスをコピー元ア
ドレスカウンタ１３０へ入力する。
示すように、コピーコマンド“ＣＸｈ”がコマンドレジ
スタ１１０に入力される（図３中、Ｓ１０）。ここで、
コピーコマンド“ＣＸｈ”中の“Ｘ”の値は、図５の図
表に示すように、コピーコマンドにおける“Ｘ”の値を
決める３ビット（“ｂｉｔ０”、“ｂｉｔ１”、“ｂｉ
ｔ２”）の論理値表に基づいて定まる。すなわち、１ビ
ット目の“ｂｉｔ０”において、コピー先のアドレスが
指定入力される場合にはゼロ（“０”）の値となる一
方、同アドレスが内部で自動生成される場合には“１”
の値となる。また、２ビット目の“ｂｉｔ１”におい
て、コピーの回数を指定入力する場合には（“０”）の
値となる一方、同回数が固定（例えば１回）の場合には
“１”の値となる。さらに、３ビット目の“ｂｉｔ２”
において、コピー後に複写元のデータを消去しない場合
には（“０”）の値となる一方、消去する場合には
“１”の値となる。このようにして“Ｘ”の値が定まる
コピーコマンド“ＣＸｈ”に応じて、指定すべき場合に
はコピー回数を回数カウンタ１２０へ入力するととも
に、コピー先アドレスをコピー先アドレスカウンタ１４
０へ入力する（図３中、Ｓ２０）。加えて、当然なが
ら、外部から指定されるコピー元アドレスをコピー元ア
ドレスカウンタ１３０へ入力する。
【００１９】例えば図４（ａ）の事例では、コピー元ア
ドレスは“Ａ１”乃至“Ａ４”であり、コピーコマンド
Ｃｐは“Ｃ０ｈ”としている。つまり、コピー先アドレ
スを指定（“Ｂ１”乃至“Ｂ４”）するとともに、コピ
ー回数Ｎｍも指定され、消去動作を行わないこととな
る。この事例では、その後のコマンドＮｍが“０１ｈ
“であるためコピー回数は１回となる。
ドレスは“Ａ１”乃至“Ａ４”であり、コピーコマンド
Ｃｐは“Ｃ０ｈ”としている。つまり、コピー先アドレ
スを指定（“Ｂ１”乃至“Ｂ４”）するとともに、コピ
ー回数Ｎｍも指定され、消去動作を行わないこととな
る。この事例では、その後のコマンドＮｍが“０１ｈ
“であるためコピー回数は１回となる。
【００２０】一方、図４（ｂ）の事例では、コピー元ア
ドレスは“Ａ１”乃至”Ａ４”であり、コピーコマンド
Ｃｐは“Ｃ１ｈ”としている。つまり、コピー先アドレ
スは指定せず内部で自動生成するとともに、コピー回数
Ｎｍは指定され、尚且つ消去動作を行わないこととな
る。この事例では、その後のコマンドＮｍが“０８ｈ
“であるためコピー回数は８回となる。なお、図４
（ａ）（ｂ）の事例に限らず、一つの複写コマンドで実
行させる連続した複写動作には様々な変形例が考えられ
る。
ドレスは“Ａ１”乃至”Ａ４”であり、コピーコマンド
Ｃｐは“Ｃ１ｈ”としている。つまり、コピー先アドレ
スは指定せず内部で自動生成するとともに、コピー回数
Ｎｍは指定され、尚且つ消去動作を行わないこととな
る。この事例では、その後のコマンドＮｍが“０８ｈ
“であるためコピー回数は８回となる。なお、図４
（ａ）（ｂ）の事例に限らず、一つの複写コマンドで実
行させる連続した複写動作には様々な変形例が考えられ
る。
【００２１】次に、図２に示すように、コピー元アドレ
スカウンタ１３０からアドレスＡが与えられ、メモリセ
ル３００からコピー元のデータが１頁分読み出されて
（図３中、Ｓ３０）データレジスタ２００へ格納され
る。コピー元アドレスのＡ１乃至Ａｎのそれぞれの値が
１ページ分のデータの格納先を表しており、値“ｎ
“は、入力されたコピー回数Ｎｍ、あるいは、固定の回
数に等しい。そして、コピー先アドレスカウンタ１４０
から得られたコピー先アドレスに基づき、データレジス
タ２００に格納されたデータをメモリセル３００へ書き
込む（図３中、Ｓ４０）。
スカウンタ１３０からアドレスＡが与えられ、メモリセ
ル３００からコピー元のデータが１頁分読み出されて
（図３中、Ｓ３０）データレジスタ２００へ格納され
る。コピー元アドレスのＡ１乃至Ａｎのそれぞれの値が
１ページ分のデータの格納先を表しており、値“ｎ
“は、入力されたコピー回数Ｎｍ、あるいは、固定の回
数に等しい。そして、コピー先アドレスカウンタ１４０
から得られたコピー先アドレスに基づき、データレジス
タ２００に格納されたデータをメモリセル３００へ書き
込む（図３中、Ｓ４０）。
【００２２】次に、コピーコマンドが入力された当初は
指定入力値あるいは固定値であるコピー回数から“１”
減算してあらたなコピー回数とし（図３中、Ｓ５０）、
そのコピー回数がゼロ（“０”）に至らない限り（図３
中、Ｓ６０：ＮＯ）、前述したＳ３０乃至Ｓ６０迄の読
み出し、書き込み、及びコピー回数減算の処理を続け
る。
指定入力値あるいは固定値であるコピー回数から“１”
減算してあらたなコピー回数とし（図３中、Ｓ５０）、
そのコピー回数がゼロ（“０”）に至らない限り（図３
中、Ｓ６０：ＮＯ）、前述したＳ３０乃至Ｓ６０迄の読
み出し、書き込み、及びコピー回数減算の処理を続け
る。
【００２３】コピー回数がゼロ“０”に至ると（図３
中、Ｓ６０：ＹＥＳ）、予め入力されたコピーコマンド
“ＣＸｈ”に基づき、コピー元アドレス（Ａ１乃至Ａ
ｎ）のデータを消去すべき場合（図２中、“イレーズＯ
ｎ”）は、消去し（図３中、Ｓ７０：ＹＥＳ→Ｓ８
０）、そうでなければ消去しない（図３中、Ｓ７０：Ｎ
Ｏ）。
中、Ｓ６０：ＹＥＳ）、予め入力されたコピーコマンド
“ＣＸｈ”に基づき、コピー元アドレス（Ａ１乃至Ａ
ｎ）のデータを消去すべき場合（図２中、“イレーズＯ
ｎ”）は、消去し（図３中、Ｓ７０：ＹＥＳ→Ｓ８
０）、そうでなければ消去しない（図３中、Ｓ７０：Ｎ
Ｏ）。
【００２４】そして、最後に、図４（ａ）（ｂ）に示す
ように、ステータスリードコマンドＳｔとして“７０
h”を入力して、一連の複写作業が成功したか否かを確
認する（図３中、Ｓ９０）。その結果は、コマンドＯｗ
の値として、ステータスレジスタ１５０を経て外部へス
テータス出力が送出される。コピー先アドレスを内部で
生成した場合は、これに続いて、コピー先のアドレス
（Ｂ１乃至Ｂ４）を外部へ報告すべく出力する。
ように、ステータスリードコマンドＳｔとして“７０
h”を入力して、一連の複写作業が成功したか否かを確
認する（図３中、Ｓ９０）。その結果は、コマンドＯｗ
の値として、ステータスレジスタ１５０を経て外部へス
テータス出力が送出される。コピー先アドレスを内部で
生成した場合は、これに続いて、コピー先のアドレス
（Ｂ１乃至Ｂ４）を外部へ報告すべく出力する。
【００２５】以上説明した事例にあっては、外部との複
写データの送受がないため、前述した図６に示すような
従来例に比べ、１ブロック（３２ページ）分のデータの
複写に要する時間を１００分の１以下に抑えることが可
能となる。
写データの送受がないため、前述した図６に示すような
従来例に比べ、１ブロック（３２ページ）分のデータの
複写に要する時間を１００分の１以下に抑えることが可
能となる。
【００２６】以上説明した、半導体記憶装置における動
作を司る動作ロジックコントロール回路や制御回路など
の制御部、並びに各種デコーダ等の周辺回路は、例えば
ＣＱ出版社発行の雑誌「Interface」の１９９９年１２
月号１１０頁に掲載された図３に示されるように、周知
のハードウエア構成で実現される。
作を司る動作ロジックコントロール回路や制御回路など
の制御部、並びに各種デコーダ等の周辺回路は、例えば
ＣＱ出版社発行の雑誌「Interface」の１９９９年１２
月号１１０頁に掲載された図３に示されるように、周知
のハードウエア構成で実現される。
【００２７】なお、本実施形態では、半導体記憶装置と
してフラッシュメモリを採り上げたが、本発明は、他の
不揮発性記憶装置に適用可能であるとともに、不揮発性
以外の半導体記憶装置にも応用が可能である。
してフラッシュメモリを採り上げたが、本発明は、他の
不揮発性記憶装置に適用可能であるとともに、不揮発性
以外の半導体記憶装置にも応用が可能である。
【００２８】
【発明の効果】一つのコマンドだけで複写動作を内部で
処理可能とすることにより、データの複写処理の高速化
が図れる。外部との複写データの送受がないため、複写
時間を格段に短縮することができる。
処理可能とすることにより、データの複写処理の高速化
が図れる。外部との複写データの送受がないため、複写
時間を格段に短縮することができる。
【図１】 本発明の一実施形態に係る半導体記憶装置の
複写動作を示す制御ブロック図である。
複写動作を示す制御ブロック図である。
【図２】 本発明の一実施形態に係る半導体記憶装置の
具体的な複写動作を示す制御ブロック図である。
具体的な複写動作を示す制御ブロック図である。
【図３】 本発明の一実施形態に係る半導体記憶装置の
複写動作を示すフローチャートである。
複写動作を示すフローチャートである。
【図４】 本発明の一実施形態に係る半導体記憶装置の
複写動作の具体例を示すタイミングチャートである。
複写動作の具体例を示すタイミングチャートである。
【図５】 本発明の一実施形態に係る半導体記憶装置
の複写動作を実行させるための複写コマンドの一実例を
示す図表である。
の複写動作を実行させるための複写コマンドの一実例を
示す図表である。
【図６】 従来の半導体記憶装置の複写動作を示す制御
ブロック図である。
ブロック図である。
１００ 内部ロジック
２００ データレジスタ
３００ メモリセル
１１０ コマンドレジスタ
１２０ 回数カウンタ
１３０ コピー元アドレスカウンタ
１４０ コピー先アドレスカウンタ
１５０ ステータスレジスタ
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5B025 AD00 AD01 AD04 AD05 AD08
AD15 AE05
5B060 AB18 CA18 DA04 MM19
Claims (18)
- 【請求項１】 それぞれページ単位で区分された複数の
ブロックを有するメモリと、 このメモリに接続され、前記ブロックの読み出しデータ
及び書き込みデータをページ単位で保持するデータレジ
スタと、 外部からの複写コマンドを受領すると、複写元の前記ブ
ロックの前記データをページ単位で読み出して前記デー
タレジスタに保持し、この保持された前記データを複写
先のブロックに書き込むまでの一連の複写動作を実行す
る制御回路部と、 を備えたことを特徴とする半導体記憶装置。 - 【請求項２】 前記制御回路部は、前記複写動作におい
て、前記データを前記複写先ブロックに書き込んだ後、
前記複写元ブロックの前記データを消去することを特徴
とする請求項１記載の半導体記憶装置。 - 【請求項３】 前記制御回路部は、前記複写動作におい
て、前記データを前記複写先ブロックに書き込むに先立
ち、当該ブロックのアドレスを自動生成することを特徴
とする請求項１または２に記載の半導体記憶装置。 - 【請求項４】 前記制御回路部は、一つの前記複写コマ
ンドの受領によって、前記複写動作を所定の回数繰り返
すことを特徴とする請求項１乃至３のいずれかに記載の
半導体記憶装置。 - 【請求項５】 前記メモリは不揮発性メモリであること
を特徴とする請求項１乃至４のいずれかに記載の半導体
記憶装置。 - 【請求項６】 前記メモリはフラッシュメモリであるこ
とを特徴とする請求項１乃至５のいずれかに記載の半導
体記憶装置。 - 【請求項７】 それぞれページ単位で区分された複数の
ブロックを有するメモリへのアクセスを制御する制御装
置であって、 このメモリに接続され、前記ブロックの読み出しデータ
及び書き込みデータをページ単位で保持するデータレジ
スタと、 外部からの複写コマンドを受領すると、複写元の前記ブ
ロックの前記データをページ単位で読み出して前記デー
タレジスタに保持し、この保持された前記データを複写
先のブロックに書き込むまでの一連の複写動作を実行す
る制御回路部と、 を備えたことを特徴とする制御装置。 - 【請求項８】 前記制御回路部は、前記複写動作におい
て、前記データを前記複写先ブロックに書き込んだ後、
前記複写元ブロックの前記データを消去することを特徴
とする請求項７記載の制御装置。 - 【請求項９】 前記制御回路部は、前記複写動作におい
て、前記データを前記複写先ブロックに書き込むに先立
ち、当該ブロックのアドレスを自動生成することを特徴
とする請求項７または８に記載の制御装置。 - 【請求項１０】 前記制御回路部は、一つの前記複写コ
マンドの受領によって、前記複写動作を所定の回数繰り
返すことを特徴とする請求項７乃至９のいずれかに記載
の制御装置。 - 【請求項１１】 前記メモリは不揮発性メモリであるこ
とを特徴とする請求項７乃至１０のいずれかに記載の制
御装置。 - 【請求項１２】 前記メモリはフラッシュメモリである
ことを特徴とする請求項７乃至１１のいずれかに記載の
制御装置。 - 【請求項１３】 それぞれページ単位で区分された複数
のブロックを有するメモリと、このメモリに接続され、
前記ブロックの読み出しデータ及び書き込みデータをペ
ージ単位で保持するデータレジスタとを有する半導体記
憶装置の制御方法であって、 外部からの複写コマンドを受領すると、 複写元の前記ブロックの前記データをページ単位で読み
出すステップと、 この読み出された前記データを前記データレジスタに保
持するステップと、 この保持された前記データを複写先のブロックに書き込
むステップとを含む一連の複写動作を実行することを特
徴とする半導体記憶装置の制御方法。 - 【請求項１４】 前記複写動作は、前記データを前記複
写先ブロックに書き込んだ後、前記複写元ブロックの前
記データを消去するステップを更に備えることを特徴と
する請求項１３記載の半導体記憶装置の制御方法。 - 【請求項１５】 前記複写動作は、前記データを前記複
写先ブロックに書き込むに先立ち、当該ブロックのアド
レスを自動生成するステップを更に備えることを特徴と
する請求項１３または１４に記載の半導体記憶装置の制
御方法。 - 【請求項１６】 一つの前記複写コマンドの受領によっ
て、前記複写動作を所定の回数繰り返すことを特徴とす
る請求項１３乃至１５のいずれかに記載の半導体記憶装
置の制御方法。 - 【請求項１７】 前記メモリは不揮発性メモリであるこ
とを特徴とする請求項１３乃至１６のいずれかに記載の
半導体記憶装置の制御方法。 - 【請求項１８】 前記メモリはフラッシュメモリである
ことを特徴とする請求項１３乃至１７のいずれかに記載
の半導体記憶装置の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001380230A JP2003186739A (ja) | 2001-12-13 | 2001-12-13 | 半導体記憶装置、制御装置及び半導体記憶装置の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001380230A JP2003186739A (ja) | 2001-12-13 | 2001-12-13 | 半導体記憶装置、制御装置及び半導体記憶装置の制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003186739A true JP2003186739A (ja) | 2003-07-04 |
Family
ID=27591362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001380230A Withdrawn JP2003186739A (ja) | 2001-12-13 | 2001-12-13 | 半導体記憶装置、制御装置及び半導体記憶装置の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003186739A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007164895A (ja) * | 2005-12-14 | 2007-06-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2008226245A (ja) * | 2007-03-12 | 2008-09-25 | Samsung Electronics Co Ltd | フラッシュメモリに基づくメモリシステム |
| JP2011175632A (ja) * | 2010-01-29 | 2011-09-08 | Toshiba Corp | 半導体記憶装置及び半導体記憶装置の制御方法 |
| JP2011175666A (ja) * | 2010-01-29 | 2011-09-08 | Toshiba Corp | 半導体記憶装置及び半導体記憶装置の制御方法 |
| JP2012032262A (ja) * | 2010-07-30 | 2012-02-16 | Seiko Epson Corp | センシング装置及び電子機器 |
| US9086996B2 (en) | 2012-07-19 | 2015-07-21 | Samsung Electronics Co., Ltd. | Nonvolatile memory, reading method of nonvolatile memory, and memory system including nonvolatile memory |
| KR20190095884A (ko) * | 2018-02-07 | 2019-08-16 | 윈본드 일렉트로닉스 코포레이션 | 반도체 메모리 디바이스 |
-
2001
- 2001-12-13 JP JP2001380230A patent/JP2003186739A/ja not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007164895A (ja) * | 2005-12-14 | 2007-06-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2008226245A (ja) * | 2007-03-12 | 2008-09-25 | Samsung Electronics Co Ltd | フラッシュメモリに基づくメモリシステム |
| JP2011175632A (ja) * | 2010-01-29 | 2011-09-08 | Toshiba Corp | 半導体記憶装置及び半導体記憶装置の制御方法 |
| JP2011175666A (ja) * | 2010-01-29 | 2011-09-08 | Toshiba Corp | 半導体記憶装置及び半導体記憶装置の制御方法 |
| US8185687B2 (en) | 2010-01-29 | 2012-05-22 | Kabushiki Kaisha Toshiba | Semiconductor storage device and method of controlling semiconductor storage device |
| JP2012032262A (ja) * | 2010-07-30 | 2012-02-16 | Seiko Epson Corp | センシング装置及び電子機器 |
| US9037789B2 (en) | 2010-07-30 | 2015-05-19 | Seiko Epson Corporation | Sensing device and electronic apparatus |
| US9086996B2 (en) | 2012-07-19 | 2015-07-21 | Samsung Electronics Co., Ltd. | Nonvolatile memory, reading method of nonvolatile memory, and memory system including nonvolatile memory |
| KR20190095884A (ko) * | 2018-02-07 | 2019-08-16 | 윈본드 일렉트로닉스 코포레이션 | 반도체 메모리 디바이스 |
| KR102143291B1 (ko) * | 2018-02-07 | 2020-08-11 | 윈본드 일렉트로닉스 코포레이션 | 반도체 메모리 디바이스 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6721820B2 (en) | Method for improving performance of a flash-based storage system using specialized flash controllers | |
| WO2000030116A1 (en) | Method and apparatus for memory control circuit | |
| US9710191B1 (en) | Rapid memory buffer write storage system and method | |
| JPH06290115A (ja) | メモリ・エラーを検出し訂正するシステムとその方法 | |
| JP3875139B2 (ja) | 不揮発性半導体記憶装置、そのデータ書き込み制御方法およびプログラム | |
| JP2003186739A (ja) | 半導体記憶装置、制御装置及び半導体記憶装置の制御方法 | |
| JP2003076605A (ja) | ブロック消去型不揮発メモリを搭載した半導体記憶装置とそのデータの書込み・読出し方法 | |
| JP4254932B2 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
| JP2007164355A (ja) | 不揮発性記憶装置、そのデータ読出方法及びそのデータ書込み方法 | |
| EP1408508A1 (en) | Storage device | |
| US10521157B2 (en) | Jump page cache read method in NAND flash memory and NAND flash memory | |
| JP2006277736A (ja) | 不揮発性記憶装置の書込み方法 | |
| JP2003203490A (ja) | 半導体記憶装置、制御装置、および半導体記憶装置の制御方法 | |
| US11182302B2 (en) | Memory device, electronic device, and associated read method | |
| JPH1091593A (ja) | マイクロプロセッサと付加的計算ユニットとを含むデータ処理装置 | |
| JP2008021335A (ja) | 不揮発性記憶装置、不揮発性記憶装置の書込み方法およびコントローラ | |
| JP3096382B2 (ja) | Ｄｍａ回路 | |
| JP2003187583A (ja) | 半導体記憶装置及び制御装置 | |
| JP3217815B2 (ja) | アドレス変換方式 | |
| JP2884620B2 (ja) | ディジタル画像処理装置 | |
| JPS59119456A (ja) | セグメンテイシヨンされたメモリのアクセス方式 | |
| JPS61117970A (ja) | 画像デ−タ記憶メモリの制御方法 | |
| JPH01307877A (ja) | 画像データ処理方式 | |
| JPS5938827A (ja) | マイクロプロセツサｉｐｌ方式 | |
| JPS61246848A (ja) | 動作履歴記憶回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050301 |