JP2001051896A

JP2001051896A - 記憶装置

Info

Publication number: JP2001051896A
Application number: JP11221398A
Authority: JP
Inventors: Shinya Iguchi; 慎也井口; Takayuki Tamura; 隆之田村; Kunihiro Katayama; 国弘片山; Kazuo Nakamura; 一男中村
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1999-08-04
Filing date: 1999-08-04
Publication date: 2001-02-23

Abstract

(57)【要約】【課題】メモリモジュールに対するデータの入出力を
高速化し、バッファとフラッシュメモリとの間のデータ
の転送を高速化する。【解決手段】複数のフラッシュメモリ２に対してバッ
ファ３をバス９で接続してメモリモジュール４を構成す
る。このメモリモジュール４を複数個内部バス８でコン
トローラモジュール１に接続して補助記憶装置５を構成
する。ホストシステム６は、バス７を介して補助記憶装
置５にデータのアクセスの要求を出す。コントローラモ
ジュール１は、同時に複数のメモリモジュール４に対し
て指示を出し、並列にバッファ３を介してフラッシュメ
モリ２とのデータの送受を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理装置等の
情報機器に使用する記憶装置に係り、特に、半導体ファ
イル記憶装置等を構成するために好適なフラッシュメモ
リを用いた記憶装置に関する。

【０００２】

【従来の技術】一般に、フラッシュメモリは、電気的に
消去、書き込みが可能な不揮発性メモリであり、これを
用いた補助記憶装置が多数開発されてきた。フラッシュ
メモリは、構造上、フラッシュメモリ内のメモリセルの
充放電に時間がかかるため、フラッシュメモリへの書き
込み速度が低速となる。一方、データの読み出しに関し
ては、２値のフラッシュメモリの場合、メモリセルの値
の検出方法がＳＲＡＭ等の揮発性半導体メモリと同様で
ある。この２値のメモリセルの読み出し方法は、１つの
センスアンプで閾値とメモリセルの値との比較を行うと
いうものであるので、データの読み出し速度は高速であ
る。

【０００３】しかし、フラッシュメモリの大容量化を進
めていくためには、フラッシュメモリの多値化が必要で
ある。多値化とは、メモリセルの電荷量の変化を４段階
以上にすることにより、１つのメモリセルに２ビット以
上を表現させることである。多値のフラッシュメモリ
は、メモリセルの値が４値以上になるため、メモリセル
の値を検出するために複数の閾値を設定して比較を行う
必要がある。通常、複数の閾値とメモリセルの値とを同
時に比較することは難しいので、何段階かに分けて順次
比較を行っている。従って、この場合のデータの読み出
し速度はＳＲＡＭ等と比較して低速となってしまう。

【０００４】前述したようなフラッシュメモリの動作速
度が低速であることを補うため、フラッシュメモリを用
いた補助記憶装置は、バッファメモリ（以下、単にバッ
ファという）を搭載するのが一般的である。しかし、バ
ッファには、過去のアクセスにより読み出したデータが
保存されるだけであるので、今までアクセスされなかっ
た領域のデータ転送要求がきた場合、その都度フラッシ
ュメモリより読み出しが行われることになる。

【０００５】このようなバッファを備えた従来技術とし
て、例えば、特開平６−１２４１７５号公報等に記載さ
れた技術が知られている。この従来技術は、フラッシュ
メモリ自体を２群以上のフラッシュメモリ・アレイ（メ
モリモジュール）に分けて操作するというものである。
しかし、この従来技術のものは、バッファとメモリモジ
ュール全体とがインターフェースを介して１系統で接続
されているため、補助記憶装置のデータ転送速度が、読
み出し、書き込み共にフラッシュメモリ自体の動作速度
程度にまで低下してしまうものである。

【０００６】

【発明が解決しようとする課題】前述した従来技術は、
メモリモジュールにフラッシュメモリとその制御回路の
みしか搭載されていないため、メモリモジュールの動作
速度が、インタリーブを行ったとしても、搭載されてい
るフラッシュメモリのアクセス速度の数倍程度にしか高
速化されないという問題点を有している。

【０００７】また、前述した従来技術は、バッファとフ
ラッシュメモリとの間の接続系統が一系統しかないた
め、バッファへフラッシュメモリからデータを読み込む
際に、バッファへのデータ転送の高速化を行うことがで
きず、バッファ内にホストシステムが要求するデータが
存在しない場合、ホストシステムへのデータ転送がフラ
ッシュメモリのアクセス速度にまで低下してしまうとい
う問題点を有している。

【０００８】また、前述した従来技術は、ホストシステ
ムが以前にアクセスしてきたデータしかバッファに存在
しないため、新たにホストシステムがアクセスしてくる
データを、常にメモリモジュールからその都度読み出さ
なければならないという問題点を有している。

【０００９】さらに、前述の従来技術は、メモリモジュ
ールとメモリモジュールを制御する回路（コントロール
モジュール）が１系統でしか接続されていないため、複
数のメモリモジュールに並列にアクセスするができず、
高速化を図ることが困難であるという問題点を有してい
る。

【００１０】本発明の目的は、前述した従来技術の問題
点を解決し、メモリモジュール内にバッファを設け、フ
ラッシュメモリへの書込みおよび読み出しデータを一時
的にバッファに保存しておくことにより、メモリモジュ
ールに対するデータの入出力を高速化することのできる
記憶装置を提供することにある。

【００１１】本発明の他の目的は、バッファとフラッシ
ュメモリとの間を複数系統で接続することにより、フラ
ッシュメモリからのデータの入出力を並列化して、バッ
ファとフラッシュメモリとの間のデータの転送を高速化
することのできる記憶装置を提供することにある。

【００１２】また、本発明の他の目的は、ホストシステ
ムがアクセスしてきたデータの位置を記録しておき、ホ
ストシステムがアクセスしていない間にバッファに後続
するデータを先読みさせておくことにより、以後、ホス
トシステムがデータを読み出そうとした場合に、要求す
るデータがバッファ内に存在する確率を上昇させ、結果
として、データの読み出し転送速度を向上させることの
できる記憶装置を提供することにある。

【００１３】さらに、本発明の他の目的は、コントロー
ラモジュールとメモリモジュールとの間を複数系統で接
続するにより、複数のメモリモジュールに並列に異なっ
た指示を与えることができるようにし、これにより、ア
クセス速度の向上及びメモリモジュールの制御を効率的
に行うことを可能にした記憶装置を提供することにあ
る。

【００１４】

【課題を解決するための手段】本発明によれば前記目的
は、フラッシュメモリを使用して構成される記憶装置に
おいて、複数のフラッシュメモリ及びデータを一時的に
保持するための揮発性メモリを用いたバッファ１個から
構成されるメモリモジュールと、該メモリモジュールの
複数個及びそれらを制御するためのコントロールモジュ
ール１個とから構成したことにより、また、前記メモリ
モジュールに、フラッシュメモリから予め次に読み込ま
れると予測されるデータを読み出し、バッファへ転送す
る先読みを行う手段を設けたことにより達成される。

【００１５】また、前記目的は、前記複数のフラッシュ
メモリとバッファとを、複数系統のデータバス及び信号
バスにより接続し、前記複数のフラッシュメモリが、並
列に動作してバッファとの間でデータの授受を行うこと
により、また、前記コントローラモジュールと複数のメ
モリモジュールとを、複数系統のデータバス及び信号バ
スにより接続し、前記複数のメモリモジュールが、並列
に動作してコントローラモジュールとの間でデータの授
受を行うことにより達成される。

【００１６】また、前記目的は、コントローラモジュー
ルからメモリモジュールにデータの読み出し要求があっ
た場合、前記メモリモジュールが、要求されているデー
タがメモリモジュールのバッファに存在するかどうかを
判定し、存在すればバッファ内のデータを転送し、そう
でなければフラッシュメモリからデータを読み出して転
送することにより、また、前記メモリモジュールが、フ
ラッシュメモリからデータを読み出してコントローラモ
ジュールに転送した後、後続するデータの先読みするこ
とにより達成される。

【００１７】さらに、前記目的は、コントローラモジュ
ールからメモリモジュールにデータの書き込み要求があ
った場合、前記メモリモジュールが、メモリモジュール
内のバッファに書き込みデータを保存するための領域を
確保し、バッファ内に書き込みデータを一時的に保存
し、その後、バッファ内に書き込んだデータをフラッシ
ュメモリへ書き込むことにより、また、コントローラモ
ジュールが、メモリモジュールの各種ステータスを読み
出して保持し、メモリモジュールの状態を管理する機能
を有することにより達成される。

【００１８】

【発明の実施の形態】以下、本発明による記憶装置の一
実施形態を図面により詳細に説明する。

【００１９】図１は本発明の一実施形態による記憶装置
を用いた情報機器システムの構成を示すブロック図、図
２は図１に示すコントローラモジュールの構成を示すブ
ロック図、図３は図１に示すメモリモジュールの構成を
示すブロック図、図４は図２に示すコントローラモジュ
ール、メモリモジュール間のデータ転送を説明するバス
タイミングチャート、図５は図３に示すバッファ、フラ
ッシュメモリ間のデータ転送を説明するバスタイミング
チャート、図６は図３に示すメモリモジュールの待機時
の動作を説明するフローチャートである。図１〜図３に
おいて、１はコントローラモジュール、２はフラッシュ
メモリ、３はバッファ、４はメモリモジュール、５は補
助記憶装置、６はホストシステム、７はホスト−補助記
憶装置間バス、８はコントローラモジュール−メモリモ
ジュール間バス、９はバッファ−フラッシュメモリ間バ
ス、２０１はホストインタフェース、２０２はコントロ
ールシーケンサ、２０３はメモリモジュールステータス
レジスタ、２０４、３０６はアドレスデコーダ、２０
５、３０７はシリアルクロックジェネレータ、２０６、
３０２、３０５はマルチプレクサ、２０７、２２２、３
２９、３３３はデータバス、３０１はバッファコントロ
ールシーケンサ、３０３はアドレスバッファレジスタ、
３０４はアドレス比較回路、３０８はＥＣＣ回路、３０
９はＳＤＲＡＭ、３１０は先読みカウンタ、３２８はコ
マンドバス、３３０はアドレスバスである。

【００２０】本発明の実施形態による記憶装置（以下に
説明する実施形態では補助記憶装置と記す）用いて構成
される情報機器システムは、図１に示すように、複数の
メモリモジュール４と、それを制御するコントローラモ
ジュール１とをコントローラモジュール−メモリモジュ
ール間バス（以下、単にバスという）８により接続した
構造を有する補助記憶装置５と、コントローラモジュー
ル１を介してホスト−補助記憶装置間バス（以下、単に
バスという）７により接続されるホストシステム６とに
より構成される。補助記憶装置５とホストシステム６と
は、このバス７を通してデータの送受を行う。

【００２１】補助記憶装置５において、コントローラモ
ジュール１とメモリモジュール４とは、バス８を介して
データの送受を行う。そして、メモリモジュール４は、
複数のフラッシュメモリ２とバッファ３とをバッファ−
フラッシュメモリ間バス（以下、単にバスという）９に
より接続して構成されている。フラッシュメモリ２とバ
ッファ３とは、バス９を介してデータの送受を行う。

【００２２】補助記憶装置５はホストシステム６とバス
７で接続されており、このバス７を通してホストシステ
ム６とデータの送受を行う。

【００２３】コントローラモジュール１は、その詳細な
構成を図２に示すように、ホストインタフェース２０１
と、コントロールシーケンサ２０２と、メモリモジュー
ルステータスレジスタ２０３と、アドレスデコーダ２０
４と、シリアルクロックジェネレータ２０５と、マルチ
プレクサ２０６と、ホストインタフェース２０１からの
データを他の前述した機器に転送するデータバス２０７
等を主要な構成機器として含んで構成されている。

【００２４】すでに説明したように、ホストシステム６
と補助記憶装置５とは、バス７により接続されており、
このバス７は、補助記憶装置５の内部でコントローラモ
ジュール１のホストインターフェース２０１と接続され
ている。ホストインターフェース２０１は、ホストシス
テム６とコントローラモジュール１内の他の機器との間
に入り、データの入出力を制御すると共に、ホストシス
テム６からのデータと制御信号等の信号とを分離し、制
御信号をコントロールシーケンサ２０２に伝える。コン
トロールシーケンサ２０２は、コントローラモジュール
１内の他の機器及びメモリモジュール４を制御する。

【００２５】メモリモジュールステータスレジスタ２０
３は、コントローラモジュール１に接続されているメモ
リモジュール４のステータス情報を保持し、必要に応じ
てコントロールシーケンサ２０２にメモリモジュール４
のステータス情報を転送する。アドレスデコーダ２０４
は、データバス２０７を介してホストインターフェース
２０１及びコントロールシーケンサ２０２からアドレス
データを受け取り、そのアドレスデータをメモリモジュ
ール４を選択するためのＭＳＥＬ信号２２１にデコード
し、コントロールシーケンサ２０２からの指示によりメ
モリモジュール４の選択を行う。

【００２６】シリアルクロックジェネレータ２０５は、
メモリモジュール４とコントローラモジュール１とがデ
ータの送受を行うときに使用するデータ転送用のクロッ
ク信号を生成する。マルチプレクサ２０６は、複数のメ
モリモジュール４のそれぞれに接続されている複数のデ
ータバス２２２をコントローラモジュール１内のデータ
バス２０７に接続するために使用される。各メモリモジ
ュール４には、数十セクタ単位でインタリーブを行うこ
とが可能なようにアドレスが割り当てられている。

【００２７】メモリモジュール４は、その詳細な構成を
図３に示すように、バッファコントロールシーケンサ３
０１と、マルチプレクサ３０２、３０５と、アドレスバ
ッファレジスタ３０３と、アドレス比較回路３０４と、
アドレスデコーダ３０６と、シリアルクロックジェネレ
ータ３０７と、ＥＣＣ回路３０８と、ＳＤＲＡＭ３０９
と、先読みカウンタ３１０と、これらの構成機器間での
データの転送、アドレスデータの転送、コマンドの転送
等のためのデータバス３２９、アドレスバス３３０、コ
マンドバス３２８とを主要な構成機器として含んで構成
されるバッファ３、及び、データバス３３３わ介してバ
ッファ３に接続される複数のフラッシュメモリ２を備え
て構成されている。

【００２８】前述のように構成されるメモリモジュール
４において、コントローラモジュール１からの制御信号
は、バッファコントロールシーケンサ３０１で処理され
る。また、データバス２２２は、マルチプレクサ３０２
に接続されており、バッファコントロールシーケンサ３
０１によって制御され、転送されてきたデータ系列から
コマンドとデータを分離し、コマンドをバッファコント
ロールシーケンサ３０１に転送する。

【００２９】ＳＤＲＡＭ３０９は、複数のフラッシュメ
モリ２及びコントローラモジュール１を経由してホスト
システム６から読み込んだデータを一時的に保存するた
めに使用される。アドレスバッファレジスタ３０３は、
過去にアクセスされたアドレス情報を複数個記録すると
共に、ＳＤＲＡＭ３０９に記録されているデータのアド
レスと実際のアドレスとの変換テーブルの役割も果た
す。そして、このアドレスバッファレジスタ３０３は、
バッファコントロールシーケンサ３０１によって制御さ
れ、必要に応じてアドレス情報を他の機器に転送する。

【００３０】アドレス比較回路３０４は、アドレスバッ
ファレジスタ３０３の内容とコントローラモジュール１
から転送されてきたアドレス情報とを比較判定して、バ
ッファコントロールシーケンサ３０１にその結果を知ら
せる。マルチプレクサ３０５は、バッファ３内のデータ
バス３２９とフラッシュメモリ２を接続しているデータ
バス３３３との接続を切り替えるために使用される。

【００３１】アドレスデコーダ３０６は、アドレス情報
からそのアドレスに対応するフラッシュメモリ２を選択
するための信号を生成する。シリアルクロックジェネレ
ータ３０７は、フラッシュメモリ２へのアクセスのため
のシリアルクロックを生成する。ＥＣＣ回路３０８は、
フラッシュメモリ２から読み込んだデータのエラー訂正
を行う。先読みカウンタ３１０は、フラッシュメモリ２
からデータの先読みを行う際に、現在読み込んでいるア
ドレスとデータ数とをカウントするために使用される。

【００３２】次に、前述したように構成される補助記憶
装置５のホストシステム６からのコマンドに対する動作
を説明する。

【００３３】ホストシステム６は、バス７を介して補助
記憶装置５に対してコマンドを発行する。このとき、コ
ントローラモジュール１内のホストインターフェース２
０１は、ホストシステム６からのコマンドを制御信号２
０８としてコントロールシーケンサ２０２に伝える。コ
ントロールシーケンサ２０２は、コマンドに応じた処理
を行い、応答が要求されている場合、データバス２０７
に応答データを出力する。そして、コントロールシーケ
ンサ２０２は、ホストインタフェース２０１を制御しデ
ータバス２０７とバス７とを接続してホストシステム６
に応答を返す。

【００３４】次に、コントローラモジュール１からメモ
リモジュール４へのコマンドの発行について説明する。

【００３５】コントロールシーケンサ２０２は、メモリ
モジュール４へのコマンドの発行に際して、コマンドを
発行するメモリモジュール４のステータスをチェックす
るため、アドレス信号２１６とＲＯＥ信号２１８とをメ
モリモジュールステータスレジスタ２０３に出力する。
メモリモジュールステータスレジスタ２０３は、指定さ
れたメモリモジュール４のステータス情報をデータバス
２０７に出力する。コントロールシーケンサ２０２は、
このステータス情報をチェックし、コマンドの発行が可
能であれば、データバス２０７にコマンドを発行するメ
モリモジュール４のアドレスデータを出力する。

【００３６】アドレスデコーダ２０４は、コントロール
シーケンサ２０２がＳＥＴ信号２１５を出力すると、こ
のアドレスデータを取り込み、メモリモジュール４を選
択するＭＳＥＬ信号２２１を出力する。次に、コントロ
ールシーケンサ２０２は、メモリモジュール４に発行す
るコマンドをデータバス２０７に乗せ、その後、セレク
ト信号２０９を発行してマルチプレクサ２０６を制御
し、データバス２２２を切り替え、メモリモジュール４
に対してコマンドを発行する。

【００３７】このコマンド発行時のコントローラモジュ
ール１とメモリモジュール４との間のバスタイミングを
図４（ａ）に示しており、以下、これについて説明す
る。

【００３８】ＭＳＥＬ信号２２１を立ち上げると、メモ
リモジュール４が選択された状態になる。メモリモジュ
ール４は、バッファコントロールシーケンサ３０１がＭ
ＳＥＬ信号２２１の立ち上がりにより、内部処理を中断
し待機状態とされる。次に、ＭＷＥ信号２１１が立ち上
がると、バッファコントロールシーケンサ３０１は、セ
レクト信号３１１をマルチプレクサ３０２に発行し、デ
ータバス２２２とコマンドバス３２８とを接続させ、Ｍ
Ｒ／Ｂ信号２１２を立ち下げる。ＭＲ／Ｂ信号２１２の
立ち下がりを確認したコントロールシーケンサ２０２
は、データバス２２２にコマンドを出力し、シリアルク
ロックジェネレータ２０５を制御して、ＭＳＣ信号２２
０を出力する。

【００３９】バッファコントロールシーケンサ３０１
は、ＭＳＣ信号２２０の立ち下がりで、コマンドバス３
２８上のコマンドを取り込み、セレクト信号３１１をマ
ルチプレクサ３０２に発行して、データバス２２２とデ
ータバス３２９とを接続させる。

【００４０】コントローラモジュール１は、同様の手順
により、データ数とコマンドに付随するデータをデータ
バス２２２に出力し、ＭＳＣ信号２２０を出力する。こ
れらのデータは、データバス３２９に出力される。バッ
ファコントロールシーケンサ３０１は、これらのデータ
を取り込むと共に、関連するメモリモジュール４を制御
し、これらのデータを取り込ませコマンド実行の準備を
行う。コマンドとそれに付随するデータの転送が終了す
ると、バッファコントロールシーケンサ３０１は、残り
の処理を行い処理が完了すると、ＭＲ／Ｂ信号２１２を
立ち上げる。

【００４１】これにより、コントロールシーケンサ２０
２は、ＭＷＥ信号２１１を立ち下げ、アドレスデコーダ
２０４は、ＭＳＥＬ信号２２１を立ち下げる。この結果
を受けて、バッファコントロールシーケンサ３０１は、
マルチプレクサ３０２を制御し、データバス２２２とデ
ータバス３２９との接続を切り離す。以上により、コマ
ンドの転送が終了する。

【００４２】次に、ホストシステム６からの読み出し要
求に対する補助記憶装置５の動作を説明する。

【００４３】ホストシステム６がバス７を介して補助記
憶装置５にデータの読み出し要求を出す。このとき、コ
ントローラモジュール１内のホストインターフェース２
０１は、ホストシステム６からの読み出し要求を制御信
号２０８としてコントロールシーケンサ２０２に伝え
る。コントロールシーケンサ２０２は、読み出し要求を
確認すると、ホストインターフェース２０１を制御し
て、ホストシステム６からバス７を介して転送されてき
た情報をデータバス２０７に乗せる。これらの情報は、
一旦、コントロールシーケンサ２０２に取り込まれる。
コントロールシーケンサ２０２は、ホストシステム６か
ら受け取った情報に基づいて、データを読み出すメモリ
モジュール４のアドレスを計算し、アドレス信号２１６
とＲＯＥ信号２１８とをメモリモジュールステータスレ
ジスタ２０３に出力する。

【００４４】メモリモジュールステータスレジスタ２０
３は、指定されたメモリモジュール４のステータス情報
をデータバス２０７に出力する。コントロールシーケン
サ２０２は、このステータス情報をチェックし、データ
を読み出すべきメモリモジュール４を選択し、次に、デ
ータバス２０７にアドレスデータを出力する。アドレス
デコーダ２０４は、コントロールシーケンサ２０２がＳ
ＥＴ信号２１５を出力することにより、このアドレスデ
ータを取り込み、メモリモジュール４を選択するＭＳＥ
Ｌ信号２２１を出力しメモリモジュール４を選択する。

【００４５】コントロールシーケンサ２０２は、メモリ
モジュール４に対して、前述したコマンド発行手順によ
り読み込み要求コマンドを発行する。このとき、メモリ
モジュール４に転送されてきたアドレス情報は、アドレ
スバッファレジスタ３０３内の情報とアドレス比較回路
３０４により比較され、一致するアドレスがあるか否か
がチェックされる。このチェックで一致が得られれば、
アドレス比較回路３０４は、Ｈ／Ｍ信号３１５を立ち上
げて、ヒットしたことをバッファコントロールシーケン
サ３０１に伝える。このとき、ホストシステム６が要求
するデータは、ＳＤＲＡＭ３０９に保存されているの
で、バッファコントロールシーケンサ３０１は、ＭＲ／
Ｂ信号２１２を立ち上げる。前述のチェックで一致が得
られず、ヒットしなかった場合、アドレスバッファレジ
スタ３０３にこのアドレスを保存し、フラッシュメモリ
２よりデータを読み出さなければならない。

【００４６】そのため、バッファコントロールシーケン
サ３０１は、後述するフラッシュメモリ２からのデータ
読み出し手順に基づいて、フラッシュメモリ２をデータ
バス３２９に接続し、ＭＲ／Ｂ信号２１２を立ち上げ
る。コントロールシーケンサ２０２は、ＭＲ／Ｂ信号２
１２を確認すると、ホストインターフェース２０１に制
御信号２０８を発行してホストインタフェース２０１を
制御し、バス７とバス２０７とを接続してデータ転送を
可能とする。これにより、メモリモジュール４から出力
されるデータが直接ホストシステム６に転送可能とな
る。

【００４７】前述したメモリモジュール４からのデータ
読み出し時のバスタイミングを図４（ｂ）に示してお
り、以下、これについて説明する。

【００４８】図４（ｂ）に示すように、コントロールシ
ーケンサ２０２がＭＳＥＬ信号２２１を立ち上げると、
メモリモジュール４内のバッファコントロールシーケン
サ３０１がセレクト信号３１１をマルチプレクサ３０２
に発行し、データバス２２２とデータバス３２９とを接
続させる。次に、コントロールシーケンサ２０２がＭＯ
Ｅ信号２１０を立ち上げると、バッファコントロールシ
ーケンサ３０１は、前述したヒットか否かの判定に基づ
いて、ヒットした場合、ＳＤＲＡＭ３０９を制御し、要
求されているデータの先頭データをデータバス２２２に
乗せる。また、ヒットしていなかった場合、バッファコ
ントロールシーケンサ３０１は、フラッシュメモリ２か
らデータを読み出して、データバス２２２に出力すると
同時に、ＳＤＲＡＭ３０９に対してそのデータの書き込
みを行う。その後、バッファコントロールシーケンサ３
０１は、ＭＲ／Ｂ信号２１２を立ち下げる。

【００４９】ＭＲ／Ｂ信号２１２の立ち下がりを確認し
たコントロールシーケンサ２０２は、シリアルクロック
ジェネレータ２０５を制御し、ＭＳＣ信号２２０を出力
する。コントローラモジュール１は、ＭＳＣ信号２２０
の立ち下がりで、メモリモジュール４から転送されてき
たデータを取り込み、ホストシステム６へ転送する。ま
た、バッファコントロールシーケンサ３０１は、ＭＳＣ
信号２２０の立ち下がりで、ＳＤＲＡＭ３０９あるいは
フラッシュメモリ２からデータを読み出して、そのデー
タをデータバス２２２へ出力する。全てのデータが転送
されると、バッファコントロールシーケンサ３０１は、
ＭＲ／Ｂ信号２１２を立ち上げる。コントロールシーケ
ンサ２０２は、ＭＲ／Ｂ信号２１２の立ち上がりを確認
すると、ＭＯＥ信号２１０を立ち下げる。バッファコン
トロールシーケンサ３０１は、ＭＯＥ信号２１０の立ち
下がりを確認すると、マルチプレクサ３０２を制御し、
データバス２２２とデータバス３２９との接続を切り離
す。最後に、コントロールシーケンサ２０２は、ＭＳＥ
Ｌ信号２２１を立ち下げ、メモリモジュール４の選択を
解除してデータの読み出し処理を終了する。

【００５０】ホストシステム６が要求するデータ量が多
い場合、メモリモジュール４へのアドレスの割り当て数
が数十セクタ単位のインタリーブになっているので、複
数のメモリモジュール４からデータを読み出すことにな
る。この場合、図示本発明の実施形態は、各メモリモジ
ュール４毎にバス及び制御線が完全に独立しているの
で、それぞれのメモリモジュール４を並列に制御するこ
とができる。また、データ転送に関しては、マルチプレ
クサ２０６を制御して、データバス２２２とデータバス
２０７とを交互に接続することによりインターリーブを
行う。このようにして読み出されたデータがホストシス
テム６に転送される。

【００５１】次に、ホストシステム６からのデータの書
込み要求に対する補助記憶装置５の動作を説明する。

【００５２】ホストシステム６は、バス７を介して補助
記憶装置５にデータの書き込み要求を出す。このとき、
コントローラモジュール１内のホストインターフェース
２０１は、ホストシステム６からの書き込み要求を制御
信号２０８としてコントロールシーケンサ２０２に伝え
る。コントロールシーケンサ２０２は、データの書き込
み要求を確認すると、ホストインターフェース２０１を
制御して、ホストシステム６からバス７を介して転送さ
れてきた情報をデータバス２０７に乗せる。これらの情
報は、一旦、コントロールシーケンサ２０２に取り込ま
れる。

【００５３】コントロールシーケンサ２０２は、ホスト
システムから受け取った情報に基づいて、データを書き
込むメモリモジュール４のアドレスを計算し、アドレス
信号２１６とＲＯＥ信号２１８とをメモリモジュールス
テータスレジスタ２０３に出力する。メモリモジュール
ステータスレジスタ２０３は、指定されたメモリモジュ
ール４のステータス情報をデータバス２０７に出力す
る。コントロールシーケンサ２０２は、このステータス
情報をチェックし、データを書き込むべきメモリモジュ
ール４を選択する。

【００５４】次に、コントロールシーケンサ２０２は、
データバス２０７にアドレスデータを出力する。アドレ
スデコーダ２０４は、コントロールシーケンサ２０２が
ＳＥＴ信号２１５を出力することにより、このアドレス
データを取り込み、メモリモジュール４を選択するＭＳ
ＥＬ信号２２１を出力してメモリモジュール４を選択す
る。コントロールシーケンサ２０２は、メモリモジュー
ル４に前述ですでに説明したコマンド発行手順により、
書き込み要求コマンドをメモリモジュール４へ発行す
る。

【００５５】メモリモジュール４は、バッファコントロ
ールシーケンサ３０１が、転送されてきた書き込み先ア
ドレス情報をアドレスバッファレジスタ３０３に保存す
る。そして、バッファコントロールシーケンサ３０１
は、書き込むデータ数に関する情報に基づいて、ＳＤＲ
ＡＭ３０９内の一番古いデータを破棄し、書き込まれる
データを保存する領域を確保して、ＭＲ／Ｂ信号２１２
を立ち上げる。コントロールシーケンサ２０２は、この
ＭＲ／Ｂ信号２１２を確認すると、ホストインターフェ
ース２０１に制御信号２０８を発行してホストインタフ
ェース２０１を制御し、バス７とバス２０７とを接続し
てデータ転送を可能にする。これにより、ホストシステ
ム６から転送されてくるデータをメモリモジュール４へ
転送することが可能となる。

【００５６】前述したメモリモジュール４へのデータの
書込み時のバスタイミングを図４（ｃ）に示しており、
以下、これについて説明する。

【００５７】図４（ｃ）に示すように、コントロールシ
ーケンサ２０２がＭＳＥＬ信号２２１を立ち上げると、
メモリモジュール４内のバッファコントロールシーケン
サ３０１は、セレクト信号３１１をマルチプレクサ３０
２に発行し、データバス２２２とデータバス３２９とを
接続させる。次に、コントロールシーケンサ２０２がＭ
ＷＥ信号２１１を立ち上げると、バッファコントロール
シーケンサ３０１は、ＳＤＲＡＭ３０９に書き込むデー
タの先頭アドレスを出力し、ＭＲ／Ｂ信号２１２を立ち
下げる。

【００５８】コントロールシーケンサ２０２は、ホスト
インターフェース２０１を制御し、ホストシステム６か
らの書き込みデータをデータバス２２２に出力させる。
次に、コントロールシーケンサ２０２は、シリアルクロ
ックジェネレータ３０７を制御し、ＭＳＣ信号２２０を
出力させる。ＭＳＣ信号２２０の立ち上がりで、バッフ
ァコントロールシーケンサ３０１は、データをデータバ
ス３２９に取り込み、ＳＤＲＡＭ３０９へ書き込む。バ
ッファコントロールシーケンサ３０１は、シリアルクロ
ックジェネレータ３０７を制御し、ＭＳＣ信号２２０を
立ち下げる。これにより、コントロールシーケンサ２０
２は、ホストインタフェース２０１を制御し、ホストシ
ステム６から次のデータを受け取る。

【００５９】同様な手順により、メモリモジュール４へ
書き込むデータの全てが転送される。メモリモジュール
４がすべてのデータを受け取ると、バッファコントロー
ルシーケンサ３０１は、ＭＲ／Ｂ信号２１２を立ち上げ
る。コントロールシーケンサ２０２はこれを確認する
と、ＭＷＥ信号２１１を立ち上げる。バッファコントロ
ールシーケンサ３０１は、ＭＷＥ信号２１１の立ち上が
りを確認すると、マルチプレクサ３０２を制御しデータ
バス２２２とデータバス３２９との接続を切り離す。最
後に、コントロールシーケンサ２０２は、ＭＳＥＬ信号
２２１を立ち下げ、メモリモジュール４の選択を解除し
てデータの書き込み処理を終了する。

【００６０】書き込むデータ数が多い場合、書き込みが
複数のメモリモジュール４に対して行われることにな
る。図示本発明の実施形態は、メモリモジュール４に対
する制御線が互いに独立しているので、書き込みの対象
になるメモリモジュール４を並列に制御することができ
る。この場合のデータの書込みに関しては、読み出しの
場合と同様に、データバス２０７に対してデータバス２
２２を交互に接続して、インタリーブを行い複数のメモ
リモジュール４に対して書き込みが行われる。

【００６１】次に、ホストシステム６からのアドレスが
ない場合の補助記憶装置５の動作を説明する。補助記憶
装置５にホストシステム６からアクセスがない場合、補
助記憶装置５のコントロールシーケンサ２０２は、メモ
リモジュール４からステータス情報を読み出し、メモリ
モジュールステータスレジスタ２０３を更新する。

【００６２】この動作のため、コントロールシーケンサ
２０２は、ステータス情報を取り出したいメモリモジュ
ール４のアドレス情報をデータバス２０７に乗せ、ＳＥ
Ｔ信号２１５を発行してアドレスデコーダ２０４にアド
レス情報を取り込ませる。次に、コントロールシーケン
サ２０２は、マルチプレクサ２０６にセレクト信号２０
９を発行して、ステータス情報を取り出すメモリモジュ
ール４のデータバス２２２とデータバス２０７とを接続
させる。ステータス情報取り出し時のメモリモジュール
のバスタイミングは、前述で説明した図４（ｂ）のメモ
リモジュール４からのデータの読み出しの場合と同様で
ある。このとき転送されてくるステータス情報は、コン
トロールシーケンサ２０２が、アドレス信号２１６とＲ
ＷＥ信号２１９とを出力すると、メモリモジュールステ
ータスレジスタ２０３に取り込まれる。以上の手順は、
コントローラモジュール１に接続されているすべてのメ
モリモジュール４のステータスデータを読み込むまで行
われる。

【００６３】次に、バッファ３がフラッシュメモリ２へ
コマンドを発行する場合の動作を説明する。

【００６４】バッファコントロールシーケンサ３０１
は、セレクト信号３１６をマルチプレクサ３０５に発行
して、コマンドを発行するフラッシュメモリ２と接続さ
れているデータバス３３３とデータバス３２９とを接続
させる。

【００６５】このバッファ３がフラッシュメモリ２へコ
マンドを発行するときのバスタイミングを図５（ａ）に
示しており、以下、これについて説明する。

【００６６】バッファコントロールシーケンサ３０１
は、データバス３２９に、コマンドを発行したいフラッ
シュメモリ２のアドレスデータを出力し、セレクト信号
３１７をアドレスデコーダ３０６に発行する。アドレス
デコーダ３０６は、このアドレスデータとセレクト信号
３１７とによる計算を行い、コマンドを発行したいフラ
ッシュメモリ２のＦＳＥＬ信号３３１を立ち上げる。バ
ッファコントロールシーケンサ３０１がＦＷＥ信号３１
９を立ち上げると、指定されたフラッシュメモリ２は、
コマンドを受け付けるモードになり、ＦＲ／Ｂ信号３１
８を立ち下げる。バッファコントロールシーケンサ３０
１は、コマンドをデータバス３２９に出力し、シリアル
クロックジェネレータ３０７を制御してＦＳＣ信号３３
２を出力させる。

【００６７】フラッシュメモリ２は、ＦＳＣ信号３３２
の立ち下がりで、コマンドを取り込む。同様な手順で、
コマンドに付随して送付されるデータ数、データが転送
される。全てのデータ転送が終了すると、フラッシュメ
モリ２は、ＦＲ／Ｂ信号３１８を立ち上げる。バッファ
コントロールシーケンサ３０１は、これを確認すると、
ＦＷＥ信号３１９を立ち下げ、セレクト信号３１７をア
ドレスデコーダ３０６に出力してＦＳＥＬ信号３３１を
立ち下げ、フラッシュメモリ２の選択を解除して、フラ
ッシュメモリ２へのコマンドの発行の処理を終了する。

【００６８】次に、バッファ３がフラッシュメモリ２か
らデータを読み出す場合の動作について説明する。

【００６９】バッファコントロールシーケンサ３０１
は、セレクト信号３１６をマルチプレクサ３０５に発行
して、データを読み出すフラッシュメモリ２に接続され
ているデータバス３３３とデータバス３２９とを接続さ
せる。フラッシュメモリ２からのデータの読み出しコマ
ンドを、前述したコマンド発行手順に従ってフラッシュ
メモリ２へ発行する。

【００７０】コマンド転送後のバッファ３へフラッシュ
メモリ２からデータを転送するときのバスタイミングを
図５（ｂ）に示しており、以下、これについて説明す
る。

【００７１】アドレスデコーダ３０６は、コマンドを発
行したいフラッシュメモリ２のＦＳＥＬ信号３３１を立
ち上げる。バッファコントロールシーケンサ３０１は、
ＦＯＥ信号３２０を立ち上げる。これにより、フラッシ
ュメモリ２は、データを出力するモードとなり、ＦＲ／
Ｂ信号３１８を立ち下げて、最初のデータを出力する。
バッファコントロールシーケンサ３０１は、シリアルク
ロックジェネレータ３０７を制御してＦＳＣ信号３３２
を出力させる。ＦＳＣ信号３３２の立ち下がりで、デー
タは、データバス３２９に取り込まれる。バッファコン
トロールシーケンサ３０１は、ＳＤＲＡＭ３０９に対し
て、アドレス３３０とＳＷＥ信号３２５とを出力して、
データバス３２９上のデータを取り込ませる。

【００７２】フラッシュメモリ２は、ＦＳＣ信号３３２
が完全に立ち下がると、次のデータを出力するので、前
述したと同様な手順でデータがＳＤＲＡＭ３０９に転送
される。全てのデータが転送されると、フラッシュメモ
リ２が、ＦＲ／Ｂ３１８信号が立ち上げるので、バッフ
ァコントロールシーケンサ３０１は、ＦＯＥ信号３２０
を立ち下げ、シリアルクロックジェネレータ３０７に指
示を出して、ＦＳＣ信号３３２を立ち下げフラッシュメ
モリ２の選択を解除する。

【００７３】次に、バッファ３がフラッシュメモリ２へ
データを書き込む場合の動作について説明する。

【００７４】バッファコントロールシーケンサ３０１
は、セレクト信号３１６をマルチプレクサ３０５に発行
して、データを書き込むフラッシュメモリ２に接続され
ているデータバス３３３とデータバス３２９とを接続さ
せる。フラッシュメモリ２へのデータの書き込みコマン
ドを、前述で説明したコマンド発行手順によりフラッシ
ュメモリ２へ発行する。

【００７５】コマンド転送後、バッファ３がフラッシュ
メモリ２へデータを書き込むときのバスタイミングを図
５（ｃ）に示しており、以下、これについて説明する。

【００７６】バッファコントロールシーケンサ３０１
は、アドレスバッファレジスタ３０３を操作し、データ
バス３２９にデータを書き込みたいフラッシュメモリ２
のアドレスデータを出力し、セレクト信号３１７をアド
レスデコーダ３０６に発行する。アドレスデコーダ３０
６は、このアドレスデータとセレクト信号３１７とによ
る計算を行い、データを書き込みたいフラッシュメモリ
２に対するＦＳＥＬ信号３３１を立ち上げる。バッファ
コントロールシーケンサ３０１がＦＷＥ信号３１９を立
ち上げると、フラッシュメモリ２は、データを受け付け
るモードとなり、ＦＲ／Ｂ信号３１８を立ち下げる。バ
ッファコントロールシーケンサ３０１は、ＳＤＲＡＭ３
０９に、アドレス３３０とＳＯＥ信号３２４とを発行す
る。

【００７７】ＳＤＲＡＭ３０９は、データをデータバス
３２９に出力し、ＳＲ／Ｂ信号３２３をバッファコント
ローるシーケンサ３０１へ出力する。バッファコントロ
ールシーケンサ３０１は、シリアルクロックジェネレー
タ３０７を制御しＦＳＣ信号３３２を出力させる。フラ
ッシュメモリ２は、ＦＳＣ信号３３２の立ち下がりで、
データを取り込む。同様な手順により、ＳＤＲＡＭ３０
９からフラッシュメモリ２へデータの転送が行われる。
全てのデータ転送が終了すると、フラッシュメモリ２
は、ＦＲ／Ｂ信号３１８を立ち上げる。バッファコント
ロールシーケンサ３０１は、これを確認すると、ＦＷＥ
信号３１９を立ち下げ、セレクト信号３１７をアドレス
デコーダ３０６に出力してＦＳＥＬ信号３３１を立ち下
げ、フラッシュメモリ２の選択を解除する。

【００７８】次に、バッファ３がフラッシュメモリ２か
らステータスデータを読み出す場合の動作について説明
する。

【００７９】バッファコントロールシーケンサ３０１
は、セレクト信号３１６をマルチプレクサ３０５に発行
して、データを読み出すフラッシュメモリ２に接続され
ているデータバス３３３とデータバス３２９とを接続さ
せる。ステータスデータを読み出しは、データの読み出
しの場合と同様に、図５（ｂ）により説明した手順によ
り、バッファ３へフラッシュメモリ２からステータスデ
ータを読み出すことにより行われる。

【００８０】メモリモジュール４がコントローラモジュ
ール１からアクセスされていないとき、バッファコント
ロールシーケンサ３０１は、図６に示すフローに従って
フラッシュメモリ２へのアクセスを行って内部処理を行
う。以下、図６を参照してその処理動作を説明する。

【００８１】（１）バッファコントロールシーケンサ３
０１は、アドレスバッファレジスタ３０３を検索し、Ｓ
ＤＲＡＭ３０９内にまだフラッシュメモリ２へ書き込ま
れていないデータが存在するか否かをチェックし、フラ
ッシュメモリ２へ書き込まれていないデータが存在した
場合、ＳＤＲＡＭ３０２からフラッシュメモリ２へ前述
した書き込み手順に基づいてデータを書き込んで処理を
終了する（ステップ６０１、６０８）。

【００８２】（２）ステップ６０１のチェックで、フラ
ッシュメモリ２へ書き込まれていないデータが存在しな
かった場合、バッファコントロールシーケンサ３０１
は、アドレスバッファレジスタ３０３を参照し、ＳＤＲ
ＡＭ３０９に先読みを行うための空き領域があるかどう
かをチェックし、空き領域がなかった場合、何もせずに
処理を終了する（ステップ６０２）。

【００８３】（３）ステップ６０２のチェックで、ＳＤ
ＲＡＭ３０９に空き領域があった場合、最後にコントロ
ーラモジュール１よりアクセスされたアドレスの次のア
ドレスを先読みカウンタ３１０にセットする（ステップ
６０３）。

【００８４】（４）そして、先読みカウンタ３１０にセ
ットしたアドレスのデータを、前述の読み出し手順を使
用してフラッシュメモリ２から読み出し、そのデータを
ＳＤＲＡＭ３０９に転送する（ステップ６０４、６０
５）。

【００８５】（５）ステップ６０５でのデータの転送
後、先読みカウンタ３１０をインクリメントし、アドレ
スバッファレジスタ３０３を更新する。そして、ＳＤＲ
ＡＭ３０９に空き領域あるか否かをチェックし、空き領
域があれば、ステップ６０４からの処理ょ繰り返し実行
し、空き領域がなくなれば、先読みの処理を停止する
（ステップ６０６、６０７）。

【００８６】前述したデータの先読みの処理において、
データバス３２９のデータ幅がデータバス３３３のデー
タ幅の数倍のデータ幅を有する場合、複数のフラッシュ
メモリ２から同じにデータを先読みすることができる。

【００８７】前述した本発明の実施形態は、メモリモジ
ュールへの書込みデータを、メモリモジュール内のバッ
ファへ一時的に保持するため、同一領域への書込みなど
が連続して発生した場合、最後にバッファに書き込まれ
たデータのみをフラッシュメモリへ転送すればよい。こ
のため、フラッシュメモリへの書き込み回数を減少させ
ることができ、フラッシュメモリの寿命を延ばすことが
できる。

【００８８】本発明の実施形態は、補助記憶装置を独立
した複数のメモリモジュールにより構成し、これらを、
コントローラモジュールと複数の系統により接続してい
るので、個々のメモリモジュールを独立して並列に動作
させることができる。そして、それぞれが個別にバッフ
ァを備えており、それぞれのバッファに先読み機能が搭
載されているので、メモリモジュールのデータの読み出
し及び書き込みを共に高速に行うことができる。

【００８９】さらに、前述した本発明の実施形態は、コ
ントローラモジュールとメモリモジュールとの信号を規
格化することにより、フラッシュメモリやバッファ容量
の異なったメモリモジュールを同時に使用するようにす
ることができ、個々のホストシステムに応じた最適な補
助記憶装置を構成することが可能である。

【００９０】

【発明の効果】以上説明したように本発明によれば、メ
モリモジュールに対するデータの入出力を高速化するこ
とができ、バッファとフラッシュメモリとの間のデータ
の転送を高速化することができる。

【００９１】また、本発明によれば、バッファに後続す
るデータを先読みさせておくことができるため、ホスト
システムがデータを読み出そうとした場合に、要求する
データがバッファ内に存在する確率を上昇させ、結果と
して、データの読み出し転送速度を向上させることがで
きる。記憶装置を提供することにある。

【００９２】さらに、本発明によれば、複数のメモリモ
ジュールに並列に異なった指示を与えることができ、こ
れにより、アクセス速度の向上及びメモリモジュールの
制御を効率的に行うことができる。

【図面の簡単な説明】

【図１】本発明の一実施形態による記憶装置を用いた情
報機器システムの構成を示すブロック図である。

【図２】図１に示すコントローラモジュールの構成を示
すブロック図である。

【図３】図１に示すメモリモジュールの構成を示すブロ
ック図である。

【図４】図２に示すコントローラモジュール、メモリモ
ジュール間のデータ転送を説明するバスタイミングチャ
ートである。

【図５】図３に示すバッファ、フラッシュメモリ間のデ
ータ転送を説明するバスタイミングチャートである。

【図６】図３に示すメモリモジュールの待機時の動作を
説明するフローチャートである。

【符号の説明】

１コントローラモジュール２フラッシュメモリ３バッファ４メモリモジュール５補助記憶装置６ホストシステム７ホスト−補助記憶装置間バス８コントローラモジュール−メモリモジュール間バス９バッファ−フラッシュメモリ間バス２０１ホストインタフェース２０２コントロールシーケンサ２０３メモリモジュールステータスレジスタ２０４、３０６アドレスデコーダ２０５、３０７シリアルクロックジェネレータ２０６、３０２、３０５マルチプレクサ２０７、２２２、３２９、３３３データバス３０１バッファコントロールシーケンサ３０３アドレスバッファレジスタ３０４アドレス比較回路３０８ＥＣＣ回路３０９ＳＤＲＡＭ３１０先読みカウンタ３２８コマンドバス３３０アドレスバス

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０６Ｆ 12/08 Ｇ０６Ｆ 12/08 ＵＱ (72)発明者片山国弘神奈川県川崎市麻生区王禅寺1099番地株式会社日立製作所システム開発研究所内 (72)発明者中村一男東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体グループＦターム(参考） 5B005 JJ11 KK12 LL11 MM21 NN22 NN71 5B060 CA07 CA12 CB01 5B065 BA05 CA07 CA12 CC08 CE12 CH01 CH05 CH13 ZA13

Claims

【特許請求の範囲】

【請求項１】フラッシュメモリを使用して構成する記
憶装置において、複数のフラッシュメモリ及びデータを
一時的に保持するための揮発性メモリを用いたバッファ
１個から構成されるメモリモジュールと、該メモリモジ
ュールの複数個及びそれらを制御するためのコントロー
ルモジュール１個とから構成したことを特徴とする記憶
装置。
【請求項２】前記メモリモジュールは、フラッシュメ
モリから予め次に読み込まれると予測されるデータを読
み出し、バッファへ転送する先読みを行う手段を有する
ことを特徴とする請求項１記載の記憶装置。
【請求項３】前記複数のフラッシュメモリとバッファ
とは、複数系統のデータバス及び信号バスにより接続さ
れており、前記複数のフラッシュメモリは、並列に動作
してバッファとの間でデータの授受を行うことを特徴と
する請求項１記載の記憶装置。
【請求項４】前記コントローラモジュールと複数のメ
モリモジュールとは、複数系統のデータバス及び信号バ
スにより接続されており、前記複数のメモリモジュール
は、並列に動作してコントローラモジュールとの間でデ
ータの授受を行うことを特徴とする請求項１記載の記憶
装置。
【請求項５】コントローラモジュールからメモリモジ
ュールにデータの読み出し要求があった場合、前記メモ
リモジュールは、要求されているデータがメモリモジュ
ールのバッファに存在するかどうかを判定し、存在すれ
ばバッファ内のデータを転送し、そうでなければフラッ
シュメモリからデータを読み出して転送することを特徴
とする請求項１記載の記憶装置。
【請求項６】前記メモリモジュールは、フラッシュメ
モリからデータを読み出してコントローラモジュールに
転送した後、後続するデータの先読みすることを特徴と
する請求項５記載の記憶装置。
【請求項７】コントローラモジュールからメモリモジ
ュールにデータの書き込み要求があった場合、前記メモ
リモジュールは、メモリモジュール内のバッファに書き
込みデータを保存するための領域を確保し、バッファ内
に書き込みデータを一時的に保存し、その後、バッファ
内に書き込んだデータをフラッシュメモリへ書き込むこ
とを特徴とする請求項１記載の記憶装置。
【請求項８】コントローラモジュールは、メモリモジ
ュールの各種ステータスを読み出して保持し、メモリモ
ジュールの状態を管理する機能を有することを特徴とす
る請求項１記載の記憶装置。