JP2016026346A - 揮発性メモリおよび不揮発性メモリを有するハイブリッド固体メモリシステム - Google Patents

揮発性メモリおよび不揮発性メモリを有するハイブリッド固体メモリシステム Download PDF

Info

Publication number
JP2016026346A
JP2016026346A JP2015173586A JP2015173586A JP2016026346A JP 2016026346 A JP2016026346 A JP 2016026346A JP 2015173586 A JP2015173586 A JP 2015173586A JP 2015173586 A JP2015173586 A JP 2015173586A JP 2016026346 A JP2016026346 A JP 2016026346A
Authority
JP
Japan
Prior art keywords
memory
data
volatile
volatile memory
solid state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015173586A
Other languages
English (en)
Inventor
ジン−キ・キム
Jin-Ki Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mosaid Technologies Inc
Original Assignee
Conversant Intellectual Property Management Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conversant Intellectual Property Management Inc filed Critical Conversant Intellectual Property Management Inc
Publication of JP2016026346A publication Critical patent/JP2016026346A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Abstract

【課題】データを記憶するためのハイブリッド固体メモリシステムを提供する。【解決手段】固体メモリシステム１００は、揮発性固体メモリ、不揮発性固体メモリおよびメモリ制御部１０２を備える。方法は次のステップを含む。メモリ制御部が書込みコマンドを受け取る。書込みコマンドに応答して、書込みデータが揮発性メモリ中に記憶される。データ転送要求に応答して、揮発性メモリ１０４ａから不揮発性メモリ１０４ｂにデータが転送される。【選択図】図１

Description

本発明は、一般に固体メモリシステムに関するものであり、詳しくは、揮発性メモリおよび不揮発性メモリの両方を備えるハイブリッド固体メモリシステムに関するものである。
今日のコンピュータシステムにおいて最も一般的な大容量記憶装置は、1つまたは複数の回転ディスクを使用し、データを磁気的に記録するハードディスクドライブ(HDD)である。HDDは大量の情報を記憶することができるが、固体メモリと比較した場合、短所もある。特にHDDの方が読み書き速度が遅く、消費電力が多く、装置規模が大きく、機械的衝撃に対する耐性も低い。
固体メモリは、データを記憶するためにメモリチップを使用するデータ記憶装置である。例えばフラッシュメモリなどの不揮発性固体メモリは、その記録密度が増加するにつれてますます普及しつつある。上述のように、その利点のため、ノートブックコンピュータなどのモバイルコンピュータでは最終的に固体メモリがHDDに取って代わることが想像される。
しかし、フラッシュメモリの使用に関連する知られた問題がある。知られた問題の1つは、フラッシュメモリセルの書き換えサイクルの回数が限られていることである。例えば、典型的な書き換えサイクルの最大回数は、100,000サイクルから1,000,000サイクルに及ぶ。さらに、記録密度および低コストの要件を満たすため、マルチレベルセル(MLC)技術が使用されるものと考えられる。しかしMLCは、フラッシュメモリセルごとの書き換えサイクルの最大回数を典型的には2桁、例えば1,000,000サイクルから10,000サイクルに低減させる。
フラッシュメモリの別の問題は、読出し/プログラム動作と消去動作との間のサイズ不整合である。具体的には、フラッシュメモリでは、読出し動作およびプログラム動作はページ単位で行われるのに対し、消去動作はブロック単位で行われる。したがって、最小消去可能サイズは、読出し/プログラムサイズよりも典型的には16倍から64倍大きい。フラッシュメモリデバイス中のメモリセルは、新しいデータでプログラムされる前に消去される必要があるため、新しいページを書き込むためにはブロック全体を消去する必要がある。このことは、書き換えサイクルの回数が限られている問題をさらに深刻にする。
したがって、これらの問題に対処するためにいくつかの解決策が提案されている。これらの試みられた解決策の多くは、Conleyに発行された米国特許第6763424号に記載されている。しかし、これらの解決策はある一定の改善をもたらすとはいえ、それらは尚かなりのページ数を書き換えることを要求する。
米国特許第6763424号
したがって、フラッシュメモリが実行する読み書き動作の回数をさらに減らし、それによりメモリシステムの平均寿命を延ばすメモリシステムが求められていることが認められる。
本発明の目的は、上述の短所の少なくとも一部を取り除くまたは軽減することである。しかるべく、DRAM(ダイナミックRAM)やSRAM(スタティックRAM)などの揮発性メモリと、フラッシュメモリなどの不揮発性メモリとの両方を組み合わせた固体メモリストレージシステムを提供する。これらのメモリは、各タイプのメモリの利点をうまく活かして全体的なシステム性能を向上させ、ストレージデバイスの平均寿命を向上させる方法で組み合わせられる。
本発明の一態様によれば、揮発性固体メモリと、不揮発性固体メモリと、揮発性メモリ中に書込みデータを記憶するように構成されるメモリ制御部であって、データ転送要求に応答して揮発性メモリから不揮発性メモリにデータを転送するようにさらに構成されるメモリ制御部と、を備える固体メモリシステムが提供されている。
本発明のさらなる態様によれば、揮発性固体メモリ、不揮発性固体メモリおよびメモリ制御部を備える固体メモリシステム中にデータを記憶するための方法であって、書込みデータを記憶するためのコマンドを受け取るステップと、それに応答して揮発性メモリ中にその書込みデータを記憶するステップと、データ転送要求に応答して揮発性メモリから不揮発性メモリにデータを転送するステップと、を含む方法が提供されている。
次に本発明の実施形態を添付の図面を参照して説明する。
固体メモリシステムを示すブロック図である。 複数のブロックを有するメモリセルアレイ構造を示すブロック図である。 複数のページを有するブロック構造を示すブロック図である。 ページ構造を示すブロック図である。 揮発性メモリおよび不揮発性メモリのメモリ空間マップをそれぞれ示す図である。 揮発性メモリおよび不揮発性メモリのメモリ空間マップをそれぞれ示す図である。 固体メモリシステムによって実施されるプロセスを示す流れ図である。 固体メモリシステムによって実施されるプロセスを示す流れ図である。 複数のメモリデバイスと通信するために共通バスを使用する固体メモリシステムのブロック図である。 複数のメモリデバイスと通信するために複数の共通バスを使用する固体メモリシステムのブロック図である。 複数のメモリデバイスと通信するために複数の共通バスを使用し、バスのそれぞれが1つのタイプのメモリデバイスと通信する固体メモリシステムのブロック図である。 複数のメモリデバイスと通信するためにデイジーチェーン構成を使用する固体メモリシステムのブロック図である。 複数のメモリデバイスと通信するために複数のチェーンを使用する固体メモリシステムのブロック図である。 複数のメモリデバイスと通信するために複数のチェーンを使用し、チェーンのそれぞれが1つのタイプのメモリデバイスと通信する固体メモリシステムのブロック図である。
便宜上、本明細書における同一の符号は各図面の同一の構成物を指す。図1を参照すると、符号100により、固体メモリシステムのブロック図が全体的に示されている。この固体メモリシステム100は、メモリ制御部102および固体メモリ104を備える。外部デバイス106は、メモリ制御部102を介して固体メモリ104と通信する。
本実施形態では、メモリ制御部102は、仮想マッピングシステム108(または単にマッピングシステム108)を含む。マッピングシステム108は、要求に関連する論理アドレスを固体メモリ104に関連する物理アドレスにマッピングするために使用される。
固体メモリ104は、揮発性メモリ104aおよび不揮発性メモリ104bを含む。理解されるであろうが、揮発性メモリ104aも不揮発性メモリ104bも1個または複数個のメモリデバイスを含むことができる。
本実施形態では、揮発性メモリ104aはDRAMメモリを含み、不揮発性メモリ104bはNANDフラッシュメモリを含む。しかし、揮発性メモリ104aも不揮発性メモリ104bも他のタイプのものを使用することができることを理解されたい。
固体メモリシステム100は揮発性メモリを含むので、データを保持するための内部バッテリ(不図示)を実装することもできる。固体メモリシステム100への電力が途絶えた場合、このバッテリが揮発性メモリ104aから不揮発性メモリ104bにデータをコピーするための十分な電力を維持することになる。しかし、より多くの場合、バッテリ電源は外部システムの一部として提供される。
図2aを参照すると、符号200により、メモリセルアレイ構造を示すブロック図が全体的に示されている。このセルアレイ200は、ブロック0からブロックn-1とラベル表示されたn個の消去可能ブロック202からなる。
図2bを参照すると、セルアレイブロック202をより詳細に示すブロック図が示されている。ブロック202のそれぞれは、ページ0からページm-1とラベル表示されたm個のプログラム可能ページ252からなる。
図2cを参照すると、プログラム可能ページ252をより詳細に示すブロック図が示されている。ページ252のそれぞれは、データを記憶するためのデータフィールド262、およびエラー管理ファンクションなど、そのデータに関係する追加情報を記憶するための予備フィールド264からなる。このデータフィールドはjバイト(B)で構成され、予備フィールド264はkバイト(B)で構成される。
したがって、ページ252のそれぞれが(j+k)バイト(B)で構成されることが理解できる。ブロック202のそれぞれはm個のページ252からなり、したがって、1個のブロック202は、(j+k)*mバイト(B)となる。さらに、n個のブロック202からなるセルアレイ200の総記憶容量は、(j+k)*m*nバイト(B)となる。便宜上、1B=8ビット、1K=1024、1M=1024Kおよび1G=1024Mという簡略形を使用する。
図3aおよび図3bを参照すると、本実施形態による揮発性メモリ104aおよび不揮発性メモリ104bをそれぞれ示すブロック図が示されている。以下の説明では、ページ、ブロックおよびセルの例示的なサイズを提供する。しかし、これらのサイズは様々な実施形態で大幅に異なる可能性があり、技術が進歩するにつれて変化し続けることを理解されたい。さらに、例えばDRAMなどの揮発性メモリ104aは、必ずしもブロックおよびページ構造を有さないことを理解されたい。したがって、揮発性メモリ104a中に一時的に記憶される任意のデータは、対応するブロックアドレスおよび/またはページアドレスを含むこともできる。このブロックアドレスおよび/またはページアドレスは、データが不揮発性メモリ104b中に転送される際に参照される。したがって、揮発性メモリ104a中のデータがブロックおよびページのアドレスで参照可能な限り、揮発性メモリ104a自体が不揮発性メモリ104bに対して物理的にマッピングされる必要はない。
本実施形態では、ページ252のサイズは、揮発性メモリ104aと不揮発性メモリ104bとの両方で同じである。具体的には、ページ252は、データフィールド262の2048Bと予備フィールド264の64Bとの2112Bで構成される。
さらに、ブロック202のサイズは、揮発性メモリ104aと不揮発性メモリ104bとの両方で同じである。具体的には、ブロック202のそれぞれがページ252を64個含むので、ブロック202はそれぞれ、データフィールド262の128KBと予備フィールド264の4KBとの132KBで構成される。
本実施形態によると、揮発性メモリ104a中のブロック202の数は、不揮発性メモリ104b中のブロック202の数より少ない。具体的には、揮発性メモリ104aは8Kブロックからなり、不揮発性メモリ104bは256Kブロックからなる。したがって、揮発性メモリ104aは、データフィールド262の1GBと予備フィールド264の32MBとの1,056MBで構成される。不揮発性メモリ104bは、データフィールド262の32GBと予備フィールド264の1GBとの33GBで構成される。
明確にするために、NANDフラッシュデバイスの全体的な動作を以下の通り説明する。読出し動作およびプログラム動作はページ単位で行われるのに対し、消去動作はブロック単位で行われる。
読出し動作の場合、READコマンドと、その後に続く論理アドレスが固体メモリシステム100に送信される。マッピングシステムが、この論理アドレスに対応する物理アドレスを特定する。その物理アドレスに対応するデータが、揮発性メモリ104aから、またはその物理アドレスが揮発性メモリ104a中にない場合は不揮発性メモリ104bから読み出される。
データが不揮発性メモリ104bから読み出される場合、読み出したデータを揮発性メモリ104a中にプログラムすることができる。それについての詳細は、図4および図5を参照して説明する。
プログラム動作の場合、PROGRAMコマンドと、その後に続くアドレスおよび入力データが固体メモリシステム100に送出される。このデータは最初に揮発性メモリ104a中にプログラムされる。PROGRAMコマンドによって参照されるアドレスが、すでに揮発性メモリ104a中でプログラムされている場合、そのデータがそのアドレスに上書きされる。PROGRAMコマンドによって参照されるアドレスが、まだ揮発性メモリ104a中でプログラムされていない場合、そのアドレス用の空間が揮発性メモリ104a中に設けられる。
ブロック消去動作の場合、BLOCK ERASEコマンドと、その後に続くブロックアドレスが固体メモリシステム100に送出される。ブロック内の128Kバイトのデータが、あらかじめ定義されたブロック消去時間tBERS未満に消去される。図4を参照すると、符号400により、一実施形態にしたがって固体メモリシステム100が実施するプロセスを示す流れ図が全体的に示されている。ステップ402で、メモリ制御部102が動作要求を受け取る。この動作要求は、典型的にはコマンドを含む。コマンドの種類には、例えば、読出し、プログラムおよび消去が含まれる。コマンドに応じて、動作要求の一部として他の情報を含めることもできる。例えば、読出しコマンドも書込みコマンドも論理アドレスを含む。さらに書込みコマンドは、書き込まれるデータも含む。
ステップ404で、メモリ制御部102がその要求を処理し、要求された動作が特定される。ステップ406で、その要求が揮発性メモリ104aから不揮発性メモリ104bへのデータの転送を伴う動作を含むかどうかが判定される。データを転送しなければならない、いくつかの状況が存在する。例えば、システム再始動動作、システム電源切断動作またはメモリメンテナンス動作は、データ転送要求をもたらすことができる。したがって、データを転送する要求がメモリ制御部102で受け取られた場合、このプロセスはステップ408で続行する。その他の場合、このプロセスはステップ414で続行する。
ステップ408で、揮発性メモリ104a中に記憶されたデータが不揮発性メモリ104bに転送され、それに応じてマッピングシステム108が更新される。この転送は、不揮発性メモリ104b中のデータを更新するための、任意の最新の方法に従って行うことができる。ステップ409で、不揮発性メモリ104b中にある転送済みデータの物理アドレスでマッピングシステム108が更新される。ステップ410で、そのデータ転送が電源切断動作に応答してのものであったかどうかが判定される。そのデータ転送が電源切断動作に応答して実行された場合、ステップ412で、固体メモリシステム100の電源が切られる。そのデータ転送が別の動作に応答して実行された場合、このプロセスはステップ402に戻る。
ステップ414で、要求された動作が読出し動作であるかそれとも書込み動作であるかが判定される。動作が読出し動作であると判定された場合、このプロセスはステップ416で続行する。その他の場合、このプロセスはステップ420で続行する。
ステップ416で、メモリ制御部102が、読み出されるデータの受け取った論理アドレスを、マッピングシステム108を使用して物理アドレスに変換する。ステップ418で、そのデータが不揮発性メモリ104bから当技術分野で標準的なように読み出され、このプロセスはステップ402に戻る。
ステップ420で、メモリ制御部102が、書き込まれるデータの受け取った論理アドレスを、マッピングシステム108を使用して物理アドレスに変換する。ステップ422で、マッピングシステム108は、その物理アドレスが不揮発性メモリのアドレスに一致するかそれとも揮発性メモリのアドレスに一致するかを判定する。
その物理アドレスが揮発性メモリのアドレスに一致する場合、このプロセスはステップ424で続行する。ステップ424で、書込み動作に伴うデータが揮発性メモリ中のその物理アドレスに書き込まれ、既存のデータを上書きする。DRAMなどの揮発性メモリ104aにデータを書き込むことは、その書込み動作より前にそのメモリを消去することを必要としない。さらに揮発性メモリ104aは、フラッシュメモリなどの不揮発性メモリ104bに付随する、書き換えサイクルの制限を受けることはない。揮発性メモリ104aにデータが書き込まれると、このプロセスはステップ434で続行する。ステップ434で、書込みデータの物理アドレスでマッピングシステム108が更新され、ある動作が待ち状態にある場合は、次の動作を実行するためにこのプロセスはステップ402に戻る。
その物理アドレスが不揮発性メモリのアドレスに一致する場合、このプロセスはステップ426で続行する。ステップ426で、メモリ制御部が、揮発性メモリ104a中の利用可能な空き容量を特定する。ステップ428で、その利用可能な空き容量がデータを書き込むために必要な空き容量を上回るかどうかが判定される。十分な空きがない場合、このプロセスはステップ430で続行する。その他の場合、このプロセスはステップ432で続行する。
ステップ430で、揮発性メモリ104a中に記憶されたデータの少なくとも一部が、不揮発性メモリ104bに転送される。本実施形態では、あらかじめ定義された数のブロックが揮発性メモリ104aから不揮発性メモリ104bに転送される。さらに本実施形態では、転送用に選択されるブロックは、最も「陳腐化」したものである。つまり、転送されるブロックは、最も長い間アクセスされてこなかったものである。ステップ408に関連して説明したように、これらのページは、いくつかの最新の方法のうちの1つにしたがって不揮発性メモリ104bに書き込むことができる。ステップ431で、転送済みデータについての物理アドレスの変更を反映するためにマッピングシステム108が更新され、このプロセスはステップ428に戻る。
ステップ432で、そのデータが揮発性メモリ104aに書き込まれる。当業者によって理解されるように、データを揮発性メモリ104aに書き込むために使用する方法は、任意の最新の方法とすることができる。ステップ434で、書込みデータの物理アドレスでマッピングシステム108が更新され、ある動作が待ち状態にある場合は、次の動作を実行するためにこのプロセスはステップ402に戻る。
したがって本実施形態では、揮発性メモリおよび不揮発性メモリの両方を組み合わせて使用して、固体メモリシステムの全体的性能を向上させることが理解できる。具体的には、永続的なデータの記憶を実現するために比較的安価な不揮発性メモリを使用する。不揮発性メモリの使用に関係する制限を改善するために、揮発性メモリを使用する。例えば、上述のように揮発性メモリを使用することは、固体メモリシステムの全体的な時間性能を向上させる。さらに、不揮発性メモリに対してより少ない書込み動作が実行されるため、不揮発性メモリの実効平均寿命が改善される。
さらに本実施形態では、読出し動作は、単に不揮発性メモリ104bからデータを読み出し、そのデータを要求デバイスまたはプロセッサに出力することによって実施される。しかし、一部の例では、読み出したデータを揮発性メモリ104a中にもロードすることが好ましい場合もあることを理解されたい。
したがって、図5を参照すると、符号500により、代替実施形態にしたがって固体メモリシステム100が実施するプロセスを示す流れ図が全体的に示されている。本実施形態では、データ転送および書込み動作は、図4を参照して説明したのと同じ方法で処理される。したがって、図5は読出し動作に関する代替プロセスを示し、説明をステップ414で始める。
ステップ414で、動作要求が読出し動作に関するものであると判定され、このプロセスはステップ502で続行する。ステップ502で、メモリ制御部102が、読み出されるデータの受け取った論理アドレスを、マッピングシステム108を使用して物理アドレスに変換する。ステップ504で、マッピングシステム108は、その物理アドレスが不揮発性メモリのアドレスに一致するかそれとも揮発性メモリのアドレスに一致するかを判定する。
その物理アドレスが揮発性メモリのアドレスに一致する場合、このプロセスはステップ506で続行する。ステップ506で、その読出し動作に関連する揮発性メモリ中のその物理アドレスからデータが読み出される。データは最新の方法を使用して読み出すことができることを理解されたい。揮発性メモリ104aからデータが読み出されると、このプロセスはステップ402に戻る。
その物理アドレスが不揮発性メモリのアドレスに一致する場合、このプロセスはステップ508で続行する。ステップ508で、読出し動作に関連する不揮発性メモリ104b中のその物理アドレスから、要求されたデータが読み出される。ステップ506で説明したように、データは最新の方法を使用して読み出すことができる。ステップ510で、不揮発性メモリ104bから読み出されたデータが要求デバイス106に提供される。
ステップ552で、メモリ制御部102が、揮発性メモリ104a中の利用可能な空き容量、およびその利用可能な空き容量が揮発性メモリ104aにデータを書き込むために必要な空き容量を上回るかどうかを判定する。十分な空きがない場合、このプロセスはステップ554で続行する。その他の場合、このプロセスはステップ512で続行する。
ステップ554で、揮発性メモリ104a中に記憶されたデータの少なくとも一部が、不揮発性メモリ104bに転送される。本実施形態では、あらかじめ定義された数のブロックが揮発性メモリ104aから不揮発性メモリ104bに転送される。さらに本実施形態では、転送用に選択されるブロックは最も「陳腐化」したものである。ステップ408およびステップ430に関連して説明したように、これらのページは、いくつかの最新の方法のうちの1つにしたがって不揮発性メモリ104bに書き込むことができる。ステップ555で、転送済みデータについての物理アドレスの変更を反映するためにマッピングシステム108が更新され、このプロセスはステップ552に戻る。ステップ512で、不揮発性メモリ104bから読み出されたデータが揮発性メモリ104aに書き込まれる。ステップ514で、読み出されたデータに関する新しい物理アドレスでマッピングシステム108が更新され、ある動作が待ち状態にある場合は、次の動作を実行するためにこのプロセスはステップ402に戻る。
したがって、図4および図5を参照して説明した実施形態では、書込み動作だけでなく読出し動作についてもデータが揮発性メモリ104a中にロードされることが理解できる。これにより、同じデータが不揮発性メモリに転送し戻される前にアクセスされる場合、揮発性メモリのより一層のアクセス速度によって固体メモリシステムの性能を向上させることができる。
先の実施形態では、読出し動作または書込み動作に応答してデータを揮発性メモリ104aに書き込むことができる。さらなる実施形態では、そのデータが読出し動作の結果であるのかそれとも書込み動作の結果であるのかを識別するためのタグが、揮発性メモリ104aに書き込まれるデータのページごとに提供される。このタグは、ページ252の予備フィールド264内またはマッピングシステム108内のいずれかに保持することができる。
次いで、このタグはこのプロセスの他のステップで使用することができる。例えば、揮発性メモリ104aから不揮発性メモリ104bにデータが転送される場合、書込みタグを有するページのみが転送される。読出しタグを有するページは、関連する不揮発性メモリのアドレスにデータが依然として記憶されているので、揮発性メモリ104aから削除可能とすることができる。それに応じて、マッピングシステム108を更新しなければならない。
さらに、先の実施形態では、最も陳腐化したデータに基づいて揮発性メモリ104aから空間を開放することを説明した。しかし、どのブロックを消去するかを決定するこのプロセスでは、ページが読出しタグまたは書込みタグを含むかどうかを検討することもできる。例えば、一部の例では、書込みタグを含む古いページよりも、読出しタグを含む新しいページを削除することが好ましい場合がある。これらのまたは他の検討事項のうちの1つまたは複数を使用することに関し、様々なアルゴリズムを実装することができることを理解されたい。
図6を参照すると、符号600により、代替実施形態による固体メモリシステムのブロック図が示されている。固体メモリシステム600は、メモリ制御部102および固体メモリ104を備える。本実施形態では、固体メモリ104は、複数の揮発性メモリデバイス104aおよび複数の不揮発性メモリデバイス104bを含む。揮発性メモリデバイス104aおよび不揮発性メモリデバイス104bは、共通バス602を介してメモリ制御部102に結合される。
例示的目的でのみ、揮発性メモリデバイス104aをDRAMデバイスとし、不揮発性メモリデバイス104bをフラッシュメモリデバイスとする。さらに、この図では2個のDRAMデバイスと4個のフラッシュメモリデバイスとを示すが、デバイスの数は実施形態に応じて異なり得る。
固体メモリデバイス104aまたは104bのうちの1個にアクセスするために、共通バス602は、一度に複数の揮発性メモリデバイス104aのうちの1個だけ、または複数の不揮発性メモリデバイス104bのうちの1個だけをイネーブルするためのデバイスイネーブル信号を含む。共通バス上の複数のメモリデバイスのうちの1個をアクティブにするためにイネーブル信号を使用する方法は当技術分野で周知のものであり、詳しく説明する必要はない。
図7を参照すると、符号700により、さらなる代替実施形態による固体メモリシステムのブロック図が示されている。固体メモリシステム700は、メモリ制御部102および固体メモリ104を備える。本実施形態では、固体メモリ104は、複数の揮発性メモリデバイス104aおよび複数の不揮発性メモリデバイス104bを含む。揮発性メモリデバイス104aおよび不揮発性メモリデバイス104bは、共通バス602を介してメモリ制御部102に結合される。しかし、先の実施形態とは異なり、メモリ制御部102は、チャネルと呼ばれる複数のバスを制御する。
固体メモリデバイス104aまたは104bのうちの1個にアクセスするために、チャネル602のそれぞれは、一度にメモリデバイスのうちの1個だけをイネーブルするためのデバイスイネーブル信号を含む。要求された動作が読出し動作の場合、イネーブルされたメモリデバイスがそのデータをチャネル602上に出力する。要求された動作が書込み動作の場合、イネーブルされたメモリデバイスがそのデータをチャネル602から書き込む。
チャネル602のそれぞれは独立して機能する。さらに、複数のチャネル602が同時にアクティブになることもできる。各チャネル602は並列して動作するので、この機構を使用すると、実装するチャネル602の数と共にシステム性能は向上する。
図8を参照すると、符号800により、代替実施形態による固体メモリシステムのブロック図が示されている。本実施形態は先の実施形態と似ており、複数のチャネル602を備える。しかし、本実施形態では、各チャネルに特定のタイプの固体メモリデバイスが割り当てられる。つまり、nチャネルの固体メモリシステム800の場合、m本のチャネルが揮発性メモリデバイス104a専用に結合され、n-m本のチャネルが不揮発性メモリデバイス104b専用に結合される。
図9を参照すると、符号900により、さらなる代替実施形態による固体メモリシステムのブロック図が示されている。固体メモリシステム900は、メモリ制御部102および固体メモリ104を備える。本実施形態では、固体メモリ104は、複数の揮発性メモリデバイス104aおよび複数の不揮発性メモリデバイス104bを含む。揮発性メモリデバイス104aおよび不揮発性メモリデバイス104bは、デイジーチェーン構成でメモリ制御部102に結合される。つまりメモリ制御部102は、メモリデバイス104aまたは104bのうちの1個目902に結合される。残りのメモリデバイス104aおよび104bは連続的に結合され、最後に連続的に結合される904メモリデバイス104aまたは104bがメモリ制御部102に結合し戻される。
固体メモリデバイス104aまたは104bのうちの1個にアクセスするために、メモリ制御部102は1個目のメモリデバイス902に要求を出力する。この要求は、目的のデバイスに到達するまでメモリデバイス104aおよび104bを通過する。目的のデバイスが要求された動作を実行し、結果がある場合はその結果が、最後のデバイス904に到達するまでメモリデバイスのチェーンを通過し、最後のデバイス904はその結果をメモリ制御部102に戻す。複数のメモリデバイスのうちの1個をアクティブにするためにデイジーチェーンを使用する方法は当技術分野で周知のものであり、詳しく説明する必要はない。
図10を参照すると、符号1000により、さらなる代替実施形態による固体メモリシステムのブロック図が示されている。固体メモリシステム1000は、メモリ制御部102および固体メモリ104を備える。本実施形態では、固体メモリ104は、複数の揮発性メモリデバイス104aおよび複数の不揮発性メモリデバイス104bを含む。揮発性メモリデバイス104aおよび不揮発性メモリデバイス104bは、デイジーチェーン構成でメモリ制御部102に結合される。しかし、先の実施形態とは異なり、メモリ制御部102は複数のチェーンを制御する。
各チェーンは独立して機能する。さらに、複数のチェーンが同時にアクティブになることもできる。各チェーンは並列して動作するので、この機構を使用すると、実装するチェーンの数と共にシステム性能は向上する。
図11を参照すると、符号1100により、さらなる代替実施形態による固体メモリシステムのブロック図が示されている。本実施形態は先の実施形態と似ており、複数のチェーンを備える。しかし、本実施形態では、各チェーンに特定のタイプの固体メモリデバイスが割り当てられる。つまり、nチェーンの固体メモリシステム1100の場合、m本のチェーンが揮発性メモリデバイス104a専用に結合され、n-m本のチェーンが不揮発性メモリデバイス104b専用に結合される。
先の実施形態のすべてが、揮発性メモリデバイスおよび不揮発性メモリデバイスの両方を含む固体メモリデバイスを実装する様々な方法を説明した。各デバイスは、固体メモリデバイスの性能および実効平均寿命を向上させるような方法で組み合わせられる。
先の実施形態では、揮発性メモリ104aが不揮発性メモリ104bよりも少ないブロック202を有すると説明したが、これは必ずしも当てはまる必要はない。コスト、サイズおよび永続性に関する揮発性メモリ104aの制限のため、この取合わせが最も適当な実施形態であろう。しかし、揮発性メモリ104aおよび不揮発性メモリ104bそれぞれのブロック数が同じである状況もあり得る。さらに、揮発性メモリ104a中のブロック数が、不揮発性メモリ104b中のブロック数を上回る状況もあり得る。
最後に、本発明を特定の具体的な実施形態を参照して説明してきたが、添付の特許請求の範囲に定義する本発明の趣旨および範囲から逸脱することなく、その様々な修正が当業者には明らかであろう。
100 固体メモリシステム
102 メモリ制御部
104 固体メモリ
104a 固体メモリデバイス
104a 揮発性メモリデバイス
104a 揮発性メモリ
104b 固体メモリデバイス
104b 不揮発性メモリデバイス
104b 不揮発性メモリ
106 外部デバイス
108 仮想マッピングシステム
108 マッピングシステム
200 セルアレイ
202 ブロック
252 ページ
262 データフィールド
264 予備フィールド
600 固体メモリシステム
602 共通バス
602 チャネル
700 固体メモリシステム
800 固体メモリシステム
900 固体メモリシステム
902 1個目のメモリデバイス
904 最後のデバイス
1000 固体メモリシステム
1100 固体メモリシステム

Claims (11)

  1. 揮発性固体デバイスの少なくとも一つのチャネルを含む揮発性メモリと、
    不揮発性固体デバイスの複数のチャネルを含む不揮発性メモリと、
    揮発性固体デバイスの前記少なくとも一つのチャネルおよび不揮発性固体デバイスの前記複数のチャネルに接続されたメモリ制御部と、
    それぞれ前記メモリ制御部を揮発性固体デバイスの一つのチャネルまたは不揮発性固体デバイスの一つのチャネルに接続するための複数のバスと、を備え、
    前記複数のバスは、同時にアクセスされることが可能なように独立して動作するよう構成され、
    前記メモリ制御部は、データ転送要求に応答して、前記揮発性固体デバイスの前記少なくとも一つから複数の不揮発性固体デバイスへ、複数のチャネルにおいて同時に転送する、固体メモリシステム。
  2. 前記メモリ制御部は、ライトデータを前記揮発性固体デバイスの少なくとも一つに格納するよう構成される、請求項１の固体メモリシステム。
  3. 格納されたデータの論理アドレスを格納されたデータの物理アドレスに関連づけるよう構成されたマッピングシステムをさらに備え、前記マッピングシステムはさらに、前記ライトデータが前記不揮発性メモリに転送された場合、前記ライトデータの前記物理アドレスを更新するよう構成される、請求項２の固体メモリシステム。
  4. 前記メモリ制御部はさらに、リードコマンドに応答して、前記不揮発性メモリから前記揮発性メモリにリードデータを転送するよう構成される、請求項３の固体メモリシステム。
  5. 前記マッピングシステムはさらに、前記リードデータが前記不揮発性メモリに転送された場合、前記リードデータの前記物理アドレスを更新するよう構成される、請求項４の固体メモリシステム。
  6. 前記揮発性メモリに書き込まれたデータは、該データがリードコマンドに応答して書き込まれたかライトコマンドに応答して書き込まれたかを特定するタグをさらに備える、請求項４の固体メモリシステム。
  7. 前記複数のバスのそれぞれは、複数の揮発性メモリデバイスまたは複数の不揮発性メモリデバイスに接続される、請求項１の固体メモリシステム。
  8. 前記複数の揮発性および不揮発性固体デバイスは、複数のデイジーチェーンで前記メモリ制御部に接続され、前記複数のデイジーチェーンは、独立にアクセスされるよう構成される、請求項１の固体メモリシステム。
  9. 前記複数のデイジーチェーンのそれぞれは、複数の揮発性メモリデバイスまたは複数の不揮発性メモリデバイスを備える、請求項８の固体メモリシステム。
  10. それぞれデータを書き込みおよび読み出すよう構成された複数の揮発性メモリと、
    それぞれデータを書き込みおよび読み出すよう構成された複数の不揮発性メモリと、
    前記複数の揮発性メモリおよび前記複数の不揮発性メモリと通信するメモリ制御部と、
    前記メモリ制御部を前記複数の揮発性メモリおよび前記複数の不揮発性メモリに接続するための複数のバスと、を備え、
    前記メモリ制御部は、
    ａ）データリード要求に応答して、前記不揮発性メモリから読み出された前記データを受信するよう構成され、
    ｂ）データライト要求に応答して、書き込むべき前記揮発性メモリに前記受信したデータを供給するよう構成され、
    ｃ）前記揮発性メモリに空き容量があるかどうかの判定結果に応答したデータ転送要求に応答して、ａ）およびｂ）の両方を実行するよう構成され、
    ｄ）前記揮発性メモリに十分な空き容量が無い場合と判定された場合、前記揮発性メモリに格納されたデータの最も古い少なくとも一部を前記不揮発性メモリに転送するよう構成され、
    前記揮発性メモリに書き込まれたデータは、該データがリード要求に応答して書き込まれたかライト要求に応答して書き込まれたかを特定するタグをさらに備える、システム。
  11. ライト要求に応答して書き込まれた前記データだけが前記データ転送要求に応答して転送される、請求項１０のシステム。
JP2015173586A 2006-12-20 2015-09-03 揮発性メモリおよび不揮発性メモリを有するハイブリッド固体メモリシステム Pending JP2016026346A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/613,325 2006-12-20
US11/613,325 US7554855B2 (en) 2006-12-20 2006-12-20 Hybrid solid-state memory system having volatile and non-volatile memory

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013001766A Division JP2013061997A (ja) 2006-12-20 2013-01-09 揮発性メモリおよび不揮発性メモリを有するハイブリッド固体メモリシステム

Publications (1)

Publication Number Publication Date
JP2016026346A true JP2016026346A (ja) 2016-02-12

Family

ID=39535937

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2009541711A Expired - Fee Related JP5619423B2 (ja) 2006-12-20 2007-12-18 揮発性メモリおよび不揮発性メモリを有するハイブリッド固体メモリシステム
JP2013001766A Withdrawn JP2013061997A (ja) 2006-12-20 2013-01-09 揮発性メモリおよび不揮発性メモリを有するハイブリッド固体メモリシステム
JP2013119104A Pending JP2013200889A (ja) 2006-12-20 2013-06-05 揮発性メモリおよび不揮発性メモリを有するハイブリッド固体メモリシステム
JP2015173586A Pending JP2016026346A (ja) 2006-12-20 2015-09-03 揮発性メモリおよび不揮発性メモリを有するハイブリッド固体メモリシステム

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2009541711A Expired - Fee Related JP5619423B2 (ja) 2006-12-20 2007-12-18 揮発性メモリおよび不揮発性メモリを有するハイブリッド固体メモリシステム
JP2013001766A Withdrawn JP2013061997A (ja) 2006-12-20 2013-01-09 揮発性メモリおよび不揮発性メモリを有するハイブリッド固体メモリシステム
JP2013119104A Pending JP2013200889A (ja) 2006-12-20 2013-06-05 揮発性メモリおよび不揮発性メモリを有するハイブリッド固体メモリシステム

Country Status (8)

Country Link
US (4) US7554855B2 (ja)
EP (1) EP2100306A4 (ja)
JP (4) JP5619423B2 (ja)
KR (2) KR101495975B1 (ja)
CN (2) CN103558993A (ja)
CA (1) CA2669690A1 (ja)
TW (2) TWI476780B (ja)
WO (1) WO2008074140A1 (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554855B2 (en) * 2006-12-20 2009-06-30 Mosaid Technologies Incorporated Hybrid solid-state memory system having volatile and non-volatile memory
EP2132635B1 (en) * 2007-03-30 2017-08-16 Rambus Inc. System including hierarchical memory modules having different types of integrated circuit memory devices
US8874831B2 (en) * 2007-06-01 2014-10-28 Netlist, Inc. Flash-DRAM hybrid memory module
US7855916B2 (en) * 2007-10-24 2010-12-21 Rao G R Mohan Nonvolatile memory systems with embedded fast read and write memories
US10236032B2 (en) * 2008-09-18 2019-03-19 Novachips Canada Inc. Mass data storage system with non-volatile memory modules
JP5198245B2 (ja) 2008-12-27 2013-05-15 株式会社東芝 メモリシステム
US8489843B2 (en) * 2010-04-20 2013-07-16 Chip Memory Technology, Inc. Configurable memory device
US9058675B2 (en) * 2010-05-29 2015-06-16 Intel Corporation Non-volatile storage for graphics hardware
US20120026802A1 (en) * 2010-07-30 2012-02-02 Emanuele Confalonieri Managed hybrid memory with adaptive power supply
US10198350B2 (en) 2011-07-28 2019-02-05 Netlist, Inc. Memory module having volatile and non-volatile memory subsystems and method of operation
US10380022B2 (en) 2011-07-28 2019-08-13 Netlist, Inc. Hybrid memory module and system and method of operating the same
US10838646B2 (en) 2011-07-28 2020-11-17 Netlist, Inc. Method and apparatus for presearching stored data
US8570799B2 (en) * 2011-08-16 2013-10-29 Intel Mobile Communications GmbH Magnetic random access memory with conversion circuitry
EP2761464B1 (en) 2011-09-30 2018-10-24 Intel Corporation Apparatus and method for implementing a multi-level memory hierarchy having different operating modes
WO2013048500A1 (en) * 2011-09-30 2013-04-04 Intel Corporation Apparatus and method for implementing a multi-level memory hierarchy over common memory channels
WO2013048497A1 (en) 2011-09-30 2013-04-04 Intel Corporation Apparatus and method for implementing a multi-level memory hierarchy
EP2761472B1 (en) 2011-09-30 2020-04-01 Intel Corporation Memory channel that supports near memory and far memory access
US9697115B2 (en) 2011-10-26 2017-07-04 Hewlett-Packard Development Company, L.P. Segmented caches
US9697872B2 (en) 2011-12-07 2017-07-04 Cypress Semiconductor Corporation High speed serial peripheral interface memory subsystem
US9507534B2 (en) 2011-12-30 2016-11-29 Intel Corporation Home agent multi-level NVM memory architecture
KR101380602B1 (ko) * 2012-03-07 2014-04-04 한국과학기술원 하이브리드 메모리 시스템에서 비휘발성 메모리의 웨어레벨링 방법 및 하이브리드 메모리 시스템
EP2845104A4 (en) * 2012-04-30 2015-11-18 Hewlett Packard Development Co PREVENTING THE ALLOCATION OF A HYBRID MEMORY MODULE
US9063864B2 (en) 2012-07-16 2015-06-23 Hewlett-Packard Development Company, L.P. Storing data in presistent hybrid memory
JP6000754B2 (ja) * 2012-08-28 2016-10-05 キヤノン株式会社 画像処理装置、画像処理装置の制御方法、及びプログラム
CN103631722A (zh) * 2012-08-29 2014-03-12 联想(北京)有限公司 一种数据处理方法及电子设备
US9471484B2 (en) 2012-09-19 2016-10-18 Novachips Canada Inc. Flash memory controller having dual mode pin-out
US9417819B2 (en) * 2012-11-13 2016-08-16 Toshiba, Corporation Cache device for hard disk drives and methods of operations
WO2014081719A1 (en) * 2012-11-20 2014-05-30 Peddle Charles I Solid state drive architectures
CN105706071A (zh) * 2013-09-26 2016-06-22 英特尔公司 持久性存储器的块存储孔
US9436563B2 (en) 2013-10-01 2016-09-06 Globalfoundries Inc. Memory system for mirroring data
US9400745B2 (en) 2013-11-06 2016-07-26 International Business Machines Corporation Physical address management in solid state memory
US10248328B2 (en) 2013-11-07 2019-04-02 Netlist, Inc. Direct data move between DRAM and storage on a memory module
CN111274063B (zh) * 2013-11-07 2024-04-16 奈特力斯股份有限公司 混合内存模块以及操作混合内存模块的系统和方法
JP2015141575A (ja) * 2014-01-29 2015-08-03 京セラドキュメントソリューションズ株式会社 画像形成装置および制御方法
CN103811051B (zh) * 2014-02-17 2017-01-11 上海新储集成电路有限公司 一种分层存储器阵列及其工作方法
US9684853B2 (en) * 2014-04-15 2017-06-20 Kyocera Document Solutions Inc. Image forming apparatus that writes data from volatile memory to non-volatile memory
TWI525428B (zh) * 2014-06-04 2016-03-11 仁寶電腦工業股份有限公司 複合儲存單元的管理方法及其電子裝置
JP6018725B2 (ja) * 2014-06-27 2016-11-02 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． コントローラ、フラッシュメモリ装置及びデータをフラッシュメモリ装置に書き込む方法
CN104575595B (zh) * 2014-12-12 2017-07-07 杭州华澜微电子股份有限公司 非易失性随机存取的存储装置
US20160188414A1 (en) * 2014-12-24 2016-06-30 Intel Corporation Fault tolerant automatic dual in-line memory module refresh
US11551735B2 (en) 2015-03-11 2023-01-10 Rambus, Inc. High performance, non-volatile memory module
CN107710175B (zh) * 2015-04-20 2021-12-14 奈特力斯股份有限公司 存储器模块以及操作系统和方法
US9536619B2 (en) * 2015-05-27 2017-01-03 Kabushiki Kaisha Toshiba Hybrid-HDD with improved data retention
US9904490B2 (en) * 2015-06-26 2018-02-27 Toshiba Memory Corporation Solid-state mass storage device and method for persisting volatile data to non-volatile media
US20170060434A1 (en) * 2015-08-27 2017-03-02 Samsung Electronics Co., Ltd. Transaction-based hybrid memory module
WO2017048294A1 (en) * 2015-09-18 2017-03-23 Hewlett Packard Enterprise Development Lp Memory persistence from a volatile memory to a non-volatile memory
US9761312B1 (en) 2016-03-16 2017-09-12 Micron Technology, Inc. FeRAM-DRAM hybrid memory
US20190095136A1 (en) * 2016-03-29 2019-03-28 Sony Corporation Memory control device, storage device, and information processing system
CN106201902A (zh) * 2016-06-24 2016-12-07 中电海康集团有限公司 一种sram位元与非易失性存储位元组成的复合阵列模块及其读写控制方法
CN107515729A (zh) * 2016-06-24 2017-12-26 中电海康集团有限公司 一种sram位元与非易失性存储位元组成的复合阵列模块及工作方法
US10559344B2 (en) * 2016-09-16 2020-02-11 Aspiring Sky Co. Limited Hybrid non-volatile memory devices with static random access memory (SRAM) array and non-volatile memory (NVM) array
US10839904B2 (en) 2016-12-09 2020-11-17 Rambus Inc. Memory module for platform with non-volatile storage
KR20180078512A (ko) * 2016-12-30 2018-07-10 삼성전자주식회사 반도체 장치
US10785301B2 (en) * 2017-08-03 2020-09-22 Toshiba Memory Corporation NVM express over fabrics
US10437499B2 (en) * 2017-12-22 2019-10-08 Nanya Technology Corporation Hybrid memory system and method of operating the same
US10691805B2 (en) * 2018-02-14 2020-06-23 GM Global Technology Operations LLC Resident manufacturing test software based system for mitigating risks associated with vehicle control modules
CN109741777A (zh) * 2018-12-28 2019-05-10 上海新储集成电路有限公司 一种提高速度和保持数据时间的存储器
US11307779B2 (en) * 2019-09-11 2022-04-19 Ceremorphic, Inc. System and method for flash and RAM allocation for reduced power consumption in a processor
CN115145489B (zh) * 2022-07-22 2023-03-24 北京熵核科技有限公司 一种基于缓存结构的对象扫描方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299616A (ja) * 1992-04-16 1993-11-12 Hitachi Ltd 半導体記憶装置
JPH06124175A (ja) * 1992-08-28 1994-05-06 Sharp Corp 半導体ディスク装置
JPH0877066A (ja) * 1994-08-31 1996-03-22 Tdk Corp フラッシュメモリコントローラ
JPH08129509A (ja) * 1994-11-01 1996-05-21 Canon Inc メモリ制御装置及び方法
JP2001051896A (ja) * 1999-08-04 2001-02-23 Hitachi Ltd 記憶装置
JP2001510612A (ja) * 1996-12-31 2001-07-31 インテル・コーポレーション 揮発性メモリ・アレイと不揮発性メモリ・アレイを結合するための方法および装置
JP2002202912A (ja) * 2000-10-26 2002-07-19 Matsushita Electric Ind Co Ltd 記録装置、記録制御方法、及びプログラム
JP2004348342A (ja) * 2003-05-21 2004-12-09 Toshiba Corp Ｉｃカードとｉｃカードの処理方法
JP2007334863A (ja) * 2006-06-12 2007-12-27 Samsung Electronics Co Ltd フラッシュメモリシステム、そのプログラムのためのホストシステム及びプログラム方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430859A (en) 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
US5359569A (en) * 1991-10-29 1994-10-25 Hitachi Ltd. Semiconductor memory
JPH05216775A (ja) * 1991-10-29 1993-08-27 Hitachi Ltd 半導体記憶装置
JPH07200390A (ja) * 1993-12-28 1995-08-04 Toshiba Corp データアクセス方法
US5475854A (en) 1994-01-28 1995-12-12 Vlsi Technology, Inc. Serial bus I/O system and method for serializing interrupt requests and DMA requests in a computer system
US5404460A (en) 1994-01-28 1995-04-04 Vlsi Technology, Inc. Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus
US5636342A (en) 1995-02-17 1997-06-03 Dell Usa, L.P. Systems and method for assigning unique addresses to agents on a system management bus
US6567904B1 (en) 1995-12-29 2003-05-20 Intel Corporation Method and apparatus for automatically detecting whether a memory unit location is unpopulated or populated with synchronous or asynchronous memory devices
US6453365B1 (en) 1998-02-11 2002-09-17 Globespanvirata, Inc. Direct memory access controller having decode circuit for compact instruction format
US6144576A (en) 1998-08-19 2000-11-07 Intel Corporation Method and apparatus for implementing a serial memory architecture
US6304921B1 (en) 1998-12-07 2001-10-16 Motorola Inc. System for serial peripheral interface with embedded addressing circuit for providing portion of an address for peripheral devices
JP2000288238A (ja) * 1999-04-02 2000-10-17 Konami Co Ltd ゲームシステム
US7827348B2 (en) * 2000-01-06 2010-11-02 Super Talent Electronics, Inc. High performance flash memory devices (FMD)
US6513094B1 (en) * 1999-08-23 2003-01-28 Advanced Micro Devices, Inc. ROM/DRAM data bus sharing with write buffer and read prefetch activity
US6484250B1 (en) * 2000-01-19 2002-11-19 Qualcomm, Incorporated Hash technique eliminating pointer storage to reduce RAM size
JP2001265708A (ja) * 2000-03-16 2001-09-28 Toshiba Corp 電子機器及び電子機器の基板
US6816933B1 (en) 2000-05-17 2004-11-09 Silicon Laboratories, Inc. Serial device daisy chaining method and apparatus
US6658509B1 (en) 2000-10-03 2003-12-02 Intel Corporation Multi-tier point-to-point ring memory interface
WO2002058069A2 (en) * 2001-01-17 2002-07-25 Honeywell International Inc. Enhanced memory module architecture
US6763424B2 (en) 2001-01-19 2004-07-13 Sandisk Corporation Partial block data programming and reading operations in a non-volatile memory
JP4017177B2 (ja) 2001-02-28 2007-12-05 スパンション エルエルシー メモリ装置
US6996644B2 (en) 2001-06-06 2006-02-07 Conexant Systems, Inc. Apparatus and methods for initializing integrated circuit addresses
JP2003015928A (ja) * 2001-07-04 2003-01-17 Nec System Technologies Ltd フラッシュメモリのデータ格納装置及びそれに用いるデータ格納方法
US6928501B2 (en) 2001-10-15 2005-08-09 Silicon Laboratories, Inc. Serial device daisy chaining method and apparatus
JP2003186579A (ja) * 2001-12-19 2003-07-04 Toshiba Corp 電子機器および電子機器の動作制御方法
ITTO20020118A1 (it) 2002-02-08 2003-08-08 St Microelectronics Srl Dispositivo integrante una matrice di memoria non volatile e una matrice di memoria volatile.
JP2003256269A (ja) 2002-02-27 2003-09-10 Matsushita Electric Ind Co Ltd 不揮発性記憶装置の制御方法及びメモリ装置
US7073022B2 (en) 2002-05-23 2006-07-04 International Business Machines Corporation Serial interface for a data storage array
KR101051506B1 (ko) * 2002-09-30 2011-07-22 텔레폰악티에볼라겟엘엠에릭슨(펍) 스케일러블 멀티채널 메모리 액세스를 위한 방법 및 메모리제어기
CN100339823C (zh) * 2002-10-08 2007-09-26 松下电器产业株式会社 程序更新方法和终端设备
US7032039B2 (en) 2002-10-30 2006-04-18 Atmel Corporation Method for identification of SPI compatible serial memory devices
US7613880B2 (en) * 2002-11-28 2009-11-03 Renesas Technology Corp. Memory module, memory system, and information device
US7308524B2 (en) 2003-01-13 2007-12-11 Silicon Pipe, Inc Memory chain
US6775184B1 (en) 2003-01-21 2004-08-10 Nexflash Technologies, Inc. Nonvolatile memory integrated circuit having volatile utility and buffer memories, and method of operation thereof
US20040193782A1 (en) * 2003-03-26 2004-09-30 David Bordui Nonvolatile intelligent flash cache memory
EP1821312B1 (en) * 2003-06-27 2009-06-17 Fujitsu Microelectronics Limited Data transfer method and system including a volatile and a non-volatile memory
US20050132128A1 (en) * 2003-12-15 2005-06-16 Jin-Yub Lee Flash memory device and flash memory system including buffer memory
US7031221B2 (en) 2003-12-30 2006-04-18 Intel Corporation Fixed phase clock and strobe signals in daisy chained chips
JP4628684B2 (ja) 2004-02-16 2011-02-09 三菱電機株式会社 データ送受信装置及び電子証明書発行方法
US7269708B2 (en) * 2004-04-20 2007-09-11 Rambus Inc. Memory controller for non-homogenous memory system
US6950325B1 (en) 2004-10-07 2005-09-27 Winbond Electronics Corporation Cascade-connected ROM
KR100578143B1 (ko) * 2004-12-21 2006-05-10 삼성전자주식회사 버퍼 메모리에 저장된 데이터를 무효화시키는 스킴을 갖는저장 시스템 및 그것을 포함한 컴퓨팅 시스템
KR100626393B1 (ko) 2005-04-07 2006-09-20 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 멀티-페이지 카피백 방법
EP1712985A1 (en) * 2005-04-15 2006-10-18 Deutsche Thomson-Brandt Gmbh Method and system for storing logical data blocks into flash-blocks in multiple non-volatile memories which are connected to at least one common data I/O bus
KR101257848B1 (ko) * 2005-07-13 2013-04-24 삼성전자주식회사 복합 메모리를 구비하는 데이터 저장 시스템 및 그 동작방법
US20070076502A1 (en) 2005-09-30 2007-04-05 Pyeon Hong B Daisy chain cascading devices
US7652922B2 (en) 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
US7516267B2 (en) * 2005-11-03 2009-04-07 Intel Corporation Recovering from a non-volatile memory failure
CN100507886C (zh) * 2005-12-22 2009-07-01 北京中星微电子有限公司 一种对非易失性存储器进行直接存储访问的方法及其装置
JP2007206799A (ja) * 2006-01-31 2007-08-16 Toshiba Corp データ転送装置、情報記録再生装置およびデータ転送方法
US7685393B2 (en) * 2006-06-30 2010-03-23 Mosaid Technologies Incorporated Synchronous memory read data capture
US7539811B2 (en) * 2006-10-05 2009-05-26 Unity Semiconductor Corporation Scaleable memory systems using third dimension memory
US7508724B2 (en) * 2006-11-30 2009-03-24 Mosaid Technologies Incorporated Circuit and method for testing multi-device systems
US7554855B2 (en) * 2006-12-20 2009-06-30 Mosaid Technologies Incorporated Hybrid solid-state memory system having volatile and non-volatile memory
KR100909965B1 (ko) * 2007-05-23 2009-07-29 삼성전자주식회사 버스를 공유하는 휘발성 메모리 및 불휘발성 메모리를구비하는 반도체 메모리 시스템 및 불휘발성 메모리의 동작제어 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299616A (ja) * 1992-04-16 1993-11-12 Hitachi Ltd 半導体記憶装置
JPH06124175A (ja) * 1992-08-28 1994-05-06 Sharp Corp 半導体ディスク装置
JPH0877066A (ja) * 1994-08-31 1996-03-22 Tdk Corp フラッシュメモリコントローラ
JPH08129509A (ja) * 1994-11-01 1996-05-21 Canon Inc メモリ制御装置及び方法
JP2001510612A (ja) * 1996-12-31 2001-07-31 インテル・コーポレーション 揮発性メモリ・アレイと不揮発性メモリ・アレイを結合するための方法および装置
JP2001051896A (ja) * 1999-08-04 2001-02-23 Hitachi Ltd 記憶装置
JP2002202912A (ja) * 2000-10-26 2002-07-19 Matsushita Electric Ind Co Ltd 記録装置、記録制御方法、及びプログラム
JP2004348342A (ja) * 2003-05-21 2004-12-09 Toshiba Corp Ｉｃカードとｉｃカードの処理方法
JP2007334863A (ja) * 2006-06-12 2007-12-27 Samsung Electronics Co Ltd フラッシュメモリシステム、そのプログラムのためのホストシステム及びプログラム方法

Also Published As

Publication number Publication date
EP2100306A1 (en) 2009-09-16
CN103558993A (zh) 2014-02-05
US8670262B2 (en) 2014-03-11
CA2669690A1 (en) 2008-06-26
US20090279366A1 (en) 2009-11-12
KR20130005305A (ko) 2013-01-15
TW200841352A (en) 2008-10-16
WO2008074140A1 (en) 2008-06-26
US20140185379A1 (en) 2014-07-03
TW201517051A (zh) 2015-05-01
CN101563729B (zh) 2013-09-25
JP5619423B2 (ja) 2014-11-05
US20110153973A1 (en) 2011-06-23
US7554855B2 (en) 2009-06-30
US7924635B2 (en) 2011-04-12
JP2013200889A (ja) 2013-10-03
TWI476780B (zh) 2015-03-11
KR20090102767A (ko) 2009-09-30
KR101495928B1 (ko) 2015-02-25
CN101563729A (zh) 2009-10-21
EP2100306A4 (en) 2010-03-10
JP2010514017A (ja) 2010-04-30
JP2013061997A (ja) 2013-04-04
KR101495975B1 (ko) 2015-02-26
US20080155185A1 (en) 2008-06-26

Similar Documents

Publication Publication Date Title
JP5619423B2 (ja) 揮発性メモリおよび不揮発性メモリを有するハイブリッド固体メモリシステム
US11055230B2 (en) Logical to physical mapping
US9208079B2 (en) Solid state memory (SSM), computer system including an SSM, and method of operating an SSM
US10915475B2 (en) Methods and apparatus for variable size logical page management based on hot and cold data
US8041884B2 (en) Controller for non-volatile memories and methods of operating the memory controller
US10572391B2 (en) Methods and apparatus for implementing a logical to physical address mapping in a solid state drive
US6366977B1 (en) Semiconductor storage device employing cluster unit data transfer scheme and data management method thereof
CN110955384B (zh) 数据储存装置以及非挥发式存储器控制方法
US20050015557A1 (en) Nonvolatile memory unit with specific cache
US20190012114A1 (en) Buffer Management in a Data Storage Device
US20100241788A1 (en) Flash memory writing mtheod and stroage system and controller using the same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160809

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170307