KR100909965B1 - 버스를 공유하는 휘발성 메모리 및 불휘발성 메모리를구비하는 반도체 메모리 시스템 및 불휘발성 메모리의 동작제어 방법 - Google Patents

버스를 공유하는 휘발성 메모리 및 불휘발성 메모리를구비하는 반도체 메모리 시스템 및 불휘발성 메모리의 동작제어 방법 Download PDF

Info

Publication number
KR100909965B1
KR100909965B1 KR1020070050258A KR20070050258A KR100909965B1 KR 100909965 B1 KR100909965 B1 KR 100909965B1 KR 1020070050258 A KR1020070050258 A KR 1020070050258A KR 20070050258 A KR20070050258 A KR 20070050258A KR 100909965 B1 KR100909965 B1 KR 100909965B1
Authority
KR
South Korea
Prior art keywords
memory
mode
nonvolatile memory
read
write
Prior art date
Application number
KR1020070050258A
Other languages
English (en)
Other versions
KR20080103229A (ko
Inventor
서희권
손한구
김세진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070050258A priority Critical patent/KR100909965B1/ko
Priority to US12/078,422 priority patent/US7764551B2/en
Priority to TW97112668A priority patent/TWI472915B/zh
Priority to CN2008100953276A priority patent/CN101312068B/zh
Priority to DE102008025356A priority patent/DE102008025356A1/de
Publication of KR20080103229A publication Critical patent/KR20080103229A/ko
Application granted granted Critical
Publication of KR100909965B1 publication Critical patent/KR100909965B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Abstract

버스를 공유하는 휘발성 메모리 및 불휘발성 메모리를 구비하는 반도체 메모리 시스템 및 불휘발성 메모리의 동작 제어 방법이 개시된다. 상기 반도체 메모리 시스템은 버스(bus)를 공유하는 휘발성 메모리 및 불휘발성 메모리를 구비하는 반도체 메모리 시스템에 있어서, 메모리 셀 어레이에서 리드할 데이터 또는 상기 메모리 셀 어레이에 라이트할 데이터를 임시로 저장하는 버퍼 메모리 및 내부 컨트롤러를 구비하는 불휘발성 메모리 및 리드 모드 및 라이트 모드 중 상기 불휘발성 메모리에서 적용될 모드에 대응하는 제어 신호에 응답하여, 모드 신호를 상기 불휘발성 메모리로 전송하는 메모리 컨트롤러를 구비하고, 상기 내부 컨트롤러는 상기 모드 신호에 응답하여, 상기 리드 모드가 적용될 경우 상기 버퍼 메모리에 상기 리드할 데이터를 저장하도록 제어하고, 상기 라이트 모드가 적용될 경우 라이트 명령이 전송될 때까지 상기 버퍼 메모리가 대기하도록 제어하는 것을 특징으로 한다. 상기 반도체 메모리 시스템 및 불휘발성 메모리의 동작 제어 방법은 불필요한 시간 및 불필요한 전류의 사용을 감소시킬 수 있는 장점이 있다.

Description

버스를 공유하는 휘발성 메모리 및 불휘발성 메모리를 구비하는 반도체 메모리 시스템 및 불휘발성 메모리의 동작 제어 방법{Semiconductor memory system having volatile memory and non-volatile memory of using common bus and method for controlling operation of non-volatile memory}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 시스템의 블록도이다.
도 2는 도 1의 반도체 메모리 시스템의 신호의 흐름을 도시한 블록도이다.
도 3은 휘발성 메모리 및 비휘발성 메모리에서 동작 명령에 따라 사용되는 어드레스 핀 및 어드레스 비트에 저장되는 데이터를 도시한 테이블이다.
도 4는 DRAM 및 NOR 플래시 메모리에서 명령을 수행하는 단계를 도시한 도면이다.
도 5는 동일한 명령 프로토콜을 가지는 휘발성 메모리 및 불휘발성 메모리의 진리표(truth table)의 일 예를 도시한 도면이다.
도 6은 도 1의 불휘발성 메모리의 동작을 제어하는 방법의 일 실시예에 관한 흐름도이다.
도 7(a)는 도 1의 불휘발성 메모리가 리드 동작을 수행하는 경우 신호의 타 이밍도이다.
도 7(b)는 도 1의 불휘발성 메모리가 라이트 동작을 수행하는 경우 신호의 타이밍도이다.
도 8은 도 1의 불휘발성 메모리의 동작을 제어하는 방법의 다른 일 실시예에 관한 흐름도이다.
본 발명은 반도체 메모리 시스템에 관한 것으로, 특히 버스를 공유하는 휘발성 메모리(volatile memory) 및 불휘발성 메모리(non-volatile memory)를 구비하는 반도체 메모리 시스템 및 불휘발성 메모리의 동작 제어 방법에 관한 것이다.
종래의 일반적인 메모리 시스템은 휘발성 메모리와 불휘발성 메모리를 각각 독립적으로 사용하였기 때문에 휘발성 메모리를 제어하는 메모리 컨트롤러와 불휘발성 메모리를 제어하는 메모리 컨트롤러가 각각 필요하였다. 하지만 최근의 메모리 시스템, 특히 모발일 폰에 사용되는 메모리 시스템은 하이 스피드(high speed) 특성 및 입출력 핀의 개수의 감소를 위하여 휘발성 메모리와 불휘발성 메모리의 버스(bus)를 공유하는 반도체 메모리 시스템이 개발되고 있다.
미국등록특허 6,266,282(2001. 7. 24)에는 휘발성 메모리와 불휘발성 메모리가 버스를 공유하는 반도체 메모리 시스템이 개시되어 있다.
일반적으로 불휘발성 메모리 중 NOR 플래시 메모리는 하나의 워드라인을 선 택하기 위해 DRAM보다 더 많은 로우 어드레스(row address)가 필요하다. 그러므로, DRAM에서는 워드라인을 선택하기 위하여 한번의 액티브(active) 명령을 수행하지만, NOR 플래시 메모리에서는 두번의 액티브 명령을 수행한다.
또한, 상기 NOR 플래시 메모리는 상기 DRAM과 달리 버퍼 메모리를 이용하여 메모리 셀 어레이의 리드 또는 라이트 동작을 수행한다. 예를 들어, 플래시 메모리에 데이터를 라이트하는 경우, 저장하고자 하는 데이터는 직접 상기 플래시 메모리에 라이트 되는 것이 아니고, 버퍼 메모리에 먼저 저장된다. 그리고, 상기 버퍼 메모리에 일정량의 데이터가 저장되거나 확정된 라이트 명령이 인가되면, 저장된 데이터를 상기 플래시 메모리 셀 어레이에 라이트한다. 마찬가지로, 상기 NOR 플래시 메모리의 데이터를 리드 하는 경우에도, 상기 플래시 메모리 셀 어레이에서 리드하여 일단 버퍼 메모리에 저장한다. 그리고, 상기 버퍼 메모리에 일정량의 데이터가 저장되거나 확정된 리드명령이 인가되면, 저장된 데이터를 플래시 메모리 외부로 출력한다. 상기 리드 동작에서 상기 플래시 메모리 셀 어레이에 저장된 데이터를 리드하여 상기 버퍼 메모리에 임시로 저장하는 동작을 센싱 동작이라 한다.
종래의 경우 액티브(active) 명령이 인가된 후 상기 센싱 동작을 수행하는 시간, 즉 센싱 시간이 리드 동작뿐 아니라 라이트 동작을 하는 경우에도 소요되었다. 상기 플래시 메모리는 액티브 명령이 인가된 후 리드 동작을 수행할 것인지 라이트 동작을 수행할 것인지 모르기 때문에 상기 액티브 명령이 인가된 후 상기 센싱 시간동안 해당하는 어드레스에 대하여 센싱 동작을 수행하였다. 상기 센싱 시간이 경과한 후 리드 동작을 수행하는 경우에는 문제가 되지 않는다. 그러나, 상기 센싱 시간이 경과한 후 라이트 동작을 수행하는 경우에는 불필요한 센싱 시간을 소모하고 불필요한 전류를 사용하는 문제점이 발생한다. 라이트 동작을 수행하는 경우에는 상기 센싱 동작을 수행할 필요 없이 상기 버퍼 메모리에 라이트 할 데이터를 저장하면 되기 때문이다.
본 발명이 이루고자하는 기술적 과제는 휘발성 메모리와 불휘발성 메모리의 버스(bus)를 공유하는 반도체 메모리 시스템에 있어서, 상기 불휘발성 메모리가 앞으로 리드 동작을 수행할 것인지 라이트 동작을 수행할 것인지에 따라 상기 불휘발성 메모리를 다르게 제어함으로써 불필요한 시간 및 불필요한 전류의 사용을 감소하는 반도체 메모리 시스템을 제공하는데 있다.
본 발명이 이루고자하는 다른 기술적 과제는 상기 반도체 메모리 시스템의 불휘발성 메모리 동작을 제어하는 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 반도체 메모리 시스템은 버스(bus)를 공유하는 휘발성 메모리 및 불휘발성 메모리를 구비하는 반도체 메모리 시스템에 있어서, 버퍼 메모리 및 내부 컨트롤러를 구비하는 불휘발성 메모리 및 메모리 컨트롤러를 구비한다. 상기 불휘발성 메모리는 메모리 셀 어레이에서 리드할 데이터 또는 상기 메모리 셀 어레이에 라이트할 데이터를 임시로 저장하는 버퍼 메모리 및 내부 컨트롤러를 구비한다. 상기 메모리 컨트롤러는 리드 모드 및 라이트 모드 중 상기 불휘발성 메모리에서 적용될 모드에 대응하는 제어 신호에 응답하여, 모드 신호를 상기 불휘발성 메모리로 전송한다. 상기 내부 컨트롤러는 상기 모드 신호에 응답하여, 상기 리드 모드가 적용될 경우 상기 버퍼 메모리에 상기 리드할 데이터를 저장하도록 제어하고, 상기 라이트 모드가 적용될 경우 라이트 명령이 전송될 때까지 상기 버퍼 메모리가 대기하도록 제어한다.
상기 메모리 컨트롤러는 상기 제어 신호에 응답하여 상기 모드 신호를 상기 불휘발성 메모리의 여분의 어드레스 핀을 통하여 전송하는 것이 바람직하다.
상기 모드 신호는 상기 적용될 모드에 대응하여 다른 논리 상태를 가지고 상기 여분의 어드레스 핀에 대응하는 어드레스 비트에 저장되고, 상기 내부 컨트롤러는 상기 어드레스 비트에 저장된 모드 신호의 논리 상태에 대응하여 상기 버퍼 메모리를 제어하는 것이 바람직하다.
상기 모드 신호는 상기 리드 모드 및 상기 라이트 모드 중 상기 불휘발성 메모리에서 적용될 모드에 대응하는 신호인 것이 바람직하다.
상기 메모리 컨트롤러는 상기 제어 신호에 응답하여, 상기 리드 모드가 적용될 경우 상기 제 1 버퍼 메모리에 상기 리드할 데이터를 저장하는 제 1 구간이 경과한 후 상기 불휘발성 메모리로 리드 명령을 전송하고, 상기 라이트 모드가 적용될 경우 상기 제 2 버퍼 메모리에 라이트 하기 위해 대기하는 제 2 구간이 경과한 후 상기 불휘발성 메모리로 라이트 명령을 전송하는 것이 바람직하고, 상기 제 2 구간은 상기 제 1 구간보다 작은 것이 바람직하다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 메모리 시스템은 버스(bus)를 공유하는 휘발성 메모리 및 불휘발성 메모리를 구비하는 반도체 메모리 시스템에 있어서, 버퍼 메모리 및 내부 컨트롤러를 구비하는 불휘발성 메모리 및 메모리 컨트롤러를 구비한다. 상기 불휘발성 메모리는 메모리 셀 어레이에서 리드할 데이터 또는 상기 메모리 셀 어레이에 라이트할 데이터를 임시로 저장하는 버퍼 메모리 및 내부 컨트롤러를 구비한다. 상기 메모리 컨트롤러는 리드 모드 및 라이트 모드 중 상기 불휘발성 메모리에서 적용될 모드에 대응하는 제어 신호에 응답하여, MRS 명령을 상기 불휘발성 메모리로 전송한다. 상기 내부 컨트롤러는 상기 MRS 명령에 응답하여, 상기 리드 모드가 적용될 경우 상기 버퍼 메모리에 상기 리드할 데이터를 저장하도록 제어하고, 상기 라이트 모드가 적용될 경우 라이트 명령이 전송될 때까지 상기 버퍼 메모리가 대기하도록 제어한다.
상기 MRS 명령은 상기 리드 모드 및 상기 라이트 모드 중 상기 불휘발성 메모리에서 적용될 모드에 대응하는 신호인 것이 바람직하다.
상기 메모리 컨트롤러는 상기 MRS 명령에 응답하여 적용되고 있는 모드가 종료 할 경우 상기 MRS 명령을 상기 불휘발성 메모리로 전송하는 것이 바람직하다.
상기 메모리 컨트롤러는 상기 제어 신호에 응답하여, 상기 리드 모드가 적용될 경우 상기 제 1 버퍼 메모리에 상기 리드할 데이터를 저장하는 제 1 구간이 경과한 후 상기 불휘발성 메모리로 리드 명령을 전송하고, 상기 라이트 모드가 적용될 경우 상기 제 2 버퍼 메모리에 라이트 하기 위해 대기하는 제 2 구간이 경과한 후 상기 불휘발성 메모리로 라이트 명령을 전송하는 것이 바람직하고, 상기 제 2 구간은 상기 제 1 구간보다 작은 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 불휘발성 메모리의 동작 제어 방법은 버스(bus)를 공유하는 휘발성 메모리 및 불휘발성 메모리를 구비하는 반도체 메모리 시스템에서 메모리 셀 어레이 및 상기 메모리 셀 어레이에서 리드할 데이터 또는 상기 메모리 셀 어레이에 라이트할 데이터를 임시로 저장하는 버퍼 메모리를 구비하는 불휘발성 메모리의 동작 제어 방법에 있어서, 리드 모드 및 라이트 모드 중 상기 불휘발성 메모리에서 적용될 모드에 대응하는 제어 신호에 응답하여, 모드 신호를 상기 불휘발성 메모리로 전송하는 단계, 상기 모드 신호에 응답하여, 상기 불휘발성 메모리에 상기 리드 모드 및 상기 라이트 모드 중 어느 모드가 적용될 것인지 판단하는 단계, 상기 리드 모드가 적용될 경우, 상기 버퍼 메모리에 상기 리드할 데이터를 저장하도록 제어하는 단계 및 상기 라이트 모드가 적용될 경우, 라이트 명령이 전송될 때까지 상기 버퍼 메모리가 대기하도록 제어하는 단계를 구비하는 것을 특징으로 한다.
상기 전송하는 단계는 상기 제어 신호에 응답하여 상기 불휘발성 메모리의 여분의 어드레스 핀을 통하여 전송하는 단계인 것이 바람직하다.
상기 불휘발성 메모리의 동작 제어 방법은 상기 적용될 모드에 따라 다른 논리 상태를 가지는 상기 전송된 모드 신호를 상기 여분의 어드레스 핀에 대응하는 어드레스 비트에 저장하는 단계를 더 구비하는 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 불휘발성 메모리의 동작 제어 방법은 버스(bus)를 공유하는 휘발성 메모리 및 불휘발성 메모리를 구비하는 반도체 메모리 시스템에서 메모리 셀 어레이 및 상기 메모리 셀 어레이에서 리드할 데이터 또는 상기 메모리 셀 어레이에 라이트할 데이터를 임시로 저장하는 버퍼 메모리를 구비하는 불휘발성 메모리의 동작 제어 방법에 있어서, 리드 모드 및 라이트 모드 중 상기 불휘발성 메모리에서 적용될 모드에 대응하는 제어 신호에 응답하여, MRS 명령을 상기 불휘발성 메모리로 전송할 것인지 판단하는 단계, 상기 MRS 명령의 전송 여부에 대응하여 상기 리드 모드가 적용될 경우, 상기 버퍼 메모리에 상기 리드할 데이터를 저장하도록 제어하는 단계 및 상기 MRS 명령의 전송 여부에 대응하여 상기 라이트 모드가 적용될 경우, 라이트 명령이 전송될 때까지 상기 버퍼 메모리가 대기하도록 제어하는 단계를 구비하는 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 시스템(100)의 블록도이다.
도 1을 참조하면, 반도체 메모리 시스템(100)은 휘발성 메모리(110), 불휘발성 메모리(120) 및 메모리 컨트롤러(150)를 구비할 수 있다. 휘발성 메모리(110) 및 불휘발성 메모리(120)는 버스(bus)를 공유한다. 즉, 휘발성 메모리(110) 및 불휘발성 메모리(120)는 어드레스 신호 및 데이터 라인 등을 공유하며 메모리 컨트롤러(150)에 연결된다.
휘발성 메모리로는 DRAM(Dynamic Random Access Memory) 및 SRAM(Static Random Access Memory) 등이 있다. 또한, 불휘발성 메모리로는 MROM(Mask Read-Only Memory), PROM(Programmable Read-Only Memory), EPROM(Erasable Programmable Read-Only Memory) 및 EEPROM(Electrically Erasable Programmable Read-Only Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory) 및 MRAM(Magnetic Random Access Memory) 등이 있다. 특히, 플래시 EEPROM(이하 '플래시 메모리(Flash Memory)'라 한다)에는 NAND 타입의 NAND 플래시 메모리 및 NOR 타입의 NOR 플래시 메모리가 있다.
반도체 메모리 시스템(100)은 하나의 메모리 컨트롤러(150)를 구비함으로써, 휘발성 메모리(110) 또는 불휘발성 메모리(120)를 모두 제어할 수 있다. 메모리 컨트롤러(150)는 칩 선택 신호(CS_0, CS_1)를 휘발성 메모리(110) 또는 불휘발성 메모리(120)로 전송함으로써 제어할 메모리를 선택한다. 또한, 메모리 컨트롤러(150)는 제어 신호(CON)에 응답하여 휘발성 메모리(110) 또는 불휘발성 메모리(120)의 동작을 제어하는 명령을 휘발성 메모리(110) 또는 불휘발성 메모리(120)에 전송한다. 즉, 메모리 컨트롤러(150)는 제어 신호(CON)에 응답하여, 휘발성 메모리(110) 또는 불휘발성 메모리(120)에서 앞으로 리드 모드 및 라이트 모드 중 어느 모드가 적용될 것인지에 대한 정보 및 동작 명령 등을 전송한다. 이하에서, 상기 리드 모드는 휘발성 메모리(110) 또는 불휘발성 메모리(120)가 리드 동작을 수행하는 모드를 의미하고, 상기 라이트 모드는 휘발성 메모리(110) 또는 불휘발성 메모리(120)가 라이트 동작을 수행하는 모드를 의미한다.
도 2는 도 1의 반도체 메모리 시스템(100)의 신호의 흐름을 도시한 블록도이 다.
도 2를 참조하면, 불휘발성 메모리(120)는 메모리 셀 어레이(210), 버퍼 메모리(220, 230) 및 내부 컨트롤러(250)를 구비한다. 버퍼 메모리(220, 230)는 메모리 셀 어레이(210)에서 리드되는 데이터 또는 메모리 셀 어레이(210)로 라이트 할 데이터를 임시로 저장한다. 이하에서, 제 1 버퍼 메모리(220)는 상기 리드 할 데이터를 저장하고, 제 2 버퍼 메모리(230)는 상기 라이트 할 데이터를 저장한다고 가정한다. 제 1 버퍼 메모리(220) 및 제 2 버퍼 메모리(230)는 하나의 버퍼 메모리로 구성될 수도 있다.
내부 컨트롤러(250)는 메모리 컨트롤러(150)에서 수신되는 모드 신호(MODE), 어드레스 신호(ADDR) 및 동작 명령(CMD)에 응답하여 제 1 버퍼 메모리(220), 제 2 버퍼 메모리(230) 및 메모리 셀 어레이(210)에서의 리드 동작 및 라이트 동작을 제어한다.
메모리 컨트롤러(150)는 마이크로 프로세서(160)로부터 수신한 제어 신호(CON)에 응답하여 공유 버스를 통해 휘발성 메모리(110) 및 불휘발성 메모리(120)에 리드 또는 라이트 명령을 인가한다. 또한, 메모리 컨트롤러(150)는 칩 선택 신호들(CS_0, CS_1) 중 하나의 칩 선택 신호를 활성화하여 두 개의 메모리(110, 120) 중 하나의 메모리를 선택하고, 상기 선택된 메모리는 상기 리드 또는 라이트 명령을 유효한 명령으로 받아들인다.
제어 신호(CON)는 상기 리드 모드 및 상기 라이트 모드 중 휘발성 메모리(110) 또는 불휘발성 메모리(120)에서 적용될 모드에 대응하는 신호이다. 제어 신호(CON)는 상기 리드 모드가 적용될 경우 제 1 논리 상태를 가지고, 상기 라이트 모드가 적용될 경우 제 2 논리 상태를 가지는 것이 바람직하다. 이하에서, 제 1 논리 상태는 논리 로우 상태를 의미하고, 제 2 논리 상태는 논리 하이 상태를 의미한다. 다만, 상기 제 1 논리 상태와 상기 제 2 논리 상태가 상기와 반대의 논리 상태를 가져도 본 발명과 동일한 효과를 얻을 수 있음은 당업자에게 자명한 사항이다. 즉, 제어 신호(CON)는 상기 리드 모드가 적용될 경우 및 상기 라이트 모드가 적용될 경우에 각각 다른 논리 상태를 가지면 본 발명과 동일한 효과를 얻을 수 있다.
모드 신호(MODE)는 상기 리드 모드 및 상기 라이트 모드 중 휘발성 메모리(110) 또는 불휘발성 메모리(120)에서 적용될 모드에 대응하는 신호이다. 모드 신호(MODE)는 상기 리드 모드가 적용될 경우 제 1 논리 상태를 가지고, 상기 라이트 모드가 적용될 경우 제 2 논리 상태를 가지는 것이 바람직하다. 제어 신호(CON)와 마찬가지로 상기 제 1 논리 상태와 상기 제 2 논리 상태가 상기와 반대의 논리 상태를 가져도 본 발명과 동일한 효과를 얻을 수 있음은 당업자에게 자명한 사항이다.
동작 명령(CMD)은 일반적으로 메모리 컨트롤러(150)에서 메모리로 전송하는 명령을 의미한다. 예를 들어, 불휘발성 메모리(120)로 전송하는 명령으로 프리 액티브(pre-active) 명령, 액티브(active) 명령, 리드(read) 명령 및 라이트(write) 명령 등이 있다.
메모리 컨트롤러(150)는 제어 신호(CON)에 응답하여, 상기 리드 모드가 적용될 경우 제 1 버퍼 메모리(220)에 리드할 데이터를 저장하는 제 1 구간이 경과한 후 불휘발성 메모리(120)로 상기 리드 명령을 전송한다. 또한, 메모리 컨트롤러(150)는 제어 신호(CON)에 응답하여, 상기 라이트 모드가 적용될 경우 제 2 버퍼 메모리(230)에 라이트 하기 위해 대기하는 제 2 구간이 경과한 후 불휘발성 메모리(120)로 상기 라이트 명령을 전송한다. 상기 제 2 구간은 상기 제 1 구간보다 작은 것이 바람직하다. 메모리 컨트롤러(150)의 상기 동작에 관하여는 도 7(a) 및 도 7(b)에서 보다 상세히 설명한다.
불휘발성 메모리(120)는 모드 신호(MODE)에 응답하여 앞으로 상기 리드 모드 및 상기 라이트 모드 중 어느 모드가 적용될 것인지를 알 수 있다. 내부 컨트롤러(250)는 모드 신호(MODE)에 응답하여 상기 리드 모드 및 상기 라이트 모드 중 어느 모드가 적용될 것인지에 따라 제 1 버퍼 메모리(220), 제 2 버퍼 메모리(230) 및 메모리 셀 어레이(210)를 다른 방식으로 제어한다.
모드 신호(MODE)에 응답하여 불휘발성 메모리(120)에서 앞으로 상기 리드 모드가 적용될 것으로 판단된 경우, 내부 컨트롤러(250)는 제 1 버퍼 메모리(220)에 상기 리드 할 데이터를 저장한다. 즉, 내부 컨트롤러(250)는 메모리 셀 어레이(210)의 해당하는 어드레스에 저장된 데이터를 리드하여 센싱(sensing) 동작을 수행하도록 제어한다. 상기 센싱 동작이란 리드 동작을 수행하기 위하여 메모리 셀 어레이(210)의 해당하는 어드레스에 저장된 데이터를 리드하여 버퍼 메모리(220)에 임시로 저장하는 동작을 의미한다. 그리고, 제 1 버퍼 메모리(220)에 일정량의 데이터가 저장되거나 확정된 리드 명령이 인가되면, 메모리 컨트롤러(150)는 동작 명령(CMD) 중 상기 리드 명령을 불휘발성 메모리(120)로 전송하여 제 1 버퍼 메모 리(220)에 저장된 데이터를 불휘발성 메모리(120) 외부로 출력한다.
모드 신호(MODE)에 응답하여 불휘발성 메모리(120)에서 앞으로 상기 라이트 모드가 적용될 것으로 판단된 경우, 내부 컨트롤러(250)는 제 2 버퍼 메모리(230)에 상기 라이트 할 데이터를 저장한다. 즉, 내부 컨트롤러(250)는 상기 라이트 모드가 적용될 경우 상기 라이트 명령이 인가될 때까지 제 2 버퍼 메모리(230)가 대기하도록 제어하고, 상기 라이트 명령이 인가되면 상기 라이트 할 데이터를 제 2 버퍼 메모리(230)에 임시로 저장하도록 제어한다. 그리고, 제 2 버퍼 메모리(230)에 일정량의 데이터가 저장되거나 확정된 라이트 명령이 인가되면, 상기 제 2 버퍼 메모리(230)에 저장된 데이터를 리드하여 메모리 셀 어레이(210)의 해당하는 어드레스에 저장한다. 상기 라이트 동작을 수행하는 경우에는, 상기 리드 동작과 달리 메모리 셀 어레이(210)에서 리드하여 상기 버퍼 메모리에 저장하는 동작이 필요 없으므로 상기 센싱 동작을 할 필요가 없다.
즉, 본 발명의 실시예에 따른 반도체 메모리 시스템(100)에 있어서, 불휘발성 메모리(120)에 상기 리드 모드가 적용될 것으로 판단된 경우에는 상기 센싱 동작을 수행하고, 상기 라이트 모드가 적용될 것으로 판단된 경우에는 상기 센싱 동작을 수행하지 않는다. 따라서, 불휘발성 메모리(120)에서 앞으로 라이트 동작을 수행할 경우, 불필요한 센싱 동작을 수행하지 않아 불필요한 시간 및 불필요한 전류의 사용을 감소시킬 수 있다.
메모리 컨트롤러(150)가 휘발성 메모리(110) 및 불휘발성 메모리(120)로 상기 리드 모드 및 상기 라이트 모드 중 어느 모드가 적용될 것인지 결정하는 모드 신호(MODE)를 전송하는 방법에 대하여 이하에서 설명한다.
하나의 실시예는, 메모리 컨트롤러(150)가 모드 신호(MODE)를 불휘발성 메모리(120)의 여분의 어드레스 핀(address pin)을 통하여 전송하는 것이다. 모드 신호(MODE)는 상기 리드 모드 및 상기 라이트 모드 중 불휘발성 메모리(120)에서 적용될 모드에 대응하여 다른 논리 상태를 가지고 상기 여분의 어드레스 핀에 대응하는 어드레스 비트에 저장된다. 예를 들어, 상기 리드 모드가 적용될 경우에는 상기 어드레스 비트에는 논리 로우 상태의 데이터가 저장되고, 상기 라이트 모드가 적용될 경우에는 상기 어드레스 비트에는 논리 하이 상태의 데이터가 저장될 수 있다. 그러므로, 불휘발성 메모리(120)는 상기 어드레스 비트에 저장된 모드 신호(MODE)의 논리 상태에 따라 불휘발성 메모리(120)에서 앞으로 상기 리드 모드 및 상기 라이트 모드 중 어느 모드가 적용될 것인지를 알 수 있다.
도 3은 휘발성 메모리(110) 및 비휘발성 메모리(120)에서 동작 명령(CMD)에 따라 사용되는 어드레스 핀 및 어드레스 비트에 저장되는 데이터를 도시한 테이블이다.
도 2 및 도 3을 참조하면, 불휘발성 메모리 중 NOR 플래시 메모리는 휘발성 메모리 중 DRAM에 비하여 로우 어드레스(row address)가 많고 컬럼 어드레스(column address)가 적어 어드레스 비트(address bit)를 할당하기 위하여 두 번의 액티브(active) 명령에 의하여 액티브할 로우 어드레스를 지정한다. 즉, DRAM(110)은 A0 내지 A12의 어드레스 핀을 사용하여 액티브할 로우 어드레스를 지정한다. 그리고, NOR 플래시 메모리(120)는 A0 내지 A7의 어드레스 핀을 사용한 프 리 액티브 명령(PREACTIVE) 및 A0 내지 A12의 어드레스 핀을 사용한 액티브 명령(ACTIVE)에 의하여 액티브할 로우 어드레스를 지정한다. NOR 플래시 메모리(120)의 어드레스 비트에 저장되는 데이터를 살펴보면, 512M(Mega) 비트의 메모리에서 프리 액티브 명령(PREACTIVE)의 경우 A8 내지 A12의 어드레스 핀은 사용하지 않는 것을 알 수 있다. 도 3에서는 상기 사용하지 않는 어드레스 핀들 중 A12 어드레스 핀을 사용하여 모드 신호(MODE)를 전송하는 경우를 도시하였다. 도 3에서 빗금으로 표시된 부분이 모드 신호(MODE)가 저장되는 어드레스 비트이다. 다만, 도 3에서는 A12 어드레스 핀을 사용하는 경우를 예로 들었으나 이는 일 실시예에 불과할 뿐, 현재 사용하지 않는 어드레스 핀들 중 어떤 핀을 사용하여도 본 발명과 동일한 효과를 얻을 수 있음은 당업자에게 자명한 사항이다.
도 3에서는 메모리 컨트롤러(150)가 프리 액티브 명령(PREACTIVE)을 전송할 때 A12 어드레스 핀을 사용하여 모드 신호(MODE)를 전송하는 경우를 도시하고 있다. 그러나, 메모리 컨트롤러(150)는 동작 명령(CMD) 중 액티브 명령(ACTIVE)을 불휘발성 메모리(120)로 전송하기 전까지만 모드 신호(MODE)를 여분의 어드레스 핀을 통하여 전송하면 된다. 불휘발성 메모리(120)는 액티브 명령(ACTIVE)을 전송받기 전까지 앞으로 상기 리드 모드가 적용될 것인지 상기 라이트 모드가 적용될 것인지를 알아야 상기 센싱 동작을 수행할 것인지를 판단할 수 있기 때문이다.
도 4는 DRAM 및 NOR 플래시 메모리에서 명령을 수행하는 단계를 도시한 도면이다.
본 발명에서 휘발성 메모리와 불휘발성 메모리가 하나의 공통 버스를 이용하 여 동작하는 경우에는 서로 다른 메모리의 동작 특성상 서로 다른 메모리를 제어하기 위하여 공통의 명령 프로토콜(protocol)이 필요하다. 도 4를 참조하면, 주지된 바와 같이 휘발성 메모리 중 DRAM은 액티브 명령(ACT) 후 컬럼(column)을 액세스 하기 위한 소정의 시간(tRCD)이 경과하고 리드 명령(READ) 또는 라이트 명령(WRITE)을 수행한다. 그리고, 이후에 프리 차지 명령(PRECHARGE)을 수행한다. 그러나, 불휘발성 메모리 중 NOR 플래시 메모리는 그 특성상 상기 프리 차지 명령을 수행할 필요가 없고, 앞서 설명한 바와 같이 로우 어드레스를 지정하기 위하여 두 번의 액티브 명령이 필요하다. 따라서, NOR 플래시 메모리는 DRAM의 프리 차지 명령 대신 프리 액티브 명령(PREACTIVE)을 수행하고 이후에 액티브 명령(ACT) 및 리드 명령(READ) 또는 라이트 명령(WRITE)을 수행함으로써 상기 DRAM과 동일한 명령 프로토콜(protocol)을 가지게 된다.
도 5는 동일한 명령 프로토콜을 가지는 휘발성 메모리 및 불휘발성 메모리의 진리표(truth table)의 일 예를 도시한 도면이다.
도 5를 참조하면, 액티브 명령(ACT), 리드 명령(READ) 및 라이트 명령(WRITE)에 있어서 상기 휘발성 메모리 및 상기 불휘발성 메모리는 동일한 명령 프로토콜을 가진다. 또한, 상기 휘발성 메모리에서만 수행되는 명령인 프리차지 명령(PRECHARGE)과 상기 불휘발성 메모리에서만 수행되는 명령인 프리 액티브 명령(PREACTIVE)도 역시 동일한 명령 프로토콜을 가진다. 그러므로, 본 발명의 반도체 메모리 시스템은 동일한 명령 프로토콜로 휘발성 메모리 및 불휘발성 메모리를 모두 제어할 수 있다.
모드 신호(MODE)를 전송하는 방법에 관한 다른 실시예는, 메모리 컨트롤러(150)가 모드 신호(MODE)대신에 현재 사용되지 않는 MRS(Mode Register Set) 명령을 사용하는 것이다. 메모리 컨트롤러(150)는 불휘발성 메모리(120)에서 상기 리드 모드 또는 상기 라이트 모드가 적용될 것인지를 알려주는 MRS 명령을 불휘발성 메모리(120)로 전송한다. 예를 들어, 메모리 컨트롤러(150)는 불휘발성 메모리(120)에 상기 리드 모드가 적용될 경우 상기 MRS 명령을 전송하고, 불휘발성 메모리(120)에 상기 라이트 모드가 적용될 경우 상기 MRS 명령을 전송하지 않음으로써 앞으로 어느 모드가 적용될 것인지를 알려줄 수 있다. 또는, 반대로 메모리 컨트롤러(150)는 불휘발성 메모리(120)에 상기 라이트 모드가 적용될 경우 상기 MRS 명령을 전송하고, 불휘발성 메모리(120)에 상기 리드 모드가 적용될 경우 상기 MRS 명령을 전송하지 않을 수도 있다.
메모리 컨트롤러(150)는 동작 명령(CMD) 중 액티브 명령을 불휘발성 메모리(120)로 전송하기 전에 상기 MRS 명령을 불휘발성 메모리(120)로 전송하는 것이 바람직하다. 그리고, 상기 MRS 명령에 응답하여 현재 적용되고 있는 모드가 종료할 경우 상기 MRS 명령을 불휘발성 메모리(120)로 전송하여 현재 적용되는 모드가 종료함을 알려줄 수 있다. 예를 들어, 임의의 MRS 명령을 사용하여 상기 라이트 모드가 적용될 것이라는 것을 알려준 경우, 상기 라이트 모드가 적용 중에 상기 MRS 명령이 다시 전송되면 상기 라이트 모드가 종료함을 알려준다.
도 6은 도 1의 불휘발성 메모리(120)의 동작을 제어하는 방법의 일 실시예에 관한 흐름도이다.
도 7(a)는 도 1의 불휘발성 메모리(120)가 리드 동작을 수행하는 경우 신호의 타이밍도이다.
도 7(b)는 도 1의 불휘발성 메모리(120)가 라이트 동작을 수행하는 경우 신호의 타이밍도이다.
도 2, 도 3, 도 6, 도 7(a) 및 도 7(b)를 참조하여 불휘발성 메모리(120)가 리드 동작 또는 라이트 동작을 수행하는 경우에 대하여 설명한다. 메모리 컨트롤러(150)는 제어 신호(CON)에 응답하여 모드 신호(MODE)를 불휘발성 메모리(120)로 전송한다(S610 단계). 모드 신호(MODE)를 불휘발성 메모리(120)로 전송하는 방법으로, 모드 신호(MODE)를 불휘발성 메모리(120)의 여분의 어드레스 핀을 통하여 전송하는 방법이 있다. 도 3과 같이 A12 어드레스 핀을 사용하여 모드 신호(MODE)를 전송받는 경우를 살펴보면, 상기 리드 모드인 경우 도 7(a)와 같이 프리 액티브 명령(P-ACT)이 인가될 때 A12 어드레스 핀에 대응하는 어드레스 비트에 저장되는 데이터는 제 1 논리 상태이다. 또한, 상기 라이트 모드인 경우 도 7(b)와 같이 프리 액티브 명령(P-ACT)이 인가될 때 A12 어드레스 핀에 대응하는 어드레스 비트에 저장되는 데이터는 제 2 논리 상태이다. 즉, 상기 여분의 어드레스 핀(A12)에 대응하는 어드레스 비트에 상기 리드 모드 및 상기 라이트 모드 중 어느 모드가 적용될 것인지에 따라 다른 논리 상태를 가지는 데이터가 저장된다.
모드 신호(MODE)에 응답하여, 불휘발성 메모리(120)에 상기 리드 모드 및 상기 라이트 모드 중 어느 모드가 적용될 것인지 판단한다(S620 단계).
상기 판단 결과 상기 리드 모드가 적용될 경우, 내부 컨트롤러(250)는 메모리 셀 어레이(210)에서 제 1 버퍼 메모리(220)로 상기 리드할 데이터를 저장하도록 제어한다(S630 단계). 즉, 상기 리드 모드가 적용되는 경우 도 7(a)를 참조하면, t1 시간에서 액티브 명령(ACT)이 전송된 후 t2 시간에서 리드 명령(READ)이 전송될 때까지의 센싱 동작을 위한 제 1 구간(tRCD)동안, 내부 컨트롤러(250)는 데이터(DQ_0, DQ_1, ...)를 메모리 셀 어레이(210)에서 리드하여 제 1 버퍼 메모리(220)에 저장한다. 메모리 컨트롤러(150)는 액티브 명령(ACT)을 전송하고 상기 센싱 동작을 위한 제 1 구간(tRCD)이 경과한 후, 리드 명령(READ)을 전송한다. 메모리 컨트롤러(150)가 t2 시간에서 리드 명령(READ)을 전송하면, CAS 레이턴시(CL)만큼의 시간이 경과한 후 제 1 버퍼 메모리(220)에 저장된 데이터(DQ_0, DQ_1, ...)가 불휘발성 메모리(120) 외부로 출력된다(S640 단계).
상기 판단 결과 상기 라이트 모드가 적용될 경우, 내부 컨트롤러(250)는 라이트 명령(WRITE)이 전송될 때까지 제 2 버퍼 메모리(230)가 대기하도록 제어한다(S650 단계). 즉, 상기 라이트 모드가 적용되는 경우 도 7(b)를 참조하면, 액티브 명령(ACT)이 전송되는 t1 시간 이후 라이트 명령(WRITE)이 전송되는 t4 시간까지의 제 2 구간(Δt)동안 내부 컨트롤러(250)는 제 2 버퍼 메모리(230)가 대기하도록 제어한다. 즉, 상기 라이트 모드에서, 제 2 구간(Δt)동안 제 2 버퍼 메모리(230)는 상기 센싱 동작을 수행하지 않는다. 메모리 컨트롤러(150)는 액티브 명령(ACT)을 전송하고 제 2 구간(Δt)이 경과한 후, 라이트 명령(WRITE)을 전송한다. 상기 라이트 모드에서는 상기 리드 모드와 달리 상기 센싱 동작을 위한 제 1 구간(tRCD)만큼의 시간이 필요 없으므로, 제 2 구간(Δt)은 제 1 구간(tRCD)보다 작아도 상기 라이트 동작을 정상적으로 수행할 수 있다. 메모리 컨트롤러(150)가 t4 시간에서 라이트 명령(WRITE)을 전송하면, 제 2 버퍼 메모리(230)에 데이터(DQ_0, DQ_1, ...)가 라이트된다(S660 단계).
도 8은 도 1의 불휘발성 메모리(120)의 동작을 제어하는 방법의 다른 일 실시예에 관한 흐름도이다.
도 2, 도 7(a), 도 7(b) 및 도 8을 참조하면, 메모리 컨트롤러(150)는 제어 신호(CON)에 응답하여 MRS 명령을 불휘발성 메모리(120)로 전송할 것인지 판단한다(S810 단계). 불휘발성 메모리(120)는 상기 MRS 명령의 전송 여부에 대응하여 상기 리드 모드 및 상기 라이트 모드 중 어느 모드가 적용될 것인지를 판단한다(S820 단계). 상기 MRS 명령이 상기 라이트 모드가 적용될 것임을 알린다고 가정하면, 메모리 컨트롤러(150)가 상기 MRS 명령을 전송하면 불휘발성 메모리(120)에 앞으로 상기 라이트 모드가 적용될 것으로 판단한다. 상기 MRS 명령을 전송하지 않는 경우, 불휘발성 메모리(120)에 앞으로 상기 리드 모드가 적용될 것으로 판단한다. 반대로, 상기 MRS 명령이 상기 리드 모드가 적용될 것임을 알린다고 가정하면, 상기 MRS 명령이 전송되면 불휘발성 메모리(120)에 앞으로 상기 리드 모드가 적용될 것으로 판단하고, 상기 MRS 명령이 전송되지 않으면 불휘발성 메모리(120)에 앞으로 상기 라이트 모드가 적용될 것으로 판단한다. 또한, 상기 라이트 모드 또는 상기 리드 모드가 적용되고 있는 중에 상기 MRS 명령이 다시 인가되면, 상기 라이트 모드 또는 상기 리드 모드가 종료되는 것으로 판단할 수 있다.
상기 판단 결과에 따라 상기 리드 모드로 판단된 경우 도 6의 S630 단계 및 S640 단계와 동일하게 S830 단계 및 S840 단계를 수행하고, 상기 라이트 모드로 판단된 경우 도 6의 S650 단계 및 S660 단계와 동일하게 S850 단계 및 S860 단계를 수행하므로 이하에서는 설명을 생략한다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 버스를 공유하는 휘발성 메모리 및 불휘발성 메모리를 구비하는 반도체 메모리 시스템 및 불휘발성 메모리의 동작 제어 방법은 불휘발성 메모리가 앞으로 리드 동작을 수행할 것인지 라이트 동작을 수행할 것인지에 따라 상기 불휘발성 메모리를 다르게 제어함으로써 불필요한 시간 및 불필요한 전류의 사용을 감소시킬 수 있는 장점이 있다.

Claims (42)

  1. 버스(bus)를 공유하는 휘발성 메모리 및 불휘발성 메모리를 구비하는 반도체 메모리 시스템에 있어서,
    메모리 셀 어레이에서 리드할 데이터 또는 상기 메모리 셀 어레이에 라이트할 데이터를 임시로 저장하는 버퍼 메모리 및 내부 컨트롤러를 구비하는 불휘발성 메모리; 및
    리드 모드 및 라이트 모드 중 상기 불휘발성 메모리에서 적용될 모드에 대응하는 제어 신호에 응답하여, 모드 신호를 상기 불휘발성 메모리로 전송하는 메모리 컨트롤러를 구비하고,
    상기 내부 컨트롤러는,
    상기 모드 신호에 응답하여, 상기 리드 모드가 적용될 경우 상기 버퍼 메모리에 상기 리드할 데이터를 저장하도록 제어하고, 상기 라이트 모드가 적용될 경우 라이트 명령이 전송될 때까지 상기 버퍼 메모리가 대기하도록 제어하는 것을 특징으로 하는 반도체 메모리 시스템.
  2. 제1항에 있어서, 상기 메모리 컨트롤러는,
    상기 제어 신호에 응답하여, 상기 모드 신호를 상기 불휘발성 메모리의 여분의 어드레스 핀을 통하여 전송하는 것을 특징으로 하는 반도체 메모리 시스템.
  3. 제2항에 있어서, 상기 모드 신호는,
    상기 적용될 모드에 대응하여 다른 논리 상태를 가지고 상기 여분의 어드레스 핀에 대응하는 어드레스 비트에 저장되고,
    상기 내부 컨트롤러는,
    상기 어드레스 비트에 저장된 모드 신호의 논리 상태에 대응하여 상기 버퍼 메모리를 제어하는 것을 특징으로 하는 반도체 메모리 시스템.
  4. 제1항에 있어서, 상기 모드 신호는,
    상기 리드 모드 및 상기 라이트 모드 중 상기 불휘발성 메모리에서 적용될 모드에 대응하는 신호인 것을 특징으로 하는 반도체 메모리 시스템.
  5. 제1항에 있어서, 상기 메모리 컨트롤러는,
    액티브 명령을 상기 불휘발성 메모리로 전송하기 전에 상기 모드 신호를 상기 불휘발성 메모리로 전송하는 것을 특징으로 하는 반도체 메모리 시스템.
  6. 제1항에 있어서, 상기 불휘발성 메모리는,
    상기 리드 할 데이터를 임시로 저장하는 제 1 버퍼 메모리; 및
    상기 라이트 할 데이터를 임시로 저장하는 제 2 버퍼 메모리를 구비하는 것을 특징으로 하는 반도체 메모리 시스템.
  7. 제6항에 있어서, 상기 내부 컨트롤러는,
    상기 리드 모드가 적용될 경우 상기 제 1 버퍼 메모리에 상기 리드할 데이터를 저장하도록 제어하고,
    상기 라이트 모드가 적용될 경우 라이트 명령이 전송될 때까지 상기 제 2 버퍼 메모리가 대기하도록 제어하고, 상기 라이트 명령이 전송되면 상기 라이트할 데이터를 상기 제 2 버퍼 메모리에 저장하도록 제어하는 것을 특징으로 하는 반도체 메모리 시스템.
  8. 제6항에 있어서, 상기 메모리 컨트롤러는,
    상기 제어 신호에 응답하여, 상기 리드 모드가 적용될 경우 상기 제 1 버퍼 메모리에 상기 리드할 데이터를 저장하는 제 1 구간이 경과한 후 상기 불휘발성 메모리로 리드 명령을 전송하고,
    상기 라이트 모드가 적용될 경우 상기 제 2 버퍼 메모리에 라이트 하기 위해 대기하는 제 2 구간이 경과한 후 상기 불휘발성 메모리로 라이트 명령을 전송하는 것을 특징으로 하는 반도체 메모리 시스템.
  9. 제8항에 있어서, 상기 제 2 구간은,
    상기 제 1 구간보다 작은 것을 특징으로 하는 반도체 메모리 시스템.
  10. 제1항에 있어서, 상기 모드 신호는,
    상기 리드 모드가 적용될 경우 제 1 논리 상태이고, 상기 라이트 모드가 적 용될 경우 제 2 논리 상태인 것을 특징으로 하는 반도체 메모리 시스템.
  11. 제1항에 있어서, 상기 제어 신호는,
    상기 리드 모드가 적용될 경우 제 1 논리 상태이고, 상기 라이트 모드가 적용될 경우 제 2 논리 상태인 것을 특징으로 하는 반도체 메모리 시스템.
  12. 제1항에 있어서, 상기 휘발성 메모리는,
    DRAM(Dynamic Random Access Memory) 또는 SRAM(Static Random Access Memory)인 것을 특징으로 하는 반도체 메모리 시스템.
  13. 제1항에 있어서, 상기 불휘발성 메모리는,
    NOR 플래시 메모리(Flash Memory), NAND 플래시 메모리 또는 PRAM(Phase change Random Access Memory)인 것을 특징으로 하는 반도체 메모리 시스템.
  14. 버스(bus)를 공유하는 휘발성 메모리 및 불휘발성 메모리를 구비하는 반도체 메모리 시스템에 있어서,
    메모리 셀 어레이에서 리드할 데이터 또는 상기 메모리 셀 어레이에 라이트할 데이터를 임시로 저장하는 버퍼 메모리 및 내부 컨트롤러를 구비하는 불휘발성 메모리; 및
    리드 모드 및 라이트 모드 중 상기 불휘발성 메모리에서 적용될 모드에 대응하는 제어 신호에 응답하여, MRS 명령을 상기 불휘발성 메모리로 전송하는 메모리 컨트롤러를 구비하고,
    상기 내부 컨트롤러는,
    상기 MRS 명령에 응답하여, 상기 리드 모드가 적용될 경우 상기 버퍼 메모리에 상기 리드할 데이터를 저장하도록 제어하고, 상기 라이트 모드가 적용될 경우 라이트 명령이 전송될 때까지 상기 버퍼 메모리가 대기하도록 제어하는 것을 특징으로 하는 반도체 메모리 시스템.
  15. 제14항에 있어서, 상기 MRS 명령은,
    상기 리드 모드 및 상기 라이트 모드 중 상기 불휘발성 메모리에서 적용될 모드에 대응하는 신호인 것을 특징으로 하는 반도체 메모리 시스템.
  16. 제14항에 있어서, 상기 메모리 컨트롤러는,
    상기 불휘발성 메모리에 상기 리드 모드가 적용될 경우 상기 MRS 명령을 전송하고, 상기 불휘발성 메모리에 상기 라이트 모드가 적용될 경우 상기 MRS 명령을 전송하지 않는 것을 특징으로 하는 반도체 메모리 시스템.
  17. 제14항에 있어서, 상기 메모리 컨트롤러는,
    상기 불휘발성 메모리에 상기 라이트 모드가 적용될 경우 상기 MRS 명령을 전송하고, 상기 불휘발성 메모리에 상기 리드 모드가 적용될 경우 상기 MRS 명령을 전송하지 않는 것을 특징으로 하는 반도체 메모리 시스템.
  18. 제14항에 있어서, 상기 메모리 컨트롤러는,
    상기 MRS 명령에 응답하여 적용되고 있는 모드가 종료할 경우 상기 MRS 명령을 상기 불휘발성 메모리로 전송하는 것을 특징으로 하는 반도체 메모리 시스템.
  19. 제14항에 있어서, 상기 메모리 컨트롤러는,
    액티브 명령을 상기 불휘발성 메모리로 전송하기 전에 상기 MRS 명령을 상기 불휘발성 메모리에 전송하는 것을 특징으로 하는 반도체 메모리 시스템.
  20. 제14항에 있어서, 상기 불휘발성 메모리는,
    상기 리드 할 데이터를 임시로 저장하는 제 1 버퍼 메모리; 및
    상기 라이트 할 데이터를 임시로 저장하는 제 2 버퍼 메모리를 포함하는 것을 특징으로 하는 반도체 메모리 시스템.
  21. 제20항에 있어서, 상기 내부 컨트롤러는,
    상기 리드 모드가 적용될 경우 상기 제 1 버퍼 메모리에 상기 리드할 데이터를 저장하도록 제어하고,
    상기 라이트 모드가 적용될 경우 라이트 명령이 전송될 때까지 상기 제 2 버퍼 메모리가 대기하도록 제어하고, 상기 라이트 명령이 전송되면 상기 라이트할 데이터를 상기 제 2 버퍼 메모리에 저장하도록 제어하는 것을 특징으로 하는 반도체 메모리 시스템.
  22. 제20항에 있어서, 상기 메모리 컨트롤러는,
    상기 제어 신호에 응답하여, 상기 리드 모드가 적용될 경우 상기 제 1 버퍼 메모리에 상기 리드할 데이터를 저장하는 제 1 구간이 경과한 후 상기 불휘발성 메모리로 리드 명령을 전송하고,
    상기 라이트 모드가 적용될 경우 상기 제 2 버퍼 메모리에 라이트 하기 위해 대기하는 제 2 구간이 경과한 후 상기 불휘발성 메모리로 라이트 명령을 전송하는 것을 특징으로 하는 반도체 메모리 시스템.
  23. 제22항에 있어서, 상기 제 2 구간은,
    상기 제 1 구간보다 작은 것을 특징으로 하는 반도체 메모리 시스템.
  24. 제14항에 있어서, 상기 제어 신호는,
    상기 리드 모드가 적용될 경우 제 1 논리 상태이고, 상기 라이트 모드가 적용될 경우 제 2 논리 상태인 것을 특징으로 하는 반도체 메모리 시스템.
  25. 제14항에 있어서, 상기 휘발성 메모리는,
    DRAM(Dynamic Random Access Memory) 또는 SRAM(Static Random Access Memory)인 것을 특징으로 하는 반도체 메모리 시스템.
  26. 제14항에 있어서, 상기 불휘발성 메모리는,
    NOR 플래시 메모리(Flash Memory), NAND 플래시 메모리 또는 PRAM(Phase change Random Access Memory)인 것을 특징으로 하는 반도체 메모리 시스템.
  27. 버스(bus)를 공유하는 휘발성 메모리 및 불휘발성 메모리를 구비하는 반도체 메모리 시스템에서 메모리 셀 어레이 및 상기 메모리 셀 어레이에서 리드할 데이터 또는 상기 메모리 셀 어레이에 라이트할 데이터를 임시로 저장하는 버퍼 메모리를 구비하는 불휘발성 메모리의 동작 제어 방법에 있어서,
    리드 모드 및 라이트 모드 중 상기 불휘발성 메모리에서 적용될 모드에 대응하는 제어 신호에 응답하여, 모드 신호를 상기 불휘발성 메모리로 전송하는 단계;
    상기 모드 신호에 응답하여, 상기 불휘발성 메모리에 상기 리드 모드 및 상기 라이트 모드 중 어느 모드가 적용될 것인지 판단하는 단계;
    상기 리드 모드가 적용될 경우, 상기 버퍼 메모리에 상기 리드할 데이터를 저장하도록 제어하는 단계; 및
    상기 라이트 모드가 적용될 경우, 라이트 명령이 전송될 때까지 상기 버퍼 메모리가 대기하도록 제어하는 단계를 구비하는 것을 특징으로 하는 불휘발성 메모리의 동작 제어 방법.
  28. 제27항에 있어서, 상기 전송하는 단계는,
    상기 제어 신호에 응답하여 상기 불휘발성 메모리의 여분의 어드레스 핀을 통하여 전송하는 단계인 것을 특징으로 하는 불휘발성 메모리의 동작 제어 방법.
  29. 제28항에 있어서, 상기 불휘발성 메모리의 동작 제어 방법은,
    상기 적용될 모드에 따라 다른 논리 상태를 가지는 상기 전송된 모드 신호를 상기 여분의 어드레스 핀에 대응하는 어드레스 비트에 저장하는 단계를 더 구비하는 것을 특징으로 하는 불휘발성 메모리의 동작 제어 방법.
  30. 제29항에 있어서, 상기 판단하는 단계는,
    상기 어드레스 비트에 저장된 모드 신호의 논리 상태에 응답하여 상기 불휘발성 메모리에 리드 모드 및 라이트 모드 중 어느 모드가 적용될 것인지 판단하는 단계인 것을 특징으로 하는 불휘발성 메모리의 동작 제어 방법.
  31. 제27항에 있어서, 상기 모드 신호는,
    상기 리드 모드 및 상기 라이트 모드 중 상기 불휘발성 메모리에서 적용될 모드에 대응하는 신호인 것을 특징으로 하는 불휘발성 메모리의 동작 제어 방법.
  32. 제27항에 있어서, 상기 판단하는 단계는,
    상기 모드 신호가 제 1 논리 상태인 경우 상기 불휘발성 메모리에 상기 리드 모드가 적용될 것이라고 판단하는 단계; 및
    상기 모드 신호가 제 2 논리 상태인 경우 상기 불휘발성 메모리에 상기 라이트 모드가 적용될 것이라고 판단하는 단계를 구비하는 것을 특징으로 하는 불휘발성 메모리의 동작 제어 방법.
  33. 제27항에 있어서, 상기 전송하는 단계는,
    액티브 명령을 상기 불휘발성 메모리로 전송하기 전에 상기 모드 신호를 상기 불휘발성 메모리로 전송하는 단계를 구비하는 것을 특징으로 하는 불휘발성 메모리의 동작 제어 방법.
  34. 제27항에 있어서, 상기 불휘발성 메모리의 동작 제어 방법은,
    상기 제어 신호에 응답하여, 상기 불휘발성 메모리에 상기 리드 모드 및 상기 라이트 모드 중 어느 모드가 적용될 것인지 판단하는 단계;
    상기 리드 모드가 적용될 경우, 상기 버퍼 메모리에 상기 리드할 데이터를 저장하는 제 1 구간이 경과한 후 상기 불휘발성 메모리로 리드 명령을 전송하는 단계; 및
    상기 라이트 모드가 적용될 경우, 상기 버퍼 메모리에 라이트 하기 위해 대기하는 제 2 구간이 경과한 후 상기 불휘발성 메모리로 라이트 명령을 전송하는 단계를 더 구비하는 것을 특징으로 하는 불휘발성 메모리의 동작 제어 방법.
  35. 제34항에 있어서, 상기 제 2 구간은,
    상기 제 1 구간보다 작은 것을 특징으로 하는 불휘발성 메모리의 동작 제어 방법.
  36. 버스(bus)를 공유하는 휘발성 메모리 및 불휘발성 메모리를 구비하는 반도체 메모리 시스템에서 메모리 셀 어레이 및 상기 메모리 셀 어레이에서 리드할 데이터 또는 상기 메모리 셀 어레이에 라이트할 데이터를 임시로 저장하는 버퍼 메모리를 구비하는 불휘발성 메모리의 동작 제어 방법에 있어서,
    리드 모드 및 라이트 모드 중 상기 불휘발성 메모리에서 적용될 모드에 대응하는 제어 신호에 응답하여, MRS 명령을 상기 불휘발성 메모리로 전송할 것인지 판단하는 단계;
    상기 MRS 명령의 전송 여부에 대응하여 상기 리드 모드가 적용될 경우, 상기 버퍼 메모리에 상기 리드할 데이터를 저장하도록 제어하는 단계; 및
    상기 MRS 명령의 전송 여부에 대응하여 상기 라이트 모드가 적용될 경우, 라이트 명령이 전송될 때까지 상기 버퍼 메모리가 대기하도록 제어하는 단계를 구비하는 것을 특징으로 하는 불휘발성 메모리의 동작 제어 방법.
  37. 제36항에 있어서, 상기 불휘발성 메모리의 동작 제어 방법은,
    상기 MRS 명령이 전송된 경우 상기 리드 모드가 적용될 것으로 판단하고, 상기 MRS 명령이 전송되지 않은 경우 상기 라이트 모드가 적용될 것으로 판단하는 단계를 더 구비하는 것을 특징으로 하는 불휘발성 메모리의 동작 제어 방법.
  38. 제36항에 있어서, 상기 불휘발성 메모리의 동작 제어 방법은,
    상기 MRS 명령이 전송된 경우 상기 라이트 모드가 적용될 것으로 판단하고, 상기 MRS 명령이 전송되지 않은 경우 상기 리드 모드가 적용될 것으로 판단하는 단계를 더 구비하는 것을 특징으로 하는 불휘발성 메모리의 동작 제어 방법.
  39. 제36항에 있어서, 상기 불휘발성 메모리의 동작 제어 방법은,
    상기 MRS 명령에 응답하여 적용되고 있는 모드가 종료할 경우 상기 MRS 명령을 상기 불휘발성 메모리로 전송하는 단계를 더 구비하는 것을 특징으로 하는 불휘발성 메모리의 동작 제어 방법.
  40. 제36항에 있어서, 상기 불휘발성 메모리의 동작 제어 방법은,
    상기 판단하는 단계에서 MRS 명령을 상기 불휘발성 메모리로 전송할 것으로 판단한 경우, 액티브 명령을 상기 불휘발성 메모리로 전송하기 전에 상기 MRS 명령을 상기 불휘발성 메모리로 전송하는 단계를 더 구비하는 것을 특징으로 하는 불휘발성 메모리의 동작 제어 방법.
  41. 제36항에 있어서, 상기 불휘발성 메모리의 동작 제어 방법은,
    상기 제어 신호에 응답하여, 상기 불휘발성 메모리에 상기 리드 모드 및 상기 라이트 모드 중 어느 모드가 적용될 것인지 판단하는 단계;
    상기 리드 모드가 적용될 경우, 상기 버퍼 메모리에 상기 리드할 데이터를 저장하는 제 1 구간이 경과한 후 상기 불휘발성 메모리로 리드 명령을 전송하는 단계; 및
    상기 라이트 모드가 적용될 경우, 상기 버퍼 메모리에 라이트 하기 위해 대기하는 제 2 구간이 경과한 후 상기 불휘발성 메모리로 라이트 명령을 전송하는 단계를 더 구비하는 것을 특징으로 하는 불휘발성 메모리의 동작 제어 방법.
  42. 제41항에 있어서, 상기 제 2 구간은,
    상기 제 1 구간보다 작은 것을 특징으로 하는 불휘발성 메모리의 동작 제어 방법.
KR1020070050258A 2007-05-23 2007-05-23 버스를 공유하는 휘발성 메모리 및 불휘발성 메모리를구비하는 반도체 메모리 시스템 및 불휘발성 메모리의 동작제어 방법 KR100909965B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070050258A KR100909965B1 (ko) 2007-05-23 2007-05-23 버스를 공유하는 휘발성 메모리 및 불휘발성 메모리를구비하는 반도체 메모리 시스템 및 불휘발성 메모리의 동작제어 방법
US12/078,422 US7764551B2 (en) 2007-05-23 2008-03-31 Semiconductor memory system having volatile memory and non-volatile memory that share bus, and method of controlling operation of non-volatile memory
TW97112668A TWI472915B (zh) 2007-05-23 2008-04-08 具有共享匯流排之揮發記憶體和非揮發記憶體的半導體記憶體系統以及控制非揮發記憶體之操作的方法
CN2008100953276A CN101312068B (zh) 2007-05-23 2008-04-25 半导体存储器系统及控制其非易失性存储器的操作的方法
DE102008025356A DE102008025356A1 (de) 2007-05-23 2008-05-20 Halbleiterspeichersystem und zugehöriges Verfahren zum Steuern des Betriebs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070050258A KR100909965B1 (ko) 2007-05-23 2007-05-23 버스를 공유하는 휘발성 메모리 및 불휘발성 메모리를구비하는 반도체 메모리 시스템 및 불휘발성 메모리의 동작제어 방법

Publications (2)

Publication Number Publication Date
KR20080103229A KR20080103229A (ko) 2008-11-27
KR100909965B1 true KR100909965B1 (ko) 2009-07-29

Family

ID=39942324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070050258A KR100909965B1 (ko) 2007-05-23 2007-05-23 버스를 공유하는 휘발성 메모리 및 불휘발성 메모리를구비하는 반도체 메모리 시스템 및 불휘발성 메모리의 동작제어 방법

Country Status (5)

Country Link
US (1) US7764551B2 (ko)
KR (1) KR100909965B1 (ko)
CN (1) CN101312068B (ko)
DE (1) DE102008025356A1 (ko)
TW (1) TWI472915B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101331738B1 (ko) * 2010-08-30 2013-11-20 마이크론 테크놀로지, 인크. 비휘발성 메모리를 위한 수정된 판독 동작
US8717810B2 (en) 2011-09-01 2014-05-06 Samsung Electronics Co., Ltd. Phase change memory device and computing system having the same
US9268500B2 (en) 2012-08-27 2016-02-23 Samsung Electronics Co., Ltd. Host device and system including the same

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8015433B2 (en) * 2006-09-13 2011-09-06 Hitachi Global Storage Technologies Netherlands B.V. Disk drive with nonvolatile memory for storage of failure-related data
KR100843142B1 (ko) * 2006-09-19 2008-07-02 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US7554855B2 (en) * 2006-12-20 2009-06-30 Mosaid Technologies Incorporated Hybrid solid-state memory system having volatile and non-volatile memory
US8301833B1 (en) 2007-06-01 2012-10-30 Netlist, Inc. Non-volatile memory module
US8904098B2 (en) 2007-06-01 2014-12-02 Netlist, Inc. Redundant backup using non-volatile memory
US8874831B2 (en) 2007-06-01 2014-10-28 Netlist, Inc. Flash-DRAM hybrid memory module
US8917598B2 (en) * 2007-12-21 2014-12-23 Qualcomm Incorporated Downlink flow control
US8064250B2 (en) * 2008-12-16 2011-11-22 Micron Technology, Inc. Providing a ready-busy signal from a non-volatile memory device to a memory controller
WO2011114866A1 (en) * 2010-03-17 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US9135965B2 (en) * 2010-12-17 2015-09-15 Everspin Technologies, Inc. Memory controller and method for interleaving DRAM and MRAM accesses
US9007843B2 (en) * 2011-12-02 2015-04-14 Cypress Semiconductor Corporation Internal data compare for memory verification
KR101938210B1 (ko) 2012-04-18 2019-01-15 삼성전자주식회사 낸드 플래시 메모리, 가변 저항 메모리 및 컨트롤러를 포함하는 메모리 시스템의 동작 방법
KR101964261B1 (ko) 2012-05-17 2019-04-01 삼성전자주식회사 자기 메모리 장치
US9202551B2 (en) 2012-06-28 2015-12-01 Intel Corporation Flexible command addressing for memory
JP6066620B2 (ja) * 2012-08-10 2017-01-25 学校法人慶應義塾 バスシステム及び電子装置
KR20140030383A (ko) * 2012-08-27 2014-03-12 삼성전자주식회사 컴퓨팅 장치 및 컴퓨팅 장치의 동작 방법
KR101977684B1 (ko) 2012-12-12 2019-05-13 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치를 제어하는 메모리 컨트롤러 동작방법, 상기 메모리 컨트롤러, 상기 메모리 컨트롤러를 포함하는 메모리 시스템 및 비휘발성 메모리 장치
US9436600B2 (en) 2013-06-11 2016-09-06 Svic No. 28 New Technology Business Investment L.L.P. Non-volatile memory storage for multi-channel memory system
KR102080542B1 (ko) 2013-06-27 2020-02-25 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US9721633B2 (en) * 2013-08-30 2017-08-01 Kabushiki Kaisha Toshiba Semiconductor memory device with address latch circuit
CN103811051B (zh) * 2014-02-17 2017-01-11 上海新储集成电路有限公司 一种分层存储器阵列及其工作方法
US10248329B2 (en) 2014-04-08 2019-04-02 Fujitsu Technology Solutions Intellectual Property Gmbh Method of improving access to a main memory of a computer system, a corresponding computer system and a computer program product
US9812200B2 (en) * 2014-07-08 2017-11-07 Adesto Technologies Corporation Concurrent read and write operations in a serial flash device
US20170255387A1 (en) * 2016-03-04 2017-09-07 Intel Corporation Techniques to Cause a Content Pattern to be Stored to Memory Cells of a Memory Device
US10152237B2 (en) * 2016-05-05 2018-12-11 Micron Technology, Inc. Non-deterministic memory protocol
KR102548591B1 (ko) * 2016-05-30 2023-06-29 삼성전자주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102548599B1 (ko) 2016-06-17 2023-06-29 삼성전자주식회사 버퍼메모리를 포함하는 메모리 장치 및 이를 포함하는 메모리 모듈
US20180039596A1 (en) * 2016-08-04 2018-02-08 Qualcomm Incorporated Supporting internal resistive memory functions using a serial peripheral interface (spi)
KR102427323B1 (ko) * 2017-11-08 2022-08-01 삼성전자주식회사 반도체 메모리 모듈, 반도체 메모리 시스템, 그리고 반도체 메모리 모듈을 액세스하는 액세스 방법
CN111831226B (zh) * 2020-07-07 2023-09-29 山东华芯半导体有限公司 一种自主输出nvme协议命令加速处理方法
KR20220008428A (ko) 2020-07-13 2022-01-21 삼성전자주식회사 고효율 입출력 인터페이스를 지원하는 불휘발성 메모리 장치
DE102021103872A1 (de) 2020-07-13 2022-01-13 Samsung Electronics Co., Ltd. Nichtflüchtige speichervorrichtung, die eine hocheffiziente e/a-schnittstelle unterstützt
US11355214B2 (en) * 2020-08-10 2022-06-07 Micron Technology, Inc. Debugging memory devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6775184B1 (en) 2003-01-21 2004-08-10 Nexflash Technologies, Inc. Nonvolatile memory integrated circuit having volatile utility and buffer memories, and method of operation thereof
KR20050059984A (ko) * 2003-12-15 2005-06-21 삼성전자주식회사 버퍼 메모리를 내장한 플래시 메모리 장치 및 플래시메모리 시스템

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3774260B2 (ja) * 1996-03-25 2006-05-10 株式会社ルネサステクノロジ メモリカードのセキュリティシステム装置及びそのメモリカード
KR100285063B1 (ko) 1998-08-13 2001-03-15 윤종용 동기형 램 장치와 시스템 버스를 공유하는 동기형 플래시 메모리 장치의 소거 및 쓰기 방법
JP2000163969A (ja) * 1998-09-16 2000-06-16 Fujitsu Ltd 半導体記憶装置
JP4034923B2 (ja) * 1999-05-07 2008-01-16 富士通株式会社 半導体記憶装置の動作制御方法および半導体記憶装置
JP4216415B2 (ja) * 1999-08-31 2009-01-28 株式会社ルネサステクノロジ 半導体装置
JP4315552B2 (ja) * 1999-12-24 2009-08-19 株式会社ルネサステクノロジ 半導体集積回路装置
JP4253097B2 (ja) * 1999-12-28 2009-04-08 東芝マイクロエレクトロニクス株式会社 半導体記憶装置及びそのデータ読み出し方法
TW559806B (en) 2000-03-30 2003-11-01 Micron Technology Inc Interface command architecture for synchronous flash memory
JP2002109880A (ja) * 2000-09-28 2002-04-12 Toshiba Corp クロック同期回路
JP4216457B2 (ja) * 2000-11-30 2009-01-28 富士通マイクロエレクトロニクス株式会社 半導体記憶装置及び半導体装置
TW502174B (en) * 2000-12-08 2002-09-11 Silicon Integrated Sys Corp Pipelined SDRAM memory controller to optimize bus utilization
JP4049297B2 (ja) 2001-06-11 2008-02-20 株式会社ルネサステクノロジ 半導体記憶装置
JP4768163B2 (ja) * 2001-08-03 2011-09-07 富士通セミコンダクター株式会社 半導体メモリ
TW594488B (en) * 2003-04-28 2004-06-21 Phison Electronics Corp Single-chip flash memory control system by using common bus to turn on the external ROM
WO2005071549A1 (ja) * 2004-01-26 2005-08-04 Matsushita Electric Industrial Co., Ltd. 半導体メモリ装置及びその制御方法
US7522467B2 (en) * 2005-09-29 2009-04-21 Hynix Semiconductor Inc. Semiconductor memory device
US7606111B2 (en) * 2007-04-26 2009-10-20 Super Talent Electronics, Inc. Synchronous page-mode phase-change memory with ECC and RAM cache

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6775184B1 (en) 2003-01-21 2004-08-10 Nexflash Technologies, Inc. Nonvolatile memory integrated circuit having volatile utility and buffer memories, and method of operation thereof
KR20050059984A (ko) * 2003-12-15 2005-06-21 삼성전자주식회사 버퍼 메모리를 내장한 플래시 메모리 장치 및 플래시메모리 시스템

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101331738B1 (ko) * 2010-08-30 2013-11-20 마이크론 테크놀로지, 인크. 비휘발성 메모리를 위한 수정된 판독 동작
US8717810B2 (en) 2011-09-01 2014-05-06 Samsung Electronics Co., Ltd. Phase change memory device and computing system having the same
US9268500B2 (en) 2012-08-27 2016-02-23 Samsung Electronics Co., Ltd. Host device and system including the same

Also Published As

Publication number Publication date
CN101312068B (zh) 2013-03-27
US20080291727A1 (en) 2008-11-27
CN101312068A (zh) 2008-11-26
DE102008025356A1 (de) 2008-12-11
TWI472915B (zh) 2015-02-11
US7764551B2 (en) 2010-07-27
KR20080103229A (ko) 2008-11-27
TW200849008A (en) 2008-12-16

Similar Documents

Publication Publication Date Title
KR100909965B1 (ko) 버스를 공유하는 휘발성 메모리 및 불휘발성 메모리를구비하는 반도체 메모리 시스템 및 불휘발성 메모리의 동작제어 방법
US8122186B2 (en) Memory device, memory system and dual port memory device with self-copy function
US7941612B2 (en) Multipath accessible semiconductor memory device with host interface between processors
US7573738B2 (en) Mode selection in a flash memory device
US7441070B2 (en) Method for accessing a non-volatile memory via a volatile memory interface
US7451263B2 (en) Shared interface for components in an embedded system
US20080256305A1 (en) Multipath accessible semiconductor memory device
US7957209B2 (en) Method of operating a memory apparatus, memory device and memory apparatus
KR20090126895A (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
JP2009026439A (ja) 半導体メモリ装置及びそれによる共有レジスタ運用方法
US20080007569A1 (en) Control protocol and signaling in a new memory architecture
JP2023018104A (ja) バンク割り当てを備えたマルチポート不揮発性メモリデバイスおよび関連するシステムおよび方法
US8654603B2 (en) Test operation for a low-power double-data-rate (LPDDR) nonvolatile memory device
EP1248267A2 (en) Semiconductor memory device and information processing system
CN107527649B (zh) 具有提高的延迟的存储器器件及其操作方法
KR100444703B1 (ko) 네트워크 상 높은 버스 효율을 갖는 메모리 장치 및 그동작 방법, 그리고 이를 포함하는 메모리 시스템
US7941617B2 (en) System and device having alternative bit organization
JP2009193648A (ja) 同期型不揮発性メモリおよびメモリシステム
US20230266893A1 (en) Memory system including memory device and memory controller, and operating method thereof
US20230342034A1 (en) Methods, devices and systems for including alternate memory access operations over memory interface
KR100717285B1 (ko) 듀얼 칩 패키지
KR20230125706A (ko) 메모리 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템 및 그것의 동작 방법
CN116627317A (zh) 含存储器设备和存储器控制器的存储器系统及其操作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 10