KR100285063B1 - 동기형 램 장치와 시스템 버스를 공유하는 동기형 플래시 메모리 장치의 소거 및 쓰기 방법 - Google Patents

동기형 램 장치와 시스템 버스를 공유하는 동기형 플래시 메모리 장치의 소거 및 쓰기 방법 Download PDF

Info

Publication number
KR100285063B1
KR100285063B1 KR1019980032937A KR19980032937A KR100285063B1 KR 100285063 B1 KR100285063 B1 KR 100285063B1 KR 1019980032937 A KR1019980032937 A KR 1019980032937A KR 19980032937 A KR19980032937 A KR 19980032937A KR 100285063 B1 KR100285063 B1 KR 100285063B1
Authority
KR
South Korea
Prior art keywords
memory device
flash memory
synchronous
random access
dynamic random
Prior art date
Application number
KR1019980032937A
Other languages
English (en)
Other versions
KR20000013842A (ko
Inventor
황성돈
김명재
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980032937A priority Critical patent/KR100285063B1/ko
Priority to TW088108528A priority patent/TW452801B/zh
Priority to US09/373,444 priority patent/US6266282B1/en
Priority to JP22926599A priority patent/JP3735834B2/ja
Publication of KR20000013842A publication Critical patent/KR20000013842A/ko
Application granted granted Critical
Publication of KR100285063B1 publication Critical patent/KR100285063B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

여기에 개시되는 시스템에는, 동기형 플래시 메모리 장치, 리프레시 모드를 가지는 동기형 다이나믹 랜덤 액세스 메모리 장치, 그리고 상기 장치들의 동작을 제어하기 위한 제어기가 제공된다. 상기 동기형 플래시 메모리 장치는 동기형 다이나믹 랜덤 액세스 메모리 장치와 시스템 버스를 공유하고, 데이터를 저장하는 복수 개의 메모리 셀들의 어레이, 그리고 상기 시스템 버스에 연결되고 그리고 외부 제어 신호들을 받아들이는 복수 개의 핀들을 구비한다. 게다가, 상기 제어기는 상기 시스템 버스에 연결된다. 상기 시스템 버스를 공유하는 상기 동기형 플래시 메모리 장치의 데이터 프로그래밍 방법에는, 상기 동기형 다이나믹 랜덤 액세스 메모리 장치가 먼저 정상 모드에서 상기 리프레시 모드로 설정된다. 그 다음에, 상기 동기형 플래시 메모리 장치의 프로그래밍 동작을 알리는 프로그램 명령이 상기 핀들 중 대응하는 핀을 통해서 상기 동기형 플래시 메모리 장치로 입력되었는 지의 여부가 판별된다. 계속해서, 만약 상기 프로그램 명령이 입력되면, 외부로부터 인가되는 데이터가 상기 동기형 플래시 메모리의 상기 어레이 내에 프로그램된다. 마지막으로, 상기 프로그래밍 단계가 완료된 후, 상기 동기형 다이나믹 랜덤 액세스 메모리 장치는 상기 리프레시 모드에서 상기 정상 모드로 진입된다.

Description

동기형 램 장치와 시스템 버스를 공유하는 동기형 플래시 메모리 장치의 소거 및 쓰기 방법(ERASURE AND PROGRAMMING METHODS FOR USE IN SYNCHRONOUS FLASH MEMORY DEVICE SHARING SYSTEM BUS WITH SYNCHRONOUS RAM DEVICE)
본 발명은 시스템에 관한 것으로서, 구체적으로는 클럭 신호에 동기되어 동작하는 플래시 메모리 장치를 구비한 시스템에 관한 것이다.
데이터의 재 기입이 가능한 전기적으로 프로그램 가능한 독출-전용 메모리들 (electrically programmable read-only memories, 이하 EPROMs이라 칭함) 또는 전기적으로 소거 및 프로그램 가능한 독출-전용 메모리들 (electrically erasable and programmable read-only memories, 이하 EEPROMs라 칭함)이 마이크로컴퓨터 (또는, 마이크로콘트롤러)에 제공되어 불 휘발성 메모리로서 사용되는 경우들이 있어 왔다. 상기 EPROM에 관련하여, 그것 내에 유지되는 데이터는 특정 위치에 자외선을 투사함으로써 소거될 수 있고 새로운 데이터가 그것 내부에 기입될 수 있다. 메모리의 내용들을 재 기입하기 위해서, 상기 EPROM이 장착된 보드로부터 상기 EPROM를 제거하고 그 다음에 메모리의 내용들을 재기입하는 것이 필요하며, 이는 자외선에 의해서 다른 구성 부분들이 영향을 받기 때문이다. EEPROM에 관련하여, 그러나, 그것 내에 유지되는 데이터는 특정 전기적인 신호를 인가함으로써 소거될 수 있고 새로운 데이터가 그것에 기입될 수 있다.
선택 트랜지스터를 구비한 EEPROM이 제공되기 때문에, EEPROM 셀 사이즈는 전체적으로 EPROM의 그것보다 몇 배 더 크며, 집적이 더 어렵게 한다. 이 문제를 피하기 위해서, 메모리 셀들 각각이 단일의 트랜지스터로 구성되는 플래시 EEPROM이 최근 사용되고 있다. 이러한 플래시 EEPROM들을 구비한 클럭 신호에 동기되는 플래시 메모리 장치와 동기형 DRAM 장치가 마이크로프로세서의 제어 하에서 동일한 시스템 버스를 공유하도록 구현될 때, 상기 동기형 플래시 메모리 장치의 쓰기 및 소거 동작 동안에, 시스템 버스를 공유하는 동기형 DRAM 장치에 저장된 데이터 또는 그것의 동작이 그러한 동작에 의해서 영향을 받지 않아야 한다. 그러므로, 동기형 DRAM 장치와 시스템 버스를 공유하는 동기형 플래시 메모리 장치의 새로운 쓰기 및 소거 방법이 요구된다.
따라서 본 발명의 목적은 동기형 램 장치와 시스템 버스를 공유하는 시스템 내의 동기형 플래시 메모리 장치를 위한 프로그램 방법을 제공하는 것이다.
본 발명의 다른 목적은 동기형 램 장치와 시스템 버스를 공유하는 시스템 내의 동기형 플래시 메모리 장치를 위한 소거 방법을 제공하는 것이다.
도 1은 본 발명에 따른 동기형 플래시 메모리 및 램 장치들을 가지는 시스템의 구성 블록도;
도 2는 본 발명의 바람직한 실시예에 따른 도 1의 동기형 플래시 메모리 장치의 블록도;
도 3은 본 발명의 바람직한 제 1 실시예에 따른 프로그램 방법을 설명하기 위한 흐름도;
도 4는 본 발명의 바람직한 제 1 실시예에 따른 프로그램 동작을 위한 제어 신호들 및 클럭 신호의 타이밍을 보여주는 도면;
도 5는 본 발명의 바람직한 제 2 실시예에 따른 프로그램 방법을 설명하기 위한 흐름도;
도 6은 본 발명의 바람직한 제 2 실시예에 따른 프로그램 동작을 위한 제어 신호들 및 클럭 신호의 타이밍을 보여주는 도면; 그리고
도 7은 본 발명의 바람직한 제 3 실시예에 따른 소거 방법을 설명하기 위한 흐름도이다.
* 도면의 주요 부분에 대한 부호 설명
10 : 시스템 100 : 동기형 플래시 메모리 장치
110 : 어레이 120 : 행 디코더
130 : 열 디코더 140 : 입/출력 인터페이스
150 : 래치 및 제어부 160 : 프로그램 제어부
170 : 고전압 발생부 180 : 소거 제어부
(구성)
상술한 바와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 시스템이 제공된다. 상기 시스템은 동기형 플래시 메모리 장치, 리프레시 모드를 가지는 동기형 다이나믹 랜덤 액세스 메모리 장치, 그리고 상기 장치들의 동작을 제어하기 위한 제어기를 포함한다. 상기 동기형 플래시 메모리 장치는 동기형 다이나믹 랜덤 액세스 메모리 장치와 시스템 버스를 공유하고, 데이터를 저장하는 복수 개의 메모리 셀들의 어레이, 그리고 상기 시스템 버스에 연결되고 그리고 외부 제어 신호들을 받아들이는 복수 개의 핀들을 구비한다. 게다가, 상기 제어기는 상기 시스템 버스에 연결된다. 상기 시스템 버스를 공유하는 상기 동기형 플래시 메모리 장치의 데이터 프로그래밍 방법은 상기 동기형 다이나믹 랜덤 액세스 메모리 장치를 정상 모드에서 상기 리프레시 모드로 설정하는 단계와; 상기 동기형 플래시 메모리 장치의 프로그래밍 동작을 알리는 프로그램 명령이 상기 핀들 중 대응하는 핀을 통해서 상기 동기형 플래시 메모리 장치로 입력되었는 지의 여부를 판별하는 단계와; 만약 상기 프로그램 명령이 입력되면, 외부로부터 인가되는 데이터를 상기 동기형 플래시 메모리의 상기 어레이 내에 프로그램하는 단계 및; 상기 프로그래밍 단계가 완료된 후, 상기 동기형 다이나믹 랜덤 액세스 메모리 장치가 상기 리프레시 모드에서 상기 정상 모드로 진입하도록 하는 단계를 포함한다.
이 실시예에 있어서, 상기 동기형 다이나믹 랜덤 액세스 메모리 장치는 상기 외부 제어 신호들 중 상기 행 어드레스 스트로브 신호, 상기 열 어드레스 스트로브 신호, 그리고 상기 칩 선택 신호가 동시에 활성화될 때 그리고 상기 클럭 활성화 신호가 비활성화될 때 상기 리프레시 모드로 진입하는 것을 특징으로 한다.
본 발명의 다른 특징에 의하면, 상기 동기형 플래시 메모리 장치의 데이터 프로그래밍 방법은 상기 동기형 다이나믹 랜덤 액세스 메모리 장치로부터 상기 동기형 플래시 메모리 장치에 프로그램될 복수 개의 데이터를 독출하는 단계와; 상기 동기형 플래시 메모리 장치의 래치 수단에 상기 독출된 데이터를 래치하는 단계와; 상기 동기형 다이나믹 랜덤 액세스 메모리 장치를 정상 모드에서 상기 리프레시 모드로 설정하는 단계 및; 상기 래치 수단에 래치된 데이터를 상기 동기형 플래시 메모리 장치의 어레이에 프로그램하는 단계를 포함한다.
이 실시예에 있어서, 상기 동기형 플래시 메모리 장치의 상기 메모리 셀들은 복수 개의 노어형 전기적으로 소거 및 프로그램 가능한 롬들을 포함한다.
이 실시예에 있어서, 상기 동기형 플래시 메모리 장치는 외부 클럭, 클럭 활성화 신호, 칩 선택 신호, 행 어드레스 스트로브 신호, 레이턴시를 가지는 열 어드레스 스트로브 신호를 받아들이는 수단을 포함한다.
이 실시예에 있어서, 상기 프로그래밍 단계가 완료된 후, 상기 동기형 다이나믹 랜덤 액세스 메모리 장치를 상기 리프레시 모드에서 상기 정상 모드로 설정하는 단계를 부가적으로 포함한다.
본 발명의 또 다른 특징에 의하면, 리프레시 모드를 가지는 동기형 다이나믹 랜덤 액세스 메모리 장치와 시스템 버스를 공유하고, 데이터를 저장하는 복수 개의 메모리 셀들의 어레이, 그리고 상기 시스템 버스에 연결되고 그리고 외부 제어 신호들을 받아들이는 복수 개의 핀들을 구비한 동기형 플래시 메모리 장치와, 상기 시스템 버스에 연결되고 그리고 상기 장치들의 동작들을 제어하는 제어기를 포함하는 시스템에 있어서, 상기 동기형 플래시 메모리 장치의 소거 방법은 상기 동기형 다이나믹 랜덤 액세스 메모리 장치를 정상 모드에서 상기 리프레시 모드로 설정하는 단계와; 상기 외부 제어 신호들 중 소거 명령에 응답하여 상기 동기형 플래시 메모리 장치의 소거 동작을 수행하는 단계 및; 상기 소거 단계가 완료된 후, 상기 동기형 다이나믹 랜덤 액세스 메모리 장치가 상기 리프레시 모드에서 상기 정상 모드로 진입하도록 하는 단계를 포함한다.
(작용)
이와 같은 장치에 의해서, 상기 동기형 플래시 메모리 장치의 쓰기 및 소거 동작이 수행되기 이전에 시스템 버스를 공유하는 동기형 DRAM 장치가 리프레시 모드로 진입되며, 그 결과 상기 동기형 플래시 메모리 장치의 쓰기 및 소거 동작이 수행되면, 상기 동기형 DRAM 장치에 저장된 데이터 또는 상기 장치의 정상적인 동작은 아무런 영향을 받지 않는다
(실시예)
도 1은 본 발명에 따른 동기형 플래시 메모리 및 램 장치들을 가지는 시스템의 구성 블록도를 보여준다. 도 1을 참조하면, 시스템 (10) 내에는, 동기형 플래시 메모리 장치 (synchronous flash memory device) (100), 동기형 램 장치 (synchronous random access memory device) 예를 들면, 동기형 다이나믹 램 장치 (synchronous dynamic random access memory device) (이후, 동기형 DRAM 장치라 칭함) (200) 그리고 마이크로프로세서 (microprocessor) (300)가 제공된다. 상기 동기형 플래시 메모리 장치 (100) 및 상기 동기형 DRAM 장치 (200)는 시스템 버스 (system bus) (12)를 공유하여 상기 마이크로프로세서 (300)의 제어 하에서 서로 데이터를 주고받는다. 여기서, 상기 시스템 버스 (12)는 복수 개의 어드레스 신호 라인들, 복수 개의 데이터 라인들 그리고 복수 개의 제어 신호 라인들을 포함한다. 이러한 본 발명의 시스템 구성에 따르면, 상기 동기형 플래시 메모리 장치 (100)의 소거 및 쓰기 동작들은 상기 동기형 DRAM 장치 (200)가 상기 마이크로프로세서 (300)에 의해서 리프레시 모드 (refresh mode)로 진입한 후에 수행된다. 이러한 동작들이 이후 상세히 설명된다.
도 2는 본 발명의 바람직한 실시예에 따른 도 1의 동기형 플래시 메모리 장치의 블록도이다. 도 2를 참조하면, 본 발명의 동기형 플래시 메모리 장치 (100)에는, 적어도 1 비트의 데이터를 저장하기 위한 NOR 구조로 된 전기적으로 소거 및 프로그램 가능한 롬 셀들 (NOR-structured electrically erasable and programmable ROM cells, 이후 EEPROM 셀들 또는 플래시 메모리 셀들 (flash memory cells)이라 칭함)의 어레이 (110)가 제공되며, 상기 어레이 (110)에는, 복수 개의 워드 라인들과 복수 개의 비트 라인들이 서로 교차되도록 배열된다 (미도시됨).
상기 어레이 (110)의 EEPROM 셀들 중 하나는 입/출력 인터페이스 (I/O interface) (140)로부터의 어드레스를 제공받는 행 디코더 (120) 및 열 디코더 (130)에 의해서 선택된다. 상기 선택된 셀에 저장된 데이터는 래치 및 제어부 (latch and control section) (150)에 래치되고 상기 입/출력 인터페이스 (140)를 통해서 시스템 버스 (12)로 전달된다. 또는, 외부로부터의 프로그램 데이터는 상기 입/출력 인터페이스 (140)를 통해서 상기 래치 및 제어부 (150)에 임시적으로 저장된 후, 프로그램 제어기 (program controller) (160)의 제어 하에서 고전압 발생부 (170)에서 발생되는 프로그램 전압 (또는, 고전압)을 이용하여 상기 선택된 메모리 셀에 저장된다. 이러한 읽기, 소거 및 쓰기 동작에 관련된 기술이 USP. No. 5,696,717에 "NONVOLATILE INTEGRATED CIRCUIT MEMORY DEVICES HAVING ADJUSTABLE ERASE/PROGRAM THRESHOLD VOLTAGE VERIFICATION CAPABILITY"라는 제목으로, USP. No. 5,448,712에 "CIRCUITRY AND METHOD FOR PROGRAMMING AND ERASING A NON-VOLATILE SEMICONDUCTOR MEMORY"라는 제목으로, USP. No. 5,745,417에 "ELECTRICALLY PROGRAMMABLE AND ERASABLE NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND OPERATING METHOD THEREFOR"라는 제목으로 그리고 USP. No. 5,297,096에 "NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND DATA ERASING METHOD THEREOF"라는 제목으로 게재되어 있다.
상기 입/출력 인터페이스 (140)에는, 도면에는 도시되지 않았지만, 도 1의 마이크로프로세서 (300)의 제어 하에서 시스템 버스 (12)를 통해서 동기형 DRAM 장치 (200) 또는 다른 장치로부터 제공되는 데이터를 임시적으로 저장할 수 있는 레지스터 (register) 또는 래치 회로 (latch circuit)가 구비될 수 있다. 도면에는 도시되지 않았지만, 상술한 구성을 가지는 동기형 플래시 메모리 장치 (100)에서는, 외부 클럭 신호 (CLK)에 동기되어 그것 내부에 저장된 데이터가 독출되기 때문에 비동기형 플래시 메모리 장치에서 사용되는 외부 제어 신호와 다른 외부 제어 신호 (또는, 외부 제어 신호들)가 필요하며, 그러한 외부 제어 신호(들)를 받아들여서 내부에서 비동기형 장치와 다른 외부 제어 신호를 발생할 수 있는 수단이, 도면에는 도시되지 않았지만, 상기 입/출력 인터페이스 (140)에 구현될 것이다.
이러한 기능을 가지는 동기형 플래시 메모리 장치는 동기형 DRAM 장치와 고속으로 데이터를 주고받기 위해서 도 1에 도시된 바와 같이 시스템 버스 (12)를 공유하여야 한다. 이때, 동기형 플래시 메모리 장치 (100)의 쓰기 및 소거 동작이 수행되는 동안에, 그러한 동작으로 인해서 시스템 버스 (12)를 공유하는 동기형 DRAM 장치 (200)에 저장된 데이터 또는 그것의 동작이 아무런 영향을 받지 않아야 한다. 이러한 목적을 달성하기 위한 본 발명의 바람직한 제 1 내지 제 3 실시예들이 이하 상세히 설명된다.
(제 1 실시예)
본 발명의 바람직한 제 1 실시예에 있어서, 외부로부터 시스템 버스 (12)를 통해서 제공되는 데이터가 플래시 메모리 장치 (100)에 프로그램될 때, 이에 관련된 프로그램 방법이 이후 도 3 및 도 4에 의거하여 상세히 설명된다.
도 3은 본 발명의 바람직한 제 1 실시예에 따른 프로그램 방법을 설명하기 위한 흐름도이고, 도 4는 본 발명의 바람직한 제 1 실시예에 따른 프로그램 동작을 위한 제어 신호들 및 클럭 신호의 타이밍을 보여주는 도면이다.
동기형 플래시 메모리 장치 (100)에 데이터를 쓰기 위해서는, 먼저, 시스템 버스 (12)를 공유하는 동기형 DRAM 장치 (200)가 리프레시 모드로 설정되어야 한다. 구체적으로, 상기 동기형 DRAM 장치 (200)는 상기 셀프 리프레시 모드로 설정된다. 이 동작은 도 3의 단계 (S10)에서 수행된다. 상기 동기형 DRAM 장치 (200)는, 도 4에 도시된 바와 같이, 클럭 활성화 신호 (CKE), 칩 선택 신호 (/CS), 행 어드레스 스트로브 신호 (row address strobe signal) (/RAS) 그리고 열 어드레스 스트로브 신호 (column address strobe signal) (/CAS)이 클럭 신호 (CLK)의 하강 에지에서 동시에 하이 레벨에서 로우 레벨로 변화될 때 리프레시 모드로 진입한다. 이후, 상기 동기형 DRAM 장치 (200)는 상기 클럭 활성화 신호 (CKE)가 하이 레벨로 변화될 때까지 외부로부터 인가되는 명령을 받아들이지 못하는 상태로 계속해서 유지된다. 상기 동기형 DRAM 장치 (200)가 그러한 상태로 유지되는 동안에, 동기형 플래시 메모리 장치 (100)에 대한 쓰기 동작이 다음과 같이 수행된다.
도 3의 단계 (S12)에서는, 동기형 플래시 메모리 장치 (100)에 쓰기 명령 (write command)이 입력되었는 지의 여부가 판별된다. 만약 입력되지 않으면, 상기 단계 (S12)가 반복적으로 수행된다. 만약 그렇지 않으면, 외부로부터 제공되는 데이터가 상기 동기형 플래시 메모리 장치 (100)의 입/출력 인터페이스 (140)의 레지스터 (미도시됨)에 또는 래치 및 제어부 (150)에 일시적으로 저장된다 (S13). 이후, 계속되는 단계 (S14)에서는, 상기 일시적으로 저장된 데이터는 앞서 언급된 레퍼런스들과 동일한 또는 유사한 방법으로 EEPROM 셀들에 프로그램된다.
다음 단계 (S15)에서는, 상기 데이터 프로그램 동작이 완료되었는 지의 여부가 판별되며, 만약 프로그램 동작이 완료되지 않으면, 상기 단계 (S14)를 다시 수행한다. 그렇지 않으면, 상기 리프레시 모드로 유지되는 동기형 DRAM 장치 (200)가 단계 (S16)에서 정상 모드 (normal mode)로 진입된다. 도 4에 도시된 바와 같이 클럭 활성화 신호 (CKE)가 로우 레벨에서 하이 레벨로 변화됨에 따라 상기 동기형 DRAM 장치 (200)에 클럭 신호 (CLK)가 공급되며, 이로 하여금 상기 동기형 DRAM 장치 (200)는 정상적인 모드로 동작된다.
(제 2 실시예)
본 발명의 바람직한 제 2 실시예에 있어서, 동기형 DRAM 장치 (200)로부터 독출된 데이터를 동기형 플래시 메모리 장치 (100)에 프로그램할 때, 이에 관련된 프로그램 방법이 이후 도 5 및 도 6에 의거하여 상세히 설명된다.
도 5는 본 발명의 바람직한 제 2 실시예에 따른 프로그램 방법을 설명하기 위한 흐름도이고, 도 6은 본 발명의 바람직한 제 2 실시예에 따른 프로그램 동작을 위한 제어 신호들 및 클럭 신호의 타이밍을 보여주는 도면이다.
도 5를 참조하면, 단계 (S20)에서는, 동기형 DRAM 장치 (200)에 저장된 데이터가 독출 되고 공유되는 시스템 버스 (12)의 데이터 라인들 (미도시됨)을 통해서 동기형 플래시 메모리 장치 (100)로 전달된다. 그 다음에, 상기 데이터 라인들을 통해서 전달된 데이터는 상기 동기형 플래시 메모리 장치 (100)의 입/출력 인터페이스 (140)에 구현되는 임시 기억 장치로서 레지스터 (또는, 래치 회로)에 저장된다 (S21). 여기서, 상기 레지스터 또는 상기 래치 회로의 저장 용량은 상기 동기형 플래시 메모리 장치의 저장 용량, 데이터 입/출력 구조 그리고 쓰기 방식에 따라 결정될 것이다.
이후, 단계 (S22)에서는, 제 1 실시예와 동일한 방법으로 동기형 DRAM 장치 (200)가 리프레시 모드 (구체적으로, 셀프 리프레시 모드)로 진입한다. 즉, 상기 동기형 DRAM 장치 (200)는, 도 6에 도시된 바와 같이, 클럭 활성화 신호 (CKE), 칩 선택 신호 (/CS), 행 어드레스 스트로브 신호 (row address strobe signal) (/RAS) 그리고 열 어드레스 스트로브 신호 (column address strobe signal) (/CAS)이 클럭 신호 (CLK)의 하강 에지에서 동시에 하이 레벨에서 로우 레벨로 변화될 때 리프레시 모드로 진입한다. 이후, 상기 동기형 DRAM 장치 (200)는 상기 클럭 활성화 신호 (CKE)가 하이 레벨로 변화될 때까지 외부로부터 인가되는 명령을 받아들이지 못하는 상태로 계속해서 유지된다. 상기 동기형 DRAM 장치 (200)가 그러한 상태로 유지되는 동안에, 동기형 플래시 메모리 장치 (100)의 입/출력 인터페이스 (140)에 래치된 데이터에 대한 쓰기 동작이 다음과 같이 수행된다.
도 5의 단계 (S23)에서는, 동기형 플래시 메모리 장치 (100)에 쓰기 명령 (write command)이 입력될 때 상기 입/출력 인터페이스 (140)에 상기 일시적으로 저장된 데이터는 앞서 언급된 레퍼런스들과 동일한 또는 유사한 방법으로 EEPROM 셀들에 프로그램된다.
다음 단계 (S24)에서는, 상기 데이터 프로그램 동작이 완료되었는 지의 여부가 판별되며, 만약 프로그램 동작이 완료되지 않으면, 상기 단계 (S23)를 다시 수행한다. 그렇지 않으면, 상기 리프레시 모드로 유지되는 동기형 DRAM 장치 (200)가 단계 (S25)에서 정상 모드 (normal mode)로 진입된다. 도 6에 도시된 바와 같이 클럭 활성화 신호 (CKE)가 로우 레벨에서 하이 레벨로 변화됨에 따라 상기 동기형 DRAM 장치 (200)에 클럭 신호 (CLK)가 공급되며, 이로 하여금 상기 동기형 DRAM 장치 (200)는 정상적인 모드로 동작된다.
(제 3 실시예)
본 발명의 바람직한 제 3 실시예는 동기형 DRAM 장치 (200)와 시스템 버스 (12)를 공유하는 동기형 플래시 메모리 장치 (100)에 관련된 소거 방법에 관한 것이다. 도 7은 본 발명의 바람직한 제 3 실시예에 따른 소거 방법을 설명하기 위한 흐름도이다. 먼저, 동기형 플래시 메모리 장치 (100)에 대한 소거 동작이 수행되기 이전에, 마이크로프로세서 (300)의 제어 하에서 제 1 및 제 2 실시예들과 동일한 방법으로 시스템 버스 (12)를 공유하는 동기형 DRAM 장치 (200)는 리프레시 모드로 진입한다 (S30). 설명의 중복을 피하기 위해서, 이에 대한 설명은 생략된다. 다음 단계 (S31)에서는, 외부로부터 소거 명령이 입력될 때, 앞서 언급된 레퍼런스들에 게재된 것과 유사한 방법으로 상기 동기형 플래시 메모리 장치 (100)에 대한 소거 동작이 수행될 것이다.
다음 단계 (S32)에서는, 상기 소거 동작이 완료되었는 지의 여부가 판별되며, 만약 소거 동작이 완료되지 않으면, 상기 단계 (S31)를 다시 수행한다. 그렇지 않으면, 상기 리프레시 모드로 유지되는 동기형 DRAM 장치 (200)가 단계 (S33)에서 정상 모드 (normal mode)로 진입된다. 즉, 도 4 및 도 6에 도시된 바와 같이 클럭 활성화 신호 (CKE)가 로우 레벨에서 하이 레벨로 변화됨에 따라 상기 동기형 DRAM 장치 (200)에 클럭 신호 (CLK)가 공급되며, 이로 하여금 상기 동기형 DRAM 장치 (200)는 정상적인 모드로 동작된다.
앞서 언급된 본 발명의 바람직한 제 1 내지 제 3 실시예들에 따라 동기형 플래시 메모리 장치 (100)의 쓰기 및 소거 동작이 수행되는 경우, 즉 상기 동기형 플래시 메모리 장치 (100)의 쓰기 및 소거 동작이 수행되기 이전에 시스템 버스 (12)를 공유하는 동기형 DRAM 장치 (200)를 먼저 리프레시 모드로 진입되도록 한다. 이후, 상기 동기형 플래시 메모리 장치 (100)의 쓰기 및 소거 동작이 수행되면, 상기 동기형 DRAM 장치 (200)에 저장된 데이터 또는 상기 장치 (200)의 정상적인 동작은 아무런 영향을 받지 않는다.

Claims (12)

  1. 리프레시 모드를 가지는 동기형 다이나믹 랜덤 액세스 메모리 (SDRAM) 장치와 시스템 버스를 공유하고, 데이터를 저장하는 복수 개의 메모리 셀들의 어레이, 그리고 상기 시스템 버스에 연결되고 그리고 외부 제어 신호들을 받아들이는 복수 개의 핀들을 구비한 동기형 플래시 메모리 장치와, 상기 시스템 버스에 연결되고 그리고 상기 장치들의 동작들을 제어하는 제어기를 포함하는 시스템에서, 상기 동기형 플래시 메모리 장치의 데이터 프로그래밍 방법에 있어서:
    상기 동기형 다이나믹 랜덤 액세스 메모리 장치를 정상 모드에서 상기 리프레시 모드로 설정하는 단계와;
    상기 동기형 플래시 메모리 장치의 프로그래밍 동작을 알리는 프로그램 명령이 상기 핀들 중 대응하는 핀을 통해서 상기 동기형 플래시 메모리 장치로 입력되었는 지의 여부를 판별하는 단계와;
    만약 상기 프로그램 명령이 입력되면, 외부로부터 인가되는 데이터를 상기 동기형 플래시 메모리의 상기 어레이 내에 프로그램하는 단계 및;
    상기 프로그래밍 단계가 완료된 후, 상기 동기형 다이나믹 랜덤 액세스 메모리 장치가 상기 리프레시 모드에서 상기 정상 모드로 진입하도록 하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서,
    상기 동기형 플래시 메모리 장치의 상기 메모리 셀들은 복수 개의 노어형 전기적으로 소거 및 프로그램 가능한 롬들 (NOR-type electrically erasable and programmable ROMs)을 포함하는 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서,
    상기 동기형 플래시 메모리 장치는 외부 클럭 (CLK), 클럭 활성화 신호 (/CKE), 칩 선택 신호 (/CS), 행 어드레스 스트로브 신호 (/RAS), 레이턴시를 가지는 열 어드레스 스트로브 신호 (/CAS)를 받아들이는 수단을 포함하는 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서,
    상기 동기형 다이나믹 랜덤 액세스 메모리 장치는 상기 외부 제어 신호들 중 상기 행 어드레스 스트로브 신호 (/RAS), 상기 열 어드레스 스트로브 신호 (/CAS), 그리고 상기 칩 선택 신호 (/CS)가 동시에 활성화될 때 그리고 상기 클럭 활성화 신호 (/CKE)가 비활성화될 때 상기 리프레시 모드로 진입하는 것을 특징으로 하는 방법.
  5. 리프레시 모드를 가지는 동기형 다이나믹 랜덤 액세스 메모리 (SDRAM) 장치와 시스템 버스를 공유하고, 데이터를 저장하는 복수 개의 메모리 셀들의 어레이, 그리고 상기 시스템 버스에 연결되고 그리고 외부 제어 신호들을 받아들이는 복수 개의 핀들을 구비한 동기형 플래시 메모리 장치와, 상기 시스템 버스에 연결되고 그리고 상기 장치들의 동작들을 제어하는 제어기를 포함하는 시스템에서, 상기 동기형 플래시 메모리 장치의 데이터 프로그래밍 방법에 있어서:
    상기 동기형 다이나믹 랜덤 액세스 메모리 장치로부터 상기 동기형 플래시 메모리 장치에 프로그램될 복수 개의 데이터를 독출하는 단계와;
    상기 동기형 플래시 메모리 장치의 래치 수단에 상기 독출된 데이터를 래치하는 단계와;
    상기 동기형 다이나믹 랜덤 액세스 메모리 장치를 정상 모드에서 상기 리프레시 모드로 설정하는 단계 및;
    상기 래치 수단에 래치된 데이터를 상기 동기형 플래시 메모리 장치의 어레이에 프로그램하는 단계를 포함하는 것을 특징으로 방법.
  6. 제 5 항에 있어서,
    상기 동기형 플래시 메모리 장치의 상기 메모리 셀들은 복수 개의 노어형 전기적으로 소거 및 프로그램 가능한 롬들 (electrically erasable and programmable ROMs)을 포함하는 것을 특징으로 하는 방법.
  7. 제 5 항에 있어서,
    상기 동기형 플래시 메모리 장치는 외부 클럭 (CLK), 클럭 활성화 신호 (/CKE), 칩 선택 신호 (/CS), 행 어드레스 스트로브 신호 (/RAS), 레이턴시를 가지는 열 어드레스 스트로브 신호 (/CAS)를 받아들이는 수단을 포함하는 것을 특징으로 하는 방법.
  8. 제 5 항에 있어서,
    상기 프로그래밍 단계가 완료된 후, 상기 동기형 다이나믹 랜덤 액세스 메모리 장치를 상기 리프레시 모드에서 상기 정상 모드로 설정하는 단계를 부가적으로 포함하는 것을 특징으로 하는 방법.
  9. 제 8 항에 있어서,
    상기 동기형 다이나믹 랜덤 액세스 메모리 장치는 상기 외부 제어 신호들 중 상기 행 어드레스 스트로브 신호 (/RAS), 상기 열 어드레스 스트로브 신호 (/CAS), 그리고 상기 칩 선택 신호 (/CS)가 동시에 활성화될 때 그리고 상기 클럭 활성화 신호 (/CKE)가 비활성화될 때 상기 리프레시 모드로 진입하는 것을 특징으로 하는 방법.
  10. 리프레시 모드를 가지는 동기형 다이나믹 랜덤 액세스 메모리 (SDRAM) 장치와 시스템 버스를 공유하고, 데이터를 저장하는 복수 개의 메모리 셀들의 어레이, 그리고 상기 시스템 버스에 연결되고 그리고 외부 제어 신호들을 받아들이는 복수 개의 핀들을 구비한 동기형 플래시 메모리 장치와, 상기 시스템 버스에 연결되고 그리고 상기 장치들의 동작들을 제어하는 제어기를 포함하는 시스템에서, 상기 동기형 플래시 메모리 장치의 소거 방법에 있어서:
    상기 동기형 다이나믹 랜덤 액세스 메모리 장치를 정상 모드에서 상기 리프레시 모드로 설정하는 단계와;
    상기 외부 제어 신호들 중 소거 명령에 응답하여 상기 동기형 플래시 메모리 장치의 소거 동작을 수행하는 단계 및;
    상기 소거 단계가 완료된 후, 상기 동기형 다이나믹 랜덤 액세스 메모리 장치가 상기 리프레시 모드에서 상기 정상 모드로 진입하도록 하는 단계를 포함하는 것을 특징으로 하는 방법.
  11. 제 10 항에 있어서,
    상기 동기형 플래시 메모리 장치의 상기 메모리 셀들은 복수 개의 노어형 전기적으로 소거 및 프로그램 가능한 롬들 (electrically erasable and programmable ROMs)을 포함하는 것을 특징으로 하는 방법.
  12. 제 10 항에 있어서,
    상기 동기형 다이나믹 랜덤 액세스 메모리 장치는 상기 외부 제어 신호들 중 상기 행 어드레스 스트로브 신호 (/RAS), 상기 열 어드레스 스트로브 신호 (/CAS), 그리고 상기 칩 선택 신호 (/CS)가 동시에 활성화될 때 그리고 상기 클럭 활성화 신호 (/CKE)가 비활성화될 때 상기 리프레시 모드로 진입하는 것을 특징으로 하는 방법.
KR1019980032937A 1998-08-13 1998-08-13 동기형 램 장치와 시스템 버스를 공유하는 동기형 플래시 메모리 장치의 소거 및 쓰기 방법 KR100285063B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980032937A KR100285063B1 (ko) 1998-08-13 1998-08-13 동기형 램 장치와 시스템 버스를 공유하는 동기형 플래시 메모리 장치의 소거 및 쓰기 방법
TW088108528A TW452801B (en) 1998-08-13 1999-05-25 A write method of a synchronous flash memory device sharing a system bus with a synchronous random access memory device
US09/373,444 US6266282B1 (en) 1998-08-13 1999-08-12 Write method of synchronous flash memory device sharing a system bus with a synchronous random access memory device
JP22926599A JP3735834B2 (ja) 1998-08-13 1999-08-13 同期型ｒａｍ装置とシステムバスを共有する同期型フラッシュメモリ装置の消去及び書込み方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980032937A KR100285063B1 (ko) 1998-08-13 1998-08-13 동기형 램 장치와 시스템 버스를 공유하는 동기형 플래시 메모리 장치의 소거 및 쓰기 방법

Publications (2)

Publication Number Publication Date
KR20000013842A KR20000013842A (ko) 2000-03-06
KR100285063B1 true KR100285063B1 (ko) 2001-03-15

Family

ID=19547185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980032937A KR100285063B1 (ko) 1998-08-13 1998-08-13 동기형 램 장치와 시스템 버스를 공유하는 동기형 플래시 메모리 장치의 소거 및 쓰기 방법

Country Status (4)

Country Link
US (1) US6266282B1 (ko)
JP (1) JP3735834B2 (ko)
KR (1) KR100285063B1 (ko)
TW (1) TW452801B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7764551B2 (en) 2007-05-23 2010-07-27 Samsung Electronics Co., Ltd. Semiconductor memory system having volatile memory and non-volatile memory that share bus, and method of controlling operation of non-volatile memory

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100499292B1 (ko) * 2000-03-30 2005-07-07 마이크론 테크놀로지, 인크. 동기형 플래시 메모리
US7073014B1 (en) * 2000-07-28 2006-07-04 Micron Technology, Inc. Synchronous non-volatile memory system
JP4524439B2 (ja) * 2000-03-30 2010-08-18 ラウンド ロック リサーチ、エルエルシー ゼロレイテンシ機能、ゼロバスターンアラウンド機能を有するシンクロナスフラッシュメモリ
US6728161B1 (en) * 2000-06-30 2004-04-27 Micron Technology, Inc. Zero latency-zero bus turnaround synchronous flash memory
US6654847B1 (en) * 2000-06-30 2003-11-25 Micron Technology, Inc. Top/bottom symmetrical protection scheme for flash
US6615307B1 (en) * 2000-05-10 2003-09-02 Micron Technology, Inc. Flash with consistent latency for read operations
US20050135180A1 (en) * 2000-06-30 2005-06-23 Micron Technology, Inc. Interface command architecture for synchronous flash memory
US6549467B2 (en) * 2001-03-09 2003-04-15 Micron Technology, Inc. Non-volatile memory device with erase address register
US6452836B1 (en) 2001-03-09 2002-09-17 Micron Technology, Inc. Non-volatile memory device with erase cycle register
US6490202B2 (en) 2001-04-06 2002-12-03 Micron Technology, Inc. Non-volatile memory device with erase register
US6865702B2 (en) * 2001-04-09 2005-03-08 Micron Technology, Inc. Synchronous flash memory with test code input
US6560161B1 (en) * 2001-08-30 2003-05-06 Micron Technology, Inc. Synchronous flash memory command sequence
US6870770B2 (en) * 2001-12-12 2005-03-22 Micron Technology, Inc. Method and architecture to calibrate read operations in synchronous flash memory
JP4082913B2 (ja) * 2002-02-07 2008-04-30 株式会社ルネサステクノロジ メモリシステム
US7225318B2 (en) * 2003-10-08 2007-05-29 Intel Corporation Dynamic prefetch in continuous burst read operation
US20050086423A1 (en) * 2003-10-17 2005-04-21 Zitlaw Clifford A. System and method for implementing a NAND memory interface
KR100804647B1 (ko) * 2005-11-15 2008-02-20 삼성전자주식회사 병렬형 플래시 인터페이스를 지원하는 직렬형 플래시메모리 장치를 이용한 시스템 부팅 방법 및 장치
US7512507B2 (en) * 2006-03-23 2009-03-31 Micron Technology, Inc. Die based trimming
US7292487B1 (en) * 2006-05-10 2007-11-06 Micron Technology, Inc. Independent polling for multi-page programming
JP5524551B2 (ja) * 2009-09-16 2014-06-18 キヤノン株式会社 メモリコントローラおよびその制御方法
JP5471570B2 (ja) * 2010-02-18 2014-04-16 日本電気株式会社 バックアップ制御装置、バックアップ制御方法及びコンピュータプログラム
US9697872B2 (en) * 2011-12-07 2017-07-04 Cypress Semiconductor Corporation High speed serial peripheral interface memory subsystem
CN103632708B (zh) * 2012-08-28 2016-08-10 珠海全志科技股份有限公司 同步动态随机存储器的自刷新控制装置及方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5197026A (en) * 1989-04-13 1993-03-23 Microchip Technology Incorporated Transparent EEPROM backup of DRAM memories
JP2709751B2 (ja) 1990-06-15 1998-02-04 三菱電機株式会社 不揮発性半導体記憶装置およびそのデータ消去方法
JP3408552B2 (ja) 1991-02-11 2003-05-19 インテル・コーポレーション 不揮発性半導体メモリをプログラム及び消去する回路とその方法
DE4311358C2 (de) 1992-04-07 1999-07-22 Mitsubishi Electric Corp Nicht-flüchtige Halbleiterspeichereinrichtung und Betriebsverfahren für eine nicht-flüchtige Halbleiterspeichereinrichtung und Verfahren zum Programmieren von Information in eine nicht-flüchtige Halbleiterspeichereinrichtung
US5497355A (en) 1994-06-03 1996-03-05 Intel Corporation Synchronous address latching for memory arrays
US5696917A (en) * 1994-06-03 1997-12-09 Intel Corporation Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory
KR960039006A (ko) * 1995-04-26 1996-11-21 김광호 디램버스에 접속가능한 불휘발성 반도체 메모리장치
US5650967A (en) * 1995-07-06 1997-07-22 Micron Technology, Inc. Method and apparatus for writing and erasing flash memory
KR0169412B1 (ko) 1995-10-16 1999-02-01 김광호 불휘발성 반도체 메모리 장치
US5893135A (en) * 1995-12-27 1999-04-06 Intel Corporation Flash memory array with two interfaces for responding to RAS and CAS signals

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7764551B2 (en) 2007-05-23 2010-07-27 Samsung Electronics Co., Ltd. Semiconductor memory system having volatile memory and non-volatile memory that share bus, and method of controlling operation of non-volatile memory

Also Published As

Publication number Publication date
JP3735834B2 (ja) 2006-01-18
US6266282B1 (en) 2001-07-24
JP2000076877A (ja) 2000-03-14
KR20000013842A (ko) 2000-03-06
TW452801B (en) 2001-09-01

Similar Documents

Publication Publication Date Title
KR100285063B1 (ko) 동기형 램 장치와 시스템 버스를 공유하는 동기형 플래시 메모리 장치의 소거 및 쓰기 방법
US6614690B2 (en) Non-volatile memory having a control mini-array
KR100395732B1 (ko) 반도체 기억장치
US6741499B2 (en) Non-volatile semiconductor memory device
KR100827772B1 (ko) 반도체집적회로
US6000004A (en) Nonvolatile semiconductor memory device with write protect data settings for disabling erase from and write into a block, and erase and re-erase settings for enabling write into and erase from a block
US7415568B2 (en) Method and apparatus for initialization control in a non-volatile memory device
US7130227B2 (en) Adjustable timing circuit of an integrated circuit
US20050162934A1 (en) Status register to improve initialization of a synchronous memory
JP2008502090A (ja) ユーザにより密度／動作性能を設定可能なメモリデバイス
US20020178414A1 (en) Synchronous flash memory with test code input
JP5592238B2 (ja) 半導体装置及びその制御方法
US6654311B2 (en) Synchronous flash memory command sequence
US20060215455A1 (en) User configurable commands for flash memory
JPH03296986A (ja) 半導体記憶装置
KR100327591B1 (ko) 프로그래머블 셀프리프레쉬 기능을 갖는 동기식 디램
KR100288417B1 (ko) 동기형 반도체 기억 장치
JPS62223897A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071203

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee