JP4524439B2 - ゼロレイテンシ機能、ゼロバスターンアラウンド機能を有するシンクロナスフラッシュメモリ - Google Patents
ゼロレイテンシ機能、ゼロバスターンアラウンド機能を有するシンクロナスフラッシュメモリ Download PDFInfo
- Publication number
- JP4524439B2 JP4524439B2 JP2001573235A JP2001573235A JP4524439B2 JP 4524439 B2 JP4524439 B2 JP 4524439B2 JP 2001573235 A JP2001573235 A JP 2001573235A JP 2001573235 A JP2001573235 A JP 2001573235A JP 4524439 B2 JP4524439 B2 JP 4524439B2
- Authority
- JP
- Japan
- Prior art keywords
- command
- cycle
- write
- clock
- clock cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
- G06F13/1615—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using a concurrent pipeline structrure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1694—Configuration of memory controller to different memory types
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1087—Data input latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/105—Aspects related to pads, pins or terminals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2281—Timing of a read operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/229—Timing of a write operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/22—Nonvolatile memory in which reading can be carried out from one memory bank or array whilst a word or sector in another bank or array is being erased or programmed simultaneously
Description
【０００１】
発明の技術分野
本発明は、不揮発性メモリに関し、特に、同期式（シンクロナス）の不揮発性フラッシュメモリに関する。
【０００２】
発明の背景
通常、メモリデバイスは、コンピュータの内部記憶領域用として提供される。用語「メモリ」は、データの記録媒体として用いられる集積回路チップを示す。メモリには幾つかの種類がある。例えば、ＲＡＭ（random-access memory）は、コンピュータのメインメモリとして用いられる。ＲＡＭは、読み書き可能なメモリである。つまり、データをＲＡＭに書き込んだり、データをＲＡＭから読み出したりすることができる。これに対し、ＲＯＭは、データの読み出ししかできないメモリである。ＲＡＭの多くは揮発性であり、コンテンツを記憶した状態を維持するためには、保持電流を必要とする。電源が切れれば、ＲＡＭに記録されたデータが失われる。
【０００３】
ほとんどのコンピュータは、コンピュータを起動するための命令コード群が記録された小容量のＲＯＭを内蔵している。ＲＡＭとは異なり、ＲＯＭに書き込みを行うことはできない。ＥＥＰＲＯＭ（electrically erasable programmable read-only memory）は、特別な不揮発性メモリであり、電荷を与えることによって（電気的に）データを消去することができる。他のＲＯＭと同様に、本来、ＥＥＰＲＯＭはＲＡＭのように高速なメモリではない。ＥＥＰＲＯＭは、多数のメモリセルを備え、各メモリセルは、電気的に絶縁された複数のゲート（フローティングゲート）を有する。フローティングゲートの電荷の有無に応じてメモリセルにデータが記録される。プログラミングや消去処理によって、フローティングゲートに対して電荷が供給されたり除去されたりする。
【０００４】
また、別の不揮発性メモリの例として、フラッシュメモリが挙げられる。フラッシュメモリは、ＥＥＰＲＯＭの一種であり、データの消去やプログラムの更新は、バイト単位ではなく、ブロック単位で行われる。最近のパーソナルコンピュータの多くは、フラッシュメモリチップにＢＩＯＳを記録しており、ＢＩＯＳの更新を必要に応じて簡単に行うことができる。このようなＢＩＯＳは、フラッシュＢＩＯＳとも呼ばれる。フラッシュメモリは、モデムにも使用されることが多い。フラッシュメモリを使用することによって、新しいプロトコルが標準化された際に、モデムの製造元から提供されるファームウェアを更新して、このプロトコールをモデムがサポートするようにすることができる。
【０００５】
通常、フラッシュメモリは、メモリアレイを備え、このメモリアレイは、行アドレスおよび列アドレスによって指定される多数のメモリセルで構成される。メモリセルの各々には、フローティングゲートを有して電荷を保持する電界効果トランジスタが設けられる。これらのセルは、ブロック単位のグループに分けられる。ブロックにおける各セルは、フローティングゲートに電荷を与えることによって、電気的に、ランダムにプログラムすることができる。蓄積電荷は、ブロック単位の消去処理によって、フローティングゲートから抜き出される。フローティングゲートにおける電荷の有無によってセルのデータが決定する。
【０００６】
シンクロナスＤＲＡＭ（ＳＤＲＡＭ）は、従来のＤＲＡＭメモリよりも高速で動作するＤＲＡＭである。ＳＤＲＡＭは、ＣＰＵのバスと同期して動作する。ＳＤＲＡＭは、従来のＦＰＭ（Fast Page Mode）ＲＡＭの約３倍、ＥＤＯ（Extended Data Output）ＤＲＡＭやＢＥＤＯ（Burst Extended Data Output）ＤＲＡＭの約２倍の周波数である、１００ＭＨｚで動作する。ＳＤＲＡＭは、高速アクセスが可能であるが、揮発性である。多くのコンピュータシステムは、ＳＤＲＡＭを使用して動作するように設計されているが、不揮発性メモリの利用も期待されている。
【０００７】
上述した理由、または以下に述べる理由により、本技術分野において、ＳＤＲＡＭと同じように動作する不揮発性メモリデバイスに対する要求が存在する。これらの理由は、当業者であれば、明細書に記載された内容を理解することによって、明らかとなるであろう。
【０００８】
発明の要旨
本発明は、上述したメモリデバイスの問題等を解決するためのものであり、以下の記載内容を検討することによって、理解可能となるであろう。
【０００９】
一実施の形態においては、シンクロナスメモリデバイスに対するデータ書き込み処理を行う方法が提供される。この方法は、第１のクロックサイクルで書き込みデータを受け取り、データ書き込み処理を実行するステップと、第１のクロックサイクルの直後の次のクロックサイクルでデータの読み出し処理を実行するステップとを含む。
【００１０】
シンクロナスメモリデバイスにおける処理を実行する別の方法は、データ接続端子を通じて書き込みデータを受け取るステップと、書き込みデータを書き込みラッチにラッチするステップと、書き込みデータをラッチした後に、データ接続端子を開放するステップと、書き込みデータが前記書き込みラッチからメモリセルに転送されている間にシンクロナスメモリデバイスに対する読み出し処理を実行するステップとを含む。
【００１１】
また、別の実施の形態においては、シンクロナスメモリデバイスにおける処理を実行する方法は、第１のクロックサイクルで読み出しコマンドと当該読み出しコマンドに対応する列アドレスを受け取ってシンクロナスメモリのメモリアレイからの出力データを要求するステップを含む。出力データは、第１のクロックサイクルの後、所定数のクロックサイクルを経過した後に、外部データ接続端子に供給される。この方法は、第１のクロックサイクルの直後の第２のクロックサイクルで、書き込みコマンドシーケンスにおける第１のコマンドを受け取ってメモリアレイに対する書き込み処理を開始するステップを含む。書き込みコマンドの供給は、外部データ接続端子に対する出力データの供給と同時に、または、外部データ接続端子に対する出力データの供給よりも前に行われる。
【００１２】
一実施の形態においては、シンクロナスメモリデバイスが提供される。シンクロナスデバイスは、複数の列および複数の行に配列されたメモリアレイと、外部デバイスと双方向データ通信を行うためのデータ通信接続端子と、前記データ通信接続端子に接続され、前記双方向通信を調整するデータバッファと、前記データバッファと前記メモリアレイとの間に接続され、前記データ通信端子に供給されたデータをラッチする書き込みラッチとを含む。
【００１３】
発明の実施の形態の説明
添付図面を参照して本発明の実施の形態を詳細に説明する。添付図面は、本明細書の一部を構成するものであり、本発明の具体的な実施の形態を例示的に示している。実施の形態の各々は、当業者が発明を実施できるように十分に説明されている。なお、本発明の精神および範囲を逸脱することなく、論理的、機械的、電気的な変更を加えて発明を実施してもよいことが理解されよう。従って、以下の詳細な説明は、限定的に解釈されるべきではない。本発明の範囲は、クレームによってのみ定義されるものである。
【００１４】
以下の詳細な説明は、２つの主項目に分かれる。第１の項目（インタフェースの機能説明）では、ＳＤＲＡＭメモリとの互換性について詳細に説明されている。第２の項目（機能説明）では、フラッシュアーキテクチャにおける機能的コマンドが定められている。
【００１５】
インタフェースの機能説明
図１Ａは、本発明の一実施の形態を示すブロック図である。メモリデバイス１００は、不揮発性のフラッシュメモリセル１０２のアレイを含む。このアレイは、アドレス指定が可能な複数のバンクに配列されている。本実施の形態においては、４つのメモリバンク１０４、１０６、１０８、１１０がメモリに含まれている。各メモリバンクは、メモリセルからなるアドレス指定が可能な複数のセクタを含む。メモリに保存されたデータは、ロケーションアドレスを用いることによってアクセスすることができる。このロケーションアドレスは、外部から供給され、アドレスレジスタ１１２によって受け取られる。該アドレスは、行アドレスマルチプレクサ１１４によって解読される。また、前記アドレスは、バンク制御ロジック１１６および行アドレスラッチ/デコーダ１１８によって解読される。メモリにおける所望の列にアクセスすることを可能にするために、列アドレスカウンタ／ラッチ１２０は、受け取った複数のアドレスを結合し、列デコーダ１２２に出力する。回路１２４は、入出力ゲート、データマスクロジック、読出しデータラッチ、さらに、書き込みドライバとしての機能を有する。データは、データ入力レジスタ１２６を通じて入力され、データ出力レジスタ１２８を通じて出力される。コマンド実行ロジック１３０は、メモリデバイスの基本動作を制御する。また、ステートマシン１３２は、メモリアレイおよびセル上で実行される特定の処理を制御する。さらに、データ出力のため、ステータスレジスタ１３４およびＩＤレジスタ１３６が設けられる。
【００１６】
図１Ｂは、本発明の一実施の形態における接続ピン配列（入出力コネクタピンアサイン）を示す。メモリパッケージ１５０は、５４個の接続ピンを有する。ピン構成は、既存のＳＤＲＡＭパッケージのものと概ね同じである。本発明独自の接続ピンは、ＲＰ＃１５２およびＶｃｃｐ１５４の２つである。本発明は、ＳＤＲＡＭのものと同じ接続ピンラベルを使用するが、本明細書において、接続ピンを通じて入出力される信号の機能は、特に説明がない限りは、ＳＤＲＡＭのものと同じではない。図１Ｃは、一実施の形態におけるメモリパッケージ１６０を示す。メモリパッケージ１６０は、ピンによる接続端子ではなく、バンプによる接続端子を有する。従って、本発明は、特定のパッケージ構成に限定されるものではない。
【００１７】
メモリデバイスの処理の特徴を説明する前に、接続ピンおよび各接続ピンを通じて入出力される信号について説明する。入力クロック端子は、クロック信号（ＣＬＫ）を供給する。クロック信号は、システムクロックによってドライブされる。シンクロナスフラッシュメモリの入力信号は、全て、ＣＬＫの立ち上がりエッジ（ポジティブエッジ）でサンプリングされる。また、ＣＬＫは、内部バーストカウンタのカウント値を増加させ、更に、出力レジスタを制御する。
【００１８】
入力クロックイネーブル（ＣＫＥ）端子は、ＣＬＫ信号入力をアクティブ（活性化したＨＩＧＨ状態）、非アクティブ（活性化していないＬＯＷ状態）にするために使用される。クロック入力を非アクティブにすることによって、ＰＯＷＥＲ−ＤＯＷＮ＿ＳＴＡＮＤＢＹ処理（全てのメモリバンクがアイドル状態になる）、ＡＣＴＩＶＥ＿ＰＯＷＥＲ−ＤＯＷＮ処理（メモリ行がいずれかのバンクにおいてＡＣＴＩＶＥになる）、または、ＣＬＯＣＫ＿ＳＵＳＰＥＮＤ処理（バースト／アクセスが続行中である）が可能になる。ＣＫＥは、メモリデバイスがパワーダウンモードに入っているとき以外は、同期状態になっている。メモリデバイスがパワーダウンモードに入っているときは、ＣＫＥは、非同期状態になっている。ＣＬＫ等の入力バッファは、パワーダウンモードでは、無効になっており、低消費電力のスタンバイ状態になっている。ＣＫＥは、ＲＰ＃がディープパワーダウンであるときを除き、パワーダウンモードが要求されていない場合は、システムにおいてＨＩＧＨ状態に維持されていてもよい。
【００１９】
チップセレクト（ＣＳ＃）入力端子には、コマンド実行ロジックに設けられたコマンドデコーダを有効、無効にするための信号が入力される。信号がＬＯＷであれば、コマンドデコーダが有効となり、信号がＨＩＧＨであれば、コマンドデコーダが無効となる。つまり、ＣＳ＃がＨＩＧＨであれば、全てのコマンドがマスクされる。さらに、システムにおいて複数のバンクが存在する場合、ＣＳ＃によって外部からバンクを選択できるようになる。従って、ＣＳ＃は、コマンドコードの一部であるとみなすことができる。しかしながら、このＣＳ＃は、必須のものではない。
【００２０】
入力コマンドを入力するための接続端子ＲＡＳ＃、ＣＡＳ＃およびＷＥ＃は（ＣＡＳ＃、ＣＳ＃と共に）、後述するように、メモリによって実行されるコマンドを定義する。入出力マスク（ＤＱＭ）端子は、書き込みアクセスのためのマスク信号を入力し、読み出しアクセスのためのイネーブル信号を出力するために使用される。ＷＲＩＴＥサイクルの間にサンプリングされたＤＱＭがＨＩＧＨであった場合には、入力データがマスクされる。ＲＥＡＤサイクルの間にサンプリングされたＤＱＭがＨＩＧＨであった場合には、２クロックのレイテンシが経過後、出力バッファが高インピーダンス（Ｈｉｇｈ−Ｚ）状態になる。ＤＱＭＬは、データ端子ＤＱ０〜ＤＱ７に対応し、ＤＱＭＨは、データ端子ＤＱ８〜ＤＱ１５に対応する。ＤＱＭＬおよびＤＱＭＨは、ＤＱＭとして参照されたとき、同一の状態であると考えられる。
【００２１】
アドレス入力部（接続端子）１３３は、主に、アドレス信号を入力するために使用される。図示した実施の形態においては、メモリは１２のライン（Ａ０〜Ａ１１）を有する。また、後述するように、アドレス端子を通じて他の信号を入力するようにしてもよい。メモリバンクのあるロケーションを選択するために、ＡＣＴＩＶＥコマンド（行アドレスＡ０〜Ａ１１）やＲＥＡＤ／ＷＲＩＴＥコマンド（列アドレスＡ０〜Ａ７）が発行された際、アドレス入力部の信号がサンプリングされる。アドレス入力部は、後述するＬＯＡＤ＿ＣＯＭＭＡＮＤ＿ＲＥＧＩＳＴＥＲ処理の際、処理コード（ＯｐＣｏｄｅ）を入力するためにも使用される。また、アドレスラインＡ０−Ａ１１は、ＬＯＡＤ＿ＭＯＤＥ＿ＲＥＧＩＳＴＥＲ処理の際に、モード設定を入力するために使用される。
【００２２】
入力リセット／パワーダウン（ＲＰ＃）端子１４０は、リセット処理やパワーダウン処理を行うために使用される。一実施の形態においては、デバイスを立ち上げる（initial device power-up）ときには、ＲＰ＃がＬＯＷからＨＩＧＨになった後、実行可能なコマンドを発行する前に、デバイス内部での初期動作のため、１００μｓの遅延時間が必要となる。ＲＰ＃信号がＬＯＷになると、ステータスレジスタがクリアされ、デバイス内のステートマシン（ＩＳＭ）１３２がアレイ読み出しモードに設定される。また、デバイスがディープパワーダウンモードになる。パワーダウンによって、ＣＳ＃１４２を含む全ての入力端子が「ドントケア（Don't Care）」に設定され、全ての出力がＨｉｇｈ−Ｚ状態になる。ＲＰ＃信号がＶＨＨ電圧（５Ｖ）と同じになると、ＷＲＩＴＥ処理、ＥＲＡＳＥ処理の間、全ての保護モードが解除される。ＲＰ＃信号によって、デバイス保護ビットが「１（保護モード）」に設定されるが、ＲＰ＃信号がＶＨＨになったときは、１６ビットレジスタのロケーション０および１５に存在するブロック保護ビットの各々が、「０（非保護モード）」に設定される。保護ビットについては後述する。他の処理モードの全てにおいて、ＲＰ＃は、ＨＩＧＨに維持される。
【００２３】
バンクアドレス入力端子ＢＡ０およびＢＡ１は、どのバンクに対し、ＡＣＴＩＶＥコマンド、ＲＥＡＤコマンド、ＷＲＩＴＥコマンド、または、ＢＬＯＣＫ＿ＰＲＯＴＥＣＴコマンドを発行するかどうかを定義する。ＤＱ０〜ＤＱ１５端子１４３は、双方向データ通信に使用されるデータバス接続端子である。図１Ｂに示すＶＣＣＱ端子は、ノイズの干渉を受けにくくなるように、ＶＣＣ端子と絶縁された電源をＤＱ端子に供給するために使用される。一実施の形態においては、ＶＣＣＱ＝Ｖｃｃ、即ち、１．８Ｖ±０．１５Ｖである。ＶＳＳＱ端子は、ノイズの干渉を受けにくくなるように、ＤＱ端子に対してＶＳＳ端子と絶縁されたグラウンドとして使用される。ＶＣＣ端子は、例えば、３Ｖの電源供給用である。グラウンドへの接続は、Ｖｓｓ端子を通じて行われる。また、ＶＣＣＰ端子１４４を通じて別のオプション電圧を供給してもよい。ＶＣＣＰ端子は、デバイスの外部でＶＣＣ端子に接続され、デバイスの初期動作、ＷＲＩＴＥ処理、ＥＲＡＳＥ処理に使用される電流を供給する。つまり、メモリデバイスの書き込み処理や消去処理は、ＶＣＣＰ端子を通じて供給された電圧を用いて行われ、他の処理は、全て、ＶＣＣ端子を通じて供給された電圧を用いて行われる。Ｖｃｃｐ端子は、高圧スイッチ／ポンプ回路１４５に接続される。
【００２４】
以下、シンクロナスフラッシュメモリの動作に関するより詳細な説明を行う。本発明の一実施の形態は、不揮発性であり、セクタ単位で電気的にデータを消去（フラッシュ）可能であり、プログラム可能なＲＯＭに関する。このメモリは、１６ビット単位の４，１９４，３０４ワードとして構成される６７，１０８，８６４ビットのデータ容量を有する。他のデータ容量でもよく、本発明は、例として示したデータ容量に限定されない。メモリバンクの各々は、４つの別個に消去可能なブロックで構成される。つまり、合計１６のブロックが存在する。不慮の消去処理や上書き処理を防いで重要なファームウエアを確実に保護するために、メモリは、ハードウエアおよびソフトウエアによってロック可能な１６個のブロックを含み、各ブロックは、２５６Ｋワードのデータ容量を有する。メモリには４つのバンクが含まれているため、真の並列処理を実現することができる。
【００２５】
バンクに対する読み出しアクセスは、バックグラウンドで他のバンクに対してＷＲＩＴＥ処理またはＥＲＡＳＥ処理を行っているときに行うことができる。シンクロナスフラッシュメモリは、シンクロナスインタフェースを有し、クロック信号ＣＬＫの立ち上がりエッジ上で全ての信号を登録することができる。また、メモリの読み出しは、バーストモードで行うことができる。つまり、メモリアクセスは、選択されたロケーションから開始され、アクセスするロケーションの数は、予めプログラムされている。メモリアクセスは、予めプログラムされたシーケンスに従って行われる。読み出しアクセスは、ＡＣＴＩＶＥコマンドの登録で開始し、ＲＥＡＤコマンドによって続行される。ＡＣＴＩＶＥコマンドと同時に登録されたアドレスビットは、アクセス対象のバンクと行を選択するために使用される。ＲＥＡＤコマンドと同時に登録されたアドレスビットは、バーストアクセスを開始する列のロケーションとバンクを選択するために使用される。
【００２６】
シンクロナスフラッシュメモリは、１つのロケーション、２つのロケーション、４つのロケーション、８つのロケーション、または、フルページに対応するプログラム可能な読み出しバースト長を提供する。オプションとしてバースト終端を提供するようにしてもよい。また、シンクロナスフラッシュメモリは、高速処理を達成するために、内部パイプラインアーキテクチャを採用している。シンクロナスフラッシュメモリは、低電力のメモリシステム、例えば、３Ｖで駆動するシステムで動作する。メモリの動作モードとしては、ディープパワーダウンモードが省電力スタンバイモードとして提供される。全ての入出力は、ＬＶＴＴＬ（low voltage transistor-transistor logic）互換である。シンクロナスフラッシュメモリは、フラッシュ処理性能を大幅に向上させることができる。ここで、フラッシュ処理性能とは、自動的に列アドレスを生成しながら高速にデータを転送する能力と、バーストアクセス期間にクロックサイクル毎に列アドレスをランダムに切り換える能力を含む。
【００２７】
一般的に、シンクロナスフラッシュメモリは、低電圧で駆動し、複数のバンクを備えたＤＲＡＭと同様の構成を有する。バンクの各々は、複数の行と複数の列とで構成される。シンクロナスフラッシュメモリは、通常の処理を行う前に初期化される。以下、デバイスの初期化、レジスタの定義、コマンドの内容、およびデバイスの動作について詳細に説明する。
【００２８】
シンクロナスフラッシュは、所定の方法で起動され（powered up）、初期化される。ＶＣＣ、ＶＣＣＱ、およびＶＣＣＰに対して（同時に）電源が供給されると、クロック信号が安定し、ＲＰ＃１４０がＬＯＷ状態からＨＩＧＨ状態になる。デバイス内部の初期化を完了するまでには、ＲＰ＃がＨＩＧＨ状態に移行した後、例えば、１００μｓの遅延時間が必要である。遅延時間が経過した後、メモリは、アレイ読み出しモードになり、モードレジスタへのプログラミング、または、コマンドの実行可能状態となる。不揮発性モードレジスタ（ＮＶモードレジスタ）１４７に対する最初のプログラミングの後、初期化処理の間、コンテンツが自動的に揮発性モードレジスタにロードされる。デバイスは、予めプログラムされた状態で起動し（power-up）、処理コマンドを発行する前に再度不揮発性モードレジスタ１４７のリロードを行う必要はない。これについては後述する。
【００２９】
モードレジスタ１４８は、シンクロナスフラッシュメモリの特定の処理モードを定義するために使用される。この定義には、図２に示すように、バースト長、バーストタイプ、ＣＡＳレイテンシ、処理モードの選択が含まれる。モードレジスタは、ＬＯＡＤ＿ＭＯＤＥ＿ＲＥＳＩＳＴＯＲコマンドに基づいてプログラミングを行い、再プログラミングが行われるまで、格納された情報を保持する。モードレジスタのコンテンツをＮＶモードレジスタ１４７にコピーしてもよい。ＮＶモードレジスタの設定に基づいて、初期化処理の間、モードレジスタ１４８が自動的にロードされる。ＥＲＡＳＥ＿ＮＶＭＯＤＥ＿ＲＥＧＩＳＴＥＲコマンド、ＷＲＩＴＥ＿ＮＶＭＯＤＥ＿ＲＥＧＩＳＴＥＲコマンドの詳細については後述する。当業者であれば、ＳＤＲＡＭにおいては、初期化処理毎に、モードレジスタが外部からロードされる必要があることを理解できるであろう。本発明によればデフォルトモードの設定がＮＶモードレジスタ１４７に登録される。ＮＶモードレジスタのコンテンツは、揮発性モードレジスタ１４８にコピーされ、メモリで各処理が実行されている間にアクセスされる。
【００３０】
モードレジスタビットＭ０〜Ｍ２は、バースト長を定義する。モードレジスタビットＭ３は、バーストタイプ（シーケンシャル、インターリーブ）を定義する。モードレジスタビットＭ４〜６は、ＣＡＳレイテンシを定義する。モードレジスタビットＭ７およびＭ８は、処理モードを定義する。モードレジスタビットＭ９は１に設定される。モードレジスタビットＭ１０およびＭ１１は、本実施の形態では予備とされている。本実施の形態では、ＷＲＩＴＥバーストは、実行されないため、Ｍ９は、論理１に設定され、書き込みアクセスは、１つのロケーション（非バースト）で行われる。モードレジスタは、全てのバンクがアイドル状態にあるときにロードされる必要がある。コントローラは、後続の処理を開始するためには、所定の時間待機しなければならない。
【００３１】
シンクロナスフラッシュメモリに対する読み出しアクセスは、バーストモードで行われる。バースト長は表１に示すようにプログラム可能である。バースト長は、所定のＲＥＡＤコマンドによって自動的にアクセス可能な列ロケーションの最大の数を定義する。バーストタイプがシーケンシャルの場合でも、インターリーブの場合でも、１つのロケーション、２つのロケーション、４つのロケーション、８つのロケーションに対応するバースト長を有する。また、バーストタイプがシーケンシャルである場合には、フルページに対応するバースト長を利用できる。バースト長がフルページである場合、ＢＵＲＳＴ＿ＴＥＲＭＩＮＡＴＥコマンドを使用して任意のバースト長を作成してもよい。つまり、バーストを選択的に終了させることによって、バースト長をカスタマイズすることができる。ＲＥＡＤコマンドが発行されたとき、バースト長に相当する数の列を含むブロックを選択することができる。このバーストモードで行われるアクセスは、全て、選択されたブロック内で行われる。つまり、境界に達するまでそのブロック内を連続してアクセスする。バースト長が２に設定されている場合は、Ａ１〜Ａ７によってブロックが独自に選択される。バースト長が４に設定されている場合は、Ａ２〜Ａ７によってブロックが選択される。バースト長が８に設定されている場合は、Ａ３〜Ａ７によってブロックが選択される。残余の下位アドレスビット（最下位ビットを含む）は、ブロック内での開始位置を選択するために使用される。フルページバーストは、境界に達するまでそのページ内を連続してアクセスする。
【００３２】
所定のバースト内で行われるアクセスは、ビットＭ３によって、シーケンシャル、またはインターリーブのバーストタイプにプログラムされる。バースト内でのアクセスの順序は、表１に示すように、バースト長、バーストタイプ、開始列アドレスによって決定される。
【００３３】
【表１】
【００３４】
ＣＡＳ（Column Address Strobe）レイテンシは、ＲＥＡＤコマンドを登録した後、最初の出力データをＤＱ端子で利用できるまでの遅延時間をクロックサイクルで示している。レイテンシは、１、２、または３クロックサイクルに設定することができる。例えば、ＲＥＡＤコマンドがクロックエッジｎで登録され、レイテンシがｍクロックである場合、クロックエッジｎ＋ｍでデータを利用可能になる。ＤＱ接続部は、１サイクル前（ｎ＋ｍ−１）のクロックエッジでデータのドライブを開始し、アクセスタイムが適切である場合には、クロックエッジｎ＋ｍで有効なデータが得られる。例えば、アクセスタイムが適当となるようにクロックサイクル時間が設定されていると仮定すると、ＲＥＡＤコマンドがＴ０で登録され、レイテンシが２クロックである場合には、図３に示すように、ＤＱは、Ｔ１以降にデータのドライブを開始し、Ｔ２で有効なデータが得られる。図３は、異なるクロックのレイテンシの設定を使用した場合の動作周期の例を示す。通常の処理モードは、Ｍ７およびＭ８を０に設定することによって選択される。予めプログラムされたバースト長がＲＥＡＤバーストに適用される。
【００３５】
以下の真理値表は、本発明のメモリの処理コマンドをより詳細に示している。各コマンドおよび真理値表２について説明する。
【００３６】
【表２】
【００３７】
【表３】
【００３８】
ＣＯＭＭＡＮＤ＿ＩＮＨＩＢＩＴ機能は、ＣＬＫ信号が有効であるかどうかにかかわらず、シンクロナスフラッシュメモリによって新しいコマンドが実行されるのを禁止する。シンクロナスフラッシュメモリは、非選択状態となるが、既に実行中の処理には影響を与えない。
【００３９】
ＮＯ＿ＯＰＥＲＡＴＩＯＮ（ＮＯＰ）コマンドは、ＣＳ＃がＬＯＷとされて選択されたシンクロナスフラッシュメモリに対してＮＯＰを実行するために使用される。ＮＯＰの実行によって、アイドル状態、または待機状態の間に希望しないコマンドが登録されることを防ぐことができる。但し、既に実行中の処理には影響を与えない。
【００４０】
モードレジスタに対するデータは、入力端子Ａ０〜Ａ１１を通じてロードされる。全てのアレイバンクがアイドル状態にあるときにのみ、ＬＯＡＤ＿ＭＯＤＥ＿ＲＥＧＩＳＴＥＲコマンドが発行され、所定の遅延時間（ＭＲＤ）が経過した後、次に実行されるべき処理のコマンドが発行される。ＮＶモードレジスタ１４７が保持するデータは、ＬＯＡＤ＿ＭＯＤＥ＿ＲＥＧＩＳＴＥＲコマンドによって動的に変更されない限り、電源立ち上げ時の初期化処理の際(upon power-up initialization)、自動的にモードレジスタ１４８にデフォルトデータとしてロードされる。
【００４１】
ＡＣＴＩＶＥコマンドは、アクセスが可能となるように、特定のアレイバンクの行を開く（アクティブにする）。入力端子ＢＡ０、ＢＡ１からの入力値によって、バンクが選択され、入力端子Ａ０〜Ａ１１から入力されるアドレスによって行が選択される。次のＡＣＴＩＶＥコマンド、パワーダウンコマンド、または、ＲＥＳＥＴコマンドが登録されるまで、この行は、アクセスが可能となるようにアクティブになっている。
【００４２】
ＲＥＡＤコマンドは、アクティブな行に対してバーストモードで読み出しアクセスを開始するために使用される。入力端子ＢＡ０、ＢＡ１からの入力値によってバンクが選択され、入力端子Ａ０〜Ａ７から入力されるアドレスによって開始列ロケーションが選択される。ＤＱ端子上の読み出しデータは、２クロック前におけるデータマスク（ＤＱＭ）入力端子上でのロジックレベルに依存する。与えられたＤＱＭ信号の登録がＨＩＧＨであった場合には、２クロック後の対応するＤＱ端子は、Ｈｉｇｈ−Ｚ（高インピーダンス）になる。与えられたＤＱＭ信号の登録がＬＯＷであった場合には、ＤＱ端子は有効なデータを保持する。従って、読み出し処理の間、ＤＱＭ入力端子を用いて出力データをマスクすることができる。
【００４３】
ＷＲＩＴＥコマンドは、アクティブな行の１つのロケーションで行われる書き込みアクセスを開始するために使用される。ＷＲＩＴＥコマンドを発行する前に、ＷＲＩＴＥ＿ＳＥＴＵＰコマンドを発行する必要がある。入力端子ＢＡ０、ＢＡ１からの入力値によってバンクが選択され、入力端子Ａ０〜Ａ７から入力されるアドレスによって、列ロケーションが選択される。ＤＱ端子上の入力データは、メモリアレイに書き込まれる。入力データは、該入力データと同時に現れるＤＱＭ入力のロジックレベルに依存する。与えられたＤＱＭ信号の登録がＬＯＷであった場合には、対応するデータがメモリに書き込まれる。ＤＱＭ信号の登録がＨＩＧＨであった場合には、対応するデータの入力が無視され、書き込み対象となっているワード／列ロケーションでのＷＲＩＴＥ処理は実行されない。ＷＲＩＴＥコマンドが発行され、ＤＱＭ信号の登録がＨＩＧＨであった場合には、ＮＯＰコマンドが発行されたものとみなされる。
【００４４】
ＡＣＴＩＶＥ＿ＴＥＲＭＩＮＡＴＥコマンドは、シンクロナスフラッシュメモリに必須のものではないが、ＳＤＲＡＭのＰＲＥＣＨＡＲＧＥコマンドと同様の方法で読み出し処理を終了させるために用いることができる。ＡＣＴＩＶＥ＿ＴＥＲＭＩＮＡＴＥコマンドは、実行中のＢＵＲＳＴ＿ＲＥＡＤを終了させるために発行されるが、特定のバンクに対して発行されてもよいし、特定のバンクに対して発行されなくてもよい。
【００４５】
ＢＵＲＳＴ＿ＴＥＲＭＩＮＡＴＥコマンドは、固定長、またはフルページにわたるバーストをトランケートする（truncate）ために使用される。ＢＵＲＳＴ＿ＴＥＲＭＩＮＡＴＥコマンドを登録する直前に登録されたＲＥＡＤコマンドがトランケートされる。ＢＵＲＳＴ＿ＴＥＲＭＩＮＡＴＥコマンドは、特定のバンクに対して発行されるものではない。
【００４６】
ロードコマンドレジスタ処理は、コマンド実行ロジック（ＣＥＬ）１３０に対するフラッシュメモリの制御コマンドの出力を開始するために使用される。ＣＥＬは、デバイスに対するコマンドの受け取りおよび解読を行う。このコマンドによって内部ステートマシン（ＩＳＭ）１３２の動作、読み出しパス（即ち、メモリアレイ１０２、ＩＤレジスタ１３６、またはステータスレジスタ１３４）に対する制御が行われる。
【００４７】
シンクロナスフラッシュメモリ内でバンクに対するＲＥＡＤコマンドまたはＷＲＩＴＥコマンドが発行される前に、このバンクにおいて処理の対象となる行が「開かれる（アクティブにする）」必要がある。これは、図４に示すように、ＣＳ＃、ＷＥ＃、ＲＡＳ＃、ＣＡＳ＃によって定義されるＡＣＴＩＶＥコマンドによって行われ、アクティブにするバンクや行の双方が選択される。
【００４８】
ＡＣＴＩＶＥコマンドを発行して行を開いた後、この行に対し、ＲＥＡＤコマンドやＷＲＩＴＥコマンドが発行される。ＲＥＡＤコマンドやＷＲＩＴＥコマンドを発行するまでの時間は、所定の期間（ｔＲＣＤの仕様）に基づいて決められる。ｔＲＣＤ（ＭＩＮ）をクロック周期で分割した値を切り上げ、整数にする。この整数に基づいて、ＡＣＴＩＶＥコマンドが発行された後、ＲＥＡＤコマンドやＷＲＩＴＥコマンドが発行される最初のクロックエッジが求められる。例えば、ｔＲＣＤの仕様が３０ｎｓであり、クロックが９０ＭＨＺ（１１．１１ｎｓクロック周期）であれば、計算された値は２．７クロックであるため、「３」に切り上げられる。この場合、つまり、２＜ｔＲＣＤ（ＭＩＮ）／ｔＣＫ≦３の場合を図５に示す（ｔＲＣＤの仕様条件が異なる場合にも、同様の方法を用いて時間の単位をクロックサイクルに変換することができる）。
【００４９】
同一のバンクにおける異なる行に対する次のＡＣＴＩＶＥコマンドの発行は、このバンクに対する連続するＡＣＴＩＶＥコマンドの最小間隔がｔＲＣＤで定義されていれば、前回アクティブにした行を閉じることなく行うことができる。
【００５０】
別のバンクに対する次のＡＣＴＩＶＥコマンドは、最初のバンクがアクセスされている間に発行することができる。従って、行のアクセスにおける合計のオーバーヘッドを減らすことができる。異なるバンクに対する連続するＡＣＴＩＶＥコマンドの最小間隔は、期間ｔＲＣＤで定義される。
【００５１】
ＲＥＡＤバーストは、図６に示すＣＳ＃、ＷＥ＃、ＲＡＳ＃、ＣＡＳ＃によって定義されるＲＥＡＤコマンドによって開始される。ＲＥＡＤコマンドによって、開始列とバンクアドレスが選択される。ＲＥＡＤバーストの間において、ＲＥＡＤコマンドの発行後、ＣＡＳレイテンシが経過した後、開始列のアドレスからの有効なデータ出力要素（data-out element）を利用できる。続くデータ出力要素の各々は、それぞれ次のポジティブクロックエッジで有効となる。バースト終了後、他のコマンドが開始されていなければ、ＤＱ端子はＨＩＧＨ−Ｚ状態になる。フルページバーストは、終了まで継続的に実行される（ページの最後で列０に戻り、処理が継続する）。ＲＥＡＤバーストからのデータは、次のＲＥＡＤコマンドが発行されるとトランケート（truncate）される。固定長ＲＥＡＤバーストからのデータの直後には、次のＲＥＡＤコマンドからのデータが続いている。いずれの場合であっても、継続的なデータの流れが保たれる。新たなバーストの第１番目のデータ要素は、終了したバーストの最後のデータ要素、または、固定長よりも長いバースト（途中でトランケートされている）の場合は、最後の所望のデータ要素の後に続く。新たなＲＥＡＤコマンドは、最後の所望のデータ要素が有効となるクロックエッジのｘサイクル前に発行される。ｘは、ＣＡＳレイテンシより１だけ少ない。図７において、ＣＡＳレイテンシが１、２、３の場合、データ要素ｎ＋３は、４つのバーストの最後であるか、固定長よりも長いバーストの最後である。シンクロナスフラッシュメモリは、パイプライン・アーキテクチャを採用しているため、プリフェッチ・アーキテクチャのように２ｎルールを必要としない。前回のＲＥＡＤコマンドの後、どのクロックサイクルにおいてもＲＥＡＤコマンドを開始することができる。ページ内における最高速度のランダム読み出しアクセスは、図８に示すように行われる。後続する各ＲＥＡＤ処理を異なるバンクに対して実行してもよい。
【００５２】
ＲＥＡＤバーストからのデータは、次のＷＲＩＴＥコマンドによってトランケートされる。なお、ＷＲＩＴＥコマンドの前には、ＷＲＩＴＥ＿ＳＥＴＵＰを実行する必要がある。固定長ＲＥＡＤバーストからのデータの直後には、次のＷＲＩＴＥコマンドからのデータが続いている。ＷＲＩＴＥコマンドは、バスのターンアラウンドの制約を受ける。入出力の競合を回避することができれば、ＲＥＡＤバーストからの最後の（最後の所望の）データ要素の直後のクロックエッジでＷＲＩＴＥ処理が開始する。システムの設計によっては、シンクロナスフラッシュメモリのＤＱ端子がＨｉｇｈ−Ｚになる前に、入力データをドライブする装置がＬｏｗ−Ｚになることがある。この場合、少なくとも１サイクルの遅延が最後に読み出したデータとＷＲＩＴＥコマンドとの間に発生する。
【００５３】
ＤＱＭ入力は、図９に示す入出力の競合を回避するために使用される。ＤＱＭ信号は、ＷＲＩＴＥコマンド（出力バッファに対するＤＱＭレイテンシは２クロックである）の少なくとも２クロック前にアサートされ（ＨＩＧＨ）、ＲＥＡＤからのデータ出力が抑制される。ＷＲＩＴＥコマンドが登録されると、ＤＱＭ信号の状態に関わらず、ＤＱ端子は、Ｈｉｇｈ−Ｚになる（または、Ｈｉｇｈ−Ｚの状態を維持する）。ＷＲＩＴＥコマンド（入力バッファに対するＤＱＭレイテンシはゼロクロックである）の前にＤＱＭ信号のアサート状態を解除し、書き込みデータのマスクを解除しなければならない。図９は、クロック周波数がＮＯＰサイクルを付加することなくバスの競合を回避できるように設定されている場合を示す。
【００５４】
固定長またはフルページのＲＥＡＤバーストは、ＡＣＴＩＶＥ＿ＴＥＲＭＩＮＡＴＥコマンド（特定のバンクに対するものでもよく、特定のバンクに対するものでなくともよい）、ＢＵＲＳＴ＿ＴＥＲＭＩＮＡＴＥコマンド（特定のバンクに対するものではない）のいずれによってもトランケートされる。ＡＣＴＩＶＥ＿ＴＥＲＭＩＮＡＴＥコマンドやＢＵＲＳＴ＿ＴＥＲＭＩＮＡＴＥコマンドは、最後の所望のデータ要素が有効であるクロックエッジのｘサイクル前に発行される。ｘは、ＣＡＳレイテンシより１少ない。これを、異なるＣＡＳレイテンシの場合の各々について、図１０に示す。データ要素ｎ＋３は、４つのバーストのうち最後の望ましいデータ要素でもよく、固定長よりも長いバーストにおける最後の所望のデータ要素でもよい。
【００５５】
１つのロケーションでのＷＲＩＴＥ処理は、図１１に示すＣＳ＃、ＷＥ＃、ＲＡＳ＃、ＣＡＳ＃によって定義されるＷＲＩＴＥコマンドによって開始される。ＷＲＩＴＥコマンドによって、開始列とバンクアドレスが選択される。ＷＲＩＴＥコマンドが登録されると、真理値表４および５によって定義されるようにＲＥＡＤコマンドが実行される。図１２に一例を示す。ＷＲＩＴＥ処理の間、ＷＲＩＴＥコマンドと同時に有効なデータ入力（data-in）が登録される。
【００５６】
ＳＤＲＡＭとは異なり、シンクロナスフラッシュメモリは、特定のバンクの開いている行、あるいは全てのバンクにおける開いている行を非アクティブにするのにＰＲＥＣＨＡＲＧＥコマンドを必要としない。ＡＣＴＩＶＥ＿ＴＥＲＭＩＮＡＴＥコマンドは、ＢＵＲＳＴ＿ＴＥＲＭＩＮＡＴＥコマンドに類似するが、ＡＣＴＩＶＥ＿ＴＥＲＭＩＮＡＴＥコマンドは、特定のバンクに対するものでもよく、特定のバンクに対するものでなくてもよい。ＡＣＴＩＶＥ＿ＴＥＲＭＩＮＡＴＥコマンドの実行中に入力Ａ１０がアサートされてＨＩＧＨになっていれば、どのバンクにおいてもＢＵＲＳＴ＿ＲＥＡＤが終了する。ＡＣＴＩＶＥ＿ＴＥＲＭＩＮＡＴＥコマンドの実行中に入力Ａ１０がＬＯＷであれば、ＢＡ０、ＢＡ１によってどのバンクを終了するかが指定される。ＡＣＴＩＶＥ＿ＴＥＲＭＩＮＡＴＥは、Ａ１０、ＢＡ０、ＢＡ１によってアドレス指定されないバンクに対するＮＯＰであるとみなされる。
【００５７】
アクセスが行われていないときに、ＮＯＰまたはＣＯＭＭＡＮＤ＿ＩＮＨＩＢＩＴに一致するクロックイネーブルＣＫＥがＬＯＷに登録されると、パワーダウンが発生する。パワーダウンが発生すると、ＷＲＩＴＥ処理を含む内部ステートマシンによる処理の後、ＣＫＥを除き、入力バッファと出力バッファが非アクティブになる。つまり、省電力モードのスタンバイ状態となる。
【００５８】
パワーダウン状態は、ＮＯＰまたはＣＯＭＭＡＮＤ＿ＩＮＨＩＢＩＴが登録され、所望のクロックエッジでＣＫＥがＨＩＧＨになる（ｔＣＫＳを満たす）と終了する。図１３にパワーダウン処理の例を示す。
【００５９】
列アクセス／バーストの実行中にＣＫＥ端子がＬＯＷに登録されるとクロックサスペンドモードになる。クロックサスペンドモードにおいては、内部クロックが非アクティブになり、シンクロナスロジックが「フリーズ」する。それぞれのクロックの立ち上がりエッジにおいてＣＫＥがＬＯＷにサンプリングされると、次の内部クロックの立ち上がりエッジがサスペンドされる。内部クロックエッジがサスペンドされているときには、入力端子に保持されているコマンドやデータは無視される。クロックがサスペンドされている限り、図１４の例に示すように、ＤＱ端子が保持するデータは、そのドライブされた状態を維持し、バーストカウンタは増加されない。クロックサスペンドモードは、ＣＫＥ端子がＨＩＧＨに登録されると終了し、次のクロックの立ち上がりエッジで内部クロックによる処理が再開する。
【００６０】
バースト読み出し／シングル書き込みモードは、一実施の形態におけるデフォルトモードである。ＷＲＩＴＥコマンドの全ては、単一の列ロケーションでのアクセス（１つのバースト）を発生させるものであり、ＲＥＡＤコマンドは、予めプログラムされたバースト長、シーケンスに従って各列に対するアクセスを発生させるものである。次の真理値表３は、ＣＫＥ信号を用いたメモリ処理を示す。
【００６１】
【表４】
【００６２】
【表５】
【００６３】
【表６】
【００６４】
機能説明
シンクロナスフラッシュメモリは、多くの機能を有し、ＳＤＲＡＭバス上でのコードの格納や、ＸＩＰ技術（execute in place）技術を利用したアプリケーションに最適である。メモリアレイは、個々の消去ブロックに細分化される。各々のブロックに保持されたデータは、他のブロックに保持されたデータに影響を与えることなく消去することができる。これらのメモリブロックの読み出し、書き込み、消去は、コマンド実行ロジック（ＣＥＬ）１３０に対するコマンドの発行によって実行することができる。ＣＥＬは、内部ステートマシン（ＩＳＭ）１３２の処理を制御する。ＣＥＬは、ＥＲＡＳＥ＿ＮＶＭＯＤＥ＿ＲＥＧＩＳＴＥＲ処理、ＷＲＩＴＥ＿ＮＶＭＯＤＥ＿ＲＥＧＩＳＴＥＲ処理、ＷＲＩＴＥ処理、ＢＬＯＣＫ＿ＥＲＡＳＥ処理、ＢＬＯＣＫ＿ＰＲＯＴＥＣＴ処理、ＤＥＶＩＣＥ＿ＰＲＯＴＥＣＴ処理、ＵＮＰＲＯＴＥＣＴ＿ＡＬＬ＿ＢＬＯＣＫＳ処理、およびＶＥＲＩＦＹ処理の全てを完全に制御する。ＩＳＭ１３２は、各々のメモリロケーションで過剰消去がなされないように保護し、各々のメモリロケーションでデータの保持が最大限に行われるように最適化する。さらに、ＩＳＭによって、システム内でのデバイスの書き込み、または、外部のプログラマによるデバイスの書き込みに必要な制御が大幅に簡略化する。
【００６５】
シンクロナスフラッシュメモリは、１６個の別個の消去可能なブロックで構成される。メモリブロックに保持されたデータは、他のメモリブロックに保持されたデータに影響を与えることなく、部分的に消去可能である。メモリブロックは、ハードウエアによって不慮のデータ消去や書き込みから保護されるようにしてもよい。ブロックを保護する場合には、当該ブロックのデータが改変される前に、ＲＰ＃端子の電圧をＶＨＨ（比較的に高電圧）にドライブする必要がある。ロケーション０および１５の２５６Ｋワードの容量を有するブロックは、別のハードウエアによる保護手段を備えていてもよい。これらのブロックに対してＰＲＯＴＥＣＴコマンドが一旦実行されると、ＵＮＰＲＯＴＥＣＴ＿ＡＬＬ＿ＢＬＯＣＫＳコマンドによって、ＲＰ＃がＶＨＨでなければ、ロケーション０およびロケーション１５以外の全てのブロックの保護を解除する。これにより、システム内でのファームウエアのアップデートの際、不慮の電力障害やシステムリセットが発生した場合であっても、重要なコードに対するセキュリティが高められる。
【００６６】
電源立ち上げ時の初期化、ＥＲＡＳＥ処理、ＷＲＩＴＥ処理およびＰＲＯＴＥＣＴ処理のタイミングは、メモリアレイ内の全てのプログラミングのアルゴリズムを制御するＩＳＭを用いることによって簡略化される。ＩＳＭによって、過剰消去を防止してデータが保護され、各セルに対する書き込みマージンが最適化される。ＷＲＩＴＥ処理の間、ＩＳＭは、自動的に、ＷＲＩＴＥ処理の試行回数のインクリメントおよび監視を行い、各メモリセルにおける書き込みマージンを認証し、ＩＳＭステータスレジスタを更新する。ＢＬＯＣＫ＿ＥＲＡＳＥ処理を実行するとき、ＩＳＭは、自動的にアドレスブロック全体を上書きして過剰消去を防止し、ＷＲＩＴＥ処理の試行回数のインクレメントおよび監視を行い、ＩＳＭステータスレジスタのビットをセットする。
【００６７】
８ビットのＩＳＭステータスレジスタ１３４は、外部プロセッサ２００にＷＲＩＴＥ処理、ＥＲＡＳＥ処理、ＰＲＯＴＥＣＴ処理時のＩＳＭのステータスを監視させる。８ビットのステータスレジスタのうち、１ビット（ＳＲ７）のセットおよびクリア（設定解除）は、ＩＳＭによって完全に行われる。このビットは、ＩＳＭがＥＲＡＳＥ処理、ＷＲＩＴＥ処理、または、ＰＲＯＴＥＣＴ処理でビジーになっているか否かを示す。また、他のエラー情報、即ち、書き込み保護ブロックエラー、消去非保護全ブロックエラー、デバイス保護エラーは、別の３つのビット（ＳＲ３、ＳＲ４、ＳＲ５）で設定する。ステータスレジスタビットＳＲ０、ＳＲ１およびＳＲ２により、実行中のＩＳＭの処理の詳細な情報が得られる。ユーザは、デバイスレベルでのＩＳＭの処理が進行中であるのか、バンクレベルでのＩＳＭ処理が進行中であるのかを確認でき、どのバンクがＩＳＭによって制御されているかも確認できる。これらの６個のビット（ＳＲ３〜ＳＲ５）は、ホストシステムによってクリアされなければならない。表２を参照してステータスレジスタについてより詳細に説明する。
【００６８】
ＣＥＬ１３０は、デバイスに対するコマンドの受け取りおよび解読を行う。各コマンドは、ＩＳＭの処理および読み出しパス（即ち、メモリアレイ、デバイス構成、または、ステータスレジスタ）を制御する。ＩＳＭがアクティブになっているとき、ＣＥＬに対するコマンドが発行される。
【００６９】
節電効果を高めるために、シンクロナスフラッシュは、極めて低電流のディープパワーダウンモードに対応している。このモードに入るためには、ＲＰ＃端子１４０（リセット／パワーダウン）をＶＳＳ±０．２Ｖにする必要がある。不慮のＲＥＳＥＴを回避するため、ＲＰ＃がＶｓｓで１００ｎｓの間維持されなければデバイスはリセットモードに入らない。ＲＰ＃がＶｓｓに維持されると、デバイスは、ディープパワーダウンモードに入る。デバイスがディープパワーダウンモードに入った後にＲＰ＃がＬＯＷからＨＩＧＨに変化すると、本明細書中で概略説明しているように、デバイスの起動初期化シーケンスが実行される。リセットモードに入った後にＲＰ＃がＬＯＷからＨＩＧＨに変化しても、ディープパワーダウンモードに入っていなかった場合には、実行可能なコマンドの発行までに１μｓの遅延時間が必要となる。デバイスがディープパワーダウンモードに入ると、ＲＰ＃バッファを除く全てのバッファが不作動（disable）になり、電流量が少なくなり、例えば、３．３ＶのＶＣＣで最大５０μＡになる。ディープパワーダウンモードの間、ＲＰ＃への入力はＶｓｓに維持されなければならない。ＲＥＳＥＴモードに入ると、ステータスレジスタ１３４がクリアされ、ＩＳＭ１３２がアレイ読み出しモードにセットされる。
【００７０】
シンクロナスフラッシュメモリアーキテクチャによれば、各セクタのデータを消去する際、アレイの他の部分に影響を与えることがない。アレイは、１６個のアドレス指定可能な「ブロック」に分けられており、これらのブロックは、別個に消去可能である。アレイ全体ではなく、ブロック単位でデータの消去が可能であるため、デバイス全体の耐久性およびシステムの柔軟性が向上する。ＥＲＡＳＥ機能およびＢＬＯＣＫ＿ＰＲＯＴＥＣＴ機能のみがブロック単位で実行される。１６個のアドレス指定可能なブロックは、４つのバンク１０４、１０６、１０８、１１０に等分される。つまり、各バンク１０４、１０６、１０８、１１０は、４つのブロックからなる。４つのバンクに対し、一方では読み出し、他方では書き込みを同時に行うことができる。あるバンクに対し、ＩＳＭによるＷＲＩＴＥ処理またはＥＲＡＳＥ処理を行っているときに別のバンクに対してＲＥＡＤ処理を行うことができる。ステータスレジスタ１３４をポーリングすることによって、どのバンクに対してＩＳＭの処理が実行されているかを判定することができる。シンクロナスフラッシュメモリは、単一のバックグランド処理を行うＩＳＭを備える。このＩＳＭは、電源立ち上げ時の初期化処理、ＥＲＡＳＥ処理、ＷＲＩＴＥ処理およびＰＲＯＴＥＣＴ処理を制御する。どのような場合であっても、ＩＳＭによる処理は1つしか実行することができない。しかしながら、ＲＥＡＤ処理を含む他の特定のコマンドは、ＩＳＭ処理を行っている間に実行することができる。ＩＳＭによって制御される処理コマンドは、バンクレベルの処理、またはデバイスレベルの処理である。ＷＲＩＴＥ処理やＥＲＡＳＥ処理は、バンクレベルで行われるＩＳＭ処理である。バンクレベルで行われるＩＳＭ処理が開始されると、このバンクにおいては、どのロケーションに対してＲＥＡＤ処理が行われても無効データが出力されるが、他のバンクに対してＲＥＡＤ処理が行われると、そのアレイが読み出される。ＲＥＡＤ＿ＳＴＡＴＵＳ＿ＲＥＧＩＳＴＥＲコマンドが実行されると、ステータスレジスタ１３４が保持するコンテンツが出力される。ＩＳＭステータスビットは、ＩＳＭ処理の終了を示す（ＳＲ７＝１）。ＩＳＭ処理が終了すると、バンクが自動的にアレイ読み出しモードに入る。ＥＲＡＳＥ＿ＮＶＭＯＤＥ＿ＲＥＧＩＳＴＥＲ処理、ＷＲＩＴＥ＿ＮＶＭＯＤＥ ＲＥＧＩＳＴＥＲ処理、ＢＬＯＣＫ＿ＰＲＯＴＥＣＴ処理、ＤＥＶＩＣＥ＿ＰＲＯＴＥＣＴ処理、およびＵＮＰＲＯＴＥＣＴ＿ＡＬＬ＿ＢＬＯＣＫＳ処理は、デバイスレベルで行われるＩＳＭ処理である。デバイスレベルで行われるＩＳＭ処理が一旦開始されると、どのバンクに対してＲＥＡＤ処理が行われてもアレイが保持するコンテンツが出力される。ＲＥＡＤ＿ＳＴＡＴＵＳ＿ＲＥＧＩＳＴＥＲコマンドは、ＩＳＭ処理の終了を判定するために発行される。ＳＲ７＝１であるとき、ＩＳＭ処理は終了し、次のＩＳＭ処理が開始される。ハードウエア回路によって意図しないＥＲＡＳＥ処理またはＷＲＩＴＥ処理が行われるのを防いでブロックのデータを保護する場合には、以下に述べるように、ＷＲＩＴＥ処理またはＥＲＡＳＥ処理が行われる前にＲＰ＃をＶＨＨにドライブする必要がある。
【００７１】
ファームウエアの最も重要な部分に対するセキュリティを高めるために、ブロックのデータをハードウエアによって保護する場合がある。ハードウエアによって保護されているブロックに対してＷＲＩＴＥ処理またはＥＲＡＳＥ処理が行われている間には、即ち、ＷＲＩＴＥ処理またはＥＲＡＳＥ処理が終了するまでは、ＲＰ＃は、ＶＨＨに維持されなければならない。ＲＰ＃＝ＶＨＨでない場合、保護されたブロックに対するＷＲＩＴＥ処理またはＥＲＡＳＥ処理は禁止され、書き込みエラーまたは消去エラーとなる。ロケーション０および１５のブロックは、予期しないＷＲＩＴＥ処理あるいはＥＲＡＳＥ処理を保護するために、別のハードウエア保護機能を有する。本実施の形態において、これらのブロックは、ＲＰ＃＝ＶＨＨでない場合には、ＵＮＰＲＯＴＥＣＴ＿ＡＬＬ＿ＢＬＯＣＫＳコマンドの発行に基づくソフトウエアによる保護解除ができないようになっている。ブロックの保護ステータスは、ＲＥＡＤ＿ＳＴＡＴＵＳ＿ＲＥＧＩＳＴＥＲコマンドを発行し、ブロックの保護ビットを読み取ることによって確認することができる。また、ブロックを保護するためには、対象となるブロックアドレスに対し、３サイクルのコマンドシーケンスを発行しなければならない。
【００７２】
シンクロナスフラッシュメモリは、３つの異なるモードのＲＥＡＤ処理に対応している。モードに応じたＲＥＡＤ処理によって、メモリアレイ、ステータスレジスタ、または、デバイスコンフィグレーションレジスタの1つからデータが作成される。デバイスコンフィグレーションレジスタまたはステータスレジスタに対するＲＥＡＤ処理は、ＬＣＲ−ＡＣＴＩＶＥサイクルの後に行われる。データ出力（data out）のバースト長は、モードレジスタの設定によって定義される。ＬＣＲ−ＡＣＴＩＶＥサイクルの後のＲＥＡＤ処理、またはＬＣＲ−ＡＣＴＩＶＥサイクルを必要としないで行われるＲＥＡＤ処理によって、アレイが読み出される。しかしながら、読み出し動作には幾つかのバリエーションが存在するため、以下の項目で説明する。
【００７３】
バンクに対するＲＥＡＤコマンドの実行によって、メモリアレイのコンテンツが出力される。ＩＳＭによるＷＲＩＴＥ処理またはＥＲＡＳＥ処理が行われている間は、ＩＳＭの制御下にあるバンク内のどのロケーションに対してＲＥＡＤ処理が行われても無効データが出力される。ＲＥＳＥＴ処理を終了すると、デバイスが自動的にアレイ読み出しモードに入る。
【００７４】
ステータスレジスタ１３４のＲＥＡＤ処理を実行するためには、アレイの読み出し時と同様の入力シーケンスが必要であるが、ＬＣＲ＿ＲＥＡＤ＿ＳＴＡＴＵＳ＿ＲＥＧＩＳＴＥＲ（７０Ｈ）サイクルがＡＣＴＩＶＥ ＲＥＡＤサイクルの前でなければならない。ステータスレジスタによるデータ出力（data out）のバースト長は、モードレジスタ１４８によって定義される。ステータスレジスタが保持するコンテンツは、ＣＡＳレイテンシが経過した後、クロックの次の立ち上がりエッジで更新され、ラッチされる。デバイスは、自動的にアレイ読み出しモードに入り、次のＲＥＡＤ処理が可能な状態になる。
【００７５】
デバイスコンフィグレーションレジスタ１３６の読み出しには、ステータスレジスタの読み出しと同様の入力シーケンスが必要であるが、特定のアドレスを指定しなければならない。ＷＥ＃は、ＨＩＧＨでなければならず、ＤＱＭおよびＣＳ＃はＬＯＷでなければならない。メーカ互換ＩＤを読み出すためには、アドレスは、００００００Ｈに指定されていなければならない。デバイスＩＤを読み出すためには、アドレスは、０００００１Ｈに指定されていなければならない。各消去ブロック（ｘｘ０００２Ｈ）内での第三のアドレスロケーションでブロック保護ビットは読み出され、デバイス保護ビットは、ロケーション０００００３Ｈから読み出される。
【００７６】
ＤＱ端子は、アレイにデータを入力するためにも用いられる。アドレス端子は、アドレスロケーションを指定するため、または、ＬＯＡＤ＿ＣＯＭＭＡＮＤ＿ＲＥＧＩＳＴＥＲサイクルの間にＣＥＬに対してコマンドを入力するために用いられる。コマンド入力によって、ＣＥＬに対して８ビットのコマンドが発行され、デバイスの処理モードが制御される。ＷＲＩＴＥ処理は、メモリアレイにデータを入力するために使用される。以下、入力タイプの両方について説明する。
【００７７】
コマンド入力を実行するためには、ＤＱＭはＬＯＷでなければならず、ＣＳ＃およびＷＥ＃も、ＬＯＷでなければならない。アドレス端子やＤＱ端子は、各コマンドの入力に用いられる。コマンドの入力に使用されないアドレス端子は「ドントケア」であって、状態が維持されていなければならない。８ビットコマンドは、ＤＱ０〜ＤＱ７、または、Ａ０〜Ａ７に対する入力であり、クロックの立ち上がりエッジでラッチされる。
【００７８】
メモリアレイに対するＷＲＩＴＥ処理によって、所望のビットが論理０に設定されるが、論理０に設定されているビットを論理１に変更することはできない。いずれかのビットを論理１に設定すると、ブロック全体のデータが消去される。ＷＲＩＴＥ処理を実行するためには、ＤＯＱは、ＬＯＷでなければならず、ＣＳ＃およびＷＥ＃も、ＬＯＷでなければならない。また、ＶＣＣＰをＶＣＣに保持しなければならない。保護されたブロックに対して書き込みを行うには、ＲＰ＃をＶＨＨにする必要がある。Ａ０〜Ａ１１によって書き込みアドレスが指定され、アレイに書き込まれるデータは、ＤＱ端子に入力される。データおよびアドレスは、クロックの立ち上がりエッジでラッチされる。ＷＲＩＴＥ処理の前には、ＷＲＩＴＥ＿ＳＥＴＵＰコマンドを発行する必要がある。
【００７９】
メモリブロックの書き込みを簡略化するために、シンクロナスフラッシュメモリのＩＳＭは、ＷＲＩＴＥサイクルおよびＥＲＡＳＥサイクルの内部アルゴリズムの全てを制御する。デバイスの制御には、８ビットのコマンドセットが使用される。真理値表１および２に有効なコマンドのリストを示す。
【００８０】
８ビットのＩＳＭステータスレジスタ１３４（表２）に対してポーリングを行うことによって、ＥＲＡＳＥ＿ＮＶＭＯＤＥ＿ＲＥＧＩＳＴＥＲ処理、ＷＲＩＴＥ＿ＮＶＭＯＤＥ＿ＲＥＧＩＳＴＥＲ処理、ＷＲＩＴＥ処理、ＥＲＡＳＥ処理、ＢＬＯＣＫ＿ＰＲＯＴＥＣＴ処理、ＤＥＶＩＣＥ＿ＰＲＯＴＥＣＴ処理、または、ＵＮＰＲＯＴＥＣＴ＿ＡＬＬ＿ＢＬＯＣＫＳ処理が終了されたかどうか、また、これらの処理の際にエラーが発生したかどうかがチェックされる。ＩＳＭ処理の終了は、ＲＥＡＤ＿ＳＴＡＴＵＳ＿ＲＥＧＩＳＴＥＲ（７０Ｈ）コマンドの発行によって監視される。ステータスレジスタのコンテンツは、ＤＱ０〜ＤＱ７に出力され、ＣＡＳレイテンシが経過した後、次のクロックの立ち上がりエッジで、モードレジスタの設定によって定義される固定バースト長の分だけ更新される。ＩＳＭ処理は、ＳＲ７＝１となったときに終了する。ビットで定義されるブロックは全てＩＳＭによって設定されるが、ＩＳＭのステータスビットのみがＩＳＭによってリセットされる。消去／非保護ブロック、書き込み／保護ブロック、デバイス保護は、ＣＬＥＡＲ＿ＳＴＡＴＵＳ＿ＲＥＧＩＳＴＥＲ（５０Ｈ）コマンドによってクリアされなければならない。これによってユーザがポーリングを行ってステータスレジスタをクリアするタイミングを選択することができる。例えば、ホストシステムは、個々のＷＲＩＴＥ処理が行われた後にステータスレジスタをチェックするのではなく、複数のＷＲＩＴＥ処理が行われた後にステータスレジスタをチェックすることができる。ＲＰ＃信号のアサート、デバイスのパワーダウンによってもステータスレジスタがクリアされる。
【００８１】
【表７】
【００８２】
デバイスＩＤ、製造メーカー互換ＩＤ、デバイス保護ステータス、およびブロック保護ステータスは、全て、ＲＥＡＤ＿ＤＥＶＩＣＥ＿ＣＯＮＦＩＧＵＲＡＴＩＯＮ（９０Ｈ）コマンドを発行することによって読み出される。所望のレジスタを読み出すために、特定のアドレスがアサートされなければならない。様々なデバイスのコンフィグレーションレジスタ１３６についての詳細を表３に示す。
【００８３】
【表８】
【００８４】
デバイスの処理モードを変更するためのコマンドを発行することもできる。各モードでは、そのモード特有の処理が行われる。幾つかのモードでは、処理の実行の前に、一連のコマンドを書き込む必要がある。以下、各モードの特性について説明する。真理値表１および２は、所望の処理を行うために必要なコマンドシーケンスのリストである。読み出しと書き込みを同時に行う機能によって、バックグランド処理であるバンクに対して書き込み処理または消去処理を行っている間に他のバンクに読み出し処理を行うことができる。書き込み処理では、真理値表２に記載されたＬＣＲ−ＡＣＴＩＶＥ−ＷＲＩＴＥコマンドシーケンスを連続したクロックサイクルで終了させなければならない。しかしながら、シンクロナスフラッシュコントローラの処理を簡略化するために、このコマンドシーケンスの間、ＮＯＰコマンドまたはＣＯＭＭＡＮＤ＿ＩＮＨＩＢＩＴコマンドを数に制限なく発行するようにしている。さらに、データの保護機能を高めるために、これらのコマンドシーケンスは、３サイクルの間、同一のバンクアドレスに指定しなければならない。ＬＣＲ−ＡＣＴＩＶＥ−ＷＲＩＴＥコマンドシーケンスの間にバンクアドレスが変更される場合、または、コマンドシーケンスが連続していない場合（コマンドシーケンスの間に、コマンドの発行が許されているＮＯＰコマンドおよびＣＯＭＭＡＮＤ＿ＩＮＨＩＢＩＴコマンド以外のコマンドが発行された場合）、書き込みステータスビットおよび消去ステータスビット（ＳＲ４およびＳＲ５）が設定され、処理が禁止される。
【００８５】
パワーアップ（電源立ち上げ）後、処理コマンドがデバイスに対して発行される前に、シンクロナスフラッシュメモリが初期化される。ＶＣＣ、ＶＣＣＱ、およびＶＣＣＰに対して（同時に）電源が供給された後、クロックが安定し、ＲＰ＃がＬＯＷからＨＩＧＨに変化する。ＲＰ＃がＨＩＧＨに移行した後、デバイス内部の初期化が終了するには、遅延時間（一実施の形態においては、１００μｓの遅延時間）が必要である。デバイスの初期化が終了すると、デバイスは、アレイ読み取りモードになり、実行可能なコマンドがデバイスに対して発行される。
【００８６】
デバイスＩＤ、メーカー互換ＩＤ、デバイス保護ビットおよびブロック保護ビットの各々を読み出すためには、ＲＥＡＤ＿ＤＥＶＩＣＥ＿ＣＯＮＦＩＧＵＲＡＴＩＯＮ（９０Ｈ）コマンドが発行される。このモードにおいては、所望の情報を読み出すために特定のアドレスが指定される。メーカー互換ＩＤは、００００００Ｈで読み出される。デバイスＩＤは、０００００１Ｈで読み出される。メーカー互換およびデバイスＩＤは、ＤＱ０〜ＤＱ７に出力される。デバイス保護ビットは、０００００３Ｈで読み出される。ブロック保護ビットの各々は、各ブロックにおける３番目のアドレスロケーション（ｘｘ０００２Ｈ）で読み出される。デバイス保護ビットおよびブロック保護ビットは、ＤＱ０に出力される。
【００８７】
アレイに対してデータを入力するには、連続的なクロックエッジで３つの連続的なコマンドを発行する必要がある（各サイクルの間において、ＮＯＰコマンドおよびＣＯＭＭＡＮＤ＿ＩＮＨＩＢＩＴコマンドの発行が許されている）。初めのサイクルにおいては、Ａ０〜Ａ７に対し、ＬＯＡＤ＿ＣＯＭＭＡＮＤ＿ＲＥＧＩＳＴＥＲコマンドがＷＲＩＴＥ＿ＳＥＴＵＰコマンド（４０Ｈ）とともに発行され、ＢＡ０、ＢＡ１に対し、バンクアドレスが発行される。次のサイクルにおいては、ＡＣＴＩＶＥコマンドが発行され、行アドレスがアクティブとなり、バンクアドレスが確認される。３番目のサイクルは、ＷＲＩＴＥコマンドであり、開始列、バンクアドレスおよびデータが発行される。ＣＡＳレイテンシが経過した後、次のクロックエッジでＩＳＭステータスビットが設定される。ＩＳＭがＷＲＩＴＥ処理を実行している間、ＩＳＭステータスビット（ＳＲ７）は０になる。ＩＳＭの制御下では、バンクに対してＲＥＡＤ処理が行われると、無効なデータが作成される。ＩＳＭステータスビット（ＳＲ７）が論理１に設定されると、ＷＲＩＴＥ処理が終了し、このバンクはアレイ読み出しモードとなり、コマンドの実行が可能となる。ハードウエアによって保護されたブロックに書き込みをする場合にも、第３のサイクルであるＷＲＩＴＥ処理を実行する前にＲＰ＃がＶＨＨに設定される必要があり、ＩＳＭによるＷＲＩＴＥ処理が終了するまで、ＲＰ＃は、ＶＨＨに保持されなければならない。連続するサイクルでＬＣＲ−ＡＣＴＩＶＥ−ＷＲＩＴＥコマンドシーケンスが終了していない場合、または、バンクアドレスが３サイクルのいずれかにおいて変更された場合には、書き込みステータスビットおよび消去ステータスビット（ＳＲ４およびＳＲ５）が設定される。ＩＳＭがＷＲＩＴＥ処理を開始すると、このＷＲＩＴＥ処理は、ＲＥＳＥＴ処理が行われるか、パワーダウンが行われることがない限り、中止することはない。ＲＥＳＥＴ処理が行われたり、パワーダウンが行われたりすると、いずれの場合にも、書き込み中のデータが破壊される可能性がある。
【００８８】
ＥＲＡＳＥシーケンスを実行すると、ブロック内の全てのビットが論理１に設定される。ＥＲＡＳＥ処理を実行するのに必要なコマンドシーケンスは、ＷＲＩＴＥ処理を実行するためのものと同様である。予期しないブロック消去が行われるのを防止してセキュリティを高めるために、あるブロックのＥＲＡＳＥ処理を開始するには、連続的なクロックエッジで３つの連続的なコマンドを発行する必要がある。初めのサイクルにおいては、Ａ０〜Ａ７に対してＬＯＡＤ＿ＣＯＭＭＡＮＤ＿ＲＥＧＩＳＴＥＲコマンドがＥＲＡＳＥ＿ＳＥＴＵＰコマンド（２０Ｈ）と共に発行され、ＢＡ０、ＢＡ１に対して消去されるブロックのバンクアドレスが発行される。次のサイクルにおいては、ＡＣＴＩＶＥコマンドが発行され、Ａ１０、Ａ１１、ＢＡ０、ＢＡ１によって消去されるブロックのアドレスが指定される。３番目のサイクルではＷＲＩＴＥコマンドが発行され、その間に、ＤＱ０〜ＤＱ７に対してＥＲＡＳＥ＿ＣＯＮＦＩＲＭコマンド（Ｄ０Ｈ）が発行され、バンクアドレスが再発行される。ＣＡＳレイテンシが経過した後、次のクロックエッジでＩＳＭステータスビットが設定される。ＥＲＡＳＥ＿ＣＯＮＦＩＲＭコマンド（Ｄ０Ｈ）が発行された後、ＩＳＭは、アドレスが指定されたブロックのＥＲＡＳＥ処理を開始する。アドレスが指定されているブロックが存在するバンクに対してＲＥＡＤ処理が行われると、無効なデータが出力される。ＥＲＡＳＥ処理が終了すると、バンクはアレイ読み出しモードになり、コマンドの実行が可能となる。ハードウエアによって保護されたブロックを消去する場合にも、第３のサイクルであるＷＲＩＴＥ処理を実行する前にＲＰ＃がＶＨＨに設定される必要があり、ＩＳＭによるＥＲＡＳＥ処理が終了する（ＳＲ７＝１）まで、ＲＰ＃は、ＶＨＨに保持されなければならない。連続的なサイクルでＬＣＲ−ＡＣＴＩＶＥ−ＷＲＩＴＥコマンドシーケンスが終了していない場合（各サイクルの間において、ＮＯＰコマンドおよびＣＯＭＭＡＮＤ＿ＩＮＨＩＢＩＴコマンドの発行が許されている）、または、１つ以上のコマンドサイクルでバンクアドレスが変更されている場合には、書き込みステータスビットおよび消去ステータスビット（ＳＲ４およびＳＲ５）が設定され、処理が禁止される。
【００８９】
モードレジスタ１４８のコンテンツをＷＲＩＴＥ＿ＮＶＭＯＤＥ＿ＲＥＧＩＳＴＥＲコマンドによってＮＶモードレジスタにコピーしてもよい。ＮＶモードレジスタに対して書き込みを行う前に、ＥＲＡＳＥ＿ＮＶＭＯＤＥ＿ＲＥＧＩＳＴＥＲコマンドシーケンスを終了させ、ＮＶモードレジスタ内の全てのビットを論理１に設定する必要がある。ＥＲＡＳＥ＿ＮＶＭＯＤＥ＿ＲＥＧＩＳＴＥＲ処理およびＷＲＩＴＥ＿ＮＶＭＯＤＥ＿ＲＥＧＩＳＴＥＲ処理を実行するのに必要なコマンドシーケンスは、ＷＲＩＴＥ処理を実行するためのものと同様である。ＥＲＡＳＥ＿ＮＶＭＯＤＥ＿ＲＥＧＩＳＴＥＲ処理およびＷＲＩＴＥ＿ＮＶＭＯＤＥ＿ＲＥＧＩＳＴＥＲ処理を終了させるのに必要なＬＣＲ−ＡＣＴＩＶＥ−ＷＲＩＴＥコマンドについての詳細な情報は、真理値表２に示されている。ＥＲＡＳＥ＿ＮＶＭＯＤＥ＿ＲＥＧＩＳＴＥＲコマンドシーケンスまたはＷＲＩＴＥ＿ＮＶＭＯＤＥＲＥＧＩＳＴＥＲコマンドシーケンスのＷＲＩＴＥサイクルが登録された後、ＲＥＡＤコマンドがアレイに対して発行される。現在実行中のＩＳＭ処理が終了し、ＳＲ７＝１となるまでは、新たなＷＲＩＴＥ処理は許可されない。
【００９０】
ＢＬＯＣＫ＿ＰＲＯＴＥＣＴシーケンスを実行することにより、所定のブロックに対する第１レベルのソフトウエア／ハードウエア保護を行うことができる。メモリは、１つのビットで１６個のブロックを保護する１６ビットレジスタを有する。また、メモリは、書き込み処理や消去処理を防止してデバイス全体のデータを保護するためのデバイスビットを提供するレジスタを備える。ＢＬＯＣＫ＿ＰＲＯＴＥＣＴ処理を実行するのに必要なコマンドシーケンスは、ＷＲＩＴＥ処理を実行するためのものと同様である。予期しないブロック消去が行われるのを防止してセキュリティを高めるために、ＢＬＯＣＫ＿ＰＲＯＴＥＣＴ処理を開始するには、３つの連続的なコマンドを発行する必要がある。初めのサイクルにおいては、Ａ０〜Ａ７に対してＬＯＡＤ＿ＣＯＭＭＡＮＤ＿ＲＥＧＩＳＴＥＲコマンドがＰＲＯＴＥＣＴ＿ＳＥＴＵＰコマンド（６０Ｈ）と共に発行され、ＢＡ０、ＢＡ１に対して保護すべきブロックのバンクアドレスが発行される。次のサイクルにおいては、ＡＣＴＩＶＥコマンドが発行され、保護されるべきブロックの行がアクティブになり、バンクアドレスが確認される。３番目のサイクルでは、ＷＲＩＴＥコマンドが発行され、その間に、ＤＱ０〜ＤＱ７に対してＢＬＯＣＫ＿ＰＲＯＴＥＣＴ＿ＣＯＮＦＩＲＭコマンド（０１Ｈ）が発行され、バンクアドレスが再発行される。ＣＡＳレイテンシが経過した後、次のクロックエッジでＩＳＭステータスビットが設定される。そして、ＩＳＭは、ＰＲＯＴＥＣＴ処理を開始する。連続的なサイクルでＬＣＲ−ＡＣＴＩＶＥ−ＷＲＩＴＥコマンドシーケンスが終了していない場合、（各サイクルの間において、ＮＯＰコマンドおよびＣＯＭＭＡＮＤ＿ＩＮＨＩＢＩＴコマンドの発行が許されている）、または、バンクアドレスが変更された場合には、ＷＲＩＴＥステータスビットおよび消去ステータスビット（ＳＲ４およびＳＲ５）が設定され、処理が禁止される。ＩＳＭステータスビット（ＳＲ７）が論理１に設定されると、ＰＲＯＴＥＣＴ処理が終了し、そのバンクはアレイ読み出しモードとなり、コマンドの実行が可能となる。ブロック保護ビットが一旦１（保護）に設定されると、ＵＮＰＲＯＴＥＣＴ＿ＡＬＬ＿ＢＬＯＣＫＳコマンドによって０にリセットする以外には、この保護ビットを変更できなくなる。ＵＮＰＲＯＴＥＣＴ＿ＡＬＬ＿ＢＬＯＣＫＳコマンドシーケンスは、ＢＬＯＣＫ＿ＰＲＯＴＥＣＴコマンドに類似しているが、第３のサイクルでは、ＷＲＩＴＥコマンドがＵＮＰＲＯＴＥＣＴ＿ＡＬＬ＿ＢＬＯＣＫＳ＿ＣＯＮＦＩＲＭコマンド（Ｄ０Ｈ）と共に発行され、アドレスが「ドントケア」に指定される。真理値表２には、さらに他の情報も含まれている。ロケーション０および１５のブロックでは、さらにセキュリティが高まっている。ロケーション０および１５のブロック保護ビットが一旦１（保護）に設定されると、各ビットは、ＵＮＰＲＯＴＥＣＴ処理の３番目のサイクルの前にＲＰ＃をＶＨＨにし、ＢＬＯＣＫ＿ＰＲＯＴＥＣＴ処理またはＵＮＰＲＯＴＥＣＴ ＡＬＬ＿ＢＬＯＣＫＳ処理が終了するまで（ＳＲ７＝１）ＶＨＨに保持されなければ、ビットが０にリセットされない。さらに、デバイス保護ビットがセットされた場合、前記３番目のサイクルの前にＲＰ＃をＶＨＨにし、ＢＬＯＣＫ＿ＰＲＯＴＥＣＴ処理又はＵＮＰＲＯＴＥＣＴ＿ＡＬＬ＿ＢＬＯＣＫＳ処理が終了するまでＶＨＨに保持させる必要がある。ブロックの保護ステータスの確認は、ＲＥＡＤ＿ＤＥＶＩＣＥ＿ＣＯＮＦＩＧＵＲＡＴＩＯＮコマンド（９０Ｈ）を発行することによって行われる。
【００９１】
ＤＥＶＩＣＥ＿ＰＲＯＴＥＣＴシーケンスを実行すると、デバイスの保護ビットが１に設定され、ブロック保護ビットの変更が防止される。ＤＥＶＩＣＥ＿ＰＲＯＴＥＣＴ処理を実行するのに必要なコマンドシーケンスは、ＷＲＩＴＥ処理を実行するためのものと同様である。ＤＥＶＩＣＥ＿ＰＲＯＴＥＣＴシーケンスを開始するには３つの連続したコマンドサイクルが必要となる。初めのサイクルでは、Ａ０〜Ａ７に対してＬＯＡＤ＿ＣＯＭＭＡＮＤ＿ＲＥＧＩＳＴＥＲコマンドがＰＲＯＴＥＣＴ＿ＳＥＴＵＰコマンド（６０Ｈ）と共に発行され、ＢＡ０、ＢＡ１に対してバンクアドレスが発行される。バンクアドレスは、「ドントケア」であるが、３つのサイクルの全てに対して同一のバンクアドレスを使用しなければならない。次のコマンドは、ＡＣＴＩＶＥである。３番目のサイクルは、ＷＲＩＴＥサイクルである。ＷＲＩＴＥサイクルの間、ＤＱ０〜ＤＱ７に対してＤＥＶＩＣＥ＿ＰＲＯＴＥＣＴコマンド（Ｆ１Ｈ）が発行され、ＲＰ＃がＶＨＨになる。ＣＡＳレイテンシが経過した後、次のクロックエッジでＩＳＭステータスビットが設定される。デバイスに対して実行可能なコマンドを発行することが可能になる。ＲＰ＃は、ＷＲＩＴＥ処理が終了する（ＳＲ７＝１）までは、ＶＨＨに保持されなければならない。現在実行中のＩＳＭ処理が終了するまでは、新たなＷＲＩＴＥ処理の実行は許されない。デバイス保護ビットが一旦１に設定されると、ＲＰ＃がＶＨＨにならない限り、ＢＬＯＣＫ＿ＰＲＯＴＥＣＴ処理やＢＬＯＣＫ＿ＵＮＰＲＯＴＥＣＴ処理は実行することができない。デバイス保護ビットは、ＷＲＩＴＥ処理またはＥＲＡＳＥ処理に影響を与えない。ブロック保護処理およびデバイス保護処理についてのより詳細な情報を表４に示す。
【００９２】
【表９】
【００９３】
ＩＳＭステータスビット（ＳＲ７）が設定された後、デバイス／バンク（ＳＲ０）、デバイス保護（ＳＲ３）、バンクＡ０（ＳＲ１）、バンクＡ１（ＳＲ２）、書き込み／保護ブロック（ＳＲ４）および消去／非保護（ＳＲ５）の各ステータスビットがチェックされる。ＳＲ３、ＳＲ４、ＳＲ５のステータスビットのうちの1つ、またはこれらのステータスビットの組み合わせ（幾つか）が設定されている場合には、処理の際にエラーが発生する。ＩＳＭはＳＲ３、ＳＲ４、ＳＲ５のビットをリセットすることはできない。これらのビットをクリアするためには、ＣＬＥＡＲ＿ＳＴＡＴＵＳ＿ＲＥＧＩＳＴＥＲコマンド（５０Ｈ）を発行する必要がある。表５は、ＳＲ３、ＳＲ４、ＳＲ５の組み合わせによるエラーを示す。
【００９４】
【表１０】
【００９５】
シンクロナスフラッシュメモリは、コードおよびデータストレージの高度な要求を満たすように設計、製造される。このようなレベルの信頼性を確保するため、ＷＲＩＴＥサイクル間またはＥＲＡＳＥサイクル間において、ＶＣＣＰは、Ｖｃｃに保持されなければならない。この制約が満たされることなく処理が実行される場合には、デバイスにおいて実行されるＷＲＩＴＥサイクルの回数やＥＲＡＳＥサイクルの回数が減少する。各ブロックは、最低で１００，０００回の書き込み／消去が可能なように設計、製造される。
【００９６】
シンクロナスフラッシュメモリは、幾つかの省電力機能を有し、この省電力機能はアレイ読み出しモードで使用することで、電力を節約することができる。ディープパワーダウンモードは、ＲＰ＃をＶＳＳ±０．２Ｖにすることによって実行することができる。このモードでは、電流量（ＩＣＣ）が小さく、例えば、最大で５０μＡである。ＣＳ＃がＨＩＧＨになると、デバイスは、アクティブスタンバイモードに入る。このモードにおいても、低電流であり、電流量（ＩＣＣ）は、例えば、最大で３０ｍＡである。ＣＳ＃が書き込み処理、消去処理、または、保護処理中にＨＩＧＨになると、ＩＳＭはＷＲＩＴＥ処理を続行し、デバイスは、処理が終了するまでアクティブＩｃｃｐ電力を消費する。
【００９７】
図１６は、本発明の一実施の形態に係る自己同期（self-timed）書き込みシーケンスのフローチャートである。このシーケンスは、コマンドレジスタ（コード４０Ｈ）のロード、アクティブコマンドおよび行アドレスの受け取り、書き込みコマンドおよび列アドレスの受け取りを含む。そして、このシーケンスでは、ステータスレジスタに対してポーリングが行われ、書き込みが終了しているかどうかが判定される。ポーリングによってステータスレジスタビット７（ＳＲ７）が監視され、ステータスレジスタビット７が１に設定されているかどうかが判定される。また、オプションとして、ステータスチェックを実行するようにしてもよい。書き込み処理が終了すると、アレイがアレイ読み出しモードに入る。
【００９８】
図１７は、本発明の一実施の形態に係る完全な読み出しステータスチェックシーケンスのフローチャートを示す。このシーケンスでは、ステータスレジスタビット４（ＳＲ４）がチェックされ、０に設定されているかどうか判定される。ＳＲ４が１であれば、書き込み処理の際にエラーが発生したとされる。そして、このシーケンスでは、ステータスレジスタビット３（ＳＲ３）がチェックされ、０に設定されているかどうかが判定される。ＳＲ３が１であれば、書き込み処理の際に無効書き込みエラーが発生したとされる。
【００９９】
図１８は、本発明の一実施の形態に係る自己同期ブロック消去シーケンスのフローチャートを示す。このシーケンスは、コマンドレジスタ（コード２０Ｈ）のロード、アクティブコマンドおよび行アドレスの受け取りを含む。そして、メモリは、ブロックが保護されているかどうかを判定する。ブロックが保護されていなければ、メモリはブロックに対して書き込み処理（Ｄ０Ｈ）を実行し、ステータスレジスタを監視し、処理が終了しているかどうかを判定する。また、オプションとして、ステータスチェックを実行するようにしてもよい。消去処理が終了すると、メモリはアレイ読み出しモードに入る。ブロックが保護されていれば、ＲＰ＃信号が高電圧（ＶＨＨ）になっていない限り、消去処理を実行することはできない。
【０１００】
図１９は、本発明の一実施の形態に係る完全なブロック消去ステータスチェックシーケンスのフローチャートを示す。このシーケンスでは、ステータスレジスタが監視され、コマンドシーケンスエラーが発生したかどうかが確認される（ＳＲ４＝１またはＳＲ５＝１）。ＳＲ３が１に設定されていれば、無効消去エラーまたは非保護エラー（保護違反エラー）が発生する。ＳＲ５が１に設定されていれば、ブロック消去エラーまたは非保護エラー（保護違反エラー）が発生する。
【０１０１】
図２０は、本発明の一実施の形態に係るブロック保護シーケンスのフローチャートを示す。このシーケンスは、コマンドレジスタ（コード６０Ｈ）のロード、アクティブコマンドおよび行アドレスの受け取りを含む。そして、メモリは、ブロックが保護されているかどうかを判定する。ブロックが保護されていなければ、ブロックに対してメモリは書き込み処理（０１Ｈ）を実行し、ステータスレジスタを監視し、処理が終了しているかどうかをチェックする。また、オプションとして、ステータスチェックを実行するようにしてもよい。ブロック保護処理が終了すると、メモリはアレイ読み出しモードに入る。ブロックが保護されていれば、ＲＰ＃信号が高電圧（ＶＨＨ）になっていない限り、消去処理を実行することはできない。
【０１０２】
図２１は、本発明の一実施の形態に係る完全なブロックステータスチェックシーケンスのフローチャートを示す。このシーケンスでは、ステータスレジスタビット３、４、５が監視され、エラーが検出されたかどうかが判定される。
【０１０３】
図２２は、本発明の一実施の形態に係るデバイス保護シーケンスのフローチャートを示す。このシーケンスは、コマンドレジスタ（コード６０Ｈ）のロード、アクティブコマンドおよび行アドレスの受け取りを含む。そして、メモリは、ＲＰ＃がＶＨＨになっているかどうかを判定する。メモリは、書き込み処理（Ｆ１Ｈ）を実行し、ステータスレジスタを監視し、書き込み処理が終了しているかどうかをチェックする。また、オプションとして、ステータスチェックを実行するようにしてもよい。デバイス保護処理が終了すると、メモリはアレイ読み出しモードに入る。
【０１０４】
図２３は、本発明の一実施の形態に係るブロック保護解除シーケンスのフローチャートを示す。このシーケンスは、コマンドレジスタのロード（コード６０Ｈ）、アクティブコマンドおよび行アドレスの受け取りを含む。そして、メモリは、当該メモリデバイスが保護されているかどうかを判定する。保護されていない場合、メモリは、ブートロケーション（ブロック０および１５）が保護されているかどうかを判定する。いずれのブロックも保護されていない場合、メモリはブロックに対して書き込み処理（Ｄ０Ｈ）を実行し、ステータスレジスタを監視し、書き込み処理が終了しているかどうかをチェックする。オプションとして、ステータスチェックを実行するようにしてもよい。全ブロック保護解除処理が終了すると、メモリはアレイ読み出しモードになる。デバイスが保護されている場合、ＲＰ＃信号が高電圧（ＶＨＨ）になっていない限り、消去処理を実行することはできない。同様に、各ブートロケーションが保護されている場合には、メモリは、全てのブロックの保護を解除するべきかどうかを判定する。
【０１０５】
図２４は、モードレジスタを初期化およびロードする処理のタイミングを示す。モードレジスタは、ロードモードレジスタコマンドの発行と、アドレスラインに対する処理コード（オペコード：opcode）の発行によってプログラムされる。オペコードは、モードレジスタにロードされる。上述したように、不揮発性モードレジスタのコンテンツは、立ち上がり（power-up）の際に、自動的にモードレジスタにロードされ、ロードモードレジスタ処理が必要とならない場合もある。
【０１０６】
図２５は、クロックサスペンドモード処理のタイミングを示し、図２６は、別のバースト読み出し処理のタイミングを示している。図２７は、バンク読み出しアクセスを交互に行う際のタイミングを示している。ここで、バンクアドレスを変更するためには、アクティブコマンドが必要である。図２８は、フルページバースト読み出し処理を示す。フルページバーストは、自己同期方式で行われることなく、終了コマンドの発行を必要とする。
【０１０７】
図２９は、データマスク信号を使用した読み出し処理のタイミングを示す。ＤＱＭ信号は、ＤＱ端子にＤｏｕｔ ｍ＋ｌが出力されないように、データ出力をマスクするために使用される。
【０１０８】
図３０は、書き込み処理を行った後、異なるバンクに対して読み出し処理を行う場合のタイミングを示している。この処理においては、書き込み処理が、バンクａに対して行われ、その後、読み出し処理が、バンクｂに対して行われる。各々のバンクにおいて同一の行がアクセスされる。
【０１０９】
図３１は、書き込み処理を行った後、同一のバンクに対して読み出し処理を行う場合のタイミングを示している。この処理においては、書き込み処理が、バンクａに対して行われ、その後、読み出し処理が、バンクａに対して行われる。読み出し処理において、別の行がアクセスされ、メモリは、書き込み処理が終了するのを待機する必要がある。これは、図３０に示すような読み出し処理の場合、即ち、読み出し処理の開始の際に書き込み処理による遅延時間が生じない場合とは異なる。
【０１１０】
ゼロレイテンシ書き込み処理／ゼロバスターンアラウンド
シンクロナスフラッシュメモリは、書き込み処理にレイテンシを必要としない。つまり、読み出し処理と同様に書き込み処理にレイテンシを必要とするＳＤＲＡＭとは異なる。ＳＤＲＡＭの場合に較べ、システムバスにおける書き込み処理のサイクルが少ないため、システムの読み出しスループットが向上する。図１２に示すように、書き込みデータＤｉｎの供給と、書き込みコマンドおよび列アドレスの供給とは、同一のクロックサイクルで行われる。図１２において、クロックサイクルＴ１は、ＮＯＰコマンドでなくともよい（図３０参照）。読み出しコマンドは、書き込みデータの供給後の次のクロックサイクルで供給される。従って、読み出し処理においては、読み出しコマンドが供給された後、所定のサイクル数にわたってＤＱ接続端子が利用可能である必要があるが（レイテンシ有り）、書き込み処理においては、書き込みコマンドが供給された直後にＤＱ接続端子が利用可能となる（レイテンシ無し）。つまり、本発明は、ゼロバスターンアラウンド機能を提供する。この機能は、読み出し処理と書き込み処理とを交互に行う際、システムバスにおいて複数の待機時間を必要とするＳＤＲＡＭの場合とは大幅に異なる。シンクロナスフラッシュにおけるこれらの２つの特徴によってバスのスループットが向上する
図３２に本発明のシステム３００を例示する。システム３００は、シンクロナスメモリ３０２を有する。このようなシンクロナスメモリ３０２は、ＤＱ入力端子３０６に供給された書き込みデータを格納するための書き込みラッチ３０４を内部に有する。書き込みラッチ３０４は、メモリアレイ３１０に接続される。また、メモリアレイは、数多くのアドレス指定可能なブロックに配列される。あるバンクでデータを書き込みしている間に他のブロックに対する読み出し処理を実行することができる。アレイのメモリセルは、不揮発性メモリセルを使用してもよい。データ通信接続端子３０６は、プロセッサ３２０や他のメモリコントローラなどの外部デバイスと双方向通信を行うために使用される。
【０１１１】
データバッファ３３０は、データ通信端子に接続され、双方向データ通信の調整を行う。このバッファは、従来のＦＩＦＯバッファ回路でもよく、パイプライン入出力バッファ回路でもよい。書き込みラッチは、データバッファとメモリアレイとの間に接続され、データ通信接続端子に供給されたデータをラッチする。また、制御回路は、アレイに対する読み出し処理および書き込み処理を制御する。
【０１１２】
入力書き込みデータをラッチすることによって、データバス３０６（ＤＱ）が開放され、このラッチされたデータを用いて書き込み処理が実行される。メモリに対する最初の書き込み処理が実行されている間は、このメモリに対する後続する書き込み処理は禁止される。しかしながら、バスは、メモリに対し、遅延時間を必要とすることなく、即座に読み出し処理を実行することができる。
【０１１３】
本発明は、従来の入出力バッファアーキテクチャとは異なるアーキテクチャを有する。つまり、従来のメモリデバイスは、ＤＱ入力パスに入力バッファ、ＤＱ出力パスに出力バッファを使用しているが、読み出し処理と書き込み処理の双方に同じクロックレイテンシを必要とする。本発明では、ＤＱ接続端子と外部プロセッサとの間のインタフェースとして機能する入出力バッファ回路を用いることができる。さらに、書き込みラッチにより、書き込みパス（処理）をメモリの一領域に制限することができるとともに、データの読み出し処理を他の領域で行うことができる。
【０１１４】
一実施の形態においては、シンクロナスメモリデバイスに対するデータ書き込み処理を行う方法が提供される。この方法は、第１のクロックサイクルでプロセッサからの書き込みコマンドおよび書き込みデータをシンクロナスメモリデバイスに供給するステップを含む。次に、書き込みデータは、シンクロナスメモリデバイスの書き込みラッチに格納される。書き込みデータは、書き込みラッチからシンクロナスメモリデバイスのメモリアレイにコピーされ、書き込み処理が実行される。第１のクロックサイクルの直後の第２のクロックサイクルでプロセッサからの読み出しコマンドがシンクロメモリデバイスに転送され、メモリアレイに対する読み出し処理が開始する。
【０１１５】
さらに、本発明は、読み出し処理と、後続する書き込み処理との間にクロックレイテンシ、即ち、ＣＡＳレイテンシを必要としない。図９に示すように、列読み出しサイクル（Ｔ０）の直後のクロックサイクルＴ１でＬＣＲコマンド（４０Ｈ）が供給される。上述したように、書き込み処理コマンドシーケンスは、少なくとも３つのクロックサイクル、即ち、ＬＣＲサイクル、活性化／行サイクル、さらに、書き込み／列サイクルを含む。読み出し処理のレイテンシに応じて、バスの競合を回避するため、１つ以上のＮＯＰクロックサイクルを使用してもよい。つまり、本発明では、列読み出しコマンドサイクルとＬＣＲ書き込みサイクルとの間にレイテンシを必要としない。従って、本発明では、読み出し処理から書き込み処理に切り替える際にレイテンシが存在せず、書き込み処理から読み出し処理に切り替える際にクロックサイクル遅延が存在しないため、データバスの利用を効率化することができる。
【０１１６】
結論
上述したように、シンクロナスフラッシュメモリは、不揮発性メモリセルのアレイを含む。メモリアレイは、複数の行および複数の列に配列され、さらに、アドレスを指定可能なブロックに配列される。プロセッサやメモリコントローラ等の外部デバイスと双方向データ通信を行うためにデータ通信接続端子が使用される。このデータ通信接続端子にデータバッファを接続することにより、双方向データ通信の調整を行うことができる。データバッファとメモリアレイの間には、データ通信接続端子に供給されるデータをラッチするための書き込みラッチが接続される。
【０１１７】
上述したように、メモリは、書き込みデータサイクルの後、ゼロバスターンアラウンドを可能にする。つまり、書き込みデータサイクルの直後に読み出し処理を開始することができる。シンクロナスメモリデバイスにおける処理を実行する方法の１つは、データ接続端子で書き込みデータを受け取るステップと、書き込みデータを書き込みラッチにラッチするステップと、書き込みデータをラッチした後、データ接続端子を開放するステップとを含む。書き込みデータが書き込みラッチからメモリセルに転送されている間にシンクロナスメモリデバイスに対する読み出し処理を実行することができる。さらに、メモリデバイスは、書き込み処理の間にクロックレイテンシを必要としない。
【図面の簡単な説明】
【図１】 図１Ａは、本発明に係るシンクロナスフラッシュメモリを示すブロック図であり、図１Ｂは、本発明の一実施の形態に係る集積回路の端子接続を示す図であり、図１Ｃは、本発明の一実施の形態に係る集積回路のバンプグリッドアレイの配列を示す図である。
【図２】 本発明の一実施の形態に係るモードレジスタを示す説明図である。
【図３】 ＣＡＳレイテンシが１、２、３クロックサイクルのときの読み出し処理を示す動作説明図である。
【図４】 本発明の一実施の形態に係るメモリのバンクの特定の行を活性化する処理を示す動作説明図である。
【図５】 活性化コマンドと読み出しコマンドまたは書き込みコマンドとの間のタイミングを示す説明図である。
【図６】 読み出しコマンドを示す説明図である。
【図７】 本発明の一実施の形態に係る連続した読み出しバーストのタイミングを示す図である。
【図８】 本発明の一実施の形態に係るページ内でのランダム読み取りアクセスのタイミングを示す図である。
【図９】 読み出し処理に続いて行われる書き込み処理のタイミングを示す図である。
【図１０】 本発明の一実施の形態において、バーストターミネートコマンドを用いて読み出しバースト処理が終了するタイミングを示す図である。
【図１１】 書き込みコマンドを示す説明図である。
【図１２】 書き込み処理に続いて行われる読み出し処理のタイミングを示す図である。
【図１３】 本発明の一実施の形態に係るパワーダウン処理のタイミングを示す図である。
【図１４】 バースト読み出しの際のクロックサスペンド処理のタイミングを示す図である。
【図１５】 メモリが２つのブートセクタを有する実施の形態におけるメモリアドレスマップを示す説明図である。
【図１６】 本発明の一実施の形態に係る自己同期書き込みシーケンスを示すフローチャートである。
【図１７】 本発明の一実施の形態に係る完全な書き込みステータスチェックシーケンスを示すフローチャートである。
【図１８】 本発明の一実施の形態に係る自己同期消去シーケンスを示すフローチャートである。
【図１９】 本発明の一実施の形態に係る完全なブロック消去ステータスチェックシーケンスを示すフローチャートである。
【図２０】 本発明の一実施の形態に係るブロック保護シーケンスを示すフローチャートである。
【図２１】 本発明の一実施の形態に係る完全なブロックステータスチェックシーケンスを示すフローチャートである。
【図２２】 本発明の一実施の形態に係るデバイス保護シーケンスを示すフローチャートである。
【図２３】 本発明の一実施の形態に係るブロック保護解除シーケンスを示すフローチャートである。
【図２４】 モードレジスタの初期化、ロード処理のタイミングを示す図である。
【図２５】 クロックサスペンドモード処理のタイミングを示す図である。
【図２６】 バースト読み出し処理のタイミングを示す図である。
【図２７】 バンク読み出しアクセスを交互に行うタイミングを示す図である。
【図２８】 フルページバースト読み出し処理のタイミングを示す図である。
【図２９】 データマスク信号を用いて行われるバースト読み出し処理のタイミングを示す図である。
【図３０】 読み出し処理に続いて異なるバンクに対して読み出し処理を行うタイミングを示す図である。
【図３１】 書き込み処理に続いて同一のバンクに対して読み出し処理を行うタイミングを示す図である。
【図３２】 本発明のメモリシステムを示す図である。
発明の技術分野
本発明は、不揮発性メモリに関し、特に、同期式（シンクロナス）の不揮発性フラッシュメモリに関する。
【０００２】
発明の背景
通常、メモリデバイスは、コンピュータの内部記憶領域用として提供される。用語「メモリ」は、データの記録媒体として用いられる集積回路チップを示す。メモリには幾つかの種類がある。例えば、ＲＡＭ（random-access memory）は、コンピュータのメインメモリとして用いられる。ＲＡＭは、読み書き可能なメモリである。つまり、データをＲＡＭに書き込んだり、データをＲＡＭから読み出したりすることができる。これに対し、ＲＯＭは、データの読み出ししかできないメモリである。ＲＡＭの多くは揮発性であり、コンテンツを記憶した状態を維持するためには、保持電流を必要とする。電源が切れれば、ＲＡＭに記録されたデータが失われる。
【０００３】
ほとんどのコンピュータは、コンピュータを起動するための命令コード群が記録された小容量のＲＯＭを内蔵している。ＲＡＭとは異なり、ＲＯＭに書き込みを行うことはできない。ＥＥＰＲＯＭ（electrically erasable programmable read-only memory）は、特別な不揮発性メモリであり、電荷を与えることによって（電気的に）データを消去することができる。他のＲＯＭと同様に、本来、ＥＥＰＲＯＭはＲＡＭのように高速なメモリではない。ＥＥＰＲＯＭは、多数のメモリセルを備え、各メモリセルは、電気的に絶縁された複数のゲート（フローティングゲート）を有する。フローティングゲートの電荷の有無に応じてメモリセルにデータが記録される。プログラミングや消去処理によって、フローティングゲートに対して電荷が供給されたり除去されたりする。
【０００４】
また、別の不揮発性メモリの例として、フラッシュメモリが挙げられる。フラッシュメモリは、ＥＥＰＲＯＭの一種であり、データの消去やプログラムの更新は、バイト単位ではなく、ブロック単位で行われる。最近のパーソナルコンピュータの多くは、フラッシュメモリチップにＢＩＯＳを記録しており、ＢＩＯＳの更新を必要に応じて簡単に行うことができる。このようなＢＩＯＳは、フラッシュＢＩＯＳとも呼ばれる。フラッシュメモリは、モデムにも使用されることが多い。フラッシュメモリを使用することによって、新しいプロトコルが標準化された際に、モデムの製造元から提供されるファームウェアを更新して、このプロトコールをモデムがサポートするようにすることができる。
【０００５】
通常、フラッシュメモリは、メモリアレイを備え、このメモリアレイは、行アドレスおよび列アドレスによって指定される多数のメモリセルで構成される。メモリセルの各々には、フローティングゲートを有して電荷を保持する電界効果トランジスタが設けられる。これらのセルは、ブロック単位のグループに分けられる。ブロックにおける各セルは、フローティングゲートに電荷を与えることによって、電気的に、ランダムにプログラムすることができる。蓄積電荷は、ブロック単位の消去処理によって、フローティングゲートから抜き出される。フローティングゲートにおける電荷の有無によってセルのデータが決定する。
【０００６】
シンクロナスＤＲＡＭ（ＳＤＲＡＭ）は、従来のＤＲＡＭメモリよりも高速で動作するＤＲＡＭである。ＳＤＲＡＭは、ＣＰＵのバスと同期して動作する。ＳＤＲＡＭは、従来のＦＰＭ（Fast Page Mode）ＲＡＭの約３倍、ＥＤＯ（Extended Data Output）ＤＲＡＭやＢＥＤＯ（Burst Extended Data Output）ＤＲＡＭの約２倍の周波数である、１００ＭＨｚで動作する。ＳＤＲＡＭは、高速アクセスが可能であるが、揮発性である。多くのコンピュータシステムは、ＳＤＲＡＭを使用して動作するように設計されているが、不揮発性メモリの利用も期待されている。
【０００７】
上述した理由、または以下に述べる理由により、本技術分野において、ＳＤＲＡＭと同じように動作する不揮発性メモリデバイスに対する要求が存在する。これらの理由は、当業者であれば、明細書に記載された内容を理解することによって、明らかとなるであろう。
【０００８】
発明の要旨
本発明は、上述したメモリデバイスの問題等を解決するためのものであり、以下の記載内容を検討することによって、理解可能となるであろう。
【０００９】
一実施の形態においては、シンクロナスメモリデバイスに対するデータ書き込み処理を行う方法が提供される。この方法は、第１のクロックサイクルで書き込みデータを受け取り、データ書き込み処理を実行するステップと、第１のクロックサイクルの直後の次のクロックサイクルでデータの読み出し処理を実行するステップとを含む。
【００１０】
シンクロナスメモリデバイスにおける処理を実行する別の方法は、データ接続端子を通じて書き込みデータを受け取るステップと、書き込みデータを書き込みラッチにラッチするステップと、書き込みデータをラッチした後に、データ接続端子を開放するステップと、書き込みデータが前記書き込みラッチからメモリセルに転送されている間にシンクロナスメモリデバイスに対する読み出し処理を実行するステップとを含む。
【００１１】
また、別の実施の形態においては、シンクロナスメモリデバイスにおける処理を実行する方法は、第１のクロックサイクルで読み出しコマンドと当該読み出しコマンドに対応する列アドレスを受け取ってシンクロナスメモリのメモリアレイからの出力データを要求するステップを含む。出力データは、第１のクロックサイクルの後、所定数のクロックサイクルを経過した後に、外部データ接続端子に供給される。この方法は、第１のクロックサイクルの直後の第２のクロックサイクルで、書き込みコマンドシーケンスにおける第１のコマンドを受け取ってメモリアレイに対する書き込み処理を開始するステップを含む。書き込みコマンドの供給は、外部データ接続端子に対する出力データの供給と同時に、または、外部データ接続端子に対する出力データの供給よりも前に行われる。
【００１２】
一実施の形態においては、シンクロナスメモリデバイスが提供される。シンクロナスデバイスは、複数の列および複数の行に配列されたメモリアレイと、外部デバイスと双方向データ通信を行うためのデータ通信接続端子と、前記データ通信接続端子に接続され、前記双方向通信を調整するデータバッファと、前記データバッファと前記メモリアレイとの間に接続され、前記データ通信端子に供給されたデータをラッチする書き込みラッチとを含む。
【００１３】
発明の実施の形態の説明
添付図面を参照して本発明の実施の形態を詳細に説明する。添付図面は、本明細書の一部を構成するものであり、本発明の具体的な実施の形態を例示的に示している。実施の形態の各々は、当業者が発明を実施できるように十分に説明されている。なお、本発明の精神および範囲を逸脱することなく、論理的、機械的、電気的な変更を加えて発明を実施してもよいことが理解されよう。従って、以下の詳細な説明は、限定的に解釈されるべきではない。本発明の範囲は、クレームによってのみ定義されるものである。
【００１４】
以下の詳細な説明は、２つの主項目に分かれる。第１の項目（インタフェースの機能説明）では、ＳＤＲＡＭメモリとの互換性について詳細に説明されている。第２の項目（機能説明）では、フラッシュアーキテクチャにおける機能的コマンドが定められている。
【００１５】
インタフェースの機能説明
図１Ａは、本発明の一実施の形態を示すブロック図である。メモリデバイス１００は、不揮発性のフラッシュメモリセル１０２のアレイを含む。このアレイは、アドレス指定が可能な複数のバンクに配列されている。本実施の形態においては、４つのメモリバンク１０４、１０６、１０８、１１０がメモリに含まれている。各メモリバンクは、メモリセルからなるアドレス指定が可能な複数のセクタを含む。メモリに保存されたデータは、ロケーションアドレスを用いることによってアクセスすることができる。このロケーションアドレスは、外部から供給され、アドレスレジスタ１１２によって受け取られる。該アドレスは、行アドレスマルチプレクサ１１４によって解読される。また、前記アドレスは、バンク制御ロジック１１６および行アドレスラッチ/デコーダ１１８によって解読される。メモリにおける所望の列にアクセスすることを可能にするために、列アドレスカウンタ／ラッチ１２０は、受け取った複数のアドレスを結合し、列デコーダ１２２に出力する。回路１２４は、入出力ゲート、データマスクロジック、読出しデータラッチ、さらに、書き込みドライバとしての機能を有する。データは、データ入力レジスタ１２６を通じて入力され、データ出力レジスタ１２８を通じて出力される。コマンド実行ロジック１３０は、メモリデバイスの基本動作を制御する。また、ステートマシン１３２は、メモリアレイおよびセル上で実行される特定の処理を制御する。さらに、データ出力のため、ステータスレジスタ１３４およびＩＤレジスタ１３６が設けられる。
【００１６】
図１Ｂは、本発明の一実施の形態における接続ピン配列（入出力コネクタピンアサイン）を示す。メモリパッケージ１５０は、５４個の接続ピンを有する。ピン構成は、既存のＳＤＲＡＭパッケージのものと概ね同じである。本発明独自の接続ピンは、ＲＰ＃１５２およびＶｃｃｐ１５４の２つである。本発明は、ＳＤＲＡＭのものと同じ接続ピンラベルを使用するが、本明細書において、接続ピンを通じて入出力される信号の機能は、特に説明がない限りは、ＳＤＲＡＭのものと同じではない。図１Ｃは、一実施の形態におけるメモリパッケージ１６０を示す。メモリパッケージ１６０は、ピンによる接続端子ではなく、バンプによる接続端子を有する。従って、本発明は、特定のパッケージ構成に限定されるものではない。
【００１７】
メモリデバイスの処理の特徴を説明する前に、接続ピンおよび各接続ピンを通じて入出力される信号について説明する。入力クロック端子は、クロック信号（ＣＬＫ）を供給する。クロック信号は、システムクロックによってドライブされる。シンクロナスフラッシュメモリの入力信号は、全て、ＣＬＫの立ち上がりエッジ（ポジティブエッジ）でサンプリングされる。また、ＣＬＫは、内部バーストカウンタのカウント値を増加させ、更に、出力レジスタを制御する。
【００１８】
入力クロックイネーブル（ＣＫＥ）端子は、ＣＬＫ信号入力をアクティブ（活性化したＨＩＧＨ状態）、非アクティブ（活性化していないＬＯＷ状態）にするために使用される。クロック入力を非アクティブにすることによって、ＰＯＷＥＲ−ＤＯＷＮ＿ＳＴＡＮＤＢＹ処理（全てのメモリバンクがアイドル状態になる）、ＡＣＴＩＶＥ＿ＰＯＷＥＲ−ＤＯＷＮ処理（メモリ行がいずれかのバンクにおいてＡＣＴＩＶＥになる）、または、ＣＬＯＣＫ＿ＳＵＳＰＥＮＤ処理（バースト／アクセスが続行中である）が可能になる。ＣＫＥは、メモリデバイスがパワーダウンモードに入っているとき以外は、同期状態になっている。メモリデバイスがパワーダウンモードに入っているときは、ＣＫＥは、非同期状態になっている。ＣＬＫ等の入力バッファは、パワーダウンモードでは、無効になっており、低消費電力のスタンバイ状態になっている。ＣＫＥは、ＲＰ＃がディープパワーダウンであるときを除き、パワーダウンモードが要求されていない場合は、システムにおいてＨＩＧＨ状態に維持されていてもよい。
【００１９】
チップセレクト（ＣＳ＃）入力端子には、コマンド実行ロジックに設けられたコマンドデコーダを有効、無効にするための信号が入力される。信号がＬＯＷであれば、コマンドデコーダが有効となり、信号がＨＩＧＨであれば、コマンドデコーダが無効となる。つまり、ＣＳ＃がＨＩＧＨであれば、全てのコマンドがマスクされる。さらに、システムにおいて複数のバンクが存在する場合、ＣＳ＃によって外部からバンクを選択できるようになる。従って、ＣＳ＃は、コマンドコードの一部であるとみなすことができる。しかしながら、このＣＳ＃は、必須のものではない。
【００２０】
入力コマンドを入力するための接続端子ＲＡＳ＃、ＣＡＳ＃およびＷＥ＃は（ＣＡＳ＃、ＣＳ＃と共に）、後述するように、メモリによって実行されるコマンドを定義する。入出力マスク（ＤＱＭ）端子は、書き込みアクセスのためのマスク信号を入力し、読み出しアクセスのためのイネーブル信号を出力するために使用される。ＷＲＩＴＥサイクルの間にサンプリングされたＤＱＭがＨＩＧＨであった場合には、入力データがマスクされる。ＲＥＡＤサイクルの間にサンプリングされたＤＱＭがＨＩＧＨであった場合には、２クロックのレイテンシが経過後、出力バッファが高インピーダンス（Ｈｉｇｈ−Ｚ）状態になる。ＤＱＭＬは、データ端子ＤＱ０〜ＤＱ７に対応し、ＤＱＭＨは、データ端子ＤＱ８〜ＤＱ１５に対応する。ＤＱＭＬおよびＤＱＭＨは、ＤＱＭとして参照されたとき、同一の状態であると考えられる。
【００２１】
アドレス入力部（接続端子）１３３は、主に、アドレス信号を入力するために使用される。図示した実施の形態においては、メモリは１２のライン（Ａ０〜Ａ１１）を有する。また、後述するように、アドレス端子を通じて他の信号を入力するようにしてもよい。メモリバンクのあるロケーションを選択するために、ＡＣＴＩＶＥコマンド（行アドレスＡ０〜Ａ１１）やＲＥＡＤ／ＷＲＩＴＥコマンド（列アドレスＡ０〜Ａ７）が発行された際、アドレス入力部の信号がサンプリングされる。アドレス入力部は、後述するＬＯＡＤ＿ＣＯＭＭＡＮＤ＿ＲＥＧＩＳＴＥＲ処理の際、処理コード（ＯｐＣｏｄｅ）を入力するためにも使用される。また、アドレスラインＡ０−Ａ１１は、ＬＯＡＤ＿ＭＯＤＥ＿ＲＥＧＩＳＴＥＲ処理の際に、モード設定を入力するために使用される。
【００２２】
入力リセット／パワーダウン（ＲＰ＃）端子１４０は、リセット処理やパワーダウン処理を行うために使用される。一実施の形態においては、デバイスを立ち上げる（initial device power-up）ときには、ＲＰ＃がＬＯＷからＨＩＧＨになった後、実行可能なコマンドを発行する前に、デバイス内部での初期動作のため、１００μｓの遅延時間が必要となる。ＲＰ＃信号がＬＯＷになると、ステータスレジスタがクリアされ、デバイス内のステートマシン（ＩＳＭ）１３２がアレイ読み出しモードに設定される。また、デバイスがディープパワーダウンモードになる。パワーダウンによって、ＣＳ＃１４２を含む全ての入力端子が「ドントケア（Don't Care）」に設定され、全ての出力がＨｉｇｈ−Ｚ状態になる。ＲＰ＃信号がＶＨＨ電圧（５Ｖ）と同じになると、ＷＲＩＴＥ処理、ＥＲＡＳＥ処理の間、全ての保護モードが解除される。ＲＰ＃信号によって、デバイス保護ビットが「１（保護モード）」に設定されるが、ＲＰ＃信号がＶＨＨになったときは、１６ビットレジスタのロケーション０および１５に存在するブロック保護ビットの各々が、「０（非保護モード）」に設定される。保護ビットについては後述する。他の処理モードの全てにおいて、ＲＰ＃は、ＨＩＧＨに維持される。
【００２３】
バンクアドレス入力端子ＢＡ０およびＢＡ１は、どのバンクに対し、ＡＣＴＩＶＥコマンド、ＲＥＡＤコマンド、ＷＲＩＴＥコマンド、または、ＢＬＯＣＫ＿ＰＲＯＴＥＣＴコマンドを発行するかどうかを定義する。ＤＱ０〜ＤＱ１５端子１４３は、双方向データ通信に使用されるデータバス接続端子である。図１Ｂに示すＶＣＣＱ端子は、ノイズの干渉を受けにくくなるように、ＶＣＣ端子と絶縁された電源をＤＱ端子に供給するために使用される。一実施の形態においては、ＶＣＣＱ＝Ｖｃｃ、即ち、１．８Ｖ±０．１５Ｖである。ＶＳＳＱ端子は、ノイズの干渉を受けにくくなるように、ＤＱ端子に対してＶＳＳ端子と絶縁されたグラウンドとして使用される。ＶＣＣ端子は、例えば、３Ｖの電源供給用である。グラウンドへの接続は、Ｖｓｓ端子を通じて行われる。また、ＶＣＣＰ端子１４４を通じて別のオプション電圧を供給してもよい。ＶＣＣＰ端子は、デバイスの外部でＶＣＣ端子に接続され、デバイスの初期動作、ＷＲＩＴＥ処理、ＥＲＡＳＥ処理に使用される電流を供給する。つまり、メモリデバイスの書き込み処理や消去処理は、ＶＣＣＰ端子を通じて供給された電圧を用いて行われ、他の処理は、全て、ＶＣＣ端子を通じて供給された電圧を用いて行われる。Ｖｃｃｐ端子は、高圧スイッチ／ポンプ回路１４５に接続される。
【００２４】
以下、シンクロナスフラッシュメモリの動作に関するより詳細な説明を行う。本発明の一実施の形態は、不揮発性であり、セクタ単位で電気的にデータを消去（フラッシュ）可能であり、プログラム可能なＲＯＭに関する。このメモリは、１６ビット単位の４，１９４，３０４ワードとして構成される６７，１０８，８６４ビットのデータ容量を有する。他のデータ容量でもよく、本発明は、例として示したデータ容量に限定されない。メモリバンクの各々は、４つの別個に消去可能なブロックで構成される。つまり、合計１６のブロックが存在する。不慮の消去処理や上書き処理を防いで重要なファームウエアを確実に保護するために、メモリは、ハードウエアおよびソフトウエアによってロック可能な１６個のブロックを含み、各ブロックは、２５６Ｋワードのデータ容量を有する。メモリには４つのバンクが含まれているため、真の並列処理を実現することができる。
【００２５】
バンクに対する読み出しアクセスは、バックグラウンドで他のバンクに対してＷＲＩＴＥ処理またはＥＲＡＳＥ処理を行っているときに行うことができる。シンクロナスフラッシュメモリは、シンクロナスインタフェースを有し、クロック信号ＣＬＫの立ち上がりエッジ上で全ての信号を登録することができる。また、メモリの読み出しは、バーストモードで行うことができる。つまり、メモリアクセスは、選択されたロケーションから開始され、アクセスするロケーションの数は、予めプログラムされている。メモリアクセスは、予めプログラムされたシーケンスに従って行われる。読み出しアクセスは、ＡＣＴＩＶＥコマンドの登録で開始し、ＲＥＡＤコマンドによって続行される。ＡＣＴＩＶＥコマンドと同時に登録されたアドレスビットは、アクセス対象のバンクと行を選択するために使用される。ＲＥＡＤコマンドと同時に登録されたアドレスビットは、バーストアクセスを開始する列のロケーションとバンクを選択するために使用される。
【００２６】
シンクロナスフラッシュメモリは、１つのロケーション、２つのロケーション、４つのロケーション、８つのロケーション、または、フルページに対応するプログラム可能な読み出しバースト長を提供する。オプションとしてバースト終端を提供するようにしてもよい。また、シンクロナスフラッシュメモリは、高速処理を達成するために、内部パイプラインアーキテクチャを採用している。シンクロナスフラッシュメモリは、低電力のメモリシステム、例えば、３Ｖで駆動するシステムで動作する。メモリの動作モードとしては、ディープパワーダウンモードが省電力スタンバイモードとして提供される。全ての入出力は、ＬＶＴＴＬ（low voltage transistor-transistor logic）互換である。シンクロナスフラッシュメモリは、フラッシュ処理性能を大幅に向上させることができる。ここで、フラッシュ処理性能とは、自動的に列アドレスを生成しながら高速にデータを転送する能力と、バーストアクセス期間にクロックサイクル毎に列アドレスをランダムに切り換える能力を含む。
【００２７】
一般的に、シンクロナスフラッシュメモリは、低電圧で駆動し、複数のバンクを備えたＤＲＡＭと同様の構成を有する。バンクの各々は、複数の行と複数の列とで構成される。シンクロナスフラッシュメモリは、通常の処理を行う前に初期化される。以下、デバイスの初期化、レジスタの定義、コマンドの内容、およびデバイスの動作について詳細に説明する。
【００２８】
シンクロナスフラッシュは、所定の方法で起動され（powered up）、初期化される。ＶＣＣ、ＶＣＣＱ、およびＶＣＣＰに対して（同時に）電源が供給されると、クロック信号が安定し、ＲＰ＃１４０がＬＯＷ状態からＨＩＧＨ状態になる。デバイス内部の初期化を完了するまでには、ＲＰ＃がＨＩＧＨ状態に移行した後、例えば、１００μｓの遅延時間が必要である。遅延時間が経過した後、メモリは、アレイ読み出しモードになり、モードレジスタへのプログラミング、または、コマンドの実行可能状態となる。不揮発性モードレジスタ（ＮＶモードレジスタ）１４７に対する最初のプログラミングの後、初期化処理の間、コンテンツが自動的に揮発性モードレジスタにロードされる。デバイスは、予めプログラムされた状態で起動し（power-up）、処理コマンドを発行する前に再度不揮発性モードレジスタ１４７のリロードを行う必要はない。これについては後述する。
【００２９】
モードレジスタ１４８は、シンクロナスフラッシュメモリの特定の処理モードを定義するために使用される。この定義には、図２に示すように、バースト長、バーストタイプ、ＣＡＳレイテンシ、処理モードの選択が含まれる。モードレジスタは、ＬＯＡＤ＿ＭＯＤＥ＿ＲＥＳＩＳＴＯＲコマンドに基づいてプログラミングを行い、再プログラミングが行われるまで、格納された情報を保持する。モードレジスタのコンテンツをＮＶモードレジスタ１４７にコピーしてもよい。ＮＶモードレジスタの設定に基づいて、初期化処理の間、モードレジスタ１４８が自動的にロードされる。ＥＲＡＳＥ＿ＮＶＭＯＤＥ＿ＲＥＧＩＳＴＥＲコマンド、ＷＲＩＴＥ＿ＮＶＭＯＤＥ＿ＲＥＧＩＳＴＥＲコマンドの詳細については後述する。当業者であれば、ＳＤＲＡＭにおいては、初期化処理毎に、モードレジスタが外部からロードされる必要があることを理解できるであろう。本発明によればデフォルトモードの設定がＮＶモードレジスタ１４７に登録される。ＮＶモードレジスタのコンテンツは、揮発性モードレジスタ１４８にコピーされ、メモリで各処理が実行されている間にアクセスされる。
【００３０】
モードレジスタビットＭ０〜Ｍ２は、バースト長を定義する。モードレジスタビットＭ３は、バーストタイプ（シーケンシャル、インターリーブ）を定義する。モードレジスタビットＭ４〜６は、ＣＡＳレイテンシを定義する。モードレジスタビットＭ７およびＭ８は、処理モードを定義する。モードレジスタビットＭ９は１に設定される。モードレジスタビットＭ１０およびＭ１１は、本実施の形態では予備とされている。本実施の形態では、ＷＲＩＴＥバーストは、実行されないため、Ｍ９は、論理１に設定され、書き込みアクセスは、１つのロケーション（非バースト）で行われる。モードレジスタは、全てのバンクがアイドル状態にあるときにロードされる必要がある。コントローラは、後続の処理を開始するためには、所定の時間待機しなければならない。
【００３１】
シンクロナスフラッシュメモリに対する読み出しアクセスは、バーストモードで行われる。バースト長は表１に示すようにプログラム可能である。バースト長は、所定のＲＥＡＤコマンドによって自動的にアクセス可能な列ロケーションの最大の数を定義する。バーストタイプがシーケンシャルの場合でも、インターリーブの場合でも、１つのロケーション、２つのロケーション、４つのロケーション、８つのロケーションに対応するバースト長を有する。また、バーストタイプがシーケンシャルである場合には、フルページに対応するバースト長を利用できる。バースト長がフルページである場合、ＢＵＲＳＴ＿ＴＥＲＭＩＮＡＴＥコマンドを使用して任意のバースト長を作成してもよい。つまり、バーストを選択的に終了させることによって、バースト長をカスタマイズすることができる。ＲＥＡＤコマンドが発行されたとき、バースト長に相当する数の列を含むブロックを選択することができる。このバーストモードで行われるアクセスは、全て、選択されたブロック内で行われる。つまり、境界に達するまでそのブロック内を連続してアクセスする。バースト長が２に設定されている場合は、Ａ１〜Ａ７によってブロックが独自に選択される。バースト長が４に設定されている場合は、Ａ２〜Ａ７によってブロックが選択される。バースト長が８に設定されている場合は、Ａ３〜Ａ７によってブロックが選択される。残余の下位アドレスビット（最下位ビットを含む）は、ブロック内での開始位置を選択するために使用される。フルページバーストは、境界に達するまでそのページ内を連続してアクセスする。
【００３２】
所定のバースト内で行われるアクセスは、ビットＭ３によって、シーケンシャル、またはインターリーブのバーストタイプにプログラムされる。バースト内でのアクセスの順序は、表１に示すように、バースト長、バーストタイプ、開始列アドレスによって決定される。
【００３３】
【表１】
ＣＡＳ（Column Address Strobe）レイテンシは、ＲＥＡＤコマンドを登録した後、最初の出力データをＤＱ端子で利用できるまでの遅延時間をクロックサイクルで示している。レイテンシは、１、２、または３クロックサイクルに設定することができる。例えば、ＲＥＡＤコマンドがクロックエッジｎで登録され、レイテンシがｍクロックである場合、クロックエッジｎ＋ｍでデータを利用可能になる。ＤＱ接続部は、１サイクル前（ｎ＋ｍ−１）のクロックエッジでデータのドライブを開始し、アクセスタイムが適切である場合には、クロックエッジｎ＋ｍで有効なデータが得られる。例えば、アクセスタイムが適当となるようにクロックサイクル時間が設定されていると仮定すると、ＲＥＡＤコマンドがＴ０で登録され、レイテンシが２クロックである場合には、図３に示すように、ＤＱは、Ｔ１以降にデータのドライブを開始し、Ｔ２で有効なデータが得られる。図３は、異なるクロックのレイテンシの設定を使用した場合の動作周期の例を示す。通常の処理モードは、Ｍ７およびＭ８を０に設定することによって選択される。予めプログラムされたバースト長がＲＥＡＤバーストに適用される。
【００３５】
以下の真理値表は、本発明のメモリの処理コマンドをより詳細に示している。各コマンドおよび真理値表２について説明する。
【００３６】
【表２】
【表３】
ＣＯＭＭＡＮＤ＿ＩＮＨＩＢＩＴ機能は、ＣＬＫ信号が有効であるかどうかにかかわらず、シンクロナスフラッシュメモリによって新しいコマンドが実行されるのを禁止する。シンクロナスフラッシュメモリは、非選択状態となるが、既に実行中の処理には影響を与えない。
【００３９】
ＮＯ＿ＯＰＥＲＡＴＩＯＮ（ＮＯＰ）コマンドは、ＣＳ＃がＬＯＷとされて選択されたシンクロナスフラッシュメモリに対してＮＯＰを実行するために使用される。ＮＯＰの実行によって、アイドル状態、または待機状態の間に希望しないコマンドが登録されることを防ぐことができる。但し、既に実行中の処理には影響を与えない。
【００４０】
モードレジスタに対するデータは、入力端子Ａ０〜Ａ１１を通じてロードされる。全てのアレイバンクがアイドル状態にあるときにのみ、ＬＯＡＤ＿ＭＯＤＥ＿ＲＥＧＩＳＴＥＲコマンドが発行され、所定の遅延時間（ＭＲＤ）が経過した後、次に実行されるべき処理のコマンドが発行される。ＮＶモードレジスタ１４７が保持するデータは、ＬＯＡＤ＿ＭＯＤＥ＿ＲＥＧＩＳＴＥＲコマンドによって動的に変更されない限り、電源立ち上げ時の初期化処理の際(upon power-up initialization)、自動的にモードレジスタ１４８にデフォルトデータとしてロードされる。
【００４１】
ＡＣＴＩＶＥコマンドは、アクセスが可能となるように、特定のアレイバンクの行を開く（アクティブにする）。入力端子ＢＡ０、ＢＡ１からの入力値によって、バンクが選択され、入力端子Ａ０〜Ａ１１から入力されるアドレスによって行が選択される。次のＡＣＴＩＶＥコマンド、パワーダウンコマンド、または、ＲＥＳＥＴコマンドが登録されるまで、この行は、アクセスが可能となるようにアクティブになっている。
【００４２】
ＲＥＡＤコマンドは、アクティブな行に対してバーストモードで読み出しアクセスを開始するために使用される。入力端子ＢＡ０、ＢＡ１からの入力値によってバンクが選択され、入力端子Ａ０〜Ａ７から入力されるアドレスによって開始列ロケーションが選択される。ＤＱ端子上の読み出しデータは、２クロック前におけるデータマスク（ＤＱＭ）入力端子上でのロジックレベルに依存する。与えられたＤＱＭ信号の登録がＨＩＧＨであった場合には、２クロック後の対応するＤＱ端子は、Ｈｉｇｈ−Ｚ（高インピーダンス）になる。与えられたＤＱＭ信号の登録がＬＯＷであった場合には、ＤＱ端子は有効なデータを保持する。従って、読み出し処理の間、ＤＱＭ入力端子を用いて出力データをマスクすることができる。
【００４３】
ＷＲＩＴＥコマンドは、アクティブな行の１つのロケーションで行われる書き込みアクセスを開始するために使用される。ＷＲＩＴＥコマンドを発行する前に、ＷＲＩＴＥ＿ＳＥＴＵＰコマンドを発行する必要がある。入力端子ＢＡ０、ＢＡ１からの入力値によってバンクが選択され、入力端子Ａ０〜Ａ７から入力されるアドレスによって、列ロケーションが選択される。ＤＱ端子上の入力データは、メモリアレイに書き込まれる。入力データは、該入力データと同時に現れるＤＱＭ入力のロジックレベルに依存する。与えられたＤＱＭ信号の登録がＬＯＷであった場合には、対応するデータがメモリに書き込まれる。ＤＱＭ信号の登録がＨＩＧＨであった場合には、対応するデータの入力が無視され、書き込み対象となっているワード／列ロケーションでのＷＲＩＴＥ処理は実行されない。ＷＲＩＴＥコマンドが発行され、ＤＱＭ信号の登録がＨＩＧＨであった場合には、ＮＯＰコマンドが発行されたものとみなされる。
【００４４】
ＡＣＴＩＶＥ＿ＴＥＲＭＩＮＡＴＥコマンドは、シンクロナスフラッシュメモリに必須のものではないが、ＳＤＲＡＭのＰＲＥＣＨＡＲＧＥコマンドと同様の方法で読み出し処理を終了させるために用いることができる。ＡＣＴＩＶＥ＿ＴＥＲＭＩＮＡＴＥコマンドは、実行中のＢＵＲＳＴ＿ＲＥＡＤを終了させるために発行されるが、特定のバンクに対して発行されてもよいし、特定のバンクに対して発行されなくてもよい。
【００４５】
ＢＵＲＳＴ＿ＴＥＲＭＩＮＡＴＥコマンドは、固定長、またはフルページにわたるバーストをトランケートする（truncate）ために使用される。ＢＵＲＳＴ＿ＴＥＲＭＩＮＡＴＥコマンドを登録する直前に登録されたＲＥＡＤコマンドがトランケートされる。ＢＵＲＳＴ＿ＴＥＲＭＩＮＡＴＥコマンドは、特定のバンクに対して発行されるものではない。
【００４６】
ロードコマンドレジスタ処理は、コマンド実行ロジック（ＣＥＬ）１３０に対するフラッシュメモリの制御コマンドの出力を開始するために使用される。ＣＥＬは、デバイスに対するコマンドの受け取りおよび解読を行う。このコマンドによって内部ステートマシン（ＩＳＭ）１３２の動作、読み出しパス（即ち、メモリアレイ１０２、ＩＤレジスタ１３６、またはステータスレジスタ１３４）に対する制御が行われる。
【００４７】
シンクロナスフラッシュメモリ内でバンクに対するＲＥＡＤコマンドまたはＷＲＩＴＥコマンドが発行される前に、このバンクにおいて処理の対象となる行が「開かれる（アクティブにする）」必要がある。これは、図４に示すように、ＣＳ＃、ＷＥ＃、ＲＡＳ＃、ＣＡＳ＃によって定義されるＡＣＴＩＶＥコマンドによって行われ、アクティブにするバンクや行の双方が選択される。
【００４８】
ＡＣＴＩＶＥコマンドを発行して行を開いた後、この行に対し、ＲＥＡＤコマンドやＷＲＩＴＥコマンドが発行される。ＲＥＡＤコマンドやＷＲＩＴＥコマンドを発行するまでの時間は、所定の期間（ｔＲＣＤの仕様）に基づいて決められる。ｔＲＣＤ（ＭＩＮ）をクロック周期で分割した値を切り上げ、整数にする。この整数に基づいて、ＡＣＴＩＶＥコマンドが発行された後、ＲＥＡＤコマンドやＷＲＩＴＥコマンドが発行される最初のクロックエッジが求められる。例えば、ｔＲＣＤの仕様が３０ｎｓであり、クロックが９０ＭＨＺ（１１．１１ｎｓクロック周期）であれば、計算された値は２．７クロックであるため、「３」に切り上げられる。この場合、つまり、２＜ｔＲＣＤ（ＭＩＮ）／ｔＣＫ≦３の場合を図５に示す（ｔＲＣＤの仕様条件が異なる場合にも、同様の方法を用いて時間の単位をクロックサイクルに変換することができる）。
【００４９】
同一のバンクにおける異なる行に対する次のＡＣＴＩＶＥコマンドの発行は、このバンクに対する連続するＡＣＴＩＶＥコマンドの最小間隔がｔＲＣＤで定義されていれば、前回アクティブにした行を閉じることなく行うことができる。
【００５０】
別のバンクに対する次のＡＣＴＩＶＥコマンドは、最初のバンクがアクセスされている間に発行することができる。従って、行のアクセスにおける合計のオーバーヘッドを減らすことができる。異なるバンクに対する連続するＡＣＴＩＶＥコマンドの最小間隔は、期間ｔＲＣＤで定義される。
【００５１】
ＲＥＡＤバーストは、図６に示すＣＳ＃、ＷＥ＃、ＲＡＳ＃、ＣＡＳ＃によって定義されるＲＥＡＤコマンドによって開始される。ＲＥＡＤコマンドによって、開始列とバンクアドレスが選択される。ＲＥＡＤバーストの間において、ＲＥＡＤコマンドの発行後、ＣＡＳレイテンシが経過した後、開始列のアドレスからの有効なデータ出力要素（data-out element）を利用できる。続くデータ出力要素の各々は、それぞれ次のポジティブクロックエッジで有効となる。バースト終了後、他のコマンドが開始されていなければ、ＤＱ端子はＨＩＧＨ−Ｚ状態になる。フルページバーストは、終了まで継続的に実行される（ページの最後で列０に戻り、処理が継続する）。ＲＥＡＤバーストからのデータは、次のＲＥＡＤコマンドが発行されるとトランケート（truncate）される。固定長ＲＥＡＤバーストからのデータの直後には、次のＲＥＡＤコマンドからのデータが続いている。いずれの場合であっても、継続的なデータの流れが保たれる。新たなバーストの第１番目のデータ要素は、終了したバーストの最後のデータ要素、または、固定長よりも長いバースト（途中でトランケートされている）の場合は、最後の所望のデータ要素の後に続く。新たなＲＥＡＤコマンドは、最後の所望のデータ要素が有効となるクロックエッジのｘサイクル前に発行される。ｘは、ＣＡＳレイテンシより１だけ少ない。図７において、ＣＡＳレイテンシが１、２、３の場合、データ要素ｎ＋３は、４つのバーストの最後であるか、固定長よりも長いバーストの最後である。シンクロナスフラッシュメモリは、パイプライン・アーキテクチャを採用しているため、プリフェッチ・アーキテクチャのように２ｎルールを必要としない。前回のＲＥＡＤコマンドの後、どのクロックサイクルにおいてもＲＥＡＤコマンドを開始することができる。ページ内における最高速度のランダム読み出しアクセスは、図８に示すように行われる。後続する各ＲＥＡＤ処理を異なるバンクに対して実行してもよい。
【００５２】
ＲＥＡＤバーストからのデータは、次のＷＲＩＴＥコマンドによってトランケートされる。なお、ＷＲＩＴＥコマンドの前には、ＷＲＩＴＥ＿ＳＥＴＵＰを実行する必要がある。固定長ＲＥＡＤバーストからのデータの直後には、次のＷＲＩＴＥコマンドからのデータが続いている。ＷＲＩＴＥコマンドは、バスのターンアラウンドの制約を受ける。入出力の競合を回避することができれば、ＲＥＡＤバーストからの最後の（最後の所望の）データ要素の直後のクロックエッジでＷＲＩＴＥ処理が開始する。システムの設計によっては、シンクロナスフラッシュメモリのＤＱ端子がＨｉｇｈ−Ｚになる前に、入力データをドライブする装置がＬｏｗ−Ｚになることがある。この場合、少なくとも１サイクルの遅延が最後に読み出したデータとＷＲＩＴＥコマンドとの間に発生する。
【００５３】
ＤＱＭ入力は、図９に示す入出力の競合を回避するために使用される。ＤＱＭ信号は、ＷＲＩＴＥコマンド（出力バッファに対するＤＱＭレイテンシは２クロックである）の少なくとも２クロック前にアサートされ（ＨＩＧＨ）、ＲＥＡＤからのデータ出力が抑制される。ＷＲＩＴＥコマンドが登録されると、ＤＱＭ信号の状態に関わらず、ＤＱ端子は、Ｈｉｇｈ−Ｚになる（または、Ｈｉｇｈ−Ｚの状態を維持する）。ＷＲＩＴＥコマンド（入力バッファに対するＤＱＭレイテンシはゼロクロックである）の前にＤＱＭ信号のアサート状態を解除し、書き込みデータのマスクを解除しなければならない。図９は、クロック周波数がＮＯＰサイクルを付加することなくバスの競合を回避できるように設定されている場合を示す。
【００５４】
固定長またはフルページのＲＥＡＤバーストは、ＡＣＴＩＶＥ＿ＴＥＲＭＩＮＡＴＥコマンド（特定のバンクに対するものでもよく、特定のバンクに対するものでなくともよい）、ＢＵＲＳＴ＿ＴＥＲＭＩＮＡＴＥコマンド（特定のバンクに対するものではない）のいずれによってもトランケートされる。ＡＣＴＩＶＥ＿ＴＥＲＭＩＮＡＴＥコマンドやＢＵＲＳＴ＿ＴＥＲＭＩＮＡＴＥコマンドは、最後の所望のデータ要素が有効であるクロックエッジのｘサイクル前に発行される。ｘは、ＣＡＳレイテンシより１少ない。これを、異なるＣＡＳレイテンシの場合の各々について、図１０に示す。データ要素ｎ＋３は、４つのバーストのうち最後の望ましいデータ要素でもよく、固定長よりも長いバーストにおける最後の所望のデータ要素でもよい。
【００５５】
１つのロケーションでのＷＲＩＴＥ処理は、図１１に示すＣＳ＃、ＷＥ＃、ＲＡＳ＃、ＣＡＳ＃によって定義されるＷＲＩＴＥコマンドによって開始される。ＷＲＩＴＥコマンドによって、開始列とバンクアドレスが選択される。ＷＲＩＴＥコマンドが登録されると、真理値表４および５によって定義されるようにＲＥＡＤコマンドが実行される。図１２に一例を示す。ＷＲＩＴＥ処理の間、ＷＲＩＴＥコマンドと同時に有効なデータ入力（data-in）が登録される。
【００５６】
ＳＤＲＡＭとは異なり、シンクロナスフラッシュメモリは、特定のバンクの開いている行、あるいは全てのバンクにおける開いている行を非アクティブにするのにＰＲＥＣＨＡＲＧＥコマンドを必要としない。ＡＣＴＩＶＥ＿ＴＥＲＭＩＮＡＴＥコマンドは、ＢＵＲＳＴ＿ＴＥＲＭＩＮＡＴＥコマンドに類似するが、ＡＣＴＩＶＥ＿ＴＥＲＭＩＮＡＴＥコマンドは、特定のバンクに対するものでもよく、特定のバンクに対するものでなくてもよい。ＡＣＴＩＶＥ＿ＴＥＲＭＩＮＡＴＥコマンドの実行中に入力Ａ１０がアサートされてＨＩＧＨになっていれば、どのバンクにおいてもＢＵＲＳＴ＿ＲＥＡＤが終了する。ＡＣＴＩＶＥ＿ＴＥＲＭＩＮＡＴＥコマンドの実行中に入力Ａ１０がＬＯＷであれば、ＢＡ０、ＢＡ１によってどのバンクを終了するかが指定される。ＡＣＴＩＶＥ＿ＴＥＲＭＩＮＡＴＥは、Ａ１０、ＢＡ０、ＢＡ１によってアドレス指定されないバンクに対するＮＯＰであるとみなされる。
【００５７】
アクセスが行われていないときに、ＮＯＰまたはＣＯＭＭＡＮＤ＿ＩＮＨＩＢＩＴに一致するクロックイネーブルＣＫＥがＬＯＷに登録されると、パワーダウンが発生する。パワーダウンが発生すると、ＷＲＩＴＥ処理を含む内部ステートマシンによる処理の後、ＣＫＥを除き、入力バッファと出力バッファが非アクティブになる。つまり、省電力モードのスタンバイ状態となる。
【００５８】
パワーダウン状態は、ＮＯＰまたはＣＯＭＭＡＮＤ＿ＩＮＨＩＢＩＴが登録され、所望のクロックエッジでＣＫＥがＨＩＧＨになる（ｔＣＫＳを満たす）と終了する。図１３にパワーダウン処理の例を示す。
【００５９】
列アクセス／バーストの実行中にＣＫＥ端子がＬＯＷに登録されるとクロックサスペンドモードになる。クロックサスペンドモードにおいては、内部クロックが非アクティブになり、シンクロナスロジックが「フリーズ」する。それぞれのクロックの立ち上がりエッジにおいてＣＫＥがＬＯＷにサンプリングされると、次の内部クロックの立ち上がりエッジがサスペンドされる。内部クロックエッジがサスペンドされているときには、入力端子に保持されているコマンドやデータは無視される。クロックがサスペンドされている限り、図１４の例に示すように、ＤＱ端子が保持するデータは、そのドライブされた状態を維持し、バーストカウンタは増加されない。クロックサスペンドモードは、ＣＫＥ端子がＨＩＧＨに登録されると終了し、次のクロックの立ち上がりエッジで内部クロックによる処理が再開する。
【００６０】
バースト読み出し／シングル書き込みモードは、一実施の形態におけるデフォルトモードである。ＷＲＩＴＥコマンドの全ては、単一の列ロケーションでのアクセス（１つのバースト）を発生させるものであり、ＲＥＡＤコマンドは、予めプログラムされたバースト長、シーケンスに従って各列に対するアクセスを発生させるものである。次の真理値表３は、ＣＫＥ信号を用いたメモリ処理を示す。
【００６１】
【表４】
【表５】
【表６】
機能説明
シンクロナスフラッシュメモリは、多くの機能を有し、ＳＤＲＡＭバス上でのコードの格納や、ＸＩＰ技術（execute in place）技術を利用したアプリケーションに最適である。メモリアレイは、個々の消去ブロックに細分化される。各々のブロックに保持されたデータは、他のブロックに保持されたデータに影響を与えることなく消去することができる。これらのメモリブロックの読み出し、書き込み、消去は、コマンド実行ロジック（ＣＥＬ）１３０に対するコマンドの発行によって実行することができる。ＣＥＬは、内部ステートマシン（ＩＳＭ）１３２の処理を制御する。ＣＥＬは、ＥＲＡＳＥ＿ＮＶＭＯＤＥ＿ＲＥＧＩＳＴＥＲ処理、ＷＲＩＴＥ＿ＮＶＭＯＤＥ＿ＲＥＧＩＳＴＥＲ処理、ＷＲＩＴＥ処理、ＢＬＯＣＫ＿ＥＲＡＳＥ処理、ＢＬＯＣＫ＿ＰＲＯＴＥＣＴ処理、ＤＥＶＩＣＥ＿ＰＲＯＴＥＣＴ処理、ＵＮＰＲＯＴＥＣＴ＿ＡＬＬ＿ＢＬＯＣＫＳ処理、およびＶＥＲＩＦＹ処理の全てを完全に制御する。ＩＳＭ１３２は、各々のメモリロケーションで過剰消去がなされないように保護し、各々のメモリロケーションでデータの保持が最大限に行われるように最適化する。さらに、ＩＳＭによって、システム内でのデバイスの書き込み、または、外部のプログラマによるデバイスの書き込みに必要な制御が大幅に簡略化する。
【００６５】
シンクロナスフラッシュメモリは、１６個の別個の消去可能なブロックで構成される。メモリブロックに保持されたデータは、他のメモリブロックに保持されたデータに影響を与えることなく、部分的に消去可能である。メモリブロックは、ハードウエアによって不慮のデータ消去や書き込みから保護されるようにしてもよい。ブロックを保護する場合には、当該ブロックのデータが改変される前に、ＲＰ＃端子の電圧をＶＨＨ（比較的に高電圧）にドライブする必要がある。ロケーション０および１５の２５６Ｋワードの容量を有するブロックは、別のハードウエアによる保護手段を備えていてもよい。これらのブロックに対してＰＲＯＴＥＣＴコマンドが一旦実行されると、ＵＮＰＲＯＴＥＣＴ＿ＡＬＬ＿ＢＬＯＣＫＳコマンドによって、ＲＰ＃がＶＨＨでなければ、ロケーション０およびロケーション１５以外の全てのブロックの保護を解除する。これにより、システム内でのファームウエアのアップデートの際、不慮の電力障害やシステムリセットが発生した場合であっても、重要なコードに対するセキュリティが高められる。
【００６６】
電源立ち上げ時の初期化、ＥＲＡＳＥ処理、ＷＲＩＴＥ処理およびＰＲＯＴＥＣＴ処理のタイミングは、メモリアレイ内の全てのプログラミングのアルゴリズムを制御するＩＳＭを用いることによって簡略化される。ＩＳＭによって、過剰消去を防止してデータが保護され、各セルに対する書き込みマージンが最適化される。ＷＲＩＴＥ処理の間、ＩＳＭは、自動的に、ＷＲＩＴＥ処理の試行回数のインクリメントおよび監視を行い、各メモリセルにおける書き込みマージンを認証し、ＩＳＭステータスレジスタを更新する。ＢＬＯＣＫ＿ＥＲＡＳＥ処理を実行するとき、ＩＳＭは、自動的にアドレスブロック全体を上書きして過剰消去を防止し、ＷＲＩＴＥ処理の試行回数のインクレメントおよび監視を行い、ＩＳＭステータスレジスタのビットをセットする。
【００６７】
８ビットのＩＳＭステータスレジスタ１３４は、外部プロセッサ２００にＷＲＩＴＥ処理、ＥＲＡＳＥ処理、ＰＲＯＴＥＣＴ処理時のＩＳＭのステータスを監視させる。８ビットのステータスレジスタのうち、１ビット（ＳＲ７）のセットおよびクリア（設定解除）は、ＩＳＭによって完全に行われる。このビットは、ＩＳＭがＥＲＡＳＥ処理、ＷＲＩＴＥ処理、または、ＰＲＯＴＥＣＴ処理でビジーになっているか否かを示す。また、他のエラー情報、即ち、書き込み保護ブロックエラー、消去非保護全ブロックエラー、デバイス保護エラーは、別の３つのビット（ＳＲ３、ＳＲ４、ＳＲ５）で設定する。ステータスレジスタビットＳＲ０、ＳＲ１およびＳＲ２により、実行中のＩＳＭの処理の詳細な情報が得られる。ユーザは、デバイスレベルでのＩＳＭの処理が進行中であるのか、バンクレベルでのＩＳＭ処理が進行中であるのかを確認でき、どのバンクがＩＳＭによって制御されているかも確認できる。これらの６個のビット（ＳＲ３〜ＳＲ５）は、ホストシステムによってクリアされなければならない。表２を参照してステータスレジスタについてより詳細に説明する。
【００６８】
ＣＥＬ１３０は、デバイスに対するコマンドの受け取りおよび解読を行う。各コマンドは、ＩＳＭの処理および読み出しパス（即ち、メモリアレイ、デバイス構成、または、ステータスレジスタ）を制御する。ＩＳＭがアクティブになっているとき、ＣＥＬに対するコマンドが発行される。
【００６９】
節電効果を高めるために、シンクロナスフラッシュは、極めて低電流のディープパワーダウンモードに対応している。このモードに入るためには、ＲＰ＃端子１４０（リセット／パワーダウン）をＶＳＳ±０．２Ｖにする必要がある。不慮のＲＥＳＥＴを回避するため、ＲＰ＃がＶｓｓで１００ｎｓの間維持されなければデバイスはリセットモードに入らない。ＲＰ＃がＶｓｓに維持されると、デバイスは、ディープパワーダウンモードに入る。デバイスがディープパワーダウンモードに入った後にＲＰ＃がＬＯＷからＨＩＧＨに変化すると、本明細書中で概略説明しているように、デバイスの起動初期化シーケンスが実行される。リセットモードに入った後にＲＰ＃がＬＯＷからＨＩＧＨに変化しても、ディープパワーダウンモードに入っていなかった場合には、実行可能なコマンドの発行までに１μｓの遅延時間が必要となる。デバイスがディープパワーダウンモードに入ると、ＲＰ＃バッファを除く全てのバッファが不作動（disable）になり、電流量が少なくなり、例えば、３．３ＶのＶＣＣで最大５０μＡになる。ディープパワーダウンモードの間、ＲＰ＃への入力はＶｓｓに維持されなければならない。ＲＥＳＥＴモードに入ると、ステータスレジスタ１３４がクリアされ、ＩＳＭ１３２がアレイ読み出しモードにセットされる。
【００７０】
シンクロナスフラッシュメモリアーキテクチャによれば、各セクタのデータを消去する際、アレイの他の部分に影響を与えることがない。アレイは、１６個のアドレス指定可能な「ブロック」に分けられており、これらのブロックは、別個に消去可能である。アレイ全体ではなく、ブロック単位でデータの消去が可能であるため、デバイス全体の耐久性およびシステムの柔軟性が向上する。ＥＲＡＳＥ機能およびＢＬＯＣＫ＿ＰＲＯＴＥＣＴ機能のみがブロック単位で実行される。１６個のアドレス指定可能なブロックは、４つのバンク１０４、１０６、１０８、１１０に等分される。つまり、各バンク１０４、１０６、１０８、１１０は、４つのブロックからなる。４つのバンクに対し、一方では読み出し、他方では書き込みを同時に行うことができる。あるバンクに対し、ＩＳＭによるＷＲＩＴＥ処理またはＥＲＡＳＥ処理を行っているときに別のバンクに対してＲＥＡＤ処理を行うことができる。ステータスレジスタ１３４をポーリングすることによって、どのバンクに対してＩＳＭの処理が実行されているかを判定することができる。シンクロナスフラッシュメモリは、単一のバックグランド処理を行うＩＳＭを備える。このＩＳＭは、電源立ち上げ時の初期化処理、ＥＲＡＳＥ処理、ＷＲＩＴＥ処理およびＰＲＯＴＥＣＴ処理を制御する。どのような場合であっても、ＩＳＭによる処理は1つしか実行することができない。しかしながら、ＲＥＡＤ処理を含む他の特定のコマンドは、ＩＳＭ処理を行っている間に実行することができる。ＩＳＭによって制御される処理コマンドは、バンクレベルの処理、またはデバイスレベルの処理である。ＷＲＩＴＥ処理やＥＲＡＳＥ処理は、バンクレベルで行われるＩＳＭ処理である。バンクレベルで行われるＩＳＭ処理が開始されると、このバンクにおいては、どのロケーションに対してＲＥＡＤ処理が行われても無効データが出力されるが、他のバンクに対してＲＥＡＤ処理が行われると、そのアレイが読み出される。ＲＥＡＤ＿ＳＴＡＴＵＳ＿ＲＥＧＩＳＴＥＲコマンドが実行されると、ステータスレジスタ１３４が保持するコンテンツが出力される。ＩＳＭステータスビットは、ＩＳＭ処理の終了を示す（ＳＲ７＝１）。ＩＳＭ処理が終了すると、バンクが自動的にアレイ読み出しモードに入る。ＥＲＡＳＥ＿ＮＶＭＯＤＥ＿ＲＥＧＩＳＴＥＲ処理、ＷＲＩＴＥ＿ＮＶＭＯＤＥ ＲＥＧＩＳＴＥＲ処理、ＢＬＯＣＫ＿ＰＲＯＴＥＣＴ処理、ＤＥＶＩＣＥ＿ＰＲＯＴＥＣＴ処理、およびＵＮＰＲＯＴＥＣＴ＿ＡＬＬ＿ＢＬＯＣＫＳ処理は、デバイスレベルで行われるＩＳＭ処理である。デバイスレベルで行われるＩＳＭ処理が一旦開始されると、どのバンクに対してＲＥＡＤ処理が行われてもアレイが保持するコンテンツが出力される。ＲＥＡＤ＿ＳＴＡＴＵＳ＿ＲＥＧＩＳＴＥＲコマンドは、ＩＳＭ処理の終了を判定するために発行される。ＳＲ７＝１であるとき、ＩＳＭ処理は終了し、次のＩＳＭ処理が開始される。ハードウエア回路によって意図しないＥＲＡＳＥ処理またはＷＲＩＴＥ処理が行われるのを防いでブロックのデータを保護する場合には、以下に述べるように、ＷＲＩＴＥ処理またはＥＲＡＳＥ処理が行われる前にＲＰ＃をＶＨＨにドライブする必要がある。
【００７１】
ファームウエアの最も重要な部分に対するセキュリティを高めるために、ブロックのデータをハードウエアによって保護する場合がある。ハードウエアによって保護されているブロックに対してＷＲＩＴＥ処理またはＥＲＡＳＥ処理が行われている間には、即ち、ＷＲＩＴＥ処理またはＥＲＡＳＥ処理が終了するまでは、ＲＰ＃は、ＶＨＨに維持されなければならない。ＲＰ＃＝ＶＨＨでない場合、保護されたブロックに対するＷＲＩＴＥ処理またはＥＲＡＳＥ処理は禁止され、書き込みエラーまたは消去エラーとなる。ロケーション０および１５のブロックは、予期しないＷＲＩＴＥ処理あるいはＥＲＡＳＥ処理を保護するために、別のハードウエア保護機能を有する。本実施の形態において、これらのブロックは、ＲＰ＃＝ＶＨＨでない場合には、ＵＮＰＲＯＴＥＣＴ＿ＡＬＬ＿ＢＬＯＣＫＳコマンドの発行に基づくソフトウエアによる保護解除ができないようになっている。ブロックの保護ステータスは、ＲＥＡＤ＿ＳＴＡＴＵＳ＿ＲＥＧＩＳＴＥＲコマンドを発行し、ブロックの保護ビットを読み取ることによって確認することができる。また、ブロックを保護するためには、対象となるブロックアドレスに対し、３サイクルのコマンドシーケンスを発行しなければならない。
【００７２】
シンクロナスフラッシュメモリは、３つの異なるモードのＲＥＡＤ処理に対応している。モードに応じたＲＥＡＤ処理によって、メモリアレイ、ステータスレジスタ、または、デバイスコンフィグレーションレジスタの1つからデータが作成される。デバイスコンフィグレーションレジスタまたはステータスレジスタに対するＲＥＡＤ処理は、ＬＣＲ−ＡＣＴＩＶＥサイクルの後に行われる。データ出力（data out）のバースト長は、モードレジスタの設定によって定義される。ＬＣＲ−ＡＣＴＩＶＥサイクルの後のＲＥＡＤ処理、またはＬＣＲ−ＡＣＴＩＶＥサイクルを必要としないで行われるＲＥＡＤ処理によって、アレイが読み出される。しかしながら、読み出し動作には幾つかのバリエーションが存在するため、以下の項目で説明する。
【００７３】
バンクに対するＲＥＡＤコマンドの実行によって、メモリアレイのコンテンツが出力される。ＩＳＭによるＷＲＩＴＥ処理またはＥＲＡＳＥ処理が行われている間は、ＩＳＭの制御下にあるバンク内のどのロケーションに対してＲＥＡＤ処理が行われても無効データが出力される。ＲＥＳＥＴ処理を終了すると、デバイスが自動的にアレイ読み出しモードに入る。
【００７４】
ステータスレジスタ１３４のＲＥＡＤ処理を実行するためには、アレイの読み出し時と同様の入力シーケンスが必要であるが、ＬＣＲ＿ＲＥＡＤ＿ＳＴＡＴＵＳ＿ＲＥＧＩＳＴＥＲ（７０Ｈ）サイクルがＡＣＴＩＶＥ ＲＥＡＤサイクルの前でなければならない。ステータスレジスタによるデータ出力（data out）のバースト長は、モードレジスタ１４８によって定義される。ステータスレジスタが保持するコンテンツは、ＣＡＳレイテンシが経過した後、クロックの次の立ち上がりエッジで更新され、ラッチされる。デバイスは、自動的にアレイ読み出しモードに入り、次のＲＥＡＤ処理が可能な状態になる。
【００７５】
デバイスコンフィグレーションレジスタ１３６の読み出しには、ステータスレジスタの読み出しと同様の入力シーケンスが必要であるが、特定のアドレスを指定しなければならない。ＷＥ＃は、ＨＩＧＨでなければならず、ＤＱＭおよびＣＳ＃はＬＯＷでなければならない。メーカ互換ＩＤを読み出すためには、アドレスは、００００００Ｈに指定されていなければならない。デバイスＩＤを読み出すためには、アドレスは、０００００１Ｈに指定されていなければならない。各消去ブロック（ｘｘ０００２Ｈ）内での第三のアドレスロケーションでブロック保護ビットは読み出され、デバイス保護ビットは、ロケーション０００００３Ｈから読み出される。
【００７６】
ＤＱ端子は、アレイにデータを入力するためにも用いられる。アドレス端子は、アドレスロケーションを指定するため、または、ＬＯＡＤ＿ＣＯＭＭＡＮＤ＿ＲＥＧＩＳＴＥＲサイクルの間にＣＥＬに対してコマンドを入力するために用いられる。コマンド入力によって、ＣＥＬに対して８ビットのコマンドが発行され、デバイスの処理モードが制御される。ＷＲＩＴＥ処理は、メモリアレイにデータを入力するために使用される。以下、入力タイプの両方について説明する。
【００７７】
コマンド入力を実行するためには、ＤＱＭはＬＯＷでなければならず、ＣＳ＃およびＷＥ＃も、ＬＯＷでなければならない。アドレス端子やＤＱ端子は、各コマンドの入力に用いられる。コマンドの入力に使用されないアドレス端子は「ドントケア」であって、状態が維持されていなければならない。８ビットコマンドは、ＤＱ０〜ＤＱ７、または、Ａ０〜Ａ７に対する入力であり、クロックの立ち上がりエッジでラッチされる。
【００７８】
メモリアレイに対するＷＲＩＴＥ処理によって、所望のビットが論理０に設定されるが、論理０に設定されているビットを論理１に変更することはできない。いずれかのビットを論理１に設定すると、ブロック全体のデータが消去される。ＷＲＩＴＥ処理を実行するためには、ＤＯＱは、ＬＯＷでなければならず、ＣＳ＃およびＷＥ＃も、ＬＯＷでなければならない。また、ＶＣＣＰをＶＣＣに保持しなければならない。保護されたブロックに対して書き込みを行うには、ＲＰ＃をＶＨＨにする必要がある。Ａ０〜Ａ１１によって書き込みアドレスが指定され、アレイに書き込まれるデータは、ＤＱ端子に入力される。データおよびアドレスは、クロックの立ち上がりエッジでラッチされる。ＷＲＩＴＥ処理の前には、ＷＲＩＴＥ＿ＳＥＴＵＰコマンドを発行する必要がある。
【００７９】
メモリブロックの書き込みを簡略化するために、シンクロナスフラッシュメモリのＩＳＭは、ＷＲＩＴＥサイクルおよびＥＲＡＳＥサイクルの内部アルゴリズムの全てを制御する。デバイスの制御には、８ビットのコマンドセットが使用される。真理値表１および２に有効なコマンドのリストを示す。
【００８０】
８ビットのＩＳＭステータスレジスタ１３４（表２）に対してポーリングを行うことによって、ＥＲＡＳＥ＿ＮＶＭＯＤＥ＿ＲＥＧＩＳＴＥＲ処理、ＷＲＩＴＥ＿ＮＶＭＯＤＥ＿ＲＥＧＩＳＴＥＲ処理、ＷＲＩＴＥ処理、ＥＲＡＳＥ処理、ＢＬＯＣＫ＿ＰＲＯＴＥＣＴ処理、ＤＥＶＩＣＥ＿ＰＲＯＴＥＣＴ処理、または、ＵＮＰＲＯＴＥＣＴ＿ＡＬＬ＿ＢＬＯＣＫＳ処理が終了されたかどうか、また、これらの処理の際にエラーが発生したかどうかがチェックされる。ＩＳＭ処理の終了は、ＲＥＡＤ＿ＳＴＡＴＵＳ＿ＲＥＧＩＳＴＥＲ（７０Ｈ）コマンドの発行によって監視される。ステータスレジスタのコンテンツは、ＤＱ０〜ＤＱ７に出力され、ＣＡＳレイテンシが経過した後、次のクロックの立ち上がりエッジで、モードレジスタの設定によって定義される固定バースト長の分だけ更新される。ＩＳＭ処理は、ＳＲ７＝１となったときに終了する。ビットで定義されるブロックは全てＩＳＭによって設定されるが、ＩＳＭのステータスビットのみがＩＳＭによってリセットされる。消去／非保護ブロック、書き込み／保護ブロック、デバイス保護は、ＣＬＥＡＲ＿ＳＴＡＴＵＳ＿ＲＥＧＩＳＴＥＲ（５０Ｈ）コマンドによってクリアされなければならない。これによってユーザがポーリングを行ってステータスレジスタをクリアするタイミングを選択することができる。例えば、ホストシステムは、個々のＷＲＩＴＥ処理が行われた後にステータスレジスタをチェックするのではなく、複数のＷＲＩＴＥ処理が行われた後にステータスレジスタをチェックすることができる。ＲＰ＃信号のアサート、デバイスのパワーダウンによってもステータスレジスタがクリアされる。
【００８１】
【表７】
デバイスＩＤ、製造メーカー互換ＩＤ、デバイス保護ステータス、およびブロック保護ステータスは、全て、ＲＥＡＤ＿ＤＥＶＩＣＥ＿ＣＯＮＦＩＧＵＲＡＴＩＯＮ（９０Ｈ）コマンドを発行することによって読み出される。所望のレジスタを読み出すために、特定のアドレスがアサートされなければならない。様々なデバイスのコンフィグレーションレジスタ１３６についての詳細を表３に示す。
【００８３】
【表８】
デバイスの処理モードを変更するためのコマンドを発行することもできる。各モードでは、そのモード特有の処理が行われる。幾つかのモードでは、処理の実行の前に、一連のコマンドを書き込む必要がある。以下、各モードの特性について説明する。真理値表１および２は、所望の処理を行うために必要なコマンドシーケンスのリストである。読み出しと書き込みを同時に行う機能によって、バックグランド処理であるバンクに対して書き込み処理または消去処理を行っている間に他のバンクに読み出し処理を行うことができる。書き込み処理では、真理値表２に記載されたＬＣＲ−ＡＣＴＩＶＥ−ＷＲＩＴＥコマンドシーケンスを連続したクロックサイクルで終了させなければならない。しかしながら、シンクロナスフラッシュコントローラの処理を簡略化するために、このコマンドシーケンスの間、ＮＯＰコマンドまたはＣＯＭＭＡＮＤ＿ＩＮＨＩＢＩＴコマンドを数に制限なく発行するようにしている。さらに、データの保護機能を高めるために、これらのコマンドシーケンスは、３サイクルの間、同一のバンクアドレスに指定しなければならない。ＬＣＲ−ＡＣＴＩＶＥ−ＷＲＩＴＥコマンドシーケンスの間にバンクアドレスが変更される場合、または、コマンドシーケンスが連続していない場合（コマンドシーケンスの間に、コマンドの発行が許されているＮＯＰコマンドおよびＣＯＭＭＡＮＤ＿ＩＮＨＩＢＩＴコマンド以外のコマンドが発行された場合）、書き込みステータスビットおよび消去ステータスビット（ＳＲ４およびＳＲ５）が設定され、処理が禁止される。
【００８５】
パワーアップ（電源立ち上げ）後、処理コマンドがデバイスに対して発行される前に、シンクロナスフラッシュメモリが初期化される。ＶＣＣ、ＶＣＣＱ、およびＶＣＣＰに対して（同時に）電源が供給された後、クロックが安定し、ＲＰ＃がＬＯＷからＨＩＧＨに変化する。ＲＰ＃がＨＩＧＨに移行した後、デバイス内部の初期化が終了するには、遅延時間（一実施の形態においては、１００μｓの遅延時間）が必要である。デバイスの初期化が終了すると、デバイスは、アレイ読み取りモードになり、実行可能なコマンドがデバイスに対して発行される。
【００８６】
デバイスＩＤ、メーカー互換ＩＤ、デバイス保護ビットおよびブロック保護ビットの各々を読み出すためには、ＲＥＡＤ＿ＤＥＶＩＣＥ＿ＣＯＮＦＩＧＵＲＡＴＩＯＮ（９０Ｈ）コマンドが発行される。このモードにおいては、所望の情報を読み出すために特定のアドレスが指定される。メーカー互換ＩＤは、００００００Ｈで読み出される。デバイスＩＤは、０００００１Ｈで読み出される。メーカー互換およびデバイスＩＤは、ＤＱ０〜ＤＱ７に出力される。デバイス保護ビットは、０００００３Ｈで読み出される。ブロック保護ビットの各々は、各ブロックにおける３番目のアドレスロケーション（ｘｘ０００２Ｈ）で読み出される。デバイス保護ビットおよびブロック保護ビットは、ＤＱ０に出力される。
【００８７】
アレイに対してデータを入力するには、連続的なクロックエッジで３つの連続的なコマンドを発行する必要がある（各サイクルの間において、ＮＯＰコマンドおよびＣＯＭＭＡＮＤ＿ＩＮＨＩＢＩＴコマンドの発行が許されている）。初めのサイクルにおいては、Ａ０〜Ａ７に対し、ＬＯＡＤ＿ＣＯＭＭＡＮＤ＿ＲＥＧＩＳＴＥＲコマンドがＷＲＩＴＥ＿ＳＥＴＵＰコマンド（４０Ｈ）とともに発行され、ＢＡ０、ＢＡ１に対し、バンクアドレスが発行される。次のサイクルにおいては、ＡＣＴＩＶＥコマンドが発行され、行アドレスがアクティブとなり、バンクアドレスが確認される。３番目のサイクルは、ＷＲＩＴＥコマンドであり、開始列、バンクアドレスおよびデータが発行される。ＣＡＳレイテンシが経過した後、次のクロックエッジでＩＳＭステータスビットが設定される。ＩＳＭがＷＲＩＴＥ処理を実行している間、ＩＳＭステータスビット（ＳＲ７）は０になる。ＩＳＭの制御下では、バンクに対してＲＥＡＤ処理が行われると、無効なデータが作成される。ＩＳＭステータスビット（ＳＲ７）が論理１に設定されると、ＷＲＩＴＥ処理が終了し、このバンクはアレイ読み出しモードとなり、コマンドの実行が可能となる。ハードウエアによって保護されたブロックに書き込みをする場合にも、第３のサイクルであるＷＲＩＴＥ処理を実行する前にＲＰ＃がＶＨＨに設定される必要があり、ＩＳＭによるＷＲＩＴＥ処理が終了するまで、ＲＰ＃は、ＶＨＨに保持されなければならない。連続するサイクルでＬＣＲ−ＡＣＴＩＶＥ−ＷＲＩＴＥコマンドシーケンスが終了していない場合、または、バンクアドレスが３サイクルのいずれかにおいて変更された場合には、書き込みステータスビットおよび消去ステータスビット（ＳＲ４およびＳＲ５）が設定される。ＩＳＭがＷＲＩＴＥ処理を開始すると、このＷＲＩＴＥ処理は、ＲＥＳＥＴ処理が行われるか、パワーダウンが行われることがない限り、中止することはない。ＲＥＳＥＴ処理が行われたり、パワーダウンが行われたりすると、いずれの場合にも、書き込み中のデータが破壊される可能性がある。
【００８８】
ＥＲＡＳＥシーケンスを実行すると、ブロック内の全てのビットが論理１に設定される。ＥＲＡＳＥ処理を実行するのに必要なコマンドシーケンスは、ＷＲＩＴＥ処理を実行するためのものと同様である。予期しないブロック消去が行われるのを防止してセキュリティを高めるために、あるブロックのＥＲＡＳＥ処理を開始するには、連続的なクロックエッジで３つの連続的なコマンドを発行する必要がある。初めのサイクルにおいては、Ａ０〜Ａ７に対してＬＯＡＤ＿ＣＯＭＭＡＮＤ＿ＲＥＧＩＳＴＥＲコマンドがＥＲＡＳＥ＿ＳＥＴＵＰコマンド（２０Ｈ）と共に発行され、ＢＡ０、ＢＡ１に対して消去されるブロックのバンクアドレスが発行される。次のサイクルにおいては、ＡＣＴＩＶＥコマンドが発行され、Ａ１０、Ａ１１、ＢＡ０、ＢＡ１によって消去されるブロックのアドレスが指定される。３番目のサイクルではＷＲＩＴＥコマンドが発行され、その間に、ＤＱ０〜ＤＱ７に対してＥＲＡＳＥ＿ＣＯＮＦＩＲＭコマンド（Ｄ０Ｈ）が発行され、バンクアドレスが再発行される。ＣＡＳレイテンシが経過した後、次のクロックエッジでＩＳＭステータスビットが設定される。ＥＲＡＳＥ＿ＣＯＮＦＩＲＭコマンド（Ｄ０Ｈ）が発行された後、ＩＳＭは、アドレスが指定されたブロックのＥＲＡＳＥ処理を開始する。アドレスが指定されているブロックが存在するバンクに対してＲＥＡＤ処理が行われると、無効なデータが出力される。ＥＲＡＳＥ処理が終了すると、バンクはアレイ読み出しモードになり、コマンドの実行が可能となる。ハードウエアによって保護されたブロックを消去する場合にも、第３のサイクルであるＷＲＩＴＥ処理を実行する前にＲＰ＃がＶＨＨに設定される必要があり、ＩＳＭによるＥＲＡＳＥ処理が終了する（ＳＲ７＝１）まで、ＲＰ＃は、ＶＨＨに保持されなければならない。連続的なサイクルでＬＣＲ−ＡＣＴＩＶＥ−ＷＲＩＴＥコマンドシーケンスが終了していない場合（各サイクルの間において、ＮＯＰコマンドおよびＣＯＭＭＡＮＤ＿ＩＮＨＩＢＩＴコマンドの発行が許されている）、または、１つ以上のコマンドサイクルでバンクアドレスが変更されている場合には、書き込みステータスビットおよび消去ステータスビット（ＳＲ４およびＳＲ５）が設定され、処理が禁止される。
【００８９】
モードレジスタ１４８のコンテンツをＷＲＩＴＥ＿ＮＶＭＯＤＥ＿ＲＥＧＩＳＴＥＲコマンドによってＮＶモードレジスタにコピーしてもよい。ＮＶモードレジスタに対して書き込みを行う前に、ＥＲＡＳＥ＿ＮＶＭＯＤＥ＿ＲＥＧＩＳＴＥＲコマンドシーケンスを終了させ、ＮＶモードレジスタ内の全てのビットを論理１に設定する必要がある。ＥＲＡＳＥ＿ＮＶＭＯＤＥ＿ＲＥＧＩＳＴＥＲ処理およびＷＲＩＴＥ＿ＮＶＭＯＤＥ＿ＲＥＧＩＳＴＥＲ処理を実行するのに必要なコマンドシーケンスは、ＷＲＩＴＥ処理を実行するためのものと同様である。ＥＲＡＳＥ＿ＮＶＭＯＤＥ＿ＲＥＧＩＳＴＥＲ処理およびＷＲＩＴＥ＿ＮＶＭＯＤＥ＿ＲＥＧＩＳＴＥＲ処理を終了させるのに必要なＬＣＲ−ＡＣＴＩＶＥ−ＷＲＩＴＥコマンドについての詳細な情報は、真理値表２に示されている。ＥＲＡＳＥ＿ＮＶＭＯＤＥ＿ＲＥＧＩＳＴＥＲコマンドシーケンスまたはＷＲＩＴＥ＿ＮＶＭＯＤＥＲＥＧＩＳＴＥＲコマンドシーケンスのＷＲＩＴＥサイクルが登録された後、ＲＥＡＤコマンドがアレイに対して発行される。現在実行中のＩＳＭ処理が終了し、ＳＲ７＝１となるまでは、新たなＷＲＩＴＥ処理は許可されない。
【００９０】
ＢＬＯＣＫ＿ＰＲＯＴＥＣＴシーケンスを実行することにより、所定のブロックに対する第１レベルのソフトウエア／ハードウエア保護を行うことができる。メモリは、１つのビットで１６個のブロックを保護する１６ビットレジスタを有する。また、メモリは、書き込み処理や消去処理を防止してデバイス全体のデータを保護するためのデバイスビットを提供するレジスタを備える。ＢＬＯＣＫ＿ＰＲＯＴＥＣＴ処理を実行するのに必要なコマンドシーケンスは、ＷＲＩＴＥ処理を実行するためのものと同様である。予期しないブロック消去が行われるのを防止してセキュリティを高めるために、ＢＬＯＣＫ＿ＰＲＯＴＥＣＴ処理を開始するには、３つの連続的なコマンドを発行する必要がある。初めのサイクルにおいては、Ａ０〜Ａ７に対してＬＯＡＤ＿ＣＯＭＭＡＮＤ＿ＲＥＧＩＳＴＥＲコマンドがＰＲＯＴＥＣＴ＿ＳＥＴＵＰコマンド（６０Ｈ）と共に発行され、ＢＡ０、ＢＡ１に対して保護すべきブロックのバンクアドレスが発行される。次のサイクルにおいては、ＡＣＴＩＶＥコマンドが発行され、保護されるべきブロックの行がアクティブになり、バンクアドレスが確認される。３番目のサイクルでは、ＷＲＩＴＥコマンドが発行され、その間に、ＤＱ０〜ＤＱ７に対してＢＬＯＣＫ＿ＰＲＯＴＥＣＴ＿ＣＯＮＦＩＲＭコマンド（０１Ｈ）が発行され、バンクアドレスが再発行される。ＣＡＳレイテンシが経過した後、次のクロックエッジでＩＳＭステータスビットが設定される。そして、ＩＳＭは、ＰＲＯＴＥＣＴ処理を開始する。連続的なサイクルでＬＣＲ−ＡＣＴＩＶＥ−ＷＲＩＴＥコマンドシーケンスが終了していない場合、（各サイクルの間において、ＮＯＰコマンドおよびＣＯＭＭＡＮＤ＿ＩＮＨＩＢＩＴコマンドの発行が許されている）、または、バンクアドレスが変更された場合には、ＷＲＩＴＥステータスビットおよび消去ステータスビット（ＳＲ４およびＳＲ５）が設定され、処理が禁止される。ＩＳＭステータスビット（ＳＲ７）が論理１に設定されると、ＰＲＯＴＥＣＴ処理が終了し、そのバンクはアレイ読み出しモードとなり、コマンドの実行が可能となる。ブロック保護ビットが一旦１（保護）に設定されると、ＵＮＰＲＯＴＥＣＴ＿ＡＬＬ＿ＢＬＯＣＫＳコマンドによって０にリセットする以外には、この保護ビットを変更できなくなる。ＵＮＰＲＯＴＥＣＴ＿ＡＬＬ＿ＢＬＯＣＫＳコマンドシーケンスは、ＢＬＯＣＫ＿ＰＲＯＴＥＣＴコマンドに類似しているが、第３のサイクルでは、ＷＲＩＴＥコマンドがＵＮＰＲＯＴＥＣＴ＿ＡＬＬ＿ＢＬＯＣＫＳ＿ＣＯＮＦＩＲＭコマンド（Ｄ０Ｈ）と共に発行され、アドレスが「ドントケア」に指定される。真理値表２には、さらに他の情報も含まれている。ロケーション０および１５のブロックでは、さらにセキュリティが高まっている。ロケーション０および１５のブロック保護ビットが一旦１（保護）に設定されると、各ビットは、ＵＮＰＲＯＴＥＣＴ処理の３番目のサイクルの前にＲＰ＃をＶＨＨにし、ＢＬＯＣＫ＿ＰＲＯＴＥＣＴ処理またはＵＮＰＲＯＴＥＣＴ ＡＬＬ＿ＢＬＯＣＫＳ処理が終了するまで（ＳＲ７＝１）ＶＨＨに保持されなければ、ビットが０にリセットされない。さらに、デバイス保護ビットがセットされた場合、前記３番目のサイクルの前にＲＰ＃をＶＨＨにし、ＢＬＯＣＫ＿ＰＲＯＴＥＣＴ処理又はＵＮＰＲＯＴＥＣＴ＿ＡＬＬ＿ＢＬＯＣＫＳ処理が終了するまでＶＨＨに保持させる必要がある。ブロックの保護ステータスの確認は、ＲＥＡＤ＿ＤＥＶＩＣＥ＿ＣＯＮＦＩＧＵＲＡＴＩＯＮコマンド（９０Ｈ）を発行することによって行われる。
【００９１】
ＤＥＶＩＣＥ＿ＰＲＯＴＥＣＴシーケンスを実行すると、デバイスの保護ビットが１に設定され、ブロック保護ビットの変更が防止される。ＤＥＶＩＣＥ＿ＰＲＯＴＥＣＴ処理を実行するのに必要なコマンドシーケンスは、ＷＲＩＴＥ処理を実行するためのものと同様である。ＤＥＶＩＣＥ＿ＰＲＯＴＥＣＴシーケンスを開始するには３つの連続したコマンドサイクルが必要となる。初めのサイクルでは、Ａ０〜Ａ７に対してＬＯＡＤ＿ＣＯＭＭＡＮＤ＿ＲＥＧＩＳＴＥＲコマンドがＰＲＯＴＥＣＴ＿ＳＥＴＵＰコマンド（６０Ｈ）と共に発行され、ＢＡ０、ＢＡ１に対してバンクアドレスが発行される。バンクアドレスは、「ドントケア」であるが、３つのサイクルの全てに対して同一のバンクアドレスを使用しなければならない。次のコマンドは、ＡＣＴＩＶＥである。３番目のサイクルは、ＷＲＩＴＥサイクルである。ＷＲＩＴＥサイクルの間、ＤＱ０〜ＤＱ７に対してＤＥＶＩＣＥ＿ＰＲＯＴＥＣＴコマンド（Ｆ１Ｈ）が発行され、ＲＰ＃がＶＨＨになる。ＣＡＳレイテンシが経過した後、次のクロックエッジでＩＳＭステータスビットが設定される。デバイスに対して実行可能なコマンドを発行することが可能になる。ＲＰ＃は、ＷＲＩＴＥ処理が終了する（ＳＲ７＝１）までは、ＶＨＨに保持されなければならない。現在実行中のＩＳＭ処理が終了するまでは、新たなＷＲＩＴＥ処理の実行は許されない。デバイス保護ビットが一旦１に設定されると、ＲＰ＃がＶＨＨにならない限り、ＢＬＯＣＫ＿ＰＲＯＴＥＣＴ処理やＢＬＯＣＫ＿ＵＮＰＲＯＴＥＣＴ処理は実行することができない。デバイス保護ビットは、ＷＲＩＴＥ処理またはＥＲＡＳＥ処理に影響を与えない。ブロック保護処理およびデバイス保護処理についてのより詳細な情報を表４に示す。
【００９２】
【表９】
ＩＳＭステータスビット（ＳＲ７）が設定された後、デバイス／バンク（ＳＲ０）、デバイス保護（ＳＲ３）、バンクＡ０（ＳＲ１）、バンクＡ１（ＳＲ２）、書き込み／保護ブロック（ＳＲ４）および消去／非保護（ＳＲ５）の各ステータスビットがチェックされる。ＳＲ３、ＳＲ４、ＳＲ５のステータスビットのうちの1つ、またはこれらのステータスビットの組み合わせ（幾つか）が設定されている場合には、処理の際にエラーが発生する。ＩＳＭはＳＲ３、ＳＲ４、ＳＲ５のビットをリセットすることはできない。これらのビットをクリアするためには、ＣＬＥＡＲ＿ＳＴＡＴＵＳ＿ＲＥＧＩＳＴＥＲコマンド（５０Ｈ）を発行する必要がある。表５は、ＳＲ３、ＳＲ４、ＳＲ５の組み合わせによるエラーを示す。
【００９４】
【表１０】
シンクロナスフラッシュメモリは、コードおよびデータストレージの高度な要求を満たすように設計、製造される。このようなレベルの信頼性を確保するため、ＷＲＩＴＥサイクル間またはＥＲＡＳＥサイクル間において、ＶＣＣＰは、Ｖｃｃに保持されなければならない。この制約が満たされることなく処理が実行される場合には、デバイスにおいて実行されるＷＲＩＴＥサイクルの回数やＥＲＡＳＥサイクルの回数が減少する。各ブロックは、最低で１００，０００回の書き込み／消去が可能なように設計、製造される。
【００９６】
シンクロナスフラッシュメモリは、幾つかの省電力機能を有し、この省電力機能はアレイ読み出しモードで使用することで、電力を節約することができる。ディープパワーダウンモードは、ＲＰ＃をＶＳＳ±０．２Ｖにすることによって実行することができる。このモードでは、電流量（ＩＣＣ）が小さく、例えば、最大で５０μＡである。ＣＳ＃がＨＩＧＨになると、デバイスは、アクティブスタンバイモードに入る。このモードにおいても、低電流であり、電流量（ＩＣＣ）は、例えば、最大で３０ｍＡである。ＣＳ＃が書き込み処理、消去処理、または、保護処理中にＨＩＧＨになると、ＩＳＭはＷＲＩＴＥ処理を続行し、デバイスは、処理が終了するまでアクティブＩｃｃｐ電力を消費する。
【００９７】
図１６は、本発明の一実施の形態に係る自己同期（self-timed）書き込みシーケンスのフローチャートである。このシーケンスは、コマンドレジスタ（コード４０Ｈ）のロード、アクティブコマンドおよび行アドレスの受け取り、書き込みコマンドおよび列アドレスの受け取りを含む。そして、このシーケンスでは、ステータスレジスタに対してポーリングが行われ、書き込みが終了しているかどうかが判定される。ポーリングによってステータスレジスタビット７（ＳＲ７）が監視され、ステータスレジスタビット７が１に設定されているかどうかが判定される。また、オプションとして、ステータスチェックを実行するようにしてもよい。書き込み処理が終了すると、アレイがアレイ読み出しモードに入る。
【００９８】
図１７は、本発明の一実施の形態に係る完全な読み出しステータスチェックシーケンスのフローチャートを示す。このシーケンスでは、ステータスレジスタビット４（ＳＲ４）がチェックされ、０に設定されているかどうか判定される。ＳＲ４が１であれば、書き込み処理の際にエラーが発生したとされる。そして、このシーケンスでは、ステータスレジスタビット３（ＳＲ３）がチェックされ、０に設定されているかどうかが判定される。ＳＲ３が１であれば、書き込み処理の際に無効書き込みエラーが発生したとされる。
【００９９】
図１８は、本発明の一実施の形態に係る自己同期ブロック消去シーケンスのフローチャートを示す。このシーケンスは、コマンドレジスタ（コード２０Ｈ）のロード、アクティブコマンドおよび行アドレスの受け取りを含む。そして、メモリは、ブロックが保護されているかどうかを判定する。ブロックが保護されていなければ、メモリはブロックに対して書き込み処理（Ｄ０Ｈ）を実行し、ステータスレジスタを監視し、処理が終了しているかどうかを判定する。また、オプションとして、ステータスチェックを実行するようにしてもよい。消去処理が終了すると、メモリはアレイ読み出しモードに入る。ブロックが保護されていれば、ＲＰ＃信号が高電圧（ＶＨＨ）になっていない限り、消去処理を実行することはできない。
【０１００】
図１９は、本発明の一実施の形態に係る完全なブロック消去ステータスチェックシーケンスのフローチャートを示す。このシーケンスでは、ステータスレジスタが監視され、コマンドシーケンスエラーが発生したかどうかが確認される（ＳＲ４＝１またはＳＲ５＝１）。ＳＲ３が１に設定されていれば、無効消去エラーまたは非保護エラー（保護違反エラー）が発生する。ＳＲ５が１に設定されていれば、ブロック消去エラーまたは非保護エラー（保護違反エラー）が発生する。
【０１０１】
図２０は、本発明の一実施の形態に係るブロック保護シーケンスのフローチャートを示す。このシーケンスは、コマンドレジスタ（コード６０Ｈ）のロード、アクティブコマンドおよび行アドレスの受け取りを含む。そして、メモリは、ブロックが保護されているかどうかを判定する。ブロックが保護されていなければ、ブロックに対してメモリは書き込み処理（０１Ｈ）を実行し、ステータスレジスタを監視し、処理が終了しているかどうかをチェックする。また、オプションとして、ステータスチェックを実行するようにしてもよい。ブロック保護処理が終了すると、メモリはアレイ読み出しモードに入る。ブロックが保護されていれば、ＲＰ＃信号が高電圧（ＶＨＨ）になっていない限り、消去処理を実行することはできない。
【０１０２】
図２１は、本発明の一実施の形態に係る完全なブロックステータスチェックシーケンスのフローチャートを示す。このシーケンスでは、ステータスレジスタビット３、４、５が監視され、エラーが検出されたかどうかが判定される。
【０１０３】
図２２は、本発明の一実施の形態に係るデバイス保護シーケンスのフローチャートを示す。このシーケンスは、コマンドレジスタ（コード６０Ｈ）のロード、アクティブコマンドおよび行アドレスの受け取りを含む。そして、メモリは、ＲＰ＃がＶＨＨになっているかどうかを判定する。メモリは、書き込み処理（Ｆ１Ｈ）を実行し、ステータスレジスタを監視し、書き込み処理が終了しているかどうかをチェックする。また、オプションとして、ステータスチェックを実行するようにしてもよい。デバイス保護処理が終了すると、メモリはアレイ読み出しモードに入る。
【０１０４】
図２３は、本発明の一実施の形態に係るブロック保護解除シーケンスのフローチャートを示す。このシーケンスは、コマンドレジスタのロード（コード６０Ｈ）、アクティブコマンドおよび行アドレスの受け取りを含む。そして、メモリは、当該メモリデバイスが保護されているかどうかを判定する。保護されていない場合、メモリは、ブートロケーション（ブロック０および１５）が保護されているかどうかを判定する。いずれのブロックも保護されていない場合、メモリはブロックに対して書き込み処理（Ｄ０Ｈ）を実行し、ステータスレジスタを監視し、書き込み処理が終了しているかどうかをチェックする。オプションとして、ステータスチェックを実行するようにしてもよい。全ブロック保護解除処理が終了すると、メモリはアレイ読み出しモードになる。デバイスが保護されている場合、ＲＰ＃信号が高電圧（ＶＨＨ）になっていない限り、消去処理を実行することはできない。同様に、各ブートロケーションが保護されている場合には、メモリは、全てのブロックの保護を解除するべきかどうかを判定する。
【０１０５】
図２４は、モードレジスタを初期化およびロードする処理のタイミングを示す。モードレジスタは、ロードモードレジスタコマンドの発行と、アドレスラインに対する処理コード（オペコード：opcode）の発行によってプログラムされる。オペコードは、モードレジスタにロードされる。上述したように、不揮発性モードレジスタのコンテンツは、立ち上がり（power-up）の際に、自動的にモードレジスタにロードされ、ロードモードレジスタ処理が必要とならない場合もある。
【０１０６】
図２５は、クロックサスペンドモード処理のタイミングを示し、図２６は、別のバースト読み出し処理のタイミングを示している。図２７は、バンク読み出しアクセスを交互に行う際のタイミングを示している。ここで、バンクアドレスを変更するためには、アクティブコマンドが必要である。図２８は、フルページバースト読み出し処理を示す。フルページバーストは、自己同期方式で行われることなく、終了コマンドの発行を必要とする。
【０１０７】
図２９は、データマスク信号を使用した読み出し処理のタイミングを示す。ＤＱＭ信号は、ＤＱ端子にＤｏｕｔ ｍ＋ｌが出力されないように、データ出力をマスクするために使用される。
【０１０８】
図３０は、書き込み処理を行った後、異なるバンクに対して読み出し処理を行う場合のタイミングを示している。この処理においては、書き込み処理が、バンクａに対して行われ、その後、読み出し処理が、バンクｂに対して行われる。各々のバンクにおいて同一の行がアクセスされる。
【０１０９】
図３１は、書き込み処理を行った後、同一のバンクに対して読み出し処理を行う場合のタイミングを示している。この処理においては、書き込み処理が、バンクａに対して行われ、その後、読み出し処理が、バンクａに対して行われる。読み出し処理において、別の行がアクセスされ、メモリは、書き込み処理が終了するのを待機する必要がある。これは、図３０に示すような読み出し処理の場合、即ち、読み出し処理の開始の際に書き込み処理による遅延時間が生じない場合とは異なる。
【０１１０】
ゼロレイテンシ書き込み処理／ゼロバスターンアラウンド
シンクロナスフラッシュメモリは、書き込み処理にレイテンシを必要としない。つまり、読み出し処理と同様に書き込み処理にレイテンシを必要とするＳＤＲＡＭとは異なる。ＳＤＲＡＭの場合に較べ、システムバスにおける書き込み処理のサイクルが少ないため、システムの読み出しスループットが向上する。図１２に示すように、書き込みデータＤｉｎの供給と、書き込みコマンドおよび列アドレスの供給とは、同一のクロックサイクルで行われる。図１２において、クロックサイクルＴ１は、ＮＯＰコマンドでなくともよい（図３０参照）。読み出しコマンドは、書き込みデータの供給後の次のクロックサイクルで供給される。従って、読み出し処理においては、読み出しコマンドが供給された後、所定のサイクル数にわたってＤＱ接続端子が利用可能である必要があるが（レイテンシ有り）、書き込み処理においては、書き込みコマンドが供給された直後にＤＱ接続端子が利用可能となる（レイテンシ無し）。つまり、本発明は、ゼロバスターンアラウンド機能を提供する。この機能は、読み出し処理と書き込み処理とを交互に行う際、システムバスにおいて複数の待機時間を必要とするＳＤＲＡＭの場合とは大幅に異なる。シンクロナスフラッシュにおけるこれらの２つの特徴によってバスのスループットが向上する
図３２に本発明のシステム３００を例示する。システム３００は、シンクロナスメモリ３０２を有する。このようなシンクロナスメモリ３０２は、ＤＱ入力端子３０６に供給された書き込みデータを格納するための書き込みラッチ３０４を内部に有する。書き込みラッチ３０４は、メモリアレイ３１０に接続される。また、メモリアレイは、数多くのアドレス指定可能なブロックに配列される。あるバンクでデータを書き込みしている間に他のブロックに対する読み出し処理を実行することができる。アレイのメモリセルは、不揮発性メモリセルを使用してもよい。データ通信接続端子３０６は、プロセッサ３２０や他のメモリコントローラなどの外部デバイスと双方向通信を行うために使用される。
【０１１１】
データバッファ３３０は、データ通信端子に接続され、双方向データ通信の調整を行う。このバッファは、従来のＦＩＦＯバッファ回路でもよく、パイプライン入出力バッファ回路でもよい。書き込みラッチは、データバッファとメモリアレイとの間に接続され、データ通信接続端子に供給されたデータをラッチする。また、制御回路は、アレイに対する読み出し処理および書き込み処理を制御する。
【０１１２】
入力書き込みデータをラッチすることによって、データバス３０６（ＤＱ）が開放され、このラッチされたデータを用いて書き込み処理が実行される。メモリに対する最初の書き込み処理が実行されている間は、このメモリに対する後続する書き込み処理は禁止される。しかしながら、バスは、メモリに対し、遅延時間を必要とすることなく、即座に読み出し処理を実行することができる。
【０１１３】
本発明は、従来の入出力バッファアーキテクチャとは異なるアーキテクチャを有する。つまり、従来のメモリデバイスは、ＤＱ入力パスに入力バッファ、ＤＱ出力パスに出力バッファを使用しているが、読み出し処理と書き込み処理の双方に同じクロックレイテンシを必要とする。本発明では、ＤＱ接続端子と外部プロセッサとの間のインタフェースとして機能する入出力バッファ回路を用いることができる。さらに、書き込みラッチにより、書き込みパス（処理）をメモリの一領域に制限することができるとともに、データの読み出し処理を他の領域で行うことができる。
【０１１４】
一実施の形態においては、シンクロナスメモリデバイスに対するデータ書き込み処理を行う方法が提供される。この方法は、第１のクロックサイクルでプロセッサからの書き込みコマンドおよび書き込みデータをシンクロナスメモリデバイスに供給するステップを含む。次に、書き込みデータは、シンクロナスメモリデバイスの書き込みラッチに格納される。書き込みデータは、書き込みラッチからシンクロナスメモリデバイスのメモリアレイにコピーされ、書き込み処理が実行される。第１のクロックサイクルの直後の第２のクロックサイクルでプロセッサからの読み出しコマンドがシンクロメモリデバイスに転送され、メモリアレイに対する読み出し処理が開始する。
【０１１５】
さらに、本発明は、読み出し処理と、後続する書き込み処理との間にクロックレイテンシ、即ち、ＣＡＳレイテンシを必要としない。図９に示すように、列読み出しサイクル（Ｔ０）の直後のクロックサイクルＴ１でＬＣＲコマンド（４０Ｈ）が供給される。上述したように、書き込み処理コマンドシーケンスは、少なくとも３つのクロックサイクル、即ち、ＬＣＲサイクル、活性化／行サイクル、さらに、書き込み／列サイクルを含む。読み出し処理のレイテンシに応じて、バスの競合を回避するため、１つ以上のＮＯＰクロックサイクルを使用してもよい。つまり、本発明では、列読み出しコマンドサイクルとＬＣＲ書き込みサイクルとの間にレイテンシを必要としない。従って、本発明では、読み出し処理から書き込み処理に切り替える際にレイテンシが存在せず、書き込み処理から読み出し処理に切り替える際にクロックサイクル遅延が存在しないため、データバスの利用を効率化することができる。
【０１１６】
結論
上述したように、シンクロナスフラッシュメモリは、不揮発性メモリセルのアレイを含む。メモリアレイは、複数の行および複数の列に配列され、さらに、アドレスを指定可能なブロックに配列される。プロセッサやメモリコントローラ等の外部デバイスと双方向データ通信を行うためにデータ通信接続端子が使用される。このデータ通信接続端子にデータバッファを接続することにより、双方向データ通信の調整を行うことができる。データバッファとメモリアレイの間には、データ通信接続端子に供給されるデータをラッチするための書き込みラッチが接続される。
【０１１７】
上述したように、メモリは、書き込みデータサイクルの後、ゼロバスターンアラウンドを可能にする。つまり、書き込みデータサイクルの直後に読み出し処理を開始することができる。シンクロナスメモリデバイスにおける処理を実行する方法の１つは、データ接続端子で書き込みデータを受け取るステップと、書き込みデータを書き込みラッチにラッチするステップと、書き込みデータをラッチした後、データ接続端子を開放するステップとを含む。書き込みデータが書き込みラッチからメモリセルに転送されている間にシンクロナスメモリデバイスに対する読み出し処理を実行することができる。さらに、メモリデバイスは、書き込み処理の間にクロックレイテンシを必要としない。
【図面の簡単な説明】
【図１】 図１Ａは、本発明に係るシンクロナスフラッシュメモリを示すブロック図であり、図１Ｂは、本発明の一実施の形態に係る集積回路の端子接続を示す図であり、図１Ｃは、本発明の一実施の形態に係る集積回路のバンプグリッドアレイの配列を示す図である。
【図２】 本発明の一実施の形態に係るモードレジスタを示す説明図である。
【図３】 ＣＡＳレイテンシが１、２、３クロックサイクルのときの読み出し処理を示す動作説明図である。
【図４】 本発明の一実施の形態に係るメモリのバンクの特定の行を活性化する処理を示す動作説明図である。
【図５】 活性化コマンドと読み出しコマンドまたは書き込みコマンドとの間のタイミングを示す説明図である。
【図６】 読み出しコマンドを示す説明図である。
【図７】 本発明の一実施の形態に係る連続した読み出しバーストのタイミングを示す図である。
【図８】 本発明の一実施の形態に係るページ内でのランダム読み取りアクセスのタイミングを示す図である。
【図９】 読み出し処理に続いて行われる書き込み処理のタイミングを示す図である。
【図１０】 本発明の一実施の形態において、バーストターミネートコマンドを用いて読み出しバースト処理が終了するタイミングを示す図である。
【図１１】 書き込みコマンドを示す説明図である。
【図１２】 書き込み処理に続いて行われる読み出し処理のタイミングを示す図である。
【図１３】 本発明の一実施の形態に係るパワーダウン処理のタイミングを示す図である。
【図１４】 バースト読み出しの際のクロックサスペンド処理のタイミングを示す図である。
【図１５】 メモリが２つのブートセクタを有する実施の形態におけるメモリアドレスマップを示す説明図である。
【図１６】 本発明の一実施の形態に係る自己同期書き込みシーケンスを示すフローチャートである。
【図１７】 本発明の一実施の形態に係る完全な書き込みステータスチェックシーケンスを示すフローチャートである。
【図１８】 本発明の一実施の形態に係る自己同期消去シーケンスを示すフローチャートである。
【図１９】 本発明の一実施の形態に係る完全なブロック消去ステータスチェックシーケンスを示すフローチャートである。
【図２０】 本発明の一実施の形態に係るブロック保護シーケンスを示すフローチャートである。
【図２１】 本発明の一実施の形態に係る完全なブロックステータスチェックシーケンスを示すフローチャートである。
【図２２】 本発明の一実施の形態に係るデバイス保護シーケンスを示すフローチャートである。
【図２３】 本発明の一実施の形態に係るブロック保護解除シーケンスを示すフローチャートである。
【図２４】 モードレジスタの初期化、ロード処理のタイミングを示す図である。
【図２５】 クロックサスペンドモード処理のタイミングを示す図である。
【図２６】 バースト読み出し処理のタイミングを示す図である。
【図２７】 バンク読み出しアクセスを交互に行うタイミングを示す図である。
【図２８】 フルページバースト読み出し処理のタイミングを示す図である。
【図２９】 データマスク信号を用いて行われるバースト読み出し処理のタイミングを示す図である。
【図３０】 読み出し処理に続いて異なるバンクに対して読み出し処理を行うタイミングを示す図である。
【図３１】 書き込み処理に続いて同一のバンクに対して読み出し処理を行うタイミングを示す図である。
【図３２】 本発明のメモリシステムを示す図である。
Claims (9)
- シンクロナス不揮発性メモリデバイスにおける処理の実行方法において、
第１のクロックサイクルで読み出しコマンドと当該読み出しコマンドに対応する列アドレスを受け取って読み出し処理を開始して前記シンクロナス不揮発性メモリデバイスのメモリアレイからの出力データを要求するステップと、
前記第１のクロックサイクルの直後の第２のクロックサイクルで、読み出し処理レイテンシの間に、３つのサイクルからなる書き込みコマンドシーケンスにおける第１のサイクルのコマンドを受け取って前記メモリアレイに対する書き込み処理を開始するステップと、
前記第２のクロックサイクルに続く第３のクロックサイクルで、前記書き込みコマンドシーケンスにおける第２のサイクルのコマンドを受け取るステップと、
前記第３のクロックサイクルに続く第４のクロックサイクルで、前記書き込みコマンドシーケンスにおける第３のサイクルのコマンドを受け取るステップと、
前記第４のクロックサイクルの前に前記読み出し処理のデータ出力を終了させるステップと
を含み、
前記出力データは、前記読み出し処理レイテンシが経過し、前記第１のクロックサイクルの後、所定数のクロックサイクルを経過した後に、外部データ接続端子に供給され、
前記書き込みコマンドシーケンスの前記第１のサイクルにおけるコマンドは、前記書き込み処理における前記メモリアレイのバンクを特定するものであり、
前記書き込みコマンドシーケンスの前記第２のサイクルにおけるコマンドは、前記メモリアレイにおいて選択された行を特定及び活性化するものであり、
前記書き込みコマンドシーケンスの前記第３のサイクルにおけるコマンドは、前記メモリアレイにおける列を特定し、前記外部データ接続端子に対する書き込みデータを供給するものであり、
前記書き込みコマンドシーケンスの前記第１のサイクルにおけるコマンド、前記第２のサイクルにおけるコマンド及び前記第３のサイクルにおけるコマンドは、３以上のクロックサイクルに亘る連続的なコマンドである
ことを特徴とするシンクロナス不揮発性メモリデバイスにおける処理の実行方法。 - 請求項１記載の方法において、
前記３つのサイクルからなる書き込みコマンドシーケンスにおける前記連続的なコマンドは、４以上のクロックサイクルに亘るものであり、
処理を行わない１以上のクロックサイクル又はコマンドが禁止された１以上のクロックサイクルが、前記第２のクロックサイクルと前記第３のクロックサイクルの間、若しくは前記第３のクロックサイクルと前記第４のクロックサイクルの間、又は前記第２のクロックサイクルと前記第３のクロックサイクルの間及び前記第３のクロックサイクルと前記第４のクロックサイクルの間に挿入される
ことを特徴とするシンクロナス不揮発性メモリデバイスにおける処理の実行方法。 - 請求項１記載の方法において、
前記外部データ接続端子は、シンクロナスダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）バス上に設けられる
ことを特徴とするシンクロナス不揮発性メモリデバイスにおける処理の実行方法。 - 請求項１記載の方法において、
前記読み出し処理レイテンシは、１クロックサイクル、２クロックサイクル又は３クロックサイクルである
ことを特徴とするシンクロナス不揮発性メモリデバイスにおける処理の実行方法。 - 請求項１記載の方法において、
前記第４のクロックサイクルの前に前記読み出し処理のデータ出力を終了させるステップは、前記第４のクロックサイクルの１クロックサイクル前において、又は前記第４のクロックサイクルの２クロックサイクル前において前記読み出し処理のデータ出力を終了させるステップを含む
ことを特徴とするシンクロナス不揮発性メモリデバイスにおける処理の実行方法。 - シンクロナスダイナミックランダムアクセスメモリデバイス（ＳＤＲＡＭ）のメモリシステムにおいて書き込み処理を開始する方法において、
シンクロナスダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）バス上に設けられたシンクロナス不揮発性メモリデバイスに、プロセッサからの読み出しコマンドを供給するステップと、
第１のクロックサイクルで前記プロセッサからのメモリアレイアドレスを前記シンクロナス不揮発性メモリデバイスに供給し、前記シンクロナス不揮発性メモリデバイスの不揮発性メモリアレイにおいて読み出し処理を実行するステップと、
前記第１のクロックサイクルの直後の第２のクロックサイクルで、３つのサイクルからなる書き込みコマンドシーケンスにおける第１のサイクルのコマンドを前記プロセッサから前記シンクロナス不揮発性メモリデバイスに供給し、前記不揮発性メモリアレイの書き込み処理を開始するステップと、
前記第２のクロックサイクルに続く第３のクロックサイクルで、前記書き込みコマンドシーケンスにおける第２のサイクルのコマンドを前記プロセッサから前記シンクロナス不揮発性メモリに供給するステップと、
前記第３のクロックサイクルに続く第４のクロックサイクルで、前記書き込みコマンドシーケンスにおける第３のサイクルのコマンドを前記プロセッサから前記不揮発性メモリデバイスに供給するステップと、
前記第４のクロックサイクルより少なくとも２クロックサイクル前に前記プロセッサから前記シンクロナス不揮発性メモリデバイスにデータマスク信号を供給するステップと
を含み、
前記書き込みコマンドシーケンスの前記第１のサイクルにおけるコマンドは、前記書き込み処理における前記メモリアレイのバンクを特定するものであり、
前記書き込みコマンドシーケンスの前記第２のサイクルにおけるコマンドは、前記メモリアレイにおいて選択された行を特定及び活性化するものであり、
前記書き込みコマンドシーケンスの前記第３のサイクルにおけるコマンドは、前記メモリアレイにおける列を特定し、前記外部データ接続端子に対する書き込みデータを供給するものであり、
前記書き込みコマンドシーケンスの前記第１のサイクルにおけるコマンド、前記第２のサイクルにおけるコマンド及び前記第３のサイクルにおけるコマンドは、３以上のクロックサイクルに亘る連続的なコマンドである
ことを特徴とするメモリシステムにおいて書き込み処理を開始する方法。 - 請求項６記載の方法において、
前記３つのサイクルからなる書き込みコマンドシーケンスにおける前記連続的なコマンドは、４以上のクロックサイクルに亘るものであり、
処理を行わない１以上のクロックサイクル又はコマンドが禁止された１以上のクロックサイクルが、前記第２のクロックサイクルと前記第３のクロックサイクルの間、若しくは前記第３のクロックサイクルと前記第４のクロックサイクルの間、又は前記第２のクロックサイクルと前記第３のクロックサイクルの間及び前記第３のクロックサイクルと前記第４のクロックサイクルの間に挿入される
ことを特徴とするメモリシステムにおいて書き込み処理を開始する方法。 - 請求項６記載の方法において、
前記第４のクロックサイクルより少なくとも２クロックサイクル前に前記プロセッサから前記シンクロナス不揮発性メモリデバイスにデータマスク信号を供給するステップでは、前記第４のクロックサイクルの２クロックサイクル前に前記データマスク信号をアサートするステップと、前記第４のクロックサイクルの前に前記データマスク信号のアサート状態を解除するステップとを含む
ことを特徴とするメモリシステムにおいて書き込み処理を開始する方法。 - 請求項６記載の方法において、
前記読み出し処理に応じて、読み出し処理レイテンシの後に前記外部データ接続端子にデータ出力を行うステップと、
前記第４のクロックサイクルより少なくとも２クロックサイクル前に前記プロセッサから前記シンクロナス不揮発性メモリデバイスにデータマスク信号を供給するステップに対応して、前記第４のクロックサイクルの前に前記データ出力を終了させるステップとを含む
ことを特徴とするメモリシステムにおいて書き込み処理を開始する方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US19350600P | 2000-03-30 | 2000-03-30 | |
| US60/193,506 | 2000-03-30 | ||
| US09/608,580 US6728161B1 (en) | 2000-06-30 | 2000-06-30 | Zero latency-zero bus turnaround synchronous flash memory |
| US09/608,580 | 2000-06-30 | ||
| PCT/US2001/010379 WO2001075623A2 (en) | 2000-03-30 | 2001-03-30 | Zero-latency-zero bus turnaround synchronous flash memory |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006315272A Division JP4902325B2 (ja) | 2000-03-30 | 2006-11-22 | ゼロレイテンシ機能、ゼロバスターンアラウンド機能を有するシンクロナスフラッシュメモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003529870A JP2003529870A (ja) | 2003-10-07 |
| JP4524439B2 true JP4524439B2 (ja) | 2010-08-18 |
Family
ID=26889066
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001573235A Expired - Fee Related JP4524439B2 (ja) | 2000-03-30 | 2001-03-30 | ゼロレイテンシ機能、ゼロバスターンアラウンド機能を有するシンクロナスフラッシュメモリ |
| JP2006315272A Expired - Fee Related JP4902325B2 (ja) | 2000-03-30 | 2006-11-22 | ゼロレイテンシ機能、ゼロバスターンアラウンド機能を有するシンクロナスフラッシュメモリ |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006315272A Expired - Fee Related JP4902325B2 (ja) | 2000-03-30 | 2006-11-22 | ゼロレイテンシ機能、ゼロバスターンアラウンド機能を有するシンクロナスフラッシュメモリ |
Country Status (5)
| Country | Link |
|---|---|
| JP (2) | JP4524439B2 (ja) |
| KR (1) | KR100495848B1 (ja) |
| AU (1) | AU4968701A (ja) |
| DE (1) | DE10196008B4 (ja) |
| WO (1) | WO2001075623A2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1501100B1 (en) * | 2003-07-22 | 2018-11-28 | Samsung Electronics Co., Ltd. | Nonvolatile memory device, memory system, and operating methods |
| JP4085983B2 (ja) * | 2004-01-27 | 2008-05-14 | セイコーエプソン株式会社 | 情報処理装置およびメモリアクセス方法 |
| US8307180B2 (en) * | 2008-02-28 | 2012-11-06 | Nokia Corporation | Extended utilization area for a memory device |
| US8599886B2 (en) | 2010-08-26 | 2013-12-03 | Qualcomm Incorporated | Methods and apparatus for reducing transfer qualifier signaling on a two-channel bus |
| KR102296740B1 (ko) * | 2015-09-16 | 2021-09-01 | 삼성전자 주식회사 | 메모리 장치 및 그것을 포함하는 메모리 시스템 |
| CN110008154B (zh) * | 2019-04-16 | 2020-08-21 | 北京智芯微电子科技有限公司 | 提高处理器与访存总线时序的方法及内存属性预测器 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5245572A (en) * | 1991-07-30 | 1993-09-14 | Intel Corporation | Floating gate nonvolatile memory with reading while writing capability |
| US5539696A (en) * | 1994-01-31 | 1996-07-23 | Patel; Vipul C. | Method and apparatus for writing data in a synchronous memory having column independent sections and a method and apparatus for performing write mask operations |
| US5696917A (en) * | 1994-06-03 | 1997-12-09 | Intel Corporation | Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory |
| US6804760B2 (en) * | 1994-12-23 | 2004-10-12 | Micron Technology, Inc. | Method for determining a type of memory present in a system |
| US5619456A (en) * | 1996-01-19 | 1997-04-08 | Sgs-Thomson Microelectronics, Inc. | Synchronous output circuit |
| US5867430A (en) * | 1996-12-20 | 1999-02-02 | Advanced Micro Devices Inc | Bank architecture for a non-volatile memory enabling simultaneous reading and writing |
| US5841696A (en) * | 1997-03-05 | 1998-11-24 | Advanced Micro Devices, Inc. | Non-volatile memory enabling simultaneous reading and writing by time multiplexing a decode path |
| JP3237583B2 (ja) * | 1997-08-29 | 2001-12-10 | 日本電気株式会社 | 同期型半導体記憶装置及びこれを用いた半導体記憶システム |
| US6016270A (en) * | 1998-03-06 | 2000-01-18 | Alliance Semiconductor Corporation | Flash memory architecture that utilizes a time-shared address bus scheme and separate memory cell access paths for simultaneous read/write operations |
| JP2000048567A (ja) * | 1998-05-22 | 2000-02-18 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
| JP4000233B2 (ja) * | 1998-06-03 | 2007-10-31 | 富士通株式会社 | 半導体記憶装置及びデータバス制御方法 |
| JP3939858B2 (ja) * | 1998-06-05 | 2007-07-04 | 富士通株式会社 | 同期型ｄｒａｍのアクセス方法、インタフェース回路、及び、半導体集積回路装置 |
| KR100306966B1 (ko) * | 1998-08-04 | 2001-11-30 | 윤종용 | 동기형버스트반도체메모리장치 |
| KR100285063B1 (ko) * | 1998-08-13 | 2001-03-15 | 윤종용 | 동기형 램 장치와 시스템 버스를 공유하는 동기형 플래시 메모리 장치의 소거 및 쓰기 방법 |
-
2001
- 2001-03-30 KR KR10-2002-7013099A patent/KR100495848B1/ko not_active IP Right Cessation
- 2001-03-30 JP JP2001573235A patent/JP4524439B2/ja not_active Expired - Fee Related
- 2001-03-30 WO PCT/US2001/010379 patent/WO2001075623A2/en active IP Right Grant
- 2001-03-30 AU AU4968701A patent/AU4968701A/xx active Pending
- 2001-03-30 DE DE10196008T patent/DE10196008B4/de not_active Expired - Fee Related
-
2006
- 2006-11-22 JP JP2006315272A patent/JP4902325B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP4902325B2 (ja) | 2012-03-21 |
| DE10196008T1 (de) | 2003-03-13 |
| WO2001075623A2 (en) | 2001-10-11 |
| WO2001075623A3 (en) | 2002-07-04 |
| JP2007122865A (ja) | 2007-05-17 |
| JP2003529870A (ja) | 2003-10-07 |
| KR20020089422A (ko) | 2002-11-29 |
| DE10196008B4 (de) | 2007-07-12 |
| AU4968701A (en) | 2001-10-15 |
| KR100495848B1 (ko) | 2005-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3809909B2 (ja) | ステータスバースト出力を行うシンクロナスフラッシュメモリ | |
| JP3773846B2 (ja) | プリチャージ処理が不要化されたシンクロナスフラッシュメモリ | |
| US6580659B1 (en) | Burst read addressing in a non-volatile memory device | |
| US6883044B1 (en) | Synchronous flash memory with simultaneous access to one or more banks | |
| JP4902325B2 (ja) | ゼロレイテンシ機能、ゼロバスターンアラウンド機能を有するシンクロナスフラッシュメモリ | |
| JP3631209B2 (ja) | 読み出し処理におけるレイテンシを一致させたフラッシュ | |
| JP3725479B2 (ja) | シンクロナスフラッシュメモリ用のインタフェースコマンドアーキテクチャ | |
| JP3779209B2 (ja) | 読み出し処理および書き込み処理を並列に実行する機能を有するシンクロナスフラッシュメモリ | |
| JP4229946B6 (ja) | フラッシュ用のトップ／ボトム対称保護スキーム | |
| KR100507589B1 (ko) | 비휘발성 모드 레지스터를 이용한 동기 플래시 메모리 | |
| JP2006164511A6 (ja) | フラッシュ用のトップ／ボトム対称保護スキーム | |
| JP3822495B2 (ja) | シンクロナスフラッシュメモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060125 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060411 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061219 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070129 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070309 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090121 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090126 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090217 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090220 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090318 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090324 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091104 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091109 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091125 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091130 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091228 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100204 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100427 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100510 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |