DE10196008B4 - Synchroner Nulllatenz Zero Bus Turnaround Flashspeicher - Google Patents

Synchroner Nulllatenz Zero Bus Turnaround Flashspeicher Download PDF

Info

Publication number
DE10196008B4
DE10196008B4 DE10196008T DE10196008T DE10196008B4 DE 10196008 B4 DE10196008 B4 DE 10196008B4 DE 10196008 T DE10196008 T DE 10196008T DE 10196008 T DE10196008 T DE 10196008T DE 10196008 B4 DE10196008 B4 DE 10196008B4
Authority
DE
Germany
Prior art keywords
write
data
synchronous
volatile memory
clock cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10196008T
Other languages
English (en)
Other versions
DE10196008T1 (de
Inventor
Frankie F. Milpitas Roohparvar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/608,580 external-priority patent/US6728161B1/en
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of DE10196008T1 publication Critical patent/DE10196008T1/de
Application granted granted Critical
Publication of DE10196008B4 publication Critical patent/DE10196008B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1615—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using a concurrent pipeline structrure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2281—Timing of a read operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/229—Timing of a write operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/22—Nonvolatile memory in which reading can be carried out from one memory bank or array whilst a word or sector in another bank or array is being erased or programmed simultaneously

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)
  • Multi Processors (AREA)

Abstract

Ein Verfahren zum Schreiben in eine synchrone, nicht flüchtige Speichervorrichtung (100, 302), umfassend:
Empfangen von Schreibdaten in einem ersten Taktzyklus, Zwischenspeichern der Schreibdaten in einem Schreibzwischenspeicher (127, 304) und Ausführen eines Datenschreibvorgangs auf einer ersten Speicherbank (104, 106, 108, 110) der synchronen, nicht flüchtigen Speichervorrichtung (100, 302); und
Empfangen einer Datenleseoperation in einem nächsten Taktzyklus unverzüglich dem ersten Taktzyklus folgend zur Ausführung auf einer zweiten Speicherbank (104, 106, 108, 110) der synchronen, nicht flüchtigen Speichervorrichtung (100, 302).

Description

  • Technisches Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich allgemein auf nicht flüchtige Speichervorrichtungen und insbesondere bezieht sich die vorliegende Erfindung auf einen synchronen nicht-flüchtigen Flashspeicher.
  • Hintergrund der Erfindung
  • Typischerweise werden Speichervorrichtungen als interne Speicherbereiche im Computer bereit gestellt. Der Begriff Speicher bezieht sich dabei auf Datenspeicher, der in Form von integrierten Schaltkreischips vorliegt. Es gibt mehrere verschiedene Arten von Speicher. Eine Art ist RAM (random-access memory, Direktzugriffspeicher). Dieser wird typischerweise als Hauptspeicher in einer Computerumgebung verwendet. RAM bezieht sich auf Lese- und Schreibspeicher; das bedeutet, dass man sowohl Daten in das RAM schreiben als auch Daten aus dem RAM auslesen kann. Dies ist anders als beim ROM, das nur Datenlesen gestattet. Das meiste RAM ist flüchtig, was bedeutet, dass ein steter Fluss von Elektrizität benötigt wird, um seine Inhalte zu erhalten. Sobald der Strom abgeschaltet wird, gehen jegliche Daten im RAM verloren.
  • Computer enthalten fast immer einen kleinen Bereich von Festwertspeicher (read-only memory, ROM), welcher Instruktionen zum Starten des Computers enthält. Anders als bei RAM kann in ROM nicht geschrieben werden. Ein EEPROM (electrically erasable programmable read-only memory, elektrisch löschbarer programmierbarer Festwertspeicher) ist eine spezielle Art nicht-flüchtigen ROMs, der gelöscht werden kann, indem er einer elektrischen Ladung ausgesetzt wird. Wie andere Arten von ROM ist EEPROM traditionell nicht so schnell wie RAM. EEPROM umfasst eine große Zahl von Speicherzellen, die elektrisch isolierte Steueranschlüsse (schwebende Steueranschlüsse) aufweisen. Daten werden in den Speicherzellen in Form von Ladung auf den schwebenden Steueranschlüssen gespeichert. Die Ladung wird durch Programmierungs- bzw. Löschvorgänge zu den schwebenden Gates transportiert oder davon entfernt.
  • Noch eine andere Art nicht-flüchtigen Speichers ist Flashspeicher. Ein Flashspeicher ist eine Art von EEPROM, das blockweise gelöscht und reprogrammiert werden kann anstelle von jeweils einem Byte. Viele moderne PCs weisen ihr BIOS in einem Flashspeicherchip gespeichert auf, so dass es bedarfsweise leicht aktualisiert werden kann. Solch ein BIOS wird manchmal ein Flash-BIOS genannt. Flashspeicher ist auch bei Modems populär, da es dem Modemhersteller gestattet, neue Protokolle zu unterstützen, wenn sie standardisiert werden.
  • Ein typischer Flashspeicher umfasst ein Speicherfeld, das eine große Zahl von Speicherzellen enthält, die in Zeilen- und Spaltenmanier angeordnet sind. Jede der Speicherzellen enthält einen schwebenden Gatterfeldeffekttransistor, der zur Aufnahme einer Ladung in der Lage ist. Die Zellen sind üblicherweise in Blöcken gruppiert. Jede der Zellen innerhalb eines Blocks kann in beliebiger Weise durch Laden des schwebenden Gatters elektrisch programmiert werden. Die Ladung kann aus dem schwebenden Gatter durch eine Blocklöschoperation entfernt werden. Das Datum in einer Zelle wird durch die Anwesenheit oder Abwesenheit der Ladung im schwebenden Gatter bestimmt.
  • Ein synchrones DRAM (SDRAM) ist eine Art von DRAM, das bei viel höheren Taktgeschwindigkeiten betrieben werden kann als konventioneller DRAM-Speicher. SDRAM synchronisiert sich selbst mit einem CPU-Bus und ist in der Lage, bei 100 MHz zu laufen, ungefähr dreimal schneller als konventionelles FPM (Fast Page Mode) RAM und ungefähr zweimal so schnell wie EDO (Extended Data Output) DRAM und BEDO (Burst Extended Data Output) DRAM. Auf SDRAMs kann schnell zugegriffen werden, sie sind jedoch flüchtig. Viele Computersysteme sind darauf ausgelegt, im Betrieb SDRAM zu verwenden, würden jedoch von nicht-flüchtigem Speicher profitieren.
  • Bisherige Flashspeicher, DRAMs und SDRAMs haben nur begrenzte Möglichkeiten Arbeitsvorgänge gleichzeitig auszuführen und sind durch ihre internen Speicherprozesse, in der Art, wie sie mit dem Speicher-Bus kommunizieren, eingeschränkt. Insbesondere Flashspeicher und andere nicht flüchtige Speichervorrichtungen haben einen deutlich längeren Schreibzyklus als DRAMs, wenngleich einen kurzen Lesezyklus. Flashspeicher sind schwierig an bestehende synchrone Speichersysteme anzuschließen. In DRAMs und SDRAMs werden die Speicherzellen durch das Lesen geleert und es ist notwendig, die Lesedaten nach dem Lesen in einem "Precharge-Zyklus" wieder zurück auf den Array zu schreiben. Flashspeicher und andere nicht flüchtige Speichervorrichtungen dagegen haben diese Beschränkung nicht. Sie können den "Precharge-Zyklus" aus ihrem Ausführungs- und Kommunikationsprotokoll löschen. Außerdem können bisherige Flashspeicher, DRAMs und SDRAMs im Wesentlichen nicht gleichzeitig Lese- und Schreiboperationen auf unterschiedlichen Bänken, oder auf ihren internen Speicherarrays ausführen. Deshalb können Flashspeicher, DRAMs und SDRAMs Speicherbefehle nicht eng verschachteln, sondern müssen warten, bis die geforderte Operation komplett ist, bevor zusätzliche Befehle akzeptiert werden. Der externe Speicherbus kann auch nicht für die folgende Operation ohne Latenzzeit oder Wartestatus freigegeben werden. Daraus resultieren eine verlorene Bandbreite des Speicherbus und reduzierte Systemeffektivität.
  • In "Flik, Thomas; Liebig Hans: "Mikroprozessortechnik: Systemaufbau, Arbeitsweise, Programmierung", 3. Auflage, Springer-Verlag 1990, ISBN 3-540-52394-4; Seiten 139–145", ist eine Methode überlappender Zugriffe auf eine konventionelle DRAM-Speichervorrichtung offenbart, bei der abwechselnd auf unterschiedliche Banken des internen Speicherarrays zugegriffen wird, so, dass ein Zugriff von der Speichervorrichtung auf einer ersten Bank abgearbeitet wird, während durch einen anderen Zugriff auf eine zweite Bank auf die Speichervorrichtung geschrieben oder von ihr gelesen wird. Ein derartiges Überlappen wird üblicherweise nur für Burstlese- oder Burstschreibevorgänge verwendet, so, dass die Zugriffe in Wirklichkeit ein einzelner Mehrfachdatenzugriff sind, der über zwei oder mehrere Banken des Speicherarrays verteilt ist, um den Zugriff schneller zu machen. Die Zugriffe, die bei beiden Banken auftreten, sind nur Lese- oder nur Schreibvorgänge. Nicht flüchtige Speichervorrichtungen können üblicherweise nur ihre Leseoperationen überlappen, weil sie üblicherweise für eine Schreiboperation länger brauchen als für eine Leseoperation. Auf diese Weise wird die Geschwindigkeit der Gesamtoperation verringert und der Systemdaten-Bus wird "gelähmt", weil Daten, die auf den Speicherarray geschrieben werden (Schreibdaten), erhalten werden müssen, bis jede Schreiboperation abgeschlossen ist. Die Adress- und Befehlszwischenspeicher werden ebenfalls aufrecht erhalten, um die Adress- und Befehlsinformationen, die im ersten Teil des Zugriffsbefehls gesendet werden, zu bewahren (vor allem für überlappte Zugriffe). DRAMs und andere nicht flüchtige Speichervorrichtungen hingegen erhalten üblicherweise die Datenzwischenspeicher nicht aufrecht, um die Zugriffsgeschwindigkeit nicht zu beeinflussen.
  • In der US 5 867 430 A ist ein asynchroner Flashspeicher mit zwei oder mehreren Speicherarray Banken offenbart, wodurch eine Schreiboperation auf einer ersten Bank ermöglicht ist, während auf einer zweiten Bank des Arrays eine Leseoperation akzeptiert wird. Die Schrift offenbart Adress- und Befehlszwischenspeicher, jedoch keinen Datenzwischenspeicher. Während eines Löschvorgangs oder einer Programmsequenz, wird der Multiplexer Statusinformationen an die I/O Puffer kommunizieren, so dass ein außenstehender Prozessor die Speichervorrichtung nach dem Status abfragen kann bezüglich des Löschvorgangs oder des Programms. Während eine Bank programmiert wird, kann auf die andere Bank für eine Leseoperation zugegriffen werden. Zum Beispiel, während der Programmierung eines Bytes in einer Bank veranlassen der Zustandsautomat und die Steuerelektronik den Multiplexer die Adresse des Puffers zu wählen, um sie den Decodern zu kommunizieren. Der Output der Bank wäre gesendet, um den Leseverstärker über den Multiplexer zu verifizieren. Während einer Leseoperation bei Bank instruieren der Zustandsautomat und die Steuerelektronik den Multiplexer die Adresse aus dem Puffer zu wählen, um sie den Decodern zu kommunizieren. Der Output der Bank wäre an den Leseverstärker über den Multiplexer geschickt worden. Der Output des Leseverstärkers wäre über den Multiplexer an die I/O Puffer geschickt worden. Die Schreibdaten werden nicht zwischengespeichert, sondern der Bus wird von dem internen Zustandsautomaten freigegeben, nachdem die Daten zunächst während der Verifikation des Schreibens in den Array geschrieben wurde.
    •
  • Aus den oben genannten Gründen und aus anderen, unten genannten Gründen, die dem Fachmann beim Lesen und Verstehen der vorliegenden Beschreibung ersichtlich werden, gibt es im Stand der Technik einen Bedarf nach einer nicht-flüchtigen Speichervorrichtung, die in einer ähnlichen Weise arbeiten werden kann wie der SDRAM-Betrieb.
  • Die Aufgaben werden durch die Verfahren der Ansprüche 1 und 17 sowie Vorrichtungen gemäß den Ansprüchen 11 und 12 gelöst.
    •
  • Kurze Beschreibung der Zeichnungen
  • 1A ist ein Blockdiagramm eines synchronen Flashspeichers der vorliegenden Erfindung;
  • 1B ist ein integriertes Schaltkreisstiftanschlussdiagramm einer Ausführungsform der vorliegenden Erfindung;
  • 1C ist ein integriertes Schaltkreisverbindungsbumprasterdiagramm einer Ausführungsform der vorliegenden Erfindung;
  • 2 illustriert ein Modusregister einer Ausführungsform der vorliegenden Erfindung;
  • 3 illustriert Schreibvorgänge mit einer CAS-Latenz von ein, zwei und drei Taktzyklen;
  • 4 illustriert das Aktivieren einer spezifischen Zeile in einer Bank des Speichers einer Ausführungsform der vorliegenden Erfindung;
  • 5 illustriert den Zeitablauf zwischen einem Aktivkommando und einem Lese- oder Schreibkommando;
  • 6 illustriert ein Lesekommando;
  • 7 illustriert den Zeitablauf für aufeinanderfolgende Lesebursts (Lesefolgen) einer Ausführungsform der vorliegenden Erfindung;
  • 8 illustriert wahlfreie Lesezugriffe innerhalb einer Seite einer Ausführungsform der vorliegenden Erfindung;
  • 9 illustriert einen Lesevorgang, dem ein Schreibvorgang folgt;
  • 10 illustriert Leseburstbetrieb, der unter Verwendung eines Burstendkommandos gemäß einer Ausführungsform der vorliegendenden Erfindung beendet wird;
  • 11 illustriert einen Schreibbefehl;
  • 12 illustriert ein Schreiben, dem ein Lesevorgang folgt;
  • 13 illustriert einen "Power-Down"-(Stromspar-)-Betrieb einer Ausführungsform der vorliegenden Erfindung;
  • 14 illustriert einen Taktaussetzvorgang während eines Burstlesens;
  • 15 illustriert eine Speicheradressenkarte einer Ausführungsform des Speichers mit zwei Urladesektoren;
  • 16 ist ein Flussdiagramm einer selbstgetimten Schreibabfolge gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 17 ist ein Flussdiagramm einer kompletten Schreibstatusprüfabfolge gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 18 ist ein Flussdiagramm einer selbstgetimten Blocklöschabfolge gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 19 ist ein Flussdiagramm einer vollständigen Blocklöschstatusprüfabfolge gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 20 ist ein Flussdiagramm einer Blockschutzabfolge gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 21 ist ein Flussdiagramm einer vollständigen Blockstatusprüfabfolge gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 22 ist ein Flussdiagramm einer Vorrichtungsschutzabfolge gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 23 ist ein Flussdiagramm einer Blockschutzaufhebabfolge gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 24 illustriert den Zeitablauf eines Initialisierungs- und Modusregisterladevorgangs;
  • 25 illustriert den Zeitablauf eines Taktanhaltmodusvorgangs;
  • 26 illustriert den Zeitablauf eines Burstlesevorgangs;
  • 27 illustriert den Zeitablauf von alternierenden Banklesezugriffen;
  • 28 illustriert den Zeitablauf eines Vollseitenburstlesevorgangs;
  • 29 illustriert den Zeitablauf eines Burstlesevorgangs unter Verwendung eines Datenmaskensignals;
  • 30 illustriert den Zeitablauf eines Schreibvorgangs, dem ein Lesen einer anderen Bank folgt;
  • 31 illustriert den Zeitablauf eines Schreibvorgangs, dem ein Lesen derselben Bank folgt;
  • 32 illustriert ein Speichersystem der vorliegenden Erfindung; und
  • Detaillierte Beschreibung der Erfindung
  • In der folgenden detaillierten Beschreibung der vorliegenden Ausführungsformen wird auf die beigefügten Zeichnungen Bezug genommen, die hierzu gehören und in denen zur Illustration spezifische Ausführungsformen gezeigt werden, in denen die Erfindungen ausgeführt werden können. Diese Ausführungsformen werden hinreichend detailliert beschrieben, um dem Fachmann zu ermöglichen, die Erfindung auszuführen, und es versteht sich, dass andere Ausführungsformen verwendet werden können und dass logische, mechanische und elektrische Veränderungen gemacht werden können, ohne vom Geist und Umfang der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreibung ist daher nicht in beschrämkender Weise aufzufassen, und der Schutzumfang der vorliegenden Erfindung ist nur durch die Ansprüche definiert.
  • Die folgende detaillierte Beschreibung ist in zwei Hauptabschnitte geteilt. Der erste Abschnitt ist eine Schnittstellenfunktionsbeschreibung, welche die Kompatibilität mit einem SDRAM-Speicher detailliert beschreibt. Der zweite Hauptabschnitt ist eine funktionelle Beschreibung, die Flasharchitekturfunktionsbehle spezifiziert.
  • Schnittstellenfunktionsbeschreibung
  • Unter Bezugnahme auf 1A wird ein Blockdiagramm einer Ausführungsform der vorliegenden Erfindung beschrieben. Die Speichervorrichtung 100 enthält ein Feld nicht-flüchtiger Flashspeicherzellen 102. Dieses Feld ist in einer Mehrzahl adressierbarer Bänke angeordnet. In einer Ausführungsform enthält der Speicher vier Speicherbänke 104, 106, 108 und 110. Jede Speicherbank enthält adressierbare Sektoren von Speicherzellen. Auf die im Speicher gespeicherten Daten kann unter Verwendung extern bereit gestellter Stellenadressen zugegriffen werden, die vom Adressregister 112 empfangen worden sind. Die Adressen werden unter Verwendung einer Zeilenadressmultiplexerschaltung 114 decodiert. Die Adressen werden auch unter Verwendung einer Banksteuerlogik 116 und ZeilenadressZwischenspeicher- und Decoderschaltung 118 decodiert. Um auf eine geeignete Spalte des Speichers zuzugreifen, koppelt die Spaltenadressenzähl- und Zwischenspeicherschaltung 120 die empfangenen Adressen an die Spaltendecodierschaltung 122. Schaltung 124 stellt Eingabe-/Ausgabetorsteuerung, Datenmaskenlogik, LesedatenZwischenspeicherschaltung und Schreibtreiberschaltung bereit. Daten werden durch die Dateneingangsregister 126 eingegeben und durch die Datenausgangsregister 128 ausgegeben. Kommandoausführungslogik 130 wird bereit gestellt, um die grundlegenden Vorgänge der Speichervorrichtung zu steuern. Ein Zustandsautomat (ISM, internal status machine) 132 wird auch bereit gestellt, um bestimmte Vorgänge zu steuern, die mit den Speicherfeldern und -zellen durchgeführt werden. Ein Statusregister 134 und ein Identifikationsregister 136 können ebenfalls bereit gestellt werden, um Daten auszugeben.
  • 1B illustriert eine Verbindungsstiftzuordnung einer Ausführungsform der vorliegenden Erfindung. Der Speicherbaustein 150 hat 54 Verbindungsstifte. Die Stiftkonfiguration ist im wesentlichen ähnlich der erhältlicher SDRAM-Gehäuse. Zwei für die vorliegende Erfindung spezifische Verbindungen sind RP# 152 und Vccp 154. Obwohl die vorliegende Erfindung Verbindungsbezeichnungen mit ähnlich wirkenden SDRAMs teilen kann, wird die Funktion der auf den Verbindungen bereit gestellten Signale hierin beschrieben und sollte nicht mit denen von SDRAMs gleichgesetzt werden, außer wenn es hier gesagt wird. 1C illustriert eine Ausführungsform eines Speichergehäuses 116, das Bumpverbindungen anstelle von Stiftverbindungen von 1C aufweist. Die vorliegende Erfindung ist daher nicht auf eine spezifische Gehäusekonfiguration beschränkt.
  • Bevor die Betriebsmerkmale der Speichervorrichtung beschrieben werden, wird eine detailliertere Beschreibung der Verbindungsstifte und ihrer jeweiligen Signale vorgenommen. Die Eingangstaktverbindung wird verwendet, um ein Taktsignal (CLK) bereit zu stellen. Das Taktsignal kann durch einen Systemtaktgeber angetrieben werden und alle synchronen Flashspeichereingangssignale werden an der positiven Flanke von CLK abgetastet. CLK inkrementiert auch einen internen Burstzähler und steuert die Ausgaberegister.
  • Die Eingangstaktfreigabeverbindung (CKE) wird verwendet, um die CLK-Signaleingabe zu aktivieren (HIGH Status) und zu deaktivieren (LOW Status). Deaktivieren der Takteingabe führt zum POWER-DOWN und STANDBY-Betrieb (bei dem alle Speicherbänke unbenutzt sind), ACTIVE POWER-DOWN-(eine Speicherzeile ist in jeder Bank aktiv) oder CLOCK SUSPEND-Betrieb (Burst/Zugriff findet statt). CKE ist synchron, außer nachdem die Vorrichtung in die POWER-DOWN Modi geht, wo CKE asynchron wird, bis derselbe Modus verlassen wird. Die Eingangspuffer einschließlich CLK werden während der POWER-DOWN-Modi inaktiviert, um niedrige Bereitschaftsleistung bereit zu stellen. CKE kann in Systemen auf HIGH gezogen werden, bei denen POWER-DOWN-Modi (außer RP#-tiefen Stromsparen) nicht benötigt werden.
  • Die Chipauswahleingabeverbindung (CS#) stellt ein Signal zum Freigeben (registriertes LOW) und Sperren (registriertes HIGH) eines in der Kommandoausführlogik bereitgestellten Kommandodecoders bereit. Alle Kommandos sind maskiert, wenn CS# als HIGH registriert ist. Weiterhin sorgt CS# für eine externe Bankauswahl in Systemen mit Mehrfachbänken und CS# kann als Teil des Kommandocodes angesehen werden, muss es jedoch nicht notwendigerweise sein.
  • Die Eingangskommandoeingabeverbindungen für RAS#, CAS# und WE# (zusammen mit CAS#, CS#) definieren einen Befehl, der vom Speicher ausgeführt werden soll, wie im Detail unten beschrieben. Die Eingangs-/Ausgangsmaskenverbindungen (DQM) werden verwendet, um Eingangsmaskensignale für Schreibzugriffe und ein Ausgangsfreigabesignal für Lesezugriffe bereit zu stellen. Eingabedaten werden maskiert, wenn DQM während eines Schreibzyklus als HIGH abgetastet wird. Die Ausgangsepuffer werden in einem Hochimpedanz-(HIGH-Z)-Zustand (nach einer zweitaktigen Latenz) gebracht, wenn DQM während eines Lesezyklus als HIGH abgetastet wird. DQML entspricht den Datenverbindungen DQ0-DQ7 und DQMH entspricht den Datenverbindungen DQ8- DQ15. DQML und DQMH werden als im selben Zustand befindlich angesehen, wenn sie als DQM bezeichnet werden.
  • Adresseingänge 133 werden vorrangig verwendet, um Adresssignale bereit zu stellen. In der illustrierten Ausführungsform hat der Speicher 12 Leitungen (A0-A11). Wie unten beschrieben, können auf den Adressverbindungen andere Signale bereit gestellt werden. Die Adresseingänge werden dann während eines ACTIVE-Befehls (Zeilenadresse A0-A11) und eines READ/WRITE-Befehls (Spaltenadresse A0-A7) abgetastet, um eine Stelle in einer jeweiligen Speicherbank auszuwählen. Die Adresseingänge werden auch verwendet, um einen Betriebscode (OpCode) während eines LOAD COMAND REGSITER-Vorgangs bereit zu stellen, wie unten erklärt wird. Die Adressleitungen A0-A11 werden auch verwendet, um während eines LOAD MODE REGISTER-Vorgangs Moduseinstellungen einzugeben.
  • Eine Eingangsrücksetz-/Stromspar-(RP#)-Verbindung 140 wird für Rücksetz- und Stromspar-Vorgänge verwendet. Beim anfänglichen Vorrichtungseinschalten wird eine 100μs-Verzögerung, nachdem RP# von LOW nach HIGH gegangen ist, in einer Ausführungsform für die interne Vorrichtungsinitialisierung benötigt, bevor ein ausführbarer Befehl erteilt wird. Das RP#-Signal setzt das Statusregister zurück, setzt den internen Zustandsautomaten (ISM) 132 auf einen Feldlesemodus und bringt die Vorrichtung in einen tiefen Power-Down-Modus, wenn es LOW ist. Während des Ausschaltens sind alle Eingangsverbindungen einschließlich CS# 142 unbeachtlich und alle Ausgänge werden in einen HIGH-Z-Zustand gebracht. Wenn das RP#-Signal gleich einer VHH-Spannung (5 V) ist, werden alle Schutzmodi während WRITE und ERASE ignoriert. Das RP#-Signal gestattet es auch einem Vorrichtungsschutzbit, auf 1 (geschützt) gesetzt zu werden und gestattet es Blockschutzbits eines 16-Bit-Registers, an den Stellen 0 und 15 auf 0 (ungeschützt) gesetzt zu werden, wenn es auf VHH gebracht wird. Die Schutzbits werden untenstehend detaillierter beschrieben. RP# wird während aller anderen Betriebsmodi auf HIGH gehalten.
  • Bankadresseneingangsverbindungen BA0 und BA1 definieren, auf welche Bank ein ACTIVE-, READ-, WRITE- oder BLOCK PROTECT-Befehl angewandt wird. Die DQ0-DQ15-Verbindungen 143 sind Datenbusverbindungen, die für bidirektionale Datenkommunikation verwendet werden. Unter Bezugnahme auf 1B wird eine VCCQ-Verbindung verwendet, um den DQ-Verbindungen einen isolierten Strom zur Verfügung zu stellen, um die Rauschimmunität zu verbessern. In einer Ausführungsform ist VCCQ = Vcc oder 1,8 V ± 0,15 V. Die VSSQ-Verbindung wird verwendet, um die Erdung gegenüber den DQs zu isolieren und die Rauschimmunität zu verbessern. Die VCC-Verbindung stellt eine Stromversorgung, wie etwa 3 V, bereit. Eine Erdungsverbindung wird durch die VSS-Verbindung bereit gestellt. Eine andere optionale Spannung wird auf der VCCP-Verbindung 144 bereit gestellt. Die VCCP-Verbindung kann extern mit VCC verbunden werden und ist eine Quelle von Strom während der Vorrichtungsinitialisierung sowie WRITE- und ERASE-Vorgängen. Das heißt, dass Schreiben oder Löschen an der Speichervorrichtung unter Verwendung einer VCCP-Spannung durchgeführt werden kann, während alle anderen Vorgänge mit einer VCC-Spannung durchgeführt werden können. Die VCCP-Verbindung ist mit einem Hochspannungsschaltungs-/pumpschaltkreis 145 gekoppelt.
  • Die folgenden Abschnitte geben eine detailliertere Beschreibung des Betriebs des synchronen Flashspeichers wieder. Eine Ausführungsform der vorliegenden Erfindung ist ein nicht-flüchtiger, elektrisch-sektorlöschbarer (Flash) programmierbarer Festwertspeicher, der 67.108.864 Bits als 4.194.304 16-Bit-Wörter organisiert enthält. Andere Bestückungsdichten werden erwogen, und die vorliegende Erfindung ist nicht auf die Beispieldichte beschränkt. Jede Speicherbank ist in vier unabhängig löschbaren Blöcken (insgesamt 16) organisiert. Um sicherzustellen, dass kritische Firmware vor versehentlichem Löschen oder Überschreiben geschützt ist, kann der Speicher 16 256K-Worte Hardware- und Software-verriegelbare Blöcke enthalten. Die Vier-Bank-Architektur des Speichers unterstützt echte Simultanvorgänge.
  • Ein Lesezugriff auf irgendeine Bank kann gleichzeitig mit einem Hintergrund-WRITE- oder -ERASE-Vorgang an irgendeiner anderen Bank vorkommen. Der synchrone Flashspeicher hat eine synchrone Schnittstelle (alle Signale werden auf der positiven Flanke des Taktsignals CLK registriert). Lesezugriffe auf den Speicher können burstorientiert sein. Dies heißt, dass Speicherzugriffe an einer ausgewählten Stelle beginnen und für eine programmierte Zahl von Stellen in einer programmierten Abfolge fortgesetzt werden. Lesezugriffe beginnen mit Registrierung eines ACTIVE-Befehls, gefolgt von einem READ-Befehl. Die mit dem ACTIVE-Befehl koinzidenten registrierten Adressbits werden verwendet, um die Bank und die Zeile, auf die zugegriffen werden soll, auszuwählen. Die mit dem READ-Befehl koinzidenten registrierten Adressbits werden verwendet, um die Startspaltenstelle und Bank für den Burstzugriff auszuwählen.
  • Der synchrone Flashspeicher stellt programmierbare Leseburstlängen von 1, 2, 4 oder 8 Stellen oder der vollen Seite mittels einer Burstende-Option zur Verfügung. Weiterhin verwendet der synchrone Flashspeicher eine interne Pipelinearchitektur, um Hochgeschwindigkeitsbetrieb zu erzielen.
  • Der synchrone Flashspeicher kann in Schwachstromspeichersystemen, wie Systemen, die bei 3 V arbeiten, betrieben werden. Ein tiefer Power-Down-Modus wird gemeinsam mit einem Strom sparenden Bereitschaftsmodus bereitgestellt. Alle Eingänge und Ausgänge sind Niederspannungs-Transistor-Transistor-Logik (LVTTL, low voltage transistor-transistor-logic)-kompatibel. Der synchrone Flashspeicher bietet wesentliche Vorzüge bei der Flashbetriebsleistung, einschließlich der Fähigkeit zu synchronem Datenburst bei hoher Datenrate mit automatischer Spaltenadressgenerierung und der Fähigkeit, Spaltenadressen bei jedem Taktzyklus während eines Burstzugriffs beliebig zu ändern.
  • Im allgemeinen wird der synchrone Flashspeicher ähnlich einem Mehrbank-DRAM konfiguriert, das bei Niederspannung betrieben wird und eine synchrone Schnittstelle enthält. Jede der Bänke ist in Reihen und Spalten organisiert. Vor dem normalen Betrieb wird der synchrone Flashspeicher initialisiert. Die folgenden Abschnitte stellen detaillierte Informationen bereit, welche die Vorrichtungsinitialisierung, Registerdefinition, Befehlsbeschreibungen und den Vorrichtungsbetrieb abdecken.
  • Der synchrone Flash wird in einer vordefinierten Weise eingeschaltet und initialisiert. Nachdem Strom an VCC, VCCQ und VCCP (gleichzeitig) angelegt wird und das Taktsignal stabil ist, wird RP# 140 von einem LOW-Zustand in einen HIGH-Zustand überführt. Eine Verzögerung, wie etwa eine 100μs Verzögerung, wird benötigt, nachdem RP# nach HIGH übergeht, um die interne Vorrichtungsinitialisierung abzuschließen. Nachdem die Verzögerungszeit abgelaufen ist, wird der Speicher in einen Feldlesemodus gebracht und ist zum Modusregisterprogrammieren oder für einen ausführbaren befehl bereit. Nach anfänglicher Programmierung eines nicht-flüchtigen Modusregisters 147 (NVMode-Register) werden die Inhalte während der Initialisierung automatisch in ein flüchtiges Modusregister 148 geladen. Die Vorrichtung wird in einem programmierten Zustand hochgefahren und erfordert kein Nachladen des nicht-flüchtigen Modusregisters 147 vor dem Erteilen von Betriebsbefehlen. Dies wird unten detaillierter erklärt.
  • Das Modusregister 148 wird verwendet, um den spezifischen Betriebsmodus des synchronen Flashspeichers zu definieren. Diese Definition enthält die Auswahl einer Burstlänge, eines Bursttyps, einer CAS-Latenz und eines Betriebsmodus, wie in 2 gezeigt. Das Modusregister wird über einen LOAD MODE REGISTER-Befehl programmiert und behält gespeicherte Informationen, bis es reprogrammiert wird. Die Inhalte des Modusregisters können in das NV-Modus-Register 147 kopiert werden. Die NVModusregistereinstellungen laden das Modusregister 148 während der Initialisierung automatisch. Details zu ERASE NVMODE REGISTER- und WRITE NVMODE REGISTER Befehlsabfolgen werden unten angegeben. Der Fachmann wird wahrnehmen, dass es bei einem SDRAM erforderlich ist, dass ein Modusregister während jedes Initialisierungsvorgangs extern geladen wird. Die vorliegende Erfindung gestattet es, einen Vorgabemodus im NV-Modusregister 147 zu speichern. Die Inhalte des NVModusregisters werden dann in ein flüchtiges Modusregister 148 für einen Zugriff während Speichervorgängen kopiert.
  • Die Modusregisterbits M0-M2 spezifizieren eine Burstlänge, M3 spezifiziert einen Bursttyp (sequentiell oder verschachtelt), M4-M6 spezifizieren eine CAS-Latenz, M7 und M8 spezifizieren einen Betriebsmodus, M9 auf 1 gesetzt und M10 und M11 sind in dieser Ausführungsform reserviert. Da WRITE-Bursts derzeit nicht implementiert sind, ist M9 auf eine logische 1 gesetzt, und Schreibzugriffe sind Einzelstellen-(Nicht Burst)-Zugriffe. Das Modusregister muss geladen werden, wenn alle Bänke unbenutzt sind und die Steuerung muss für die spezifizierte Zeit warten, bevor ein nachfolgender Vorgang initiiert wird.
  • Lesezugriffe auf den synchronen Flashspeicher können burstorientiert sein, wobei die Burstlänge programmierbar ist, wie in Tabelle 1 gezeigt. Die Burstlänge bestimmt die Maximalzahl von Spaltenstellen, auf die automatisch bei einem gegebenen Lesekommando zugegriffen werden kann. Burstlängen von 1, 2, 4 oder 8 Stellen sind sowohl für sequentielle als auch für verschachtelte Bursttypen verfügbar und ein Vollseitenburst ist für den sequentiellen Typ verfügbar. Der Vollseitenburst kann in Verbindung mit dem BURST TERMINATE-Befehl verwendet werden, um willkürliche Burstlängen zu erzeugen, d.h. dass ein Burst selektiv beendet werden kann, um kundenspezifisch lange Bursts bereit zu stellen. Wenn ein READ-Befehl erteilt wird, wird ein Block von Spalten gleich der Burstlänge effektiv ausgewählt. Alle Zugriffe für diesen Burst geschehen innerhalb dieses Blocks, was bedeutet, dass der Burst innerhalb des Blocks umbricht, falls eine Begrenzung erreicht wird. Der Block wird durch A1 bis A7 eindeutig ausgewählt, wenn die Burstlänge auf 2 eingestellt ist, durch A2-A7, wenn die Burstlänge auf 4 eingestellt ist, und durch A3-A7, wenn die Burstlänge auf 8 eingestellt ist. Die verbleibenden (niedrigstwertigen) Adressbits werden verwendet, um die Startstelle innerhalb des Blocks auszuwählen. Vollseitenbursts brechen innerhalb der Seite um, falls die Begrenzung erreicht wird.
  • Zugriffe innerhalb eines gegebenen Bursts können programmiert sein, entweder sequentiell oder verschachtelt zu sein; dies wird als der Bursttyp bezeichnet und mittels Bit M3 ausgewählt. Die Anordnung von Zugriffen innerhalb eines Bursts wird durch die Burstlänge, den Bursttyp und die Startspaltenadresse bestimmt, wie in Tabelle 1 gezeigt.
  • TABELLE 1 BURSTDEFINITION
    Figure 00150001
  • Figure 00160001
  • Spaltenadressabtast-(CAS, column adress strobe)-Latenz ist eine Verzögerung in Taktzyklen zwischen der Registrierung eines READ-Befehls und der Verfügbarkeit des ersten Stücks an ausgegebenen Daten auf den DQ-Verbindungen. Die Latenz kann auf ein, zwei oder drei Taktzyklen eingestellt werden. Falls beispielsweise ein READ-Befehl zur Taktflanke n registriert wird und die Latenz ist m Takte, werden die Daten zur Taktflanke n + m verfügbar sein. Die DQ-Verbindungen beginnen, Daten zu treiben, wenn die Taktflanke einen Zyklus früher (n + m – 1) ist und, vorhaltlich, dass die verwandten Zugriffszeiten eingehalten werden, werden die Daten zur Taktflanke n + m gültig sein. Beispielsweise angenommen, dass die Taktzykluszeit so ist, dass alle relevanten Zugriffszeiten eingehalten werden, falls ein READ-Befehl bei T0 registriert wird, und die Latenz auf zwei Takte programmiert ist, werden die DQs nach T1 beginnen zu treiben und sind die Daten bei T2 gültig, wie in 3 gezeigt. 3 illustriert beispielhafte Betriebsfrequenzen, bei denen verschiedene Taktlatenzeinstellungen verwendet werden können. Der normale Betriebsmodus wird durch Einstellen von M7 und M8 auf 0 ausgewählt und die programmierte Burstlänge gilt für READ-Bursts.
  • Die folgenden Wahrheitstabellen geben mehr Details zu den Betriebsbefehlen einer Ausführungsform des Speichers der vorliegenden Erfindung. Eine Erklärung der Befehle wird hierin gegeben und folgt nach Wahrheitstabelle 2.
  • WAHRHEITSTABELLE 1 Schnittstellenkommandos und DQM-Betrieb
    Figure 00160002
  • Figure 00170001
  • WAHRHEITSTABELLE 2 Flashspeicherbefehlsabfolgen
    Figure 00170002
  • Figure 00180001
  • Die COMMAND INHIBIT-Funktion verhindert, dass neue Kommandos durch den synchronen Flashspeicher ausgeführt werden, unabhängig davon, ob das CLK-Signal freigegeben ist. Die Auswahl des synchronen Flashspeichers wird effektiv aufgehoben, jedoch sind Vorgänge, die bereits bearbeitet werden, davon nicht betroffen.
  • Der NO OPERATION-Befehl (NOP) wird verwendet, um einen NOP am synchronen Flashspeicher durchzuführen, der ausgewählt ist (CS# ist LOW). Dies verhindert, dass unerwünschte Befehle während unbenutzten oder Warte-Zuständen registriert werden, und bereits in Bearbeitung befindliche Vorgänge sind nicht betroffen.
  • Die Modusregisterdaten werden über die Eingänge A0-A11 geladen. Der LOAD MODE REGISTER-Befehl kann nur erteilt werden, wenn alle Feldbänke unbenutzt sind und ein nachfolgender ausführbarer Befehl kann nicht erteilt werden, bis eine vorgegebene Zeitverzögerung (MRD) erreicht wird. Die Daten im NV-Modusregister 147 werden nach Einschaltinitialisierung automatisch in das Modusregister 148 geladen und sind die Vorgabedaten, wenn sie nicht dynamisch mit dem LOAD MODE REGISTER-Befehl geändert werden.
  • Ein ACTIVE-Befehl wird verwendet, um eine Zeile in einer bestimmten Feldbank für einen nachfolgenden Zugriff zu öffnen (oder zu aktivieren). Der Wert auf den Eingängen BA0, BA1 wählt die Bank aus und die auf den Eingängen A0-A11 bereitgestellte Adresse wählt die Zeile aus. Die Zeile bleibt für Zugriffe aktiv bis zum nächsten ACTIVE-Befehl, einem Power-Down oder einem RESET.
  • Der READ-Befehl wird verwendet, um einen Burstlesezugriff auf eine aktive Zeile zu initiieren. Der Wert auf den Eingängen BA0, BA1 wählt die Bank aus und die an den Eingängen A0-A7 bereitgestellte Adresse wählt die Anfangsspaltenstelle aus. Gelesene Daten erscheinen auf den DQs vorbehaltlich dem Logikpegel am Datenmasken(DQM)-Eingang, der zwei Takte früher vorhanden war. Falls ein gegebenes DQM-Signal als HIGH registriert wurde, werden die entsprechenden DQs zwei Takte später HIGH-Z (hohe Impedanz) sein, falls das DQM-Signal als LOW registriert wurde, werden die DQs gültige Daten bereitstellen. Somit kann der DQM-Eingang verwendet werden, um Ausgabedaten während eines Lesevorgangs zu maskieren.
  • Ein WRITE-Befehl wird verwendet, um einen Einzelstellenschreibzugriff auf eine aktive Zeile zu initiieren. Einem WRITE-Befehl muss ein WRITE SETP-Befehl vorausgehen. Der Wert auf den Eingängen BA0, BA1 wählt die Bank und die an Eingängen A0-A7 bereitgestellte Adresse wählt eine Spaltenstelle aus. An den DQs erscheinende Eingangsdaten werden in das Speicherfeld geschrieben, vorbehaltlich, dass der DQM-Eingangslogikpegel koinzident zu den Daten erscheint. Falls ein gegebenes DQM-Signal als LOW registriert wird, werden die entsprechenden Daten in den Speicher beschrieben werden; falls das DQM-Signal als HIGH registriert wird, werden die entsprechenden Dateneingänge ignoriert und kein WRITE wird auf diese Wort/Spaltenstelle ausgeführt. Ein WRITE-Befehl mit DQM auf HIGH wird als ein NOP angesehen.
  • Ein ACTIVE TERMINATE-Befehl wird für synchrone Flashspeicher nicht benötigt, kann aber bereitgestellt werden, um ein Lesen in einer Weise zu beenden, die ähnlich ist dem SDRAM-PRECHARGE-Befehl. Der ACTIVE TERMINATE-Befehl kann erteilt werden, um ein stattfindendes BURST READ zu beenden und kann Bank-spezifisch sein oder nicht.
  • Ein BURST TERMINATE-Befehl wird verwendet, um entweder Festlängen- oder Vollseitenbursts abzuschneiden. Der zuletzt registrierte READ-Befehl vor dem BURST TERMINATE-Befehl wird abgeschnitten. BURST TERMINATE ist nicht Bankspezifisch.
  • Der Ladekommandoregistervorgang wird verwendet, um Flashspeichersteuerbefehle an die Befehls-Ausführlogik (CEL, Command Execution Logic) 130 zu initiieren. Die CEL empfängt und interpretiert Befehle für die Vorrichtung. Diese Befehle steuern den Betrieb des internen Zustandsautomaten 132 und den Lesepfad (d.h. Speicherfeld 102, ID-Register 136 oder Statusregister 134).
  • Bevor ein READ- oder WRITE-Befehl einer Bank innerhalb des synchronen Flashspeichers erteilt werden kann, muss eine Zeile in dieser Bank „geöffnet" werden. Dies wird mittels des ACTIVE-Befehls (definiert durch CS#, WE#, RAS#, CAS#) bewerkstelligt, welches sowohl die zu aktivierende Bank als auch die zu aktivierende Zeile auswählt, siehe 4.
  • Nach Öffnen einer Zeile (Erteilen eines ACTIVE-Befehls) kann dieser Zeile ein READ- oder WRITE-Befehl erteilt werden, vorbehaltlich einer Zeitperioden-(tRCD)-Spezifikation, tRCD(MIN) sollte durch die Taktperiode geteilt und auf die nächste Ganzzahl aufgerundet werden, um die früheste Taktflanke nach dem ACTIVE-Befehl zu bestimmen, zu der ein READ- oder WRITE-Befehl eingegeben werden kann. Beispielsweise führt eine tRCD-Spezifikation von 30 ns bei einem 90 MHZ-Takt (11,11 ns-Periode) zu 2,7 Takten, was auf 3 gerundet wird. Dies spiegelt sich in 5 wieder, die jeden Fall abdeckt, bei dem 2 < tRCD(MIN)/tCK ≤3. (Dasselbe Verfahren wird verwendet, um andere Spezifikationslimits von Zeiteinheiten in Taktzyklen umzuwandeln.)
  • Ein nachfolgender ACTIVE-Befehl an eine andere Zeile derselben Bank kann erteilt werden, ohne dass eine zuvor aktive Zeile geschlossen werden muss, vorausgesetzt, dass das Minimalzeitintervall zwischen aufeinanderfolgenden ACTIVE-Befehlen an dieselbe Bank durch tRC definiert ist.
  • Ein nachfolgender ACTIVE-Befehl an eine andere Bank kann erteilt werden, während auf die erste Bank zugegriffen wird, was zu einer Verringerung des Gesamtzeilenzugriffs-Overheads führt. Das Minimal-Zeitintervall zwischen aufeinanderfolgenden ACTIVE-Befehlen an unterschiedliche Bänke wird durch eine Zeitperiode tRRD definiert.
  • READ-Bursts werden mit einem READ-Befehl (definiert durch CS#, WE#, RAS#, CAS#), wie in 6 gezeigt, initiiert. Die Anfangs-Spalte und Bankadressen werden mit dem READ-Befehl bereitgestellt. Während READ-Bursts wird das gültige Ausgabendaten-Element von der Anfangsspaltenadresse nach der CAS-Latenz nach dem READ-Befehl verfügbar sein. Jedes nachfolgende Ausgabendaten-Element ist bei der nächsten positiven Taktflanke gültig. Nach Fertigstellung des Bursts unter der Annahme, dass kein anderes Kommando initiiert worden ist, gehen die DQs in einen HIGH Z-Zustand. Ein Vollseitenburst wird fortgesetzt, bis er beendet wird. (Am Ende der Seite wird er nach Spalte 0 umbrechen und fortfahren.) Daten von einem READ-Burst werden mit einem nachfolgenden READ-Befehl abgeschnitten werden und Daten von einem Festlängen-READ-Burst können unmittelbar gefolgt werden von Daten von einem nachfolgenden READ-Befehl. In jedem Fall kann ein kontinuierlicher Datenfluss eingehalten werden. Das erste Datenelement vom neuen Burst folgt entweder dem letzten Element eines abgeschlossenen Bursts oder dem letzten gewünschten Datenelement eines längeren Bursts, der abgeschnitten wird. Der neue READ-Befehl sollte x Zyklen vor derjenigen Taktflanke erteilt werden, bei der das letzte gewünschte Datenelement gültig ist, wobei x gleich der CAS-Lantenz minus 1 ist. Dies wird in 7 für CAS-Latenzen von 1, 2 und 3 gezeigt; Datenelement n + 3 ist entweder das letzte eines Bursts von 4 oder das letzte gewünschte eines längeren Bursts. Der synchrone Flashspeicher verwendet eine Pipeline-Architektur und erfordert daher nicht die mit einer Vorauslese-Architektur assoziierte 2n-Regel. Ein READ-Befehl kann zu jeglichem Taktzyklus, der einem vorigen READ-Befehl folgt, erteilt werden. Vollgeschwindigkeitswahllesezugriffe innerhalb einer Seite können wie in 8 gezeigt durchgeführt werden, oder jedes nachfolgende READ kann an einer anderen Bank durchgeführt werden.
  • Daten von jeglichem READ-Burst können mit einem nachfolgenden WRITE-Befehl (WRITE-Befehlen muss ein WRITE SETUP vorausgehen) abgeschnitten werden und auf Daten von einem Festlängen-READ-Burst können unmittelbar Daten von einem nachfolgenden WRITE-Befehl folgen (vorbehaltlich von Busdurchsatzbegrenzungen). Das WRITE kann an der Taktflanke initiiert werden, die unmittelbar dem letzten (oder letzten gewünschten) Datenelement vom READ-Burst folgt, vorausgesetzt, dass E/A Konkurrenz vermieden werden kann. In einem gegebenen Systemdesign kann die Möglichkeit existieren, dass die, die Eingangsdaten schreibende Vorrichtung auf LOW-Z gehen würde, bevor die synchronen Flashspeicher-DQs HIGH-Z gehen. In diesem Fall sollte zumindest eine Einzelzyklusverzögerung zwischen den zuletzt gelesenen Daten und dem WRITE-Befehl auftreten.
  • Die DQM-Eingabe wird verwendet, um E/A-Konkurrenz zu vermeiden, wie in 9 gezeigt. Das DQM-Signal muss zumindest zwei Takte vor dem WRITE-Befehl (DQM-Latenz ist 2 Takte für Ausgabepuffer) (HIGH) annehmen, um ein Daten-Aus vom Lesen zu unterdrücken. Wenn der WRITE-Befehl registriert ist, gehen die DQs auf HIGH-Z (oder verbleiben HIGH-Z) unabhängig vom Zustand des DQM-Signals. Das DQM-Signal muss vor dem Schreibkommando abfallen (DQM-Latenz ist 0 Takte für Eingangspuffer), um sicherzustellen, dass die geschriebenen Daten nicht maskiert werden. 9 zeigt den Fall, bei dem die Taktfrequenz es gestattet, Buskonflikte ohne das Hinzufügen eines NOP-Zyklus zu vermeiden.
  • Ein Festlängen- oder Vollseiten-READ-Burst kann entweder mit ACTIVE TERMINATE (kann Bank-spezifisch sein oder nicht) oder BURST TERMINATE (nicht Bank-spezifisch) Befehlen abgeschnitten werden. Der ACTIVE TERMINATE oder BURST TERMINATE Befehl sollte x Zyklen vor der Taktflanke erteilt werden, bei der letzte gewünschte Datenelement gültig ist, wobei x gleich der CAS-Latenz minus 1 ist. Dies wird in 10 für jede mögliche CAS-Latenz gezeigt; Datenelement n + 3 ist das letzte gewünschte Datenelement eines Bursts von 4 oder das letzte gewünschte eines längeren Bursts.
  • Ein Einzelstellen WRITE wird mit einem WRITE-Befehl initiiert (definiert durch CS#, WE#, RAS#, CAS#), wie in 11 gezeigt. Die Anfangsspalten- und Bankadressen werden mit dem WRITE-Befehl bereit gestellt. Wenn ein WRITE-Befehl registriert ist, kann ein READ-Befehl wie durch Wahrheitstabellen 4 und 5 definiert, ausgeführt werden. Ein Beispiel wird in 11 gezeigt. Während eines WRITE ist das gültige Daten-Ein koinzident mit dem WRITE-Befehl registriert.
  • Anders als SDRAM erfordern synchrone Flashs keinen PRECHARGE-Befehl, um die offene Zeile in einer bestimmten Bank oder die offenen Zeilen in allen Bänken zu deaktivieren. Der ACTIVE TERMINATE-Befehl ähnelt dem BUSRT TERMINATE-Befehl; jedoch kann der ACTIVE TERMINATE Bank-spezifisch sein oder nicht. Wenn A10 während eines ACTIVE TERMINATE-Befehls HIGH annimmt, wird dies ein BURST READ in jeder Bank beenden. Wenn A10 während eines ACTIVE TERMINATE-Befehls LOW ist, werden BA0 und BA1 festlegen, welche Bank einen Beenden-Vorgang durchlaufen wird. ACTIVE TERMINATE wird als ein NOP für Bänke betrachtet, welche durch A10, BA0, BA1 nicht adressiert sind.
  • Power-Down tritt auf, falls die Taktfreigabe CKE gleichzeitig mit einem NOP oder COMMAND INHIBIT registriert wird, wenn gerade keine Zugriffe durchgeführt werden. Das Einleiten des Power-Down deaktiviert die Eingangs- und Ausgangspuffer (ausschließlich CKE), nachdem interne Zustandsautomatenvorgänge (einschließlich WRITE-Vorgängen) abgeschlossen sind, um Strom während eines Bereitschaftszustands zu sparen.
  • Der Power-Down-Zustand wird durch Registrieren eines NOP oder eines COMMAND INHIBIT und von CKE auf HIGH an der gewünschten Taktflanke (die zu tCKS passt) angeregt. Vgl. 13 für einen beispielhaften Power-Down-Vorgang.
  • Ein Taktanhaltmodus tritt auf, wenn ein Spaltenzugriff/Burst durchgeführt wird und CKE als LOW registriert wird. Im Taktanhaltmodus wird ein interner Takt deaktiviert, was zum „Einfrieren" der synchronen Logik führt. Bei jeder positiven Taktflanke, an der CKE als LOW abgetastet wird, wird die nächste interne positive Taktflanke aufgehoben. Jeglicher Befehl oder Daten, die an den Eingangsstiften zum Zeitpunkt einer aufgehobenen internen Taktflanke vorhanden sind, werden ignoriert, an den DQ-Stiften vorhandene Daten verbleiben angetrieben, und Burstzähler werden nicht inkrementiert, solange der Takt angehalten ist (siehe Beispiel in 14). Der Taktanhaltmodus wird durch Registrieren von CKE auf HIGH angeregt; der interne Takt und diesbezügliche Betrieb wird zur nachfolgenden positiven Taktflanke wieder aufgenommen.
  • Der Burst Lese-/Einzelschreibmodus ist in einer Ausführungsform der Vorgabemodus. Alle WRITE-Befehle führen zum Zugriff auf eine Einzelspaltenstelle (Einzelburst), während READ-Befehle auf Spalten gemäß der programmierten Burstlänge und Abfolge zugreifen. Die folgende Wahrheitstabelle 3 illustriert den Speicherbetrieb unter Verwendung des CKE-Signals.
  • WAHRHEITSTABELLE 3 – CKE
    Figure 00240001
  • Wahrheitstabelle 4 – derzeitiger Status Bank n – Kommando an Bank n
    Figure 00240002
  • Figure 00250001
  • WAHRHEITSTABELLE 5 – derzeitiger Zustand Bank n – Kommando an Bank m
    Figure 00250002
  • Figure 00260001
  • FUNKTIONS-BESCHREIBUNG
  • Der synchrone Flashspeicher beinhaltet eine Zahl von Merkmalen, um es ideal geeignet zum Codespeichern und Vor-Ort-Ausführen von Anwendungen auf einem SDRAM-Bus zu machen. Das Speicherfeld ist in vier individuelle Löschblöcke segmentiert. Jeder Block kann gelöscht werden, ohne dass in anderen Blöcken gespeicherte Daten betroffen sind. Diese Speicherblöcke werden gelesen, beschrieben und gelöscht durch Erteilen von Befehlen an die Befehlsausführlogik 130 (CEL). Die CEL steuert den Betrieb des internen Zustandsautomaten 132 (ISM), die vollständig alle ERASE NVMODE REGISTER, WRITE NVMODE REGISTER, WRITE, BLOCK ERASE, BLOCK PROTECT, DEVICE PROTECT, UNPROTECT ALL BLOCKS und VERIFY-Vorgänge steuert. Die ISM 132 schützt jede Speicherstelle vor Überlöschen und optimiert jede Speicherstelle für maximale Datenbewahrung. Zusätzlich vereinfacht die ISM weitgehend die zum Beschreiben der Vorrichtung im System oder in einem externen Programmierer notwendige Steuerung.
  • Der synchrone Flashspeicher ist in 16 unabhängig löschbare Speicherblöcke organisiert, die es Bereichen des Speichers gestatten, gelöscht zu werden, ohne den Rest der Speicherdaten zu beeinträchtigen. Jeder Block kann gegen unbeabsichtigtes Löschen oder Schreiben hardwaregeschützt sein. Ein geschützter Block erfordert es, dass der RP#-Stift auf VHH (eine relativ hohe Spannung) getrieben wird, bevor er modifiziert wird. Die 256K-Wortblöcke an Stellen 0 und 15 können zusätzlichen Hardwareschutz aufweisen. Wenn ein PROTECT BLOCK-Befehl an diesen Blöcken durchgeführt worden ist, wird ein UNPROTECT ALL BLOCKS-Befehl alle Blöcke außer den Blöcken an Stellen 0 und 15 entriegeln, sofern nicht der RP#-Stift auf VHH liegt. Dies stellt zusätzliche Sicherheit für kritischen Code während in System-Firmware-Aktualisierungen bereit, sollte eine unbeabsichtigte Stromunterbrechung oder ein Systemrücksetzen auftreten.
  • Einschaltinitialisierung, ERASE-, WRITE- und PROTECT-Zeitabläufe werden durch Verwenden einer ISM zur Steuerung aller Programmieralgorithmen im Speicherfeld vereinfacht. Die ISM stellt Schutz gegen Überlöschen sicher und optimiert den Schreibspielraum jeder Zelle. Während WRITE-Vorgängen inkrementiert und überwacht die ISM automatisch WRITE-Versuche, verifiziert Schreibspielräume auf jeder Speicherzelle und aktualisiert das ISM-Statusregister. Wenn ein BLOCK ERASE-Vorgang durchgeführt wird, überschreibt die ISM automatisch den gesamten adressierten Block (elimiert Überlöschen), inkrementiert und überwacht ERASE-Versuche und setzt Bits im ISM-Statusregister.
  • Das 8-Bit-ISM-Statusregister 134 gestattet einem externen Prozessor 200, den Status der ISM während WRITE-, ERASE- und PROTECT-Vorgängen zu überwachen. Ein Bit des 8-Bit-Statusregisters (SR7) wird vollständig durch die ISM gesetzt und rückgesetzt. Dieses Bit zeigt an, ob die ISM mit einer ERASE-, WRITE- oder PROTECT-Aufgabe beschäftigt ist. Zusätzliche Fehlerinformation wird in drei anderen Bits (SR3, SR4 und SR5) eingestellt: Schreibe und Schütze Block-Fehler, Lösche und hebe Schutz aller Blöcke auf-Fehler, und Vorrichtungsschutz-Fehler. Die Statusregisterbits SR0, SR1 und SR2 stellen Details des ablaufenden ISM-Betriebs bereit. Der Anwender kann überwachen, ob ein ISM-Betrieb auf Vorrichtungsebene oder auf Bankebene (einschließlich welche Bank unter ISM-Steuerung steht) abläuft. Diese 6 Bits (SR3-SR5) müssen vom Hostsystem zurückgesetzt werden. Das Statusregister wird unter Bezugnahme auf Tabelle 2 unten detaillierter beschrieben.
  • Die CEL 130 empfängt und interpretiert Befehle an die Vorrichtung. Diese Befehle steuern den Betrieb der ISM und des Lesepfads (d.h. Speicherfeld, Vorrichtungskonfiguration oder Statusregister). Befehle können der CEL erteilt werden, während die ISM aktiv ist.
  • Um maximales Stromsparen zu gestatten, hat der synchrone Flash einen tiefen Power-Down-Modus sehr niedriger Spannung. Um in diesen Modus zu gelangen, wird der RP#-Stift 140 (Rücksetzen/Ausschalten) auf VSS ± 0,2 V gebracht. Um unabsichtliches Rücksetzen zu verhindern, muss RP# für 100 ns auf VSS gehalten werden, bevor die Vorrichtung in den Rücksetzmodus geht. Wenn RP# auf VSS gehalten wird, geht die Vorrichtung in den tiefen Power-Down Modus. Nachdem die Vorrichtung in den tiefen Power-Down Modus geht, wird ein Übergang von LOW zu HIGH an RP# zu einer Vorrichtungseinschaltinitialisierungssequenz führen, wie hier ausgeführt.
  • Das Übergehen von RP# von LOW nach HIGH nach Einleiten des Rücksetzmodus, aber vor Eintreten in den tiefen Power-Down-Modus erfordert eine 1μs Verzögerung vor dem Erteilen eines ausführbaren Befehls. Wenn die Vorrichtung in den tiefen Power-Down-Modus eintritt, werden alle Puffer außer dem RP#-Puffer abgeschaltet und der Stromfluss ist niedrig, beispielsweise mit einem Maximum von 50μA bei 3,3 V VCC. Der Eingang an RP# muss während des tiefen power-Down bei Vss verbleiben. Eintreten in den RESET-Modus löscht das Statusregister 134 und setzt die ISM 132 in dem Feld Lese-Modus.
  • Die synchrone Flash-Speicherfeld-Architektur ist darauf ausgelegt, das Löschen von Sektoren ohne Stören des Rests des Feldes zu gestatten. Das Feld ist in 16 adressierbar "Blöcke" unterteilt, die unabhängig löschbar sind. Durch Löschen von Blöcken, und nicht des gesamten Feldes, wird die Gesamtvorrichtungshaltbarkeit verbessert, wie auch die Systemflexibilität. Nur die ERASE und BLOCK PROTECT-Funktionen sind blockorientiert. Die 16 adressierbaren Blöcke sind gleichmäßig in vier Bänke 104, 106, 108 und 110 von je vier Blöcken unterteilt. Die vier Bänke haben simultane Lese-während des Schreibens-Funktionalität. Ein ISM-WRITE- oder ERASE-Vorgang an einer Bank kann simultan mit einem READ-Vorgang an einer anderen Bank erfolgen. Das Statusregister 134 kann abgefragt werden, um zu bestimmen, welche Bank im ISM-Betrieb ist. Der synchrone Flash-Speicher hat eine einzelne Hintergrundbetriebs-ISM zum Steuern der Einschaltinitialisierungs-, ERASSE-, WRITE-, und PROTECT-Vorgänge. Nur ein ISM-Vorgang kann jeweils zu einem Zeitpunkt auftreten; jedoch können gewisse andere Befehle einschließlich READ-Vorgängen durchgeführt werden, während der ISM-Betrieb stattfindet. Ein von der ISM gesteuerter Betriebsbefehl ist entweder als ein Bankebenenvorgang oder als ein Vorrichtungsebenenvorgang definiert. WRITE und ERASE sind Bankebenen-ISM-Vorgänge. Nachdem ein ISM-Bankvorgang initiiert worden ist, könnte ein READ an jeglicher Stelle in der Bank ungültige Daten ergeben, während ein Lesen auf eine andere Bank das Feld auslesen wird. Ein READ STATUS REGISTER-Befehl gibt die Inhalte des Status-Registers 134 aus. Das ISM-Status-Bit zeigt an, wann der ISM-Betrieb abgeschlossen ist (SR7 = 1). Wenn der ISM-Betrieb abgeschlossen ist, tritt die Bank automatisch in den Feld-Lese-Modus ein. ERASE NVMODE REGISTER, WRITE NVMODE REGISTER, BLOCK PROTECT, DEVICE PROTECT, und UNPROTECT ALL BLOCKS sind Vorrichtungs-Ebenen-ISM-Vorgänge. Wenn ein ISM-Vorrichtungsebenenvorgang initiiert worden ist, wird ein READ einer Bank die Inhalte des Felds ausgeben. Ein READ STATUS REGISTER-Befehl kann erteilt werden, um den Abschluss des ISM-Betriebs festzustellen. Wenn SR7 = 1, wird der ISM-Betrieb abgeschlossen sein und ein nachfolgender ISM-Vorgang kann initiiert werden. Jeder Block kann vor unbeabsichtigtem ERASE oder WRITE mittels einer Hardware-Schaltung geschützt werden, die es erfordert, dass der RP#-Stift bis VHH getrieben wird, bevor ein WRITE oder ERASE begonnen wird, wie unten beschrieben.
  • Jeder Block kann Hardware-geschützt sein, um zusätzliche Sicherheit für die sensitivsten Bereiche der Firmware zu erzielen. Während ein WRITE oder ERASE eines Hardware-geschützten Blocks muss der RP#-Stift auf VHH gehalten werden, bis das WRITE oder ERASE abgeschlossen ist. Ein WRITE oder ERASE-Versuch auf einen geschützten Block ohne RP# = VHH wird verhindert und führt zu einem Schreib- oder Löschfehler. Die Blöcke an Stellen 0 und 15 können zusätzlichen Hardware-Schutz aufweisen, um unabsichtlichen WRITE- oder ERASE-Betrieb zu verhindern. In dieser Ausführungsform können diese Blöcke nicht durch einen UNPROTEXT ALL BLOACKS-Befehl durch Software frei gegeben werden, wenn nicht RP# = VHH. Der Schutz-Status jedes Blocks kann durch Lesen seines Blockschutzbits mit einem READ STATUS REGISTER-Befehl geprüft werden. Weiterhin muss zum Schutz eines Blockes eine Drei-Zyklus-Befehls-Abfolge mit der Blockadresse erteilt werden.
  • Der synchrone Flash-Speicher kann drei verschiedene Typen von READ-Vorgängen aufweisen. Abhängig vom Modus wird ein READ-Vorgang Daten aus dem Speicherfeld, dem Statusregister oder einem der Vorrichtungskonfigurationsregister erzeugen. Einem READ des Vorrichtungskonfigurationsregisters oder des Status-Registers muss ein LCR-ACTIV-Zyklus vorausgehen, und die Burstlänge der Datenausgabe wird durch die Modusregistereinstellungen definiert. Ein nachfolgendes READ oder ein READ, dem kein LCR-ACTIVE-Zyklus vorausgeht, liest das Feld. Jedoch gibt es mehrere Unterschiede, die im folgenden Abschnitt beschrieben werden.
  • Ein READ-Befehl an eine Bank gibt die Inhalte des Speicherfelds aus. Während ein WRITE oder ERASE-ISM-Vorgang stattfindet, kann ein READ einer Stelle in der Bank unter ISM-Steuerung zur Ausgabe ungültiger Daten führen. Nach Verlassen des RESET-Vorgangs geht die Vorrichtung automatisch in den Feld-Lese-Modus über.
  • Das Durchführen eines Lesens des Statusregisters 134 erfordert dieselbe Eingabeabfolge wie beim Lesen des Felds, außer dass ein LCR-READ STATUS REGISTER (70H)-Zyklus den ACTIVE READ-Zyklen vorausgehen muss. Die Burstlänge der Status-Register-Datenausgabe wird durch das Modus-Register 148 definiert. Die Inhalte des Status-Registers werden aktualisiert und vorbehaltlich der CAS-Latenzen bei der nächsten positiven Taktflanke übernommen. Die Vorrichtung geht automatisch für nachfolgende READ-Vorgänge in den Feld-Lese-Modus.
  • Das Lesen eines der Vorrichtungskonfigurationsregister 136 erfordert dieselbe Eingabeabfolge wie beim Lesen des Status-Registers, außer dass spezifische Adressen erteilt werden müssen. WE# muss HIGH sein und DQM und CS# müssen LOW sein. Um die Herstellerkompatibilitäts-ID zu lesen, müssen die Adressen 000000H sein, und um die Vorrichtungs-ID zu lesen, müssen die Adressen 000001H sein. Jedes der Blockschutz-Bits wird an der dritten Adressstelle innerhalb jedes Löschblocks (xx0002H) gelesen, während das Vorrichtungsschutz-Bit aus der der Stelle 000003H ausgelesen wird.
  • Die DQ-Stifte werden auch zur Eingabe von Daten in das Feld verwendet. Die Adressstifte werden auch verwendet, um eine Adressstelle zu spezifizieren oder einen Befehl während des LOAD COMMAND REGISTER-Zyklus in das CEL einzugeben. Eine Befehlseingabe erteilt einen 8-Bit-Befehl an CEL, um den Betriebsmodus der Vorrichtung zu steuern. Ein Schreiben wird verwendet, um Daten im Speicherfeld einzugeben. Der folgende Abschnitt beschreibt beide Arten von Eingaben.
  • Um eine Befehlseingabe durchzuführen, muss DQM LOW sein, und CS# and WE# müssen LOW sein. Adressstifte oder DQ-Stifte werden zum Eingeben von Befehlen verwendet. "Nicht für die Eingabe" von Befehlen verwendete Adressstifte sind "unbeachtlich" und müssen stabil gehalten werden. Der 8-Bit-Befehl wird auf DQ0-DQ7 oder A0-A7 eingegeben und auf der positiven Taktflanke übernommen.
  • Ein WRITE auf das Speicherfeld stellt die gewünschten Bits auf logisch 0, kann jedoch nicht ein gebenes Bit von logisch 0 auf logisch 1 ändern. Das Setzen von Bits auf eine logische 1 erfordert, dass der Gesamtblock gelöscht wird. Um ein Schreiben durchzuführen, muss DQM LOW sein, CS# und WE# müssen LOW sein, und VCCP muss an VCC gebunden sein. Schreiben auf einen geschützten Block erfordert auch, dass der RP#-Stift auf VHH gebracht wird. A0-A11 liefern die zu beschreibende Adresse, während die in das Feld zu schreibenden Daten auf den DQ-Stiften eingegeben werden. Die Daten und Adressen werden auf der steigenden Flanke des Takts übernommen. Einem WRITE muss ein WRITE SETUP-Befehl vorausgehen.
  • Um das Schreiben der Speicherblöcke zu vereinfachen, enthält der synchrone Flash eine ISM, die alle internen Algorithmen für die WRITE und ERASE-Zyklen steuert. Ein 8-Bit-Befehlssatz wird zur Steuerung der Vorrichtung verwendet. Siehe Wahrheitstabellen 1 und 2 für eine Liste gültiger Befehle.
  • Das 8-Bit-ISM-Status-Register 134 (siehe Tabelle 2) wird abgefragt, um einen ERASE NVMODE REGISTER, WRITE NVMODE REGISTER, WRITE, ERASE, BLOCK PROTECT, DEVICE PROTECT oder UNPROTECT ALL BLOCKS Abschluss oder diesbezügliche Fehler zu prüfen. Der Abschluss eines ISM-Vorgangs kann durch Erteilung eines READ STATUS REGISTER-Befehls (70H) überwacht werden. Die Inhalte der Status-Register werden an DQ0-DQ7 ausgegeben und an der nächsten positiven Taktflanke (vorbehaltlich den CAS-Latenzen) für eine feste Burstlänge aktualisiert, wie durch die Modus-Register-Einstellungen vorgegeben. Der ISM-Betrieb wird abgeschlossen sein, wenn SR7 = 1. Alle definierten Bits werden durch die ISM gesetzt, aber nur das ISM-Status-Bit wird durch die ISM zurückgesetzt. Der Löschen/Schutz-Aufheben-Block, Schreiben/Schutz-Block, Vorrichtungsschutz müssen unter Verwendung eines CLEAR STATUS REGISTER (50H)-Befehls gelöscht werden. Dies gestattet es dem Anwender auszuwählen, wann das Status-Register abgefragt und gelöscht wird. Beispielsweise kann ein Host-System mehrere WRITE-Vorgänge durchführen, bevor das Status-Register überprüft wird, statt nach jedem einzelnen WRITE zu prüfen. Kontrollieren des RP#-Signals oder Herunterfahren der Vorrichtung löscht das Status-Register ebenfalls.
  • TABELLE 2 STATUS-REGISTER
    Figure 00320001
  • Figure 00330001
  • Figure 00340001
  • Die Vorrichtung-ID, Herstellerkompatibilität-ID, der Vorrichtungsschutz-Status und der Blockschutz-Status können alle durch Erteilen eines READ DEVICE CONFIGURATION (90H)-Befehls gelesen werden. Um das gewünschte Register zu lesen, muss eine spezifische Adresse anliegen. Siehe Tabelle 3 für weitere Details über die verschiedenen Vorrichtungskonfigurationsregister 136.
  • TABELLE 3 VORRICHTUNGSKONFIGURATION
    Figure 00340002
  • Figure 00350001
  • Befehle können erteilt werden, um die Vorrichtung in verschiedene Betriebsmodi zu bringen. Jeder Modus weist bestimmte Vorgänge auf, die in diesem Modus durchgeführt werden können. Mehrere Modi verlangen nach einer Abfolge zu schreibender Befehle, bevor sie erreicht werden. Der folgende Abschnitt beschreibt die Eigenschaften jedes Modus und die Wahrheitstabellen 1 und 2 listen alle Befehlsabfolgen auf, die benötigt werden, um den gewünschten Betrieb durchzuführen. Die Lese-während-des-Schreibens-Funktionalität gestattet die Durchführung eines Hintergrundbetriebs-Schreibens oder -Löschens jeder Bank, während gleichzeitig von einer anderen Bank gelesen wird. Für einen Schreibbetrieb müssen die LCR-ACTIVE WRITE-Befehlsabfolgen in Wahrheitstabelle 2 in aufeinanderfolgenden Taktzyklen abgeschlossen werden. Jedoch kann, um einen synchronen Flash-Steuerbetrieb zu vereinfachen, eine unbegrenzte Zahl von NOPs oder COMMAND INHIBTs in der Befehlsabfolge erteilt werden. Für zusätzlichen Schutz müssen die Befehlsabfolgen dieselbe Bankadresse wie bei drei Zyklen aufweisen. Falls die Bankadresse während der LCR-ACTIV-WRITE-Befehlsabfolge sich ändert, oder falls die Befehlsabfolgen nicht aufeinander folgend sind (mit der Ausnahme von NOPs oder COMMAND INHIBITs, die erlaubt sind), werden die Schreib- und Löschstatus-Bits (SR4 und SR5) gesetzt und der Vorgang wird unterbunden.
  • Beim Einschalten und vor dem Erteilen eines Betriebsbefehls an die Vorrichtung wird der synchrone Flash initialisiert. Nachdem Strom an VCC, VCCQ und VCCP (gleichzeitig) angelegt worden ist und der Takt stabil ist, wird RP# von LOW nach HIGH überführt. Eine Verzögerung (in einer Ausführungsform eine 100μs Verzögerung) wird benötigt, nachdem RP# nach HIGH übergeht, um die interne Vorrichtungsinitialisierung abzuschließen. Beim Abschließen der Vorrichtungsinitialisierung befindet sich die Vorrichtung im Feld Lese-Modus und der Vorrichtung kann ein ausführbarer Befehl erteilt werden.
  • Um die Vorrichtung-ID, Herstellerkompatibilitäts-ID, das Vorrichtungsschutz- Bit und jedes der Blockschutz-Bits zu lesen, wird ein READ DEVICE CONFIGURATION (90H)-Befehl erteilt. In diesem Modus werden spezifische Adressen erteilt, um die gewünschte Information zu lesen. Die Hersteller-Kompatibilitäts-ID wird bei 000000H gelesen; die Vorrichtungs-ID wird bei 000001H gelesen. Die Hersteller-Kompatibilitäts-ID und Vorrichtungs-ID werden auf Q0-DQ7 ausgegeben. Das Vorrichtungsschutz-Bit wird bei 000003H gelesen und jedes der Blockschutz-Bits wird an der dritten Adressstelle innerhalb jeden Blocks (xx0002H) gelesen. Die Vorrichtungs- und Blockschutz-Bits werden auf DQ0 ausgegeben.
  • Drei aufeinander folgende Befehls an aufeinander folgenden Taktflanken werden benötigt, um Daten im Feld einzugeben (NOPs und Befehlshemmungen sind gestattet). Im ersten Zyklus wird ein LOAD COMMAND REGISTER-Befehl mit WRITE SETUP (40H) auf A0-A7 gegeben, und die Bankadresse wird auf BA0, BA1 erteilt. Der nächste Befehl ist ACTIVE, welcher die Zeilenadresse aktiviert und die Bankadresse bestätigt. Der dritte Zyklus ist Schreiben, während dem die Anfangsspalte, die Bankadresse und Daten erteilt werden. Das ISM-Status-Bit wird auf der folgenden Taktflanke gesetzt (vorbehaltlich von CAS-Latenzen). Während die ISM das WRITE ausführt, wird das ISM-Status-Bit (SR7) 0 sein. Ein Lesevorgang der Bank unter ISM-Steuerung kann ungültige Daten erzeugen. Wenn das ISM-Status-Bit (SR7) auf eine logische 1 gesetzt wird, ist das WRITE abgeschlossen und die Bank ist in einem Feld-Lesemodus und bereit für einen ausführbaren Befehl. Schreiben auf Hardware-geschützte Blöcke erfordert auch, dass der RP#-Stift vor dem dritten Zyklus (WRITE) auf VHH gesetzt ist und RP# muss auf VHH gehalten werden, bis der ISM-WRITE-Vorgang abgeschlossen ist. Die Schreib- und Lösch-Status-Bits (SR4 und SR5) werden gesetzt, falls die LCR-ACTIV-WRITE-Befehlsabfolge nicht in aufeinanderfolgenden Zyklen abgeschlossen wird oder die Bankadresse sich bei einem der drei Zyklen ändert. Nachdem die ISM das WRITE initiiert hat, kann es außer durch ein Rücksetzen oder durch Ausschalten des Teils nicht abgebrochen werden. Während eines WRITE eins davon zu machen, kann die geschriebenen Daten korrumpieren.
  • Das Ausführen einer ERASE-Abfolge setzt alle Bits innerhalb eines Blocks auf logisch 1. Die zum Ausführen eines ERASE notwendige Befehlsabfolge ähnelt derjenigen für ein WRITE. Um zusätzliche Sicherheit gegen unbeabsichtigtes Blocklöschen bereitzustellen, werden drei aufeinander folgende Befehlsabfolgen zu aufeinanderfolgenden Taktflanken benötigt, um ein ERASE eines Blocks zu initiieren. Im ersten Zyklus wird LOAD COMAND REGISTER mit ERASE SETUP (20H) auf A0-A7 gegeben und die Bankadresse des zu löschenden Blocks wird auf BA0, BA1 erteilt. Das nächste Befehl ist ACTIVE, wobei A10, A11, BA0, BA1 die Adresse des zu löschen Blocks bereitstellen. Der dritte Zyklus ist WRITE, während dem ERASE CONFIRM (D0H) auf DQ0-DQ7 gegeben wird und die Bankadresse nochmals erteilt wird. Zur folgenden Taktflanke wird das ISM-Status-Bit gesetzt (vorbehaltlich von CAS-Latenzen). Nachdem ERASE CONFIRM (D0H) erteilt ist, wird die ISM das ERASE des adressierten Blocks beginnen. Jeglicher READ-Vorgang der Bank, wo der adressierte Block sitzt, kann ungültige Daten ausgeben. Wenn der ERASE-Vorgang abgeschlossen ist, ist die Bank im Feld-Lese-Modus und bereit für einen ausführen Befehl. Das Löschen Hardware-geschützter Blöcke erfordert auch, dass der RP#-Stift vor dem dritten Zyklus (WRITE) auf VHH gesetzt wird, und RP# muss auf VHH gehalten werden, bis ERASE abgeschlossen ist (SR7 = 1). Falls die LCR-ACTIVE-WRITE-Befehlsabfolge nicht in aufeinander folgenden Zyklen abgeschlossen wird (NOPs und COMMAND INHIBITs sind zwischen den Zyklen gestattet) oder die Bankadresse sich für ein oder mehrere Befehlszyklen ändert, werden die Schreiben- und Löschen-Status-Bits (SR4 und SR5) gesetzt und der Vorgang wird unterbunden.
  • Die Inhalte des Modus-Registers 148 können in das NV-Modus-Register 147 mittels eines WRITE NVMODE REGISTER-Befehls kopiert werden. Vor dem Schreiben in das NV-Modus-Register muss eine ERASE NVMODE REGISTER-Befehlsabfolge abgeschlossen sein, um alle Bits in dem NV-Modus-Register auf logisch 1 zu setzen. Die zur Ausführung von ERASE NVMODE REGISTER and WRITE NVMODE REGISTER notwendige Befehlsabfolge ähnelt der eines WRITE. Siehe Wahrheitstabelle 2 für weitere Informationen über die zum Abschließen von ERASE NVMODE REGISTER und WRITE NVMODE REGISTER notwendigen LCR-ACTIVE-WRITE Befehle. Nachdem der WRITE-Zyklus der ERASE NVMODE REGISTER oder WRITE NVMODE REGISTER-Befehlsabfolge registriert worden ist, kann ein READ- Befehl dem Feld erteilt werden. Ein neuer WRITE-Vorgang wird nicht gestattet werden, bis der derzeitige ISM-Betrieb abgeschlossen ist und SR7 = 1.
  • Ausführen einer BLOCK PROTECT-Abfolge gibt die erste Ebene von Software/Hardware-Schutz für einen gegebenen Block frei. Der Speicher enthält ein 16 Bit Register, das ein Bit aufweist, das den 16 schützbaren Blöcken entspricht. Der Speicher hat auch ein Register, um ein Vorrichtungs-Bit bereitzustellen, das zum Schutz der Gesamtvorrichtung von Schreib- und Lesevorgängen verwendet wird. Die zur Ausführung eines BLOCK PROTECT notwendigen Befehlsabfolge ähnelt der eines WRITE. Um zusätzliche Sicherheit gegen unabsichtlichen Blockschutz bereitzustellen, werden drei aufeinander folgende Befehlszyklen benötigt, um ein BLOCK PROTECT zu initiieren. Im ersten Zyklus wird ein LOAD COMMAND REGISTER mit einem PROTECT SETUP (60H) Befehl auf A0-A7 erteilt, und die Bankadresse des zu schützenden Blocks wird auf BA0, BA1 erteilt. Der nächste Befehl ist ACTIVE, der eine Zeile im zu schützenden Block aktiviert und die Bankadresse bestätigt. Der dritte Zyklus ist WRITE, während dem BLOCK PROTECT CONFIRM (01H) auf DQ0-DQ7 erteilt wird und die Bankadresse neu wiedererteilt wird. Das ISM-Status-Bit wird zur folgenden Taktflanke gesetzt (vorbehaltlich von CAS-Latenzen). Die ISM beginnt dann den PROTECT-Vorgang. Falls LCR-ACTIVE-WRITE nicht in aufeinander folgenden Zyklen abgeschlossen wird (NOPs und COMMAND INHIBITs sind zwischen Zyklen gestattet) oder sich die Bankadresse ändert, werden die Schreib- und Lösch-Status-Bits (SR4 und SR5) gesetzt und der Vorgang wird verhindert. Wenn das ISM-Status-Bit (SR7) auf logisch 1 gesetzt ist, ist PROTECT abgeschlossen worden und die Bank befindet sich im Feld-Lese-Modus und ist bereit für einen ausführbaren Befehl. Wenn ein Blockschutz-Bit erst einmal auf 1 (geschützt) gesetzt worden ist, kann es nur auf 0 rückgesetzt werden durch den UNPROTECT ALL BLOCKS-Befehl. Die UNPROTECT ALL BLOCKS-Befehlsabfolge ähnelt der des BLOCK PROTECT Befehls; jedoch wird im dritten Zyklus ein WRITE mit einem UNRPTECT ALL BLOCKS CONFIRM (D0H) Befehl erteilt und die Adressen sind "unbeachtlich". Für zusätzliche Informationen siehe Wahrheitstabelle 2. Die Blöcke an Stellen 0 und 15 weisen zusätzliche Sicherheit auf. Wenn einmal die Blockschutz-Bits an Stellen 0 und 15 auf 1 (geschützt) gesetzt worden sind, kann jedes Bit nur auf 0 zurückgesetzt werden, falls RP# vor dem dritten Zyklus des UNPROTECT-Vorgangs auf VHH gebracht wird und auf VHH gehalten wird, bis der Vorgang abgeschlossen ist (SR7 = 1). Weiterhin muss, falls das Vorrichtungsschutz-Bit gesetzt ist, RP# vor dem dritten Zyklus auf VHH gebracht werden und auf VHH gehalten werden, bis der BLOCK PROTECT oder UNPROTECT ALL BLOCKS-Vorgang abgeschlossen ist. Um den Schutzstatus eines Blocks zu überprüfen, kann ein READ DEVICE CONFIGURATION (90H)-Befehl erteilt werden.
  • Ausführen einer DEVICE PROTECT-Abfolge setzt das Vorrichtungsschutz-Bit auf eine 1 und verhindert eine Blockschutz-Bit-Modifikation. Die zur Ausführung eines DEVICE PROTECT notwendige Befehlsabfolge ähnelt der eines WRITE. Drei aufeinander folgende Befehlszyklen werden benötigt, um eine DEVICE PROTECT-Abfolge zu initiieren. Im ersten Zyklus wird LOAD COMMAND REGISTER mit einem PROTECT SETUP (60H) auf A0-A7 erteilt, und eine Bankadresse wird auf BA0, Ba1 gegeben. Die Bankadresse ist "unbeachtlich", aber dieselbe Bankadresse muss für alle drei Zyklen verwendet werden. Der nächste Befehl ist ACTIVE. Der dritte Zyklus ist WRITE, während dem ein DEVICE PROTECT (F1H)-Befehl an DQ0-DQ7 erteilt wird und RP# wird auf VHH gebracht. Das ISM-Status-Bit wird in der folgenden Taktflanke gesetzt (vorbehaltlich von CAS Latenzen). Ein ausführbarer Befehl kann der Vorrichtung erteilt werden. RP# muss auf VHH gehalten werden, bis das WRITE abgeschlossen ist (SR7 = 1). Ein neuer WRITE-Vorgang wird nicht gestattet, bis der derzeitige ISM-Betrieb abgeschlossen ist. Wenn einmal das Vorrichtungsschutz-Bit gesetzt ist, kann es nicht auf 0 zurückgesetzt werden. Mit Setzen des Vorrichtungsschutz-Bits auf 1 wird BLOCK PROTECT oder BLOCK UNPROTECT verhindert, sofern nicht RP# während einer der Vorgänge auf VHH ist. Das Vorrichtungsschutz-Bit beeinträchtigt nicht WRITE oder ERASE-Vorgänge. Vergleiche Tabelle 4 für weitere Informationen über Block und Vorrichtungsschutzvorgänge.
  • TABELLE 4 SCHUTZVORGANGSWAHRHEITSTABELLE
    Figure 00390001
  • Figure 00400001
  • Nachdem das ISM-Status-Bit (SR7) gesetzt worden ist, können die Vorrichtung/Bank-(SRO), Vorrichtungsschutz-(SR3), BankA0-(SR1), Bank A1-(SR2), Schreib/Schutzblock-(SR4) und Löschen/Schutz-Aufheben-(SR5)Status-Bits überprüft werden. Falls eines oder eine Kombination von SR3, SR4, SR5 Status-Bits gesetzt worden ist, ist ein Fehler während des Betriebs aufgetreten. Die ISM kann die SR3-, SR4- oder SR5-Bits nicht zurücksetzen. Um diese Bits zu löschen, muss ein CLEAR STATUS REGISTER (50H)-Befehl gegeben werden. Tabelle 5 listet die Fehlerkombinationen.
  • TABELLE 5 STATUSREGISTERFEHLERDECODIERUNG
    Figure 00410001
  • Der synchrone Flash-Speicher wird ausgelegt und hergestellt, um anspruchsvolle Code und Datenspeicherbedingungen zu erfüllen. Um dieses Niveau von Zuverlässigkeit sicherzustellen, muss VCCP während WRITE oder ERASE-Zyklen an Vcc gebunden sein. Betrieb außerhalb dieser Grenzen kann die Zahl von WRITE und ERASE-Zyklen vermindern, die mit der Vorrichtung durchgeführt werden kann. Jeder Block ist ausgelegt und angefertigt für eine Minimalhaltbarkeit von 100.000-WRITE/ERASE-Zyklen.
  • Der synchrone Flash-Speicher bietet verschiedene Stromspannerkmale, die im Feld-Lese-Modus verwendet werden können, um Energie zu sparen. Ein tiefer Power-Down-Modus wird freigegeben, indem RP# auf VSS ± 0,2 V gebracht wird. Der Stromfluss (ICC) ist in diesem Modus niedrig, wie etwa mit einem Maximum von 50μA. Wenn CS# auf HIGH ist, geht die Vorrichtung in den aktiven Bereitschafts-Modus. In diesem Modus ist der Strom auch niedrig, wie etwa ein Maximum-ICC-Strom von 30 mA. Falls CS# während eines Schreib-, Lösch- oder Schutzvorgangs auf HIGH gebracht wird, setzt die ISM den WRITE-Vorgang fort und die Vorrichtung verbraucht aktive Iccp-Energie, bis der Vorgang abgeschlossen ist.
  • Unter Bezugnahme auf 16 wird ein Flussdiagramm einer selbst-timenden Schreibabfolge gemäß einer Ausführungsform der vorliegenden Erfindung beschrieben. Die Abfolge beinhaltet Laden des Befehlsregisters (Code 40H), Empfangen eines aktiven Befehls und einer Zeilenadresse und Empfangen eines Schreibbefehls und einer Spaltenadresse. Die Abfolge stellt dann eine Statusregisterabfrage bereit, um festzustellen, ob das Schreiben abgeschlossen ist. Die Abfrage überwacht Statusregister-Bit 7 (SR7), um festzustellen, ob es auf 1 gesetzt worden ist. Eine optionale Statusprüfung kann enthalten sein. Wenn das Schreiben abgeschlossen ist, wird das Feld in den Feld Lese-Modus gebracht.
  • Unter Bezugnahme auf 17 wird ein Flussdiagramm einer vollständigen Schreib-Status-Prüfabfolge gemäß einer Ausführungsform der vorliegenden Erfindung vorgestellt. Die Abfolge fragt Status-Register-Bit 4 (SR4) ab, um festzustellen, ob es auf 0 gesetzt ist. Falls SR4 eine 1 ist, gab es einen Fehler beim Schreibvorgang. Die Abfolge fragt auch Status-Register-Bit 3 (SR3) ab, um festzustellen, ob es auf 0 gesetzt ist. Falls SR3 eine 1 ist, hat es einen "ungültigen Schreiben"-Fehler während des Schreibvorgangs gegeben.
  • Unter Bezugnahme auf 18 wird ein Flussdiagramm einer selbst getimten Block-Lösch-Abfolge gemäß einer Ausführungsform der vorliegenden Erfindung bereitgestellt. Die Abfolge beinhaltet Laden des Befehlsregisters (Code 20H) und Empfangen eines aktiven Befehls und einer Zeilenadresse. Der Speicher bestimmt dann, ob der Block geschützt ist. Falls er nicht geschützt ist, führt der Speicher einen Schreibvorgang (D0H) am Block aus und überwacht das Status-Register bezüglich des Abschlusses. Eine optionale Status-Prüfung kann durchgeführt werden und der Speicher wird in einen Feld-Lese-Modus gebracht. Falls der Block geschützt ist, wird ein Löschen nicht gestattet, wenn nicht das RP#-Signal auf einer erhöhten Spannung ist (VHH).
  • 19 illustriert ein Flussdiagramm einer kompletten Block-Lösch-Status-Prüfabfolge gemäß einer Ausführungsform der vorliegenden Erfindung. Die Abfolge überwacht das Status-Register, um festzustellen, ob ein Befehls-Abfolge-Fehler aufgetreten ist (SR4 oder SR5 = 1). Falls SR3 auf 1 gesetzt ist, ist ein "Ungültiges Löschen" oder "Schutz-Aufheben"-Fehler aufgetreten. Schließlich ist ein "Block-Lösch- oder "Schutz-Aufheben"-Fehler passiert, falls SR4 auf 1 gesetzt ist.
  • 20 ist ein Flussdiagramm einer Block-Schutz-Abfolge gemäß einer Ausführungsform der vorliegenden Erfindung. Die Abfolge beinhaltet Laden des Befehls-Registers (Code 60H) und Empfangen eines aktiven Befehls und einer Zeilenadresse. Der Speicher stellt dann fest, ob der Block geschützt ist. Falls er nicht geschützt ist, führt der Speicher einen Schreibvorgang (01H) zum Block durch und überwacht das Status-Register bezüglich des Abschlusses. Eine optionale Status-Prüfung kann durchgeführt werden und der Speicher wird in einen Feld-Lese-Modus gebracht. Falls der Block geschützt ist, wird das Löschen nicht erlaubt, wenn nicht das RP#-Signal auf erhöhter Spannung (VHH) ist.
  • Unter Bezugnahme auf 21 wird ein Flussdiagramm einer kompletten Block-Status-Prüfabfolge gemäß einer Ausführungsform der vorliegenden Erfindung bereitgestellt. Die Abfolge überwacht die Status-Register-Bits 3, 4 und 5, um festzustellen, ob Fehler entdeckt wurden.
  • 22 ist ein Flussdiagramm einer Vorrichtungs-Schutz-Abfolge gemäß einer Ausführungsform der vorliegenden Erfindung. Die Abfolge beinhaltet Laden des Befehlsregisters (Code 60H) und Empfangen eines aktiven Befehls und einer Zeilenadresse. Der Speicher stellt dann fest, ob RP# auf VHH ist. Der Speicher führt einen Schreibvorgang (F1H) durch und überwacht das Status-Register bezüglich des Abschlusses. Eine optionale Statusprüfung kann durchgeführt werden und der Speicher wird in einen Feld-Lese-Modus gebracht.
  • 23 ist ein Flussdiagramm einer Block-Schutz-Aufhebe-Abfolge gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Die Abfolge beinhaltet Laden des Befehls-Registers (Code 60H), und Empfangen eines aktiven Befehls und einer Zeilenadresse. Der Speicher stellt dann fest, ob die Speichervorrichtung geschützt ist. Falls sie nicht geschützt ist, stellt der Speicher fest, ob die Urlade-(Boot)-Stellen (Blöcke 0 und 15) geschützt sind. Falls keiner der Blöcke geschützt ist, führt der Speicher einen Schreib-Vorgang (D0H) zum Block aus und überwacht das Status-Register bezüglich des Abschlusses. Eine optionale Status-Prüfung kann durchgeführt werden und der Speicher wird in einen Feld-Lese-Modus gebracht. Falls die Vorrichtung geschützt ist, wird das Löschen nicht gestattet, wenn nicht das RP#-Signal auf einer erhöhten Spannung (VHH) ist. Gleichermaßen stellt der Speicher, falls die Urladestellen geschützt sind, fest, ob der Schutz aller Blöcke aufgehoben werden sollte.
  • 24 illustriert den Zeitablauf eines Initialisierungs- und Lade-Modus-Register-Vorgangs. Das Modus-Register wird durch Bereitstellen eines Lade-Modus-Register-Befehls und Bereitstellen von Vorgangs-Codes (opcode) auf den Adressleitungen programmiert. Der Opcode wird in das Modus-Register geladen. Wie oben erläutert, werden die Inhalte des nichtflüchtigen Modus-Registers automatisch beim Einschalten in das Modus-Register geladen und der Lade-Modus-Register-Vorgang muss nicht nötig sein.
  • 25 illustriert die Zeitabfolge eines Takt-Aufhebe-Modus-Betriebs und 26 illustriert die Zeitabfolge eines anderen Burst-Lese-Vorgangs. 27 illustriert die Zeitabfolge abwechselnder Bank-Lese-Zugriffe. Hier werden aktive Befehle benötigt, um Bankadressen zu ändern. Ein Vollseiten-Burst-Lesebetrieb wird in 28 illustriert. Man beachte, dass der Vollseiten-Burst sich nicht selbst beendet, sondern einen Beenden-Befehl erfordert.
  • 29 illustriert die Zeitabfolge eines Lesevorgangs unter Verwendung einer Daten-Masken-Signals. Das DQM-Signal wird verwendet, um den Datenausgang zu maskieren, so dass die Dout m + 1 nicht auf den DQ-Verbindungen bereit gestellt ist.
  • Unter Bezugnahme auf 30 wird die Zeitabfolge eines Schreibvorgangs, gefolgt von einem Lesen einer anderen Bank, illustriert. Bei diesem Vorgang wird ein Schreiben auf Bank a durchgeführt und ein nachfolgendes Lesen von Bank b durchgeführt. Es wird in jeder Bank auf dieselbe Zeile zugegriffen.
  • Unter Bezugnahme auf 31 wird die Zeitabfolge eines Schreibvorgangs, gefolgt von einem Lesen derselben Bank, illustriert. Bei diesem Vorgang wird ein Schreiben auf Bank a durchgeführt und ein nachfolgendes Lesen von Bank a durchgeführt. Es wird beim Lesevorgang auf eine andere Zeile zugegriffen und der Speicher muss darauf warten, dass der vorhergehende Schreibvorgang abgeschlossen ist. Dies unterscheidet sich vom Lesen der 30, bei dem das Lesen nicht aufgrund des Schreibvorgangs verzögert wurde.
  • Nulllatenzschreibbetrieb Zero Bus Turnaround
  • Der synchrone Flash-Speicher stellt einen latenzfreien Schreibbetrieb zur Verfügung. Dies unterscheidet ihn von einem SDRAM, der vom System das Bereitstellen von Latenz für Schreibvorgänge verlangt, genau wie bei einem Lesevorgang. So nimmt der Schreibvorgang vom System-Bus nicht so viele Zyklen weg wie der SDRAM und kann daher den System-Lese-Durchsatz verbessern, vergleiche 12, wo die Schreibdaten, Din im selben Taktzyklus wie bei dem Schreibbefehl und die Spaltenadresse bereitgestellt werden. Der Taktzyklus T1 von 12 muss nicht unbedingt ein NOP-Befehl sein (vergleiche 30). Der Lese-Befehl kann zum nächsten Taktzyklus, der den Schreibdaten folgt, bereitgestellt werden. Während somit der Lesevorgang erfordert, dass die DQ-Verbindungen für eine vorgegebene Zahl von Taktzyklen, folgend dem Lese-Befehl (Latenz) verfügbar bleiben, können die DQ-Verbindungen unmittelbar, nachdem der Schreibbefehl bereitgestellt ist, verwendet werden (keine Latenz). Als solche gestattet die vorliegende Erfindung die Zero-Bus-Umsatzfähigkeit. Dies unterscheidet sich wesentlich von SDRAM, wo mehrere Warte-Zyklen auf dem System-Bus benötigt werden, wenn zwischen Lese- und Schreib-Vorgängen gewechselt wird. Der synchrone Flash stellt diese zwei Merkmale bereit und könnte den Bus-Durchsatz verbessern.
  • Unter Bezugnahme auf 32 enthält ein System 300 der vorliegenden Erfindung einen synchronen Speicher 302, der interne Schreib-Zwischenspeicher 304 aufweist, die verwendet werden zum Speichern von auf den DQ-Eingängen 306 empfangenen Schreib-Daten. Die Schreib-Zwischenspeicher sind mit dem Speicherfeld 310 gekoppelt. Wieder kann das Speicherfeld in einer Zahl von adressierbaren Blöcken angeordnet sein. Daten können auf einen der Blöcke geschrieben werden, während ein Lesevorgang an anderen Blöcken durchgeführt werden kann. Die Speicherzellen des Feldes können nichtflüchtige Speicherzellen sein. Daten-Kommunikationsverbindungen 306 werden zur bidirektionalen Datenkommunikation mit einer externen Vorrichtung, wie einen Prozessor 120 oder anderem Speicher-Steuergerät verwendet.
  • Ein Daten-Puffer 330 kann mit den Daten-Kommunikationsverbindungen gekoppelt sein, um die bidirektionale Daten-Kommunikation zu verwalten. Dieser Puffer kann ein traditioneller FIFO oder Pipeline-Eingabe/Ausgabe-Pufferschaltkreis sein. Der Schreib-Zwischenspeicher ist zwischen dem Datenpuffer und dem Speicherfeld eingekoppelt, um auf den Daten-Kommunikationsverbindungen bereitgestellte Daten zu übernehmen. Schließlich wird eine Steuerschaltung bereitgestellt, um die am Feld durchgeführten Lese- und Schreibvorgänge zu verwalten.
  • Durch Übernehmen der eingegebenen Schreibdaten kann der Datenbus 306 (DQ's) freigegeben und der Schreibvorgang unter Verwendung der gepufferten Daten durchgeführt werden. Nachfolgende Schreibvorgänge auf dem Speicher können verhindert werden, während der erste Schreibvorgang durchgeführt wird. Jedoch ist der Bus verfügbar, um unmittelbar einen Lesevorgang am Speicher durchzuführen.
  • Die vorliegende Erfindung sollte nicht mit einer traditionellen Eingabe/Ausgabe-Puffer-Architektur verwechselt werden. Das heißt, während früherer Speichervorrichtungen einen Eingangspuffer auf dem DQ-Eingabepfad und einen Ausgangspuffer auf den DQ-Ausgabepfad verwendeten, wird die für sowohl Lese- als auch Schreibvorgänge verwendete Taktlatenz gleich gehalten. Die vorliegende Erfindung kann Eingabe/Ausgabe-Puffer-Schaltungen beinhalten, um einer Schnittstelle die DQ-Verbindungen und einen externen Prozessor bereit zu stellen. Die zusätzlichen Schreib-Zwischenspeicher gestatten es dem Speicher, den Schreibpfad-Vorgang in einen Bereich des Speichers zu isolieren, während Daten-Lese-Vorgänge an anderen Speicherbereichen gestattet sind.
  • In einer Ausführungsform wird ein Verfahren zum Beschreiben einer synchronen Speichervorrichtung bereitgestellt. Das Verfahren umfasst Bereitstellen eines Schreibbefehls und von Schreibdaten von einem Prozessor zu der synchronen Speichervorrichtung in einem ersten Taktzyklus. Die Schreibdaten werden dann in einem Schreib-Zwischenspeicher der synchronen Speichervorrichtung gespeichert und ein Schreibvorgang wird durchgeführt, um die Schreibdaten aus dem Schreib- Zwischenspeicher in ein Speicherfeld der synchronen Speichervorrichtung zu kopieren. Schließlich wird während eines zweiten Taktzyklus, der dem ersten Taktzyklus unmittelbar folgt, vom Prozessor ein Schreibbefehl an die synchrone Speichervorrichtung übertragen, um einen Lesevorgang vom Speicherfeld zu initiieren.
  • Die vorliegende Erfindung kann auch Takt- oder CAS-Latenz zwischen Lese- und nachfolgenden Schreibvorgängen eliminieren. Unter Bezugnahme auf 9 wird ein LCR-Befehl (40H) im Taktzyklus T1, der unmittelbar dem Lesespaltenzyklus (T0) folgt, bereitgestellt. Wie erläutert, beinhaltet die Schreibvorgangsbefehlsabfolge zumindest drei Taktzyklen: einen LCR-Zyklus, einen Aktiviere/Zeilen-Zyklus und einen Schreibe/Spalten-Zyklus. Abhängig von der Latenz des Lesevorgangs können ein oder mehrere NOP-Taktzyklen bereitgestellt werden, um Buskonflikte zu vermeiden. Die vorliegende Erfindung erfordert daher keine Latenz zwischen dem Lesespaltenbefehlszyklus und dem LCR-Schreibzyklus. Die vorliegende Erfindung stellt daher eine effizientere Datenbusverwendung bereit, indem sie Lesen-zu-Schreiben ohne Latenz, und Schreiben-zu-Lesen ohne Taktzyklusverzögerungen gestattet.
  • Schlussfolgerung
  • Ein synchroner Flashspeicher ist beschrieben worden, der ein Feld nichtflüchtiger Speicherzellen enthält. Das Speicherfeld ist in Zeilen und Spalten angeordnet und kann außerdem in adressierbaren Blöcken angeordnet sein. Datenkommunikationsverbindungen werden zur bidirektionalen Kommunikation mit einer externen Vorrichtung, wie einem Prozessor oder einer anderen Speichersteuereinheit, verbunden. Ein Datenpuffer kann mit den Datenkommunikationsverbindungen gekoppelt sein, um die bidirektionale Datenkommunikation zu verwalten. Ein Schreib-Zwischenspeicher ist zwischen dem Datenpuffer und dem Speicherfeld eingekoppelt, um die auf den Datenkommunikationsverbindungen bereitgestellten Daten zu übernehmen.
  • Der Speicher, der Zero Bus Turnaround nach einem Schreibdatenzyklus gestattet, ist beschrieben worden. Das heisst, dass ein Lesevorgang unmittelbar nach einem Schreibdatenzyklus initiiert werden kann. Ein Verfahren zum Betreiben einer synchronen Speichervorrichtung umfasst Empfangen von Schreibdaten auf Datenverbindungen, Übernehmen der Schreibdaten in einem Schreib-Zwischenspeicher, und Lösen der Datenverbindungen, nachdem die Schreibdaten übernommen wurden. Ein Lesevorgang kann an der synchronen Speichervorrichtung durchgeführt werden, während die Schreibdaten vom Schreib-Zwischenspeicher auf Speicherzellen übertragen werden. Weiterhin erfordert die Speichervorrichtung keinen Takt Latenz während eines Schreibvorgangs.

Claims (20)

  1. Ein Verfahren zum Schreiben in eine synchrone, nicht flüchtige Speichervorrichtung (100, 302), umfassend: Empfangen von Schreibdaten in einem ersten Taktzyklus, Zwischenspeichern der Schreibdaten in einem Schreibzwischenspeicher (127, 304) und Ausführen eines Datenschreibvorgangs auf einer ersten Speicherbank (104, 106, 108, 110) der synchronen, nicht flüchtigen Speichervorrichtung (100, 302); und Empfangen einer Datenleseoperation in einem nächsten Taktzyklus unverzüglich dem ersten Taktzyklus folgend zur Ausführung auf einer zweiten Speicherbank (104, 106, 108, 110) der synchronen, nicht flüchtigen Speichervorrichtung (100, 302).
  2. Das Verfahren nach Anspruch 1, weiterhin umfassend: Empfangen eines Schreibbefehls; Empfangen einer Zeilenadresse; und Empfangen einer Spaltenadresse, wobei die Spaltenadresse zum ersten Taktzyklus synchron mit den Schreibdaten empfangen wird.
  3. Das Verfahren von Anspruch 1, weiterhin umfassend: Übernehmen der Schreibdaten in den Schreibzwischenspeicher (127, 302) im ersten Taktzyklus; und Durchführen eines Schreibvorgangs während des nächsten Taktzyklus, um die Schreibdaten in der synchronen, nicht flüchtigen Speichervorrichtung (100, 302) zu speichern.
  4. Das Verfahren nach Anspruch 1, wobei Empfangen von Schreibdaten in einem ersten Taktzyklus und Empfangen einer Datenleseoperation in einem nächsten Taktzyklus unverzüglich dem ersten Taktzyklus folgend weiterhin umfasst: Empfangen von Schreibdaten auf Datenverbindungen (143, 150, 160) eines Synchronous Dynamic Random Access Memory (SDRAM) kompatiblen Speicher-Interface (140, 142, 133, 143, 150, 160)); Übernehmen der Schreibdaten in einen Schreibzwischenspeicher (127, 304); Lösen der Datenverbindungen (143, 150, 160) nach dem Übernehmen der Schreibdaten; und Durchführen eines Lesevorgangs auf einer zweiten Bank (104, 106, 108, 110) eines Arrays (102, 310) von nicht flüchtigen Speicherzellen der synchronen nicht flüchtigen Speichervorrichtung (100, 302), während die Schreibdaten vom Schreibzwischenspeicher (127, 304) auf eine erste Bank (104, 106, 108, 110) des Arrays (102, 310) von nicht flüchtigen Speicherzellen übertragen werden.
  5. Das Verfahren von Anspruch 4, wobei der Lesevorgang in Reaktion auf einen Lesebefehl initiiert wird, der von einer synchronen nicht flüchtigen Speichervorrichtung (100, 302) auf dem SDRAM-kompatiblen Interface (140, 142, 133, 143, 150, 160) in einem, dem aktuellen Taktzyklus unmittelbar folgenden Taktzyklus, koinzident mit dem Empfangen der Schreibdaten empfangen wird.
  6. Das Verfahren von Anspruch 4, weiterhin umfassend: Empfangen einer Zeilenadresse auf dem SDRAM-kompatiblen Interface (140, 142, 133, 143, 150, 160) in einem ersten Taktzyklus; Empfangen einer Spaltenadresse auf dem SDRAM-kompatiblen Interface (140, 142, 133, 143, 150, 160) in einem zweiten Taktsignal, das dem ersten Taktsignal folgt, wobei die Schreibdaten auf den Datenverbindungen (143, 150, 160) des SDRAM-kompatiblen Interface (140, 142, 133, 143, 150, 160) im zweiten Taktzyklus empfangen werden.
  7. Das Verfahren von Anspruch 6, wobei der Lesevorgang in Reaktion auf einen Lesebefehl initiiert wird, der von der synchronen nicht flüchtigen Speichervorrichtung (100, 302) auf dem SDRAM-kompatiblen Interface (140, 142, 133, 143, 150, 160) in einem dritten Taktzyklus empfangen wird, der dem zweiten Taktzyklus unmittelbar folgt.
  8. Das Verfahren nach Anspruch 1, wobei das Verfahren zum Schreiben in eine synchrone, nicht flüchtige Speichervorrichtung (100, 302) einen Teil eines Verfahrens zum Schreiben in ein synchrones nicht flüchtiges Speichersystem (300) bildet, und wobei Empfangen von Schreibdaten in einem ersten Taktzyklus und Empfangen einer Datenleseoperation in einem nächsten Taktzyklus unverzüglich dem ersten Taktzyklus folgend weiterhin umfasst: Bereitstellen eines Schreibbefehls und von Schreibdaten von einem Prozessor (200, 320) der synchronen, nicht flüchtigen Speichervorrichtung (100, 302) in einem ersten Taktzyklus; Speichern der Schreibdaten in einem Schreibzwischenspeicher (127, 304) der synchronen, nicht flüchtigen Speichervorrichtung (100, 302); Durchführen eines Schreibvorgangs zum Kopieren der Schreibdaten aus dem Schreibzwischenspeicher (127, 304) in ein Speicherfeld der synchronen, nicht flüchtigen Speichervorrichtung (100, 302); und Bereitstellen eines Lesebefehls vom Prozessor (200, 320) der synchronen, nicht flüchtigen Speichervorrichtung (100, 302) in einem zweiten Taktzyklus, der dem ersten Taktzyklus unmittelbar folgt, zum Initiieren eines Lesevorgangs im nicht flüchtigen Speicherfeld (102, 310).
  9. Das Verfahren von Anspruch 8, wobei die Schreibdaten in eine erste Bank (104, 106, 108, 110) des nicht flüchtigen Speicherfelds kopiert werden und der Lesevorgang an einer zweiten Bank (104, 106, 108, 110) des nicht flüchtigen Speicherfelds (102, 310) durchgeführt wird.
  10. Das Verfahren von Anspruch 8, wobei das Speichersystem (300) ein Synchronous Dynamic Random Access Memory (SDRAM)-Speichersystem (300) ist und die synchrone, nicht flüchtige Speichervorrichtung (100, 302) ein SDRAM-kompatibles Interface (140, 142, 133, 143, 150, 160) besitzt.
  11. Ein synchrones, nicht flüchtiges Speichersystem (300), umfassend: Einen Prozessor (200, 320); und eine synchrone nicht flüchtige Speichervorrichtung (100, 302), die mit einem Prozessor (200, 320) über einen bidirektionalen Datenbus (306) gekoppelt ist, wobei die synchrone nicht flüchtige Speichervorrichtung (100, 302) umfasst: Ein in Zeilen und Spalten angeordnetes, nicht flüchtiges Speichersystem (102, 310); Datenkommunikationsverbindungen (140, 142, 133, 143, 150, 160) zur bidirektionalen Datenkommunikation mit dem Prozessor (200, 320); einen Datenpuffer (126, 128, 330), der mit den Datenkommunikationsverbindungen (140, 142, 133, 143, 150, 160) gekoppelt ist, um die bidirektionale Datenkommunikation zu verwalten, einen Schreibzwischenspeicher (127, 304), der zwischen dem Datenpuffer (126, 128, 330) und dem nicht flüchtigen Speicherfeld (102, 310) eingekoppelt ist, um auf den Datenkommunikationsverbindungen (140, 142, 133, 143, 150, 160) bereitgestellte Daten zu übernehmen, und eine Steuerschaltung (130, 340) zum Kopieren der Daten aus dem Schreibzwischenspeicher (127, 304) in das nicht flüchtige Speicherfeld (102, 310), wobei die Steuerschaltung (130, 340) der synchronen, nicht flüchtigen Speichervorrichtung (100, 302) weiterhin darauf ausgelegt ist, Daten aus einem zweiten Block der Mehrzahl von Speicherblöcken zu lesen, während die Daten in den ersten Block kopiert werden, wobei die Steuerschaltung (130, 340) weiterhin darauf ausgelegt ist, Schreibdaten auf dem bidirektionalen Datenbus (306) in einem ersten Taktzyklus zu erhalten, die Schreibdaten in den Schreibzwischenspeicher (127, 304) zu übernehmen, und eine Datenschreiboperation auf einen ersten Speicherblock der synchronen, nicht flüchtigen Speichervorrichtung (100, 302) auszuführen und eine Datenleseoperation in einem nächsten Taktzyklus unmittelbar folgend dem ersten Taktzyklus zur Ausführung auf einem zweiten Speicherblock der synchronen, nicht flüchtigen Speichervorrichtung (100, 302) zu erhalten.
  12. Ein synchrones, nicht flüchtiges Speichersystem (300), umfassend: Einen Prozessor (200, 320); und eine synchrone nicht flüchtige Speichervorrichtung (100, 302), die mit einem Prozessor (200, 320) über einen bidirektionalen Datenbus (306) gekoppelt ist, wobei die synchrone nicht flüchtige Speichervorrichtung (100, 302) umfasst: Ein in Zeilen und Spalten angeordnetes, nicht flüchtiges Speichersystem (102, 310); Datenkommunikationsverbindungen (140, 142, 133, 143, 150, 160) zur bidirektionalen Datenkommunikation mit dem Prozessor (200, 320); einen Datenpuffer (126, 128, 330), der mit den Datenkommunikationsverbindungen (140, 142, 133, 143, 150, 160) gekoppelt ist, um die bidirektionale Datenkommunikation zu verwalten, einen Schreibzwischenspeicher (127, 304), der zwischen dem Datenpuffer (126, 128, 330) und dem nicht flüchtigen Speicherfeld (102, 310) eingekoppelt ist, um auf den Datenkommunikationsverbindungen (140, 142, 133, 143, 150, 160) bereitgestellte Daten zu übernehmen, und eine Steuerschaltung (130, 340) zum Kopieren der Daten aus dem Schreibzwischenspeicher (127, 304) in das nicht flüchtige Speicherfeld (102, 310), wobei die Steuerschaltung (130, 340) der synchronen, nicht flüchtigen Speichervorrichtung (100, 302) weiterhin darauf ausgelegt ist, Daten aus einem zweiten Block der Mehrzahl von Speicherblöcken zu lesen, während die Daten in den ersten Block kopiert werden, wobei die Steuerschaltung (130, 340) weiterhin darauf ausgelegt ist, einen Lesebefehl und entsprechende Spaltenadresse auf dem bidirektionalen Datenbus (140, 142, 133, 143, 150, 160) in einem ersten Taktzyklus zu erhalten, um eine Leseoperation auf dem nicht flüchtigen Speicherfeld (102, 310) zu initiieren, wobei die Output-Daten dem bidirektionalen Datenbus (140, 142, 133, 143, 150, 160) nach einer Latenzzeit der Leseoperation zur Verfügung gestellt werden, und einen ersten Befehl einer Schreibbefehlssequenz in einem zweiten Taktzyklus unmittelbar folgend dem ersten Taktzyklus erhalten, um eine Schreiboperation in das nicht flüchtige Speicherfeld (102, 310) während der Latenzzeit der Leseoperation zu initiieren, so dass der Schreibbefehl koinzident, oder bevor die Output-Daten dem bidirektionalen Datenbus (140, 142, 133, 143, 150, 160) bereitgestellt werden, zur Verfügung gestellt wird.
  13. Ein synchrones, nicht flüchtiges Speichersystem (300) nach Anspruch 11 oder 12, wobei das nicht flüchtige Speicherfeld (102, 310) der synchronen, nicht flüchtigen Speichervorrichtung (100, 302) in einer Mehrzahl von Speicherblöcken angeordnet ist und die Steuerschaltung (130, 340) darauf ausgelegt ist, die Daten aus dem Schreibzwischenspeicher (127, 304) in einen ersten Block der Mehrzahl von Speicherblöcken zu kopieren.
  14. Ein synchrones, nicht flüchtiges Speichersystem (300) nach einem der Ansprüche 11 oder 12, wobei die Datenkommunikationsverbindungen (140, 142, 133, 143, 150, 160) der synchronen, nicht flüchtigen Speichervorrichtung (100, 302) in einem Muster kompatibel mit einer Synchronous Dynamic Random Access Memory (SDRAM)-Speichervorrichtung (140, 142, 133, 143, 150, 160) angeordnet sind.
  15. Ein synchrones, nicht flüchtiges Speichersystem (300) nach einem der Ansprüche 11 oder 12, wobei die synchrone, nicht flüchtige Speichervorrichtung (100, 302) eine Flash-Speichervorrichtung ist und das Speicherfeld (102, 310) ein Flash-Speicherfeld, das in eine Vielzahl von Blöcken gruppiert ist, darstellt.
  16. Ein synchrones, nicht flüchtiges Speichersystem (300) nach Anspruch 11 oder 12, wobei der bidirektionale Datenbus (140, 142, 133, 143, 150, 160) ein an die synchrone, nicht flüchtige Speichervorrichtung (100, 302) gekoppelter SDRAM-kompatibler Bus (140, 142, 133, 143, 150, 160) ist.
  17. Ein Verfahren zum Betreiben einer synchronen, nicht flüchtigen Speichervorrichtung (100, 302), umfassend: Empfangen eines Lesebefehls und einer zugehörigen Spaltenadresse, um eine Leseoperation in einem ersten Taktzyklus zu initiieren, um Ausgabedaten von einer nicht flüchtigen Speicherzelle (102, 310) des synchronen, nicht flüchtigen Speichers (100, 302) anzufordern, wobei die Ausgabedaten einer externen Datenverbindung (143, 150, 160) nach einer Latenzzeit der Leseoperation um eine vordefinierte Anzahl von Taktzyklen nach dem ersten Taktzyklus bereitgestellt werden; und Empfangen und Zwischenspeichern in einem Schreibzwischenspeicher (127, 304) eines ersten Befehls einer Schreibbefehlsabfolge in einem zweiten Takt zyklus, der unmittelbar dem ersten Taktzyklus folgt, zum Initiieren eines Schreibvorgangs auf das nicht flüchtige Speicherfeld (102, 310) während der Latenzzeit der Leseoperation, wobei der Schreibbefehl koinzident mit, oder vor dem Bereitstellen der Ausgabedaten, auf der externen Datenverbindung (143, 150, 160) bereitgestellt wird.
  18. Das Verfahren von Anspruch 17, wobei die externe Datenverbindung (143, 150, 160) ein Synchronous Dynamic Random Access Memory (SDRAM)-kompatibles Interface (140, 142, 133, 143, 150, 160) der synchronen, nicht flüchtigen Speichervorrichtung (100, 302) ist.
  19. Das Verfahren nach einem der Ansprüche 17 bis 18, wobei das Empfangen eines Lesebefehls und einer zugehörigen Spaltenadresse, um eine Leseoperation in einem ersten Taktzyklus zu initiieren, und das Empfangen und Zwischenspeichern in einem Schreibzwischenspeicher (127, 304) eines ersten Befehls einer Schreibbefehlsabfolge in einem zweiten Taktzyklus, der unmittelbar dem ersten Taktzyklus folgt, umfasst weiterhin: Bere itstellen eines Lesebefehls von einem Prozessor (200, 320) zu einer synchronen, nicht flüchtigen Speichervorrichtung (100, 302), die ein Synchronous Dynamic Random Access Memory (SDRAM)-kompatibles Speicher-Interface (140, 142, 133, 143, 150, 160) hat; Bereitstellen einer Speicherfeldadresse vom Prozessor (200, 320) zur synchronen, nicht flüchtigen Speichervorrichtung (100, 302) in einem ersten Taktzyklus, zum Durchführen eines Lesevorgangs auf einem nicht flüchtigen Speicherfeld (102, 310) der synchronen, nicht flüchtigen Speichervorrichtung (100, 302); Bereitstellen eines ersten Befehls einer Schreibbefehlsabfolge vom Prozessor (200, 320) an die synchrone, nicht flüchtigen Speichervorrichtung (100, 302) in einem zweiten Taktzyklus, der unmittelbar dem ersten Taktzyklus folgt, zum Initiieren eines Schreibvorgangs auf das nicht flüchtige Speicherfeld (102, 310), wobei der Schreibbefehl vor dem Bereitstellen der Ausgabedaten von der Speicherfeldadresse auf eine externe Datenverbindung (143, 150, 160) des SDRAM-kompatiblen Interface (140, 142, 133, 143, 150, 160) der synchronen, nicht flüchtigen Speichervorrichtung (100, 302) bereitgestellt wird.
  20. Das Verfahren nach einem der Ansprüche Anspruch 17 bis 19, wobei die Schreibbefehlsabfolge umfasst: Einen Ladebefehlsregisterzyklus, der zum Initiieren des Schreibvorgangs verwendet wird; einen Aktivzyklus, der zum Definieren und Aktivieren einer ausgewählten Zeile des nicht flüchtigen Speicherfeldes (102, 310) verwendet wird; und einen Schreibzyklus, der zum Definieren einer Spalte des nicht flüchtigen Speicherfelds (102, 310) und zum Bereitstellen der Schreibdaten auf der externen Datenverbindung (143, 150, 160) des SDRAM-kompatiblen Interface (140, 142, 133, 143, 150, 160) der synchronen, nicht flüchtigen Speichervorrichtung (100, 302) verwendet wird.
DE10196008T 2000-03-30 2001-03-30 Synchroner Nulllatenz Zero Bus Turnaround Flashspeicher Expired - Fee Related DE10196008B4 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US19350600P 2000-03-30 2000-03-30
US60/193,506 2000-03-30
US09/608,580 US6728161B1 (en) 2000-06-30 2000-06-30 Zero latency-zero bus turnaround synchronous flash memory
US09/608,580 2000-06-30
PCT/US2001/010379 WO2001075623A2 (en) 2000-03-30 2001-03-30 Zero-latency-zero bus turnaround synchronous flash memory

Publications (2)

Publication Number Publication Date
DE10196008T1 DE10196008T1 (de) 2003-03-13
DE10196008B4 true DE10196008B4 (de) 2007-07-12

Family

ID=26889066

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10196008T Expired - Fee Related DE10196008B4 (de) 2000-03-30 2001-03-30 Synchroner Nulllatenz Zero Bus Turnaround Flashspeicher

Country Status (5)

Country Link
JP (2) JP4524439B2 (de)
KR (1) KR100495848B1 (de)
AU (1) AU4968701A (de)
DE (1) DE10196008B4 (de)
WO (1) WO2001075623A2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1501100B1 (de) * 2003-07-22 2018-11-28 Samsung Electronics Co., Ltd. Nichtflüchtige Speicheranordnung, Speichersystem und Betriebsverfahren
JP4085983B2 (ja) 2004-01-27 2008-05-14 セイコーエプソン株式会社 情報処理装置およびメモリアクセス方法
US8307180B2 (en) * 2008-02-28 2012-11-06 Nokia Corporation Extended utilization area for a memory device
US8599886B2 (en) * 2010-08-26 2013-12-03 Qualcomm Incorporated Methods and apparatus for reducing transfer qualifier signaling on a two-channel bus
KR102296740B1 (ko) * 2015-09-16 2021-09-01 삼성전자 주식회사 메모리 장치 및 그것을 포함하는 메모리 시스템
CN110008154B (zh) * 2019-04-16 2020-08-21 北京智芯微电子科技有限公司 提高处理器与访存总线时序的方法及内存属性预测器
KR20240121587A (ko) 2023-02-02 2024-08-09 동의대학교 산학협력단 키토산을 이용한 폐수 처리 시스템 및 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996020480A1 (en) * 1994-12-23 1996-07-04 Micron Technology, Inc. System adapted to receive multiple memory types
US5539696A (en) * 1994-01-31 1996-07-23 Patel; Vipul C. Method and apparatus for writing data in a synchronous memory having column independent sections and a method and apparatus for performing write mask operations
US5867430A (en) * 1996-12-20 1999-02-02 Advanced Micro Devices Inc Bank architecture for a non-volatile memory enabling simultaneous reading and writing
US6016270A (en) * 1998-03-06 2000-01-18 Alliance Semiconductor Corporation Flash memory architecture that utilizes a time-shared address bus scheme and separate memory cell access paths for simultaneous read/write operations
US6026465A (en) * 1994-06-03 2000-02-15 Intel Corporation Flash memory including a mode register for indicating synchronous or asynchronous mode of operation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245572A (en) * 1991-07-30 1993-09-14 Intel Corporation Floating gate nonvolatile memory with reading while writing capability
US5619456A (en) * 1996-01-19 1997-04-08 Sgs-Thomson Microelectronics, Inc. Synchronous output circuit
US5841696A (en) * 1997-03-05 1998-11-24 Advanced Micro Devices, Inc. Non-volatile memory enabling simultaneous reading and writing by time multiplexing a decode path
JP3237583B2 (ja) * 1997-08-29 2001-12-10 日本電気株式会社 同期型半導体記憶装置及びこれを用いた半導体記憶システム
JP2000048567A (ja) * 1998-05-22 2000-02-18 Mitsubishi Electric Corp 同期型半導体記憶装置
JP4000233B2 (ja) * 1998-06-03 2007-10-31 富士通株式会社 半導体記憶装置及びデータバス制御方法
JP3939858B2 (ja) * 1998-06-05 2007-07-04 富士通株式会社 同期型ｄｒａｍのアクセス方法、インタフェース回路、及び、半導体集積回路装置
KR100306966B1 (ko) * 1998-08-04 2001-11-30 윤종용 동기형버스트반도체메모리장치
KR100285063B1 (ko) * 1998-08-13 2001-03-15 윤종용 동기형 램 장치와 시스템 버스를 공유하는 동기형 플래시 메모리 장치의 소거 및 쓰기 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539696A (en) * 1994-01-31 1996-07-23 Patel; Vipul C. Method and apparatus for writing data in a synchronous memory having column independent sections and a method and apparatus for performing write mask operations
US6026465A (en) * 1994-06-03 2000-02-15 Intel Corporation Flash memory including a mode register for indicating synchronous or asynchronous mode of operation
WO1996020480A1 (en) * 1994-12-23 1996-07-04 Micron Technology, Inc. System adapted to receive multiple memory types
US5867430A (en) * 1996-12-20 1999-02-02 Advanced Micro Devices Inc Bank architecture for a non-volatile memory enabling simultaneous reading and writing
US6016270A (en) * 1998-03-06 2000-01-18 Alliance Semiconductor Corporation Flash memory architecture that utilizes a time-shared address bus scheme and separate memory cell access paths for simultaneous read/write operations

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
FLIK Thomas; LIEBIG Hans: "Mikroprozessortechnik: Systemaufbau, Arbeitsweise, Programmierug", 3. Aufl., Springer-Verlag 1990: ISBN 3-540-52394-4, S. 139-145 *

Also Published As

Publication number Publication date
JP2003529870A (ja) 2003-10-07
WO2001075623A2 (en) 2001-10-11
AU4968701A (en) 2001-10-15
JP4902325B2 (ja) 2012-03-21
KR20020089422A (ko) 2002-11-29
KR100495848B1 (ko) 2005-06-16
DE10196008T1 (de) 2003-03-13
WO2001075623A3 (en) 2002-07-04
JP4524439B2 (ja) 2010-08-18
JP2007122865A (ja) 2007-05-17

Similar Documents

Publication Publication Date Title
US6798710B2 (en) Synchronous flash memory with virtual segment architecture
KR100438635B1 (ko) 동기 플래시 메모리에서 프리차지 동작의 소거
KR100511820B1 (ko) 상태 버스트 출력을 갖는 동기형 플래시 메모리
DE102005014815B4 (de) Datenleseverfahren und Halbleiterbauelement
US6459617B1 (en) Method and circuitry for bank tracking in write command sequence
US6920522B2 (en) Synchronous flash memory with accessible page during write
US20040165447A1 (en) Synchronous flash memory
DE10196011B3 (de) Synchrone Speichereinrichtung und Verfahren zum Lesen von Daten von einer synchronen Speichereinrichtung
US7054992B2 (en) Synchronous flash memory with non-volatile mode register
DE10196001B4 (de) Schnittstellenbefehlsarchitektur für synchronen Flashspeicher
DE10196002B3 (de) Synchroner nichtflüchtiger Speicher und Verfahren zum Betrieb eines synchronen nichtflüchtigen Speichers
JP4902325B2 (ja) ゼロレイテンシ機能、ゼロバスターンアラウンド機能を有するシンクロナスフラッシュメモリ
KR100507589B1 (ko) 비휘발성 모드 레지스터를 이용한 동기 플래시 메모리
JP2003529884A (ja) シンクロナスフラッシュメモリ

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law

Ref document number: 10196008

Country of ref document: DE

Date of ref document: 20030313

Kind code of ref document: P

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee