KR960039006A - 디램버스에 접속가능한 불휘발성 반도체 메모리장치 - Google Patents

디램버스에 접속가능한 불휘발성 반도체 메모리장치 Download PDF

Info

Publication number
KR960039006A
KR960039006A KR1019950009972A KR19950009972A KR960039006A KR 960039006 A KR960039006 A KR 960039006A KR 1019950009972 A KR1019950009972 A KR 1019950009972A KR 19950009972 A KR19950009972 A KR 19950009972A KR 960039006 A KR960039006 A KR 960039006A
Authority
KR
South Korea
Prior art keywords
pins
dram
nonvolatile semiconductor
semiconductor memory
memory
Prior art date
Application number
KR1019950009972A
Other languages
English (en)
Inventor
최도찬
이웅무
정태성
알이 사이드
하크 에자즈
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950009972A priority Critical patent/KR960039006A/ko
Priority to DE19615956A priority patent/DE19615956C2/de
Priority to JP10555496A priority patent/JP2766249B2/ja
Priority to US08/638,100 priority patent/US5737258A/en
Publication of KR960039006A publication Critical patent/KR960039006A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야;
디램버스에 접속가능한 불휘발성 반도체 메모리 장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제;
칩 세트의 큰 변경없이 디램 버스에 접속할 수 있는 플래쉬 메모리를 제공한다.
3. 발명의 해결방법의 요지;
로우 및 컬럼 어드레스 스트로브신호들로써 어드레스 핀들에 인가되는 어드레스 신호를 멀티플렉싱하여 설정된 동작을 수행하는 불휘발성 반도체 메모리는 디램의 버스와 직접적으로 연결되어져 동작되어 지기 위해, 상기 디램의 외부핀들과 공통되는 동일하게 배열하고, 필요한 리셋 핀, 레이디/비지핀, 및 소거 핀을 상기디램의 외부핀들중 미사용인 핀들에 대응시켜 배열함에 의해; 데이타의 리드동작을 상기 디램의 리드동작과 동일하게 수행하고, 라이트 동작을 상기 디램의 라이트 동작과 동일하게 수행하되 리스토아링 구간을 가지며, 상기 소거 핀에 인가되는 데이타 소거신호에 응답하여 상기 디램의 동작과는 무관하게 상기 메모리에 저장된 데이타를 소거하는 동작을 수행한다.
4. 발명의 중요한 용도;
디램 인터페이스 메모리 소자로 유효 적합하게 사용된다.

Description

디램버스에 접속가능한 불휘발성 반도체 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 메모리의 핀 배치를 디램과 비교하여 나타낸 도면, 제5도는 본 발명에 따른 메모리의 전체기능 블럭도.

Claims (15)

  1. 외부에서 인가되는 로우 및 컬럼 어드레스 스트로브신호들로써 어드레스 핀들에 인가되는 어드레스 신호들을 멀티플렉싱하여 미리 설정된 동작을 수행하는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리에 있어서; 유사한 데이타 저장용략을 가지는 디램의 버스와 직접적으로 연결되어져 동작되어지기 위해, 상기 디램의 외부핀들과 공통되는 핀들을 동일하게 배열하고, 상기 불휘발성 반도체 메모리의 특정한 동작을 위해 필요한 기능핀들을 상기 디램의 외부핀들중 미상용인 핀들에 대응시켜 배열함에 의해; 상기 메모리에 저장된 데이타의 리드동작을 상기 디램의 리드동작과 동일하게 수행하고, 라이트 동작을 상기 디램의 라이트 동작과 동일하게 수행하되 라이트 동작시에는 상기 로우어드레스 스트로브신호가 제1상태로 천이될 때 입출력핀들을 통해 인가된 데이타가 상기 메모리의 셀어 라이트되는 리스토아링 구간을 가지며, 상기 소거 핀에 인가되는 데이타 소거신호에 응답하여 상기 디램의 동작과는 무관하게 상기 메모리에 저장된 데이타를 소거하는 동작을 수행하는 불휘발성 반도체 메모리.
  2. 제1항에 있어서, 상기 라이트동작은 상기 메모리내에 각 비트라인마다 미리설정된 버퍼에 데이타를 입력 시키는 것을 포함하는 것을 특징으로 하는 불휘발성 반도체 메모리.
  3. 제1항에 있어서, 상기 리스토아링 구간에서의 상기 라이트동작은 상기 메모리 내의 미리설정된 버퍼에 입력된 데이타를 상기 메모리내의 셀트랜지스터들에 동시에 프로그램하는 것임을 특징으로 하는 불휘발성 반도체 메모리.
  4. 제1항에 있어서, 상기 기능핀들은 리셋핀, 레이디/비지핀, 및 소거핀을 포함하는 것을 특징으로 하는 불휘발성 반도체 메모리.
  5. 제4항에 있어서, 상기 리셋 핀은 상기 메모리를 각종 모드로부터 리셋시킴과 동시에 슬립모드로 진입시켜 전류소모가 최소화되게 하는 외부신호를 전달하는 기능 핀이고, 상기 상기 레이디/비지 핀은 상기 메모리내의 비지상태나 레이디상태를 정해진 논리로직으로서 나타내주기 위한 표시핀이고, 상기 소거 핀은 소거모드에 대한 신호를 상기 메모리의 내부에 전달하는 기능을 담당하는 핀임을 특징으로 하는 불휘발성 반도체 메모리.
  6. 제1항에 있어서, 상기 제1상태는 논리 하이를 가르킴을 특징으로 하는 불휘발성 반도체 메모리.
  7. 제1항에 있어서, 상기 리스토어링 구간의 동작은 라이트매치, 라이트 히트, 및 라이트 미스 각각의 경우에 따라서 구분 되어짐을 특징으로 하는 불휘발성 반도체 메모리.
  8. 제7항에 있어서, 상기 라이트 매치는 외부에서 쓰고자 하는 데이타와 선택된 셀들의 데이타가 동일한 경우에 행해지는 동작임을 특징으로하는 불휘발성 반도체 메모리.
  9. 제7항에 있어서, 상기 라이트 히트는 쓰기를 위하여 선택된 셀들의 데이타가 미이 지우가가 실시된 경우와 동일한 데이타를 갖는 경우에 행해지는 동작임을 특징으로 하는 불휘발성 반도체 메모리.
  10. 제7항에 있어서, 상기 라이트 미스는 쓰기를 위하여 선택된 셀들의 데이타가 제8항 또는 제9항에 기재된 경우 이외에 행해지는 동작임을 특징으로 하는 불휘발성 반도체 메모리.
  11. 외부에서 인가되는 로우 및 컬럼 어드레스 스트로브신호들로써 어드레스 핀들에 인가되는 신호들을 멀리플렉싱하여 미리 설정된 동작을 수행하는 전기적으로 소거 및 프로그램 가증한 불휘발성 반도체 메모리에 있어서; 유사한 데이타 저장용략을 가지는 디램의 버스와 직접적으로 연결되어져 동작되어지기 위해, 상기 디램의 외부핀들과 공통되는 핀들을 동일하게 배열하고, 상기 불휘발성 반도체 메모리의 특정한 동작을 위해 필요한 리셋 핀, 레이디/비지핀, 및 소거 핀을 상기 디램의 외부핀들중 미사용인 핀들에 대응시켜 배열함에 의해; 상기 메모리에 저장된 데이타의 리드동작을 상기 디램의 리드동작과 동일하게 수행하고, 라이트 동작을 상기 대림의 라이트동작과 동일하게 수행하되 상기 로우어드레스 스트로브신호가 제1상태로 천이될 때 입출력핀들을 통해 인가된 데이타가 상기 메모리의 셀에 라이트되는 리스토아링 구간을 가지며, 상기 소거 핀에 인가되는 데이타 소거신호에 응답하여 상기 디램의 동작과는 무관하게 상기 메모리에 저장된 데이타를 소거하는 동작을 수행하고, 특정한 타이밍에의해 상기 메모리의 어드레스 핀들을 통해 인가되는 어드레스 키에 응답하여 상기 디램의 동작모드와 구별되는 플래쉬 모드를 독립적으로 수행하는 것을 특징으로 하는 불휘발성 반도체 메모리.
  12. 제11항에 있어서, 상기 특정한 타이밍은 상기 컬럼 어드레스 스트로브 신호 및 라이트 인에이블 신호가 상기 제1상태에서 제2상태로 천이된 후에 상기 로우 어드레스 스트로브 신호가 상기 제2상태로 천이되는 WCBR 타이밍임을 특징으로 하는 불휘발성 반도체 메모리.
  13. 제12항에 있어서, 상기 제1상태 및 제2상태는 씨모오스 레벨의 논리 하이 및 논리로우를 가리킴을 특징으로 하는 불휘발성 반도체 메모리.
  14. 제11항 또는 제12항에 있어서, 상기 어드레스 키는 상기 어드레스 핀들중의 최상위 어드레스를 수신하는 핀에서부터 3개의 핀들에 의해 제공되는 것임을 특징으로 하는 불휘발성 반도체 메모리.
  15. 제12항에 있어서, 상기 플래쉬 모드는 소거 서스펜드, 록/언록 블록지정, 또는 메모리 아이디 리드모드중에서 적어도 하나를 포함함을 특징으로 하는 불휘발성 반도체 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019950009972A 1995-04-26 1995-04-26 디램버스에 접속가능한 불휘발성 반도체 메모리장치 KR960039006A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950009972A KR960039006A (ko) 1995-04-26 1995-04-26 디램버스에 접속가능한 불휘발성 반도체 메모리장치
DE19615956A DE19615956C2 (de) 1995-04-26 1996-04-22 Ein nicht-flüchtiger, an einen DRAM-Bus anschließbarer Halbleiterspeicher und Verfahren zu dessen Betrieb
JP10555496A JP2766249B2 (ja) 1995-04-26 1996-04-25 Ｄｒａｍバスに接続可能な不揮発性半導体メモリ装置
US08/638,100 US5737258A (en) 1995-04-26 1996-04-26 Nonvolatile semiconductor memory which is connectable to a DRAM bus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950009972A KR960039006A (ko) 1995-04-26 1995-04-26 디램버스에 접속가능한 불휘발성 반도체 메모리장치

Publications (1)

Publication Number Publication Date
KR960039006A true KR960039006A (ko) 1996-11-21

Family

ID=19413024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950009972A KR960039006A (ko) 1995-04-26 1995-04-26 디램버스에 접속가능한 불휘발성 반도체 메모리장치

Country Status (4)

Country Link
US (1) US5737258A (ko)
JP (1) JP2766249B2 (ko)
KR (1) KR960039006A (ko)
DE (1) DE19615956C2 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100206698B1 (ko) * 1995-12-22 1999-07-01 윤종용 페이지 단위의 소거락
DE19625619C2 (de) * 1996-06-26 1998-04-16 Siemens Ag Verfahren zum Abspeichern von Daten in einem Kraftfahrzeug
KR100225758B1 (ko) * 1996-09-13 1999-10-15 윤종용 라커블 셀들을 가지는 불휘발성 반도체 메모리 장치
JP3786508B2 (ja) * 1996-11-05 2006-06-14 三星電子株式会社 不揮発性半導体メモリ装置
KR100248868B1 (ko) * 1996-12-14 2000-03-15 윤종용 플래시 불휘발성 반도체 메모리 장치 및 그 장치의 동작 모드 제어 방법
JP3247639B2 (ja) * 1997-08-07 2002-01-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体メモリ、半導体メモリのデータ読み出し方法及び書き込み方法
US6134144A (en) * 1997-09-19 2000-10-17 Integrated Memory Technologies, Inc. Flash memory array
US6131167A (en) * 1997-12-31 2000-10-10 Intel Corporation Method and apparatus to reduce power consumption on a bus
KR100285063B1 (ko) * 1998-08-13 2001-03-15 윤종용 동기형 램 장치와 시스템 버스를 공유하는 동기형 플래시 메모리 장치의 소거 및 쓰기 방법
JP3259696B2 (ja) * 1998-10-27 2002-02-25 日本電気株式会社 同期型半導体記憶装置
KR100383774B1 (ko) * 2000-01-26 2003-05-12 삼성전자주식회사 공통 인터페이스 방식의 메모리 장치들을 구비한 시스템
US7073014B1 (en) * 2000-07-28 2006-07-04 Micron Technology, Inc. Synchronous non-volatile memory system
DE1269476T1 (de) * 2000-03-30 2003-09-18 Micron Technology Inc Synchroner flash-speicher
JP2002015595A (ja) * 2000-06-29 2002-01-18 Sanyo Electric Co Ltd 冗長メモリ回路
US20050135180A1 (en) * 2000-06-30 2005-06-23 Micron Technology, Inc. Interface command architecture for synchronous flash memory
EP1229549A1 (en) * 2001-02-01 2002-08-07 Alcatel Asynchronous flash-eeprom behaving like a synchronous ram/rom
JP4722305B2 (ja) * 2001-02-27 2011-07-13 富士通セミコンダクター株式会社 メモリシステム
US20020138702A1 (en) * 2001-03-26 2002-09-26 Moshe Gefen Using non-executable memory as executable memory
CN100380345C (zh) * 2001-10-10 2008-04-09 旺宏电子股份有限公司 内存结构及其所使用的控制器
KR100466980B1 (ko) * 2002-01-15 2005-01-24 삼성전자주식회사 낸드 플래시 메모리 장치
US7251711B2 (en) 2002-05-28 2007-07-31 Micron Technology, Inc. Apparatus and methods having a command sequence
US7752380B2 (en) * 2003-07-31 2010-07-06 Sandisk Il Ltd SDRAM memory device with an embedded NAND flash controller
JP2006004559A (ja) * 2004-06-18 2006-01-05 Elpida Memory Inc 半導体記憶装置
US7298646B1 (en) 2004-08-11 2007-11-20 Altera Corporation Apparatus for configuring programmable logic devices and associated methods
KR100624299B1 (ko) * 2005-06-29 2006-09-19 주식회사 하이닉스반도체 데이터 입출력 속도를 개선시키는 구조를 가지는 플래시메모리 장치의 데이터 입출력 회로
US8145925B2 (en) * 2007-12-21 2012-03-27 Mosaid Technologies Incorporated Non-volatile semiconductor memory device with power saving feature
US10592114B2 (en) 2016-03-03 2020-03-17 Samsung Electronics Co., Ltd. Coordinated in-module RAS features for synchronous DDR compatible memory
US10621119B2 (en) * 2016-03-03 2020-04-14 Samsung Electronics Co., Ltd. Asynchronous communication protocol compatible with synchronous DDR protocol
US10810144B2 (en) * 2016-06-08 2020-10-20 Samsung Electronics Co., Ltd. System and method for operating a DRR-compatible asynchronous memory module
KR102620562B1 (ko) 2016-08-04 2024-01-03 삼성전자주식회사 비휘발성 메모리 장치
US11017838B2 (en) 2016-08-04 2021-05-25 Samsung Electronics Co., Ltd. Nonvolatile memory devices
US10572168B2 (en) * 2017-11-16 2020-02-25 International Business Machines Corporation DRAM bank activation management
US11221974B2 (en) * 2020-02-12 2022-01-11 Alibaba Group Holding Limited Device and method for low latency memory access

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5161124A (en) * 1988-10-27 1992-11-03 Texas Instruments Incorporated Bond programmable integrated circuit
US5089993B1 (en) * 1989-09-29 1998-12-01 Texas Instruments Inc Memory module arranged for data and parity bits
US5349552A (en) * 1991-12-20 1994-09-20 Vlsi Technology, Inc. Memory compiler with multiple selectable core elements
JP3365650B2 (ja) * 1993-05-31 2003-01-14 沖電気工業株式会社 半導体メモリ装置

Also Published As

Publication number Publication date
JPH08306195A (ja) 1996-11-22
US5737258A (en) 1998-04-07
JP2766249B2 (ja) 1998-06-18
DE19615956C2 (de) 2001-05-31
DE19615956A1 (de) 1996-11-14

Similar Documents

Publication Publication Date Title
KR960039006A (ko) 디램버스에 접속가능한 불휘발성 반도체 메모리장치
US6556504B2 (en) Nonvolatile semiconductor memory device and data input/output control method thereof
KR940002754B1 (ko) 반도체 집적회로 장치의 제어방법
US7440337B2 (en) Nonvolatile semiconductor memory apparatus having buffer memory for storing a program and buffering work data
US5588130A (en) Semiconductor memory device for simple cache system
US5724303A (en) Non-volatile programmable memory having an SRAM capability
US5864505A (en) Random access memory with plural simultaneously operable banks
US5504875A (en) Nonvolatile memory with a programmable output of selectable width and a method for controlling the nonvolatile memory to switch between different output widths
US20040100823A1 (en) Mode selection in a flash memory device
JPH02113492A (ja) 条件書き込み手段を有するランダム・アクセス・メモリ回路
KR960015578A (ko) 버스트 동작중에 리프레시 동작이 가능한 반도체 기억장치
JP2008500678A (ja) 設定可能なレディ／ビジー制御
JPS62188096A (ja) 半導体記憶装置のリフレツシユ動作タイミング制御回路
JPH0887876A (ja) Ｎａｎｄ形フラッシュメモリｉｃカード
KR940022845A (ko) 반도체 메모리 및 용장 어드레스 기입방법
KR20080099692A (ko) 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및그것의 읽기 방법
EP1761932B1 (en) Dram with half and full density operation
KR20090095955A (ko) 불휘발성 메모리의 공유 구조에서 다이렉트 억세스 기능을제공하는 멀티포트 반도체 메모리 장치 및 그를 채용한멀티 프로세서 시스템
US8131985B2 (en) Semiconductor memory device having processor reset function and reset control method thereof
KR20100032504A (ko) 공유 버스를 갖는 불휘발성 메모리와 멀티포트 반도체 메모리 장치를 채용한 멀티 프로세서 시스템
US5798971A (en) Nonvolatile memory with output mode configuration
JPH03296986A (ja) 半導体記憶装置
JPS5958690A (ja) Ｉｃメモリ
JPH09213092A (ja) 半導体集積回路装置
CN101022036A (zh) 半导体存储器件

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid