DE1269476T1 - Synchroner flash-speicher - Google Patents

Synchroner flash-speicher

Info

Publication number
DE1269476T1
DE1269476T1 DE1269476T DE01924519T DE1269476T1 DE 1269476 T1 DE1269476 T1 DE 1269476T1 DE 1269476 T DE1269476 T DE 1269476T DE 01924519 T DE01924519 T DE 01924519T DE 1269476 T1 DE1269476 T1 DE 1269476T1
Authority
DE
Germany
Prior art keywords
memory device
synchronous
flash memory
terminal
address strobe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE1269476T
Other languages
English (en)
Inventor
F. Roohparvar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/627,682 external-priority patent/US7073014B1/en
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of DE1269476T1 publication Critical patent/DE1269476T1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1615—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using a concurrent pipeline structrure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2281—Timing of a read operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/229—Timing of a write operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/22—Nonvolatile memory in which reading can be carried out from one memory bank or array whilst a word or sector in another bank or array is being erased or programmed simultaneously

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)
  • Read Only Memory (AREA)

Claims (1)

  1. ·"::::' :*:·. Df"MP 1 2 69 4 7ST1
    Ol 924 519.0 - 1 - F
    Micron Technology, Inc. 24. April 2003
    Patentansprüche
    1. Computersystem, enthaltend: .
    eine Speichersteuereinrichtung;
    - einen Hauptspeicherbus, der mit der Speichersteuereinrichtung verbunden ist; und
    eine nichtfluchtige Synchronspeichereinrichtung, die mit dem Hauptspeicherbus verbunden ist.
    2. Computersystem nach Anspruch 1, bei welchem die nichtflüchtige Synchronspeichereinrichtung eine Befehlsschnittstelle hat, welche enthält:
    einen Schreibfreigabeanschluss (WE#) zum Empfangen eines Schreibfreigabesignals;
    - einen Spaltenadress-Strobeanschluss (CAS#) zum Empfangen eines Spaltenadress-Strobesignals;
    einen Reihenadress-Strobeanschluss (RAS#) zum Empfangen eines Reihenadress-Strobesignals; und einen Chip-Auswahlanschluss (CS#) zum Empfangen eines Chip-Auswahlsignals.
    3. Synchrone Flash-Speichervorrichtung, enthaltend: eine Anordnung nichtflüchtiger Speicherzellen; und eine Vielzahl von externen Anschlüssen, enthaltend - eine Vielzahl von bidirektionalen Datenanschlüssen,
    eine Vielzahl von Speicheradressanschlüssen, - einen Takteingabeanschluss,
    einen Schreibfreigabeanschluss,
    einen Spaltenadress-Strobeanschluss, und ■ - einen Reihenadress-Strobeanschluss.
    Ol 924 519.0 - 2 - F
    Micron Technology, Inc. 24. April 2003
    ·■■:'. 4. Synchrone Flash-Speichervorrichtung nach Anspruch 3,
    bei welcher die Vielzahl der externen Anschlüsse ferner ' '■ enthält: ' '
    einen Taktfreigabeanschluss,
    - einen Chip-Auswahlanschluss,'
    eine Vielzahl von Speicherfeldbank-Adressanschlüssen, Leistungsversorgungsanschlusse,
    eine Vielzahl von Datenmaskenanschlüssen, und einen Rückstellanschluss.
    10
    5. Synchrone Flash-Speichervorrichtung nach Anspruch 3, bei welcher die Vielzahl von externen Anschlüssen ferner einen Vccp-Leistungsversorgungsanschluss enthält.
    6. Synchrone Flash-Speichervorrichtung nach Anspruch 3, ferner enthaltend ein Gehäuse, das eine Vielzahl von Kontaktstiften aufweist, die den externen Anschlüssen entsprechen .
    7. Synchrone Flash-Speichervorrichtung nach Anspruch 6, bei welcher die Kontaktstifte physisch in einem Muster angeordnet sind, das mit einem synchronen dynamischen Direktzugriffsspeicher (SDRAM) kompatibel ist.
    8. Synchrone Flash-Speichervorrichtung nach Anspruch 3, ferner enthaltend ein Gehäuse, das eine Vielzahl von leitenden Kontaktstellen hat, die den externen Anschlüssen entsprechen.
    9. Synchrone Flash-Speichervorrichtung nach Anspruch 8, • bei welcher die leitenden Kontaktstellen physisch in einem Muster angeordnet sind, das mit einem synchronen dynamischen Direktzugriffsspeicher (SDRAM) kompatibel ist.
    '!-·", &Ggr;Vi.:. &ht£P 1 2 69 4 7 &dgr; Tl
    Ol 924 519.0 - 3 - F
    Micron Technology, Inc. 24. April 2003
    10. Synchrone Flash-Speichervorrichtung nach Anspruch 9, bei welcher ferner die synchrone Flash-Speichervorrichtung innerhalb der Lesetaktspezifikationswerte für einen SDRAM ' arbeitet.
    11. Synchrone Flash-Speichervorrichtung, enthaltend: eine Anordnung von nichtflüchtigen Speicherzellen; und - ein Gehäuse mit einer Vielzahl von Kontaktstiften, die in einer Weise angeordnet sind, die den Kontaktstiften einer synchronen dynamischen Direktzugriffsspeichervorrichtung entspricht, wobei die Vielzahl von Kontaktstiften der synchronen Flash-Speichervorrichtung einen Rückstellan-Schluss enthält, und ein Vccp-Leistungsversorgungsanschluss einem ersten und einem zweiten verbindungsfreiem Kontaktstift (NC) der synchronen dynamischen Direktzugriffsspeichervorrichtung entspricht.
    12. Synchrone Flash-Speichervorrichtung nach Anspruch 11, bei welcher die Vielzahl von Kontaktstiften enthält: eine Vielzahl von bidirektionalen Datenanschlüssen, eine Vielzahl von Speicheradressanschlüssen, einen Schreibfreigabeanschluss,
    - einen Takteingabeanschluss,
    einen Spaltenadress-Strobeanschluss, einen Reihenadress-Strobeanschluss, und - Leistungsversorgungsanschlusse.
    13. Synchrone Flash-Speichervorrichtung nach Anspruch 12, bei. welcher die Vielzahl von Kontaktstiften ferner enthält: einen Taktfreigabeanschluss,
    einen Chip-Auswahlanschluss,
    .D E./If 1 2 83 478 T1
    Ol 924 519.0 .... - 4 - F
    Micron Technology, Inc. 24. April 2003
    - eine Vielzahl von Speicherfeldbank-Adressanschlüssen, eine Vielzahl von Datenmaskenanschlüssen,
    einen Rückstellanschluss, und
    einen Vccp-Leistungsversorgungsanschluss. 5. ' '
    14. Synchrone Flash-Speichervorrichtung, enthaltend: eine Anordnung von nichtfluchtigen Speicherzellen; und ein Gehäuse mit einer Vielzahl von Lötanschlusspunkten,
    die in einer Weise angeordnet sind, die den Lötanschlusspunkten einer synchronen dynamischen Direktzugriffsspeichervorrichtung entspricht, wobei die Vielzahl von Lötanschlusspunkten der synchronen Flash-Speichervorrichtung einen Rückstellanschluss enthält, und ein Vccp-Leistungsversorgungsanschluss einem ersten und einem zweiten verbindungsfreiem Lötanschlusspunkt (NC) der synchronen dynamischen Direktzugriffsspeichervorrichtung entspricht.
    15. Synchrone Flash-Speichervorrichtung nach Anspruch 14, bei welcher die Vielzahl von Lötanschlusspunkten enthält:
    eine Vielzahl von bidirektionalen Datenanschlüssen, eine Vielzahl von Speicheradressanschlüssen, einen Schreibfreigabeanschluss,
    einen Takteingabeanschluss,
    - einen Spaltenadress-Strobeanschluss, einen Reihenadress-Strobeanschluss, und
    - Leistungsversorgungsanschlüsse.
    ~ ;16; Synchrone Flash-Speichervorrichtung nach Anspruch 15, bei welcher die Vielzahl von Kontaktstiften ferner enthält: - ■■- einen Taktfreigabeanschluss,
    einen Chip-Auswahlanschluss,
    eine Vielzahl von Speicherfeldbank-Adressanschlüssen,
    Ol 924 519.0 - 5 - F
    Micron Technology, Inc. 24. April 2003
    eine Vielzahl von Datenmaskenanschlüssen, ' r :- einen Rückstellanschluss, und
    einen Vccp-Leistungsversorgungsanschluss.
    17. Synchrone Flash-Speichervorrichtung mit einer Schnittstelle, enthaltend: ■ .
    einen Takteingabeanschluss (CLK) zum Empfangen eines Taktsignals;
    einen Schreibfreigabeanschluss (WE#) zum Empfangen eines Schreibfreigabesignals;
    einen Spaltenadress-Strobeanschluss (CAS#) zum Empfangen eines Spaltenadress-Strobesignals;
    einen Reihenadress-Strobeanschluss (RAS#) zum Empfangen eines Reihenadress-Strobesignals;
    - einen Chip-Auswahlanschluss (CS#) zum Empfangen eines Chip-Auswahlsignals;
    einen Rückstellanschluss (RP#) zum Empfangen eines Rückstellsignals; und
    einen Vccp-Leistungsversorgungsanschluss zum Empfangen eines erhöhten Leistungsversorgungssignals.
    18. Synchrone Flash-Speichervorrichtung nach Anspruch 17, bei welcher die Schnittstelle ferner enthält:
    eine Vielzahl von bidirektionalen Datenanschlüssen (DQ); - eine Vielzahl von Speicheradressanschlüssen;
    - einen Taktfreigabeanschluss (CKE);
    - eine Vielzahl von Speicherfeldbank-Adressanschlüssen ' (BA#);
    Leistungsversorgungsanschlüsse (Vcc und Vss); und - eine Vielzahl von Datenmaskenanschlüssen (DQM).
    *k »rt»
    Ol 924 519.0 - 6 - F-64.5
    Micron Technology, Inc. 24. April 2003
    19. Synchrone Flash-Speichervorrichtung nach Anspruch 18, ferner enthaltend ein Gehäuse, das eine Vielzahl von Kontaktstiften hat, die den Anschlüssen der Befehlsschnittstelle entsprechen.
    20. Synchrone Flash-Speichervorrichtung nach Anspruch 19, bei welcher die Kontaktstifte physisch in einem Muster angeordnet sind, das mit einem synchronen dynamischen Direktzugriffsspeicher (SDRAM) kompatibel ist.
    21. Synchrone Flash-Speichervorrichtung nach Anspruch 18, ferner enthaltend ein Gehäuse, das eine Vielzahl von leitenden Kontaktstellen hat, die den Anschlüssen der Befehlsschnittstelle entsprechen.
    22. Synchrone Flash-Speichervorrichtung nach Anspruch 21, bei welcher die leitenden Kontaktstellen physisch in einem Muster angeordnet sind, das mit einem synchronen dynamischen Direktzugriffsspeicher (SDRAM) kompatibel ist.
    23. Computersystem, enthaltend:
    eine Speichersteuereinrichtung,·
    einen Hauptspeicherbus, der mit der Speichersteuereinrichtung verbunden ist; und
    - eine synchrone nichtflüchtige Flash-Speichervorrichtung, die mit dem Hauptspeicherbus verbunden ist, wobei die synchrone nichtflüchtige Flash-Speichervorrichtung eine Befehlsschnittstelle hat, welche enthält:
    einen Schreibfreigabeanschluss (WE#) zum Empfangen eines Schreibfreigabesignals;
    - einen Spaltenadress-Strobeanschluss (CAS#) zum Empfangen eines Spaltenadress-Strobesignals;
    einen Reihenadress-Strobeanschluss (RAS#) zum Empfangen
    Ol 924 519.0 . - 7 - F
    Micron Technology, Inc. 24. April 2003
    eines Reihenadress-Strobesignals; und
    ;;.-,- einen Chip-Auswahlanschluss (CS#) zum Empfangen eines Chip-Auswahlsignals.
    24. Computersystem nach Anspruch 23, bei welchem die syn- "' chrone nichtflüchtige Flash-Speichervorrichtung ein Gehäuse enthält, das eine Vielzahl von Kontaktstiften aufweist, die in einer Weise angeordnet sind, die den Kontaktstiften einer synchronen dynamischen Direktzugriffsspeichervorrichtung entspricht, wobei die Vielzahl von Kontaktstiften der synchronen Flash-Speichervorrichtung einen Rückstellanschluss enthält, und ein Vccp-Leistungsversorgungsanschluss einem ersten und einem zweiten verbindungsfreiem Kontaktstift (NC) der synchronen dynamischen Direktzugriffsspeichervorrichtung entspricht.
    25. Computersystem nach Anspruch 23, bei welchem die synchrone nichtflüchtige Flash-Speichervorrichtung ein Gehäuse enthält, das eine Vielzahl von Lötanschlusspunkten aufweist, die in einer Weise angeordnet sind, die den Lötanschlusspunkten einer synchronen dynamischen Direktzugriffsspeichervorrichtung entspricht, wobei die Vielzahl von Lötanschlusspunkten der synchronen Flash-Speichervorrichtung einen Rückstellanschluss enthält, und ein Vccp-Leistungsversorgungsanschluss einem ersten und einem zweiten verbindungsfreiem Lötanschlusspunkt (NC) der synchronen dynamischen Direktzugriffsspeichervorrichtung entspricht.
    "26. Computersystem nach Anspruch 23, bei welchem die syn-'30 chrone nichtflüchtige Flash-Speichervorrichtung eine Vielzahl von externen Anschlüssen enthält, welche enthalten: - eine Vielzahl von bidirektionalen Datenanschlüssen, eine Vielzahl von Speicheradressanschlüssen,
    519.0 * - 8 - « » · 24. F 645 Technology, ·# e· April 2003 Ol 924 Inc. Micron
    einen Takte ing abeanschlus steinen Taktfreigabeanschluss; eine Vielzahl von Speicherfeldbank-Adressanschlüssen; Leistungsversorgungsanschlüsse; ~ -1·"1 eine Vielzahl von Datenmaskenanschlüssen; einen Rückstellanschluss; und einen Vccp-Leistungsversorgungsanschluss.
DE1269476T 2000-03-30 2001-03-30 Synchroner flash-speicher Pending DE1269476T1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US19350600P 2000-03-30 2000-03-30
US09/627,682 US7073014B1 (en) 2000-07-28 2000-07-28 Synchronous non-volatile memory system
PCT/US2001/010372 WO2001075897A2 (en) 2000-03-30 2001-03-30 Synchronous flash memory

Publications (1)

Publication Number Publication Date
DE1269476T1 true DE1269476T1 (de) 2003-09-18

Family

ID=26889067

Family Applications (2)

Application Number Title Priority Date Filing Date
DE60139766T Expired - Lifetime DE60139766D1 (de) 2000-03-30 2001-03-30 Synchroner flash-speicher
DE1269476T Pending DE1269476T1 (de) 2000-03-30 2001-03-30 Synchroner flash-speicher

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE60139766T Expired - Lifetime DE60139766D1 (de) 2000-03-30 2001-03-30 Synchroner flash-speicher

Country Status (7)

Country Link
EP (1) EP1269476B1 (de)
JP (1) JP3822495B2 (de)
KR (1) KR100499292B1 (de)
AT (1) ATE441927T1 (de)
AU (1) AU2001251168A1 (de)
DE (2) DE60139766D1 (de)
WO (1) WO2001075897A2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6625081B2 (en) 2001-08-13 2003-09-23 Micron Technology, Inc. Synchronous flash memory with virtual segment architecture
US11450395B2 (en) 2021-02-12 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory circuit and method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696917A (en) * 1994-06-03 1997-12-09 Intel Corporation Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory
KR960039006A (ko) * 1995-04-26 1996-11-21 김광호 디램버스에 접속가능한 불휘발성 반도체 메모리장치
EP0929075B1 (de) * 1996-09-26 2003-08-20 Mitsubishi Denki Kabushiki Kaisha Synchron-halbleiterspeichervorrichtung
KR100274591B1 (ko) * 1997-07-29 2001-01-15 윤종용 동기형 버스트 매스크 롬 및 그것의 데이터 독출 방법
KR100285063B1 (ko) * 1998-08-13 2001-03-15 윤종용 동기형 램 장치와 시스템 버스를 공유하는 동기형 플래시 메모리 장치의 소거 및 쓰기 방법

Also Published As

Publication number Publication date
WO2001075897A3 (en) 2002-05-30
WO2001075897A2 (en) 2001-10-11
KR20030014377A (ko) 2003-02-17
EP1269476A2 (de) 2003-01-02
JP3822495B2 (ja) 2006-09-20
DE60139766D1 (de) 2009-10-15
EP1269476B1 (de) 2009-09-02
KR100499292B1 (ko) 2005-07-07
JP2003529884A (ja) 2003-10-07
AU2001251168A1 (en) 2001-10-15
ATE441927T1 (de) 2009-09-15

Similar Documents

Publication Publication Date Title
US11211105B2 (en) Memory device comprising programmable command-and-address and/or data interfaces
KR960026780A (ko) 단일/이중 인-라인 메모리 모듈에 패키징되는 동기식 메모리 및 제조 방법
US5703826A (en) Video random access memory chip configured to transfer data in response to an internal write signal
US9257151B2 (en) Printed-circuit board supporting memory systems with multiple data-bus configurations
US10020028B2 (en) Data processing device
US7466160B2 (en) Shared memory bus architecture for system with processor and memory units
US6078515A (en) Memory system with multiple addressing and control busses
US7309999B2 (en) Electronic device having an interface supported testing mode
US7259582B2 (en) Bonding pads for testing of a semiconductor device
US5566122A (en) Memory array using selective device activation
DE10317130A1 (de) An eine Mehrzahl von Gehäusearten angepasste Halbleiterschaltungsvorrichtung
ATE283515T1 (de) Speichererweiterungsmodul mit einer vielzahl von speicherbanken und einer banksteuerungschaltung
KR20110052133A (ko) 반도체 장치
DE10111998A1 (de) Schaltungsmodul
CN116259343A (zh) 存储字线的激活次数的存储器设备
JP2003051545A (ja) 半導体メモリチップとそれを用いた半導体メモリ装置
DE1269476T1 (de) Synchroner flash-speicher
US20040201968A1 (en) Multi-bank memory module
US11984428B2 (en) Apparatuses and methods for coupling a plurality of semiconductor devices
EP1065752A1 (de) Doppelschlitz-DIMM-buchse mit rechtwinkliger Orientierung
US20230215493A1 (en) Cross dram dimm sub-channel pairing
KR200195300Y1 (ko) 고체상태의 디스크모듈
KR20000008345A (ko) 선택단자를 갖는 모듈기판
JPH0612614B2 (ja) 半導体集積回路