JP2003015928A - フラッシュメモリのデータ格納装置及びそれに用いるデータ格納方法 - Google Patents
フラッシュメモリのデータ格納装置及びそれに用いるデータ格納方法Info
- Publication number
- JP2003015928A JP2003015928A JP2001202851A JP2001202851A JP2003015928A JP 2003015928 A JP2003015928 A JP 2003015928A JP 2001202851 A JP2001202851 A JP 2001202851A JP 2001202851 A JP2001202851 A JP 2001202851A JP 2003015928 A JP2003015928 A JP 2003015928A
- Authority
- JP
- Japan
- Prior art keywords
- data
- flash memory
- data storage
- page
- logical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【課題】 フラッシュメモリの使用効率やアクセス性能
の悪化を防止可能なフラッシュメモリのデータ格納装置
を提供する。 【解決手段】 ＦＡＴファイルシステム部１１はアプリ
ケーションプログラム部１０からの読み書き要求をセク
タ単位に切り上げて、論実変換制御部１２経由でフラッ
シュメモリ３にアクセスする。論実変換制御部１２はセ
クタ単位の書込みデータをページ単位に細分化し、ペー
ジ毎に有効データか、無効データかを判定して対応処理
を行う。フラッシュメモリ制御部１３は一定周期、空き
キャッシュページ枯渇時またはＦＡＴファイルシステム
部１１からのデータ同期要求を契機に、フラッシュメモ
リ３へのキャッシュデータの書出しを行う。
の悪化を防止可能なフラッシュメモリのデータ格納装置
を提供する。 【解決手段】 ＦＡＴファイルシステム部１１はアプリ
ケーションプログラム部１０からの読み書き要求をセク
タ単位に切り上げて、論実変換制御部１２経由でフラッ
シュメモリ３にアクセスする。論実変換制御部１２はセ
クタ単位の書込みデータをページ単位に細分化し、ペー
ジ毎に有効データか、無効データかを判定して対応処理
を行う。フラッシュメモリ制御部１３は一定周期、空き
キャッシュページ枯渇時またはＦＡＴファイルシステム
部１１からのデータ同期要求を契機に、フラッシュメモ
リ３へのキャッシュデータの書出しを行う。
Description
【０００１】
【発明の属する技術分野】本発明はフラッシュメモリの
データ格納装置及びそれに用いるデータ格納方法に関
し、特にファイルシステムに対して実体より大きい仮想
セクタの読み書き機能を提供可能なフラッシュメモリの
データ格納方法に関する。
データ格納装置及びそれに用いるデータ格納方法に関
し、特にファイルシステムに対して実体より大きい仮想
セクタの読み書き機能を提供可能なフラッシュメモリの
データ格納方法に関する。
【０００２】
【従来の技術】近年、携帯電話端末の普及に伴って、携
帯電話端末における電話帳や受信メール等の不揮発性デ
ータは、種類／サイズ／件数共に多様化し、拡大してい
る。不揮発性データは電源バックアップが不要で、比較
的安価なフラッシュメモリに格納する方法が一般的であ
る。
帯電話端末における電話帳や受信メール等の不揮発性デ
ータは、種類／サイズ／件数共に多様化し、拡大してい
る。不揮発性データは電源バックアップが不要で、比較
的安価なフラッシュメモリに格納する方法が一般的であ
る。
【０００３】不揮発性データをフラッシュメモリに格納
する方法としては、フラッシュメモリを複数の消去単位
ブロックに分割し、格納データサイズに合わせて各ブロ
ックをさらに小さく区切って追記型書込みを行う方法が
広く用いられている。この時、携帯電話端末における電
話帳や受信メール等のデータ実体の格納位置は移動する
が、識別番号や登録順序が保持されるように、一種のア
ドレス変換テーブルを用いて制御することが多い。
する方法としては、フラッシュメモリを複数の消去単位
ブロックに分割し、格納データサイズに合わせて各ブロ
ックをさらに小さく区切って追記型書込みを行う方法が
広く用いられている。この時、携帯電話端末における電
話帳や受信メール等のデータ実体の格納位置は移動する
が、識別番号や登録順序が保持されるように、一種のア
ドレス変換テーブルを用いて制御することが多い。
【０００４】一方、多様なデータを分類して格納する方
法としては、ＦＡＴ（Ｆｉｌｅ Ａｌｌｏｃａｔｉｏｎ
Ｔａｂｌｅ）と呼ばれるファイルシステムが広く使わ
れている。ＦＡＴファイルシステムのデータをフラッシ
ュメモリに格納する技術としては、例えば、特開２００
０−１８１７８４号公報に記載の技術がある。この技術
について図１０を参照して説明する。
法としては、ＦＡＴ（Ｆｉｌｅ Ａｌｌｏｃａｔｉｏｎ
Ｔａｂｌｅ）と呼ばれるファイルシステムが広く使わ
れている。ＦＡＴファイルシステムのデータをフラッシ
ュメモリに格納する技術としては、例えば、特開２００
０−１８１７８４号公報に記載の技術がある。この技術
について図１０を参照して説明する。
【０００５】この技術ではフラッシュメモリカード１１
０を、メモリブロックサイズが１セクタであるフラッシ
ュメモリチップ１３０と、メモリブロックサイズが４セ
クタであるフラッシュメモリチップ１４０と、コントロ
ーラ１７０と、マイクロプロセッサ１８０と、バッファ
メモリ１９０とから構成し、ホスト処理装置２１０に接
続収納している。
０を、メモリブロックサイズが１セクタであるフラッシ
ュメモリチップ１３０と、メモリブロックサイズが４セ
クタであるフラッシュメモリチップ１４０と、コントロ
ーラ１７０と、マイクロプロセッサ１８０と、バッファ
メモリ１９０とから構成し、ホスト処理装置２１０に接
続収納している。
【０００６】ホスト処理装置２１０から指示される書込
みのデータサイズが１セクタサイズに等しい場合、その
書込みデータをメモリブロックサイズが１セクタである
フラッシュメモリチップ１３０に格納する。ホスト処理
装置２１０から指示される書込みのデータサイズが１セ
クタサイズ以外の場合、その書込みデータを、メモリブ
ロックサイズが４セクタであるフラッシュメモリチップ
１４０に格納する。
みのデータサイズが１セクタサイズに等しい場合、その
書込みデータをメモリブロックサイズが１セクタである
フラッシュメモリチップ１３０に格納する。ホスト処理
装置２１０から指示される書込みのデータサイズが１セ
クタサイズ以外の場合、その書込みデータを、メモリブ
ロックサイズが４セクタであるフラッシュメモリチップ
１４０に格納する。
【０００７】これによって、特定サイズのデータ書込み
が頻繁に起こる場合に、特定のメモリブロックの劣化に
よって、フラッシュメモリチップ全体の寿命が短くなる
のを防止し、書換えが頻繁に起こる特定サイズのデータ
書換え動作を高速化することができる。
が頻繁に起こる場合に、特定のメモリブロックの劣化に
よって、フラッシュメモリチップ全体の寿命が短くなる
のを防止し、書換えが頻繁に起こる特定サイズのデータ
書換え動作を高速化することができる。
【０００８】
【発明が解決しようとする課題】上述した従来のフラッ
シュメモリのデータ格納方法では、ＦＡＴファイルシス
テムがデータをアクセスする場合、ハードディスクのデ
ータ管理単位であるセクタ（５１２バイト）単位に行う
ため、従来の方法ではセクタサイズより小さいデータ、
例えば携帯電話端末に特徴的な１００バイト程度の短い
メールを格納する場合、セクタの後半４００バイト以上
の領域が無駄になるため、フラッシュメモリの使用効率
が悪いという問題がある。
シュメモリのデータ格納方法では、ＦＡＴファイルシス
テムがデータをアクセスする場合、ハードディスクのデ
ータ管理単位であるセクタ（５１２バイト）単位に行う
ため、従来の方法ではセクタサイズより小さいデータ、
例えば携帯電話端末に特徴的な１００バイト程度の短い
メールを格納する場合、セクタの後半４００バイト以上
の領域が無駄になるため、フラッシュメモリの使用効率
が悪いという問題がある。
【０００９】また、従来の方法ではセクタサイズより小
さいデータでもセクタ単位に読み書きするので、セクタ
後半の余計な領域についてもフラッシュメモリとの間で
読み書きが発生することに加えて、結果的にフラッシュ
メモリのブロック消去回数が増大してしまうため、フラ
ッシュメモリへのアクセス性能が悪いという問題があ
る。
さいデータでもセクタ単位に読み書きするので、セクタ
後半の余計な領域についてもフラッシュメモリとの間で
読み書きが発生することに加えて、結果的にフラッシュ
メモリのブロック消去回数が増大してしまうため、フラ
ッシュメモリへのアクセス性能が悪いという問題があ
る。
【００１０】そこで、本発明の目的は上記の問題点を解
消し、フラッシュメモリの使用効率やアクセス性能の悪
化を防止することができるフラッシュメモリのデータ格
納装置及びそれに用いるデータ格納方法を提供すること
にある。
消し、フラッシュメモリの使用効率やアクセス性能の悪
化を防止することができるフラッシュメモリのデータ格
納装置及びそれに用いるデータ格納方法を提供すること
にある。
【００１１】
【課題を解決するための手段】本発明によるフラッシュ
メモリのデータ格納装置は、携帯端末で用いられる不揮
発データを記録するフラッシュメモリのデータ格納装置
であって、前記フラッシュメモリに対する読み書き要求
を複数のページからなるセクタ単位に切り上げて前記フ
ラッシュメモリへのアクセスを行うファイルシステム手
段と、前記セクタ単位の書込みデータをページ単位に細
分化しかつページ毎に有効無効を判定する論実変換制御
手段とを備え、前記無効と判定された書込みデータに前
記フラッシュメモリのデータ格納域を割り当てないよう
にしている。
メモリのデータ格納装置は、携帯端末で用いられる不揮
発データを記録するフラッシュメモリのデータ格納装置
であって、前記フラッシュメモリに対する読み書き要求
を複数のページからなるセクタ単位に切り上げて前記フ
ラッシュメモリへのアクセスを行うファイルシステム手
段と、前記セクタ単位の書込みデータをページ単位に細
分化しかつページ毎に有効無効を判定する論実変換制御
手段とを備え、前記無効と判定された書込みデータに前
記フラッシュメモリのデータ格納域を割り当てないよう
にしている。
【００１２】本発明によるデータ格納方法は、携帯端末
で用いられる不揮発データを記録するフラッシュメモリ
において、前記フラッシュメモリに対する読み書き要求
を複数のページからなるセクタ単位に切り上げて前記フ
ラッシュメモリへのアクセスを行うステップと、そのセ
クタ単位の書込みデータをページ単位に細分化しかつペ
ージ毎に有効無効を判定するステップとを備え、前記無
効と判定された書込みデータに前記フラッシュメモリの
データ格納域を割り当てないようにしている。
で用いられる不揮発データを記録するフラッシュメモリ
において、前記フラッシュメモリに対する読み書き要求
を複数のページからなるセクタ単位に切り上げて前記フ
ラッシュメモリへのアクセスを行うステップと、そのセ
クタ単位の書込みデータをページ単位に細分化しかつペ
ージ毎に有効無効を判定するステップとを備え、前記無
効と判定された書込みデータに前記フラッシュメモリの
データ格納域を割り当てないようにしている。
【００１３】すなわち、本発明の第１のフラッシュメモ
リのデータ格納方法は、ＣＰＵ（中央演算処理装置）
と、ＣＰＵに接続するＲＡＭ（揮発型のランダムアクセ
スメモリ）と、ＣＰＵに接続するフラッシュメモリを備
えた携帯電話端末で、ＣＰＵで動作するアプリケーショ
ンプログラムの指示で不揮発データを記録するフラッシ
ュメモリのデータ格納方法において、ＲＡＭ上の論実ア
ドレス変換テーブルを参照して不揮発データの読み書き
を制御する論実変換制御部と、ＲＡＭ上のキャッシュデ
ータ記憶部を参照してフラッシュメモリへの書込みやフ
ラッシュメモリのブロック消去をするフラッシュメモリ
制御部とをＣＰＵに備え、ＣＰＵのＦＡＴファイルシス
テム制御部から受取った不揮発データを調べて全ての値
が０の無効データ領域には実際のキャッシュデータ記憶
部や実データ記憶部のデータ格納域を割り当てないよう
に動作している。
リのデータ格納方法は、ＣＰＵ（中央演算処理装置）
と、ＣＰＵに接続するＲＡＭ（揮発型のランダムアクセ
スメモリ）と、ＣＰＵに接続するフラッシュメモリを備
えた携帯電話端末で、ＣＰＵで動作するアプリケーショ
ンプログラムの指示で不揮発データを記録するフラッシ
ュメモリのデータ格納方法において、ＲＡＭ上の論実ア
ドレス変換テーブルを参照して不揮発データの読み書き
を制御する論実変換制御部と、ＲＡＭ上のキャッシュデ
ータ記憶部を参照してフラッシュメモリへの書込みやフ
ラッシュメモリのブロック消去をするフラッシュメモリ
制御部とをＣＰＵに備え、ＣＰＵのＦＡＴファイルシス
テム制御部から受取った不揮発データを調べて全ての値
が０の無効データ領域には実際のキャッシュデータ記憶
部や実データ記憶部のデータ格納域を割り当てないよう
に動作している。
【００１４】本発明の第２のフラッシュメモリのデータ
格納方法は、上記の構成のほかに、繰返しデータ検出処
理を含む論実変換制御部をＣＰＵに備え、不揮発データ
を調べて同じパターンが繰返す領域には実際のキャッシ
ュデータ記憶部や実データ記憶部のデータ格納域を割り
当てないように動作している。
格納方法は、上記の構成のほかに、繰返しデータ検出処
理を含む論実変換制御部をＣＰＵに備え、不揮発データ
を調べて同じパターンが繰返す領域には実際のキャッシ
ュデータ記憶部や実データ記憶部のデータ格納域を割り
当てないように動作している。
【００１５】上記のように、ＦＡＴファイルシステムが
データをアクセスする場合にハードディスクのデータ管
理単位であるセクタ（５１２バイト）単位に行い、セク
タをページに分割してセクタ後半に無効データがある場
合に実際のページを割付けない制御を行うことで、フラ
ッシュメモリの使用効率の悪化が防止可能となる。
データをアクセスする場合にハードディスクのデータ管
理単位であるセクタ（５１２バイト）単位に行い、セク
タをページに分割してセクタ後半に無効データがある場
合に実際のページを割付けない制御を行うことで、フラ
ッシュメモリの使用効率の悪化が防止可能となる。
【００１６】また、無効データの余計な領域について、
フラッシュメモリとの間で読み書きが不要になることに
加えて、結果的にフラッシュメモリのブロック消去回数
の増大を抑止することが可能となるので、フラッシュメ
モリへのアクセス性能の悪化が防止可能となる。
フラッシュメモリとの間で読み書きが不要になることに
加えて、結果的にフラッシュメモリのブロック消去回数
の増大を抑止することが可能となるので、フラッシュメ
モリへのアクセス性能の悪化が防止可能となる。
【００１７】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。図１は本発明の一実施例による
フラッシュメモリのデータ格納装置の構成を示すブロッ
ク図である。図１において、本発明の一実施例によるデ
ータ格納装置はプログラム制御によって動作するＣＰＵ
（中央処理装置）１と、ＲＡＭ（ランダムアクセスメモ
リ）２と、フラッシュメモリ３とから構成されている。
面を参照して説明する。図１は本発明の一実施例による
フラッシュメモリのデータ格納装置の構成を示すブロッ
ク図である。図１において、本発明の一実施例によるデ
ータ格納装置はプログラム制御によって動作するＣＰＵ
（中央処理装置）１と、ＲＡＭ（ランダムアクセスメモ
リ）２と、フラッシュメモリ３とから構成されている。
【００１８】ＣＰＵ１はアプリケーションプログラム部
１０と、ＦＡＴ（Ｆｉｌｅ Ａｌｌｏｃａｔｉｏｎ Ｔ
ａｂｌｅ）ファイルシステム部１１と、論実変換制御部
１２と、フラッシュメモリ制御部１３とから構成されて
いる。ＲＡＭ２は書込みデータを一時記憶するキャッシ
ュデータ記憶部２０と、論理アドレスと実アドレスとを
変換するための論実アドレス変換テーブル２１とからな
り、フラッシュメモリ３は実データ記憶部３０と、管理
情報記憶部３１とからなる。
１０と、ＦＡＴ（Ｆｉｌｅ Ａｌｌｏｃａｔｉｏｎ Ｔ
ａｂｌｅ）ファイルシステム部１１と、論実変換制御部
１２と、フラッシュメモリ制御部１３とから構成されて
いる。ＲＡＭ２は書込みデータを一時記憶するキャッシ
ュデータ記憶部２０と、論理アドレスと実アドレスとを
変換するための論実アドレス変換テーブル２１とからな
り、フラッシュメモリ３は実データ記憶部３０と、管理
情報記憶部３１とからなる。
【００１９】ＣＰＵ１はＲＡＭ２及びフラッシュメモリ
３と接続されており、ＣＰＵ１のＦＡＴファイルシステ
ム部１１はアプリケーションプログラム部１０からの読
み書き要求をセクタ単位に切り上げて、論実変換制御部
１２経由でフラッシュメモリ３にアクセスする。
３と接続されており、ＣＰＵ１のＦＡＴファイルシステ
ム部１１はアプリケーションプログラム部１０からの読
み書き要求をセクタ単位に切り上げて、論実変換制御部
１２経由でフラッシュメモリ３にアクセスする。
【００２０】論実変換制御部１２は論実アドレス変換テ
ーブル２１を参照して論理アドレスと実アドレスとを変
換するとともに、セクタ単位の書込みデータをページ単
位に細分化し、ページ毎に有効データか、無効データ
（全ての値が０）かを判定して対応処理を行う。フラッ
シュメモリ制御部１３は一定周期、空きキャッシュペー
ジ枯渇時またはＦＡＴファイルシステム部１１からのデ
ータ同期要求を契機に、フラッシュメモリ３へのキャッ
シュデータの書出しを行う。
ーブル２１を参照して論理アドレスと実アドレスとを変
換するとともに、セクタ単位の書込みデータをページ単
位に細分化し、ページ毎に有効データか、無効データ
（全ての値が０）かを判定して対応処理を行う。フラッ
シュメモリ制御部１３は一定周期、空きキャッシュペー
ジ枯渇時またはＦＡＴファイルシステム部１１からのデ
ータ同期要求を契機に、フラッシュメモリ３へのキャッ
シュデータの書出しを行う。
【００２１】図２は本発明の一実施例によるフラッシュ
メモリのデータ格納装置の動作を示すタイミングチャー
トであり、図３〜図５は図１のＦＡＴファイルシステム
部１１及び論実変換制御部１２の動作を示すフローチャ
ートである。これら図１〜図５を参照して本実施例の全
体の動作について説明する。
メモリのデータ格納装置の動作を示すタイミングチャー
トであり、図３〜図５は図１のＦＡＴファイルシステム
部１１及び論実変換制御部１２の動作を示すフローチャ
ートである。これら図１〜図５を参照して本実施例の全
体の動作について説明する。
【００２２】まず、ＣＰＵ１のＦＡＴファイルシステム
部１１はアプリケーションプログラム部１０から受取っ
た書込み用の不揮発データをセクタ単位に切り上げて
（図３ステップＳ１，Ｓ２）、論実変換制御部１２経由
でフラッシュメモリ３への書込み要求を行う（図３ステ
ップＳ３）。
部１１はアプリケーションプログラム部１０から受取っ
た書込み用の不揮発データをセクタ単位に切り上げて
（図３ステップＳ１，Ｓ２）、論実変換制御部１２経由
でフラッシュメモリ３への書込み要求を行う（図３ステ
ップＳ３）。
【００２３】論実変換制御部１２はセクタ単位の書込み
データをページ単位に細分化し（図３ステップＳ４）、
ページ毎に有効データか、無効データ（全ての値が０）
かを判定する（図３ステップＳ５）。論実変換制御部１
２は有効データの場合に（図３ステップＳ６）、キャッ
シュデータ記憶部２０から空きキャッシュページを選び
出し、そのページに有効データを書込んだ後（図３ステ
ップＳ７）、論実アドレス変換テーブル２１の該当個所
に該キャッシュページ番号を登録する（図３ステップＳ
８）。
データをページ単位に細分化し（図３ステップＳ４）、
ページ毎に有効データか、無効データ（全ての値が０）
かを判定する（図３ステップＳ５）。論実変換制御部１
２は有効データの場合に（図３ステップＳ６）、キャッ
シュデータ記憶部２０から空きキャッシュページを選び
出し、そのページに有効データを書込んだ後（図３ステ
ップＳ７）、論実アドレス変換テーブル２１の該当個所
に該キャッシュページ番号を登録する（図３ステップＳ
８）。
【００２４】論実変換制御部１２は無効データの場合に
（図３ステップＳ６）、論実アドレス変換テーブル２１
の該当個所を０クリアすることで（図３ステップＳ１
１）、そのページの全ての値が０であることを表示す
る。尚、論実アドレス変換テーブル２１の該当個所に既
に実データ記憶部３０の実ページ番号が登録済みの時に
は（図３ステップＳ９）、管理情報記憶部３１の該当す
る実ページ管理エントリに破棄表示を行った後に（図３
ステップＳ１０）、論実アドレス変換テーブル２１の該
当個所を変更するものとする（図３ステップＳ１１）。
（図３ステップＳ６）、論実アドレス変換テーブル２１
の該当個所を０クリアすることで（図３ステップＳ１
１）、そのページの全ての値が０であることを表示す
る。尚、論実アドレス変換テーブル２１の該当個所に既
に実データ記憶部３０の実ページ番号が登録済みの時に
は（図３ステップＳ９）、管理情報記憶部３１の該当す
る実ページ管理エントリに破棄表示を行った後に（図３
ステップＳ１０）、論実アドレス変換テーブル２１の該
当個所を変更するものとする（図３ステップＳ１１）。
【００２５】論実変換制御部１２は、一定周期、空きキ
ャッシュページ枯渇時またはＦＡＴファイルシステム部
１１からのデータ同期要求を契機に（図４ステップＳ１
３）、フラッシュメモリ制御部１３に対してフラッシュ
メモリ３の実データ記憶部３０へのキャッシュデータ書
出しを指示する（図４ステップＳ１４）。
ャッシュページ枯渇時またはＦＡＴファイルシステム部
１１からのデータ同期要求を契機に（図４ステップＳ１
３）、フラッシュメモリ制御部１３に対してフラッシュ
メモリ３の実データ記憶部３０へのキャッシュデータ書
出しを指示する（図４ステップＳ１４）。
【００２６】フラッシュメモリ制御部１３は実データ記
憶部３０から空き状態の実ページを選び出し、そのペー
ジにキャッシュページの有効データを書込んだ後、管理
情報記憶部３１の該当する実ページ管理エントリに論理
ページ番号を書込み、キャッシュページを空き状態に戻
し、論実アドレス変換テーブル２１の該当個所に該実ペ
ージ番号を登録する。
憶部３０から空き状態の実ページを選び出し、そのペー
ジにキャッシュページの有効データを書込んだ後、管理
情報記憶部３１の該当する実ページ管理エントリに論理
ページ番号を書込み、キャッシュページを空き状態に戻
し、論実アドレス変換テーブル２１の該当個所に該実ペ
ージ番号を登録する。
【００２７】アプリケーションプログラム部１０から読
出し要求があった場合（図５ステップＳ１５）、ＦＡＴ
ファイルシステム部１１はセクタ単位で論実変換制御部
１２に読出し要求を行う（図５ステップＳ１６）。論実
変換制御部１２はセクタ単位の読出し要求をページ単位
に細分化し（図５ステップＳ１７）、ページ毎に論実ア
ドレス変換テーブル２１を参照して（図５ステップＳ１
８）、実データ記憶部３０またはキャッシュデータ記憶
部２０のページ番号が登録されている場合に（図５ステ
ップＳ１９）、該当するページの値を転記する（図５ス
テップＳ２０）。また、論実変換制御部１２は何も登録
されていない場合に（図５ステップＳ１９）、読出し域
の該当するページ領域を０クリアする（図５ステップＳ
２１）。
出し要求があった場合（図５ステップＳ１５）、ＦＡＴ
ファイルシステム部１１はセクタ単位で論実変換制御部
１２に読出し要求を行う（図５ステップＳ１６）。論実
変換制御部１２はセクタ単位の読出し要求をページ単位
に細分化し（図５ステップＳ１７）、ページ毎に論実ア
ドレス変換テーブル２１を参照して（図５ステップＳ１
８）、実データ記憶部３０またはキャッシュデータ記憶
部２０のページ番号が登録されている場合に（図５ステ
ップＳ１９）、該当するページの値を転記する（図５ス
テップＳ２０）。また、論実変換制御部１２は何も登録
されていない場合に（図５ステップＳ１９）、読出し域
の該当するページ領域を０クリアする（図５ステップＳ
２１）。
【００２８】本実施例では書込み要求受付時に、セクタ
単位の書込みデータをページ単位に細分化し、無効デー
タ（全ての値が０）のフラッシュメモリ３への書込みを
防止しているので、無駄な書込みによる性能劣化やメモ
リ消費を防止することができる。
単位の書込みデータをページ単位に細分化し、無効デー
タ（全ての値が０）のフラッシュメモリ３への書込みを
防止しているので、無駄な書込みによる性能劣化やメモ
リ消費を防止することができる。
【００２９】また、本実施例では読み書き両方の要求に
対して論実変換制御部１２が論理セクタと論理ページと
の変換を自動的に行っているため、ＦＡＴファイルシス
テム部１１は無駄なデータの破棄を意識することなく、
一律セクタ単位でアクセスすることができる。
対して論実変換制御部１２が論理セクタと論理ページと
の変換を自動的に行っているため、ＦＡＴファイルシス
テム部１１は無駄なデータの破棄を意識することなく、
一律セクタ単位でアクセスすることができる。
【００３０】図２に示すように、１セクタを４ページに
分割し、論理セクタ番号［１０］のデータ更新及び論理
セクタ番号［１１］のデータ読出しを行った場合、本実
施例は次のように動作する。
分割し、論理セクタ番号［１０］のデータ更新及び論理
セクタ番号［１１］のデータ読出しを行った場合、本実
施例は次のように動作する。
【００３１】まず、論理セクタ番号［１０］の元の値
は、図２に示すように、データｔ、データＴに無効デー
タが２ページ続いているものとする。この時、論実アド
レス変換テーブル２１の論理セクタ番号［１０］に対応
する値は先頭から順にデータｔ対応の実ページ番号「０
７００ｘ」、データＴの実ページ番号「０７０１ｘ」、
無効データを表す「００００ｘ」、無効データを表す
「００００ｘ」となる。
は、図２に示すように、データｔ、データＴに無効デー
タが２ページ続いているものとする。この時、論実アド
レス変換テーブル２１の論理セクタ番号［１０］に対応
する値は先頭から順にデータｔ対応の実ページ番号「０
７００ｘ」、データＴの実ページ番号「０７０１ｘ」、
無効データを表す「００００ｘ」、無効データを表す
「００００ｘ」となる。
【００３２】ここで、論実変換制御部１２が先頭１ペー
ジだけに有効データが入った書込み要求を受付けると、
論理セクタ番号［１０］を４倍して先頭の論理ページ番
号（４０）を求め、先頭の有効データに対して、キャッ
シュデータ記憶部２０から空きキャッシュページ「２０
１ｘ」を割り当てて有効データを書込んだ後、論実アド
レス変換テーブル２１の論理ページ番号（４０）の該当
個所にそのキャッシュページ番号を登録する。
ジだけに有効データが入った書込み要求を受付けると、
論理セクタ番号［１０］を４倍して先頭の論理ページ番
号（４０）を求め、先頭の有効データに対して、キャッ
シュデータ記憶部２０から空きキャッシュページ「２０
１ｘ」を割り当てて有効データを書込んだ後、論実アド
レス変換テーブル２１の論理ページ番号（４０）の該当
個所にそのキャッシュページ番号を登録する。
【００３３】この時、既に論理ページ番号（４０）の該
当個所にはデータｔ対応の実ページ番号「０７００ｘ」
が登録されているため、管理情報記憶部３１の実ページ
番号「０７００ｘ」の管理エントリに破棄表示を行う。
当個所にはデータｔ対応の実ページ番号「０７００ｘ」
が登録されているため、管理情報記憶部３１の実ページ
番号「０７００ｘ」の管理エントリに破棄表示を行う。
【００３４】２ページ目から４ページ目の無効データに
対しては、論実アドレス変換テーブル２１の論理ページ
番号（４１）〜（４３）の該当個所を０クリアすること
で、そのページの全ての値が０であることを表示する
が、２ページ目の論理ページ番号（４１）については既
にデータＴの実ページ番号「０７０１ｘ」が登録されて
いるため、１ページ目と同様に、管理情報記憶部３１の
実ページ番号「０７０１ｘ」の管理エントリに破棄表示
を行う。
対しては、論実アドレス変換テーブル２１の論理ページ
番号（４１）〜（４３）の該当個所を０クリアすること
で、そのページの全ての値が０であることを表示する
が、２ページ目の論理ページ番号（４１）については既
にデータＴの実ページ番号「０７０１ｘ」が登録されて
いるため、１ページ目と同様に、管理情報記憶部３１の
実ページ番号「０７０１ｘ」の管理エントリに破棄表示
を行う。
【００３５】論実変換制御部１２は一定周期、空きキャ
ッシュページ枯渇時またはＦＡＴファイルシステム部１
１からのデータ同期要求を契機に、フラッシュメモリ制
御部１３に対してフラッシュメモリ３の実データ記憶部
３０へのキャッシュデータ書出しを指示する。
ッシュページ枯渇時またはＦＡＴファイルシステム部１
１からのデータ同期要求を契機に、フラッシュメモリ制
御部１３に対してフラッシュメモリ３の実データ記憶部
３０へのキャッシュデータ書出しを指示する。
【００３６】フラッシュメモリ制御部１３は実データ記
憶部３０から空き状態の実ページ「９２２ｘ」を選び出
し、キャッシュページ「２０１ｘ」の有効データを書込
んだ後、管理情報記憶部３１の実ページ番号「９２２
ｘ」の管理エントリに論理ページ番号（４０）を書込
み、キャッシュページ「２０１ｘ」を空き状態に戻し、
論実アドレス変換テーブル２１の論理ページ番号（４
０）の該当個所に実ページ番号「０９２２ｘ」を登録す
る。
憶部３０から空き状態の実ページ「９２２ｘ」を選び出
し、キャッシュページ「２０１ｘ」の有効データを書込
んだ後、管理情報記憶部３１の実ページ番号「９２２
ｘ」の管理エントリに論理ページ番号（４０）を書込
み、キャッシュページ「２０１ｘ」を空き状態に戻し、
論実アドレス変換テーブル２１の論理ページ番号（４
０）の該当個所に実ページ番号「０９２２ｘ」を登録す
る。
【００３７】次に、アプリケーションプログラム部１０
からの読出し要求で、ＦＡＴファイルシステム部１１が
論理セクタ［１１］について論実変換制御部１２に読出
し要求を行う場合の動作について説明する。
からの読出し要求で、ＦＡＴファイルシステム部１１が
論理セクタ［１１］について論実変換制御部１２に読出
し要求を行う場合の動作について説明する。
【００３８】論実変換制御部１２はセクタ単位の読出し
要求をページ単位に細分化し、ページ毎に論実アドレス
変換テーブル２１を参照して、実データ記憶部３０また
はキャッシュデータ記憶部２０のページ番号が登録され
ている場合に該当ページの値を転記し、何も登録されて
いない場合に読出し域の該当ページ領域を０クリアす
る。
要求をページ単位に細分化し、ページ毎に論実アドレス
変換テーブル２１を参照して、実データ記憶部３０また
はキャッシュデータ記憶部２０のページ番号が登録され
ている場合に該当ページの値を転記し、何も登録されて
いない場合に読出し域の該当ページ領域を０クリアす
る。
【００３９】図６は本発明の他の実施例によるフラッシ
ュメモリのデータ格納装置の構成を示すブロック図であ
る。図６において、本発明の他の実施例は論実変換制御
部１２内に繰返しデータ検出処理１２ａを設けた以外
は、図１に示す本発明の一実施例によるデータ格納装置
と同様の構成となっており、同一構成要素には同一符号
を付してある。また、同一構成要素の動作は本発明の一
実施例と同様である。
ュメモリのデータ格納装置の構成を示すブロック図であ
る。図６において、本発明の他の実施例は論実変換制御
部１２内に繰返しデータ検出処理１２ａを設けた以外
は、図１に示す本発明の一実施例によるデータ格納装置
と同様の構成となっており、同一構成要素には同一符号
を付してある。また、同一構成要素の動作は本発明の一
実施例と同様である。
【００４０】繰返しデータ検出処理１２ａは各セクタの
２番目以降のページを調べて同じパターンが繰返すか否
かを判定する。論実変換制御部１２は繰返しパターンを
セクタ先頭ページに対応するキャッシュデータ記憶部２
０に登録するとともに、繰返しパターンのページには実
際のキャッシュデータ記憶部２０や実データ記憶部３０
のデータ格納域を割り当てないように動作する。
２番目以降のページを調べて同じパターンが繰返すか否
かを判定する。論実変換制御部１２は繰返しパターンを
セクタ先頭ページに対応するキャッシュデータ記憶部２
０に登録するとともに、繰返しパターンのページには実
際のキャッシュデータ記憶部２０や実データ記憶部３０
のデータ格納域を割り当てないように動作する。
【００４１】図７は本発明の他の実施例によるフラッシ
ュメモリのデータ格納装置の動作を示すタイミングチャ
ートであり、図８及び図９は図６のＦＡＴファイルシス
テム部１１及び論実変換制御部１２の動作を示すフロー
チャートである。これら図６〜図９を参照して本実施例
の全体の動作について説明する。尚、図８に示す処理は
図３のステップ６でＹＥＳと判定された場合の処理に付
加され、図９に示す処理は図５のステップＳ１８の処理
後に付加される。
ュメモリのデータ格納装置の動作を示すタイミングチャ
ートであり、図８及び図９は図６のＦＡＴファイルシス
テム部１１及び論実変換制御部１２の動作を示すフロー
チャートである。これら図６〜図９を参照して本実施例
の全体の動作について説明する。尚、図８に示す処理は
図３のステップ６でＹＥＳと判定された場合の処理に付
加され、図９に示す処理は図５のステップＳ１８の処理
後に付加される。
【００４２】まず、ＣＰＵ１のＦＡＴファイルシステム
部１１はアプリケーションプログラム部１０から受取っ
た書込み用の不揮発データをセクタ単位に切り上げて、
論実変換制御部１２経由でフラッシュメモリ３への書込
み要求を行う。
部１１はアプリケーションプログラム部１０から受取っ
た書込み用の不揮発データをセクタ単位に切り上げて、
論実変換制御部１２経由でフラッシュメモリ３への書込
み要求を行う。
【００４３】論実変換制御部１２はセクタ単位の書込み
データをページ単位に細分化し、ページ毎に有効データ
か、無効データ（全ての値が０）かを判定する。有効デ
ータの場合には、繰返しデータ検出処理１２ａがセクタ
の２番目以降の有効データのページについて同じパター
ンが繰返すか否かを判定する。
データをページ単位に細分化し、ページ毎に有効データ
か、無効データ（全ての値が０）かを判定する。有効デ
ータの場合には、繰返しデータ検出処理１２ａがセクタ
の２番目以降の有効データのページについて同じパター
ンが繰返すか否かを判定する。
【００４４】セクタ先頭の有効データのページ及びセク
タ２番目以降の非繰返しページについては、本発明の一
実施例の場合の有効データと同じである。また、無効デ
ータの場合にも、以後の処理は本発明の一実施例の場合
の無効データと同じである。尚、セクタ先頭の有効デー
タのページとはセクタ内で最初の有効データが格納され
たページであり、セクタ先頭が無効ページの場合にはセ
クタ２番目以降のページがセクタ先頭の有効データのペ
ージになることもある。
タ２番目以降の非繰返しページについては、本発明の一
実施例の場合の有効データと同じである。また、無効デ
ータの場合にも、以後の処理は本発明の一実施例の場合
の無効データと同じである。尚、セクタ先頭の有効デー
タのページとはセクタ内で最初の有効データが格納され
たページであり、セクタ先頭が無効ページの場合にはセ
クタ２番目以降のページがセクタ先頭の有効データのペ
ージになることもある。
【００４５】セクタ２番目以降の有効データのページが
同じパターンを繰返すページの場合（図８ステップＳ３
１，Ｓ３２）、直前の有効データ対応のキャッシュデー
タ記憶部２０に繰返しパターンを書込んだ後（図８ステ
ップＳ３３）、論実アドレス変換テーブル２１の該当個
所を０クリアして最左ビットをＯＮにすることで（図８
ステップＳ３４）、そのページが繰返しパターンのペー
ジであることを表示する。尚、論実アドレス変換テーブ
ル２１の該当個所に既に実データ記憶部３０の実ページ
番号が登録済みの時には、本発明の一実施例と同様の処
理を行うものとする。以後、フラッシュメモリ制御部１
３の処理は本発明の一実施例と同様である。
同じパターンを繰返すページの場合（図８ステップＳ３
１，Ｓ３２）、直前の有効データ対応のキャッシュデー
タ記憶部２０に繰返しパターンを書込んだ後（図８ステ
ップＳ３３）、論実アドレス変換テーブル２１の該当個
所を０クリアして最左ビットをＯＮにすることで（図８
ステップＳ３４）、そのページが繰返しパターンのペー
ジであることを表示する。尚、論実アドレス変換テーブ
ル２１の該当個所に既に実データ記憶部３０の実ページ
番号が登録済みの時には、本発明の一実施例と同様の処
理を行うものとする。以後、フラッシュメモリ制御部１
３の処理は本発明の一実施例と同様である。
【００４６】アプリケーションプログラム部１０から読
出し要求があった場合、有効非繰返しページと無効ペー
ジとについては本発明の一実施例と同様である。論実ア
ドレス変換テーブル２１の該当エントリが最左ビットＯ
Ｎで、他に何も登録されていない場合には（図９ステッ
プＳ４１）、繰返しパターンを直前の有効データ対応の
キャッシュデータ記憶部２０から取得して該当ページ全
体に設定する（図９ステップＳ４２）。
出し要求があった場合、有効非繰返しページと無効ペー
ジとについては本発明の一実施例と同様である。論実ア
ドレス変換テーブル２１の該当エントリが最左ビットＯ
Ｎで、他に何も登録されていない場合には（図９ステッ
プＳ４１）、繰返しパターンを直前の有効データ対応の
キャッシュデータ記憶部２０から取得して該当ページ全
体に設定する（図９ステップＳ４２）。
【００４７】このように、書込み要求受付時に、セクタ
単位の書込みデータをページ単位に細分化し、無効デー
タ（全ての値が０）及び繰返しパターンページのフラッ
シュメモリ３への書込みを防止することによって、無駄
な書込みによる性能劣化やメモリ消費を防止することが
できる。
単位の書込みデータをページ単位に細分化し、無効デー
タ（全ての値が０）及び繰返しパターンページのフラッ
シュメモリ３への書込みを防止することによって、無駄
な書込みによる性能劣化やメモリ消費を防止することが
できる。
【００４８】図７に示すように、１セクタを４ページに
分割し、論理セクタ番号［１０］のデータ更新及び論理
セクタ番号［１１］のデータ読出しを行った場合、本実
施例は次のように動作する。
分割し、論理セクタ番号［１０］のデータ更新及び論理
セクタ番号［１１］のデータ読出しを行った場合、本実
施例は次のように動作する。
【００４９】まず、論理セクタ番号［１０］の元の値は
本発明の一実施例と同様である。ここで、論実変換制御
部１２が先頭１ページだけに有効データが入り、２番目
以降が繰返しパターン‘ｆａ’である書込み要求を受付
けると、論理セクタ番号［１０］を４倍して先頭の論理
ページ番号（４０）を求め、先頭の有効データに対し
て、キャッシュデータ記憶部２０から空きキャッシュペ
ージ「２０１ｘ」を割り当てて有効データを書込んだ
後、論実アドレス変換テーブル２１の論理ページ番号
（４０）の該当個所に該キャッシュページ番号を登録す
る。
本発明の一実施例と同様である。ここで、論実変換制御
部１２が先頭１ページだけに有効データが入り、２番目
以降が繰返しパターン‘ｆａ’である書込み要求を受付
けると、論理セクタ番号［１０］を４倍して先頭の論理
ページ番号（４０）を求め、先頭の有効データに対し
て、キャッシュデータ記憶部２０から空きキャッシュペ
ージ「２０１ｘ」を割り当てて有効データを書込んだ
後、論実アドレス変換テーブル２１の論理ページ番号
（４０）の該当個所に該キャッシュページ番号を登録す
る。
【００５０】この時、既に論理ページ番号（４０）の該
当個所にはデータｔ対応の実ページ番号「０７００ｘ」
が登録されているため、管理情報記憶部３１の実ページ
番号「０７００ｘ」の管理エントリに破棄表示を行う。
当個所にはデータｔ対応の実ページ番号「０７００ｘ」
が登録されているため、管理情報記憶部３１の実ページ
番号「０７００ｘ」の管理エントリに破棄表示を行う。
【００５１】２ページ目から４ページ目の繰返しパター
ンに対しては、繰返しパターン‘ｆａ’をキャッシュペ
ージ「２０１ｘ」に追加登録した後、論実アドレス変換
テーブル２１の論理ページ番号（４１）〜（４３）の該
当個所を０クリアし、最左ｂｉｔをＯＮにすることで、
そのページが繰返しパターンであることを表示する。し
かしながら、２ページ目の論理ページ番号（４１）につ
いては既にデータＴの実ページ番号「０７０１ｘ」が登
録されているため、１ページ目と同様に管理情報記憶部
３１の実ページ番号「０７０１ｘ」の管理エントリに破
棄表示を行う。
ンに対しては、繰返しパターン‘ｆａ’をキャッシュペ
ージ「２０１ｘ」に追加登録した後、論実アドレス変換
テーブル２１の論理ページ番号（４１）〜（４３）の該
当個所を０クリアし、最左ｂｉｔをＯＮにすることで、
そのページが繰返しパターンであることを表示する。し
かしながら、２ページ目の論理ページ番号（４１）につ
いては既にデータＴの実ページ番号「０７０１ｘ」が登
録されているため、１ページ目と同様に管理情報記憶部
３１の実ページ番号「０７０１ｘ」の管理エントリに破
棄表示を行う。
【００５２】以後、フラッシュメモリ制御部１３の処理
はキャッシュページ「２０１ｘ」の有効データを実デー
タ記憶部３０の空き状態の実ページ「９２２ｘ」に書込
む際に、繰返しパターンを併せて書込むことを除き、本
発明の一実施例と同様である。
はキャッシュページ「２０１ｘ」の有効データを実デー
タ記憶部３０の空き状態の実ページ「９２２ｘ」に書込
む際に、繰返しパターンを併せて書込むことを除き、本
発明の一実施例と同様である。
【００５３】上述したように、ＦＡＴファイルシステム
がデータをアクセスする場合にハードディスクのデータ
管理単位であるセクタ（５１２バイト）単位に行い、セ
クタをページに分割してセクタ後半に無効データがある
場合に実際のページを割り付けない制御を行うことによ
って、フラッシュメモリ３の使用効率の悪化を防止する
ことができる。
がデータをアクセスする場合にハードディスクのデータ
管理単位であるセクタ（５１２バイト）単位に行い、セ
クタをページに分割してセクタ後半に無効データがある
場合に実際のページを割り付けない制御を行うことによ
って、フラッシュメモリ３の使用効率の悪化を防止する
ことができる。
【００５４】また、無効データの余計な領域について、
フラッシュメモリ３との間で読み書きが不要になること
に加えて、結果的にフラッシュメモリ３のブロック消去
回数の増大を抑止することができるため、フラッシュメ
モリ３へのアクセス性能の悪化を防止することができ
る。
フラッシュメモリ３との間で読み書きが不要になること
に加えて、結果的にフラッシュメモリ３のブロック消去
回数の増大を抑止することができるため、フラッシュメ
モリ３へのアクセス性能の悪化を防止することができ
る。
【００５５】
【発明の効果】以上説明したように本発明は、携帯端末
で用いられる不揮発データを記録するフラッシュメモリ
のデータ格納装置において、フラッシュメモリに対する
読み書き要求を複数のページからなるセクタ単位に切り
上げてフラッシュメモリへのアクセスを行い、このセク
タ単位の書込みデータをページ単位に細分化しかつペー
ジ毎に有効無効を判定し、無効と判定された書込みデー
タにフラッシュメモリのデータ格納域を割り当てないよ
うにすることによって、フラッシュメモリの使用効率や
アクセス性能の悪化を防止することができるという効果
が得られる。
で用いられる不揮発データを記録するフラッシュメモリ
のデータ格納装置において、フラッシュメモリに対する
読み書き要求を複数のページからなるセクタ単位に切り
上げてフラッシュメモリへのアクセスを行い、このセク
タ単位の書込みデータをページ単位に細分化しかつペー
ジ毎に有効無効を判定し、無効と判定された書込みデー
タにフラッシュメモリのデータ格納域を割り当てないよ
うにすることによって、フラッシュメモリの使用効率や
アクセス性能の悪化を防止することができるという効果
が得られる。
【図１】本発明の一実施例によるフラッシュメモリのデ
ータ格納装置の構成を示すブロック図である。
ータ格納装置の構成を示すブロック図である。
【図２】本発明の一実施例によるフラッシュメモリのデ
ータ格納装置の動作を示すタイミングチャートである。
ータ格納装置の動作を示すタイミングチャートである。
【図３】図１のＦＡＴファイルシステム部及び論実変換
制御部の動作を示すフローチャートである。
制御部の動作を示すフローチャートである。
【図４】図１のＦＡＴファイルシステム部及び論実変換
制御部の動作を示すフローチャートである。
制御部の動作を示すフローチャートである。
【図５】図１のＦＡＴファイルシステム部及び論実変換
制御部の動作を示すフローチャートである。
制御部の動作を示すフローチャートである。
【図６】本発明の他の実施例によるフラッシュメモリの
データ格納装置の構成を示すブロック図である。
データ格納装置の構成を示すブロック図である。
【図７】本発明の他の実施例によるフラッシュメモリの
データ格納装置の動作を示すタイミングチャートであ
る。
データ格納装置の動作を示すタイミングチャートであ
る。
【図８】図６のＦＡＴファイルシステム部及び論実変換
制御部の動作を示すフローチャートである。
制御部の動作を示すフローチャートである。
【図９】図６のＦＡＴファイルシステム部及び論実変換
制御部の動作を示すフローチャートである。
制御部の動作を示すフローチャートである。
【図１０】従来例によるフラッシュメモリへのデータ格
納方法を示すブロック図である。
納方法を示すブロック図である。
１ ＣＰＵ
２ ＲＡＭ
３ フラッシュメモリ
１０ アプリケーションプログラム部
１１ ＦＡＴファイルシステム部
１２ 論実変換制御部
１２ａ 繰返しデータ検出処理
１３ フラッシュメモリ制御部
２０ キャッシュデータ記憶部
２１ 論実アドレス変換テーブル
３０ 実データ記憶部
３１ 管理情報記憶部
Claims (6)
- 【請求項１】 携帯端末で用いられる不揮発データを記
録するフラッシュメモリのデータ格納装置であって、 前記フラッシュメモリに対する読み書き要求を複数のペ
ージからなるセクタ単位に切り上げて前記フラッシュメ
モリへのアクセスを行うファイルシステム手段と、前記
セクタ単位の書込みデータをページ単位に細分化しかつ
ページ毎に有効無効を判定する論実変換制御手段とを有
し、 前記無効と判定された書込みデータに前記フラッシュメ
モリのデータ格納域を割り当てないようにしたことを特
徴とするフラッシュメモリのデータ格納装置。 - 【請求項２】 各セクタの２番目以降のページを調べて
同じパターンが繰返すか否かを判定する繰返しデータ検
出手段を含み、前記無効と判定された書込みデータ及び
前記繰返しデータ検出手段で検出された前記同じパター
ンに前記フラッシュメモリのデータ格納域を割り当てな
いようにしたことを特徴とする請求項１記載のフラッシ
ュメモリのデータ格納装置。 - 【請求項３】 前記論実変換制御手段は、空きキャッシ
ュページ枯渇時及びファイルシステム手段からのデータ
同期要求を契機に前記フラッシュメモリへのキャッシュ
データ書出しを指示するよう構成したことを特徴とする
請求項１または請求項２記載のフラッシュメモリのデー
タ格納装置。 - 【請求項４】 携帯端末で用いられる不揮発データを記
録するフラッシュメモリのデータ格納方法であって、前
記フラッシュメモリに対する読み書き要求を複数のペー
ジからなるセクタ単位に切り上げて前記フラッシュメモ
リへのアクセスを行うステップと、そのセクタ単位の書
込みデータをページ単位に細分化しかつページ毎に有効
無効を判定するステップとを有し、前記無効と判定され
た書込みデータに前記フラッシュメモリのデータ格納域
を割り当てないようにしたことを特徴とするフラッシュ
メモリのデータ格納方法。 - 【請求項５】 各セクタの２番目以降のページを調べて
同じパターンが繰返すか否かを判定し、前記無効と判定
された書込みデータ及び前記繰返しデータ検出手段で検
出された前記同じパターンに前記フラッシュメモリのデ
ータ格納域を割り当てないようにしたことを特徴とする
請求項４記載のフラッシュメモリのデータ格納方法。 - 【請求項６】 前記フラッシュメモリへのアクセスを行
うステップは、空きキャッシュページ枯渇時及びファイ
ルシステム手段からのデータ同期要求を契機に前記フラ
ッシュメモリへのキャッシュデータ書出しを指示するよ
うにしたことを特徴とする請求項４または請求項５記載
のフラッシュメモリのデータ格納方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001202851A JP2003015928A (ja) | 2001-07-04 | 2001-07-04 | フラッシュメモリのデータ格納装置及びそれに用いるデータ格納方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001202851A JP2003015928A (ja) | 2001-07-04 | 2001-07-04 | フラッシュメモリのデータ格納装置及びそれに用いるデータ格納方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003015928A true JP2003015928A (ja) | 2003-01-17 |
Family
ID=19039576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001202851A Pending JP2003015928A (ja) | 2001-07-04 | 2001-07-04 | フラッシュメモリのデータ格納装置及びそれに用いるデータ格納方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003015928A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004288150A (ja) * | 2003-03-19 | 2004-10-14 | Samsung Electronics Co Ltd | フラッシュファイルシステム |
| DE102005027873A1 (de) * | 2005-06-16 | 2006-12-28 | Siemens Ag | Verfahren zur Steigerung der Performanz bei einem so genannten Flash-Dateisystems |
| US7487303B2 (en) | 2005-02-04 | 2009-02-03 | Samsung Electronics Co., Ltd. | Flash memory device and associated data merge method |
| US7680837B2 (en) | 2005-11-08 | 2010-03-16 | Nec Corporation | File management method for log-structured file system for sequentially adding and storing log of file access |
| JP2010514017A (ja) * | 2006-12-20 | 2010-04-30 | モサイド・テクノロジーズ・インコーポレーテッド | 揮発性メモリおよび不揮発性メモリを有するハイブリッド固体メモリシステム |
| JP2010198368A (ja) * | 2009-02-25 | 2010-09-09 | Hitachi Information & Communication Engineering Ltd | 補助記憶装置用フィルタドライバ手段を備えた電子計算機、補助記憶装置用フィルタドライバプログラム、及び、補助記憶装置用フィルタドライバプログラムの記録媒体 |
| US7802054B2 (en) | 2004-12-21 | 2010-09-21 | Samsung Electronics Co., Ltd. | Apparatus and methods using invalidity indicators for buffered memory |
| JP2011175646A (ja) * | 2010-02-25 | 2011-09-08 | Samsung Electronics Co Ltd | メモリシステム及びその動作方法 |
| US8122193B2 (en) | 2004-12-21 | 2012-02-21 | Samsung Electronics Co., Ltd. | Storage device and user device including the same |
| US8489850B2 (en) | 2005-12-01 | 2013-07-16 | Sony Corporation | Memory apparatus and memory control method |
| JP2015053075A (ja) * | 2014-11-10 | 2015-03-19 | 株式会社東芝 | メモリシステム、情報処理装置および記憶装置 |
| DE102013019941A1 (de) * | 2013-11-27 | 2015-05-28 | Giesecke & Devrient Gmbh | Verfahren zum Betreiben eines Speichersystems sowie ein solches Speichersystem |
| DE10321104B4 (de) * | 2003-05-09 | 2016-04-07 | Robert Bosch Gmbh | Verfahren zur Ablage von veränderlichen Daten |
| JP2016177822A (ja) * | 2016-04-28 | 2016-10-06 | 株式会社東芝 | メモリシステム |
| US9928167B2 (en) | 2011-03-22 | 2018-03-27 | Toshiba Memory Corporation | Information processing system and nonvolatile storage unit |
-
2001
- 2001-07-04 JP JP2001202851A patent/JP2003015928A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004288150A (ja) * | 2003-03-19 | 2004-10-14 | Samsung Electronics Co Ltd | フラッシュファイルシステム |
| DE10321104B4 (de) * | 2003-05-09 | 2016-04-07 | Robert Bosch Gmbh | Verfahren zur Ablage von veränderlichen Daten |
| US8122193B2 (en) | 2004-12-21 | 2012-02-21 | Samsung Electronics Co., Ltd. | Storage device and user device including the same |
| US7802054B2 (en) | 2004-12-21 | 2010-09-21 | Samsung Electronics Co., Ltd. | Apparatus and methods using invalidity indicators for buffered memory |
| US8051258B2 (en) | 2004-12-21 | 2011-11-01 | Samsung Electronics Co., Ltd. | Apparatus and methods using invalidity indicators for buffered memory |
| US8533391B2 (en) | 2004-12-21 | 2013-09-10 | Samsung Electronics Co., Ltd. | Storage device and user device including the same |
| US7487303B2 (en) | 2005-02-04 | 2009-02-03 | Samsung Electronics Co., Ltd. | Flash memory device and associated data merge method |
| DE102005027873A1 (de) * | 2005-06-16 | 2006-12-28 | Siemens Ag | Verfahren zur Steigerung der Performanz bei einem so genannten Flash-Dateisystems |
| US7680837B2 (en) | 2005-11-08 | 2010-03-16 | Nec Corporation | File management method for log-structured file system for sequentially adding and storing log of file access |
| US8489850B2 (en) | 2005-12-01 | 2013-07-16 | Sony Corporation | Memory apparatus and memory control method |
| JP2010514017A (ja) * | 2006-12-20 | 2010-04-30 | モサイド・テクノロジーズ・インコーポレーテッド | 揮発性メモリおよび不揮発性メモリを有するハイブリッド固体メモリシステム |
| US8670262B2 (en) | 2006-12-20 | 2014-03-11 | Mosaid Technologies Incorporated | Hybrid solid-state memory system having volatile and non-volatile memory |
| JP2013061997A (ja) * | 2006-12-20 | 2013-04-04 | Mosaid Technologies Inc | 揮発性メモリおよび不揮発性メモリを有するハイブリッド固体メモリシステム |
| JP2010198368A (ja) * | 2009-02-25 | 2010-09-09 | Hitachi Information & Communication Engineering Ltd | 補助記憶装置用フィルタドライバ手段を備えた電子計算機、補助記憶装置用フィルタドライバプログラム、及び、補助記憶装置用フィルタドライバプログラムの記録媒体 |
| US8892842B2 (en) | 2010-02-25 | 2014-11-18 | Samsung Electronics Co., Ltd. | Memory systems and methods of operating the same |
| JP2011175646A (ja) * | 2010-02-25 | 2011-09-08 | Samsung Electronics Co Ltd | メモリシステム及びその動作方法 |
| US9928167B2 (en) | 2011-03-22 | 2018-03-27 | Toshiba Memory Corporation | Information processing system and nonvolatile storage unit |
| DE102013019941A1 (de) * | 2013-11-27 | 2015-05-28 | Giesecke & Devrient Gmbh | Verfahren zum Betreiben eines Speichersystems sowie ein solches Speichersystem |
| JP2015053075A (ja) * | 2014-11-10 | 2015-03-19 | 株式会社東芝 | メモリシステム、情報処理装置および記憶装置 |
| JP2016177822A (ja) * | 2016-04-28 | 2016-10-06 | 株式会社東芝 | メモリシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5953737A (en) | Method and apparatus for performing erase operations transparent to a solid state storage system | |
| US9886202B2 (en) | Flash memory device with multi-level cells and method of performing operations therein according to a detected writing patter | |
| US6327639B1 (en) | Method and apparatus for storing location identification information within non-volatile memory devices | |
| JP3215237B2 (ja) | 記憶装置および記憶装置の書き込み／消去方法 | |
| US7487303B2 (en) | Flash memory device and associated data merge method | |
| US5598370A (en) | Nonvolatile memory with cluster-erase flash capability and solid state file apparatus using the same | |
| US7861028B2 (en) | System and method for configuration and management of flash memory | |
| US6262918B1 (en) | Space management for managing high capacity nonvolatile memory | |
| JP3942807B2 (ja) | ブロックアラインメント機能付き半導体記憶装置 | |
| JP2003015928A (ja) | フラッシュメモリのデータ格納装置及びそれに用いるデータ格納方法 | |
| EP1739683B1 (en) | Space management for managing high capacity nonvolatile memory | |
| EP1898312A1 (en) | Memory controller, nonvolatile storage device, nonvolatile storage system, and data writing method | |
| JP3827682B2 (ja) | フラッシュメモリ、そのためのマッピング制御装置及び方法 | |
| US20050055532A1 (en) | Method for efficiently controlling read/write of flash memory | |
| JPH11134875A (ja) | 半導体記憶装置、半導体記憶装置の制御装置及び制御方法 | |
| EP0983550A2 (en) | Increasing memory performance in flash memory devices by performing simultaneous write operation to multiple devices | |
| CN106598504B (zh) | 数据存储方法及装置 | |
| JPH06332806A (ja) | フラッシュメモリを記憶媒体とする記憶システムおよびその制御方法 | |
| EP1607984A1 (en) | Method for managing bad memory blocks in a nonvolatile memory device, and nonvolatile memory device implementing the management method | |
| JP2003058417A (ja) | 記憶装置 | |
| JP2003280979A (ja) | 情報記憶装置 | |
| CN111338562A (zh) | 数据存储装置与数据处理方法 | |
| CN1228716C (zh) | 非挥发性存储器存取系统及其存取方法 | |
| JP2005092678A (ja) | 半導体メモリカード及び不揮発性メモリのデータ消去処理方法 | |
| KR100242996B1 (ko) | 압축데이타 저장방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060704 |