JPH08129509A - メモリ制御装置及び方法 - Google Patents

Abstract

(57)【要約】 【目的】フラッシュメモリをＲＡＭと同様に扱うことの
できるメモリ制御装置及び方法を提供する。 【構成】フラッシュメモリ１３，２３は、適当なブロッ
クに分割され管理されている。それらブロックから予め
書込まれる可能性のあるブロックはＲＡＭ１４部転送さ
れ、それらの対応はアドレス変換マップ２６に登録され
る。フラッシュメモリにアクセスする場合、そのアドレ
スを含むブロックがアドレス変換マップ２６に登録され
ている場合、ＲＡＭ１４のアドレスに変換され、ＲＡＭ
１４をアクセスする。更新されたＲＡＭ１４のブロック
は、電源を落とす前や、リセット時など、ＲＡＭ１４が
初期化される前に体操するフラッシュメモリのブロック
に書き戻される。こうして、フラッシュメモリをＲＡＭ
と同様に扱うことができ、書き換えの手順や時間を意識
しなくともよく、また、必要なブロックをＲＡＭに転送
するため、ＲＡＭの容量も抑えることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば記憶装置として
フラッシュメモリを使った各種機器おけるメモリ制御装
置及び方法に関するものである。

【０００２】

【従来の技術】フラッシュメモリと呼ばれる半導体メモ
リ素子があるが、これはフラッシュ型のＥＥＰＲＯＭの
ことであり、電気的に消去と書き込みとが可能な不揮発
性メモリ素子のうち、ブロック／セクタなどの単位で呼
ばれるある一定以上の容量をまとめて消去できる機能を
持つものをいう。

【０００３】フラッシュメモリの特徴としては、電源な
しで記憶内容を保持できる不揮発性や、半導体素子であ
ることによる対衝撃性／高速アクセス性が挙げられ、各
種コンピュータ機器のブート用プログラムの記憶素子と
して利用されたり、半導体ファイルを構成する記憶素子
等として利用されている。

【０００４】

【発明が解決しようとする課題】しかしながら、フラッ
シュメモリの書き換えはその原理上読みだしに比べてか
なり速度が遅く、さらに書換の単位が集百バイトから数
百キロバイトとなっているので、プログラムによる制御
下でフラッシュメモリの書き換えをする場合にその処理
が複雑になるという問題があった。また、書き換えを繰
り返すうちに物理的に劣化し、現時点では１０^4〜１０
^6（ｘ^yはｘのｙ乗を表わす）回程度の書き換えで事実
上使用できなくなると一般的に言われている。

【０００５】本発明は上記従来例に鑑みてなされたもの
で、フラッシュメモリの書き換えを高速に行い、しかも
書き換えの回数を減らしてメモリの寿命を延ばすメモリ
制御装置及び方法を提供することを目的とする。

【０００６】

【課題を解決するための手段】上記課題を解決するため
に、本発明のメモリ制御装置は次のような構成から成
る。すなわち、書込み可能な不揮発性メモリを用いたメ
モリ制御装置であって、所定の手順で書込みができる、
所定サイズのブロックに区切られた不揮発性の第１メモ
リと、前記ブロックと同サイズのブロックに区切られた
読み書き可能な第２メモリとを有する記憶手段と、前記
第１メモリのブロックを前記第２メモリのブロックに転
送する転送手段と、前記第１メモリに付されたアドレス
を、前記第２メモリに対応させて変換する変換手段と、
前記第２メモリに転送されたブロックを、前記第１メモ
リに書き戻す書き戻し手段と、前記転送手段と前記書き
戻し手段とを制御する制御手段とを備える。

【０００７】また、所定の手順で書込みができる、所定
サイズのブロックに区切られたフラッシュメモリと、前
記ブロックと同サイズのブロックに区切られたランダム
アクセスメモリとを有する記憶手段と、前記フラッシュ
メモリのブロックを前記第２メモリのブロックに対応さ
せて転送する転送手段と、前記フラッシュメモリに付さ
れたアドレスを、該アドレスが含まれるブロックに対応
する前記ランダムアクセスメモリにおけるアドレスに変
換する変換手段と、前記転送手段によりランダムアクセ
スメモリに転送されたブロックを、前記フラッシュメモ
リに書き戻す書き戻し手段と、前記転送手段と前記書き
戻し手段とを制御する制御手段とを備える。

【０００８】また、本発明のメモリ制御方法は次のよう
な構成から成る。即ち、所定の手順で書込みができる、
所定サイズのブロックに区切られた不揮発性の第１メモ
リと、前記ブロックと同サイズのブロックに区切られた
読み書き可能な第２メモリとを有するメモリ制御方法で
あって、前記第１メモリのブロックを前記第２メモリの
ブロックに転送する転送工程と、前記第１メモリに付さ
れたアドレスを、前記第２メモリに対応させて変換する
変換工程と、前記第２メモリに転送されたブロックを、
前記第１メモリに書き戻す書き戻し工程と、前記転送工
程と前記書き戻し工程とを制御する制御工程とを備え
る。

【０００９】

【作用】上記構成により、第１メモリのブロックを第２
メモリへと転送し、転送したブロックについては、第１
のメモリをアクセスする場合にそれを第２のメモリのア
ドレスに変換する。

【００１０】

【実施例】以下、添付図面にしたがって、本発明の実施
例１〜４としてフラッシュメモリを利用したフラッシュ
メモリ制御装置を詳細に説明するが、その前にまず、図
１を参照してフラッシュメモリ制御装置の基本構成を説
明する。

【００１１】図１において、１１はフラッシュメモリ制
御装置を組み込んだ機器全体を制御するコンピュータ
（ＣＰＵ）、１２は機器を制御するプログラムや各種デ
ータを格納するためのＲＡＭ、１３はフラッシュメモリ
であり装置を起動するためのブートプログラムやシステ
ム設定データなどが格納される。１４はフラッシュメモ
リ１３中で指定されたブロックのコピーを保持するため
のＲＡＭ、１５はフラッシュメモリ１３をアクセスした
時に、フラッシュメモリ１３の代わりにＲＡＭ１４をア
クセスするようにアドレスを変換する装置、１６はアド
レス変換装置１５で使用するアドレス変換マップや書き
換えの制御のための情報等を格納する領域である。１７
はＲＡＭ１４の内容をフラッシュメモリ１３へ書き込む
タイミングを検出／制御する書き換え制御装置である。

【００１２】以上の構成を有する機器の動作を、以下に
詳しく説明する。 ［実施例１］第１の実施例を図２，図３，図４，図５，
図６，図７に基づき説明する。

【００１３】図２は、第１の実施例の構成図である。図
２において、２６は、アドレス変換器１５において主に
使用されるアドレス変換マップである。アドレス変換マ
ップ２６には、フラッシュメモリ１３及び２３に設定さ
れたブロックとＲＡＭ１４上に設定されたブロックとの
対応関係がそれぞれ記憶できる。このアドレス変換マッ
プ２６は、図３に示すように、フラッシュメモリ１３，
２３の任意のブロックをＲＡＭ１４上の任意のブロック
に対応づけることが可能である。そのため、書き換えの
必要のあるフラッシュメモリのブロックのみをアドレス
変換マップ２６に登録することができ、フラッシュメモ
リ１３，２３と同容量のＲＡＭを用意する必要が無く、
ＲＡＭ１４の容量を節約できる。なお、これらメモリ上
のブロックは予め定められた大きさに区切られている。

【００１４】図３はマッピングの様子を示す図である。
図３の例では、フラッシュメモリ１３の第［４］ブロッ
クをＲＡＭ１４の第（５）ブロックへマッピングするよ
うにアドレス変換マップ２６の＜４＞番目の場所にマッ
ピング情報が記憶されている。

【００１５】アドレス変換マップ２６においては、その
マッピング情報を予め不揮発性の記憶素子に記憶してお
くことで、装置の起動時にフラッシュメモリ１３，２３
のうち必要なブロックをＲＡＭ１４に転送することがで
きる。また、マッピング情報を書き換え可能な素子に記
憶しておくことで、動作中にブロックのマッピング情報
を変更したり、フラッシュメモリのあるブロックの動作
不良を検出した場合に、フラッシュメモリ内に用意され
た代替ブロックにマッピングし直すことが可能になる。

【００１６】さて、装置の初期化が終了し動作し出す時
に、アドレス変換器１５が機能するようにしておくと、
すなわち図６に示すように、初期化の処理が終えたなら
（ステップＳ１７１）、アドレス変換マップ２６のマッ
ピング情報に従ってフラッシュメモリ１３，２３からＲ
ＡＭ１４に記憶内容を転送し（ステップＳ１７２）、そ
れ以後のアドレスマッピングを行うと、フラッシュメモ
リ１３，２３をアクセスする代わりにＲＡＭ１４をアク
セスすることができる。アドレス変換機１５のアドレス
変換の動作手順を図４のフローチャートに示す。

【００１７】ステップＳ９１ … アドレス変換マップ
２６を検索し、アクセスされたアドレス（Ａ−ａ）を含
むフラッシュメモリのブロック（Ｂ−ａ）がアドレス変
換マップに登録されているかどうかを調べる。アクセス
されたアドレス（Ａ−ａ）を含むブロック（Ｂ−ａ）が
アドレス変換マップに登録されていたならば、ステップ
Ｓ９２へ進んでアドレス変換を行い、そうでなければア
ドレス（Ａ−ａ）の変換を行なわない。変換を行なわな
い場合、フラッシュメモリ１３，２３上のブロック（Ｂ
−ａ）が直接アクセスされる。

【００１８】ステップＳ９２ … ステップＳ９１にお
いて、アクセスされたアドレス（Ａ−ａ）を含むフラッ
シュメモリのブロック（Ｂ−ａ）がアドレス変換マップ
に登録されていたならば、登録されたマッピング情報を
使ってＲＡＭ１４上の対応するアドレス（Ａ−ｂ）をア
クセスするようにアドレス（Ａ−ａ）を変換する。

【００１９】このように、アドレス変換マップを使っ
て、実際にアクセスする素子を切替える。その結果、Ｃ
ＰＵ１１からフラッシュメモリ１３，２３をアクセスし
ても、そのアドレスがアドレス変換マップ２６に登録さ
れているブロックに含まれているならば、実際にはＲＡ
Ｍ１４の対応するブロックにアクセスすることになる。
そのため、メモリの書き換えの際にフラッシュメモリを
直接アクセスしないように、書き換えの可能性のあるフ
ラッシュメモリのブロックはすべてアドレス変換マップ
に登録しておけば、フラッシュメモリを書き換えるため
の特別な手順を用いなくとも、通常のＲＡＭとして書き
換えることができる。

【００２０】また、フラッシュメモリを書き換えをしよ
うとすると、書き換えようとしたブロックのアドレス変
換マップを更新してそのブロックを対応するＲＡＭ上の
ブロックに転送し、アドレスを変換する処理を行うこと
で、フラッシュメモリをあたかも通常のＲＡＭの如く利
用できる。アドレス変換器１５によるアドレス変換の手
順を図７に示した。

【００２１】図７において、まずアドレスが指定される
と、そのアドレスがフラッシュメモリを示すものか判定
する（ステップＳ１８１）。そうでなければアドレス変
換は行わなず、そうであれば、指定されたアドレスを含
むブロックがアドレス変換マップ２６に登録されている
か判定する（ステップＳ１８２）。既に登録されていれ
ばそのマップ情報を用いてアドレス変換し（ステップＳ
１８５）、ＲＡＭ１４にアクセスする。登録されていな
い場合、メモリへのアクセスが書込みか判定し（ステッ
プＳ１８３）、書込みであればアクセスされたアドレス
を含むフラッシュメモリ１３，２３のブロックと、ＲＡ
Ｍ１４の空きブロックとを対応付けたマッピング情報を
アドレス変換マップ２６に登録する（ステップＳ１８
４）。このようにして予めマッピング情報を登録してお
くのではなく、動的に追加していき手法をとることもで
きる。このようにすることで、アドレス変換マップに登
録されていないフラッシュメモリのブロックがアクセス
された場合にも柔軟に対応できる。

【００２２】また、フラッシュメモリを書き換えようと
した場合にアドレス変換マップにそのブロックの情報が
登録されていなければ、エラーとして処理しても良い。
このようにすれば、書き換えてはならないフラッシュメ
モリの内容を書き換えてしまうことを防止することがで
きる。

【００２３】以上のようにすることで、フラッシュメモ
リを利用するプログラムを実行する場合でも、そのプロ
グラムにおいてはフラッシュメモリへのアクセスを特に
意識せずに動作することができる。しかし、プログラム
の実行中にフラッシュメモリを書き換えたつもりであっ
てもこのままでは対応するＲＡＭ１４上の内容を書き換
えただけであり、装置の電源を切ったりすればその情報
は失われてしまうことになる。そこで、本実施例では書
き換え制御装置１７を備えてシステムを監視し、装置の
電源の切断またはリセットを検出した場合、または一定
時間が経過した毎、またはＣＰＵのアイドル状態を検出
した場合等に、ＲＡＭ１４の内容をアドレス変換マップ
にしたがってフラッシュメモリ１３，２３に書き戻すよ
うにする。また、プログラムが明示的にフラッシュメモ
リの書き換えを書き換え制御装置に対して要求した場合
も同様な動作を行なう。この場合、実際の書き換え作業
は、使用するフラッシュメモリに適合した手順で行なわ
れるよう、特別なハードウェアを用意して動作させても
良いし、特別なプログラムを用意して動作させても良
い。なお、特にプログラムによる書き換えでは、あらか
じめアドレス変換器の機能をＯＦＦにしておくなどの注
意が必要である。書き換えの手順を図５に示し、以下に
説明する。

【００２４】ステップＳ１０１ … ＲＡＭ１４にマッ
ピングされたブロックの内容をすべてフラッシュメモリ
１３，２３に書き出したかどうか調べる。すべてのブロ
ックを書き出したならば書き換えを終了し、そうでなけ
ればステップＳ１０２へ進む。

【００２５】ステップＳ１０２ … アドレス変換マッ
プ２６を検索し、ＲＡＭ１４上のブロック（Ｂ−ｂ）に
対応するフラッシュメモリのブロック（Ｂ−ａ）を得
る。変換終了後、ステップＳ１０３へ進む。

【００２６】ステップＳ１０３ … ステップＳ１０２
において得られたブロック（Ｂ−ａ）をＲＡＭ１４上の
ブロック（Ｂ−ｂ）の内容で書き換える。次のブロック
の書き換えをするため、ステップＳ１０１へ進む。

【００２７】このようにＲＡＭ１４の内容を対応するフ
ラッシュメモリに書き戻すことで、書き換えられた内容
をフラッシュメモリに保持することができる。

【００２８】以上、本実施例のような手段を設けること
で、フラッシュメモリを直接アクセスしなくてもプログ
ラムが動作できるようになる。そのため、フラッシュメ
モリに対する読出し・書込みがＲＡＭと同じ手順で実行
でき、プログラムの開発に余計な手間をかけずに済
む。。

【００２９】また、アドレス変換マップに登録されたブ
ロックが更新の対象となるため、不要なフラッシュメモ
リの書き換えを避けることができる。特に図７に示した
ように動的にアドレス変換マップを登録する場合には、
実際に書き換えられたブロックがアドレス変換マップに
登録されているため、フラッシュメモリの書き換えを、
実際に内容が書き換えられたブロックに限って行うこと
ができるため、フラッシュメモリの寿命を延ばすことが
できる。 ［実施例２］第２の実施例を図８，図９，図１０，図１
１に基づき説明する。

【００３０】図８は、第２の実施例の構成図である。こ
れは、第１の実施例で示した装置に更新制御マップ４６
を追加したものである。このマップ４６は、ＲＡＭ１４
の内容を実際にフラッシュメモリ１３，２３に書き込む
際に参照されるものである。更新制御マップ４６には、
アドレス変換器１５によってＲＡＭ１４の各ブロックが
アクセスされたか、特に書き換えられたかどうかの情報
が記録される。そして、書き換え制御装置１７によって
実際にＲＡＭ１４の内容がフラッシュメモリ１３，２３
に転送される際に、この更新制御マップ４６の情報を使
うことで、書き換えられたブロックだけの転送ができ
る。そのため、さらにフラッシュメモリへのアクセス回
数を減らすことができる。図９の例では、フラッシュメ
モリのブロック［２］に対応するＲＡＭ１４のブロック
（２）が更新されたことが更新制御マップ４６に登録さ
れている。

【００３１】本実施例におけるアドレス変換器１５の動
作手順は次のようになる（図１０）。

【００３２】ステップＳ１１１ … アドレス変換マッ
プ２６を検索し、アクセスされたアドレス（Ａ−ａ）を
含むフラッシュメモリのブロック（Ｂ−ａ）がアドレス
変換マップに登録されているかどうかを調べる。アクセ
スされたアドレス（Ａ−ａ）を含むブロック（Ｂ−ａ）
がアドレス変換マップに登録されていたならばステップ
Ｓ１１２へ進み、そうでなければアドレス（Ａ−ａ）の
変換を行なわずにフラッシュメモリ１３上のブロック
（Ｂ−ａ）を直接アクセスする。

【００３３】ステップＳ１１２ … ステップＳ１１１
において、アクセスされたアドレス（Ａ−ａ）を含むフ
ラッシュメモリのブロック（Ｂ−ａ）がアドレス変換マ
ップに登録されていたならば、登録された情報を使って
ＲＡＭ１４上の対応するアドレス（Ａ−ｂ）をアクセス
するようにアドレス（Ａ−ａ）を変換する。

【００３４】ステップＳ１１３ … ステップＳ１１２
におけるアクセスが書き込み動作かどうか調べる。

【００３５】ステップＳ１１４ … ステップＳ１１３
においてアクセスが書き込み動作であるとわかったなら
ば、更新制御マップ４６にブロック（Ｂ−ｂ）に対する
書き込みがあったことを記録する。

【００３６】また、装置の電源断のシーケンスやリセッ
トされた場合のフラッシュメモリの書き換え操作の手順
は次のようになる（図１１）。

【００３７】ステップＳ１２１ … ＲＡＭ１４にマッ
ピングされたブロックの内容をすべてフラッシュメモリ
１３，２３に書き出したかどうか調べる。すべてのブロ
ックを書き出したならば書き換えを終了し、そうでなけ
ればステップＳ１２２へ進む。

【００３８】ステップＳ１２２ … 処理対象であるブ
ロック（Ｂ−ｂ）が書き換えられたかどうかを更新制御
マップ４６を使って調べる。

【００３９】ステップＳ１２３ … ステップＳ１２２
において、該当ブロック（Ｂ−ｂ）が書き換えられてい
たと判定されたならば、アドレス変換マップ２６を検索
し、ＲＡＭ１４上のブロック（Ｂ−ｂ）に対応するフラ
ッシュメモリのブロック（Ｂ−ａ）を得る。その後、ス
テップＳ１２４へ進む。

【００４０】ステップＳ１２４ … ステップＳ１２３
において得られたブロック（Ｂ−ａ）をＲＡＭ１４上の
ブロック（Ｂ−ｂ）の内容で書き換える。次のブロック
の書き換えをするため、ステップＳ１２１へ戻る。

【００４１】以上、本実施例のような手段を設けること
で、フラッシュメモリを直接アクセスしなくてもプログ
ラムが動作できるようになる。更に、更新制御を加えた
ことによりフラッシュメモリの書き換えの効率が向上す
る。 ［実施例３］第３の実施例を図１２，図１３，図１４，
図１５に基づき説明する。

【００４２】図１２は、第３の実施例の構成図である。
これは、第１の実施例で示した装置に書き換えモードマ
ップ６６を追加したものである。このマップ６６は、Ｒ
ＡＭ１４の内容を実際にフラッシュメモリ１３，２３に
書き込む際に参照されるものである。書き換えモードマ
ップ６６には、アドレス変換器１５によってアクセスさ
れたＲＡＭ１４の各ブロックを書き換えられるかどう
か、また、書き換えられたＲＡＭ１４の内容をフラッシ
ュメモリ１３，２３に転送しても良いかどうかの情報が
記録される。そして、書き換え制御装置１７によって実
際にＲＡＭ１４の内容がフラッシュメモリ１３，２３に
転送される際にこのマップ６６の情報を使うことで、フ
ラッシュメモリ１３，２３の書き換えが許可されたブロ
ックだけの転送を行なうことができ、フラッシュメモリ
へのアクセスの回数を減らすとともにシステムの安全性
を向上させることができる。

【００４３】メモリの書き換えの許可の制御は、ＲＡＭ
１４に対する書き換えの許可と、ＲＡＭ１４の内容のフ
ラッシュメモリへの書き込みの許可とを独立して与える
ことができる。これにより、ＲＡＭ１４においては書き
換え可能であっても対応するフラッシュメモリ１３，２
３においては書き換え不可能なブロックを作ることがで
きる。すなわち、装置の動作中はメモリ内容を変更でき
るが初期値を保護したい場合などに利用することができ
る。当然ながら初期値を変えたい場合には、一時的にフ
ラッシュメモリへの書き込みを許可し、書き換え制御装
置１７に対して明示的に書き換えを指示した後に、必要
ならば再びフラッシュメモリの書き換えを不許可にすれ
ば良い。図１３の例では、フラッシュメモリ１３上のブ
ロック［１］はＲＡＭ１４上のブロック（１）に対応
し、共に書き換えは不許可、ブロック［２］はブロック
（２）に対応し、ブロック（２）のみ書き換え許可、ブ
ロック［４］はブロック（５）に対応し、ブロック
（５）は書き換え許可され、その内容をブロック［４］
へ戻すことも許可することが書き換えモードマップ６６
に記録されている。

【００４４】この場合、アドレス変換器１５の動作手順
は次のようになる（図１４）。

【００４５】ステップＳ１３１ … アドレス変換マッ
プ２６を検索し、アクセスされたアドレス（Ａ−ａ）を
含むフラッシュメモリのブロック（Ｂ−ａ）がアドレス
変換マップに登録されているかどうかを調べる。アクセ
スされたアドレス（Ａ−ａ）を含むブロック（Ｂ−ａ）
がアドレス変換マップに登録されていたならば、ステッ
プＳ１３２へ進む。そうでなければアドレス（Ａ−ａ）
の変換を行なわず、フラッシュメモリ１３上のブロック
（Ｂ−ａ）を直接アクセスする。

【００４６】ステップＳ１３２ … ステップＳ１３１
において、アクセスされたアドレス（Ａ−ａ）を含むフ
ラッシュメモリのブロック（Ｂ−ａ）がアドレス変換マ
ップに登録されていたならば、登録された情報を使って
ＲＡＭ１４上の対応するアドレス（Ａ−ｂ）をアクセス
するようにアドレス（Ａ−ａ）を変換する。

【００４７】ステップＳ１３３ … ステップＳ１３２
におけるアクセスが書き込み動作かどうか調べる。

【００４８】ステップＳ１３４ … ステップＳ１３３
においてアクセスが書き込み動作であるとわかったなら
ば、ステップＳ１３２において変換されたアドレス（Ａ
−ｂ）を含むＲＡＭ１４上のブロック（Ｂ−ｂ）が書き
換え許可されているかどうかを、書き換えモードマップ
６６を用いて調べる。そして、該当ブロック（Ｂ−ｂ）
が書き換え許可されていなければエラーとする。

【００４９】以上のようにしてフラッシュメモリに対応
するＲＡＭ１４の各ブロックについて書込み許可／禁止
の制御を行うことができる。

【００５０】また、フラッシュメモリの書き換え操作の
手順は次のようになる（図１５）。

【００５１】ステップＳ１４１ … ＲＡＭ１４にマッ
ピングされたブロックの内容をすべてフラッシュメモリ
に書き出したかどうかを調べる。すべてのブロックを書
き出したならば書き換えを終了し、そうでなければステ
ップＳ１４２へ進む。

【００５２】ステップＳ１４２ … アドレス変換マッ
プ２６を検索し、処理対象であるＲＡＭ１４上のブロッ
ク（Ｂ−ｂ）に対応するフラッシュメモリのブロック
（Ｂ−ａ）を得る。その後、ステップＳ１４３へ進む。

【００５３】ステップＳ１４３ … ステップＳ１４２
で得られたフラッシュメモリ上のブロック（Ｂ−ａ）が
書き換え許可されているかどうかを書き換えモードマッ
プ６６を使って調べる。

【００５４】ステップＳ１４４ … ステップＳ１４３
において該当ブロック（Ｂ−ａ）が書き換え許可されて
いるならば、ブロック（Ｂ−ａ）をＲＡＭ１４上のブロ
ック（Ｂ−ｂ）の内容で書き換える。次のブロックの書
き換えをするため、ステップＳ１４１へ進む。

【００５５】上記手順により、ＲＡＭ１４上で更新され
たデータをフラッシュメモリヘと書き戻す処理の許可／
禁止を制御することができる。

【００５６】以上、本実施例のような手段を設けること
で、フラッシュメモリの内容をそれに対応するＲＡＭに
アクセスすることで読み書きでき、ＲＡＭ。フラッシュ
メモリ双方に対して独立に書込み禁止の制御を行うこと
ができる。これにより、第１の実施例と比べると書き換
えモードマップを加えたことによりフラッシュメモリの
書き換えの効率が向上し、また、システムの安全性も向
上する。 ［実施例４］第４の実施例を図１６，図１７，図１８に
基づき説明する。

【００５７】図１６は、第４の実施例の構成図である。
これは、第１の実施例で示した装置に第２の実施例での
更新制御マップ４６と第３の実施例での書き込みモード
マップとを追加したものである。これにより、書き換え
制御装置１７によって実際にＲＡＭ１４の内容がフラッ
シュメモリ１３，２３に転送される際に、これらのマッ
プの情報を使うことで、書き換えられたＲＡＭの内容
を、対応するフラッシュメモリの書き換えが許可された
ブロックだけ転送することができる。このため、さらに
フラッシュメモリへのアクセスの回数を減らすことがで
きる。

【００５８】この時、アドレス変換器１５の動作手順は
次のようになる（図１７）。

【００５９】ステップＳ１５１ … アドレス変換マッ
プ２６を検索し、アクセスされたアドレス（Ａ−ａ）を
含むブロック（Ｂ−ａ）がアドレス変換マップ２６に登
録されているかどうかを調べる。アクセスされたアドレ
ス（Ａ−ａ）を含むブロック（Ｂ−ａ）がアドレス変換
マップに登録されていたならば、ステップＳ１５２へ進
む。そうでなければアドレス（Ａ−ａ）の変換を行な
ず、フラッシュメモリ１３上のブロック（Ｂ−ａ）を直
接アクセスする。

【００６０】ステップＳ１５２ … ステップＳ１５１
において、アクセスされたアドレス（Ａ−ａ）を含むブ
ロック（Ｂ−ａ）がアドレス変換マップに登録されてい
たならば、登録された情報を使ってＲＡＭ１４上の対応
するアドレス（Ａ−ｂ）をアクセスするようにアドレス
（Ａ−ａ）を変換する。

【００６１】ステップＳ１５３ … ステップＳ１５２
におけるアクセスが書き込み動作かどうか調べる。

【００６２】ステップＳ１５４ … ステップＳ１５３
においてアクセスが書き込み動作であるとわかったなら
ば、ステップＳ１５２において変換されたアドレス（Ａ
−ｂ）を含むＲＡＭ１４上のブロック（Ｂ−ｂ）が書き
換え許可されているかどうかを書き換えモードマップ６
６を用いて調べる。そして、該当ブロック（Ｂ−ｂ）が
書き換え許可されていなければエラーとする。

【００６３】ステップＳ１５５ … ステップＳ１５４
において、該当するブロック（Ｂ−ｂ）が書き換え許可
されているならば、更新制御マップ４６にブロック（Ｂ
−ｂ）に対する書き込みがあったことを記録する。

【００６４】また、フラッシュメモリの書き換え操作の
手順は次のようになる（図１８）。

【００６５】ステップＳ１６１ … ＲＡＭ１４にマッ
ピングされたブロックの内容をすべてフラッシュメモリ
に書き出したかどうか調べる。すべてのブロックを書き
出したならば書き換えを終了し、そうでなければステッ
プＳ１６２へ進む。

【００６６】ステップＳ１６２ … 処理対象であるブ
ロック（Ｂ−ｂ）が書き換えられたかどうかを更新制御
マップ４６を使って調べる。

【００６７】ステップＳ１６３ … ステップＳ１６２
において該当ブロック（Ｂ−ｂ）が書き換えられていた
ならば、アドレス変換マップ２６を検索し、ＲＡＭ１４
上のブロック（Ｂ−ｂ）に対応するフラッシュメモリの
ブロック（Ｂ−ｂ）を得る。その後、ステップＳ１６４
へ進む。

【００６８】ステップＳ１６４ … ステップＳ１６３
で得られたフラッシュメモリ上のブロック（Ｂ−ａ）が
書き換え許可されているかどうかを書き換えモードマッ
プ６６を使って調べる。

【００６９】ステップＳ１６５ … ステップＳ１６４
において該当ブロック（Ｂ−ａ）が書き換え許可されて
いるならば、ブロック（Ｂ−ａ）をＲＡＭ１４上のブロ
ック（Ｂ−ｂ）の内容で書き換える。次のブロックの書
き換えをするため、ステップＳ１６１へ進む。

【００７０】以上、本実施例のような手段を設けること
で、フラッシュメモリを直接アクセスしなくてもプログ
ラムが動作できるようになり、他の実施例と比べると更
新制御マップと書き換えモードマップを加えたことによ
りフラッシュメモリの書き換えの効率がさらに向上し、
また、システムの安全性も向上する。

【００７１】また上記第１〜第４実施例で説明したフラ
ッシュメモリのマッピング及び書込み制御の下でプログ
ラムを作成すれば、そのプログラムにおいてはフラッシ
ュメモリを意識しなくとも、フラッシュメモリをＲＡＭ
と同様に扱うことができる。また、フラッシュメモリと
ＲＡＭとを同じように扱っても、書込み許可／禁止制御
を行うためにフラッシュメモリの内容を不用意に書き換
えてしまうことも防止できる。

【００７２】尚、本発明は、複数の機器から構成される
システムに適用しても、１つの機器から成る装置に適用
しても良い。また、本発明はシステム或は装置にプログ
ラムを供給することによって達成される場合にも適用で
きることは言うまでもない。

【００７３】

【発明の効果】以上説明したように、本発明のメモリ制
御装置及び方法によれば、フラッシュメモリに対するア
クセス速度を上げることができるという効果がある。ま
た、フラッシュメモリをそれと意識しなくて良いという
効果もある。更に、フラッシュメモリの書込みの管理を
ブロック毎に行うために、フラッシュメモリの書き換え
回数を減らすことができ、その結果フラッシュメモリの
劣化を軽減するという効果もある。

【００７４】

【図面の簡単な説明】

【図１】本発明のフラッシュメモリ制御装置を実現する
基本ブロック図である。

【図２】本発明の第１の実施例の基本ブロック図であ
る。

【図３】アドレス変換マップの概念図である。

【図４】第１の実施例におけるアドレス変換器の動作を
示すフローチャートである。

【図５】第１の実施例におけるフラッシュメモリ書き換
えの動作を示すフローチャートである。

【図６】第１の実施例における機器の電源立ち上げ時の
動作を示すフローチャートである。

【図７】第１の実施例におけるアドレス変換マップ更新
の手順を示すフローチャートである。

【図８】本発明の第２の実施例の基本ブロック図であ
る。

【図９】更新制御マップの概念図である。

【図１０】第１の実施例におけるアドレス変換器の動作
を示すフローチャートである。

【図１１】第２の実施例におけるフラッシュメモリ書き
換えの動作を示すフローチャートである。

【図１２】本発明の第３の実施例の基本ブロック図であ
る。

【図１３】書き換えモードマップの概念図である。

【図１４】第３の実施例におけるアドレス変換器の動作
を示すフローチャートである。

【図１５】第３の実施例におけるフラッシュメモリ書き
換えの動作を示すフローチャートである。

【図１６】本発明の第４の実施例の基本ブロック図であ
る。

【図１７】第４の実施例におけるアドレス変換器の動作
を示すフローチャートである。

【図１８】第４の実施例におけるフラッシュメモリ書き
換えの動作を示すフローチャートである。

【符号の説明】 １１ ＣＰＵ １２ ＲＡＭ １３ フラッシュメモリ １４ ＲＡＭ １５ アドレス変換器 １６ 各種マップ １７ 書き換え制御装置

Claims (7)

【特許請求の範囲】
1. 【請求項１】 書込み可能な不揮発性メモリを用いたメ
   モリ制御装置であって、 所定の手順で書込みができる、所定サイズのブロックに
   区切られた不揮発性の第１メモリと、前記ブロックと同
   サイズのブロックに区切られた読み書き可能な第２メモ
   リとを有する記憶手段と、 前記第１メモリのブロックを前記第２メモリのブロック
   に転送する転送手段と、 前記第１メモリに付されたアドレスを、前記第２メモリ
   に対応させて変換する変換手段と、 前記第２メモリに転送されたブロックを、前記第１メモ
   リに書き戻す書き戻し手段と、 前記転送手段と前記書き戻し手段とを制御する制御手段
   と、を備えることを特徴とするメモリ制御装置。
2. 【請求項２】 前記制御手段は、前記転送手段によるブ
   ロックの転送を、書込みの対象となる第１メモリのブロ
   ックについて実行することを特徴とする請求項１に記載
   のメモリ制御装置。
3. 【請求項３】 前記制御手段は、前記書き戻し手段によ
   るブロックの書き戻しを、書込みの対象となった第２メ
   モリのブロックについて実行することを特徴とする請求
   項１に記載のメモリ制御装置。
4. 【請求項４】 前記制御手段は、前記書込み手段による
   書き戻しを、前記第１メモリの所望のブロックについて
   禁止する手段を有し、書き戻しが禁止されていないブロ
   ックについて書き戻しを行うことを特徴とする請求項１
   乃至３いずれかに記載のメモリ制御装置。
5. 【請求項５】 前記制御手段は、前記転送手段による第
   １メモリから第２メモリへの転送を当該装置の電源投入
   時に実行し、前記書き戻し手段による第２メモリから第
   １メモリへの書き戻しを、第２のメモリの内容が消去さ
   れる以前に実行するよう制御することを特徴とする請求
   項１乃至４いずれかに記載のメモリ制御装置。
6. 【請求項６】所定の手順で書込みができる、所定サイズ
   のブロックに区切られたフラッシュメモリと、前記ブロ
   ックと同サイズのブロックに区切られたランダムアクセ
   スメモリとを有する記憶手段と、 前記フラッシュメモリのブロックを前記第２メモリのブ
   ロックに対応させて転送する転送手段と、 前記フラッシュメモリに付されたアドレスを、該アドレ
   スが含まれるブロックに対応する前記ランダムアクセス
   メモリにおけるアドレスに変換する変換手段と、 前記転送手段によりランダムアクセスメモリに転送され
   たブロックを、前記フラッシュメモリに書き戻す書き戻
   し手段と、 前記転送手段と前記書き戻し手段とを制御する制御手段
   と、を備えることを特徴とするメモリ制御装置。
7. 【請求項７】 所定の手順で書込みができる、所定サイ
   ズのブロックに区切られた不揮発性の第１メモリと、前
   記ブロックと同サイズのブロックに区切られた読み書き
   可能な第２メモリとを有するメモリ制御方法であって、 前記第１メモリのブロックを前記第２メモリのブロック
   に転送する転送工程と、 前記第１メモリに付されたアドレスを、前記第２メモリ
   に対応させて変換する変換工程と、 前記第２メモリに転送されたブロックを、前記第１メモ
   リに書き戻す書き戻し工程と、 前記転送工程と前記書き戻し工程とを制御する制御工程
   と、を備えることを特徴とするメモリ制御方法。