JP2008533574A - セクタ単位での消去の可能な半導体メモリ手段の第1のセクタへの再書き込み方法および装置 - Google Patents
セクタ単位での消去の可能な半導体メモリ手段の第1のセクタへの再書き込み方法および装置 Download PDFInfo
- Publication number
- JP2008533574A JP2008533574A JP2008500140A JP2008500140A JP2008533574A JP 2008533574 A JP2008533574 A JP 2008533574A JP 2008500140 A JP2008500140 A JP 2008500140A JP 2008500140 A JP2008500140 A JP 2008500140A JP 2008533574 A JP2008533574 A JP 2008533574A
- Authority
- JP
- Japan
- Prior art keywords
- sector
- bootstrap loader
- code
- memory means
- loader code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
- G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
Abstract
第1のセクタ1の未使用部分にアプリケーションコードA1を書き込む前に、ブートストラップローダコードBが第1のセクタ1から第2のセクタ2へコピーされ、ついで第1のセクタ1の全ての内容が消去され、その後ブートストラップローダコードBが第2のセクタ2から第1のセクタ1へ再コピーされる。
Description
従来技術
本発明は、セクタ単位での消去が可能であり、第1のセクタにブートストラップローダコードが含まれている半導体メモリ手段の第1のセクタへの再書き込み方法、および、この方法を実行する装置に関する。
本発明は、セクタ単位での消去が可能であり、第1のセクタにブートストラップローダコードが含まれている半導体メモリ手段の第1のセクタへの再書き込み方法、および、この方法を実行する装置に関する。
本発明を、コントローラのフラッシュメモリに記憶されたアプリケーションコードを更新するケースに則して説明する。ただし本発明はこうしたケースに限定されるものではなく、セクタ単位での消去の可能な半導体メモリ手段の第1のセクタへ再書き込みを行うあらゆるケースに適用可能である。
コントローラは自身の実行すべき基本ルーチンおよびアプリケーションコードの記憶に不揮発性のメモリデバイスを用いている。第1のセクタ(基本セクタ)のメモリ空間のうち、アドレス0x00に位置する小さな部分が通常ブートストラップローダコードのためにリザーブされている。起動中にコントローラは必要な全ての命令を含むブートストラップローダコードを探索し、自身のハードウェア、例えばインタフェースをセットアップし、アプリケーションコードがこれを利用できるようにする。ブートストラップローダコードが欠損すると、コントローラ全体が機能不全に陥る。この場合、特別な機器を使用しないと、コントローラをデフォルトモードまたはブートストラップローダコードの再プログラミングモードへリセットできない。したがってブートストラップローダコードの欠損はぜひとも防止しなければならない。
不揮発性の標準的な半導体メモリデバイスは、データの書き換えに2つのステップを要する。つまり、書き込みステップは1ビットを1つの論理レベルにセットするかまたはこれを変更しないままとするかのみであり、まずメモリを第2の論理レベルへセットする消去ステップを行わなければならないのである。ここで、書き込みステップはメモリデバイスの仕様に応じて1ビットごと、1バイトごとまたは1ワードごとに適用されるが、消去ステップはセクタ全体に及ぶ。1つのセクタ内の小さな一部のみを変更すればよいだけの場合であっても、消去ステップにより全ての内容が影響を受け、失われてしまう。このため、たいていの装置では、書き込みルーチンは第1のセクタへのアクセスを行わない。
ブートストラップローダコードの記憶に必要なメモリ空間は従来の不揮発性のメモリデバイスのセクタより格段に小さい。未使用の空間はアプリケーションコードによって利用されうるはずである。しかし、アプリケーションコードの更新または改良と第1のセクタの書き換えとは、必要があるにもかかわらず、ブートストラップローダコードの欠損をまねくため、従来技術の手法では同時に成立させることができなかった。よって第1のセクタの未使用部分すなわちブートストラップローダコードの記憶に用いられていない部分は空いたままとされてきたのである。
最近、ブートストラップローダコードは標準的なメモリデバイスの第1のセクタの1/2さえ占めないほど小さくなっており、大きなメモリ空間が無駄になっている。そうかと云って、小さなセクタサイズを有するメモリデバイスはメモリ空間へのアドレシングに高次の論理デバイスまたは長い命令コードを要するので不利である。
またほかには、将来の更新が必要ないであろうと考えられる第1のセクタにアプリケーションコードの一部分を書き込む手法も存在する。しかし、当該のアプリケーションコードの部分を識別することはほぼ不可能である。
これらのことから、本発明の基礎とする課題は、第1のセクタに記憶されているブートストラップローダコードを不変のまま保護しつつ、第1のセクタの空き部分を有効データまたは有効コードによって充填する方法を提供し、しかもこれらの有効データまたは有効コードをいつでも変更できるようにすることである。
本発明の利点
この課題は本発明の請求項1の特徴部分に記載された構成により解決される。
この課題は本発明の請求項1の特徴部分に記載された構成により解決される。
本発明の着想は次のようである。すなわち、第1のセクタの未使用部分にアプリケーションコードを書き込む前に、ブートストラップローダコードを第1のセクタから第2のセクタへコピーし、ついで第1のセクタの全ての内容を消去し、その後ブートストラップローダコードを第2のセクタから第1のセクタへ再コピーする。
ブートストラップローダコードのコピーおよび再コピーにより、メモリ手段への新たなアプリケーションコードの書き込みに備えて第1のセクタ全体を消去し、しかもブートストラップローダコードを不変のまま保護することができる。
本発明の有利な実施形態によれば、第1のセクタに記憶されたブートストラップローダコードの第1のチェックサムと第2のセクタにコピーされたブートストラップローダコードの第2のチェックサムとが第1のセクタの消去前に計算され比較される。チェックサムの比較によりブートストラップローダコードが安全にコピーされたことを確認できる。さらに有利には、再コピーされたブートストラップローダコードの第3のチェックサムが計算され、第1のチェックサムと比較される。
本発明の有利な実施形態によれば、第1のセクタの消去前に、消去からブートストラップローダコードの再コピーまでの全てのステップを処理するのに充分な電力を供給できるよう第2の電源が準備される。このようにしておけば、第1の電源が欠落しても、第2の電源への切り換えによってブートストラップローダコードの欠損を回避できる。
本発明の有利な実施形態によれば、アプリケーションコードはアプリケーションソフトウェアのうち第1のセクタの未使用部分に合う大きさに選択された部分である。これによりメモリ空間の未使用部分が最小化される。
本発明の有利な実施形態によれば、第2のセクタは当該のメモリ手段のセクタであるかまたは別に設けられた第2のメモリ手段のセクタである。前者の場合には付加的なメモリ手段を省略できるし、後者の場合には第2のメモリ手段をブートストラップローダコードの一時記憶に用いていっそうの処理の高速化および消費電力の節約を実現することができる。
本発明はさらに半導体メモリ手段の第1のセクタへの再書き込み装置に関しており、この装置はセクタ単位での消去の可能な半導体メモリ手段およびこのメモリ手段に接続されたコントローラを有しており、このコントローラにより、ブートストラップローダコードの送受信、メモリ手段のいずれかのセクタへのアプリケーションコードの送信、いずれかのセクタの消去命令、読み出し命令および書き込み命令の送信が行われる。本発明の有利な実施形態によれば、この装置は第2の電源を有する。
本発明の有利な実施形態によれば、半導体メモリ手段はフラッシュメモリまたはEEPROMである。
以下に添付図を参照しながら本発明の実施例を詳細に説明する。
図面
図1a〜図1eには本発明の方法の実施例の各段階が示されている。図2には本発明の方法を実行する装置が示されている。
図1a〜図1eには本発明の方法の実施例の各段階が示されている。図2には本発明の方法を実行する装置が示されている。
実施例の詳細な説明
図中、ことわりのないかぎり、同じ素子または同じ機能を有する素子には相応する参照番号を付してある。
図中、ことわりのないかぎり、同じ素子または同じ機能を有する素子には相応する参照番号を付してある。
本発明の方法の有利な実施例を図1a〜図1eに則して詳細に説明する。
第1の実施例では不揮発性のメモリデバイスはフラッシュメモリ10であり、図1aにこれが概略的に示されている。フラッシュメモリ10は複数のセクタ1,2,…,nへ分割されており、これらのセクタはそれぞれ独立に消去可能である。フラッシュメモリ10の書き込み動作および読み出し動作には小さな単位、すなわちワード、バイトまたはビットなどが用いられる。
コントローラは起動に際して当該のフラッシュメモリ10の第1のセクタの部分1aのアドレス0x00に記憶された命令を探索する。この命令は、他の全ての演算およびアプリケーションコードA1,A2,…,Anの実行のためのコントローラのセットアップに必要なブートストラップローダコードBである。アプリケーションコードA1,A2,…,Anは、当該のフラッシュメモリのうち、例えば第2のセクタ2および第nのセクタnの空き空間と第1のセクタ1の未使用部分(ブートストラップローダコードBによって占有されていない部分)1bとに記憶されている。
アプリケーションコードを改良するケースを考察する。この場合、第2のセクタ2および第nのセクタnに記憶されたアプリケーションコードA2,Anの部分は消去され、新たなアプリケーションコードによって上書きされる。このときセクタ2,nは完全に消去され、新たなコードがこれらのセクタに書き込まれる。
こうした単純な方法は第1のセクタ1には適用できない。なぜならこのようにするとブートストラップローダコードBが欠損し、フラッシュメモリ10を含むコントローラが破壊されてしまうからである。したがって、第1のステップで第2のセクタ2および第nのセクタnの一方を消去し、ブートストラップローダコードBを第1のセクタ1からいずれかのセクタへコピーする。図1bではブートストラップローダコードBは第2のセクタ2へコピーされている。第2のセクタはブートストラップローダコードBの全体を記憶するのに充分な空間を有するものと理解されたい。次に第2のステップで、第1のセクタ1の全ての内容を消去する。このとき第1のセクタでは古いアプリケーションコードA1もブートストラップローダコードBも消去され、図1cに示されているようになる。第3のステップでは、ブートストラップローダコードBが第2のセクタから第1のセクタの部分1aの以前のアドレスへ、図1dに示されているようにコピーされる。最後のステップで、新たなアプリケーションコードA1が第1のセクタ1のうちブートストラップローダコードBによって使用されていない部分1bへ図1eに示されているように書き込まれる。付加的に、第2のセクタを消去して、アプリケーションコードの他の部分を書き込むこともできる。
ブートストラップローダコードBが変化しないことが重要であるので、本発明では、ブートストラップローダコードを第2のセクタ2へコピーする前にチェックサムが計算される。第1のセクタ1から第2のセクタ2へのブートストラップローダコードのコピーは、コピーされたブートストラップローダコードについて計算されたチェックサムが第1のセクタ1のオリジナルのブートストラップローダコードのチェックサムに一致するまで反復される。このステップはブートストラップローダコードが第2のセクタから第1のセクタへ再コピーされる際にも適用可能である。
電源のエラーに起因する問題を回避するために、第2の電源13が図2に示されているように設けられる。第2の電源は、第1のセクタ1が消去された後ブートストラップローダコードが再コピーされるまでのあいだに図示されていない第1の電源が欠落してしまったとき、メモリデバイス10およびコントローラ11へ電力を供給する。第1のセクタ1の消去からブートストラップローダコードのコピーまでの各ステップは短時間(2秒未満)で終了するので、第2の電源は小さなものでよく、コントローラそのものに設けられたキャパシタで足りる。有利には、第2の電源の充電状態が第1のセクタ1の消去前に検査される。
第2の実施例として、ランダムアクセスメモリRAM12がブートストラップローダコードBの一時記憶に用いられるケースを考察する。RAMの書き込みおよび読み出しは、一般に、フラッシュメモリのセルを利用する場合に比べて高速かつ小さい消費電力で行われる。チェックサムによってコピーエラーが示されたためにコピーを複数回行わなければならない場合、ブートストラップローダコードのコピーおよび再コピーにかかる時間を低減すれば、より小さな第2の電源13を使用することができるうえ、第1のセクタ1の再プログラミング中にハザードイベントが発生する確率も低減することができる。
コントローラ11はネットワークシステム20またはインタネットを介してディストリビュータから新たなアプリケーションコードをロードすることができる。
Claims (9)
- セクタ単位での消去が可能であり、第1のセクタ(1)にブートストラップローダコード(B)が含まれている
半導体メモリ手段(10)の第1のセクタへの再書き込み方法において、
a)ブートストラップローダコード(B)を第1のセクタ(1)から第2のセクタ(2)へコピーするステップ、
b)第1のセクタ(1)の全ての内容を消去するステップ、
c)ブートストラップローダコード(B)を第2のセクタ(2)から第1のセクタ(1)へ再コピーするステップ、および、
d)アプリケーションコード(A)を第1のセクタの未使用部分へ書き込むステップ
を有する
ことを特徴とする半導体メモリ手段の第1のセクタへの再書き込み方法。 - 第1のセクタ(1)に記憶されたブートストラップローダコードの第1のチェックサムと第2のセクタ(2)にコピーされたブートストラップローダコードの第2のチェックサムとを第1のセクタの消去前に計算して比較する、請求項1記載の方法。
- 再コピーされたブートストラップローダコードの第3のチェックサムを計算し、第1のチェックサムと比較する、請求項2記載の方法。
- 第1のセクタ(1)の消去前に、消去からブートストラップローダコード(B)の再コピーまでの全てのステップを処理するのに充分な電力を供給できるよう第2の電源(13)を準備する、請求項1から3までのいずれか1項記載の方法。
- アプリケーションコード(A1)はアプリケーションソフトウェアのうち第1のセクタ(1)の未使用部分を充填するように選択された部分である、請求項1から4までのいずれか1項記載の方法。
- 当該の半導体メモリ手段はフラッシュメモリまたはEEPROMである、請求項1から5までのいずれか1項記載の方法。
- 第2のセクタ(2)は当該のメモリ手段のセクタであるかまたは別に設けられた第2のメモリ手段のセクタである、請求項1から6までのいずれか1項記載の方法。
- セクタ単位での消去の可能な半導体メモリ手段(10)および該メモリ手段に接続されたコントローラ(11)が設けられており、
該コントローラにより、ブートストラップローダコード(B)の送受信、メモリ手段(10)のいずれかのセクタへのアプリケーションコード(A1〜An)の送信、および、いずれかのセクタの消去命令、読み出し命令および書き込み命令の送信が行われる
ことを特徴とする半導体メモリ手段の第1のセクタへの再書き込み装置。 - 当該の装置は第2の電源(13)を有する、請求項8記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05101783A EP1701262B1 (en) | 2005-03-08 | 2005-03-08 | Method and device of rewriting a sector storing the bootloader code in a sector erasable semiconductor memory means |
PCT/EP2006/050364 WO2006094855A1 (en) | 2005-03-08 | 2006-01-23 | Method and device of rewriting a sector storing the bootloader code in a sector erasable semicondutor memory means |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008533574A true JP2008533574A (ja) | 2008-08-21 |
Family
ID=34938926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008500140A Pending JP2008533574A (ja) | 2005-03-08 | 2006-01-23 | セクタ単位での消去の可能な半導体メモリ手段の第1のセクタへの再書き込み方法および装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7992076B2 (ja) |
EP (1) | EP1701262B1 (ja) |
JP (1) | JP2008533574A (ja) |
AT (1) | ATE381061T1 (ja) |
DE (1) | DE602005003778T2 (ja) |
WO (1) | WO2006094855A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009044416A1 (en) * | 2007-10-03 | 2009-04-09 | Power-One Italy S.P.A. | Method for reprogramming applications in embedded devices and related device |
DE102008041360A1 (de) | 2008-08-20 | 2010-02-25 | Robert Bosch Gmbh | Steuergerät für ein Fahrzeug und Verfahren für eine Datenaktualisierung für ein Steuergerät für ein Fahrzeug |
DE102009002898A1 (de) | 2009-05-07 | 2010-11-11 | Robert Bosch Gmbh | Verfahren zur Aktualisierung eines Steuergeräts eines Fahrzeugs |
JP2013061799A (ja) * | 2011-09-13 | 2013-04-04 | Toshiba Corp | 記憶装置、記憶装置の制御方法およびコントローラ |
DE102011122344A1 (de) * | 2011-12-23 | 2013-06-27 | Valeo Schalter Und Sensoren Gmbh | Verfahren zum Verwalten von Daten in einem Flash-Speicher, Fahrerassistenzeinrichtung und Kraftfahrzeug |
KR20140121233A (ko) * | 2013-04-05 | 2014-10-15 | 삼성전자주식회사 | 부트로더에 의한 운영 체제 부팅 기능의 전자 장치, 방법 및 저장 매체 |
TWI551479B (zh) * | 2014-12-31 | 2016-10-01 | 橙的電子股份有限公司 | 內置啓動裝載器之胎壓偵測系統及其更新方法 |
WO2017123220A1 (en) | 2016-01-13 | 2017-07-20 | Hewlett Packard Enterprise Development Lp | Serial bootloading of power supplies |
DE102018218722A1 (de) | 2018-10-31 | 2020-04-30 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Konfigurieren einer Bootsoftware eines elektronischen Steuergerätes |
CN111797031B (zh) * | 2020-06-17 | 2023-06-23 | 江西洪都航空工业集团有限责任公司 | 一种无电池情况下利用eeprom记录任务机上电累积时间的方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11501761A (ja) * | 1996-06-18 | 1999-02-09 | マイクロチップ テクノロジー,インコーポレイテッド | フェイルセーフ不揮発性メモリプログラミングシステムおよびそのための方法 |
JP2000293367A (ja) * | 1999-04-02 | 2000-10-20 | Sharp Corp | 不揮発性メモリ内蔵マイクロコンピュータ |
JP2002526828A (ja) * | 1998-09-30 | 2002-08-20 | フィーニックス テクノロジーズ リミテッド | ブート・ブロックへの書き込みアクセスを可能にする時のブート・ブロック・コードの保護 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6256642B1 (en) * | 1992-01-29 | 2001-07-03 | Microsoft Corporation | Method and system for file system management using a flash-erasable, programmable, read-only memory |
JP3412839B2 (ja) * | 1992-07-01 | 2003-06-03 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
US5341330A (en) * | 1992-10-30 | 1994-08-23 | Intel Corporation | Method for writing to a flash memory array during erase suspend intervals |
JPH08328762A (ja) * | 1995-06-06 | 1996-12-13 | Mitsubishi Electric Corp | 半導体ディスク装置及びそのメモリ管理方法 |
US6978342B1 (en) * | 1995-07-31 | 2005-12-20 | Lexar Media, Inc. | Moving sectors within a block of information in a flash memory mass storage architecture |
US6823435B1 (en) * | 1997-11-20 | 2004-11-23 | Advanced Micro Devices, Inc. | Non-volatile memory system having a programmably selectable boot code section size |
US6073206A (en) * | 1998-04-30 | 2000-06-06 | Compaq Computer Corporation | Method for flashing ESCD and variables into a ROM |
JP4085478B2 (ja) * | 1998-07-28 | 2008-05-14 | ソニー株式会社 | 記憶媒体及び電子機器システム |
DE19931184A1 (de) * | 1999-07-07 | 2001-01-11 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Veränderung des Speicherinhalts von Steuergeräten |
JP3838840B2 (ja) * | 2000-01-06 | 2006-10-25 | Necエレクトロニクス株式会社 | コンピュータ |
JP2001209543A (ja) * | 2000-01-28 | 2001-08-03 | Nec Ic Microcomput Syst Ltd | フラッシュ・マイコンにおけるプログラム書き換え方法 |
US6426893B1 (en) * | 2000-02-17 | 2002-07-30 | Sandisk Corporation | Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks |
US6591352B2 (en) * | 2001-05-31 | 2003-07-08 | Intel Corporation | Method and apparatus for executing firmware from a valid startup block |
US7086049B2 (en) * | 2002-02-26 | 2006-08-01 | International Business Machines Corporation | Background code update for embedded systems |
US6938140B2 (en) * | 2002-08-29 | 2005-08-30 | Micron Technology, Inc. | System and method for linear object reallocation in place |
-
2005
- 2005-03-08 EP EP05101783A patent/EP1701262B1/en not_active Not-in-force
- 2005-03-08 DE DE602005003778T patent/DE602005003778T2/de active Active
- 2005-03-08 AT AT05101783T patent/ATE381061T1/de not_active IP Right Cessation
-
2006
- 2006-01-23 WO PCT/EP2006/050364 patent/WO2006094855A1/en active Application Filing
- 2006-01-23 JP JP2008500140A patent/JP2008533574A/ja active Pending
- 2006-01-23 US US11/885,777 patent/US7992076B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11501761A (ja) * | 1996-06-18 | 1999-02-09 | マイクロチップ テクノロジー,インコーポレイテッド | フェイルセーフ不揮発性メモリプログラミングシステムおよびそのための方法 |
JP2002526828A (ja) * | 1998-09-30 | 2002-08-20 | フィーニックス テクノロジーズ リミテッド | ブート・ブロックへの書き込みアクセスを可能にする時のブート・ブロック・コードの保護 |
JP2000293367A (ja) * | 1999-04-02 | 2000-10-20 | Sharp Corp | 不揮発性メモリ内蔵マイクロコンピュータ |
Also Published As
Publication number | Publication date |
---|---|
DE602005003778D1 (de) | 2008-01-24 |
EP1701262A1 (en) | 2006-09-13 |
US20090049368A1 (en) | 2009-02-19 |
US7992076B2 (en) | 2011-08-02 |
DE602005003778T2 (de) | 2008-04-30 |
WO2006094855A1 (en) | 2006-09-14 |
EP1701262B1 (en) | 2007-12-12 |
ATE381061T1 (de) | 2007-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008533574A (ja) | セクタ単位での消去の可能な半導体メモリ手段の第1のセクタへの再書き込み方法および装置 | |
US7664923B2 (en) | Method and system for updating software | |
US8792277B2 (en) | Split data error correction code circuits | |
JP3802411B2 (ja) | 不揮発性半導体記憶装置のデータコピー方法 | |
JP4373943B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
KR920022093A (ko) | 복구가능한 베이식 펌웨어를 가진 컴퓨터시스템 동작방법 | |
US20100250875A1 (en) | Eeprom emulation using flash memory | |
JP2009230407A (ja) | データの更新方法、メモリシステムおよびメモリデバイス | |
JP2006048893A (ja) | 不良ブロック管理機能を有するフラッシュメモリ装置及びフラッシュメモリ装置の不良ブロック管理方法 | |
US8775758B2 (en) | Memory device and method for performing a write-abort-safe firmware update | |
JP4480815B2 (ja) | メモリ書き換え方法及びコンピュータシステム | |
US7809878B2 (en) | Apparatus and method for controlling flash memory | |
JP3830867B2 (ja) | シングルチップマイクロコンピュータおよびそのブート領域切り替え方法 | |
JP4177360B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4031693B2 (ja) | 不揮発性メモリおよびこれを有したデータ記憶装置 | |
JP2009276883A (ja) | 半導体補助記憶装置 | |
JP2005107608A (ja) | 電子機器、不揮発性メモリ及び不揮発性メモリのデータ書き換え方法 | |
JP2004152331A (ja) | 記憶装置 | |
JP2005293177A (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP2001051910A (ja) | 不揮発メモリ装置 | |
JP2007199846A (ja) | メモリ制御装置およびメモリ制御方法 | |
JP2006040168A (ja) | フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP2002041314A (ja) | プログラム書き換え装置 | |
JP2011123560A (ja) | フラッシュディスク装置 | |
JP2003167609A (ja) | プログラマブルコントローラ、そのユーザプログラム更新方法、記録媒体、及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100903 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110210 |