JPH11501761A

JPH11501761A - フェイルセーフ不揮発性メモリプログラミングシステムおよびそのための方法

Info

Publication number: JPH11501761A
Application number: JP10502933A
Authority: JP
Inventors: ブルーワー，フレデリック，ジェー．; ルーイェン，エミールバン; スミット，ウィリアム; ソルト，トーマス，シー．
Original assignee: マイクロチップテクノロジー，インコーポレイテッド
Priority date: 1996-06-18
Filing date: 1997-04-12
Publication date: 1999-02-09
Anticipated expiration: 2017-04-12
Also published as: KR100300809B1; JP3223375B2; EP0845144A4; EP0845144B1; EP0845144A1; TW324826B; WO1997049085A1; KR19990036312A; DE69739138D1; US5768208A

Abstract

(57)【要約】この発明は、フェイルセーフ不揮発性メモリプログラミングシステムに関するものである。このシステムはメモリ装置をプログラミングするため充電を記憶する高電圧充電コンデンサ（１６）を使用する。第２充電コンデンサ（３０）はメモリ装置をプログラミングするため使用される制御ロジック（２６）へ電力を供給するのに使用される。電力がプログラミング中になくなれば、２つのコンデンサに記憶された充電はプログラミングサイクルを完成するのに十分である。

Description

【発明の詳細な説明】フェイルセーフ不揮発性メモリプログラミングシステムおよびそのための方法発明の背景１．発明の分野この発明は、メモリ集積回路（ＩＣ）チップに関し、特に、メモリＩＣチップに対するフェイルセーフ不揮発性メモリ書込みを提供するシステムおよび方法に関するものである。２．従来技術の説明不揮発性メモリ、例えば、電気的に消去可能なプログラマブルリードオンリーメモリ（ＥＥＰＲＯＭ）において、メモリ内への情報の実際の記録時に電力不足が生じると、常に不確実さが発生する。電力が再び供給されると、通常、特定の書き込みが１００％達成されたか、全く試みられなかったかどうかを明言することはできない。さらに、“ソフト書き込み”が生じていたかもしれない。メモリのセル内での情報の状態を変更する試みがなされる時にソフト書き込みがあるが、時ならない電力不足や他の障害タイプのため、この試みが十分に達成されない。このことは、セル内において時間、温度、電圧または他の変化するタイプで変化するため、値を変えるかもしれないことになる。メモリ内に記憶された情報が揮発性である（すなわち、メモリ内に記憶された情報は予告なしに変化するかもしれない）ので、これは非常に望ましくない状態である。上記問題は、メモリワード内に２進値を書き込むため使用される標準手続により悪化される。メモリワード内に２進値を書き込む時、ワード内の全ビットは“ １”状態に書き込まれる。“１”状態であると仮定されないビットは、その時、“０”状態に変更される。上記手続きは、また、反対の仕方で機能し、ワード内の全ビットは“０”状態に書き込まれ、“０”状態であるとは仮定されないビットは、その時、“１”状態に変更される。ワード内に２進値を書き込む標準手続は、第１書き込みと第２書き込みとの間で有限時間を持つ２ステップ書き込みプロセスを生じる。書き込みステップ間の時間フレームは短い（すなわち、数ミリ秒）かもしれないけれども、２つの書き込み段階間のプロセスを停止するいかなる問題も情報の永久的な損失になる。というのは、新しい値も古い値も不揮発性メモリに記憶されないからである。このことは、メモリの追加や推論を含むアプリケーション、例えば、スマートカードアプリケーションにおいて深刻な複雑さを生じる。メモリワード内への２進値の書き込みを避けるため、アバクス構造が与えられる。アバクス構造では、１つずつ消去して得られるアバクスの１レベル内でのビットを、ユニットとして推論して得る。このことは、全体の喪失ワードを回避する。たいてい、特定のビットは“ソフトリー”に書き込まれ、１ビット（またはトークン）だけは有効であるので重大な問題とはならない。しかしながら、全レベルが枯渇すると、算術の“位下げ”作用や２進の“繰り上げ”作用を行わなければならない。このことは、推論される上の１レベルおよび復元される下の全レベルに１ビットを必要とする。このことは、スマートカードアプリケーションにおいて、お金が失われたり、または、得られたりする危険を生じる２段階作用にもなる。それ故、フェイルセーフ不揮発性メモリ書き込みシステムを提供する必要性が存在する。このシステムは不揮発性メモリへのソフト書き込みおよび低い保存性のある不完全な書き込みを排除するにちがいない。このシステムは情報の損失を生じるステージ間で中断される２段階書き込み作用を排除するにちがいない。不揮発性メモリへ供給される電力が中断されても、不揮発性メモリへの書き込み作用を完成する能力を有するにちがいない。さらに、スマートカードや金銭的な価値アプリケーションにおいて、お金の認められない付加を防ぐため、このシステムの濫用に対する確保は、与えられる外部作用を必要とすることなしに要求されるものである。現在、情報の損失を防ぐ方法は、該当するメモリチップに対して外部作用を必要とする特定のビットを使用して行われている。発明の要約この発明の１実施例において、この発明の目的はフェイルセーフ不揮発性メモリ書き込みシステムを提供することである。この発明の他の目的は、不揮発性メモリへのソフト書き込みおよび低い保存性での不完全な書き込みを排除するフェイルセーフ不揮発性メモリ書き込みシステムを提供することである。この発明のなお他の目的は、情報の損失を生じるステージ間で中断される２段階書き込み操作を排除するフェイルセーフ不揮発性メモリ書き込みシステムを提供することである。この発明のなお他の目的は、不揮発性メモリへ供給される外部電力が中断されても、不揮発性メモリへの書き込み作用を完成する能力を有するフェイルセーフ不揮発性メモリ書き込みシステムを提供することである。この発明のなお他の目的は、アバクス構造と比較すると、十分なサイズである不揮発性メモリアレーへの書き込み作用を完成する能力のあるフェイルセーフ不揮発性メモリ書き込みシステムを提供することである。この発明のなお他の目的は、単一の高電圧パルスだけを必要とする書き込みサイクルで不揮発性メモリ内で異なるワードのための書き込み作用を完成することである。好ましい実施例の簡単な説明この発明の１実施例において、フェイルセーフ不揮発性メモリプログラミングシステムが開示される。このシステムは情報を記憶する不揮発性メモリ手段から構成される。第１充電コンデンサ手段が不揮発性メモリ手段と、充電を記憶しプログラミング電圧を不揮発性メモリ手段へ供給するための高電圧供給または発生手段とに接続される。高電圧発生手段は第１充電コンデンサ手段を充電するため、第１充電コンデンサ手段に接続される。第１充電コンデンサ手段内に記憶される充電を監視するため、センサ手段が第１充電コンデンサ手段に接続される。不揮発性メモリ手段をプログラムする外部信号を受け、情報を持つ不揮発性メモリ手段内の所要のアドレス位置をプログラムするため信号を送るため、不揮発性メモリシステム手段において制御手段が使用され、その時、第１充電コンデンサ手段に記憶された充電がしきい値に達したことをセンサ手段が示し、前記しきい値は、たとえ、外部電力供給が不揮発性メモリに対して無くなっても、不揮発性メモリ手段内での所要のアドレス位置をプログラムするための十分な第１充電コンデンサ手段に記憶される充電を示す。通常の電力供給源が遮断される場合、制御手段への電力の独立バックアッップ源を提供するため、第２充電コンデンサ手段が制御手段に接続される。プログラムされる不揮発性メモリ手段内の所要のアドレス位置を受け、情報を所要のアドレス位置へ移送するため、ラッチ手段が制御手段に接続される。この発明の他の実施例によると、フェイルセーフ不揮発性メモリプログラミングシステムを提供する方法が開示されている。この方法は、情報を記憶する不揮発性メモリ手段を提供するステップと、不揮発性メモリ手段へプログラミング電圧を供給するための充電を記憶するため、前記不揮発性メモリ手段に接続される第１充電コンデンサ手段を提供するステップと、第１充電コンデンサ手段を充電するため第１充電コンデンサ手段に接続される高電圧発生手段を提供するステップと、プログラムされる不揮発性メモリ手段内の前記所要のアドレス位置を受け、情報を所要のアドレス位置へ移送するため、制御手段に接続されるラッチ手段を提供するステップと、第１充電コンデンサ手段内に記憶された充電を監視するため、第１充電コンデンサ手段に接続されるセンサ手段を提供するステップと、不揮発性メモリ手段をプログラムするため外部信号を受け、情報を持つ不揮発性メモリ手段内の所要のアドレス位置をプログラムする信号を送り、その時だけ、センサ手段は、第１充電コンデンサ手段内に記憶された充電がしいき値レベルに達したことを指示し、しきい値レベルは、外部電力供給が不揮発性メモリ手段にない時でも不揮発性メモリ手段内の所要のアドレス位置をプログラムするのに十分な第１充電コンデンサ手段に記憶される充電を示すため不揮発性メモリ手段に接続される制御手段を提供するステップと、通常の電力供給源が無くなる場合、制御手段およびラッチ手段のため独立したバックアップ電源を提供するため、制御手段に接続される第２充電コンデンサ手段を提供するステップとから成る。上記実施例において、不揮発性手段はＥＥＰＲＯＭ、ＦＲＡＭまたはプログラムする電圧を必要とする他の不揮発性メモリ手段でもよい。２つの充電コンデンサは任意の仮のオンチップエネルギー記憶構造タイプでよい。この発明の前記目的および他の目的、特徴および長所は、下記の特に添付図面を参照したこの発明の好ましい実施例の説明から明かであろう。図面の簡単な説明図１は、この発明のフェイルセーフ不揮発性メモリプログラミングシステムの簡略化したブロック線図である。図２は、図１で図示されたフェイルセーフ不揮発性メモリプログラミングシステムに使用する不揮発性デュアルアレーメモリ装置の簡略化したブロック線図である。図２Ｂは、図２で図示された不揮発性デュアルアレーメモリ装置内に情報を書き込み、前記装置内の情報を消去する異なるプログラミング電圧を示す表である。好ましい実施例の詳細な説明図１を参照すると、フェイルセーフ不揮発性メモリプログラミングシステム１０（以後、システム１０と称する）が示されている。システム１０は、不揮発性メモリ装置１２から成る。この発明の一実施例では、不揮発性メモリ装置１２は電気的に消去可能なプログラマブルリードオンリーメモリ（ＥＥＰＲＯＭ）である。しかしながら、システム１０は他の不揮発性メモリ構造体にも適用できることに注意すべきである。不揮発性メモリ装置１２はバイナリー情報を記憶するために使用される。不揮発性メモリ装置１２は、バイナリー情報を記憶するためにグレイコードカウンタ１４を使用する。この発明の好ましい実施例では、４ビットグレイコードカウンタが使用される。グレイコードカウンタ１４は、差が１である任意の２つの数が、１つのビット位置を除き同じである２進表現で表現される位取り２進表記カウンタである。グレイコードカウンタはアバクススキーマを使用するのに比較して情報の等しい量を記憶するための不揮発性メモリ装置１２内で必要とされるスペースを減少する。しかしながら、グレイコードカウンタはなお、連続番号のための１ビット変更だけであるので、アバクススキーマの最大の利点を有する。高電圧充電コンデンサ１６は不揮発性メモリ装置１２に接続される。高電圧充電コンデンサ１６は、不揮発性メモリ装置１２がプログラムされる（すなわち、不揮発性メモリ装置１２に書き込み、または、消去をする）前に、十分でなければならない充電を記憶するために使用される。それから、高電圧充電コンデンサ１６は不揮発性メモリ装置１２にプログラム電圧を供給するために使用される。電流制限装置２４が、高電圧充電コンデンサ１６と不揮発性メモリ装置１２との間に接続される。電流制限装置は、プログラミング中に、制御される上方電圧スロープを生じる間、不揮発性メモリ装置１２により使用される電流を制限するために使用される。電流制限装置２４は、数メガオーム測定する抵抗体または所要値の電流を供給するいくつかの電源でもよい。電源が使用されると、電源には適切な操作のため外部供給で制御する必要があり、それで、外部供給が無くなると適切に機能しなくなるであろう。電源は、また、低電圧充電コンデンサ３０からのエネルギーを消費し過ぎてはならない。それで、電源に常開スイッチを並列に接続し、外部電力が無くなると、常開スイッチが閉じてエネルギーの非常に急速な移送となるようにことが必要である。電源がエネルギーを消費し過ぎると、低電圧充電コンデンサ３０を非常に大きくする必要がある。高電圧充電コンデンサ１６は、ダイオード装置２０を通して高電圧発生器１８により充電される。この発明の好ましい実施例では、高電圧発生器１８は高電圧充電を発生する充電ポンプである。ダイオード装置２０は高電圧発生器１８へのフィードバックを制限し、この経路を通しての高電圧充電コンデンサ１６の放電を防止する。高電圧検知装置２２が高電圧充電コンデンサ１６に接続される。高電圧検知装置２２は高電圧充電コンデンサ１６内に記憶される充電を監視する。高電圧検知装置２２が、しきい値レベルになると、高電圧検知装置２２は信号を制御ユニット２６に送り、高電圧充電コンデンサ１６が不揮発性メモリ装置１２をプログラムするのに十分な充電を有することを指示する。外部装置（プリペイドチップホーンカードの場合での料金支払い電話のように）により、不揮発性メモリ装置１２にプログラム命令が与えられると、コンデンサ１６内の十分な充電の検知は不帰還点に限定される。この時点前の途中で電力が無くなると、メモリ装置１２への書き込みが試みられることなく、全プログラミングプロセスが放棄される。しかしながら、十分な充電が検出されると、フェイルセーフ不揮発性メモリプログラミングシステム１０を備えたカードは除去でき、書き込みプロセスはうまく完成されるであろう。不揮発性メモリ装置１２をプログラムするため、スイッチＳ３は制御ユニット２６により閉鎖されねばならない。スイッチＳ３の閉鎖は、高電圧充電コンデンサ１６からのプログラミング電圧が不揮発性メモリ装置１２へ供給できるようにする。高電圧充電コンデンサ１６に記憶される充電が、不揮発性メモリ装置１２をプログラムするのに十分でなければ、プログラミングシーケンスは、決して制御ユニット２６により始まらないことに注意すべきである。スイッチＳ２、Ｓ３はプログラミングサイクルの終了と、高電圧充電コンデンサ１６を所望条件に置くためのスタートアップで閉鎖される。スイッチＳ１もシステム１０に設けられる。エネルギー損失を防ぐため不揮発性メモリ装置１２のプログラミング中に高電圧検知装置２２を絶縁するため、スイッチＳ１が設けられる。制御ユニット２６が、そのプログラミング入力２６Ａで信号を受けると、制御ユニット２６は信号をラッチング装置２８へ送る。アドレスおよびデータ情報は、それぞれ、入力２８Ａ、２８Ｂでラッチング装置２８にロードされ、新しいデータは不揮発性メモリ装置１２内の所望のアドレスへ転送される。それから、制御ユニット２６の入力２６Ｂに信号が送られ、プログラミングサイクルが完成する時を指示する。制御ユニット２６およびラッチング装置２８はアナログ電圧供給ＡＶｄｄにより給電される。この発明の好ましい実施例では、アナログ電圧供給ＡＶｄｄは５ボルト電荷を提供する。アナログ電圧供給ＡＶｄｄが遮断されていると、制御ユニット２６およびラッチング装置２８に必要電力を供給しプログラミングサイクルを完成するため、低電圧充電コンデンサ３０が提供される。この発明の他の実施例では、高電圧充電コンデンサ１６もラッチング装置２８へ接続される。それで、高電圧充電コンデンサ１６は、電力をラッチング装置２８へ供給でき、ラッチング装置２８はアナログ電源ＡＶｄｄに依存する必要がない。そのような実行においては、高電圧充電コンデンサ１６は通常外部電源ＶＤＤに連結され、他方、高電圧発生器１８は機能しない。この発明による他の実施例によると、不揮発性メモリ装置１２は２つの別々のアレーに分割される。図２、図２Ｂに関して、二重アレー不揮発性メモリ装置４０が示されている。二重アレー不揮発性メモリ装置４０は、左アレー４０Ａと右アレー４０Ｂとに分割され、一方のアレーは偶数アドレスを保持し、他方のアレーは奇数アドレスを保持する。各アレー４０Ａ、４０Ｂは、複数の信号ライン対Ｖref／ＢＬを有する。信号ライン対Ｖref／ＢＬは二重アレー不揮発性メモリ装置４０の両方のアレー４０Ａ、４０Ｂを同時にプログラム可能にする。図２Ｂに示す表５０から分かるように、信号ライン対Ｖref／ＢＬの一方の電圧を変更することにより、各アレー４０Ａ、４０Ｂに情報を書き込み、または、情報を消去することができる。二重アレー不揮発性メモリ装置４０は、単一プログラミングサイクルで完成されるけた上げアプリケーションまたは位下げアプリケーションで消去を可能にする。単一プログラミング充電が記憶され一度放出され、操作を完成するための全てのアプリケーションで再び充電することは保証できないので、上記のことは重要である。このことは、アバクス構造が使用され低順位“列”が補充できる前により高順位ビットが“消去”される時に必要である。この発明を特にその望ましい実施例で示し記載したが、この発明の精神および範囲を逸脱することがない限り、形式および詳細での先行する変更および他の変更ができることを当業者は理解されるであろう。

【手続補正書】特許法第１８４条の４第４項【提出日】１９９７年８月１９日【補正内容】１．情報を記憶する不揮発性メモリ手段と、前記不揮発性メモリ手段へプログラミング電圧を供給する充電を記憶するため、前記不挿発性メモリ手段に接続される第１充電コンデンサ手段と、前記不揮発性メモリ手段をプログラムする外部信号を受け、情報を持つ前記不揮発性メモリ手段内の所要のアドレス位置をプログラムする信号を送るため、前記不揮発性メモリ手段に接続される制御手段を備え、その時、前記第１充電コンデンサ内に記憶された前記充電の値が、外部電力供給が前記揮発性メモリ手段にない時でも前記情報を持つ前記不揮発性メモリ手段内の前記所要のアドレス位置を完全にプログラムできることを示す信号を、前記制御手段が監視し、前記制御手段に電源を与えるため、前記制御手段に接続される第２充電コンデンサ手段との組み合わせから成るフェイルセーフ不揮発性メモリプログラミングシステム。２．前記第１充電コンデンサ手段内に記憶される前記充電を監視するため、前記第１充電コンデンサ手段に接続されるセンサ手段から成る請求項１に記載のフェイルセーフ不揮発性メモリプログラミングシステム。３．前記第１充電コンデンサ手段を充電するため、前記第１充電コンデンサ手段に接続される高電圧発生手段から成る請求項１に記載のフェイルセーフ不揮発性メモリプログラミングシステム。４．プログラムされる前記不揮発性メモリ手段内の前記所要のアドレス位置を受け、前記情報を前記所要のアドレス位置へ移送するため、前記制御手段に接続されるラッチ手段とから成る請求項１に記載のフェイルセーフ不挿発性メモリプログラミングシステム。５．前記不揮発性メモリ手段に対する電圧スルーレートを制御するため前記不揮発性メモリ手段に接続される抵抗手段から成る請求項１に記載のフェイルセーフ不揮発性メモリプログラミングシステム。６．前記不揮発性メモリ手段に対する電圧スルーレートを制御するため前記不揮発性メモリ手段に接続される電源手段から成る請求項１に記載のフェイルセーフ不揮発性メモリプログラミングシステム。７．前記第１充電コンデンサ手段に接続され、前記不揮発性メモリ手段に対して前記第１充電コンデンサ手段から前記プログラミング電圧を与える前記制御手段に接続される第１スイッチ手段と、前記第１充電コンデンサ手段に接続され、前記不揮発性メモリ手段に対するプログラミングサイクルか完成する時、前記第１充電コンデンサ手段および前記不揮発性メモリ手段を放電するため、前記制御手段に接続される第２スイッチ手段とから成る請求項１に記載のフェイルセーフ不揮発性メモリプログラミングシステム。８．前記高電圧発生器手段に接続され、前記第１充電コンデンサ手段の放電を妨げ、前記高電圧発生器手段へのフィードバックを制限するため、前記第１充電コンデンサ手段に接続されるダイオードから成る請求項３に記載のフェイルセーフ不揮発性メモリプログラミングシステム。９．前記不揮発性メモリ手段は、電気的に消去可能なプログラマブルリードオンリーメモリ（ＥＥＰＲＯＭ）である請求項１に記載のフェイルセーフ不揮発性メモリプログラミングシステム。１０．前記不揮発性メモリ手段は、情報を記憶するグレイコードカウンタ実行手段から成る請求項１に記載のフェイルセーフ不揮発性メモリプログラミングシステム。１１．前記グレイコードカウンタ実行手段は、４ビットグレイコードカウンタである請求項１０に記載のフェイルセーフ不揮発性メモリプログラミングシステム。１２．前記不揮発性メモリ手段は、前記不揮発性メモリ手段の偶数アドレスを含む第１アレーと、前記不揮発性メモリ手段の奇数アドレスを含む第２アレーとから成る請求項１に記載のフェイルセーフ不揮発性メモリプログラミングシステム。１３．前記不揮発性メモリ手段の前記第１アレーの要素および第２アレーの要素は、情報と共に同時にプログラムされる請求項１２に記載のフェイルセーフ不揮発性メモリプログラミングシステム。１４．情報を記録する不揮発性メモリ手段と、前記不揮発性メモリ手段に情報を記憶するための４ビットグレイコードカウンタ実行手段と、前記不揮発性メモリ手段にプログラミング電圧を供給するための充電を記憶するため、前記不揮発性メモリ手段に接続される第１充電コンデンサ手段と、前記第１充電コンデンサ手段を充電するため、前記第１充電コンデンサ手段に接続される高電圧発生器手段と、前記高電圧発生器手段に接続され、前記第１充電コンデンサ手段の放電を妨げるため、前記高電圧発生器手段へのフィードバックを制限する前記第１充電コンデンサ手段に接続されるダイオード手段と、前記第１充電コンデンサ手段内に記憶される前記充電を監視するため、前記第１充電コンデンサ手段に接続されるセンサ手段と、前記不揮発性メモリ手段をプログラムするため外部信号を受け、情報を持つ前記不揮発性メモリ手段内の所要のアドレス位置をプログラムする信号を送り、その時、前記センサ手段は、前記第１充電コンデンサ手段内に記憶された前記充電がしいき値レベルに達したことを指示し、前記しきい値レベルは、前記第１充電コンデンサ手段内に記憶された前記充電が、外部電力供給が前記不揮発性メモリ手段にない時でも前記情報を持つ前記不揮発性メモリ手段内の前記所要のアドレス位置をプログラムするのに十分であることを示するように前記不揮発性メモリ手段に接続される制御手段と、前記不揮発性メモリ手段に接続され、前記不揮発性メモリ手段に対する電圧スルーレートを制御するため、前記高電圧発生手段に接続される電流制限手段と、プログラムされる前記不揮発性メモリ手段内の前記所要アドレス位置を受け、前記情報を前記所要アドレス位置に移送するため前記制御手段に接続されるラッチ手段と、前記制御手段と前記ラッチ手段へ電力を与えるため前記制御手段に接続される第２充電コンデンサ手段と、前記第１充電コンデンサ手段に接続され、前記不揮発性メモリ手段に対する前記第１充電コンデンサ手段から、前記プログラミング電圧を与えるため前記制御手段に接続される第１スイッチ手段と、前記第１充電コンデンサに接続され、前記不揮発性メモリ手段のプログラミングサイクルが完成する時、前記第１充電コンデンサ手段および前記不揮発性メモリ手段を放電するため、前記制御手段に接続される第２スイッチ手段との組み合わせから成るフェイルセーフ不揮発性メモリプログラミングシステム。１５．前記電流制限手段は、抵抗である請求項１４に記載のフェイルセーフ不揮発性メモリプログラミングシステム。１６．前記電流制限手段は、電源である請求項１４に記載のフェイルセーフ不揮発性メモリプログラミングシステム。１７．前記不揮発性メモリ手段は、電気的に消去可能なプログラマブルリードオンリーメモリ（ＥＥＰＲＯＭ）である請求項１６に記載のフェイルセーフ不揮発性メモリプログラミングシステム。１８．前記不揮発性メモリ手段は、前記不揮発性メモリ手段の偶数アドレスを含む第１アレーと、前記不揮発性メモリ手段の奇数アドレスを含む第２アレーとから成り、前記不揮発性メモリ手段の両方の第１アレーおよび第２アレーは、同時に情報でプログラムされる請求項１４に記載のフェイルセーフ不揮発性メモリプログラミングシステム。１９．情報を記憶する不揮発性メモリ手段を提供するステップと、前記不揮発性メモリ手段へプログラミング電圧を供給するための充電を記憶するため、前記不揮発性メモリ手段に接続される第１充電コンデンサ手段を提供するステップと、前記第１充電コンデンサ手段内に充電された前記充電を監視するため、前記第１充電コンデンサ手段に接続されるセンサ手段を提供するステップと、前記不揮発性メモリ手段をプログラムするため外部信号を受け、情報を持つ前記不揮発性メモリ手段内の所要のアドレス位置をプログラムする信号を送り、その時、前記センサ手段は、前記第１充電コンデンサ手段内に記憶された前記充電がしいき値レベルに達したことを指示し、前記しきい値レベルは、前記第１充電コンデンサ手段内に記憶された前記充電が、外部電力供給が前記不揮発性メモリ手段にない時でも前記情報を持つ前記不揮発性メモリ手段内の前記所要のアドレス位置をプログラムするのに十分であることを指示するように前記不揮発性メモリ手段に接続される制御手段を提供するステップと、プログラムされる前記不揮発性メモリ手段内の前記所要のアドレス位置を受け、前記情報を前記所要のアドレス位置へ移送するため、前記制御手段に接続されるラッチ手段を提供するステップと、前記制御手段および前記ラッチ手段へ電力を供給するため、前記制御手段に接続される第２充電コンデンサ手段を提供するステップとから成るフェイルセーフ不揮発性メモリプログラミングシステムを提供する方法。２０．前記不揮発性メモリ手段に接続され、前記不揮発性メモリ手段に対する電圧スルーレートを制御するため、前記高電圧発生器に接続される電流制限手段を提供するステップと、前記第１充電コンデンサ手段に接続され、前記不揮発性メモリ手段に対して前記第１充電コンデンサから前記プログラミング電圧を提供するため前記制御手段に接続される第１スイッチ手段を提供するステップと、前記第１充電コンデンサ手段に接続され、前記不揮発性メモリ手段に対してプログラミングサイクルが完成する時、前記第１充電コンデンサおよび前記不揮発性メモリ手段を放電するため前記制御手段に接続される第２スイッチ手段を提供するステップと、前記高電圧発生手段に接続され、前記第１充電コンデンサ手段の放電を妨げるため、前記高電圧発生手段へのフィードバックを制限するため前記第１充電コンデンサ手段に接続されるダイオード手段を提供するステップとから成る請求項１９に記載の方法。２１．不揮発性メモリ手段を提供するステップは、さらに、前記不揮発性メモリ手段内に情報を記憶するため、４ビットグレイコードカウンタ実行手段を提供するステップから成る請求項２０に記載の方法。２２．不揮発性メモリ手段を提供するステップは、さらに、前記不揮発性メモリ手段の偶数アドレスを含む第１アレーと、不揮発性メモリ手段の奇数アドレスを含む第２アレーとを有し、前記不揮発性メモリ手段の前記第１アレーおよび第２アレーは、同時に情報でプログラムされる不揮発性メモリ手段を提供するステップから成る請求項２１に記載の方法。

───────────────────────────────────────────────────── フロントページの続き (72)発明者バンルーイェン，エミールアメリカ合衆国，85044 アリゾナ州，フェニックス，＃1069 サウスレイクウッドパークウェイウェスト 15815 (72)発明者スミット，ウィリアムアメリカ合衆国，85044 アリゾナ州，フェニックス，＃1066 サウスレイクウッドパークウェイウェスト 15815 (72)発明者ソルト，トーマス，シー. アメリカ合衆国，85226 アリゾナ州，チャンドラー，ノースシエラコート 716

Claims

【特許請求の範囲】１．情報を記憶する不揮発性メモリ手段と、前記不揮発性メモリ手段へプログラミング電圧を供給する充電を記憶するため、前記不揮発性メモリ手段に接続される第１充電コンデンサ手段と、前記不揮発性メモリ手段をプログラムする外部信号を受け、情報を持つ前記不揮発性メモリ手段内の所要のアドレス位置をプログラムする信号を送り、その時、前記第１充電コンデンサ手段内に記憶された前記充電は、外部電力供給が前記不揮発性メモリ手段にない時でも前記情報を持つ前記不揮発性メモリ手段内の前記所要のアドレス位置をプログラムするために十分であるようにする前記不揮発性メモリ手段に接続される制御手段と、前記制御手段へ電源を与えるため、前記制御手段に接続される第２充電コンデンサ手段との組み合わせから成るフェイルセーフ不揮発性メモリプログラミングシステム。２．前記第１充電コンデンサ手段内に記憶される前記充電を監視するため、前記第１充電コンデンサ手段に接続されるセンサ手段から成る請求項１に記載のフェイルセーフ不揮発性メモリプログラミングシステム。３．前記第１充電コンデンサ手段を充電するため、前記第１充電コンデンサ手段に接続される高電圧発生手段から成る請求項１に記載のフェイルセーフ不揮発性メモリプログラミングシステム。４．プログラムされる前記不揮発性メモリ手段内の前記所要のアドレス位置を受け、前記情報を前記所要のアドレス位置へ移送するため、前記制御手段に接続されるラッチ手段とから成る請求項１に記載のフェイルセーフ不揮発性メモリプログラミングシステム。５．前記不揮発性メモリ手段に対する電圧スルーレートを制御するため、前記不揮発性メモリ手段に接続され、前記高電圧発生手段に接続される抵抗手段から成る請求項１に記載のフェイルセーフ不揮発性メモリプログラミングシステム。６．前記不揮発性メモリ手段に対する電圧スルーレートを制御するため、前記不揮発性メモリ手段に接続され、前記高電圧発生手段に接続される電源手段から成る請求項１に記載のフェイルセーフ不揮発性メモリプログラミングシステム。７．前記第１充電コンデンサ手段に接続され、前記不揮発性メモリ手段に対して前記高電圧コンデンサ手段からの前記プログラミング電圧を与える前記制御手段に接続される第１スイッチ手段と、前記第１充電コンデンサ手段に接続され、前記高電圧コンデンサ手段を放電する前記制御手段に接続され、前記不揮発性メモリ手段に対するプログラミングサイクルが完成される時に前記不揮発性メモリ手段に接続される第２スイッチ手段とから成る請求項１に記載のフェイルセーフ不揮発性メモリプログラミングシステム。８．主内部電源（ＡＶＤＤ）に接続され、前記不揮発性メモリ手段への書き込みサイクル中に前記主内部電源（ＡＶＤＤ）への外部影響を妨げる外部電源（ＶＤＤ）に接続される絶縁手段から成る請求項６に記載のフェイルセーフ不揮発性メモリプログラミングシステム。９．前記高電圧発生手段に接続され、前記第１充電コンデンサ手段の放電を妨げるため、前記高電圧発生手段へのフィードバックを制限する前記第１充電コンデンサ手段に接続されるダイオード手段とから成る請求項１に記載のフェイルセーフ不揮発性メモリプログラミングシステム。１０．前記不揮発性メモリ手段は、電気的に消去可能なプログラマブルリードオンリーメモリ（ＥＥＰＲＯＭ）である請求項１に記載のフェイルセーフ不揮発性メモリプログラミングシステム。１１．前記不揮発性メモリ手段は、情報を記憶するグレイコードカウンタ実行手段から成る請求項１に記載のフェイルセーフ不揮発性メモリプログラミングシステム。１２．前記グレイコードカウンタ実行手段は、４ビットグレイコードカウンタである請求項１１に記載のフェイルセーフ不揮発性メモリプログラミングシステム。１３．前記不揮発性メモリ手段は、前記不揮発性メモリ手段の偶数アドレスを含む第１アレーと、前記不揮発性メモリ手段の奇数アドレスを含む第２アレーとから成る請求項１に記載のフェイルセーフ不揮発性メモリプログラミングシステム。１４．前記不揮発性メモリ手段の前記第１アレーの要素および第２アレーの要素は、情報と共に同時にプログラムされる請求項１３に記載のフェイルセーフ不揮発性メモリプログラミングシステム。１５．情報を記録する不揮発性メモリ手段と、前記不揮発性メモリ手段に情報を記憶するための４ビットグレイコードカウンタ実行手段と、前記不揮発性メモリ手段にプログラミング電圧を供給するための充電を記憶するため、前記不揮発性メモリ手段に接続される第１充電コンデンサ手段と、前記第１充電コンデンサ手段を充電するため、前記第１充電コンデンサ手段に接続される高電圧発生器手段と、前記高電圧発生器手段に接続され、前記第１充電コンデンサ手段の放電を妨げるため、前記高電圧発生器手段へのフィードバックを制限する前記第１充電コンデンサ手段に接続されるダイオード手段と、前記第１充電コンデンサ手段内に記憶される前記充電を監視するため、前記第１充電コンデンサ手段に接続されるセンサ手段と、前記不揮発性メモリ手段をプログラムするため外部信号を受け、情報を持つ前記不揮発性メモリ手段内の所要のアドレス位置をプログラムする信号を送り、その時、前記センサ手段は、前記第１充電コンデンサ手段内に記憶された前記充電がしいき値レベルに達したことを指示し、前記しきい値レベルは、前記第１充電コンデンサ手段内に記憶された前記充電が、外部電力供給が前記不揮発性メモリ手段にない時でも前記情報を持つ前記不揮発性メモリ手段内の前記所要のアドレス位置をプログラムするのに十分であることを示するように前記不揮発性メモリ手段に接続される制御手段と、前記不揮発性メモリ手段に接続され、前記不揮発性メモリ手段に対する電圧スルーレートを制御するため、前記高電圧発生手段に接続される電流制限手段と、プログラムされる前記不揮発性メモリ手段内の前記所要アドレス位置を受け、前記情報を前記所要アドレス位置は移送するため前記制御手段に接続されるラッチ手段と、前記制御手段と前記ラッチ手段へ電力を与えるため前記制御手段に接続される第２充電コンデンサ手段と、前記第１充電コンデンサ手段に接続され、前記不揮発性メモリ手段に対する前記第１充電コンデンサ手段から、前記プログラミング電圧を与えるため前記制御手段に接続される第１スイッチ手段と、前記第１充電コンデンサに接続され、前記不揮発性メモリ手段のプログラミングサイクルが完成する時、前記第１充電コンデンサ手段および前記不揮発性メモリ手段を放電するため、前記制御手段に接続される第２スイッチ手段との組み合わせから成るフェイルセーフ不揮発性メモリプログラミングシステム。１６．前記電流制限手段は、抵抗である請求項１５に記載のフェイルセーフ不揮発性メモリプログラミングシステム。１７．前記電流制限手段は、電源である請求項１５に記載のフェイルセーフ不揮発性メモリプログラミングシステム。１８．前記不揮発性メモリ手段は、電気的に消去可能なプログラマブルリードオンリーメモリ（ＥＥＰＲＯＭ）である請求項１５に記載のフェイルセーフ不揮発性メモリプログラミングシステム。１９．前記不揮発性メモリ手段は、前記不揮発性メモリ手段の偶数アドレスを含む第１アレーと、前記不揮発性メモリ手段の奇数アドレスを含む第２アレーとから成り、前記不揮発性メモリ手段の両方の第１アレーおよび第２アレーは、同時に情報でプログラムされる請求項１５に記載のフェイルセーフ不揮発性メモリプログラミングシステム。２０．情報を記憶する不揮発性メモリ手段を提供するステップと、前記不揮発性メモリ手段へプログラミング電圧を供給するための充電を記憶するため、前記不揮発性メモリ手段に接続される第１充電コンデンサ手段を提供するステップと、前記第１充電コンデンサ手段内に記憶された前記充電を監視するため、前記第１充電コンデンサ手段に接続されるセンサ手段を提供するステップと、前記不揮発性メモリ手段をプログラムするため外部信号を受け、情報を持つ前記不揮発性メモリ手段内の所要のアドレス位置をプログラムする信号を送り、その時、前記センサ手段は、前記第１充電コンデンサ手段内に記憶された前記充電がしいき値レベルに達したことを指示し、前記しきい値レベルは、前記第１充電コンデンサ手段内に記憶された前記充電が、外部電力供給が前記不揮発性メモリ手段にない時でも前記情報を持つ前記不揮発性メモリ手段内の前記所要のアドレス位置をプログラムするのに十分であることを示するように前記不揮発性メモリ手段に接続される制御手段を提供するステップと、プログラムされる前記不揮発性メモリ手段内の前記所要のアドレス位置を受け、前記情報を前記所要のアドレス位置へ移送するため、前記制御手段に接続されるラッチ手段を提供するステップと、前記制御手段および前記ラッチ手段へ電力を供給するため、前記制御手段に接続される第２充電コンデンサ手段を提供するステップとから成るフェイルセーフ不揮発性メモリプログラミングシステムを提供する方法。２１．前記不揮発性メモリ手段に接続され、前記不揮発性メモリ手段に対する電圧スルーレートを制御するため、前記高電圧発生器に接続される電流制限手段を提供するステップと、前記第１充電コンデンサ手段に接続され、前記不揮発性メモリ手段に対して前記第１充電コンデンサから前記プログラミング電圧を提供するため前記制御手段に接続される第１スイッチ手段を提供するステップと、前記第１充電コンデンサ手段に接続され、前記不揮発性メモリ手段に対してプログラミングサイクルが完成する時、前記第１充電コンデンサおよび前記不揮発性メモリ手段を放電するため前記制御手段に接続される第２スイッチ手段を提供するステップと、前記高電圧発生手段に接続され、前記第１充電コンデンサ手段の放電を妨げるため、前記高電圧発生手段へのフィードバックを制限するため前記第１充電コンデンサ手段に接続されるダイオード手段を提供するステップとから成る請求項２０に記載の方法。２２．不揮発性メモリ手段を提供するステップは、さらに、前記不揮発性メモリ手段内に情報を記憶するため、４ビットグレイコードカウンタ実行手段を提供するステップから成る請求項２１に記載の方法。２３．不揮発性メモリ手段を提供するステップは、さらに、前記不揮発性メモリ手段の偶数アドレスを含む第１アレーと、不揮発性メモリ手段の奇数アドレスを含む第２アレーとを有し、前記不揮発性メモリ手段の前記第１アレーおよび第２アレーは、同時に情報でプログラムされる不揮発性メモリ手段を提供するステップから成る請求項２２に記載の方法。