JP2000067588A - データ記憶装置及びデータ記憶装置の制御方法 - Google Patents
データ記憶装置及びデータ記憶装置の制御方法Info
- Publication number
- JP2000067588A JP2000067588A JP23282798A JP23282798A JP2000067588A JP 2000067588 A JP2000067588 A JP 2000067588A JP 23282798 A JP23282798 A JP 23282798A JP 23282798 A JP23282798 A JP 23282798A JP 2000067588 A JP2000067588 A JP 2000067588A
- Authority
- JP
- Japan
- Prior art keywords
- data
- write
- sub
- write data
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 ＥＥＰＲＯＭのデータ書込時の信頼性を向上
することができるとともに、データ異常時に容易に正常
なデータに復帰させる。 【解決手段】 外部より入力された書込データに対し、
変換書込データが１対１対応の関係を有するように予め
定めた所定の変換処理を書込データに施し変換書込デー
タを生成し、書き込み手段は、書込データ及び変換書込
データをデータ記憶領域に書き込むので、書込データ及
び変換書込データに基づいて書込が正常に行われたか否
かを容易に判別することができる。
することができるとともに、データ異常時に容易に正常
なデータに復帰させる。 【解決手段】 外部より入力された書込データに対し、
変換書込データが１対１対応の関係を有するように予め
定めた所定の変換処理を書込データに施し変換書込デー
タを生成し、書き込み手段は、書込データ及び変換書込
データをデータ記憶領域に書き込むので、書込データ及
び変換書込データに基づいて書込が正常に行われたか否
かを容易に判別することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、データ記憶装置及
びデータ記憶装置の制御方法に係り、特にＥＥＰＲＯＭ
にデータを記憶させる際の書込処理技術に関する。
びデータ記憶装置の制御方法に係り、特にＥＥＰＲＯＭ
にデータを記憶させる際の書込処理技術に関する。
【０００２】
【従来の技術】従来よりメモリ集積回路の一形態とし
て、ＥＥＰＲＯＭ（Electrical Erasable and Programm
able Read Only Memory）が知られている。
て、ＥＥＰＲＯＭ（Electrical Erasable and Programm
able Read Only Memory）が知られている。
【０００３】このＥＥＰＲＯＭは、電気的に記憶データ
の消去、再書き込みが可能な不揮発性半導体メモリであ
る。セルの書き込み、消去に必要な電力が小さくてすむ
ため、各素子にセルの書き込み、消去に用いる高電圧を
発生させる昇圧回路を内蔵させ、単一電源（例えば、５
［Ｖ］電源）で動作するものが多い。
の消去、再書き込みが可能な不揮発性半導体メモリであ
る。セルの書き込み、消去に必要な電力が小さくてすむ
ため、各素子にセルの書き込み、消去に用いる高電圧を
発生させる昇圧回路を内蔵させ、単一電源（例えば、５
［Ｖ］電源）で動作するものが多い。
【０００４】ＥＥＰＲＯＭは、セルに蓄えられた電荷に
よりデータを記憶しているが、データの消去、再書き込
みには、高電界によるトンネル現象を利用している。
よりデータを記憶しているが、データの消去、再書き込
みには、高電界によるトンネル現象を利用している。
【０００５】より具体的には、セルへのデータの書き込
みは、データに応じた電圧を各セルの各ノードに印加
し、絶縁膜に印加される高電圧（書き込み電圧）を用い
て電荷を移動させることにより行っている。
みは、データに応じた電圧を各セルの各ノードに印加
し、絶縁膜に印加される高電圧（書き込み電圧）を用い
て電荷を移動させることにより行っている。
【０００６】セルのデータの消去は、書き込みの場合と
は、電界の方向を逆にすることによりセルに蓄積された
電荷を放出することにより行っている。また、データの
読出しは、セルに蓄えられた電荷によるセルトランジス
タのしきい値の変化を利用している。
は、電界の方向を逆にすることによりセルに蓄積された
電荷を放出することにより行っている。また、データの
読出しは、セルに蓄えられた電荷によるセルトランジス
タのしきい値の変化を利用している。
【０００７】
【発明が解決しようとする課題】ところで、ＥＥＰＲＯ
Ｍは、パーソナルコンピュータ等においてデータ保持用
に組み込まれることが多い。
Ｍは、パーソナルコンピュータ等においてデータ保持用
に組み込まれることが多い。
【０００８】このようなＥＥＰＲＯＭにおいて、プログ
ラムのバージョンアップなどの場合などには、データを
再書き込みすることとなるが、上記従来のＥＥＰＲＯＭ
のデータ書き込みは、データを書き込んでいただけであ
り、書き込みデータをチェックする方法がなく信頼性に
問題があった。
ラムのバージョンアップなどの場合などには、データを
再書き込みすることとなるが、上記従来のＥＥＰＲＯＭ
のデータ書き込みは、データを書き込んでいただけであ
り、書き込みデータをチェックする方法がなく信頼性に
問題があった。
【０００９】また、ＥＥＰＲＯＭのデータが異常となっ
た場合には、前回の書込時における書込データを用意し
なければ、回復はできないという問題点があった。
た場合には、前回の書込時における書込データを用意し
なければ、回復はできないという問題点があった。
【００１０】そこで、本発明の目的は、ＥＥＰＲＯＭの
データ書込時の信頼性を向上することができるととも
に、データ異常時に容易に正常なデータに復帰させるこ
とが可能なデータ記憶装置及びデータ記憶装置の制御方
法を提供することにある。
データ書込時の信頼性を向上することができるととも
に、データ異常時に容易に正常なデータに復帰させるこ
とが可能なデータ記憶装置及びデータ記憶装置の制御方
法を提供することにある。
【００１１】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、外部より入力された書込デ
ータに対し、変換書込データが１対１対応の関係を有す
るように予め定めた所定の変換処理を前記書込データに
施し前記変換書込データを生成する変換手段と、前記書
込データ及び前記変換書込データをデータ記憶領域に書
き込む書き込み手段と、を備えたことを特徴としてい
る。
め、請求項１記載の発明は、外部より入力された書込デ
ータに対し、変換書込データが１対１対応の関係を有す
るように予め定めた所定の変換処理を前記書込データに
施し前記変換書込データを生成する変換手段と、前記書
込データ及び前記変換書込データをデータ記憶領域に書
き込む書き込み手段と、を備えたことを特徴としてい
る。
【００１２】請求項１記載の発明によれば、変換手段
は、外部より入力された書込データに対し、変換書込デ
ータが１対１対応の関係を有するように予め定めた所定
の変換処理を書込データに施し変換書込データを生成す
る。書き込み手段は、書込データ及び変換書込データを
データ記憶領域に書き込む。
は、外部より入力された書込データに対し、変換書込デ
ータが１対１対応の関係を有するように予め定めた所定
の変換処理を書込データに施し変換書込データを生成す
る。書き込み手段は、書込データ及び変換書込データを
データ記憶領域に書き込む。
【００１３】請求項２記載の発明は、請求項１記載の発
明において、前記データ記憶領域から読み出された前記
書込データと、前記変換書込データを逆変換することに
より得られる逆変換書込データと、を比較するデータ比
較手段と、前記比較の結果に基づいて、書込が正常に行
われたか否かを判別する書込状態判別手段と、を備えた
ことを特徴としている。
明において、前記データ記憶領域から読み出された前記
書込データと、前記変換書込データを逆変換することに
より得られる逆変換書込データと、を比較するデータ比
較手段と、前記比較の結果に基づいて、書込が正常に行
われたか否かを判別する書込状態判別手段と、を備えた
ことを特徴としている。
【００１４】請求項２記載の発明によれば、請求項１記
載の発明の作用に加えて、データ比較手段は、データ記
憶領域から読み出された書込データと、変換書込データ
を逆変換することにより得られる逆変換書込データと、
を比較する。書込状態判別手段は、比較の結果に基づい
て、書込が正常に行われたか否かを判別する。
載の発明の作用に加えて、データ比較手段は、データ記
憶領域から読み出された書込データと、変換書込データ
を逆変換することにより得られる逆変換書込データと、
を比較する。書込状態判別手段は、比較の結果に基づい
て、書込が正常に行われたか否かを判別する。
【００１５】請求項３記載の発明は、請求項１または請
求項２記載の発明において、前記書込データ及び前記変
換書込データをサブ書込データ及びサブ変換書込データ
として前記データ記憶領域とは異なる副データ記憶領域
に書き込む副書込手段を備えたことを特徴としている。
求項２記載の発明において、前記書込データ及び前記変
換書込データをサブ書込データ及びサブ変換書込データ
として前記データ記憶領域とは異なる副データ記憶領域
に書き込む副書込手段を備えたことを特徴としている。
【００１６】請求項３記載の発明によれば、請求項１ま
たは請求項２記載の発明の作用に加えて、副書込手段
は、書込データ及び変換書込データをサブ書込データ及
びサブ変換書込データとしてデータ記憶領域とは異なる
副データ記憶領域に書き込む。
たは請求項２記載の発明の作用に加えて、副書込手段
は、書込データ及び変換書込データをサブ書込データ及
びサブ変換書込データとしてデータ記憶領域とは異なる
副データ記憶領域に書き込む。
【００１７】請求項４記載の発明は、請求項３記載の発
明において、前記副データ記憶領域から読み出された前
記サブ書込データと、前記サブ変換書込データを逆変換
することにより得られるサブ逆変換書込データと、を比
較するサブデータ比較手段と、前記比較の結果に基づい
て、書込が正常に行われたか否かを判別するサブ書込状
態判別手段と、を備えたことを特徴としている。
明において、前記副データ記憶領域から読み出された前
記サブ書込データと、前記サブ変換書込データを逆変換
することにより得られるサブ逆変換書込データと、を比
較するサブデータ比較手段と、前記比較の結果に基づい
て、書込が正常に行われたか否かを判別するサブ書込状
態判別手段と、を備えたことを特徴としている。
【００１８】請求項４記載の発明によれば、請求項３記
載の発明の作用に加えて、サブデータ比較手段は、副デ
ータ記憶領域から読み出されたサブ書込データと、サブ
変換書込データを逆変換することにより得られるサブ逆
変換書込データと、を比較する。サブ書込状態判別手段
は、比較の結果に基づいて、書込が正常に行われたか否
かを判別する。
載の発明の作用に加えて、サブデータ比較手段は、副デ
ータ記憶領域から読み出されたサブ書込データと、サブ
変換書込データを逆変換することにより得られるサブ逆
変換書込データと、を比較する。サブ書込状態判別手段
は、比較の結果に基づいて、書込が正常に行われたか否
かを判別する。
【００１９】請求項５記載の発明は、請求項１ないし請
求項４のいずれかに記載の発明において、前記変換手段
は、前記書込データに対し、補数演算を行い、前記変換
書込データを生成する補数演算手段を備えたことを特徴
としている。
求項４のいずれかに記載の発明において、前記変換手段
は、前記書込データに対し、補数演算を行い、前記変換
書込データを生成する補数演算手段を備えたことを特徴
としている。
【００２０】請求項５記載の発明によれば、請求項１な
いし請求項４のいずれかに記載の発明の作用に加えて、
変換手段の補数演算手段は、書込データに対し、補数演
算を行い、変換書込データを生成する。
いし請求項４のいずれかに記載の発明の作用に加えて、
変換手段の補数演算手段は、書込データに対し、補数演
算を行い、変換書込データを生成する。
【００２１】請求項６記載の発明は、各種データを更新
可能に記憶する不揮発性記憶装置に記憶するデータ記憶
装置の制御方法において、外部より入力された書込デー
タに対し、変換書込データが１対１対応の関係を有する
ように予め定めた所定の変換処理を前記書込データに施
し前記変換書込データを生成する変換工程と、前記書込
データ及び前記変換書込データを前記不揮発性記憶装置
のデータ記憶領域に書き込む書き込み工程と、を備えた
ことを特徴としている。
可能に記憶する不揮発性記憶装置に記憶するデータ記憶
装置の制御方法において、外部より入力された書込デー
タに対し、変換書込データが１対１対応の関係を有する
ように予め定めた所定の変換処理を前記書込データに施
し前記変換書込データを生成する変換工程と、前記書込
データ及び前記変換書込データを前記不揮発性記憶装置
のデータ記憶領域に書き込む書き込み工程と、を備えた
ことを特徴としている。
【００２２】請求項６記載の発明によれば、変換工程
は、外部より入力された書込データに対し、変換書込デ
ータが１対１対応の関係を有するように予め定めた所定
の変換処理を書込データに施し変換書込データを生成す
る。書き込み工程書込データ及び変換書込データを不揮
発性記憶装置のデータ記憶領域に書き込む。
は、外部より入力された書込データに対し、変換書込デ
ータが１対１対応の関係を有するように予め定めた所定
の変換処理を書込データに施し変換書込データを生成す
る。書き込み工程書込データ及び変換書込データを不揮
発性記憶装置のデータ記憶領域に書き込む。
【００２３】請求項７記載の発明は、請求項６記載の発
明において、前記データ記憶領域から読み出された前記
書込データと、前記変換書込データを逆変換することに
より得られる逆変換書込データと、を比較するデータ比
較工程と、前記比較の結果に基づいて、書込が正常に行
われたか否かを判別する書込状態判別工程と、を備えた
ことを特徴としている。
明において、前記データ記憶領域から読み出された前記
書込データと、前記変換書込データを逆変換することに
より得られる逆変換書込データと、を比較するデータ比
較工程と、前記比較の結果に基づいて、書込が正常に行
われたか否かを判別する書込状態判別工程と、を備えた
ことを特徴としている。
【００２４】請求項７記載の発明によれば、請求項６記
載の発明の作用に加えて、データ比較工程は、データ記
憶領域から読み出された書込データと、変換書込データ
を逆変換することにより得られる逆変換書込データと、
を比較する。書込状態判別工程は、比較の結果に基づい
て、書込が正常に行われたか否かを判別する。
載の発明の作用に加えて、データ比較工程は、データ記
憶領域から読み出された書込データと、変換書込データ
を逆変換することにより得られる逆変換書込データと、
を比較する。書込状態判別工程は、比較の結果に基づい
て、書込が正常に行われたか否かを判別する。
【００２５】請求項８記載の発明は、請求項６または請
求項７記載の発明において、前記書込データ及び前記変
換書込データをサブ書込データ及びサブ変換書込データ
として、前記不揮発性記憶装置の前記データ記憶領域と
は異なる副データ記憶領域に書き込む副書込手段を備え
たことを特徴としている。
求項７記載の発明において、前記書込データ及び前記変
換書込データをサブ書込データ及びサブ変換書込データ
として、前記不揮発性記憶装置の前記データ記憶領域と
は異なる副データ記憶領域に書き込む副書込手段を備え
たことを特徴としている。
【００２６】請求項８記載の発明によれば、請求項６ま
たは請求項７記載の発明の作用に加えて、副書込手段は
書込データ及び変換書込データをサブ書込データ及びサ
ブ変換書込データとして、不揮発性記憶装置のデータ記
憶領域とは異なる副データ記憶領域に書き込む。
たは請求項７記載の発明の作用に加えて、副書込手段は
書込データ及び変換書込データをサブ書込データ及びサ
ブ変換書込データとして、不揮発性記憶装置のデータ記
憶領域とは異なる副データ記憶領域に書き込む。
【００２７】請求項９記載の発明は、請求項８記載の発
明において、前記副データ記憶領域から読み出された前
記サブ書込データと、前記サブ変換書込データを逆変換
することにより得られるサブ逆変換書込データと、を比
較するサブデータ比較工程と、前記比較の結果に基づい
て、書込が正常に行われたか否かを判別するサブ書込状
態判別手段と、を備えたことを特徴としている。
明において、前記副データ記憶領域から読み出された前
記サブ書込データと、前記サブ変換書込データを逆変換
することにより得られるサブ逆変換書込データと、を比
較するサブデータ比較工程と、前記比較の結果に基づい
て、書込が正常に行われたか否かを判別するサブ書込状
態判別手段と、を備えたことを特徴としている。
【００２８】請求項９記載の発明によれば、請求項８記
載の発明の作用に加えて、サブデータ比較工程は、副デ
ータ記憶領域から読み出されたサブ書込データと、サブ
変換書込データを逆変換することにより得られるサブ逆
変換書込データと、を比較する。サブ書込状態判別手段
は、比較の結果に基づいて、書込が正常に行われたか否
かを判別する。
載の発明の作用に加えて、サブデータ比較工程は、副デ
ータ記憶領域から読み出されたサブ書込データと、サブ
変換書込データを逆変換することにより得られるサブ逆
変換書込データと、を比較する。サブ書込状態判別手段
は、比較の結果に基づいて、書込が正常に行われたか否
かを判別する。
【００２９】請求項１０記載の発明は、請求項６ないし
請求項９のいずれかに記載の発明において、前記変換工
程は、前記書込データに対し、補数演算を行い、前記変
換書込データを生成する補数演算工程を備えたことを特
徴としている。
請求項９のいずれかに記載の発明において、前記変換工
程は、前記書込データに対し、補数演算を行い、前記変
換書込データを生成する補数演算工程を備えたことを特
徴としている。
【００３０】請求項１０記載の発明によれば、請求項６
ないし請求項９のいずれかに記載の発明の作用に加え
て、変換工程の補数演算工程は、書込データに対し、補
数演算を行い、変換書込データを生成する。
ないし請求項９のいずれかに記載の発明の作用に加え
て、変換工程の補数演算工程は、書込データに対し、補
数演算を行い、変換書込データを生成する。
【００３１】
【発明の実施の形態】次に図面を参照して本発明の好適
な実施形態を説明する。
な実施形態を説明する。
【００３２】［１］ 実施形態の全体構成 図１にＥＥＰＲＯＭを用いたマイクロコンピュータの概
要構成ブロック図を示す。
要構成ブロック図を示す。
【００３３】マイクロコンピュータ１０は、マイクロコ
ンピュータ１０全体を制御するためにマイクロプロセッ
サ１１と、各種データを入力するためのキーボード等の
入力部１２と、各種データの表示を行うＣＲＴなどの表
示部１３と、各種データを記憶するハードディスクなど
の外部記憶部１４と、制御用プログラムや制御用データ
を記憶したＲＯＭ（Read Only Memory）１５と、更新の
可能性のある各種制御用プログラムや制御用データを記
憶するＥＥＰＲＯＭ１６と、各種データなどを一時的に
記憶するＲＡＭ（Random Access Memory）１７と、各種
データのプリントアウトを行うプリンタ部１８と、マイ
クロプロセッサ１１と他の各部を接続するためのバス１
９と、を備えて構成されている。
ンピュータ１０全体を制御するためにマイクロプロセッ
サ１１と、各種データを入力するためのキーボード等の
入力部１２と、各種データの表示を行うＣＲＴなどの表
示部１３と、各種データを記憶するハードディスクなど
の外部記憶部１４と、制御用プログラムや制御用データ
を記憶したＲＯＭ（Read Only Memory）１５と、更新の
可能性のある各種制御用プログラムや制御用データを記
憶するＥＥＰＲＯＭ１６と、各種データなどを一時的に
記憶するＲＡＭ（Random Access Memory）１７と、各種
データのプリントアウトを行うプリンタ部１８と、マイ
クロプロセッサ１１と他の各部を接続するためのバス１
９と、を備えて構成されている。
【００３４】［２］ ＥＥＰＲＯＭの構成 図２にＥＥＰＲＯＭ１６の概要構成ブロック図を示す。
図２において、ＲＯＭセルは、１２８×１６×８（行ビ
ット数×列ビット数×データビット数）ビットのデータ
を記憶可能なＲＯＭセルを用いるものとする。
図２において、ＲＯＭセルは、１２８×１６×８（行ビ
ット数×列ビット数×データビット数）ビットのデータ
を記憶可能なＲＯＭセルを用いるものとする。
【００３５】ＥＥＰＲＯＭ１６は、アドレスデータＡ0
〜Ａ10の上位７ビットＡ4 〜Ａ10に基づいてアクセスす
べき行を特定するための行デコーダ２１と、１２８×１
６×８ビットのデータを記憶可能なＲＯＭセル２２と、
アドレスデータＡ0 〜Ａ10の下位４ビットＡ0 〜Ａ3 に
基づいてアクセスすべき列を特定するための列デコーダ
２３と、行デコーダ２１の出力である行アドレスデータ
（＝１２８ビット）に基づいて出力されたデータ群か
ら、列デコーダ２３の出力である列アドレスデータ（＝
１６ビット）に基づく列に対応するデータを選択的に出
力し、あるいは、列デコーダ２３の出力である列アドレ
スデータ（＝１６ビット）に基づく列に対応するメモリ
セルに入力データを出力するセレクタ２４と、セレクタ
２４により出力されたデータ（Ｄ0 〜Ｄ7 ：８ビット）
を一時的に格納し、あるいは、バス１９を構成する図示
しないデータバスを介して入力されたデータを一時的に
格納するバッファ２５と、書込イネーブル信号／ＷＥ、
出力イネーブル信号／ＯＥ及びチップイネーブル信号／
ＣＥが入力され、ＥＥＰＲＯＭ１６の書込制御及び読出
制御を行うコントロール部２６と、を備えて構成されて
いる。
〜Ａ10の上位７ビットＡ4 〜Ａ10に基づいてアクセスす
べき行を特定するための行デコーダ２１と、１２８×１
６×８ビットのデータを記憶可能なＲＯＭセル２２と、
アドレスデータＡ0 〜Ａ10の下位４ビットＡ0 〜Ａ3 に
基づいてアクセスすべき列を特定するための列デコーダ
２３と、行デコーダ２１の出力である行アドレスデータ
（＝１２８ビット）に基づいて出力されたデータ群か
ら、列デコーダ２３の出力である列アドレスデータ（＝
１６ビット）に基づく列に対応するデータを選択的に出
力し、あるいは、列デコーダ２３の出力である列アドレ
スデータ（＝１６ビット）に基づく列に対応するメモリ
セルに入力データを出力するセレクタ２４と、セレクタ
２４により出力されたデータ（Ｄ0 〜Ｄ7 ：８ビット）
を一時的に格納し、あるいは、バス１９を構成する図示
しないデータバスを介して入力されたデータを一時的に
格納するバッファ２５と、書込イネーブル信号／ＷＥ、
出力イネーブル信号／ＯＥ及びチップイネーブル信号／
ＣＥが入力され、ＥＥＰＲＯＭ１６の書込制御及び読出
制御を行うコントロール部２６と、を備えて構成されて
いる。
【００３６】［３］ 実施形態の動作 次に実施形態の動作を図３の処理フローチャート、図４
の格納状態説明図及び図５のタイミングチャートを参照
して説明する。
の格納状態説明図及び図５のタイミングチャートを参照
して説明する。
【００３７】以下の説明においては、データＡ（＝二進
数で１０１１）及びデータＢ（＝二進数で００１１）を
ＥＥＰＲＯＭ１６に書き込む場合の処理について説明す
る。
数で１０１１）及びデータＢ（＝二進数で００１１）を
ＥＥＰＲＯＭ１６に書き込む場合の処理について説明す
る。
【００３８】［３．１］ 書込処理 まず、マイクロプロセッサ１１は、データＡをバッファ
２５に転送し、格納する（ステップＳ１）。
２５に転送し、格納する（ステップＳ１）。
【００３９】次にマイクロプロセッサ１１は、データＡ
（＝二進数で１０１１）をアドレスＸに格納する（ステ
ップＳ２）。より具体的には、マイクロプロセッサ１１
は、図５の時刻ｔ１に示すように、チップイネーブル信
号／ＣＥ＝“Ｌ”とし、出力イネーブル信号／ＯＥ＝
“Ｈ”とし、データＡをバッファ２５に出力する。
（＝二進数で１０１１）をアドレスＸに格納する（ステ
ップＳ２）。より具体的には、マイクロプロセッサ１１
は、図５の時刻ｔ１に示すように、チップイネーブル信
号／ＣＥ＝“Ｌ”とし、出力イネーブル信号／ＯＥ＝
“Ｈ”とし、データＡをバッファ２５に出力する。
【００４０】次にマイクロプロセッサ１１は、データＡ
を格納すべきアドレスＸに対応するアドレスデータＡ0
〜Ａ10をバス１９を介してＥＥＰＲＯＭ１６に出力し、
アドレスデータＡ0 〜Ａ10の上位７ビットＡ4 〜Ａ10を
行デコーダ２１にセットし、アドレスデータＡ0 〜Ａ10
の下位４ビットＡ0 〜Ａ3 を列デコーダ２３にセットす
る。
を格納すべきアドレスＸに対応するアドレスデータＡ0
〜Ａ10をバス１９を介してＥＥＰＲＯＭ１６に出力し、
アドレスデータＡ0 〜Ａ10の上位７ビットＡ4 〜Ａ10を
行デコーダ２１にセットし、アドレスデータＡ0 〜Ａ10
の下位４ビットＡ0 〜Ａ3 を列デコーダ２３にセットす
る。
【００４１】続いてマイクロプロセッサ１１は、図５の
時刻ｔ２に示すように、書込イネーブル信号／ＷＥ＝
“Ｌ”とする。これにより、データＡは、コントロール
部２６の制御下でＲＯＭセル側に転送され、アドレスＸ
に格納されることとなる（図４参照）。
時刻ｔ２に示すように、書込イネーブル信号／ＷＥ＝
“Ｌ”とする。これにより、データＡは、コントロール
部２６の制御下でＲＯＭセル側に転送され、アドレスＸ
に格納されることとなる（図４参照）。
【００４２】次にマイクロプロセッサ１１は、データＡ
（＝二進数で１０１１）の補数である補数データ／Ａ
（＝二進数で０１００）を算出し、補数データ／Ａをバ
ッファ２５に転送し、格納する（ステップＳ３）。
（＝二進数で１０１１）の補数である補数データ／Ａ
（＝二進数で０１００）を算出し、補数データ／Ａをバ
ッファ２５に転送し、格納する（ステップＳ３）。
【００４３】次にマイクロプロセッサ１１は、補数デー
タ／Ａ（＝二進数で０１００）をアドレスＸにつづけて
格納する（ステップＳ４；図４参照）。
タ／Ａ（＝二進数で０１００）をアドレスＸにつづけて
格納する（ステップＳ４；図４参照）。
【００４４】次に同様にして、マイクロプロセッサ１１
は、データＢ（＝二進数で００１１）をバッファ２５に
転送、格納し（ステップＳ５；図４参照）、データＢ
（＝二進数で００１１）をアドレスＸに続けて格納する
（ステップＳ６；図４参照）。
は、データＢ（＝二進数で００１１）をバッファ２５に
転送、格納し（ステップＳ５；図４参照）、データＢ
（＝二進数で００１１）をアドレスＸに続けて格納する
（ステップＳ６；図４参照）。
【００４５】さらにマイクロプロセッサ１１は、データ
Ｂ（＝二進数で００１１）の補数である補数データ／Ｂ
（＝二進数で１１００）を算出し、補数データ／Ｂをバ
ッファ２５に転送、格納し（ステップＳ７）、補数デー
タ／Ｂ（＝二進数で１１００）をアドレスＸにつづけて
格納する（ステップＳ８）。
Ｂ（＝二進数で００１１）の補数である補数データ／Ｂ
（＝二進数で１１００）を算出し、補数データ／Ｂをバ
ッファ２５に転送、格納し（ステップＳ７）、補数デー
タ／Ｂ（＝二進数で１１００）をアドレスＸにつづけて
格納する（ステップＳ８）。
【００４６】続いて、マイクロプロセッサ１１は、各デ
ータの転送、格納対象アドレスをアドレスＸからアドレ
ス（Ｘ＋１）に変更して、上記ステップＳ１〜ステップ
Ｓ８と同様の処理を行うことによって、データＡ、補数
データ／Ａ、データＢ及び補数データＢをアドレス（Ｘ
＋１）に、サブデータＡ、サブ補数データ／Ａ、サブデ
ータＢ及びサブ補数データＢとして各々格納する（ステ
ップＳ９）。
ータの転送、格納対象アドレスをアドレスＸからアドレ
ス（Ｘ＋１）に変更して、上記ステップＳ１〜ステップ
Ｓ８と同様の処理を行うことによって、データＡ、補数
データ／Ａ、データＢ及び補数データＢをアドレス（Ｘ
＋１）に、サブデータＡ、サブ補数データ／Ａ、サブデ
ータＢ及びサブ補数データＢとして各々格納する（ステ
ップＳ９）。
【００４７】［３．２］ 書込チェック処理 次に書き込んだデータのチェックを行う書込チェック処
理について、図６の処理フローチャート及び図７のタイ
ミングチャートを参照して説明する。
理について、図６の処理フローチャート及び図７のタイ
ミングチャートを参照して説明する。
【００４８】まず、マイクロプロセッサ１１は、アドレ
スＸからデータＡ、補数データＡ、データＢ及び補数デ
ータ／Ｂを順次バッファ２５に転送し、読み出す（ステ
ップＳ１１）。
スＸからデータＡ、補数データＡ、データＢ及び補数デ
ータ／Ｂを順次バッファ２５に転送し、読み出す（ステ
ップＳ１１）。
【００４９】より具体的には、マイクロプロセッサ１１
は、図７の時刻ｔ１に示すように、アドレスＸに対応す
るアドレスデータＡ0 〜Ａ10をバス１９を介してＥＥＰ
ＲＯＭ１６に出力し、アドレスデータＡ0 〜Ａ10の上位
７ビットＡ4 〜Ａ10を行デコーダ２１にセットし、アド
レスデータＡ0 〜Ａ10の下位４ビットＡ0 〜Ａ3 を列デ
コーダ２３にセットする。
は、図７の時刻ｔ１に示すように、アドレスＸに対応す
るアドレスデータＡ0 〜Ａ10をバス１９を介してＥＥＰ
ＲＯＭ１６に出力し、アドレスデータＡ0 〜Ａ10の上位
７ビットＡ4 〜Ａ10を行デコーダ２１にセットし、アド
レスデータＡ0 〜Ａ10の下位４ビットＡ0 〜Ａ3 を列デ
コーダ２３にセットする。
【００５０】次に図７の時刻ｔ２に示すように、チップ
イネーブル信号／ＣＥ＝“Ｌ”とし、時刻ｔ３に示すよ
うに出力イネーブル信号／ＯＥ＝“Ｌ”とし、時刻ｔ４
に示すように、データＡ、補数データ／Ａ、データＢ及
び補数データ／Ｂを順次バッファ２５に出力する。
イネーブル信号／ＣＥ＝“Ｌ”とし、時刻ｔ３に示すよ
うに出力イネーブル信号／ＯＥ＝“Ｌ”とし、時刻ｔ４
に示すように、データＡ、補数データ／Ａ、データＢ及
び補数データ／Ｂを順次バッファ２５に出力する。
【００５１】これによりマイクロプロセッサ１１は、デ
ータＡ、補数データ／Ａ、データＢ及び補数データ／Ｂ
を順次バッファ２５から読み出し、ＲＡＭ１７の所定の
転送エリアに格納する（ステップＳ１２）。そして、デ
ータＡの補数を求め、補数データ／Ａと比較する（ステ
ップＳ１３）。
ータＡ、補数データ／Ａ、データＢ及び補数データ／Ｂ
を順次バッファ２５から読み出し、ＲＡＭ１７の所定の
転送エリアに格納する（ステップＳ１２）。そして、デ
ータＡの補数を求め、補数データ／Ａと比較する（ステ
ップＳ１３）。
【００５２】続いて、データＡの補数が補数データ／Ａ
と一致するか否かを判別する（ステップＳ１４）。ステ
ップＳ１４の判別において、データＡの補数が補数デー
タ／Ａと一致しない場合には（ステップＳ１４；Ｎ
ｏ）、処理をステップＳ１９に移行する。ステップＳ１
４の判別において、データＡの補数が補数データ／Ａと
一致する場合には（ステップＳ１４；Ｙｅｓ）、データ
Ｂの補数を求め、補数データ／Ｂと比較する（ステップ
Ｓ１５）。
と一致するか否かを判別する（ステップＳ１４）。ステ
ップＳ１４の判別において、データＡの補数が補数デー
タ／Ａと一致しない場合には（ステップＳ１４；Ｎ
ｏ）、処理をステップＳ１９に移行する。ステップＳ１
４の判別において、データＡの補数が補数データ／Ａと
一致する場合には（ステップＳ１４；Ｙｅｓ）、データ
Ｂの補数を求め、補数データ／Ｂと比較する（ステップ
Ｓ１５）。
【００５３】続いて、データＢの補数が補数データ／Ｂ
と一致するか否かを判別する（ステップＳ１６）。
と一致するか否かを判別する（ステップＳ１６）。
【００５４】ステップＳ１６の判別において、データＢ
の補数が補数データ／Ｂと一致しない場合には（ステッ
プＳ１６；Ｎｏ）、処理をステップＳ１９に移行する。
ステップＳ１６の判別において、データＡの補数が補数
データ／Ａと一致する場合には（ステップＳ１６；Ｙｅ
ｓ）、ＥＥＰＲＯＭ１６から読み出したデータＡ及びデ
ータＢが書込データとを比較する（ステップＳ１７）。
の補数が補数データ／Ｂと一致しない場合には（ステッ
プＳ１６；Ｎｏ）、処理をステップＳ１９に移行する。
ステップＳ１６の判別において、データＡの補数が補数
データ／Ａと一致する場合には（ステップＳ１６；Ｙｅ
ｓ）、ＥＥＰＲＯＭ１６から読み出したデータＡ及びデ
ータＢが書込データとを比較する（ステップＳ１７）。
【００５５】次に、ＥＥＰＲＯＭ１６から読み出したデ
ータＡ及びデータＢが書込データと一致していたか否か
を判別し（ステップＳ１８）、一致していた場合には
（ステップＳ１８；Ｙｅｓ）、書込チェック処理を終了
する。
ータＡ及びデータＢが書込データと一致していたか否か
を判別し（ステップＳ１８）、一致していた場合には
（ステップＳ１８；Ｙｅｓ）、書込チェック処理を終了
する。
【００５６】一方、ステップＳ１４の判別において、デ
ータＡの補数が補数データ／Ａと一致しない場合（ステ
ップＳ１４；Ｎｏ）、ステップＳ１６の判別において、
データＢの補数が補数データ／Ｂと一致しない場合（ス
テップＳ１６；Ｎｏ）及びＥＥＰＲＯＭ１６から読み出
したデータＡ及びデータＢが書込データと一致していな
い場合（ステップＳ１８；Ｎｏ）には、アドレス（Ｘ＋
１）からサブデータＡ、サブ補数データ／Ａ、サブデー
タＢ及びサブ補数データＢを順次バッファ２５に転送
し、読み出し、ステップＳ１１〜ステップＳ１８と同様
の処理を行う（ステップＳ１９）。
ータＡの補数が補数データ／Ａと一致しない場合（ステ
ップＳ１４；Ｎｏ）、ステップＳ１６の判別において、
データＢの補数が補数データ／Ｂと一致しない場合（ス
テップＳ１６；Ｎｏ）及びＥＥＰＲＯＭ１６から読み出
したデータＡ及びデータＢが書込データと一致していな
い場合（ステップＳ１８；Ｎｏ）には、アドレス（Ｘ＋
１）からサブデータＡ、サブ補数データ／Ａ、サブデー
タＢ及びサブ補数データＢを順次バッファ２５に転送
し、読み出し、ステップＳ１１〜ステップＳ１８と同様
の処理を行う（ステップＳ１９）。
【００５７】そして、ＥＥＰＲＯＭ１６から読み出した
サブデータＡ及びサブデータＢが書込データと一致して
いたか否かを判別し（ステップＳ２０）、一致していた
場合には（ステップＳ２０；Ｙｅｓ）、書込チェック処
理を終了する。
サブデータＡ及びサブデータＢが書込データと一致して
いたか否かを判別し（ステップＳ２０）、一致していた
場合には（ステップＳ２０；Ｙｅｓ）、書込チェック処
理を終了する。
【００５８】ステップＳ２０の判別において、ＥＥＰＲ
ＯＭ１６から読み出したサブデータＡ及びサブデータＢ
が書込データと一致していない場合に（ステップＳ２
０；Ｎｏ）、データの不一致が１回目であるか否かを判
別する（ステップＳ２１）。
ＯＭ１６から読み出したサブデータＡ及びサブデータＢ
が書込データと一致していない場合に（ステップＳ２
０；Ｎｏ）、データの不一致が１回目であるか否かを判
別する（ステップＳ２１）。
【００５９】ステップＳ２１の判別において、データの
不一致が１回目である場合には（ステップＳ２１；Ｙｅ
ｓ）、再び処理をステップＳ１に移行し、書込処理から
やり直す（ステップＳ２２）。ステップＳ２１の判別に
おいて、データの不一致が１回目ではない場合には（ス
テップＳ２１；Ｎｏ）、ＥＥＰＲＯＭ１６の転送エラー
であるとして処理を終了する（ステップＳ２３）。
不一致が１回目である場合には（ステップＳ２１；Ｙｅ
ｓ）、再び処理をステップＳ１に移行し、書込処理から
やり直す（ステップＳ２２）。ステップＳ２１の判別に
おいて、データの不一致が１回目ではない場合には（ス
テップＳ２１；Ｎｏ）、ＥＥＰＲＯＭ１６の転送エラー
であるとして処理を終了する（ステップＳ２３）。
【００６０】［４］ 実施形態の効果 以上の説明のように、本実施形態によれば、データ書込
時には、書込対象のデータ及びその補数データを書き込
むように構成しているので、書込終了後に直ちにデータ
チェックを行うことができ、書込データの信頼性を向上
させることができる。
時には、書込対象のデータ及びその補数データを書き込
むように構成しているので、書込終了後に直ちにデータ
チェックを行うことができ、書込データの信頼性を向上
させることができる。
【００６１】また、同一のデータを異なるアドレスにエ
ラー発生時のためのサブデータとして記憶させるので、
データ異常時においてもデータ復帰が容易となる。さら
に書込処理中に電源異常等により書き込み処理が中断し
た場合であっても、いずれか一方のデータは残っている
可能性が高くなるため、データ異常による処理異常を引
き起こすことを低減することができる。
ラー発生時のためのサブデータとして記憶させるので、
データ異常時においてもデータ復帰が容易となる。さら
に書込処理中に電源異常等により書き込み処理が中断し
た場合であっても、いずれか一方のデータは残っている
可能性が高くなるため、データ異常による処理異常を引
き起こすことを低減することができる。
【００６２】［５］ 実施形態の変形例 ［５．１］ 第１変形例 以上の説明においては、データ（例えば、データＡ）を
変換して補数データ（例えば、補数データ／Ａ）を得る
構成としていたが、変換処理としては、補数演算に限ら
ず、１対１対応の関係を有する変換処理であれば、いか
なる変換処理を用いることも可能である。
変換して補数データ（例えば、補数データ／Ａ）を得る
構成としていたが、変換処理としては、補数演算に限ら
ず、１対１対応の関係を有する変換処理であれば、いか
なる変換処理を用いることも可能である。
【００６３】［５．２］ 第２変形例 以上の説明においては、複数のデータで構成されるデー
タ群（上述の例の場合、データＡ、補数データ／Ａ、デ
ータＢ及び補数データ／Ｂ）を二つの異なるアドレスに
格納するように構成していたが、より信頼性を向上させ
るべく、３以上の異なるアドレスに格納するように構成
することも可能である。
タ群（上述の例の場合、データＡ、補数データ／Ａ、デ
ータＢ及び補数データ／Ｂ）を二つの異なるアドレスに
格納するように構成していたが、より信頼性を向上させ
るべく、３以上の異なるアドレスに格納するように構成
することも可能である。
【００６４】
【発明の効果】請求項１記載の発明によれば、変換手段
は、外部より入力された書込データに対し、変換書込デ
ータが１対１対応の関係を有するように予め定めた所定
の変換処理を書込データに施し変換書込データを生成
し、書き込み手段は、書込データ及び変換書込データを
データ記憶領域に書き込むので、書込データ及び変換書
込データに基づいて書込が正常に行われたか否かを容易
に判別することができる。
は、外部より入力された書込データに対し、変換書込デ
ータが１対１対応の関係を有するように予め定めた所定
の変換処理を書込データに施し変換書込データを生成
し、書き込み手段は、書込データ及び変換書込データを
データ記憶領域に書き込むので、書込データ及び変換書
込データに基づいて書込が正常に行われたか否かを容易
に判別することができる。
【００６５】請求項２記載の発明によれば、請求項１記
載の発明の効果に加えて、データ比較手段は、データ記
憶領域から読み出された書込データと、変換書込データ
を逆変換することにより得られる逆変換書込データと、
を比較し、書込状態判別手段は、比較の結果に基づい
て、書込が正常に行われたか否かを判別するので、確実
に書き込みが正常に行われたか否かを判別することがで
き、書き込まれたデータの信頼性を向上することができ
る。
載の発明の効果に加えて、データ比較手段は、データ記
憶領域から読み出された書込データと、変換書込データ
を逆変換することにより得られる逆変換書込データと、
を比較し、書込状態判別手段は、比較の結果に基づい
て、書込が正常に行われたか否かを判別するので、確実
に書き込みが正常に行われたか否かを判別することがで
き、書き込まれたデータの信頼性を向上することができ
る。
【００６６】請求項３記載の発明によれば、請求項１ま
たは請求項２記載の発明の効果に加えて、副書込手段
は、書込データ及び変換書込データをサブ書込データ及
びサブ変換書込データとしてデータ記憶領域とは異なる
副データ記憶領域に書き込むので、データ記憶領域ある
いは副データ記憶領域のいずれかのデータが破壊された
ような場合であっても、容易に正常な状態に復帰させる
ことができる。
たは請求項２記載の発明の効果に加えて、副書込手段
は、書込データ及び変換書込データをサブ書込データ及
びサブ変換書込データとしてデータ記憶領域とは異なる
副データ記憶領域に書き込むので、データ記憶領域ある
いは副データ記憶領域のいずれかのデータが破壊された
ような場合であっても、容易に正常な状態に復帰させる
ことができる。
【００６７】請求項４記載の発明によれば、請求項３記
載の発明の効果に加えて、サブデータ比較手段は、副デ
ータ記憶領域から読み出されたサブ書込データと、サブ
変換書込データを逆変換することにより得られるサブ逆
変換書込データと、を比較し、サブ書込状態判別手段
は、比較の結果に基づいて、書込が正常に行われたか否
かを判別するので、バックアップ用に用いられるサブデ
ータの書き込みが正常に行われたか否かを判別すること
ができ、書き込まれたデータの信頼性を向上することが
できる。
載の発明の効果に加えて、サブデータ比較手段は、副デ
ータ記憶領域から読み出されたサブ書込データと、サブ
変換書込データを逆変換することにより得られるサブ逆
変換書込データと、を比較し、サブ書込状態判別手段
は、比較の結果に基づいて、書込が正常に行われたか否
かを判別するので、バックアップ用に用いられるサブデ
ータの書き込みが正常に行われたか否かを判別すること
ができ、書き込まれたデータの信頼性を向上することが
できる。
【００６８】請求項５記載の発明によれば、請求項１な
いし請求項４のいずれかに記載の発明の効果に加えて、
変換手段の補数演算手段は、書込データに対し、補数演
算を行い、変換書込データを生成するので、簡単な処理
で、容易に変換書込データを生成することができる。
いし請求項４のいずれかに記載の発明の効果に加えて、
変換手段の補数演算手段は、書込データに対し、補数演
算を行い、変換書込データを生成するので、簡単な処理
で、容易に変換書込データを生成することができる。
【００６９】請求項６記載の発明によれば、変換工程
は、外部より入力された書込データに対し、変換書込デ
ータが１対１対応の関係を有するように予め定めた所定
の変換処理を書込データに施し変換書込データを生成
し、書き込み工程書込データ及び変換書込データを不揮
発性記憶装置のデータ記憶領域に書き込むので、書込デ
ータ及び変換書込データに基づいて書込が正常に行われ
たか否かを容易に判別することができる。
は、外部より入力された書込データに対し、変換書込デ
ータが１対１対応の関係を有するように予め定めた所定
の変換処理を書込データに施し変換書込データを生成
し、書き込み工程書込データ及び変換書込データを不揮
発性記憶装置のデータ記憶領域に書き込むので、書込デ
ータ及び変換書込データに基づいて書込が正常に行われ
たか否かを容易に判別することができる。
【００７０】請求項７記載の発明によれば、請求項６記
載の発明の効果に加えて、データ比較工程は、データ記
憶領域から読み出された書込データと、変換書込データ
を逆変換することにより得られる逆変換書込データと、
を比較し、書込状態判別工程は、比較の結果に基づい
て、書込が正常に行われたか否かを判別するので、確実
に書き込みが正常に行われたか否かを判別することがで
き、書き込まれたデータの信頼性を向上することができ
る。
載の発明の効果に加えて、データ比較工程は、データ記
憶領域から読み出された書込データと、変換書込データ
を逆変換することにより得られる逆変換書込データと、
を比較し、書込状態判別工程は、比較の結果に基づい
て、書込が正常に行われたか否かを判別するので、確実
に書き込みが正常に行われたか否かを判別することがで
き、書き込まれたデータの信頼性を向上することができ
る。
【００７１】請求項８記載の発明によれば、請求項６ま
たは請求項７記載の発明の効果に加えて、副書込手段は
書込データ及び変換書込データをサブ書込データ及びサ
ブ変換書込データとして、不揮発性記憶装置のデータ記
憶領域とは異なる副データ記憶領域に書き込むので、デ
ータ記憶領域あるいは副データ記憶領域のいずれかのデ
ータが破壊されたような場合であっても、容易に正常な
状態に復帰させることができる。
たは請求項７記載の発明の効果に加えて、副書込手段は
書込データ及び変換書込データをサブ書込データ及びサ
ブ変換書込データとして、不揮発性記憶装置のデータ記
憶領域とは異なる副データ記憶領域に書き込むので、デ
ータ記憶領域あるいは副データ記憶領域のいずれかのデ
ータが破壊されたような場合であっても、容易に正常な
状態に復帰させることができる。
【００７２】請求項９記載の発明によれば、請求項８記
載の発明の効果に加えて、サブデータ比較工程は、副デ
ータ記憶領域から読み出されたサブ書込データと、サブ
変換書込データを逆変換することにより得られるサブ逆
変換書込データと、を比較し、サブ書込状態判別手段
は、比較の結果に基づいて、書込が正常に行われたか否
かを判別するので、バックアップ用に用いられるサブデ
ータの書き込みが正常に行われたか否かを判別すること
ができ、書き込まれたデータの信頼性を向上することが
できる。
載の発明の効果に加えて、サブデータ比較工程は、副デ
ータ記憶領域から読み出されたサブ書込データと、サブ
変換書込データを逆変換することにより得られるサブ逆
変換書込データと、を比較し、サブ書込状態判別手段
は、比較の結果に基づいて、書込が正常に行われたか否
かを判別するので、バックアップ用に用いられるサブデ
ータの書き込みが正常に行われたか否かを判別すること
ができ、書き込まれたデータの信頼性を向上することが
できる。
【００７３】請求項１０記載の発明によれば、請求項６
ないし請求項９のいずれかに記載の発明の効果に加え
て、変換工程の補数演算工程は、書込データに対し、補
数演算を行い、変換書込データを生成するので、簡単な
処理で、容易に変換書込データを生成することができ
る。
ないし請求項９のいずれかに記載の発明の効果に加え
て、変換工程の補数演算工程は、書込データに対し、補
数演算を行い、変換書込データを生成するので、簡単な
処理で、容易に変換書込データを生成することができ
る。
【図１】実施形態の概要構成ブロック図である。
【図２】ＥＥＰＲＯＭの概要構成ブロック図である。
【図３】書込処理フローチャートである。
【図４】データ格納状態の説明図である。
【図５】データ書込のタイミングチャートである。
【図６】書込チェック処理フローチャートである。
【図７】データ読出のタイミングチャートである。
１０ マイクロコンピュータ １１ マイクロプロセッサ １２ 入力部 １３ 表示部 １４ 外部記憶部 １５ ＲＯＭ １６ ＥＥＰＲＯＭ １７ ＲＡＭ １８ プリンタ部 １９ バス ２１ 行デコーダ ２２ ＲＯＭセル ２３ 列デコーダ ２４ セレクタ ２５ バッファ ２６ コントロール部
Claims (10)
- 【請求項１】 外部より入力された書込データに対し、
変換書込データが１対１対応の関係を有するように予め
定めた所定の変換処理を前記書込データに施し前記変換
書込データを生成する変換手段と、 前記書込データ及び前記変換書込データをデータ記憶領
域に書き込む書き込み手段と、 を備えたことを特徴とするデータ記憶装置。 - 【請求項２】 請求項１記載のデータ記憶装置におい
て、 前記データ記憶領域から読み出された前記書込データ
と、前記変換書込データを逆変換することにより得られ
る逆変換書込データと、を比較するデータ比較手段と、 前記比較の結果に基づいて、書込が正常に行われたか否
かを判別する書込状態判別手段と、 を備えたことを特徴とするデータ記憶装置。 - 【請求項３】 請求項１または請求項２記載のデータ記
憶装置において、 前記書込データ及び前記変換書込データをサブ書込デー
タ及びサブ変換書込データとして前記データ記憶領域と
は異なる副データ記憶領域に書き込む副書込手段を備え
たことを特徴とするデータ記憶装置。 - 【請求項４】 請求項３記載のデータ記憶装置におい
て、 前記副データ記憶領域から読み出された前記サブ書込デ
ータと、前記サブ変換書込データを逆変換することによ
り得られるサブ逆変換書込データと、を比較するサブデ
ータ比較手段と、 前記比較の結果に基づいて、書込が正常に行われたか否
かを判別するサブ書込状態判別手段と、 を備えたことを特徴とするデータ記憶装置。 - 【請求項５】 請求項１ないし請求項４のいずれかに記
載のデータ記憶装置において、 前記変換手段は、前記書込データに対し、補数演算を行
い、前記変換書込データを生成する補数演算手段を備え
たことを特徴とするデータ記憶装置。 - 【請求項６】 各種データを更新可能に記憶する不揮発
性記憶装置に記憶するデータ記憶装置の制御方法におい
て、 外部より入力された書込データに対し、変換書込データ
が１対１対応の関係を有するように予め定めた所定の変
換処理を前記書込データに施し前記変換書込データを生
成する変換工程と、 前記書込データ及び前記変換書込データを前記不揮発性
記憶装置のデータ記憶領域に書き込む書き込み工程と、 を備えたことを特徴とするデータ記憶装置の制御方法。 - 【請求項７】 請求項６記載のデータ記憶装置の制御方
法において、 前記データ記憶領域から読み出された前記書込データ
と、前記変換書込データを逆変換することにより得られ
る逆変換書込データと、を比較するデータ比較工程と、 前記比較の結果に基づいて、書込が正常に行われたか否
かを判別する書込状態判別工程と、 を備えたことを特徴とするデータ記憶装置の制御方法。 - 【請求項８】 請求項６または請求項７記載のデータ記
憶装置の制御方法において、 前記書込データ及び前記変換書込データをサブ書込デー
タ及びサブ変換書込データとして、前記不揮発性記憶装
置の前記データ記憶領域とは異なる副データ記憶領域に
書き込む副書込手段を備えたことを特徴とするデータ記
憶装置の制御方法。 - 【請求項９】 請求項８記載のデータ記憶装置の制御方
法において、 前記副データ記憶領域から読み出された前記サブ書込デ
ータと、前記サブ変換書込データを逆変換することによ
り得られるサブ逆変換書込データと、を比較するサブデ
ータ比較工程と、 前記比較の結果に基づいて、書込が正常に行われたか否
かを判別するサブ書込状態判別手段と、 を備えたことを特徴とするデータ記憶装置の制御方法。 - 【請求項１０】 請求項６ないし請求項９のいずれかに
記載のデータ記憶装置の制御方法において、 前記変換工程は、前記書込データに対し、補数演算を行
い、前記変換書込データを生成する補数演算工程を備え
たことを特徴とするデータ記憶装置の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23282798A JP2000067588A (ja) | 1998-08-19 | 1998-08-19 | データ記憶装置及びデータ記憶装置の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23282798A JP2000067588A (ja) | 1998-08-19 | 1998-08-19 | データ記憶装置及びデータ記憶装置の制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000067588A true JP2000067588A (ja) | 2000-03-03 |
Family
ID=16945414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23282798A Pending JP2000067588A (ja) | 1998-08-19 | 1998-08-19 | データ記憶装置及びデータ記憶装置の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000067588A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006163811A (ja) * | 2004-12-07 | 2006-06-22 | Denso Corp | 不揮発性メモリのデータ制御方法 |
| US7519764B2 (en) | 2004-10-18 | 2009-04-14 | Samsung Electronics Co., Ltd. | Apparatus and method for detecting data validity in flash memory |
| US7613982B2 (en) | 2004-11-16 | 2009-11-03 | Samsung Electronics Co., Ltd. | Data processing apparatus and method for flash memory |
| US8583855B2 (en) | 2009-06-24 | 2013-11-12 | Samsung Electronics Co., Ltd. | Flash memory preprocessing system and method |
-
1998
- 1998-08-19 JP JP23282798A patent/JP2000067588A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7519764B2 (en) | 2004-10-18 | 2009-04-14 | Samsung Electronics Co., Ltd. | Apparatus and method for detecting data validity in flash memory |
| US7613982B2 (en) | 2004-11-16 | 2009-11-03 | Samsung Electronics Co., Ltd. | Data processing apparatus and method for flash memory |
| JP2006163811A (ja) * | 2004-12-07 | 2006-06-22 | Denso Corp | 不揮発性メモリのデータ制御方法 |
| JP4543317B2 (ja) * | 2004-12-07 | 2010-09-15 | 株式会社デンソー | 不揮発性メモリのデータ制御方法 |
| US8583855B2 (en) | 2009-06-24 | 2013-11-12 | Samsung Electronics Co., Ltd. | Flash memory preprocessing system and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647996B2 (ja) | 不揮発性半導体メモリ装置とその読出及びプログラム方法 | |
| US7114117B2 (en) | Memory card and memory controller | |
| JP4105819B2 (ja) | 記憶装置およびメモリカード | |
| US6917547B2 (en) | Non-volatile semiconductor memory device | |
| JPH08235887A (ja) | 電気的にプログラム可能なメモリ及びメモリへのデータ書き込み方法 | |
| JP2004095029A (ja) | 不揮発性メモリおよびその書き込み処理方法 | |
| JPH11203886A (ja) | 不揮発性メモリおよびそれを具備する半導体装置 | |
| JPH05298894A (ja) | 不揮発性メモリのデータ書込読出制御装置 | |
| KR0164222B1 (ko) | Eeprom의 에러정정회로 | |
| US5229972A (en) | Nonvolatile semiconductor memory system | |
| JPH07141478A (ja) | 受動ユニット計数集積回路 | |
| JP2000067588A (ja) | データ記憶装置及びデータ記憶装置の制御方法 | |
| JPH0831196A (ja) | 半導体メモリ | |
| EP0444774A2 (en) | Method and apparatus for driving a digital bus | |
| JPH0528788A (ja) | 不揮発性メモリ装置 | |
| JP2004030849A (ja) | データの一部書き換え機能を有する半導体不揮発性メモリ | |
| JPH05290585A (ja) | 電気的に書き込み可能な不揮発性メモリ | |
| US6338100B1 (en) | Microcontroller having SRAM for storing program instructions and program interface for obtaining the program instructions from an external source | |
| JPS6232818B2 (ja) | ||
| JPH11203892A (ja) | 半導体不揮発性記憶装置 | |
| JPS62266797A (ja) | 半導体不揮発性記憶装置 | |
| JP3796063B2 (ja) | 不揮発性メモリの書き込み回路 | |
| JPS6047299A (ja) | 半導体集積回路 | |
| JP2546181B2 (ja) | カウンタを具備する電気的消去・書き換え可能な半導体記憶装置 | |
| JPH10334696A (ja) | 半導体記憶装置およびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070320 |