JPH05298894A - 不揮発性メモリのデータ書込読出制御装置 - Google Patents

Abstract

(57)【要約】 【構成】不揮発性メモリ（メモリマトリクス４）に対す
る書込データのビット０とビット１の各々の総数を求め
るとともに、両者の大小比較を行い、多数ビット状態を
抽出し、不揮発性メモリの初期ビット状態からの書き換
えビット数が少なくなる方向に書込データのビット０と
ビット１を反転させて書き込む。反転して書き込まれた
データについては、その読み出し時に再び反転して元通
りのデータとして読み出す。 【効果】不揮発性メモリの初期ビット状態からの書き換
えビット数が少なくなり、不揮発性メモリおよびそれを
用いたシステムの信頼性が高まり、また書き換えに要す
る時間も短縮化される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は不揮発性メモリに対す
るデータの書込読出制御を行う装置に関する。

【０００２】

【従来の技術】マイクロコンピュータシステム等におい
てプログラムやデータなどを書き込み、電源のバックア
ップなしに記憶内容を保持する不揮発性メモリとして、
ＥＰＲＯＭ、ヒューズＲＯＭ、ＥＥＰＲＯＭなどが従来
より用いられている。

【０００３】このような不揮発性メモリは、メモリセル
の状態を変えることによって書き込みを行うものであ
る。たとえばＥＰＲＯＭやＥＥＰＲＯＭタイプでは、Ｍ
ＯＳトランジスタのゲートに高電圧を印加することによ
って、絶縁膜中に電子をトラップさせることによってス
レッシュホールド電圧を上昇させ、これによって情報の
書込をおこなう。特にＥＥＰＲＯＭでは、ゲートに逆極
性の高電圧を印加して情報を消去する。また、ヒューズ
ＲＯＭタイプでは、メモリセル内のヒューズ部に相当す
る箇所に大電流を通電または高電圧を印加してヒューズ
部を開放状態とすることによって情報の書込を行う。こ
のように、不揮発性メモリに対するデータの書き込み
は、メモリセルを初期状態とは異なる状態に反転させる
ことによって行う。

【０００４】

【発明が解決しようとする課題】一般に不揮発性メモリ
に対するデータの書き込みまたは消去の際、メモリセル
の状態（ＥＰＲＯＭ，ＥＥＰＲＯＭタイプでは、スレッ
シュホールド電圧、ヒューズＲＯＭタイプではメモリセ
ルのヒューズ部の抵抗値）が所定値幅を超えて変化しな
ければならない。そのため、印加電圧や電圧印加時間な
どの書込条件が定められている。しかし、近年のメモリ
容量の増大に伴って、全メモリセルへの書込時間は長く
なり、またメモリセルの微細化に伴って、高い信頼性を
確保するための書込条件は厳しくなる傾向にある。

【０００５】不揮発性メモリを用いたシステムの信頼性
は、不揮発性メモリ自体の信頼性に依存するが、同一プ
ロセスで製造された不揮発性メモリを用いる場合でも、
その不揮発性メモリに対するデータの書込読出制御によ
って信頼性は大きく左右される。すなわち、一般に、不
揮発性メモリの各メモリセルの状態は初期状態で最も安
定した状態であるが、その状態からデータの書込が行わ
れて、メモリセルの状態が反転した状態は初期状態との
比較において不安定状態であるといえる。また、書込消
去を繰り返す毎にメモリセルの特性は劣化する。

【０００６】この発明は前述の問題および不揮発性メモ
リの一般的特性に鑑みてなされたものであって、不揮発
性メモリ自体および不揮発性メモリを用いたシステムの
信頼性を高め得る、不揮発性メモリのデータ書込読出制
御装置を提供することにある。

【０００７】

【課題を解決するための手段】この発明の不揮発性メモ
リのデータ書込読出制御装置は、書き込むべきアドレス
またはブロックのデータを構成するビット０とビット１
の各々の総数を求めるとともに両者の大小比較を行い、
多数ビット状態を抽出する多数ビット状態抽出手段と、
不揮発性メモリの初期ビット状態と前記多数ビット状態
との一致性を判定する判定手段と、前記判定結果を記憶
する判定結果記憶手段と、前記一致性を満たさぬとき、
不揮発性メモリに対する書き込みデータを反転する書き
込みデータ反転手段と、前記判定結果記憶手段が不一致
状態を記憶しているとき、不揮発性メモリからの読み出
しデータを反転する読み出しデータ反転手段、とを備え
てなる。

【０００８】

【作用】この発明の不揮発性メモリのデータ書込読出制
御装置では、多数ビット状態抽出手段は書き込むべきア
ドレスまたはブロックのデータを構成するビット０とビ
ット１の各々の総数を求めるとともに、ビット０の総数
とビット１の総数との大小比較を行い、多数側のビット
状態を抽出する。判定手段は不揮発性メモリの初期ビッ
ト状態と前記多数ビット状態との一致性を判定する。判
定結果記憶手段は前記判定結果を記憶する。書込データ
反転手段は不揮発性メモリの初期ビット状態と前記多数
ビット状態とが不一致であるとき、不揮発性メモリに対
する書込データのビット０とビット１を反転させる。し
たがって不揮発性メモリの初期ビット状態とは逆状態の
ビットが多数（過半数）であるとき、書き込むべきデー
タのビット０とビット１を反転させた状態で書き込みが
行われる。読出データ反転手段は前記判定結果記憶手段
が不一致状態を記憶しているとき、不揮発性メモリから
の読出データを反転する。したがって不揮発性メモリに
対しデータのビット状態を反転させて書き込まれたデー
タを読み出す際に、再び反転した状態で読み出され、元
通りのビット０とビット１の状態で読み出される。

【０００９】以上の作用によって、不揮発性メモリの初
期ビット状態が変化しないビット（メモリセル）が多く
なり、初期ビット状態が反転するビットがなるべく少な
くなる方向にデータが書き込まれる。これによりメモリ
セルの書き換え数が減少し、書き換え時のストレスに対
する不揮発性メモリの信頼性が向上する。また、不揮発
性メモリに対するデータの書き込みはＰＲＯＭライター
によって行われるが、初期状態と同一データを書き込む
場合には、そのデータの書き込みをスキップさせる機能
が備えられている。したがってメモリセルの書き換え数
の減少に伴いデータの書き込みに要する時間も短縮化さ
れる。

【００１０】

【実施例】この発明の実施例である不揮発性メモリのデ
ータ書込読出制御装置と不揮発性メモリからなるメモリ
装置の構成をブロック図として図１に示す。図１におい
て反転／非反転切替回路２はこの発明に係る不揮発性メ
モリのデータ書込読出制御装置であり、データバス１と
書込読出回路３との間に設けている。メモリマトリクス
４は複数のメモリセルのマトリクスからなり、書込読出
回路３はメモリマトリクス４に対するデータの書き込み
および読み出しを行う。なお、書込読出回路３に与える
書込信号および読出信号を発生する回路、アドレスデー
タからメモリマトリクスのアドレスを選択するデコーダ
およびアドレスバスについては省略している。

【００１１】図２は図１に示した反転／非反転切替回路
２の主要部の構成を示す１ビット当たりの回路図であ
る。図２において６，７はそれぞれＥＸ−ＯＲ回路であ
り、切替信号が“Ｈ”レベルであるとき、２つのＥＸ−
ＯＲ回路６，７はそれぞれインバータとして作用し、切
替信号が“Ｌ”レベルであるとき、２つのＥＸ−ＯＲ回
路６，７はそれぞれバッファとして作用する。この切替
信号は後述するようにメモリに対しデータを反転させて
書き込んだか、そのまま書き込んだかを表す記憶データ
に基づき与えられる。なお、ＥＸ−ＯＲ回路６はこの発
明に係る書込データ反転手段に相当し、ＥＸ−ＯＲ回路
７はこの発明に係る読出データ反転手段に相当する。

【００１２】次に、図１に示した全体の構成例を１ビッ
ト当たりの回路図として図３に示す。図３において２は
反転／非反転切替回路、８，９，１３，１４で構成され
る回路は図１における書込読出回路３に相当する。ま
た、図３において１０は１ビットのメモリセルである。
このメモリセル１０はマトリクス配置されることによっ
て図１に示したメモリマトリクス４を構成する。図３に
おいて８はレベル変換回路であり、ＥＸ−ＯＲ回路６よ
り出力される論理レベルの信号をＶｐｐ−ＧＮＤ間の電
圧レベルに変換する。９は単一のＭＯＳトランジスタか
らなるトランスファゲートである。このトランスファゲ
ート９は書込信号Ｗがアクティブであるとき導通する。
また、１３は単一のＭＯＳトランジスタからなるトラン
スファゲートであり、読出信号Ｒがアクティブであると
き導通する。さらに１４はＶｒを基準電位としてトラン
スファゲート１３の出力レベルを比較するコンパレータ
である。メモリセル１０はＭＯＳトランジスタ１２とヒ
ューズ部１１とから構成されている。

【００１３】図３に示した回路の動作は次の通りであ
る。

【００１４】 データ非反転時 まずデータが“Ｈ”レベルで、切替信号が“Ｌ”レベル
であるとき書込信号Ｗがアクティブとなれば、レベル変
換回路８の入力は“Ｈ”レベルとなって、メモリビット
ラインにＶｐｐの高電圧が印加される。このときデコー
ダ（不図示）から出力されるワードラインが“Ｈ”レベ
ルとなれば、ＭＯＳトランジスタ１２が導通し、ヒュー
ズ部１１に高電圧Ｖｐｐが印加され、ヒューズ部１１が
切断される。これにより書き込みが行われる。もし、デ
ータが“Ｌ”レベルで切替信号が“Ｌ”レベルであれ
ば、レベル変換回路８の入力は“Ｌ”レベルとなる。し
たがって書込信号Ｗがアクティブとなり、ワードライン
が“Ｈ”レベルとなってもメモリビットラインはＧＮＤ
電位のままであり、ヒューズ部１１は切断されない。

【００１５】読出時には読出信号Ｒがアクティブとなる
が、コンパレータ１４の比較入力ラインは図に示すよう
にＶ_DDにプルアップされているため、ヒューズ部１１が
切断状態であれば、読出信号Ｒがアクティブであっても
コンパレータ１４の出力は“Ｈ”レベルのままとなる。
このとき切替信号が“Ｌ”レベルであるため、コンパレ
ータ１４の出力内容はそのままデータ１として出力され
る。ヒューズ部１１が導通状態であれば、読出信号Ｒが
アクティブのとき、コンパレータ１４の比較入力が略Ｇ
ＮＤ電位となって、コンパレータ１４の出力は“Ｌ”レ
ベルとなり、データは０として出力される。

【００１６】 データ反転時 切替信号を“Ｈ”レベルにするとＥＸ−ＯＲ回路６はイ
ンバータとして作用するため、データが“Ｈ”レベルの
ときレベル変換回路８の入力は“Ｌ”レベルとなる。し
たがって書込信号Ｗがアクティブとなり、ワードライン
が“Ｈ”レベルとなってもメモリビットラインはＧＮＤ
レベルのままとなり、ヒューズ部１１は切断されない。
データが“Ｌ”レベルであれば、レベル変換回路８の入
力が“Ｈ”レベルとなるため、書込信号Ｗがアクティブ
で、ワードラインが“Ｈ”レベルとなったとき、メモリ
ビットラインに高電圧Ｖｐｐが印加され、ＭＯＳトラン
ジスタ１２が導通し、ヒューズ部１１が切断され、これ
によりメモリセル１０自体は一応データ１を記憶するこ
とになる。読み出し時において読出信号Ｒがアクティブ
となり、ワードラインが“Ｈ”レベルとなれば、ヒュー
ズ部１１が初期の導通状態のままであれば、コンパレー
タ１４の比較入力がＧＮＤ電位となって、コンパレータ
１４の出力は“Ｌ”レベルとなる。このとき切替信号は
“Ｈ”レベルであるため、ＥＸ−ＯＲ回路７の出力は
“Ｈ”レベルとなり、データ１として出力される。ヒュ
ーズ部１１が切断されていれば、逆にコンパレータ１４
の出力は“Ｈ”レベルであるため、ＥＸ−ＯＲ回路７の
出力が“Ｌ”レベルとなってデータ０として出力される
ことになる。

【００１７】以上のように、切替信号が“Ｌ”レベルの
ときには、データ０，データ１の状態がそのままの状態
でメモリセルに書き込まれ、そのままの状態で読み出さ
れるが、切替信号が“Ｈ”レベルのときには、データ
０，データ１が反転された状態でメモリセルに書き込ま
れ、これが再び反転され、元の状態で読み出される。

【００１８】次に、アドレス単位で上記の切替を行う例
を図４および図５を基に説明する。

【００１９】図４は不揮発性メモリと不揮発性メモリの
データ書込読出制御装置からなる装置の構成を示すブロ
ック図である。図４に示すメモリマトリクスの内、各ア
ドレスの１ビットは各データの多数ビット状態の判定結
果を記憶するビットとしている。このビットはこの発明
に係る判定結果記憶手段に相当する。この記憶内容に応
じて反転／非反転切替回路２に対し切替信号が与えられ
る。

【００２０】図５は図４に示したメモリマトリクス４に
書き込むべきデータを示す図であり、この例では８ビッ
ト５アドレス分のデータを示す。ここでアドレス０の８
ビットデータを構成するビット０のビット総数は４、ビ
ット１の総数は４であり同一であり、ここでは反転を行
わない。したがって多数ビットの判定結果は０である。
アドレス１〜３についてはビット１の総数がビット０の
総数より多いため、判定結果は１である。アドレス４に
ついてはビット０の総数がビット１の総数より多いた
め、判定結果は０である。したがって各メモリセルの内
容は図４に示すように、アドレス０，アドレス４の内容
はビットの０／１状態が反転されずに書き込まれ、アド
レス１〜アドレス３の内容はビットの０／１状態が反転
されて書き込まれることになる。

【００２１】図４，図５に示した例では、メモリの初期
状態から実際に書き込まれるビット数は合計９ビットと
なる。これに対し、同一内容を従来方法により書き込む
とすれば、図５に示すデータのビット１の総数すなわち
２７ビット分の書き込みが必要となる。因みに図５に示
した８ビットデータ×５アドレスのデータを１ブロック
として書き込む場合、ビット１の総数は２７、ビット０
の総数は１３である。

【００２２】したがって１３ビット分の書き換え数とな
り、その場合でも従来方法より少なくなることが分か
る。

【００２３】なお、図３に示した実施例では、ヒューズ
ＲＯＭタイプの不揮発性メモリに対する書込読出制御を
行う例を示したが、ＥＰＲＯＭ，ＥＥＰＲＯＭタイプの
不揮発性メモリについても同様に適用することができ
る。

【００２４】

【発明の効果】この発明によれば、不揮発性メモリの初
期状態からの書き換え数が、データをそのまま書き込む
場合に比較して少なくなる。そのため不揮発性メモリの
信頼性が高まり、不揮発性メモリを用いたシステムにお
いて、書込読出の行われるデータの信頼性が向上する。
また、初期状態と同一データを書き込む場合には実質上
の書き込みを行わない書込制御方法によれば、同一容量
のデータの書き込みに要する時間が短縮化される。

【図面の簡単な説明】

【図１】この発明の第１の実施例に係る不揮発性メモリ
のデータ書込読出制御装置と不揮発性メモリからなる装
置のブロック図である。

【図２】図１に示す反転／非反転切替回路２の主要部の
構成を示す１ビット当たりの回路図である。

【図３】図１に示す装置全体の構成を示す１ビット当た
りの回路図である。

【図４】第２の実施例に係る不揮発性メモリのデータ書
込読出制御装置と不揮発性メモリからなる装置の構成を
示すブロック図である。

【図５】図４に示すメモリマトリクス４に書き込むべき
データを示す図である。

【符号の説明】

２−反転／非反転切替回路 ６，７−ＥＸ−ＯＲ回路 ８−レベル変換回路 ９，１３−トランスファゲート １０−メモリセル １１−ヒューズ部

Claims (1)

【特許請求の範囲】
1. 【請求項１】書き込むべきアドレスまたはブロックのデ
   ータを構成するビット０とビット１の各々の総数を求め
   るとともに両者の大小比較を行い、多数ビット状態を抽
   出する多数ビット状態抽出手段と、 不揮発性メモリの初期ビット状態と前記多数ビット状態
   との一致性を判定する判定手段と、 前記判定結果を記憶する判定結果記憶手段と、 前記一致性を満たさぬとき、不揮発性メモリに対する書
   き込みデータを反転する書き込みデータ反転手段と、 前記判定結果記憶手段が不一致状態を記憶していると
   き、不揮発性メモリからの読み出しデータを反転する読
   み出しデータ反転手段、とを備えてなる不揮発性メモリ
   のデータ書込読出制御装置。