JP2011141914A - Nand型フラッシュメモリの入出力制御方法及び装置 - Google Patents
Nand型フラッシュメモリの入出力制御方法及び装置 Download PDFInfo
- Publication number
- JP2011141914A JP2011141914A JP2010000731A JP2010000731A JP2011141914A JP 2011141914 A JP2011141914 A JP 2011141914A JP 2010000731 A JP2010000731 A JP 2010000731A JP 2010000731 A JP2010000731 A JP 2010000731A JP 2011141914 A JP2011141914 A JP 2011141914A
- Authority
- JP
- Japan
- Prior art keywords
- flash memory
- data
- conversion
- section
- output control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】0と1とからなるデジタルデータストリングの一定のセクションの中で、0と1のそれぞれの数のうち、エラーが出やすい方の数があるパーセント値以下になるように変換する変換ステップ(S105)と、変換されたデータをNAND型フラッシュメモリに保存する保存ステップ(S106)と、該NAND型フラッシュメモリから保存されたデータを読み出す読み出しステップと、読み出されたデータを元のデジタルデータストリングに戻すための逆変換操作を行う逆変換ステップとを含んでなるNAND型フラッシュメモリの入出力制御方法とそれを利用した入出力制御装置を提供する。
【選択図】 図2
Description
阪田省二郎ほか訳「誤り訂正符号入門」、森北出版株式会社2005年10月11日発行、 Jorn Justesen and Tom Hoholdt, "A Course In Error-Correcting Codes," European Mathematical Society 2004(非特許文献1の原著)
以下に、一定の条件下で、本発明がどのような効果を発揮するかをシミュレーションした結果を説明する。前提となるエラー発生の非対称性は、0を1に誤るエラーの発生確率を95%、1を0に誤るエラーの発生確率5%と仮定した。図5に示す結果は、生のデータ(フラッシュメモリに記憶されるべきデータ)中に0が50%、1が50%ある場合の本発明の第1実施形態による誤り防止の効果を示す。図中、WCCとあるのは、Weight Control Codeの略で、本発明の第1実施形態を意味し、それを使用した場合(実線)と使用しなかった場合(破線)の結果を、生データのビットエラー率(フラッシュメモリから出力されたデータにあるエラーの率であり、ECCによる誤り訂正は含めていない)の関数として示してある。左軸は、ECCにより誤り訂正不能なページエラーの発生の割合を示しており、このようなエラーが発生するブロックは使用不可能になってしまう。図6に示す結果は、同様に、データ中に0が56%、1が44%含まれている場合のシミュレーション結果を示す。図7には、同様に、0が70%、1が30%含まれている場合のシミュレーション結果を示す。このようなデータ内の0と1の出現の非対称性または偏りは、画像データなどにはよく見られる。本発明は、デジタルデータの0と1の出現率の非対称性が大きい場合に非常に大きな効果があり、簡単な回路構成で、ECCの誤り訂正機能を補完する効果がある。
102 RAM
103 第1反転操作部(変換部)
104 ECCエンコーダ
105 フラッシュメモリ
106 ECCデコーダ
107 第2反転操作部(逆変換部)
108 RAM
Claims (10)
- 0と1とからなるデジタルデータストリングの一定のセクションの中で、0と1のそれぞれの数のうち、エラーが出やすい方の数があるパーセント値以下になるように変換する変換ステップと、
変換されたデータをNAND型フラッシュメモリに保存する保存ステップと、
該NAND型フラッシュメモリから保存されたデータを読み出す読み出しステップと、
読み出されたデータを元のデジタルデータストリングに戻すための逆変換操作を行う逆変換ステップと
を含んでなるNAND型フラッシュメモリの入出力制御方法。 - 前記パーセント値が70パーセントである、請求項1に記載の入出力制御方法。
- 前記変換ステップを1セクション内の元のデータとそれを変換したデータとを対応づける変換テーブルを利用して実行し、前記逆変換ステップをこの変換テーブルを逆向きに適用して実行する、請求項1に記載の入出力制御方法。
- 前記変換ステップを行う必要があるか否かを判断するために,エラーが出やすい方の数が当該セクションの中に過半を占めているかを判断する判断ステップを前記変換ステップの前に行い、前記変換ステップが、エラーが出やすい方の数が当該セクションの過半を占めている場合に、当該セクションの全てのビットを反転するものであり、過半を占めていない場合には、反転を行わないものであって、反転の有無を示す変換制御ビットをデジタルデータストリングに付加するものである、請求項1に記載の入出力制御方法。
- 0と1とからなるデジタルデータストリングの一定のセクションの中で、0の数が50+Xパーセントから50−Yパーセントの範囲(ここで、XおよびYは0より大きく50未満の定数)になるように変換する変換ステップと、
変換されたデータをNAND型フラッシュメモリに保存する保存ステップと、
該NAND型フラッシュメモリから保存されたデータを読み出す読み出しステップと、
読み出されたデータを元のデジタルデータストリングに戻すための逆変換操作を行う逆変換ステップと
を含んでなるNAND型フラッシュメモリの入出力制御方法。 - 前記変換ステップをDCフリー符号を作成することにより実施する、請求項1に記載の入出力制御方法。
- 0と1とからなるデジタルデータストリングの一定のセクションの中で、0と1のそれぞれの数のうち、エラーが出やすい方の数があるパーセント値以下になるように変換する変換部と、
NAND型フラッシュメモリに保存するために、変換されたデータを誤り訂正符号にするECCエンコーダと、
NAND型フラッシュメモリから出力された誤り訂正符号をデコードするECCデコーダと、
デコードされたデータを元のデジタルデータストリングに戻すための逆変換操作を行う逆変換部と
を備えたNAND型フラッシュメモリの入出力制御装置。 - 前記変換部による変換が必要であるか否かを判断するために,エラーが出やすい方の数が当該セクションの中に過半を占めているかを判断するカウンタをさらに備え、前記変換部が、エラーが出やすい方の数が当該セクションの過半を占めている場合に、当該セクションの全てのビットを反転するものであり、過半を占めていない場合には、反転を行わないものであって、反転の有無を示す変換制御ビットをデジタルデータストリングに付加するものである、請求項7に記載の入出力制御装置。
- 0と1とからなるデジタルデータストリングの一定のセクションの中で、0の数が50+Xパーセントから50−Yパーセントの範囲(ここで、XおよびYは0より大きく50未満の定数)になるように変換する変換部と、
NAND型フラッシュメモリに保存するために、変換されたデータを誤り訂正符号にするECCエンコーダと、
該NAND型フラッシュメモリから出力された誤り訂正符号をデコードするECCデコーダと、
デコードされたデータを元のデジタルデータストリングに戻すための逆変換操作を行う逆変換部と
を備えるNAND型フラッシュメモリの入出力制御装置。 - 前記変換部においてDCフリー符号を作成するものである請求項9に記載の入出力制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010000731A JP2011141914A (ja) | 2010-01-05 | 2010-01-05 | Nand型フラッシュメモリの入出力制御方法及び装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010000731A JP2011141914A (ja) | 2010-01-05 | 2010-01-05 | Nand型フラッシュメモリの入出力制御方法及び装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011141914A true JP2011141914A (ja) | 2011-07-21 |
Family
ID=44457648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010000731A Pending JP2011141914A (ja) | 2010-01-05 | 2010-01-05 | Nand型フラッシュメモリの入出力制御方法及び装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011141914A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014010670A (ja) * | 2012-06-29 | 2014-01-20 | Fujitsu Ltd | データ変換方法、データ変換装置およびデータ変換プログラム |
WO2016013285A1 (ja) * | 2014-07-24 | 2016-01-28 | ソニー株式会社 | メモリコントローラおよびメモリコントローラの制御方法 |
JP2016504658A (ja) * | 2012-11-21 | 2016-02-12 | マイクロン テクノロジー, インク. | メモリのための整形符号 |
JP2019169216A (ja) * | 2018-03-22 | 2019-10-03 | 東芝メモリ株式会社 | メモリシステム |
JP2022505728A (ja) * | 2018-10-26 | 2022-01-14 | 長江存儲科技有限責任公司 | メモリのデータ処理方法および関連するデータプロセッサ |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS626540A (ja) * | 1985-07-02 | 1987-01-13 | Canon Inc | デ−タ処理装置 |
JPH05298894A (ja) * | 1992-04-16 | 1993-11-12 | Sharp Corp | 不揮発性メモリのデータ書込読出制御装置 |
JP2000207291A (ja) * | 1999-01-13 | 2000-07-28 | Hitachi Ltd | メモリ装置の診断方法 |
JP2002244932A (ja) * | 2001-02-15 | 2002-08-30 | Ricoh Co Ltd | 制御装置 |
JP2003248631A (ja) * | 2002-02-26 | 2003-09-05 | Nec Microsystems Ltd | メモリ制御回路及びメモリ制御方法 |
JP2004152366A (ja) * | 2002-10-29 | 2004-05-27 | Sony Corp | データ記憶方法及びデータ記憶回路 |
JP2007502489A (ja) * | 2003-08-13 | 2007-02-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 不揮発性メモリを電荷トラッピングするための改善された消去および読み取り手法 |
JP2007310964A (ja) * | 2006-05-18 | 2007-11-29 | Toshiba Corp | Nand型フラッシュメモリ装置及びメモリデバイス |
JP2008535131A (ja) * | 2005-03-24 | 2008-08-28 | フリースケール セミコンダクター インコーポレイテッド | データとして用いることと誤り訂正符号(ecc)として用いることとの間で切り替えられることが可能である部分を有するメモリ |
-
2010
- 2010-01-05 JP JP2010000731A patent/JP2011141914A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS626540A (ja) * | 1985-07-02 | 1987-01-13 | Canon Inc | デ−タ処理装置 |
JPH05298894A (ja) * | 1992-04-16 | 1993-11-12 | Sharp Corp | 不揮発性メモリのデータ書込読出制御装置 |
JP2000207291A (ja) * | 1999-01-13 | 2000-07-28 | Hitachi Ltd | メモリ装置の診断方法 |
JP2002244932A (ja) * | 2001-02-15 | 2002-08-30 | Ricoh Co Ltd | 制御装置 |
JP2003248631A (ja) * | 2002-02-26 | 2003-09-05 | Nec Microsystems Ltd | メモリ制御回路及びメモリ制御方法 |
JP2004152366A (ja) * | 2002-10-29 | 2004-05-27 | Sony Corp | データ記憶方法及びデータ記憶回路 |
JP2007502489A (ja) * | 2003-08-13 | 2007-02-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 不揮発性メモリを電荷トラッピングするための改善された消去および読み取り手法 |
JP2008535131A (ja) * | 2005-03-24 | 2008-08-28 | フリースケール セミコンダクター インコーポレイテッド | データとして用いることと誤り訂正符号(ecc)として用いることとの間で切り替えられることが可能である部分を有するメモリ |
JP2007310964A (ja) * | 2006-05-18 | 2007-11-29 | Toshiba Corp | Nand型フラッシュメモリ装置及びメモリデバイス |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014010670A (ja) * | 2012-06-29 | 2014-01-20 | Fujitsu Ltd | データ変換方法、データ変換装置およびデータ変換プログラム |
JP2016504658A (ja) * | 2012-11-21 | 2016-02-12 | マイクロン テクノロジー, インク. | メモリのための整形符号 |
KR101752987B1 (ko) | 2012-11-21 | 2017-07-03 | 마이크론 테크놀로지, 인크. | 메모리를 위한 성형 코드들 |
WO2016013285A1 (ja) * | 2014-07-24 | 2016-01-28 | ソニー株式会社 | メモリコントローラおよびメモリコントローラの制御方法 |
JPWO2016013285A1 (ja) * | 2014-07-24 | 2017-05-25 | ソニー株式会社 | メモリコントローラおよびメモリコントローラの制御方法 |
US10635528B2 (en) | 2014-07-24 | 2020-04-28 | Sony Corporation | Memory controller and method of controlling memory controller |
JP2019169216A (ja) * | 2018-03-22 | 2019-10-03 | 東芝メモリ株式会社 | メモリシステム |
JP2022505728A (ja) * | 2018-10-26 | 2022-01-14 | 長江存儲科技有限責任公司 | メモリのデータ処理方法および関連するデータプロセッサ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5944941B2 (ja) | クロス・ページ・セクタ、マルチ・ページ符号化およびパー・ページ符号化を使用して多重レベル・セル・フラッシュ・メモリ・デバイスにデータを記憶するための方法および装置 | |
KR101519626B1 (ko) | 반도체 메모리 장치 및 그것의 데이터 처리 방법 | |
US9543983B2 (en) | Decoding method, memory storage device and memory control circuit unit | |
JP6960877B2 (ja) | メモリシステム | |
US20150234705A1 (en) | Semiconductor memory device | |
US9092350B1 (en) | Detection and handling of unbalanced errors in interleaved codewords | |
US9032278B2 (en) | Method for performing data shaping, and associated memory device and controller thereof | |
US10084479B2 (en) | Low BER hard-decision LDPC decoder | |
US20160350179A1 (en) | Decoding method, memory storage device and memory control circuit unit | |
US8463985B2 (en) | Constrained coding to reduce floating gate coupling in non-volatile memories | |
JP2010237822A (ja) | メモリコントローラおよび半導体記憶装置 | |
JP6847796B2 (ja) | メモリシステム | |
JP2010287305A (ja) | 多値レベルメモリデバイスにおける増大した記憶容量のための誤り訂正符号 | |
TW201322646A (zh) | 具有減少的記憶體與功率需求之錯誤校正解碼 | |
TWI474329B (zh) | 提昇錯誤更正能力之方法以及記憶裝置及控制器 | |
JP2011141914A (ja) | Nand型フラッシュメモリの入出力制御方法及び装置 | |
US20180276069A1 (en) | Memory controller, memory system, and control method | |
TW201337932A (zh) | 讀取快閃記憶體中所儲存之資料的方法、記憶體控制器與系統 | |
US8169829B2 (en) | Memory controller, memory system, recording and reproducing method for memory system, and recording apparatus | |
JP5283989B2 (ja) | メモリシステム及びメモリアクセス方法 | |
KR20160075001A (ko) | 플래시 메모리 시스템 동작 방법 | |
JP2017107620A (ja) | 半導体装置及び不揮発メモリ | |
KR20140125987A (ko) | 인코더, 디코더 및 이를 포함하는 반도체 장치 | |
CN108170554B (zh) | 一种nand的数据编码方法和装置 | |
JP2009163774A (ja) | メモリコントローラ及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130806 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131004 |