JP2007502489A - 不揮発性メモリを電荷トラッピングするための改善された消去および読み取り手法 - Google Patents
不揮発性メモリを電荷トラッピングするための改善された消去および読み取り手法 Download PDFInfo
- Publication number
- JP2007502489A JP2007502489A JP2006523097A JP2006523097A JP2007502489A JP 2007502489 A JP2007502489 A JP 2007502489A JP 2006523097 A JP2006523097 A JP 2006523097A JP 2006523097 A JP2006523097 A JP 2006523097A JP 2007502489 A JP2007502489 A JP 2007502489A
- Authority
- JP
- Japan
- Prior art keywords
- array
- volatile memory
- charge trapping
- memory devices
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
本発明は、不揮発性電荷トラッピング型メモリデバイスのアレイを動作させるための方法を述べる。方法は、アレイの実質的に全ての不揮発性メモリデバイスのブロック消去ステップの前に、アレイの実質的に全ての不揮発性メモリデバイスにブロック書き込みするステップを備える。本発明の利点は、これを行なうことにより、さらなる電荷トラッピング型不揮発性メモリデバイスを、基準セルとして使用できることであり、基準セルは、アレイ内のメモリセルのブロック書き込みおよびブロック消去によって書き込みおよび消去され、したがって、基準セルは、アレイ内のメモリセルと同一の繰り返し履歴を示す。この特性を用いて、読み取りパラメータを目盛りセルの経年変化に適応させることができる。また、対応するデバイスも、提供される。
Description
本発明は、不揮発性半導体メモリ、特に電荷トラッピング層に基づく不揮発性メモリ、およびこのようなメモリを備える装置、ならびに改善されたデータ保持および限定された消去誘発劣化を得るための同装置の動作方法に関する。
不揮発性メモリ(NVM:non-volatile memory)は、例えば携帯電話、無線およびデジタルカメラなどの、広範囲の市販および軍用の電子装置および機器に使用されている。
フローティングゲート(FG)の代わりに、例えば電荷トラッピング層(例えば2つの酸化層の間に挟まれる窒化ケイ素層)またはナノ結晶内での電荷トラッピングに基づく不揮発性メモリが、ますます研究されている。その理由は、不揮発性メモリが、将来のCMOS世代(90nmノードおよびそれ以上)で使用される多大な可能性を有するからである。電荷トラッピング型デバイスとフローティングゲート型デバイスの主な違いは、電荷トラッピング型デバイスでは、電子が、電荷トラッピング層、例えば窒化層、またはナノ結晶メモリの場合にはゲート酸化物内のナノ結晶、における不完全性により発生する最小エネルギーにトラップされることである。他方で、FG型デバイスにおいては、電荷はFG層にトラップされており、FG層は誘電層に囲まれているため、電荷がそこから出ることができない。FG型デバイスにおいては、横方向の電荷移動が、FG層内で可能であるが、これは、電荷が電荷トラッピング層内で実質的に固定された位置にトラップされる電荷トラッピング型デバイスにおいては、あり得ない。
電荷トラッピング型デバイスに対する関心が復活している主な理由は、誘電体電荷トラッピング層を備える電荷トラッピング型デバイスが提案する、良好なスケール的見通し(scaling perspective)であり、これは、例えばFGパターニングの問題(リソグラフィ、オーバーレイおよびトポグラフィなど)を解消する。さらに、電荷トラッピング型デバイスは、FG型デバイスよりも低い電圧で書き込みおよび消去でき、このことは、市場が低電圧および低消費電力のデバイスを要求し続けていることから、特に埋め込み型メモリにおいては非常に重要な点である。3つめの利点は、優れた書き込み/消去耐久性であり、これは、FG型デバイスで到達できる耐久性より約2桁も優れている。耐久性は、“累算された不揮発性データ変化の関数として、そのデータシート仕様を満たすための、NVMデバイスの能力の尺度”として定義される。
電荷トラッピング型デバイスの主な難点は、その限定されたデータ保持であり、これは、基板と電荷トラッピング層の間の、(必然的に)薄い誘電体の結果である。データ保持とは、NVMがデータを保持する能力である。さらに、長すぎる(または反復された)消去処理が、消去誘発劣化をもたらすことがある。
米国特許第6,233,178号は、フラッシュメモリデバイスに関し、特に、消去またはバルク動作が、デバイスに保存された電荷を増加させるようなやり方で行なわれる、フラッシュメモリデバイスに関する。この特許は、このようなフラッシュメモリデバイス内での消去誘発ストレスを軽減するための、事前調整方法および装置を説明している。開示されている事前調整方法は、フラッシュメモリセルのフローティングゲートと制御ゲートの間の電圧バイアス蓄積を軽減するために、メモリセルを、ブロック充電(消去)動作の直前に、ブロック放電(書き込み)動作を受けさせることを含んでおり、したがって、そこから結果的に生じる望まれないストレスを減少させる。
本発明の発明者により、電荷トラッピング型メモリデバイス、例えば誘電体電荷トラッピング層を有する電荷トラッピング型デバイスについて、電子が既に充電されたデバイスがもう一度充電され、これが問題を起こすということは、米国特許第6,233,178号が開示していることに反して、事実ではないことが観察された。換言すれば、問題を起こすのは、既に充電されたメモリセルに充電することではない。それよりむしろ、既に放電されたメモリセルを放電することが、セルを劣化させる。
本発明の目的は、電荷トラッピング型メモリデバイスの劣化を軽減する方法および装置構成を提供することである。これらの電荷トラッピング型メモリデバイスは、誘電体電荷トラッピング層を有する電荷トラッピング型デバイスまたはナノ結晶メモリを備えることができる。
上述の目的は、本発明に係る方法および装置によって達成される。
本発明は、不揮発性電荷トラッピング型メモリデバイスのアレイを動作させるための方法を提供し、この方法は、アレイの実質的に全ての不揮発性メモリデバイスのブロック消去ステップの前に、アレイの実質的に全ての不揮発性メモリデバイスにブロック書き込みするステップを備える。“実質的に全ての”は、不揮発性メモリデバイスの少なくとも半分、例えばアレイ内の1つおきのデバイス、好ましくはより多く、アレイの不揮発性メモリデバイスの最大で全て、を意味する。
本発明に係る方法は、さらに、ブロック消去動作の後に、アレイの不揮発性メモリデバイスのいくつかに、書き込みを行い、アレイの不揮発性メモリデバイスのいくつかに有用なデータ内容を記憶させるためのステップをさらに備えてもよい。どの不揮発性メモリデバイスに書き込みするかは、アレイの不揮発性メモリデバイスに記憶されるべきデータ内容に応じる。
書き込み動作は、充電動作を実行することを備えてもよく、消去動作は、放電動作を実行することを備えてもよい。
本発明に係る方法は、アレイの不揮発性メモリデバイスに記憶されたデータ内容を読み取るステップをさらに備えてもよい。アレイの不揮発性メモリデバイスに記憶されたデータ内容を読み取るために、少なくとも1つのさらなる電荷トラッピング型不揮発性メモリデバイスを、基準セルとして使用してもよく、基準セルは、アレイ内の不揮発性メモリデバイスのブロック書き込みおよびブロック消去のために、書き込みおよび消去される。好ましくは、基準セルの書き込みおよび消去は、アレイ内の不揮発性メモリデバイスのブロック書き込みおよびブロック消去とほぼ同時、すなわち、それらと共に、あるいはその直前または直後に、実行される。他の実施形態においては、基準セルの書き込みおよび消去と、アレイ内の不揮発性メモリデバイスのブロック書き込みおよびブロック消去との間の第1の期間が存在し、また、アレイへの有用なデータ内容の書き込みと、データ内容の読み取りとの間の第2の期間が存在し、第1の期間は、第2の期間よりも短い。アレイが、何度もブロック書き込みおよびブロック消去される場合、基準セルが書き込みおよび消去される回数が、不揮発性メモリデバイスがブロック書き込みおよびブロック消去される回数と同じであれば、好ましい。使用は、経年変化に関連する、電流または電圧などの電気的パラメータを測定することを備える。基準セルの使用において、基準セルからの読み取り電流を、アレイ内の不揮発性メモリデバイスからの読み取り電流と、比較することができる。これは、例えばビットライン電流とすることができる。あるいは、基準セルの制御ゲート電圧を、アレイ内の不揮発性メモリデバイスの経年変化に適合させることができる。基準セルは、次いで、ドレイン電流基準でなく、CG電圧基準として使用することができる。さらに代わりの実施形態によると、基準セルは、例えばビットライン電圧などの、他の測定可能な数量の基準であってもよい。上述のいずれかの組み合わせも可能である。基準セルは、好ましくは、消去ステップの前の事前調整ステップの間にのみ、書き込みをしてもよいことに留意されたい。これは、有用なデータ内容をアレイ内のメモリセルに書き込む場合に、基準セルは書き込みされる必要がないこと、および書き込みしない方が好ましいことを意味する。これは、基準セルが、比較的低いしきい値電圧を持ったままとなり、したがって、電気的基準信号の生成を可能にするという利点を有する。
本発明に係る方法において、アレイのメモリデバイスは、共に基準セルとして機能してもよい。これは、いわゆるDCフリー符号化を用いて得ることができる。これは、記憶された‘1’の数が、記憶された‘0’の数と等しくなるような符号化方式である。そして、アレイ内に記憶されたデータ内容を読むことは、センス増幅器の設定点を調整して、アレイ内の第2の値と同数の第1の値を得ることを備えてもよい。
本発明の利点は、基準デバイスまたは複数の基準デバイスを、アレイ内のセルと共に書き込みおよび消去することができ、したがって、アレイ内のセルが、基準セルと同じ繰り返し履歴を有し、よって、同じように劣化するということである。
本発明の全ての実施形態において、不揮発性メモリデバイスは、例えばSONOSデバイスなどの誘電体電荷トラッピング層を有する電荷トラッピング型デバイスであってもよい。あるいは、不揮発性メモリデバイスは、ナノ結晶メモリデバイスであってもよい。
本発明は、また、不揮発性電荷トラッピング型メモリデバイスのアレイも提供し、アレイは、
アレイの全てまたは実質的に全ての不揮発性メモリデバイスのブロック書き込みをするための手段と、
全てまたは実質的に全ての書き込みされた不揮発性メモリデバイスのブロック消去をするための手段と、
不揮発性メモリデバイスのアレイを、アレイの全てまたは実質的に全ての不揮発性メモリデバイスのブロック消去がなされる前に、アレイの全てまたは実質的に全ての不揮発性メモリデバイスのブロック書き込みがなされるように制御するための制御手段と、を備える。
アレイの全てまたは実質的に全ての不揮発性メモリデバイスのブロック書き込みをするための手段と、
全てまたは実質的に全ての書き込みされた不揮発性メモリデバイスのブロック消去をするための手段と、
不揮発性メモリデバイスのアレイを、アレイの全てまたは実質的に全ての不揮発性メモリデバイスのブロック消去がなされる前に、アレイの全てまたは実質的に全ての不揮発性メモリデバイスのブロック書き込みがなされるように制御するための制御手段と、を備える。
本発明は、また、不揮発性電荷トラッピング型メモリデバイスのアレイも提供し、このアレイは、本発明に係る方法のいずれかを実行するように構成されている。
不揮発性メモリデバイスのアレイは、不揮発性メモリを形成してもよい。
本発明は、例えばメモリ素子が組み込まれた携帯電話または他の任意の電気装置などの電気装置をさらに提供し、電気装置は、不揮発性電荷トラッピング型メモリデバイスのアレイを備え、アレイは、
アレイの全てまたは実質的に全ての不揮発性メモリデバイスのブロック書き込みをするための手段と、
アレイの全てまたは実質的に全ての書き込みされた不揮発性メモリデバイスのブロック消去をするための手段と、
不揮発性メモリデバイスのアレイを、アレイの実質的に全ての不揮発性メモリデバイスのブロック消去がなされる前に、アレイの全てまたは実質的に全ての不揮発性メモリデバイスのブロック書き込みがなされるように制御するための制御手段と、を備える。
アレイの全てまたは実質的に全ての不揮発性メモリデバイスのブロック書き込みをするための手段と、
アレイの全てまたは実質的に全ての書き込みされた不揮発性メモリデバイスのブロック消去をするための手段と、
不揮発性メモリデバイスのアレイを、アレイの実質的に全ての不揮発性メモリデバイスのブロック消去がなされる前に、アレイの全てまたは実質的に全ての不揮発性メモリデバイスのブロック書き込みがなされるように制御するための制御手段と、を備える。
本発明に係る電気装置において、不揮発性電荷トラッピング型メモリデバイスは、チャンネルと制御ゲートとを有するトランジスタを備えてもよく、この場合は、誘電体電荷トラッピング層が、チャンネルと制御ゲートの間に配置されてもよい。しかしながら、本発明は、トランジスタデバイスに限定されない。例えば、誘電体電荷トラッピング層を有するゲートダイオードを、不揮発性電荷トラッピング型メモリデバイスとして使用することができる。ゲートダイオードは、ゲートが上にある横方向p−n接合であり、本発明に係る誘電体電荷トラッピング層が、p−n接合とゲートの間にある。接合が、逆にバイアス(例えば、n型領域が、p−型バルク材料に対して正)された場合、接合の破壊電圧が、ゲートバイアスに依存する。その理由は、ゲートバイアスが、表面電位を決定する(ゲートがより負にバイアスされると、より速く接合が破壊される)からである。電荷トラッピング誘電体層にトラップされた電荷が、接合とゲートの間の垂直の電界に影響を及ぼし、したがって、p−n接合を通じた電流の大きさを用いて、トラップされる電荷の量を決定することができる。
本発明に係る電気装置において、アレイに、センス増幅器内の基準セルとして使用するための、少なくとも1つの不揮発性メモリデバイスを設けてもよい。アレイは、不揮発性メモリデバイスのブロック書き込みまたはブロック消去のために、基準セルを書き込みおよび消去するための手段を備えてもよい。基準セルの書き込みおよび消去は、好ましくは、アレイ内の不揮発性メモリデバイスのブロック書き込みおよびブロック消去とほぼ同時、すなわち、それらと共に、あるいはその少し前または後に行われる。
少なくとも1つの基準セルは、アレイから分離されていてもよく、またはアレイの内部でもよい。アレイのメモリデバイスは、共に基準セルとして機能してもよい。本発明に係る電気装置は、基準セルからの読み取り電流を、アレイ内の不揮発性メモリデバイスからの読み取り電流と比較するための手段を備えてもよい。
本発明に係る電気装置は、アレイ内の不揮発性メモリデバイスを読み取るための読み取り電流を、基準セルの経年変化、したがってアレイ内の全てのセルの経年変化、に適応させるための手段を備えてもよい。本発明に係る電気装置は、読み取りに必要とされる制御ゲート電圧を、基準セルの経年変化、したがってアレイ内の不揮発性メモリデバイスの経年変化に応じて適応させる手段を備えてもよい。
本発明に係る電気装置において、不揮発性メモリデバイスは、例えば、誘電体電荷トラッピング層を有する電荷トラッピング型デバイス、例えばSONOSデバイスなど、または例えばナノ結晶電荷トラッピング型メモリデバイスであってもよい。
本発明に係る電気装置において、不揮発性メモリデバイスのアレイは、不揮発性メモリを形成してもよい。
本発明のこれらおよび他の特徴、特性および利点は、本発明の原理を例として示す添付の図面との関連において、以下の詳細な説明から明らかとなるであろう。この説明は、本発明の範囲を限定することなしに、単に例のために提供される。以下に引用される参照図は、添付の図面について述べている。
本発明は、特定の実施形態に関連し、特定の図面を参照して説明されるが、本発明はこれらに限定されず、特許請求の範囲によってのみ限定される。特に、本発明は、誘電体電荷トラッピング層を有する電荷トラッピング型デバイスに関連して説明されるが、本発明は、ナノ結晶メモリデバイスなどの他の種類の電荷トラッピング型デバイスも包含する。
説明される図面は、単なる概略であり、非限定である。図面において、いくつかの要素のサイズは、例示を目的として誇張されている場合があり、正しい縮尺では描かれていない。本明細書および特許請求の範囲で、“備える”という用語が用いられている箇所では、この用語は、他の要素またはステップを除外しない。単数名詞を指す場合に、不定または定冠詞、例えば“a”または“an”、“the”などが用いられている箇所では、これは特に他のものを述べない限り、その名詞の複数形も含む。
さらに、明細書および特許請求の範囲において、第1の、および第2の、等の用語は、類似する素子を区別するために用いられ、必ずしも連続的または経時的順序を述べるものではない。そのように使用される用語を、適切な状況下で相互に変更できること、およびここに説明される本発明の実施形態は、ここに述べられ例示される順序以外で動作可能であることが、理解される。
この説明を通して、用語“列”および“行”は、互いに結合されたアレイ素子のセットの説明に用いられる。結合は、行および列のカルテシアン(Cartesian)アレイの形態とすることができるが、本発明はこれに限定されない。当業者に理解されるように、列および行は、交換することができ、本開示においては、これらの用語は交換可能であることを意図している。また、非カルテシアンアレイを構成してもよく、これも本発明の範囲に含められる。したがって、用語“行”および“列”は、広範囲で解釈されるべきである。この広範囲の解釈を容易にするために、論理的に組織化された行および列の参照が行なわれる。これは、メモリ素子のセットが、位相的(topologically)に線形に交差するやり方で互いに結合されること、しかしながら、物理的すなわち地形的(topographical)配置は、そうである必要はないことを意味する。例えば、行を円として、列をこれらの円の半径としてもよく、円と半径は、本発明においては、“論理的に組織化された”行および列として説明される。また、様々なラインの特定の名前、例えばビットラインまたはワードラインは、説明を容易にするため、かつ特定の機能を呼ぶために使われる一般的な名前となるよう意図しており、この特定の単語の選択は、どのような場合でも、本発明の限定を意図しない。これらの用語の全てが、説明される特定の構造のより良い理解を促すためだけに使用され、決して本発明の限定を意図しないことに留意されたい。
図1は、誘電体電荷トラッピング層11に基づくフラッシュトランジスタ10の略図を示している。このようなフラッシュトランジスタ10は、基板と、下部誘電体層と、誘電体電荷トラッピング層と、上部誘電体層と、上部電極とを備える。本発明の実施形態においては、用語“基板”は、下に位置する使用可能な、またはその上にデバイス、回路またはエピタキシャル層を形成することができる、任意の材料を含んでもよい。他の代わりの実施形態において、この“基板”は、例えばドープシリコン、ガリウム砒素(GaAs)、ガリウム砒素リン(GaAsP)、インジウムリン(InP)、ゲルマニウム(Ge)、またはシリコンゲルマニウム(SiGe)基板などの半導体基板を含んでもよい。“基板”は、半導体基板部分に加えて、例えば、SiO2などの絶縁層、またはSi3N4層を含んでもよい。したがって、用語“基板”は、シリコンオンガラス、シリコンオンサファイヤ基板も含む。用語“基板”は、したがって、当該の層または部分の下に位置する層のための要素を概略的に定義するために使用される。また、“基板”は、例えばガラスまたは金属層などの、上に層が形成される他の任意のベースとしてもよい。シリコン半導体が広く使用されていることから、以下では、シリコン処理について述べるが、当業者は、本発明を他の半導体材料システムに基づいて実施してもよいこと、および以下に述べられる誘電体および導電材料の均等物として、当業者が適切な材料を選択できることを理解するであろう。
簡潔さのため、また単なる例として、本発明の限定を意図せずに、誘電体電荷トラッピング層を有するフラッシュトランジスタを備えるこのようなメモリセルを、この本発明の開示の残り部分において、SONOSデバイスと呼ぶ。SONOSは、電気的に消去可能、書き込み可能な不揮発性メモリ構造である。SONOSは、シリコン基板12と、下部酸化層13である下部誘電体と、誘電体電荷トラッピング層を形成する窒化層11と、上部酸化層14である上部誘電体と、シリコン上部電極15と、を備えるスタックを備える。一般的に、上部電極は、ポリシリコンから作られるが、代わりの工程において、同じ種類のデバイス用のこの上部電極を、例えば、金属で作ることもできる。
下部酸化層13が、上部酸化層14(通常5〜10nm)よりもずっと薄い(通常2〜3nm)ため、電子および空孔が、上部酸化層14を(直接トンネリングにより)トンネルするよりも、下部酸化層13を、より容易に(ファウラーノードハイム(Fowler-Nordheim)トンネリングにより)トンネルすることができる。したがって、上部電極15または制御ゲート(CG)に印加された、ONOスタックにおける層厚さに応じて、通常は9ボルトと14ボルトの間である、十分に高い正電圧が、基板12から誘電体電荷トラッピング層すなわち窒化層11に向けて電子トンネリング電流をもたらし、窒化層11で、電子が、図1aに示されるようにトラップされる。上部酸化層14が厚すぎるため窒化層11から出られない、トラップされた電子は、デバイス10が書き込みされていることを示すしきい値電圧VTの増加を引き起こす。上部電極15に印加される所与の電圧レベルに対して、書き込み時間が長いほど、より多くの電子が誘電体電荷トラッピング層11にトラップされ、しきい値電圧VTが高くなることが言える。他方で、所与の書き込み時間に対して、上部電極15に印加される電圧レベルが高いほど、より多くの電子が誘電体電荷トラッピング層11にトラップされ、しきい値電圧VTが高くなる。このことは、プロトタイプセルにて測定された、図2a実験的な書き込み曲線で示されている。これらのプロトタイプセルは、幅/長さ=0.18μm/0.23μmの寸法を有する。ONOスタックは、2.2nm/6nm/8nmの層厚さを有する。全ての端子は、制御ゲートを除いて、書き込みの間に接地されていた。必要な制御ゲート電圧は、最新技術のFGセルのファウラーノードハイム書き込みに通常必要な〜15Vよりも著しく低いことに留意されたい。誘電体電荷トラッピング層を有するフラッシュメモリセルについては、上部電極に印加される書き込み電圧は、ONOスタックの層厚さに応じて、通常は10〜12Vで十分である。
書き込み可能なデバイス10を消去するには、ONOスタックの構成に応じて、例えば−8〜−14ボルトの、通常は−12Vの適切な負電圧が、上部電極15に印加される(図1b)。ここで、基板12からの空孔が、下部酸化層13をトンネルし、最終的に窒化層11にトラップされる。これが、電子が窒化層11にトラップされた後に行なわれた場合、新たにトラップされた空孔が、ここで先にトラップされた電子と再結合する。これは、窒化層11内の負電荷の量を減少させることにより、メモリセル10の消去を引き起こし、その結果、図2bにプロットされた実験的な消去曲線で示されるように、しきい値電圧VTが再び減少する。上述したものと同じプロトタイプセルが使用された。上部電極15に印加される所与の電圧レベルに対して、消去時間が長いほど、より多くの空孔が窒化層11にトラップされ、より多くの窒化層11にトラップされた電子が空孔と結合し、しきい値電圧VTが低くなると言える、ということがわかる。他方で、所与の書き込み時間に対して、上部電極15に印加される消去電圧の絶対値が高いほど、より多くの空孔が窒化層11に引き込まれ、より多くの電子がこれらの空孔と再結合され、しきい値電圧VTがより低くなる。
消去処理が長時間続いた場合、窒化層11にトラップされた空孔が消去処理の間に再結合するための電子が十分に残されていないため、窒化層11はますます正に充電された状態となる。これは、下部酸化物13における電界を減少させるが、同時に、上部酸化物14における電界を増加させる。最終的に、上部酸化物14における電界が、上部電極15から上部酸化物14を通って窒化層11に電子を射出するのに十分な大きさとなり(高い電界が存在する状態で電子がバリアをトンネルする過程、ファウラーノードハイムトンネリングによる)、結果として、図1cに模式的に示されるように、CG15からの電子の流れが基板12からの空孔電流を相殺する、動的均衡が生じる。‘標準的な’ フローティングゲート型デバイスにおける、これに類似する過程は、インターポリ誘電体(IPD:interpoly dielectric)を通して制御ゲート(CG:control gate)からフローティングゲート(FG:floating gate)に流れる電子である。しかしながら、これが起こることはない。フローティングゲート型デバイスの形状大きさにより、電圧降下のほとんどが、トンネル酸化物より上であり、トンネル酸化物は、IPDよりも最大で2倍薄い。よって、電流がIPDを流れることが可能となるよりもずっと前に、トンネル酸化物が破壊されているであろう。したがって、図1cに示される状況は、フローティングゲート型デバイスではなく、誘電体電荷トラッピング層を有するデバイスにおいてのみ、起こり得る。
一見すると、この自己限定効果(図2bの消去曲線の‘飽和’をもたらす)は、消去後にしきい値電圧VTを制御するための有用なツールのようであるが、ここでは、下部酸化物13を通した関連する長期のホール射出、および/または上部酸化物14を通した電子の射出が、デバイス特性を著しく劣化させるよう見える。
これは、2つの同一のSONOSアレイの書き込み/消去耐久性曲線を、異なる消去条件のみと共に示す、図3aおよび図3bにはっきりと示されている。図3aおよび図3bは、図2の測定に用いられているプロトタイプセルと同様の幅/長さ=0.18μm/0.23μmであるトランジスタを有するアレイにおいて測定された。しかしながら、ONOスタックは異なっており、層厚さが2.2nm/6nm/5nmであった。薄い上部酸化層のために、消去劣化はより可視となっている。図3aにおいては、消去条件は、自己限定が起こるように(すなわち、−12Vの印加CG電圧に対し、結果的に図2bに見られるような自己限定をもたらす、100msの長い消去時間)取られ、一方で、図3bにおいて、消去条件が、自己限定体制(self-limiting regime)を入れないやり方(すなわち、−9Vの印加CG電圧に対して結果的に自己限定をもたらさない、50msの短い消去時間)で設定された。VTウィンドウの閉じ(closure)における差は、明らかである。図3aのようなVTウィンドウの閉じは、多数の書き込み/消去サイクルの後、例えば約10000回の書き込み/消去サイクルから、書き込みと消去の状態を見分けることを不可能にする。他の書き込み条件、すなわち他の書き込み電圧および他の書き込み時間が、非常に高いCG電圧が非常に長い時間にわたって使われた場合であっても、劣化の増加をもたらさないことが、実験的に証明された。
しかし、適切な消去条件を用いても、すなわち自己限定が避けられるような消去時間によっても、ブロック消去の開始時に多くのセルがすでに消去状態にあるため、消去誘発劣化は深刻な問題である。これらのセルは繰り返し消去され、最終的には、蓄積された窒化電荷(nitride charge)が、それぞれのその後の消去動作において、破壊的な自己限定効果を起こすのに十分に正となる。
図10は、SONOSデバイス内で消去劣化が起こることを示し、一方で図11は、書き込み劣化が生じないことを示している。
図10は、256ビットSONOSアレイにおける測定を示すグラフであり、アレイに、書き込み電圧Vprog=11Vおよび消去電圧Verase=−10Vにより105回の書き込み/消去が繰り返された。グラフは、1つのアレイにおける256ビットより上の平均値を示している。書き込み時間は、10msで一定に保たれ、消去時間は、それぞれ10ms、100msおよび1sで取られた。図10からは、消去時間が長いほど、耐久性曲線が悪化することがわかる。
誘電体電荷トラッピング層を有するメモリデバイスとフローティングゲート型デバイスとの主な違いは、図10から分かるように、次の通りである。
−長い消去時間が、大きなVTウィンドウをもたらさず、かつ
−実質的に充電されていないVTウィンドウにもかかわらず、長い消去時間によって耐久性が悪化する。
−長い消去時間が、大きなVTウィンドウをもたらさず、かつ
−実質的に充電されていないVTウィンドウにもかかわらず、長い消去時間によって耐久性が悪化する。
したがって、たとえばSONOSデバイスなどの、誘電体電荷トラッピング層を有するデバイスには、慎重で確実な消去方法を提供することが重要である。
図11は、SONOSデバイス内で書き込み劣化が起こらないことを示している。256ビットのSONOSアレイにおいて測定が行なわれ、アレイに、書き込み電圧Vprog=11Vおよび消去電圧Verase=−10Vにより105回の書き込み/消去が繰り返された。グラフは、1つのアレイにおける256ビットより上の平均値を示している。消去時間は、10msで一定に保たれ、書き込み時間は、それぞれ10ms、100msおよび1s取られた。得られたグラフは、FG型メモリによって得られるグラフに非常に似ている。VTウィンドウが、長い書き込み時間のために大きくなるが、耐久性は、実質的に同じままとなる。
したがって、本発明の一態様によると、メモリセルを繰り返し消去することによる消去誘発劣化が減少される。基本的に、消去誘発劣化は、先に起こるブロック消去(通常はフラッシュ消去と呼ばれる)ごとに、ブロック書き込みにより解決される。このやり方では、セルは、中間の書き込みサイクルなしに2度の連続する消去サイクルを経ることはない。
図4は、複数のセクタまたはブロック41を含むメモリアレイ40を示している。各セクタ41は、誘電体電荷トラッピング層を有する複数の不揮発性メモリデバイス10を含み、これらは列と行に論理的に配置されており、ワードライン42とビットライン43の交点に適切に配置されている。アレイ40は、通常、各セクタ41が他のセクタ41から分離されるように、かつ各セクタ41を一度に消去できるように構成されている。このような消去は、“フラッシュ消去”または“ブロック消去”とも呼ばれる。アレイ40は、概して、セル10がビット(1つのセル10)ごとまたはページ(ワードライン42に沿った1つまたは複数のセル10)ごとの基準で書き込みできるように、さらに構成されている。ページは、ワードラインに沿う任意の数のビットを含むことができるが、本発明の好適な実施形態によると、1ページは、通常、最大で約512ビットを含む。他の実施形態においては、ビットの数はずっと大きくてもよく、例えば4096でもよい。
アレイ40内のワードライン42とビットライン43の数は、適用ごとに異なっていてもよい。これらは通常、16Mビットメモリについては、4096ビットライン(=ページごとのビット数)、セクタごとに256ワードラインで16セクタ、に等しくすることができる。しかしながら、他の組み合わせも可能である。さらに、セクタは、同じ数のワードラインを持つ必要はない。ビットラインの数は、どのセクタでも同一である。
上述したように、図1は、電荷トラッピング層を有する、より具体的にはSONOSタイプである、典型的な不揮発性メモリセル10を示している。メモリセル10は、概して、第1および第2の電極領域、例えばソース領域16およびドレイン領域17と、シリコン基板12を備えるスタックと、下部酸化層13と、誘電体電荷トラッピング層を形成する窒化層11と、上部酸化層14と、シリコン上部電極15とを含む。
ワードライン42に沿ったセクタ41内のメモリデバイス10の全ての上部電極15は、互いに電気的に結合されている。ビットライン43に沿ったセクタ41内のメモリセル10の全てのドレイン17は、互いに電気的に結合されている。加えて、セクタ41内の全てのメモリセル10の全てのソース領域16は、互いに結合されている。
動作においては、有用な情報が、アレイ40内のセル10を、第1のバイナリ値、例えば0に対応する充電状態に設定すること、またはこれらを、第2のバイナリ値、例えば1に対応する放電状態のままにすることにより、アレイ40のメモリセル10に記憶される。メモリセル10は、電子を電荷トラッピング窒化層11に放出することにより充電される。
新たな値を書き込みすなわちライティングする前に、通常は、メモリの消去が行なわれる。このような消去は、ブロック消去処理であり、すなわち、セクタ41の全てのメモリセル10が一度に消去される。しかしながら、このやり方では、一般に、中間の書き込み動作なしに数百回も消去されるメモリセル10が存在する場合があり、これは必然的に、上述したように、これらのセルの劣化をもたらす。これを減少または好ましくは防止するために、本発明の実施形態によると、ブロック書き込み(すなわちセクタ41の全てのセル10の並列した書き込み)が、各フラッシュ消去動作の前に行なわれる。これが行なわれた場合、全てのセルが消去の前に書き込みされるため、消去されるセルが二度消去されることがない。
本発明の一態様によると、情報は、図5に示される処理50に基づいて、アレイ40の各セクタ41に書き込まれる。処理50は、通常、事前調整ステップ51と、消去ステップ52と、書き込みステップ53と、を含む。処理50は、事前調整、消去および書き込みステップのみを有して図5に示されているが、図5に示されているループ54で示されるように、任意の所望の数の書き込み、事前調整および消去ステップを適切に含んでもよい。さらに、書き込みステップ53は、ループ55で示されるように、次のセクタ消去動作が行なわれる前に、繰り返すこともできる。すでに書き込みされたセルでさえ、再書き込みすることができる。
図5に示されるように、処理50は、事前調整ステップ51で開始する。事前調整ステップ51は、既に放電されたメモリセル10を放電する連続放電動作の効果を軽減するように構成されている。特に、本発明の実施形態によると、事前調整ステップ51は、概して、ブロック消去ステップ52の前に、既に放電されたメモリセルの放電によるストレスを軽減するための、消去ステップの長さと比べて比較的に短い、アレイ40のセクタ41内の実質的に全てのセルのブロック書き込みすなわち充電ステップを含む。ブロック書き込みステップ51は、ブロック消去ステップ52と共に、セクタ消去動作56を形成する。
本発明の実施形態によると、セクタ41内の全てのメモリセル10が、実質的に同時刻に、実質的に同じ長さの時間にわたって、事前調整充電ステップ51に提示される。
事前調整ステップ51の間に、メモリセル10は、好ましくは完全に充電される。これは、電荷が1〜10ms(標準書き込み時間)しか取らないためであり、これは、後続の消去動作(通常は10〜100ms)よりも約10倍も速い。すでに書き込みされたセルのしきい値電圧VTは、時間の倍増(doubling)によってほとんど変化しないため、図2(対数時間スケール)に示すように、全てのセルは、事前調整ステップすなわちブロック書き込みステップ51の後に、ほぼ同じしきい値電圧VTを有する。
さらに、消去52の前の、この事前調整書き込み動作51の電力消費は、最小である。これは、電荷キャリアのトンネリングによる書き込みであり、多くのエネルギーを必要としない。
事前調整ステップ51の後に、消去ステップ52が行なわれる。消去ステップ52は、ブロック消去ステップであり、すなわち消去ステップ52の間に、セクタ41内の全てのメモリセル10が消去され、これにより、セクタ51内の全てのメモリセル10を、放電状態に設定する。消去ステップ52は、実質的に同時にセクタ41内の全てのメモリセル10を消去するように構成してもよい。
既に上述したように、既に放電されたメモリセル10を放電することは、このセル10を劣化させる場合がある。しかしながら、本発明によれば充電ステップである、事前調整ステップ51を、消去ステップ52の前に行なうことにより、ブロック消去ステップ52が行なわれる前には、セクタ41のメモリセル10のいずれも、放電状態ではない。したがって、消去ステップ52の間は、既に先に放電されたメモリセル10の放電は、行なわれない。
ブロック消去ステップ52には、書き込みステップ53が続く。記憶されるべき情報を表す所望のバイナリパターンが、セクタ41内の特定のメモリセル10を充電することによって、ステップ53の間にセクタ41のメモリセル10に書き込みまたはライティングされる。これは、セルごとまたはページごとの基準で行なうことができる。したがって、充電されていない状態、すなわち第2のバイナリ値、例えば1を有するままとなるメモリセル10は、ライトすなわち書き込み工程53の間は、影響を受けない。新たな情報が、セル10に書き込まれる場合は、これらのセル10は、書き込みステップ53に提示され、充電状態、すなわち第1のバイナリ値、例えば0を有する状態に変えられる。
書き込みステップ53の間に、有用な情報が、記憶されるべき情報に応じてセクタ41内のメモリセル10の一部分を充電することによって、セクタ41内に記憶される。書き込みステップ53の間に充電されるべきセル10は、ワードライン42およびビットライン43を適切に選択することにより、選択される。このために用いられる駆動電子部品は、FNトンネリングによってフローティングゲート型フラッシュセルの書き込みおよび消去に通常用いられる駆動電子部品と同じであってもよい。FN書き込みには、アレイ内の各SONOSセルが、固有の選択トランジスタをセルと直列に備えることが、重要である(いわゆる2トランジスタ共通グランドNORアレイ構成を用いてもよく、あるいは例えば1トランジスタ仮想グランドを用いてもよい)。
当然ながら、本発明に係る上の解決策が適用される場合は、消去の前に2度書き込みされるメモリセル10―書き込みステップ53の間に書き込みされ、後続の事前調整ステップ51の間にさらに充電されるメモリセル10が、常に存在するが、これは、特に(信頼性の)問題をもたらすことはない。それは、本発明の発明者によって見出されたように、‘書き込み誘発劣化’は、誘電体電荷トラッピング層を有する電荷トラッピング型メモリデバイスについては存在しないからである。繰り返されるか、または大きな制御ゲート電圧を有する、長時間の間の書き込みは、図11に示されるように、(消去とは対照的に)劣化をもたらさない。書き込み動作が、一般的に消去動作よりもずっと早いため(書き込みは通常1〜10msを要し、消去は通常10〜100ms、つまり1桁長い時間を要する)、消去ステップ52の前に事前調整充電ステップ51を実行する、提案される手法は、フラッシュ消去処理を著しく遅くすることはない。
本発明の一態様に係る、フラッシュ書き込みステップが先に行なわれる消去方法の、肯定的な副次効果は、さらに、アレイ40内の全てのメモリセル10が、同数の書き込み/消去サイクルを経ていることであり、よって、書き込み/消去耐久性による劣化のレベルは、アレイ40の全てのメモリセル10に対して同じである。
図6は、1つが書き込み状態Pにあり、1つが消去状態Eにある、2つの小さな(256ビットの)アレイにおける、しきい値電圧VTの時間展開を示している。両方のアレイが、図6に結果が示された保持テストの前に、105サイクルの深刻な書き込み/消去の繰り返しを経ている。明らかに、デバイスのしきい値電圧VTは、フローティングゲート型アレイほどには安定していないが、グラフの補外61,62は、10年後(標準的な保持スペック)であっても、VTウィンドウは、例えば、1.7〜2.2Vの読み取り電圧、例えばVeg=2Vにおいて、第1のバイナリ値、例えば‘0’を有するデータ内容を持つ書き込みされたメモリセル10と、第2のバイナリ値、例えば‘1’を有するデータ内容を持つ消去されたメモリセル10とを区別するために、なおも十分な大きさであることを教示している。
誘電体電荷トラッピング層11を有する不揮発性メモリデバイス10のデータ内容の読み取りは、0.1V〜1V、例えば5Vの動作電圧を、そのソース16とドレイン17の間およびその制御ゲート15に加え、次にソース16とドレイン17の間を流れる電流のレベルを検出することによって行なわれる。電流のレベルは、印加された制御ゲート電圧と、メモリデバイス10のしきい値レベルVTとの差に依存し、これは一方で、誘電体電荷トラッピング層11に記憶される電荷の量によって決定される。
従来、区切点電流レベルが、読み取られるべきワードライン上の固定の制御ゲート電圧で確定され、しきい値ウィンドウが2つの領域に区切られる。読み取られたソース/ドレイン電流は、区切点電流レベルと比較される。これが区切点電流レベルよりも低ければ、メモリセル10は、第1バイナリ値、例えば‘0’を有する書き込み状態にある、と決定され、電流しきい値レベルよりも高ければ、メモリセル10は、第2のバイナリ値、例えば‘1’を有する消去状態にあると決定される。
しかしながら、深刻な問題点は、消去されたメモリセル10のリード電流が、経時的に減少することであり、その理由は、図6に見られるように、それらのしきい値電流VTが増加するためである。これは、読み取りエラーが、数年後に起こり得ることを意味する。さらに、消去されたメモリセル10の読み取り電流は、耐久性繰り返し履歴に依存する。したがって、第1のバイナリ値‘0’と第2のバイナリ値‘1’の間の固定の電流しきい値による読み取りは(FG型アレイにより通常行なわれるように)、誘電体電荷トラッピング層を有する電荷トラッピング型メモリに対しては、理想的ではない。
したがって、本発明の他の態様に従い、一定でない読み取り電流の問題を軽減することができる。一定でない読み取り電流の問題は、誘電体電荷トラッピング層を有する消去された電荷トラッピング型デバイスを、センス増幅器における電流基準セルとして使用することにより、解決することができる。セクタ41のメモリセル10においてフラッシュ消去が行われるたびに、すなわちセクタ41のメモリセル10のフラッシュ消去と共に、この基準セルも書き込みおよび消去されれば、そのすぐ前またはすぐ後に、そのしきい値電圧VT、よって読み取り電流基準が、セクタ41内のメモリセル10の経年変化(ageing)を追跡する。この手法は、電荷トラッピング型メモリアレイ40内のメモリセル10が、決定論的にふるまう、すなわち全て同じ挙動を示すという事実のおかげで、可能である。
このアイディアを理解するためには、105サイクルの非常に過酷な持続の後に記録された、図6におけるデータ保持特性が、どのような外来的なセルも示さず、メモリアレイ40内の全てのセル10が、同じように‘内在的’にふるまうことを実現することが重要である。これは、FG型メモリにおける状況からは、完全に異なっている。FG型メモリでは、特に長期の書き込み/消去を繰り返した後は、セルの特定部分が、他のセルよりも(桁数で)ずっと早いデータ損失を示し、これは、一般に‘ストレス誘発リーク電流(SILC:stress induced leakage current)’と呼ばれるメカニズムに起因するものである。
誘電体電荷トラッピング層を有する電荷トラッピング型メモリセルにおいて、電荷損失が、確率的でなく決定論的に生じるという事実は、メモリセル10の寿命の間に、読み取り条件(例えば読み取り電流および/またはゲート電圧)を適応させる可能性をもたらす。
本発明の一態様は、1つまたは複数の適切にバイアスされた、消去された電荷トラッピング型デバイス45を、センス増幅器における基準メモリセルとして使用するものである。この基準メモリセル45が、消去ステップ52が後に続く事前調整フラッシュ書き込みステップ51が行なわれるごとに、本発明の他の態様に基づいてアレイ40全体と共に書き込みおよび消去されると、そのしきい値電圧VTが、電荷リーク(データ保持)の観点、および書き込み/消去の繰り返しに誘発される劣化の観点の両方において、アレイ40内のメモリセル10の経年変化を‘自動的に’追跡する。
さらに、‘本物の’メモリセルを、基準セル45として使用することは、温度変化または供給電圧変動に起因する読み取り誤りも、減少および好ましくは防止する。それは、センス増幅器内の基準セル45が、アレイ40におけるメモリセル10と全く同様に反応するからである。
図7に示すように、一実施形態によると、メモリセル10の読み取り電流は、これらのセルの経年変化に適応されている。SONOS電流基準セル70は、アレイ40のセクタ41内のセルと同じ寸法を有する。読み取り電圧、ビットライン電圧Vb1および制御ゲート電圧VCGは、固定である。読み取りの間、(消去された)SONOS電流基準セル70は、これらの電圧Vb1およびVCGによってバイアスされ、電流ミラー72を介して、対応する基準読み取り電流が、ビットラインデコーダブロック71内のセンス増幅器に、‘0’と‘1’とを区別するレベルである“トリップ点”または区切点電流レベルとして印加される。基準デバイス70のゲート電圧、したがって基準電流Irefは、消去されたセルのVT拡がりを考慮に入れるために、負のオフセット電圧Voffsetによっていくらか下げられる。これがなされない場合は、十分な電流を供給しない消去されたセルは、誤って読み取られる。オフセット電圧Voffsetは、負にしすぎないようにしなければならず、さもなければ、書き込みされたセルが、消去されたものとして読み取られる場合がある。オフセット電圧Voffsetのための良好な値は、予期される10年後のVTウィンドウの半分である。固定の制御ゲート電圧VCGが、ワードラインドライバおよびデコーダ76に印加される。
書き込みおよび消去が、メモリコントローラ73によって、読み取りと同様に制御される。メモリコントローラ73は、ブロック書き込みを強制し、これにより、実行される毎ブロック消去の前に、アレイ40内の全てのセルおよび電流基準デバイス70が書き込みされる。これを得るために、基準デバイス70のゲートが、アレイ41内のメモリデバイスのゲートとして、例えば1ms〜10msの短期間の間、高電圧スイッチ75によって同一の電荷ポンプ74と一時的に結合される。電荷ポンプは、低電圧、例えば1.2Vの供給電圧を、例えば12Vの高電圧に変換する回路である。その後、全ての制御ゲートが、例えば約−11Vで負にバイアスされ、基準デバイス70の制御ゲートも、同一の高電圧スイッチ75によって、例えば10ms〜100msの長期間の間、負にバイアスされる。これでブロック消去の用意ができ、コントローラ73は、図7に示されるように、HVスイッチ75を“読み取り位置”に戻す。その後、アレイ40内のセルが書き込みされた場合、コントローラ73が、基準デバイス70のHVスイッチ75を、“読み取り位置”に止まるように制御し、したがって、基準デバイス70は書き込みされない。基準デバイス70の再書き込みを、その少し前または少し後の、アレイ40のセクタ41内のメモリデバイスの次のブロック消去における事前調整ステップと、実質的に同じ時刻、すなわち同じ時点においてのみ、行うことが可能となる。したがって、基準デバイス70は、アレイ71内の実際のメモリセルの読み取りの間、常に消去または低VTの状況におかれる。
図7の回路では、セルまたはセル内に記憶されるデータの経年変化に対する読み取り電流の調整についての記述のみが行なわれる。これは、読み取り電流が、消去されたセルのVTの増加により、経時的に減少するという欠点を有する。これは、低い読み取り速度をもたらす。
これに対する解決策が、図8に示されている。この回路においては、読み取り電流でなく制御ゲート電圧VCGが、読み取り動作の間に適応される。図8において、書き込み部分は示されていない。これは、図7の書き込み部分と同等または同一である。電圧基準セル80は、ここで、フィードバック回路を有する消去されたSONOSセル81を備え、フィードバック回路は、電圧基準セル80の制御ゲート電圧を、所与のビットライン電圧83における事前設定された読み取り電流Ipre−set82を得るために必要な電圧と同一にさせる。再び、この時点では正電圧であり、好ましくは10年後にVTウィンドウの約半分と等しい、オフセット電圧Voffset84に、アレイ40のセクタ41内のメモリセルのしきい値電圧レベルVTにおける拡がりを考慮に入れる必要がある。
図7および図8の回路の有利な組み合わせも、本発明の範囲に含まれる。特定の事前設定された読み取り電流値82について、図8において要求される制御ゲート電圧83が高過ぎ、例えば供給電圧より高くなった場合、電流読み取り値を、メモリコントローラ73によって減少させることができる。
本発明のさらなる態様によると、外部基準セル45,70,80を使用することは必須ではない。アレイ40内のセル自体も、基準セルとして使用することができる。これは、いわゆるDCフリー(DC-free)符号化方式を用いて行うことができる。DCフリー符号化は、記憶装置において広く採用されている。“DCフリー”とは、符号化シーケンスが、DCスペクトルの成分を持たないことを意味する。これは、ワードラインごとの複数のハードウェア第1バイナリ値、例えば‘1’と、第2バイナリ値、例えば‘0’とが、常に同一である符号化方式である。DCフリー符号化の単純な例は、ライティングすなわち書き込みの瞬間に、各セルにバイナリ値を書き込み、それと同時に、各セルについて、隣に逆バイナリ値を書き込むことである。これは、半分のセルが‘1’を含み、他の半分のセルが‘0’を含むことを意味する。これは、所与の数のビットに対して必要なセルの数を倍にするが、他のより効率的なやり方のDCフリー書き込みも、可能である。
このようなDCフリー符号化方式は、したがって、ページ書き込みとの組み合わせにおいてのみ使うことができる。復号によって、ワードラインの実際の内容を見出すことができる。符号化および復号は、非常に高速で行うことができ、よって、メモリの速度を制限することはない。
図9は、読み取りがどのように行なわれるかを概略的に示している。読み取りが、特定のページ(=ワードライン90)で行なわれれば、コントローラが、読み取り電流および/または制御ゲート電圧VCGのトリップ点すなわち区切点電流レベルItripを、読み取られた‘1’および‘0’の数が等しくなる時点まで、切り替える。当然ながら、これは、読み取り速度を減少させる。その後、見出された‘1’および‘0’は、実際のデータに復号しなければならないが、これは非常に高速で行なうことができる。
他の実施において、全てのブロック消去の前に、事前調整ステップとしてのブロック書き込みが先行することにより、消去劣化の問題が減少される。
好適な実施形態、特定の構造および構成、ならびに材料を、本発明に係る装置向けにここに述べてきたが、形態および詳細における様々な変更または修正を、本発明の範囲および要旨から逸脱することなく行なうことができる、と理解されるべきである。例えば、SONOSデバイスについての詳細な説明が提供されたが、当業者は、誘電体電荷トラッピング層、例えば二酸化ケイ素(SiO2)/窒化ケイ素/酸化アルミニウム(Al2O3)、またはSiO2/Al2O3/SiO2を有する、SONOS以外の材料スタックも使用できることを、理解するであろう。
異なる図において、同一の参照図は、同一または類似の要素を示している。
Claims (14)
- 不揮発性電荷トラッピング型メモリデバイスのアレイを動作させるための方法であって、
前記アレイの実質的に全ての前記不揮発性メモリデバイスのブロック消去ステップの前に、前記アレイの実質的に全ての前記不揮発性メモリデバイスにブロック書き込みするステップを備える、ことを特徴とする方法。 - 前記消去動作の後に、前記アレイの前記不揮発性メモリデバイスのいくつかに、前記アレイの前記不揮発性メモリデバイスに記憶されるべきデータ内容に応じて書き込みするステップをさらに備える、ことを特徴とする請求項1に記載の方法。
- 前記アレイの不揮発性メモリデバイスに記憶されたデータ内容を読み取るステップをさらに備え、
前記アレイの不揮発性メモリデバイスに記憶されたデータ内容を読み取るために、誘電体電荷トラッピング層を有する少なくとも1つのさらなる不揮発性メモリデバイスを、基準セルとして使用し、前記基準セルは、前記アレイ内の前記不揮発性メモリデバイスのブロック書き込みおよびブロック消去それぞれのために、書き込みおよび消去される、ことを特徴とする請求項2に記載の方法。 - 前記アレイの前記メモリデバイスは、共に基準セルとして機能する、ことを特徴とする請求項3に記載の方法。
- 不揮発性電荷トラッピング型メモリデバイスのアレイを備える電気装置であって、
前記アレイの実質的に全ての前記不揮発性メモリデバイスのブロック書き込みをするための手段と、
前記アレイの実質的に全ての書き込みされた前記不揮発性メモリデバイスのブロック消去をするための手段と、
前記アレイの実質的に全ての前記不揮発性メモリデバイスのブロック消去がなされる前に、前記アレイの実質的に全ての前記不揮発性メモリデバイスのブロック書き込みがなされるように、不揮発性メモリデバイスの前記アレイを制御するための制御手段と、
を備えることを特徴とする電気装置。 - 前記不揮発性メモリデバイスは、チャンネルと制御ゲートとを有するトランジスタを備え、誘電体電荷トラッピング層が、前記チャンネルと前記制御ゲートの間に配置されている、ことを特徴とする請求項5に記載の電気装置。
- 前記アレイに、センス増幅器において基準セルとして使用するための、少なくとも1つの不揮発性メモリデバイスが設けられる、ことを特徴とする請求項5に記載の電気装置。
- 前記アレイは、前記アレイ内の前記不揮発性メモリデバイスのブロック書き込みおよびブロック消去それぞれのために、前記基準セルを書き込みおよび消去するための手段を備える、ことを特徴とする請求項7に記載の電気装置。
- 前記少なくとも1つの基準セルは、前記アレイから分離されている、ことを特徴とする請求項7に記載の電気装置。
- 前記アレイの前記メモリデバイスは、共に基準セルとして機能する、ことを特徴とする請求項7に記載の電気装置。
- 前記アレイ内の不揮発性メモリデバイスからの読み取り電流を、前記基準セルからの読み取り電流と比較するための手段を備える、ことを特徴とする請求項7に記載の電気装置。
- 前記アレイ内の前記不揮発性メモリデバイスを読み取るための読み取り電流を、前記基準セルの経年変化に適応させるための手段を備える、ことを特徴とする請求項7に記載の電気装置。
- 前記アレイ内の前記不揮発性メモリデバイスの読み取りに必要とされる制御ゲート電圧を、前記基準セルの経年変化に応じて適応させる手段を備える、ことを特徴とする請求項7に記載の電気装置。
- 不揮発性メモリデバイスの前記アレイは、不揮発性メモリを形成する、ことを特徴とする請求項5に記載の電気装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP03102529 | 2003-08-13 | ||
PCT/IB2004/051382 WO2005017911A1 (en) | 2003-08-13 | 2004-08-04 | Improved erase and read schemes for charge trapping non-volatile memories |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007502489A true JP2007502489A (ja) | 2007-02-08 |
Family
ID=34178565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006523097A Withdrawn JP2007502489A (ja) | 2003-08-13 | 2004-08-04 | 不揮発性メモリを電荷トラッピングするための改善された消去および読み取り手法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7746715B2 (ja) |
EP (1) | EP1656677A1 (ja) |
JP (1) | JP2007502489A (ja) |
KR (1) | KR20060067955A (ja) |
CN (1) | CN1836289A (ja) |
TW (1) | TW200518102A (ja) |
WO (1) | WO2005017911A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011141914A (ja) * | 2010-01-05 | 2011-07-21 | Siglead Inc | Nand型フラッシュメモリの入出力制御方法及び装置 |
US11222700B2 (en) | 2019-09-19 | 2022-01-11 | Kioxia Corporation | Memory system |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080291732A1 (en) * | 2007-05-25 | 2008-11-27 | Cypress Semiconductor Corporation | Three cycle SONOS programming |
US8045390B2 (en) * | 2008-03-21 | 2011-10-25 | Macronix International Co., Ltd. | Memory system with dynamic reference cell and method of operating the same |
KR101518199B1 (ko) | 2008-05-23 | 2015-05-06 | 삼성전자주식회사 | 오류 정정 장치, 그 방법 및 상기 장치를 포함하는 메모리장치 |
EP2340561B1 (en) * | 2008-10-23 | 2012-12-12 | Nxp B.V. | Multi-transistor memory cell |
JP2012019020A (ja) * | 2010-07-07 | 2012-01-26 | Toshiba Corp | 不揮発性記憶装置 |
US8363491B2 (en) | 2011-01-28 | 2013-01-29 | Freescale Semiconductor, Inc. | Programming a non-volatile memory |
CN102543188A (zh) * | 2012-02-10 | 2012-07-04 | 上海宏力半导体制造有限公司 | 纳米晶体非易失性存储器的擦写参考点电压设置方法 |
US8897073B2 (en) * | 2012-09-14 | 2014-11-25 | Freescale Semiconductor, Inc. | NVM with charge pump and method therefor |
CN103456362A (zh) * | 2013-08-29 | 2013-12-18 | 上海宏力半导体制造有限公司 | 参考单元的擦除方法 |
US9324439B1 (en) * | 2014-10-20 | 2016-04-26 | Sandisk Technologies Inc. | Weak erase after programming to improve data retention in charge-trapping memory |
US9819362B2 (en) * | 2015-03-27 | 2017-11-14 | Intel Corporation | Apparatus and method for detecting and mitigating bit-line opens in flash memory |
US9564210B2 (en) * | 2015-05-25 | 2017-02-07 | Qualcomm Incorporated | Aging sensor for a static random access memory (SRAM) |
US9753657B2 (en) * | 2015-09-18 | 2017-09-05 | Sandisk Technologies Llc | Dynamic reconditioning of charge trapped based memory |
US20180137918A1 (en) * | 2016-11-14 | 2018-05-17 | Macronix International Co., Ltd. | Method for operating memory array |
US10297324B2 (en) | 2017-05-25 | 2019-05-21 | Western Digital Technologies, Inc. | Physical secure erase of solid state drives |
US10748630B2 (en) * | 2017-11-29 | 2020-08-18 | Silicon Storage Technology, Inc. | High precision and highly efficient tuning mechanisms and algorithms for analog neuromorphic memory in artificial neural networks |
US10600484B2 (en) * | 2017-12-20 | 2020-03-24 | Silicon Storage Technology, Inc. | System and method for minimizing floating gate to floating gate coupling effects during programming in flash memory |
US11508440B1 (en) | 2021-05-18 | 2022-11-22 | Sandisk Technologies Llc | Periodic write to improve data retention |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3501099A (en) * | 1967-09-27 | 1970-03-17 | Physics Int Co | Electromechanical actuator having an active element of electroexpansive material |
DE2758057A1 (de) * | 1977-12-24 | 1979-06-28 | Daimler Benz Ag | Doppelnadel-einspritzventil |
JPS6025837B2 (ja) * | 1978-09-14 | 1985-06-20 | 株式会社東芝 | 半導体記憶装置 |
JPS6029675Y2 (ja) * | 1980-06-12 | 1985-09-06 | 株式会社小松製作所 | 燃料噴射装置 |
US6257499B1 (en) * | 1994-06-06 | 2001-07-10 | Oded E. Sturman | High speed fuel injector |
WO1998010471A1 (en) * | 1996-09-05 | 1998-03-12 | Macronix International Co., Ltd. | Triple well floating gate memory and operating method with isolated channel program, preprogram and erase processes |
US6233178B1 (en) * | 1999-10-14 | 2001-05-15 | Conexant Systems, Inc. | Method and apparatus for pre-conditioning flash memory devices |
JP3535788B2 (ja) * | 1999-12-27 | 2004-06-07 | Necエレクトロニクス株式会社 | 半導体記憶装置 |
US6366497B1 (en) * | 2000-03-30 | 2002-04-02 | Intel Corporation | Method and apparatus for low voltage sensing in flash memories |
US6331951B1 (en) * | 2000-11-21 | 2001-12-18 | Advanced Micro Devices, Inc. | Method and system for embedded chip erase verification |
US6442074B1 (en) * | 2001-02-28 | 2002-08-27 | Advanced Micro Devices, Inc. | Tailored erase method using higher program VT and higher negative gate erase |
US6778443B2 (en) * | 2001-12-25 | 2004-08-17 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device having memory blocks pre-programmed before erased |
JP3796457B2 (ja) * | 2002-02-28 | 2006-07-12 | 富士通株式会社 | 不揮発性半導体記憶装置 |
JP4052857B2 (ja) * | 2002-03-18 | 2008-02-27 | 株式会社日立製作所 | 不揮発性半導体メモリアレイ及び該メモリアレイリード方法 |
US20030218913A1 (en) * | 2002-05-24 | 2003-11-27 | Le Binh Quang | Stepped pre-erase voltages for mirrorbit erase |
US6608778B1 (en) * | 2002-08-19 | 2003-08-19 | Macronix International Co., Ltd. | Method for operating a NROM device |
US6791880B1 (en) * | 2003-05-06 | 2004-09-14 | Fasl, Llc | Non-volatile memory read circuit with end of life simulation |
US7092297B1 (en) * | 2004-07-26 | 2006-08-15 | Advanced Micro Devices, Inc. | Method for pulse erase in dual bit memory devices |
-
2004
- 2004-08-04 JP JP2006523097A patent/JP2007502489A/ja not_active Withdrawn
- 2004-08-04 EP EP04744730A patent/EP1656677A1/en not_active Ceased
- 2004-08-04 US US10/567,070 patent/US7746715B2/en active Active
- 2004-08-04 CN CNA2004800229104A patent/CN1836289A/zh active Pending
- 2004-08-04 KR KR1020067002939A patent/KR20060067955A/ko not_active Application Discontinuation
- 2004-08-04 WO PCT/IB2004/051382 patent/WO2005017911A1/en active Application Filing
- 2004-08-10 TW TW093123954A patent/TW200518102A/zh unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011141914A (ja) * | 2010-01-05 | 2011-07-21 | Siglead Inc | Nand型フラッシュメモリの入出力制御方法及び装置 |
US11222700B2 (en) | 2019-09-19 | 2022-01-11 | Kioxia Corporation | Memory system |
Also Published As
Publication number | Publication date |
---|---|
WO2005017911A1 (en) | 2005-02-24 |
US7746715B2 (en) | 2010-06-29 |
EP1656677A1 (en) | 2006-05-17 |
TW200518102A (en) | 2005-06-01 |
US20060250855A1 (en) | 2006-11-09 |
CN1836289A (zh) | 2006-09-20 |
KR20060067955A (ko) | 2006-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7746715B2 (en) | Erase and read schemes for charge trapping non-volatile memories | |
KR100953373B1 (ko) | 일시적 동요를 이용한 트랜지스터들 및 소형 디바이스들을위한 잡음 감소 기술 | |
KR100724033B1 (ko) | 불휘발성 반도체 기억 장치 | |
JP3211146B2 (ja) | 不揮発性メモリをプログラムする方法 | |
JP4800683B2 (ja) | 一列の電荷トラッピングメモリセルを作動させるための方法および装置 | |
US7170795B2 (en) | Electrically erasable charge trap nonvolatile memory cells having erase threshold voltage that is higher than an initial threshold voltage | |
JP4781730B2 (ja) | 電荷トラッピング不揮発性メモリにおける検出の方法および装置 | |
KR100769490B1 (ko) | 부동 게이트를 이용한 반도체 불휘발성 메모리 | |
US6778442B1 (en) | Method of dual cell memory device operation for improved end-of-life read margin | |
JP2010514196A (ja) | 2tnor型不揮発性メモリセルアレイ及び2tnor型不揮発性メモリのデータ処理方法 | |
JP2005353159A (ja) | 不揮発性半導体記憶装置およびその書き込み方法 | |
KR20010108656A (ko) | 플래쉬 메모리의 프로그래밍 방법 | |
US6760270B2 (en) | Erase of a non-volatile memory | |
US6934190B1 (en) | Ramp source hot-hole programming for trap based non-volatile memory devices | |
US20080151642A1 (en) | Double-Side-Bias Methods of Programming and Erasing a Virtual Ground Array Memory | |
JP2005044454A (ja) | 半導体記憶装置、半導体記憶装置の駆動制御方法 | |
US7327607B2 (en) | Method and apparatus for operating nonvolatile memory cells in a series arrangement | |
KR100606531B1 (ko) | 플래쉬 메모리 소자의 구동 방법 | |
US7106629B2 (en) | Split-gate P-channel flash memory cell with programming by band-to-band hot electron method | |
US20080165588A1 (en) | Reset method of non-volatile memory | |
Chen et al. | Short channel enhanced degradation during discharge of flash EEPROM memory cell | |
Micheloni et al. | Reliability issues of NAND flash memories | |
KR20060002337A (ko) | 부분 소노스 게이트를 갖는 플래시메모리 셀의 구동 방법 | |
KR100585038B1 (ko) | 비 휘발성 메모리 셀을 구비한 반도체 장치의구동방법 | |
US7327611B2 (en) | Method and apparatus for operating charge trapping nonvolatile memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070803 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080619 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20091006 |