JP5283989B2 - メモリシステム及びメモリアクセス方法 - Google Patents
メモリシステム及びメモリアクセス方法 Download PDFInfo
- Publication number
- JP5283989B2 JP5283989B2 JP2008164205A JP2008164205A JP5283989B2 JP 5283989 B2 JP5283989 B2 JP 5283989B2 JP 2008164205 A JP2008164205 A JP 2008164205A JP 2008164205 A JP2008164205 A JP 2008164205A JP 5283989 B2 JP5283989 B2 JP 5283989B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- output
- memory
- redundancy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 101
- 230000002950 deficient Effects 0.000 description 20
- 238000012986 modification Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000014509 gene expression Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
2 冗長化復号回路
3 インバータ
4 セレクタ
5 比較器
6 書き込み制御回路
7 メモリ
Claims (12)
- 書き込みデータの冗長化符号処理を行う冗長化符号回路と、
前記冗長化符号回路により冗長化符号処理されたデータが与えられ、前記冗長化符号処理されたデータの各ビットの値を反転するインバータ回路と、
前記冗長化符号処理されたデータ及び前記インバータ回路により反転されたデータが与えられ、選択信号に基づいていずれか一方を選択するセレクタと、
前記セレクタで選択されたデータを記憶するメモリと、
前記メモリから読み出されるデータと、前記冗長化符号処理されたデータ及び前記インバータ回路により反転されたデータのいずれか一方とを比較し、比較結果を示す比較結果信号を出力する比較器と、
前記メモリの書き込み制御を行うと共に、前記比較結果信号が与えられ、前記比較結果信号に示される前記比較結果に基づいて前記選択信号を生成し出力する書き込み制御回路と、
前記メモリから読み出されるデータを冗長化復号処理して出力する冗長化復号回路と、
を備え、
前記書き込みデータをnビット(nは1以上の整数)とすると、冗長化符号処理されたデータ及び前記メモリから読み出されるデータはn+1ビットとなり、前記冗長化復号処理されたデータはnビットとなり、
前記冗長化符号回路は、n−1個のXORゲートを有し、
第1のXORゲートには前記書き込みデータの1ビット目と2ビット目とが与えられ、
第kのXORゲート(kは2≦k≦n−1を満たす整数)には第k−1のXORゲートの出力値と前記書き込みデータのk+1ビット目が与えられ、
出力の1ビット目として0を出力し、2ビット目として前記書き込みデータの1ビット目と同じ値を出力し、3ビット目として前記第1のXORゲートの出力値を出力し、k+2ビット目として前記第kのXORゲートの出力値を出力することを特徴とするメモリシステム。 - 書き込みデータの冗長化符号処理を行う冗長化符号回路と、
前記冗長化符号回路により冗長化符号処理されたデータが与えられ、前記冗長化符号処理されたデータの各ビットの値を反転するインバータ回路と、
前記冗長化符号処理されたデータ及び前記インバータ回路により反転されたデータが与えられ、選択信号に基づいていずれか一方を選択するセレクタと、
前記セレクタで選択されたデータを記憶するメモリと、
前記メモリから読み出されるデータと、前記冗長化符号処理されたデータ及び前記インバータ回路により反転されたデータのいずれか一方とを比較し、比較結果を示す比較結果信号を出力する比較器と、
前記メモリの書き込み制御を行うと共に、前記比較結果信号が与えられ、前記比較結果信号に示される前記比較結果に基づいて前記選択信号を生成し出力する書き込み制御回路と、
前記メモリから読み出されるデータを冗長化復号処理して出力する冗長化復号回路と、
を備え、
前記書き込みデータをnビット(nは1以上の整数)とすると、冗長化符号処理されたデータ及び前記メモリから読み出されるデータはn+1ビットとなり、前記冗長化復号処理されたデータはnビットとなり、
前記冗長化符号回路は、n個のXORゲートを有し、
第1のXORゲートには前記書き込みデータの1ビット目と1とが与えられ、
第kのXORゲート(kは2≦k≦nを満たす整数)には第k−1のXORゲートの出力値と前記書き込みデータのkビット目が与えられ、
出力の1ビット目として1を出力し、2ビット目として前記第1のXORゲートの出力値を出力し、k+1ビット目として前記第kのXORゲートの出力値を出力することを特徴とするメモリシステム。 - 書き込みデータの冗長化符号処理を行う冗長化符号回路と、
前記冗長化符号回路により冗長化符号処理されたデータが与えられ、前記冗長化符号処理されたデータの各ビットの値を反転するインバータ回路と、
前記冗長化符号処理されたデータ及び前記インバータ回路により反転されたデータが与えられ、選択信号に基づいていずれか一方を選択するセレクタと、
前記セレクタで選択されたデータを記憶するメモリと、
前記メモリから読み出されるデータと、前記冗長化符号処理されたデータ及び前記インバータ回路により反転されたデータのいずれか一方とを比較し、比較結果を示す比較結果信号を出力する比較器と、
前記メモリの書き込み制御を行うと共に、前記比較結果信号が与えられ、前記比較結果信号に示される前記比較結果に基づいて前記選択信号を生成し出力する書き込み制御回路と、
前記メモリから読み出されるデータを冗長化復号処理して出力する冗長化復号回路と、
を備え、
前記書き込みデータをnビット(nは1以上の整数)とすると、冗長化符号処理されたデータ及び前記メモリから読み出されるデータはn+1ビットとなり、前記冗長化復号処理されたデータはnビットとなり、
前記冗長化符号回路は、NOTゲートとn−1個のXORゲートを有し、
前記NOTゲートには前記書き込みデータの1ビット目が与えられ、
第1のXORゲートには前記NOTゲートの出力値と前記書き込みデータの2ビット目とが与えられ、
第kのXORゲート(kは2≦k≦n−1を満たす整数)には第k−1のXORゲートの出力値と前記書き込みデータのk+1ビット目が与えられ、
出力の1ビット目として1を出力し、2ビット目として前記NOTゲートの出力値を出力し、3ビット目として前記第1のXORゲートの出力値を出力し、k+2ビット目として前記第kのXORゲートの出力値を出力することを特徴とするメモリシステム。 - 書き込みデータの冗長化符号処理を行う冗長化符号回路と、
前記冗長化符号回路により冗長化符号処理されたデータが与えられ、前記冗長化符号処理されたデータの各ビットの値を反転するインバータ回路と、
前記冗長化符号処理されたデータ及び前記インバータ回路により反転されたデータが与えられ、選択信号に基づいていずれか一方を選択するセレクタと、
前記セレクタで選択されたデータを記憶するメモリと、
前記メモリから読み出されるデータと、前記冗長化符号処理されたデータ及び前記インバータ回路により反転されたデータのいずれか一方とを比較し、比較結果を示す比較結果信号を出力する比較器と、
前記メモリの書き込み制御を行うと共に、前記比較結果信号が与えられ、前記比較結果信号に示される前記比較結果に基づいて前記選択信号を生成し出力する書き込み制御回路と、
前記メモリから読み出されるデータを冗長化復号処理して出力する冗長化復号回路と、
を備え、
前記書き込みデータをnビット(nは1以上の整数)とすると、冗長化符号処理されたデータ及び前記メモリから読み出されるデータはn+1ビットとなり、前記冗長化復号処理されたデータはnビットとなり、
前記冗長化符号回路は、2m−2個(mは2m=nを満たす整数)のXORゲートを有し、
第1のXORゲートには前記書き込みデータのmビット目とm−1ビット目が与えられ、
第jのXORゲート(jは2≦j≦m−1を満たす整数)には第j−1のXORゲートの出力値と前記書き込みデータのm−jビット目が与えられ、
第mのXORゲートには前記書き込みデータのm+1ビット目とm+2ビット目が与えられ、
第kのXORゲート(kはm+1≦k≦2m−2を満たす整数)には第k−1のXORゲートの出力値と前記書き込みデータのk+2ビット目が与えられ、
出力のm−jビット目として前記第jのXORゲートの出力値を出力し、m−1ビット目として前記第1のXORゲートの出力値を出力し、mビット目として前記書き込みデータのmビット目と同じ値を出力し、m+1ビット目として0を出力し、m+2ビット目として前記書き込みデータのm+1ビット目と同じ値を出力し、m+3ビット目として前記第mのXORゲートの出力値を出力し、k+3ビット目の出力として前記第kのXORゲートの出力値を出力することを特徴とするメモリシステム。 - 書き込みデータの冗長化符号処理を行う冗長化符号回路と、
前記冗長化符号回路により冗長化符号処理されたデータが与えられ、前記冗長化符号処理されたデータの各ビットの値を反転するインバータ回路と、
前記冗長化符号処理されたデータ及び前記インバータ回路により反転されたデータが与えられ、選択信号に基づいていずれか一方を選択するセレクタと、
前記セレクタで選択されたデータを記憶するメモリと、
前記メモリから読み出されるデータと、前記冗長化符号処理されたデータ及び前記インバータ回路により反転されたデータのいずれか一方とを比較し、比較結果を示す比較結果信号を出力する比較器と、
前記メモリの書き込み制御を行うと共に、前記比較結果信号が与えられ、前記比較結果信号に示される前記比較結果に基づいて前記選択信号を生成し出力する書き込み制御回路と、
前記メモリから読み出されるデータを冗長化復号処理して出力する冗長化復号回路と、
を備え、
前記書き込みデータをnビット(nは1以上の整数)とすると、冗長化符号処理されたデータ及び前記メモリから読み出されるデータはn+1ビットとなり、前記冗長化復号処理されたデータはnビットとなり、
前記冗長化符号回路は、2m個(mは2m=nを満たす整数)のXORゲートを有し、
第1のXORゲートには前記書き込みデータのmビット目と1とが与えられ、
第jのXORゲート(jは2≦j≦mを満たす整数)には第j−1のXORゲートの出力値と前記書き込みデータのm−j+1ビット目が与えられ、
第m+1のXORゲートには前記書き込みデータのm+1ビット目と1とが与えられ、
第kのXORゲート(kはm+2≦k≦2mを満たす整数)には第k−1のXORゲートの出力値と前記書き込みデータのkビット目が与えられ、
出力のm−j+1ビット目として前記第jのXORゲートの出力値を出力し、mビット目として前記第1のXORゲートの出力値を出力し、m+1ビット目として1を出力し、m+2ビット目として前記第m+1のXORゲートの出力値を出力し、k+1ビット目の出力として前記第kのXORゲートの出力値を出力することを特徴とするメモリシステム。 - 書き込みデータの冗長化符号処理を行う冗長化符号回路と、
前記冗長化符号回路により冗長化符号処理されたデータが与えられ、前記冗長化符号処理されたデータの各ビットの値を反転するインバータ回路と、
前記冗長化符号処理されたデータ及び前記インバータ回路により反転されたデータが与えられ、選択信号に基づいていずれか一方を選択するセレクタと、
前記セレクタで選択されたデータを記憶するメモリと、
前記メモリから読み出されるデータと、前記冗長化符号処理されたデータ及び前記インバータ回路により反転されたデータのいずれか一方とを比較し、比較結果を示す比較結果信号を出力する比較器と、
前記メモリの書き込み制御を行うと共に、前記比較結果信号が与えられ、前記比較結果信号に示される前記比較結果に基づいて前記選択信号を生成し出力する書き込み制御回路と、
前記メモリから読み出されるデータを冗長化復号処理して出力する冗長化復号回路と、
を備え、
前記書き込みデータをnビット(nは1以上の整数)とすると、冗長化符号処理されたデータ及び前記メモリから読み出されるデータはn+1ビットとなり、前記冗長化復号処理されたデータはnビットとなり、
前記冗長化符号回路は、2m−2個(mは2m=nを満たす整数)のXORゲート及び2個のNOTゲートを有し、
第1のNOTゲートには前記書き込みデータのmビット目が与えられ、
第2のNOTゲートには前記書き込みデータのm+1ビット目が与えられ、
第1のXORゲートには前記書き込みデータのm−1ビット目と前記第1のNOTゲートの出力値とが与えられ、
第jのXORゲート(jは2≦j≦m−1を満たす整数)には第j−1のXORゲートの出力値と前記書き込みデータのm−jビット目が与えられ、
第mのXORゲートには前記書き込みデータのm+2ビット目と前記第2のNOTゲートの出力値とが与えられ、
第kのXORゲート(kはm+1≦k≦2m−2を満たす整数)には第k−1のXORゲートの出力値と前記書き込みデータのk+2ビット目が与えられ、
出力のm−jビット目として前記第jのXORゲートの出力値を出力し、m−1ビット目として前記第1のXORゲートの出力値を出力し、mビット目として前記第1のNOTゲートの出力値を出力し、m+1ビット目として1を出力し、m+2ビット目として前記第2のNOTゲートの出力値を出力し、m+3ビット目として前記第mのXORゲートの出力値を出力し、k+3ビット目の出力として前記第kのXORゲートの出力値を出力することを特徴とするメモリシステム。 - 書き込みデータの冗長化符号処理を行う冗長化符号回路と、
前記冗長化符号回路により冗長化符号処理されたデータが与えられ、前記冗長化符号処理されたデータの各ビットの値を反転するインバータ回路と、
前記冗長化符号処理されたデータ及び前記インバータ回路により反転されたデータが与えられ、選択信号に基づいていずれか一方を選択するセレクタと、
前記セレクタで選択されたデータを記憶するメモリと、
前記メモリから読み出されるデータと、前記冗長化符号処理されたデータ及び前記インバータ回路により反転されたデータのいずれか一方とを比較し、比較結果を示す比較結果信号を出力する比較器と、
前記メモリの書き込み制御を行うと共に、前記比較結果信号が与えられ、前記比較結果信号に示される前記比較結果に基づいて前記選択信号を生成し出力する書き込み制御回路と、
前記メモリから読み出されるデータを冗長化復号処理して出力する冗長化復号回路と、
を備え、
前記書き込みデータをnビット(nは1以上の整数)とすると、冗長化符号処理されたデータ及び前記メモリから読み出されるデータはn+1ビットとなり、前記冗長化復号処理されたデータはnビットとなり、
前記冗長化復号回路は、n個のXORゲートを有し、
第kのXORゲート(kは1≦k≦nを満たす整数)には前記メモリから読み出されるデータのkビット目とk+1ビット目が与えられ、
出力のkビット目として前記第kのXORゲートの出力値を出力することを特徴とするメモリシステム。 - 書き込みデータを冗長化符号処理し、
前記冗長化符号処理した書き込みデータ及び前記冗長化符号処理した書き込みデータの各ビットの値を反転したデータのいずれか一方をメモリの、アドレス信号により指定されたアドレスに書き込み、
前記メモリの前記指定されたアドレスからデータを読み出し、
前記メモリへ書き込んだデータと、前記メモリから読み出したデータとを比較し、
比較結果が不一致であれば前記冗長化符号処理した書き込みデータ及び前記冗長化符号処理した書き込みデータの各ビットの値を反転したデータの他方を前記メモリの前記指定されたアドレスに書き込み、
前記メモリから読み出したデータを冗長化復号処理して出力し、
前記冗長化符号処理した書き込みデータを前記冗長化復号処理した値と、前記冗長化符号処理した書き込みデータの各ビットを反転したデータを前記冗長化復号処理した値とが、共に前記書き込みデータと等しくなり、
前記書き込みデータをnビット(nは1以上の整数)とすると、冗長化符号処理後のデータ及び前記メモリから読み出すデータはn+1ビットとなり、前記冗長化復号処理後のデータはnビットとなり、
前記冗長化符号処理は、
出力の1ビット目として0を出力し、
出力の2ビット目として前記書き込みデータの1ビット目と同じ値を出力し、
出力のkビット目(kは2≦k≦nを満たす整数)の値と前記書き込みデータのkビット目の値とのXORを演算し、演算結果を出力のk+1ビット目として出力することを特徴とするメモリアクセス方法。 - 書き込みデータを冗長化符号処理し、
前記冗長化符号処理した書き込みデータ及び前記冗長化符号処理した書き込みデータの各ビットの値を反転したデータのいずれか一方をメモリの、アドレス信号により指定されたアドレスに書き込み、
前記メモリの前記指定されたアドレスからデータを読み出し、
前記メモリへ書き込んだデータと、前記メモリから読み出したデータとを比較し、
比較結果が不一致であれば前記冗長化符号処理した書き込みデータ及び前記冗長化符号処理した書き込みデータの各ビットの値を反転したデータの他方を前記メモリの前記指定されたアドレスに書き込み、
前記メモリから読み出したデータを冗長化復号処理して出力し、
前記冗長化符号処理した書き込みデータを前記冗長化復号処理した値と、前記冗長化符号処理した書き込みデータの各ビットを反転したデータを前記冗長化復号処理した値とが、共に前記書き込みデータと等しくなり、
前記書き込みデータをnビット(nは1以上の整数)とすると、冗長化符号処理後のデータ及び前記メモリから読み出すデータはn+1ビットとなり、前記冗長化復号処理後のデータはnビットとなり、
前記冗長化符号処理は、
出力の1ビット目として1を出力し、
出力に2ビット目として前記書き込みデータの1ビット目の否定をとった値を出力し、
出力のkビット目(kは2≦k≦nを満たす整数)の値と前記書き込みデータのkビット目の値とのXORを演算し、演算結果を出力のk+1ビット目として出力することを特徴とするメモリアクセス方法。 - 書き込みデータを冗長化符号処理し、
前記冗長化符号処理した書き込みデータ及び前記冗長化符号処理した書き込みデータの各ビットの値を反転したデータのいずれか一方をメモリの、アドレス信号により指定されたアドレスに書き込み、
前記メモリの前記指定されたアドレスからデータを読み出し、
前記メモリへ書き込んだデータと、前記メモリから読み出したデータとを比較し、
比較結果が不一致であれば前記冗長化符号処理した書き込みデータ及び前記冗長化符号処理した書き込みデータの各ビットの値を反転したデータの他方を前記メモリの前記指定されたアドレスに書き込み、
前記メモリから読み出したデータを冗長化復号処理して出力し、
前記冗長化符号処理した書き込みデータを前記冗長化復号処理した値と、前記冗長化符号処理した書き込みデータの各ビットを反転したデータを前記冗長化復号処理した値とが、共に前記書き込みデータと等しくなり、
前記書き込みデータをnビット(nは1以上の整数)とすると、冗長化符号処理後のデータ及び前記メモリから読み出すデータはn+1ビットとなり、前記冗長化復号処理後のデータはnビットとなり、
前記冗長化符号処理は、
出力のm+1ビット目(mは2m=nを満たす整数)として0を出力し、
出力のmビット目として前記書き込みデータのmビット目と同じ値を出力し、
出力のjビット目(jは2≦j≦mを満たす整数)と前記書き込みデータのj−1ビット目とのXORを演算し、演算結果を出力のj−1ビット目として出力し、
出力のm+2ビット目として前記書き込みデータのm+1ビット目と同じ値を出力し、
出力のkビット目(kはm+2≦k≦2mを満たす整数)と前記書き込みデータのkビット目とのXORを演算し、演算結果を出力のk+1ビット目として出力することを特徴とするメモリアクセス方法。 - 書き込みデータを冗長化符号処理し、
前記冗長化符号処理した書き込みデータ及び前記冗長化符号処理した書き込みデータの各ビットの値を反転したデータのいずれか一方をメモリの、アドレス信号により指定されたアドレスに書き込み、
前記メモリの前記指定されたアドレスからデータを読み出し、
前記メモリへ書き込んだデータと、前記メモリから読み出したデータとを比較し、
比較結果が不一致であれば前記冗長化符号処理した書き込みデータ及び前記冗長化符号処理した書き込みデータの各ビットの値を反転したデータの他方を前記メモリの前記指定されたアドレスに書き込み、
前記メモリから読み出したデータを冗長化復号処理して出力し、
前記冗長化符号処理した書き込みデータを前記冗長化復号処理した値と、前記冗長化符号処理した書き込みデータの各ビットを反転したデータを前記冗長化復号処理した値とが、共に前記書き込みデータと等しくなり、
前記書き込みデータをnビット(nは1以上の整数)とすると、冗長化符号処理後のデータ及び前記メモリから読み出すデータはn+1ビットとなり、前記冗長化復号処理後のデータはnビットとなり、
前記冗長化符号処理は、
出力のm+1ビット目(mは2m=nを満たす整数)として1を出力し、
出力のmビット目として前記書き込みデータのmビット目の否定をとった値を出力し、
出力のjビット目(jは2≦j≦mを満たす整数)と前記書き込みデータのj−1ビット目とのXORを演算し、演算結果を出力のj−1ビット目として出力し、
出力のm+2ビット目として前記書き込みデータのm+1ビット目の否定をとった値を出力し、
出力のkビット目(kはm+2≦k≦2mを満たす整数)と前記書き込みデータのkビット目とのXORを演算し、演算結果を出力のk+1ビット目として出力することを特徴とするメモリアクセス方法。 - 書き込みデータを冗長化符号処理し、
前記冗長化符号処理した書き込みデータ及び前記冗長化符号処理した書き込みデータの各ビットの値を反転したデータのいずれか一方をメモリの、アドレス信号により指定されたアドレスに書き込み、
前記メモリの前記指定されたアドレスからデータを読み出し、
前記メモリへ書き込んだデータと、前記メモリから読み出したデータとを比較し、
比較結果が不一致であれば前記冗長化符号処理した書き込みデータ及び前記冗長化符号処理した書き込みデータの各ビットの値を反転したデータの他方を前記メモリの前記指定されたアドレスに書き込み、
前記メモリから読み出したデータを冗長化復号処理して出力し、
前記冗長化符号処理した書き込みデータを前記冗長化復号処理した値と、前記冗長化符号処理した書き込みデータの各ビットを反転したデータを前記冗長化復号処理した値とが、共に前記書き込みデータと等しくなり、
前記書き込みデータをnビット(nは1以上の整数)とすると、冗長化符号処理後のデータ及び前記メモリから読み出すデータはn+1ビットとなり、前記冗長化復号処理後のデータはnビットとなり、
前記冗長化復号処理は、前記メモリから読み出したn+1ビットのデータのうち、kビット目(kは1≦k≦nを満たす整数)の値とk+1ビット目の値とのXORを演算し、演算結果を出力のkビット目として出力することを特徴とするメモリアクセス方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008164205A JP5283989B2 (ja) | 2008-06-24 | 2008-06-24 | メモリシステム及びメモリアクセス方法 |
US12/393,251 US8166356B2 (en) | 2008-06-24 | 2009-02-26 | Memory system and memory access method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008164205A JP5283989B2 (ja) | 2008-06-24 | 2008-06-24 | メモリシステム及びメモリアクセス方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013111086A Division JP5492329B2 (ja) | 2013-05-27 | 2013-05-27 | メモリアクセス装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010009101A JP2010009101A (ja) | 2010-01-14 |
JP5283989B2 true JP5283989B2 (ja) | 2013-09-04 |
Family
ID=41432522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008164205A Expired - Fee Related JP5283989B2 (ja) | 2008-06-24 | 2008-06-24 | メモリシステム及びメモリアクセス方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8166356B2 (ja) |
JP (1) | JP5283989B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5283989B2 (ja) * | 2008-06-24 | 2013-09-04 | 株式会社東芝 | メモリシステム及びメモリアクセス方法 |
JP5284069B2 (ja) | 2008-12-11 | 2013-09-11 | 株式会社東芝 | メモリシステム及びメモリアクセス方法 |
WO2011030410A1 (ja) | 2009-09-09 | 2011-03-17 | 株式会社 東芝 | メモリ装置 |
JP5772192B2 (ja) * | 2011-04-28 | 2015-09-02 | 富士通株式会社 | 半導体装置、情報処理装置およびエラー検出方法 |
CN114138203B (zh) * | 2021-12-06 | 2024-02-06 | 武汉新芯集成电路制造有限公司 | 数据存取方法、数据存储方法及数据存取控制器 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5580893A (en) * | 1978-12-01 | 1980-06-18 | Fujitsu Ltd | Memory device |
JPH071493B2 (ja) * | 1987-06-11 | 1995-01-11 | 三菱電機株式会社 | テスト補助回路 |
JPH01108655A (ja) * | 1987-10-22 | 1989-04-25 | Hitachi Ltd | メモリシステムの読出データ誤り検出方式 |
JPH01295349A (ja) * | 1988-05-23 | 1989-11-29 | Seiko Instr Inc | 半導体不揮発性メモリー装置 |
US5267204A (en) * | 1991-10-18 | 1993-11-30 | Texas Instruments Incorporated | Method and circuitry for masking data in a memory device |
KR0169267B1 (ko) * | 1993-09-21 | 1999-02-01 | 사토 후미오 | 불휘발성 반도체 기억장치 |
JP2001351398A (ja) * | 2000-06-12 | 2001-12-21 | Nec Corp | 記憶装置 |
JP3537087B2 (ja) * | 2000-09-29 | 2004-06-14 | Necエレクトロニクス株式会社 | 半導体装置及び半導体装置の検査方法 |
US6570795B1 (en) * | 2002-04-10 | 2003-05-27 | Hewlett-Packard Development Company, L.P. | Defective memory component of a memory device used to represent a data bit in a bit sequence |
JP4400081B2 (ja) * | 2003-04-08 | 2010-01-20 | エルピーダメモリ株式会社 | 半導体記憶装置 |
DE10337854A1 (de) * | 2003-08-18 | 2005-03-31 | Infineon Technologies Ag | Integrierter Speicher mit einer Testschaltung zum Funktionstest des Speichers |
US7106621B2 (en) * | 2004-06-30 | 2006-09-12 | Stmicroelectronics, Inc. | Random access memory array with parity bit structure |
US7565586B2 (en) * | 2006-05-25 | 2009-07-21 | Honeywell International Inc. | Method and apparatus for latent fault memory scrub in memory intensive computer hardware |
JP2008159089A (ja) * | 2006-12-20 | 2008-07-10 | Toshiba Corp | 自己試験回路装置およびその自己試験方法 |
US7747913B2 (en) * | 2007-08-03 | 2010-06-29 | Intel Corporation | Correcting intermittent errors in data storage structures |
US20090091968A1 (en) * | 2007-10-08 | 2009-04-09 | Stefan Dietrich | Integrated circuit including a memory having a data inversion circuit |
JP5283989B2 (ja) * | 2008-06-24 | 2013-09-04 | 株式会社東芝 | メモリシステム及びメモリアクセス方法 |
-
2008
- 2008-06-24 JP JP2008164205A patent/JP5283989B2/ja not_active Expired - Fee Related
-
2009
- 2009-02-26 US US12/393,251 patent/US8166356B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20090319867A1 (en) | 2009-12-24 |
US8166356B2 (en) | 2012-04-24 |
JP2010009101A (ja) | 2010-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5043562B2 (ja) | エラー訂正回路、その方法及び前記回路を備える半導体メモリ装置 | |
WO2011030410A1 (ja) | メモリ装置 | |
US20220004457A1 (en) | Nonvolatile memory device and memory system including nonvolatile memory device | |
JP6602904B2 (ja) | メモリのメモリセル内のデータの処理 | |
US8243536B2 (en) | Systems and methods for increasing bit density in a memory cell | |
US9547551B2 (en) | Memory system having an encoding processing circuit for redundant encoding process | |
JP5283989B2 (ja) | メモリシステム及びメモリアクセス方法 | |
JP2019056955A (ja) | メモリシステム | |
US20080082870A1 (en) | Parallel bit test device and method using error correcting code | |
US11374595B2 (en) | Method for selectively inverting words to be written to a memory and device for implementing same | |
US6990623B2 (en) | Method for error detection/correction of multilevel cell memory and multilevel cell memory having error detection/correction function | |
US8351257B2 (en) | Semiconductor memory device and method of reading the same | |
US20230037996A1 (en) | Memory device and operating method thereof | |
TW201320090A (zh) | 基於匹配位元型樣之資料修正 | |
WO2014109107A1 (ja) | 不揮発性半導体記憶装置及びそのテスト方法 | |
JP2017022651A (ja) | 誤り訂正装置、半導体記憶装置、および誤り訂正方法 | |
JP2017107620A (ja) | 半導体装置及び不揮発メモリ | |
CN110716824A (zh) | 编码方法及使用所述编码方法的存储器存储装置 | |
JP5492329B2 (ja) | メモリアクセス装置 | |
US20020174397A1 (en) | Method for error detection/correction of multilevel cell memory and multilevel cell memory having error detection/correction function | |
JP6411282B2 (ja) | 半導体メモリ及びデータ書込方法 | |
JP4099844B2 (ja) | メモリ装置 | |
US10497445B2 (en) | Memory control circuit, memory, and memory control method | |
JPH11212876A (ja) | 符号化方法およびそれを利用したメモリ装置 | |
JP2009163863A5 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130529 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5283989 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |