TW201320090A - 基於匹配位元型樣之資料修正 - Google Patents

基於匹配位元型樣之資料修正 Download PDF

Info

Publication number
TW201320090A
TW201320090A TW101132830A TW101132830A TW201320090A TW 201320090 A TW201320090 A TW 201320090A TW 101132830 A TW101132830 A TW 101132830A TW 101132830 A TW101132830 A TW 101132830A TW 201320090 A TW201320090 A TW 201320090A
Authority
TW
Taiwan
Prior art keywords
bit
data
bits
group
memory
Prior art date
Application number
TW101132830A
Other languages
English (en)
Inventor
Omprakash Bisen
Abdulla Pichen
Original Assignee
Sandisk Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sandisk Technologies Inc filed Critical Sandisk Technologies Inc
Publication of TW201320090A publication Critical patent/TW201320090A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5647—Multilevel memory with bit inversion arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本發明揭示一種資料儲存裝置，其包含一記憶體及一控制器。該控制器係經組態以識別匹配一第一組之位元型樣中之任何位元型樣的位元群組。該等位元群組之每一者包含要儲存在該記憶體之第一資料的一第一位元、第二資料的一第二位元、及第三資料的一第三位元。該控制器回應於判定該等經識別之群組的一計數超過一臨限值而經組態以改變該第一資料之多個位元。改變該第一資料之該等多個位元減少匹配該第一組位元型樣中之任何位元型樣的該等位元群組之一數目。

Description

基於匹配位元型樣之資料修正
本發明大體上係關於資料儲存及擷取。
錯誤檢測及校正處理幫助維持記憶體儲存裝置內之資料完整性。錯誤校正碼(ECC)處理係普遍用於電腦記憶體子系統中之錯誤檢測。例如，可在一讀取操作期間使用一ECC以判定存取之資料位元(例如表示藉由一處理器擷取之資訊的記憶體單元)是否具有不正確之值。ECC處理可藉由檢測大量錯誤位元、並且基於應用之特定ECC技術之校正能力校正該等錯誤位元來提高記憶體裝置之操作可靠性。儘管藉由ECC之使用給予提升，但是能夠減少在記憶體儲存裝置之資料儲存期間發生之大量錯誤係想要的。
基於匹配位元型樣之資料修正之系統及方法可改良一記憶體儲存之資料的總可靠性。因為一些位元型樣可儲存於較其他位元型樣更可靠的記憶體中，匹配一較不可靠之位元型樣的資料在儲存在記憶體之前可經修正以匹配一較可靠的位元型樣。
參考圖1，一系統100之一特定實施例包含耦接至一主機裝置130的一資料儲存裝置102。該資料儲存裝置102係經組態以接收來自該主機裝置130之使用者資料132，並且以基於使用者資料132之位元值修正使用者資料132以改良該 資料儲存裝置102之一記憶體104之資料儲存的一可靠性。
該主機裝置130可經組態以提供諸如使用者資料132之資料以在記憶體104儲存，或者以要求自該記憶體104讀取資料。例如，該主機裝置130可包含一行動電話、一音樂或者視訊播放器、一遊戲機、一電子書閱讀器、一個人數位助理(PDA)、一電腦(諸如一膝上型電腦或者筆記型電腦)、任何其他電子裝置、或者其等之任何組合。
該資料儲存裝置102包含耦接至一控制器120之記憶體104。記憶體104可係一非揮發性記憶體，諸如一NAND快閃記憶體。該記憶體104包含儲存元件之一代表性群組106，諸如一多級單元(MLC)快閃記憶體之一字線。該群組106包含一代表性儲存元件108，諸如一快閃MLC單元。例如，該資料儲存裝置102可係一記憶體卡，諸如一安全數位SD®卡、一微型SD®卡、一迷你SD.TM卡(特拉華感爾明頓、商標係SD-3C LLC)、一MultiMediaCard.TM(MMC.TM)卡(佛吉尼亞阿靈頓、商標係JEDEC Solid State Technology Association)、或者一CompactFlash®(CF)卡(加利福尼亞米爾皮塔斯、商標係SanDisk Corporation)。如另一實例，該資料儲存裝置102可經組態以作為嵌入記憶體(諸如eMMC®(佛吉尼亞阿靈頓、商標係JEDEC Solid State Technology Association)及eSD)耦接至該主機裝置130，如圖解說明實例。
該控制器120係經組態以接收來自主機裝置130之資料及命令，並且以發送資料至該主機裝置130，該資料儲存裝 置102可操作地耦接至該主機裝置130。該控制器120係進一步經組態以發送資料及指令至該記憶體104，並且以接收來自該記憶體104之資料。例如，該控制器120係經組態以發送資料及一寫入指令以命令該記憶體104儲存資料至一規定位址。如另一實例，該控制器120係經組態以發送一讀取指令以自該記憶體104之一規定位址讀取資料。
該控制器120包含一比較器122及一位元倒轉器126。該比較器122係經組態以識別匹配一第一組之位元型樣124的資料群組。該比較器122經組態以接收資料152，諸如使用者資料132或者該控制器120內可產生之其他資料。該資料152經表示為包含包含第一資料142之一第一邏輯頁、包含第二資料144之一第二邏輯頁、及包含第三資料146之一第三邏輯頁。該第一資料142係經圖解說明為具有具有一「0」值之一最左位元(例如，一最顯著位元)，該第二資料144係經表示為具有具有一「1」值之一最左位元，並且該第三資料146係經表示為具有具有一「0」值之一最左位元。資料142-146之每一者之最左位元形成一第一代表性位元群組147。亦圖解說明一第二代表性群組148及一第三代表性群組149。
該比較器122係經組態以接收資料152、並且以識別匹配該第一組位元型樣124之群組，諸如該第一群組147。為圖解說明，該第一組位元型樣124包含一第一位元型樣「011」、一第二位元型樣「001」、一第三位元型樣「000」、及一第四位元型樣「010」。該比較器122可經 組態以比較資料152之每一位元群組(諸如該等代表性群組147-149)與該第一組位元型樣124之位元型樣之每一者，並且以判定匹配該第一組位元型樣124中之任何位元型樣的經識別位元群組的一計數154。該比較器122可經組態以提供資料152及匹配該第一組位元型樣124之位元群組的計數154至該位元倒轉器126。
該位元倒轉器126係經組態以減少資料152中匹配該第一組位元型樣124的複數個群組。例如，回應於判定計數154超過一臨限值的該位元倒轉器126，該位元倒轉器126可改變該第一資料142之多個位元。改變該第一資料142之多個位元可引起結果資料(即，經修正第一資料142、該第二資料144、及該第三資料146)以具有匹配該第一組位元型樣124之位元群組的一經減少計數，如關於圖3-4更詳細解釋。
該控制器120係經組態以提供經修正資料160，其較資料152具有匹配該第一組位元型樣124的更少位元群組。例如，經修正資料160在藉由該位元倒轉器126修正之後可包含資料152，並且在儲存在該記憶體104中之前編碼為一錯誤校正碼(ECC)。該控制器120係經組態以發送要儲存在該記憶體104之經修正資料160，諸如在儲存元件之代表性群組106內。
資料152之每一位元群組147-149可對應於儲存元件之群組106的一單一記憶體元件。例如，該第三群組149可對應於要儲存至該代表性儲存元件108的一個三位元值。儲存 在該儲存元件108之資料在經儲存資料不匹配該第一組位元型樣124之任何位元型樣時在統計上可係更可靠的。例如，儲存在該儲存元件108之一或多個資料位元在經儲存資料不匹配該第一組位元型樣的任何位元型樣時，可具有對該儲存元件108之狀態改變的一經降低敏感度，如關於圖3-4描述。該位元倒轉器126可修正該第一資料142之位元值以引起位元群組自匹配該第一組位元型樣124中之一位元型樣轉變至不匹配該第一組位元型樣124中之任何位元型樣。藉由修正資料152以減少匹配該第一組位元型樣124中之任何位元型樣的位元群組數目，可提高儲存在儲存元件之群組106中之資料的一可靠性。
該控制器120可產生一或多個額外位元，該等額外位元指示經修正資料160是否藉由該位元倒轉器126自原始資料152修正。為圖解說明，該控制器120可增加一指示器(諸如具有「0」之一值之一旗標位元)至經修正資料160，以指示儲存元件之群組106儲存未藉由該位元倒轉器126修正之資料。替代地，該控制器120可增加具有「1」之一值之一旗標位元至該經修正資料160以指示儲存元件之群組106儲存藉由該位元倒轉器126修正的資料。在其他實施例中，該指示器可包含多個位元。例如，資料152之一些部分可藉由該位元倒轉器126修正，並且資料152之其他部分可不藉由該位元倒轉器126修正。可使用多個位元指示資料152之哪個部分被修正。該指示器可增加至經修正資料160(例如，在ECC編碼之前)或者可自經修正資料160分開 儲存，諸如在該記憶體104之一標頭或者後設資料部分，或者在可接達該控制器120之另一非揮發性記憶體。
在接收讀取來自群組之經修正資料160之一請求之後，該指示器可用來判定是否修正經擷取之資料。例如，回應於接收來自該主機裝置130之讀取至對應於該群組106之該記憶體104之一位址存取的一請求，經修正資料160(可能包含一或多個位元錯誤)之一表示自該記憶體104讀取，並且可藉由一ECC解碼器處理。該控制器120可判定是否基於該指示器之一值改變資料之任何位元。例如，當該指示器具有指示資料152之一或多個位元在儲存在該記憶體104中之前被改變的一值時，該控制器120可路由經擷取之資料至該位元倒轉器126以恢復原始資料152。該經恢復資料152可發送至該主機裝置130。
藉由在儲存在該記憶體104中之前選擇性地倒轉資料152之位元，可減少對該等儲存元件之狀態改變的資料152的一敏感度。因此，歸因於在儲存在該記憶體104中期間發生更少位元錯誤，可改良經儲存資料的一可靠性。經改良可靠性可使得使用一較低動力之ECC引擎的操作成為可能，造成減少之功率消耗、減少之裝置大小、減少之製造成本、或者其等之一組合。替代地，或者額外地，經改良可靠性可使得該記憶體104之更長操作壽命成為可能。
參考圖2，可併入圖1之資料儲存裝置102中之組件的一實施例經圖解說明並且大體上指定為200。一預先編碼資料修正器204耦接至一擾頻器202並且至一ECC引擎206。 該擾頻器202經組態以接收輸入資料210並且以修正輸入資料210。例如，該擾頻器202可包含經組態以產生一加擾密鑰的一線性回饋移位暫存器(LFSR)。該擾頻器202可進一步包含互斥或(XOR)邏輯，該XOR邏輯經組態以在輸入資料210之每一位元上施加一互斥或操作，該XOR邏輯具有一加擾密鑰之一對應位元以產生經加擾之資料212。該擾頻器202可包含一或多個其他機制以產生經加擾資料212，諸如一預先產生之加擾密鑰的儲存。
該預先編碼資料修正器204包含圖1之比較器122及位元倒轉器126。該比較器122及該位元倒轉器126每一者係經組態以接收經加擾資料212。該比較器122係經組態以產生經加擾資料212中匹配一第一組位元型樣(諸如該第一組位元型樣124)之位元群組的計數。該位元倒轉器126係經組態以接收經加擾資料212及來自該比較器122之計數214，並且以回應於判定計數214超過一臨限值而選擇性地改變經加擾資料212的多個位元。改變經加擾資料212之多個位元減少匹配該第一組位元型樣之任何位元型樣的位元群組之數目。該位元倒轉器126係經組態以產生輸出資料(圖解說明為經修正資料216)至該ECC引擎206。雖然該位元倒轉器126之輸出係經圖解說明為經修正資料216，應瞭解若該計數214不超過該臨限值，則該位元倒轉器126可對該經加擾資料212不做修正，並且該位元倒轉器126可輸出未經修正之資料至該ECC引擎206。
該ECC引擎206係經組態以接收來自該位元倒轉器126之 資料輸出、並且以產生一碼字218。例如，該ECC引擎206可運用一ECC解碼方案(諸如一Reed Solomon ECC、一Bose-Chaudhuri-Hocquenghem(BCH)ECC、一或多個其他ECC解碼方案、或者其等之任何組合)。
在操作期間，該系統200可在圖1之資料儲存裝置102之該控制器120中實現。圖1之使用者資料132可作為資料210接收並且提供至該擾頻器202。該擾頻器202可產生提供至預先編碼資料修正器204的經加擾資料212。該預先編碼資料修正器204可識別匹配該第一組位元型樣124中之任何位元型樣的位元群組，並且回應於判定經識別的群組計數214超過該臨限值，該位元倒轉器126可改變經加擾資料212之多個位元。該預先編碼資料修正器204提供輸出資料216至該ECC引擎206。該ECC引擎206可藉由增加額外冗餘資料來編碼經接收之資料，以使得錯誤檢測及恢復及輸出該碼字218成為可能。該碼字218可作為要儲存在儲存元件之群組106中之圖1的經修正資料160提供。資料可因此被檢閱並且修正以在資料存儲在一記憶體之期間提供一在統計上的更高可靠性。
參考圖3，根據匹配位元型樣之修正資料之一特定實施例經描繪並且大體上指定為300。資料302係經圖解說明為包含一第一頁304、一第二頁306、及一第三頁308。資料302之邏輯群組經圖解說明為包含一第一代表性群組310及一第二代表性群組312。該等群組之每一者包含第一資料(第一頁304)之一第一位元、第二資料(第二頁306)之一第 二位元、及第三資料(第三頁308)之一第三位元。該等位元群組可由具有共同索引之位元值形成，諸如由該第一頁304、該第二頁306、及該第三頁308中之最左位元(即，具有一「0」索引之位元)形成之圖3之該第一群組310。替代地，該等群組之一些或者所有者可由具有非共同索引之位元形成。雖然該等頁304-308係經圖解說明為各具有八個位元，但是應瞭解該等頁304-308之每一者可各具有大於8個位元。例如，該等頁304-308之每一者可係包含一千個位元或者更多之一邏輯頁。
如圖3中圖解說明，一記憶體元件之一狀態(諸如一快閃MLC單元)係經圖解說明為具有自0-7之一狀態數目、及對每一狀態之一對應資料位元組。為圖解說明，狀態0對應於一位元型樣「111」。狀態1對應於一位元型樣「110」。該等位元型樣係經圖解說明為在邏輯上劃分為一第一組位元型樣316及一第二組位元型樣317。該第一組位元型樣316中之每一位元型樣不同於該第一組位元型樣316中之每個其他位元型樣。該第二組位元型樣317中之每一位元型樣不同於該第一組位元型樣316中之每一位元型樣。
該等位元型樣之每一者之中間位元係經圖解說明為在狀態0-1中具有一「1」值、狀態2-3中之一「0」值、狀態4-5中之一「1」值、及狀態6-7中之一「0」值。因此，該中間位元在數值上經歷自狀態0至狀態7之三個轉變，如與對上位元之兩個轉變及對底部位元之兩個轉變相對。因此， 歸因於一記憶體元件之一狀態中之改變，該中間位元可在統計上更可能經歷一位元錯誤。例如，當該記憶體元件係一快閃MLC單元時，該單元之一臨限電壓中隨機發生之改變較在上位元或者底部位元中更可能造成中間位元中的一錯誤。為改良儲存在該儲存元件中之資料之一統計可靠性，該資料可經修正以減少中間位元的大量轉變。如圖解說明，該第一組位元型樣316包含四個位元型樣(即，一半該等型樣在該第一組316中，並且一半該等型樣在該第二組317中)。然而，該第一組位元型樣316中之中間位元經歷兩個轉變(在狀態1與狀態2之間、及在狀態3與狀態4之間)，但是該第二組317中之中間位元經歷一單一轉變(在狀態5與狀態6之間)。修正資料302以減少匹配該第一組位元型樣316之複數個群組，並且提高匹配該第二組位元型樣317之群組數目提高資料302之一總可靠性。
一比較操作314比較資料302之位元群組(諸如第一代表性群組310)與一第一組位元型樣316之型樣。可產生匹配該第一組位元型樣316中之任何位元型樣之位元群組的一計數318。一比較(諸如可藉由圖1之該控制器120執行)可判定該計數318具有超過一閾值320之一值。
如圖解說明，該資料302包含匹配該第一組316之第一群組310、匹配該第二組317之第二群組312、及等於5之匹配該第一組位元型樣316中之任何位元型樣之群組的一全部數目(即，該計數318)。該計數318可與該閾值320比較，該閾值320經圖解說明為具有4之一值。例如，因為每一頁 304-308經圖解說明為具有八個位元，對應於資料302中之群組數目之一半的一閾值四。因為該計數318超過該閥值320，所以該第一頁304之多個位元可在322處倒轉。在造成經修正資料324中，經修正第一頁326中之每個位元已經被倒轉使得該第一頁304中之每個「1」值對應於經修正頁326中之一「0」值，並且該第一頁304中之每個「0」值對應於經修正頁326中之一「1」值。藉由改變該第一頁304之位元值，對應於該第一組316之資料302之每個位元群組係經修正以對應於該第二組317，並且對應於該第二組317之資料302之每個位元群組係經修正以對應於該第一組316。因此，當資料302中之大於一半群組匹配該第一組316時，倒轉該第一頁304中之每個位元造成經修正資料324較在該第一組316中在該第二組317中具有更多群組。一記憶體中儲存之資料之一總可靠性可藉由降低中間位元對位元群組儲存之單一記憶體元件之臨限電壓中的改變的敏感度而提高。
雖然圖3描述為改良第二資料(例如，該第二頁306)之一可靠性之該第一資料(例如，該第一頁304)之倒轉，但是應瞭解在其他實施例中，該第二頁306或者該第三頁308(而不是該第一頁304)之位元可經倒轉以改良儲存之資料之一可靠性。例如，一資料儲存裝置可使用較圖3中圖解說明之儲存元件之至狀態0-7的位元型樣的一不同映射。一特定頁之資料錯誤可藉由在邏輯上劃分該等狀態0-7為一第一組狀態而減少，該第一組狀態在特定頁中較一第二組狀 態具有更多轉變。另一頁資料可經修正以減少具有在第一組狀態中之一狀態的複數個記憶體元件，並且以提高具有在第二組狀態中之一狀態的複數個記憶體元件。
參考圖4，回應於匹配一或多個位元型樣之位元群組改變資料之多個位元的一圖解說明實施例係經描繪並且大體上指定為400。如與圖3相對，其中每一記憶體元件經圖解說明為具有八個可能狀態(狀態0-7)，圖4之實例圖解說明對每一記憶體元件之16個可能狀態(狀態0-15)，諸如一4-位元MLC單元。該等狀態0-15係在邏輯上劃分為四個組，包含對應於狀態0、7-8、及15的一第一組(組1)；對應於狀態1-2及9-10之一第二組(組2)；對應於狀態3-4及11-12之一第三組(組3)；及對應於狀態5-6及13-14之一第四組(組4)。對應於該等狀態0-15之位元值係經圖解說明為對應於一第一頁、一第二頁、一第三頁、及一第四頁之位元。
僅一位元轉變發生在該第一頁(在狀態7與狀態8之間)上，四個轉變發生在該第二頁上，四個轉變發生在該第三頁上，並且七個轉變發生在該第四頁上。因此，該第四頁在統計上更可能經歷該記憶體元件之一狀態中之一改變造成的位元錯誤，諸如一MLC單元之臨限電壓中之一改變。對應於該第一組(即，狀態0、7-8、及15)中之該第四頁之該等位元包含一單一位元轉變，但是對應於組2-4之每一者中之第四頁的該等位元顯示兩個轉變。因此，與儲存具有匹配組2、組3、或者組4之任何位元型樣之一位元型樣的一位元群組相比，將一位元群組儲存於具有匹配組1之 一位元型樣的一記憶體單元內提高經儲存資料之可靠性。
資料402可經接收並且包含一第一頁404、一第二頁406、一第三頁408、及一第四頁410。資料402之位元群組(諸如一第一代表性群組412)可與該等組之一或多者(諸如組3)之資料型樣相比。該等位元群組之每一者可經識別為匹配一特定組中之一型樣。例如，該群組412具有匹配組2中之位元型樣「0010」(狀態10)之一位元型樣「0010」。該群組412因此對應於群組2。相似地，由具有索引「1」之該等頁404-410之每一者之位元形成的群組具有匹配組2中之位元型樣「0011」(狀態2)的一位元型樣「0011」，並且因此對應於組2。由具有索引「2」之位元形成的群組具有匹配組4中之位元型樣「1100」(狀態13)的一位元型樣「1100」，並且因此對應於組4。
做出匹配組3之資料402之群組之一計數418是否超過一臨限值420的一比較。例如，該臨限值420可係匹配組1之群組之數目的一計數。如圖解說明，代表性資料402包含匹配組3之兩個群組及匹配組1之一單一群組。由於該比較，可執行倒轉該第二頁406及該第三頁408之所有位元的一位元倒轉操作422。倒轉該第二頁406及該第三頁408之所有位元引起匹配組3中之一資料型樣的所有群組反而匹配組1中之一資料型樣，並且引起匹配組1中之一資料型樣之所有群組反而匹配組3中之一資料型樣(並且引起組2與組4之間之一相似交換)。
該位元倒轉操作422造成之經修正資料424包含第一頁 404、經修正第二頁426、經修正第三頁428、及第四頁410。如圖解說明，匹配資料402中之組2之群組匹配經修正資料424中之組4，諸如一第一代表性群組428及一第二代表性群組430。匹配資料402中之組3之群組匹配經修正資料424中之組1。經修正資料424包含匹配組1之兩個群組及匹配組3之一單一群組。因此，歸因於該第四頁410中之位元值對單元狀態中之改變(諸如一快閃MLC單元之一臨限電壓中之改變)的經減少敏感度，經修正資料424在統計上較資料402更可靠。
參考圖5，描繪一方法500之一特定實施例。該方法500可在一資料儲存裝置(諸如圖1之該資料儲存裝置102)中執行。位元群組在502處經識別匹配一第一組位元型樣中之任何位元型樣。該等位元群組之每一者包含第一資料之一第一位元、第二資料之一第二位元、及第三資料之一第三位元。該等位元群組可由具有共同索引之位元值形成，諸如圖3之由在該等頁304-308中具有一「0」索引之位元形成的第一群組310。
回應於判定經識別之群組的一計數超過一臨限值，第一資料之多個位元在504被改變。改變第一資料之多個位元減少匹配該第一組位元型樣中之任何位元型樣的位元群組之數目。
該臨限值可對應於匹配該第二組位元型樣中之任何位元型樣的位元群組之數目。例如，圖4之臨限值420係經設定為匹配組1中之任何位元型樣之群組的一計數。在一特定 實現中，該臨限值可係該第一資料中之位元之一全部數目的一半。例如，圖3之臨限值320具有該第一頁304中之位元之數目(即，8)的一半的一值(即，4)。
改變該第一資料之多個位元可包含改變該第一資料中之所有位元。該第一資料可對應於一第一邏輯頁。例如，如關於圖3描述，當匹配該第一組位元型樣316中之任何位元型樣之位元群組的數目超過匹配該第二組位元型樣317中之任何位元型樣之位元群組的數目時，該第一頁304中之所有位元可改變(即，藉由將該第一頁304中之所有位元自「1」至「0」並且自「0」至「1」倒轉)。可儲存一指示器以指示該第一頁304之所有位元已經被改變。在其他實施例中，少於該第一頁304之所有位元可改變。
當一位元群組之第一位元、第二位元、及第三位元儲存至一單一記憶體元件時，與一第二組位元型樣相比，該第一組位元型樣可對應於該第二位元之一較低可靠性。例如，該單一記憶體元件可係一快閃多級單元(MLC)。
在一些實現中，每一群組可具有大於三個位元。例如，每一群組亦可具有如圖4中圖解說明之第四資料之一第四位元。回應於判定經識別之群組的計數超過該臨限值，第二資料之多個位元可改變。例如，該第一資料可對應於該第二頁406，並且該第二資料可對應於圖4之該第三頁408。改變該第二資料之多個位元進一步減少匹配該第一組位元型樣中之任何位元型樣之位元群組(例如，圖3之組3)的數目。
參考圖6，描繪一方法600之一特定實施例。該方法500可在一資料儲存裝置(諸如圖1之該資料儲存裝置102)中執行。對應於一第一頁之一第一位元、對應於一第二頁之一第二位元、及對應於一第三頁之一第三位元係在602處接收。例如，該第一位元、該第二位元、及該第三位元可對應於圖3之該群組310。
在儲存該第一位元、該第二位元、及該第三位元至一單一記憶體元件之前，該第一位元之一值係在602處經選擇性地改變以在儲存該第一位元、該第二位元、及該第三位元於該單一記憶體元件期間提高該第二位元的一可靠性。例如，該單一記憶體元件可係一快閃記憶體之多級單元。儲存該第二位元之可靠性可藉由降低該第二位元之一值對該多級單元之一臨限電壓中之改變的敏感度來提高。
為圖解說明，回應於判定該計數318超過圖3之該臨限值320，該第一群組310中之該第一頁304之位元值經倒轉，自「010」(匹配該第一組316中之狀態「4」)至「011」(匹配該第二組317中之狀態「5」)改變該第一群組。在其他實現中，可基於一或多個其他標準選擇性地改變該第一位元之值。例如，在判定該第一位元、該第二位元、及該第三位元匹配該第一組316中之一位元型樣之後，可選擇性地改變該第一位元。
雖然本文描繪之各種組件係經圖解說明為阻擋組件並且以大體上術語描述，此等組件可包含一或多個微處理器、狀態機、或者經組態以使得圖1之比較器122或者圖1之位 元倒轉器126執行此等組件屬性之特定功能成為可能的其他電路。例如，該比較器122可表示實體組件，諸如硬體控制器、狀態機、邏輯電路、或者其他結構以使得圖1之控制器120識別匹配該第一組位元型樣124中之任何位元型樣的位元群組。
在一特定實施例中，資料儲存裝置102可在一可攜式裝置中實現，該可攜式裝置經組態以選擇性地耦接至一或多個外部裝置。然而，在其他實施例中，資料儲存裝置102可附接或者嵌入一或多個主機裝置內，諸如一主機通信裝置之一外殼內。例如，資料儲存裝置102可在一經包裝器具(諸如一無線電話、一個人數位助理(PDA)、一遊戲裝置或者遊戲機、一可攜式導航裝置、或者使用內部非揮發性記憶體之其他裝置)內。在一特定實施例中，該資料儲存裝置102可耦接至一非揮發性記憶體，諸如三維(3D)記憶體、快閃記憶體(例如，NAND、NOR、多級單元(MLC)、分開位元線NOR(DINOR)記憶體、AND記憶體、高電容耦合比(HiCR)、不對稱不接觸電晶體(ACT)、或者其他快閃記憶體)，可拭除式可改寫唯讀記憶體(EPROM)、可電氣拭除式可改寫唯讀記憶體(EEPROM)、唯讀記憶體(ROM)、一次可程式化記憶體(OTP)、或者其他類型之記憶體。
本文描述之實施例之圖解說明係旨在提供各種實施例之一大體上瞭解。其他實施例可經利用並且自本發明衍生，使得可不脫離本發明之範疇做出結構及邏輯替換及改變。 本發明係旨在涵蓋各種實施例之任何及所有後來調整或者變化。
上文揭示之標的物係被考慮為圖解說明的，並且非限制性的，並且附加申請專利範圍係旨在涵蓋落在本發明之範疇內之所有此等修正、加強、及其他實施例。因此，至由法律允許之最大程度，本發明之範疇係藉由下列申請專利範圍及其等等效物之最廣泛容許解釋判定，並且不應當由先前詳細描述限定或者限制。
100‧‧‧系統
102‧‧‧質量儲存裝置
104‧‧‧記憶體
106‧‧‧儲存元件群組
108‧‧‧儲存元件
120‧‧‧控制器
122‧‧‧比較器
124‧‧‧第一組位元型樣
126‧‧‧位元倒轉器
130‧‧‧主機裝置
132‧‧‧使用者資料
142‧‧‧第一資料
144‧‧‧第二資料
146‧‧‧第三資料
147‧‧‧第一位元群組
148‧‧‧第二位元群組
149‧‧‧第三位元群組
152‧‧‧資料
154‧‧‧計數
160‧‧‧經修正資料
200‧‧‧系統
202‧‧‧擾頻器
204‧‧‧預先編碼之資料修正器
206‧‧‧ECC引擎
210‧‧‧輸入資料
212‧‧‧經加擾資料
214‧‧‧計數
216‧‧‧經修正資料
218‧‧‧碼字
302‧‧‧資料
304‧‧‧第一頁
306‧‧‧第二頁
308‧‧‧第三頁
310‧‧‧第一代表性群組
312‧‧‧第二代表性群組
314‧‧‧比較操作
316‧‧‧第一組位元型樣
317‧‧‧第二組位元型樣
318‧‧‧計數
320‧‧‧臨限值
324‧‧‧經修正資料
326‧‧‧經修正第一頁
402‧‧‧資料
404‧‧‧第一頁
406‧‧‧第二頁
408‧‧‧第三頁
410‧‧‧第四頁
412‧‧‧第一代表性群組
418‧‧‧計數
420‧‧‧臨限值
422‧‧‧位元倒轉操作
424‧‧‧經修正資料
426‧‧‧經修正第一頁
428‧‧‧經修正第三頁/第一代表性群組
430‧‧‧第二代表性群組
圖1係一系統之一特定圖解說明實施例的一方塊圖，該系統包含經組態以基於匹配位元型樣修正資料的一資料儲存裝置；圖2係圖解說明可併入圖1之資料儲存裝置中之組件之一特定實施例的一方塊圖；圖3係圖解說明為儲存三個位元每儲存元件之一記憶體基於匹配位元型樣修正資料的一總圖；圖4係圖解說明為儲存四個位元每儲存元件之一記憶體基於匹配位元型樣修正資料的一總圖；圖5係基於匹配位元型樣修正資料之一方法的一第一特定圖解說明實施例的一流程圖；及圖6係基於匹配位元型樣修正資料之一方法之一第二特定圖解說明實施例的一流程圖。
100‧‧‧系統
102‧‧‧質量儲存裝置
104‧‧‧記憶體
106‧‧‧儲存元件群組
108‧‧‧儲存元件
120‧‧‧控制器
122‧‧‧比較器
124‧‧‧第一組位元型樣
126‧‧‧位元倒轉器
130‧‧‧主機裝置
132‧‧‧使用者資料
142‧‧‧第一資料
144‧‧‧第二資料
146‧‧‧第三資料
147‧‧‧第一位元群組
148‧‧‧第二位元群組
149‧‧‧第三位元群組
152‧‧‧資料
154‧‧‧計數
160‧‧‧經修正資料

Claims (26)

  1. 一種方法，其包括：在一資料儲存裝置中，執行：識別匹配一第一組位元型樣中之任何位元型樣的位元群組，其中該等位元群組之每一者包含第一資料之一第一位元、第二資料之一第二位元、及第三資料之一第三位元；及回應於判定經識別之群組之一計數超過一臨限值而改變該第一資料之多個位元，其中改變該第一資料之該等多個位元減少匹配該第一組位元型樣中之任何位元型樣的該等位元群組之一數目。
  2. 如請求項1之方法，其中改變該第一資料之多個位元包含改變該第一資料之所有位元。
  3. 如請求項1之方法，其中該第一資料對應於一第一邏輯頁。
  4. 如請求項1之方法，其中該第一組位元型樣中之每一位元型樣不同於該第一組位元型樣中之每個其他位元型樣。
  5. 如請求項1之方法，其中與一第二組位元型樣相比時，該第一組位元型樣對應於儲存至一單一記憶體元件之一位元群組之第二位元的一較低可靠性。
  6. 如請求項5之方法，其中該第二組位元型樣中之每一位元型樣不同於該第一組位元型樣中之每一位元型樣。
  7. 如請求項5之方法，其中該單一記憶體元件係一快閃多級單元(MLC)。
  8. 如請求項5之方法，其中該臨限值對應於匹配該第二組位元型樣中之任何位元型樣之位元群組之一數目。
  9. 如請求項1之方法，其中該臨限值係該第一資料中之位元之一全部數目的一半。
  10. 如請求項1之方法，其中該等位元群組係由具有共同索引之位元形成。
  11. 如請求項1之方法，其中每一群組進一步包括第四資料之一第四位元，並且回應於判定該等經識別之群組的計數超過該臨限值進一步包括改變該第二資料之多個位元，其中改變該第二資料之該等多個位元進一步減少匹配該第一組位元型樣中之任何位元型樣之該等位元群組的數目。
  12. 一種方法，其包括：在一資料儲存裝置中，執行：接收對應於一第一頁之一第一位元、對應於一第二頁之一第二位元、及對應於一第三頁之一第三位元；及在儲存該第一位元、該第二位元、及該第三位元至一單一記憶體元件之前，選擇性地改變該第一位元之一值以在該第一位元、該第二位元、及該第三位元在該單一記憶體元件之儲存期間，提高該第二位元之一可靠性。
  13. 如請求項12之方法，其中該單一記憶體元件係一快閃記 憶體之一多級單元。
  14. 如請求項13之方法，其中該可靠性藉由降低該第二位元之一值對該多級單元之一臨限電壓中之改變的敏感度來提高。
  15. 一種資料儲存裝置，其包括：一記憶體；及耦接至該記憶體之一控制器，其中該控制器係經組態用以識別匹配一第一組位元型樣中之任何位元型樣的位元群組，其中該等位元群組之每一者包含要儲存在該記憶體之第一資料的一第一位元、第二資料的一第二位元、及第三資料的一第三位元，並且用以回應於判定該等經識別之群組之一計數超過一臨限值而改變該第一資料之多個位元，其中改變該第一資料之該等多個位元減少匹配該第一組位元型樣中之任何位元型樣的該等位元群組之一數目。
  16. 如請求項15之資料儲存裝置，其中該控制器經組態以回應於判定該計數超過該臨限值而改變該第一資料之所有位元。
  17. 如請求項15之資料儲存裝置，其中該第一資料對應於一第一邏輯頁。
  18. 如請求項15之資料儲存裝置，其中該第一組位元型樣中之每一位元型樣不同於該第一組位元型樣中之每個其他位元型樣。
  19. 如請求項15之資料儲存裝置，其中與一第二組位元型樣相比，該第一組位元型樣對應於儲存至非揮發性記憶體之一單一記憶體元件之一位元群組之第二位元的一較低可靠性。
  20. 如請求項19之資料儲存裝置，其中該記憶體係一快閃多級單元(MLC)記憶體。
  21. 如請求項19之資料儲存裝置，其中該臨限值對應於匹配該第二組位元型樣中之任何位元型樣的位元群組之一數目。
  22. 如請求項15之資料儲存裝置，其中該臨限值係該第一資料中之位元之一全部數目的一半。
  23. 如請求項15之資料儲存裝置，其中每一群組進一步包括第四資料之一第四位元，並且其中該控制器回應於判定該等經識別之群組之計數超過該臨限值而進一步經組態以改變該第二資料之多個位元，其中改變該第二資料之該等多個位元進一步減少匹配該第一組位元型樣中之任何位元型樣之該等位元群組的該數目。
  24. 一種資料儲存裝置，其包括：一記憶體；及耦接至該記憶體之一控制器，其中該控制器在儲存對應於一第一頁之一第一位元、對應於一第二頁之一第二位元、及對應於一第三頁之一第三位元至該記憶體之一單一記憶體元件之前，經組態以選擇性地改變該第一位元之一值，以在儲存該第一位元、該第二位元、及該第 三位元在該單一記憶體元件期間提高該第二位元之一可靠性。
  25. 如請求項24之資料儲存裝置，其中該記憶體包括一快閃記憶體，並且其中該單一記憶體元件係該快閃記憶體的一多級單元。
  26. 如請求項25之資料儲存裝置，其中該可靠性藉由降低該第二位元之一值對該多級單元之一臨限電壓中之改變的敏感度來提升。
TW101132830A 2011-09-12 2012-09-07 基於匹配位元型樣之資料修正 TW201320090A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IN2556MU2011 2011-09-12
US13/272,648 US8762626B2 (en) 2011-09-12 2011-10-13 Data modification based on matching bit patterns

Publications (1)

Publication Number Publication Date
TW201320090A true TW201320090A (zh) 2013-05-16

Family

ID=47830879

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101132830A TW201320090A (zh) 2011-09-12 2012-09-07 基於匹配位元型樣之資料修正

Country Status (3)

Country Link
US (2) US8762626B2 (zh)
TW (1) TW201320090A (zh)
WO (1) WO2013039666A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9442787B2 (en) * 2014-06-13 2016-09-13 Sandisk Technologies Llc Three dimensional (3D) memory including error detection circuitry
US9614547B2 (en) 2014-06-30 2017-04-04 Sandisk Technologies Llc Multi-stage decoder
US10089177B2 (en) 2014-06-30 2018-10-02 Sandisk Technologies Llc Multi-stage decoder
US9613664B2 (en) 2015-01-20 2017-04-04 Samsung Electronics Co., Ltd. Method of operating memory device including multi-level memory cells
US10920687B2 (en) 2016-11-15 2021-02-16 Cummins Inc. Spark ignition engine control with exhaust manifold pressure sensor
KR102157570B1 (ko) * 2020-07-01 2020-09-18 주식회사 파두 메모리 컨트롤러 및 이를 포함하는 스토리지 디바이스

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5896335A (en) * 1997-05-23 1999-04-20 Motorola, Inc. Method and apparatus for reducing power dissipation in a precharge/discharge memory system
US7885112B2 (en) 2007-09-07 2011-02-08 Sandisk Corporation Nonvolatile memory and method for on-chip pseudo-randomization of data within a page and between pages
US7984360B2 (en) 2006-12-31 2011-07-19 Ramot At Tel Aviv University Ltd. Avoiding errors in a flash memory by using substitution transformations
JP2008217857A (ja) 2007-02-28 2008-09-18 Toshiba Corp メモリコントローラ及び半導体装置
US8694715B2 (en) 2007-10-22 2014-04-08 Densbits Technologies Ltd. Methods for adaptively programming flash memory devices and flash memory systems incorporating same
US7924628B2 (en) 2007-11-14 2011-04-12 Spansion Israel Ltd Operation of a non-volatile memory array
US8301912B2 (en) 2007-12-31 2012-10-30 Sandisk Technologies Inc. System, method and memory device providing data scrambling compatible with on-chip copy operation
KR101517185B1 (ko) 2008-04-15 2015-05-04 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
US7821840B2 (en) 2008-11-24 2010-10-26 Spansion Llc Multi-phase programming of multi-level memory
US8413016B2 (en) 2009-04-28 2013-04-02 Panasonic Corporation Nonvolatile memory device and controller for judging a normal or anomalous condition of an error-corrected bit pattern
US8386884B2 (en) 2009-07-14 2013-02-26 Macronix International Co., Ltd. Memory apparatus with multi-level cells and operation method thereof
US8099652B1 (en) * 2010-12-23 2012-01-17 Sandisk Corporation Non-volatile memory and methods with reading soft bits in non uniform schemes

Also Published As

Publication number Publication date
WO2013039666A1 (en) 2013-03-21
US20140250265A1 (en) 2014-09-04
US20130067140A1 (en) 2013-03-14
US8762626B2 (en) 2014-06-24
US9128827B2 (en) 2015-09-08

Similar Documents

Publication Publication Date Title
US9124300B2 (en) Error correction coding in non-volatile memory
KR102102828B1 (ko) 메모리에서 에러 정정 코드(ｅｃｃ) 연산
US8782329B2 (en) Method for performing data shaping, and associated memory device and controller thereof
CN106169312B (zh) 用于快闪存储的广义乘积码
US9025374B2 (en) System and method to update read voltages in a non-volatile memory in response to tracking data
JP5785330B2 (ja) メモリエンデュランスのために動作させる装置および方法
US9159437B2 (en) Device and method for resolving an LM flag issue
US9543983B2 (en) Decoding method, memory storage device and memory control circuit unit
TW201913686A (zh) 錯誤檢查糾正解碼方法與裝置
US9135105B2 (en) Probability-based remedial action for read disturb effects
US8949689B2 (en) Storage control system with data management mechanism and method of operation thereof
US9093154B2 (en) Method, memory controller and system for reading data stored in flash memory
TW201330001A (zh) 將具有硬位元資料及軟位元資料之資料提供至秩序調變解碼器之方法及裝置
US20130227374A1 (en) Erasure correction using single error detection parity
US10592333B2 (en) Dual-mode error-correction code/write-once memory codec
US9128827B2 (en) Data modification based on matching bit patterns
US9870830B1 (en) Optimal multilevel sensing for reading data from a storage medium
KR20150008393A (ko) 멀티-레벨 셀 메모리로부터의 데이터 판독
CN109783005B (zh) 控制记忆装置的方法、记忆装置、及其控制器和电子装置
US9071269B2 (en) Encoding data for storage in a data storage device
US8166356B2 (en) Memory system and memory access method
US9239751B1 (en) Compressing data from multiple reads for error control management in memory systems
CN111508546B (zh) 解码方法、存储器控制电路单元与存储器存储装置
JP5492329B2 (ja) メモリアクセス装置
CN117409845A (zh) 分组管理方法、存储器存储装置及存储器控制器