JP3098486B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JP3098486B2 JP3098486B2 JP8770798A JP8770798A JP3098486B2 JP 3098486 B2 JP3098486 B2 JP 3098486B2 JP 8770798 A JP8770798 A JP 8770798A JP 8770798 A JP8770798 A JP 8770798A JP 3098486 B2 JP3098486 B2 JP 3098486B2
- Authority
- JP
- Japan
- Prior art keywords
- threshold voltage
- voltage
- memory cell
- cell array
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
- G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
Description
【０００１】
【発明の属する技術分野】本発明は、携帯情報機器等に
おけるデータ記憶に用いられる不揮発性半導体記憶装置
に関する。
おけるデータ記憶に用いられる不揮発性半導体記憶装置
に関する。
【０００２】
【従来の技術】従来のフラッシュＥＥＰＲＯＭは、メモ
リセルの特性が製造上のバラツキや書き換えストレスに
よって、書き込みのしきい値電圧が下がったり、消去の
しきい値電圧が上がったりし、さらに読み出し電圧がば
らつくため、読み出し不良が発生する問題がある。
リセルの特性が製造上のバラツキや書き換えストレスに
よって、書き込みのしきい値電圧が下がったり、消去の
しきい値電圧が上がったりし、さらに読み出し電圧がば
らつくため、読み出し不良が発生する問題がある。
【０００３】この問題は、書き込みのしきい値電圧が読
み出し電圧以下に劣化したり、消去のしきい値電圧が読
み出し電圧以上に劣化したりすると発生するため、常に
各チップ毎で書き込みを行う前に、消去のしきい値電圧
を読み出し電圧以下にし、書き込みのしきい値電圧を読
み出し電圧以上になるように、最適化することが要求さ
れている。
み出し電圧以下に劣化したり、消去のしきい値電圧が読
み出し電圧以上に劣化したりすると発生するため、常に
各チップ毎で書き込みを行う前に、消去のしきい値電圧
を読み出し電圧以下にし、書き込みのしきい値電圧を読
み出し電圧以上になるように、最適化することが要求さ
れている。
【０００４】
【発明が解決しようとする課題】この要求に応えるため
に、例えば、特開平５−２８７８８に開示されているよ
うに、経時変化監視用データビットをが書き込まれる第
２のメモリセルアレイ２に第１のメモリセルアレイ１と
異なる条件で書き込みを行い、経時変化を定期的に監視
するようにして、劣化が発見されると第１のメモリセル
アレイ１を再書き込みすることが提案されている。この
先行技術文献に開示された手法は、図５に示されている
が、消去のしきい値電圧を監視していないため、消去の
しきい値電圧に対して、読み出し電圧を最適化するとい
う構成を有していない。
に、例えば、特開平５−２８７８８に開示されているよ
うに、経時変化監視用データビットをが書き込まれる第
２のメモリセルアレイ２に第１のメモリセルアレイ１と
異なる条件で書き込みを行い、経時変化を定期的に監視
するようにして、劣化が発見されると第１のメモリセル
アレイ１を再書き込みすることが提案されている。この
先行技術文献に開示された手法は、図５に示されている
が、消去のしきい値電圧を監視していないため、消去の
しきい値電圧に対して、読み出し電圧を最適化するとい
う構成を有していない。
【０００５】このため、経時変化、すなわちしきい値電
圧レベルの劣化により、消去のしきい値電圧が読み出し
電圧以上に上昇すると、正しく読み出しができないとい
う欠点がある。本発明はこのような背景の下になされた
もので、経時変化監視用データビットが書き込まれるメ
モリセルアレイの書き込みおよび消去のしきい値電圧を
検出し、消去のしきい値電圧に対して読み出し電圧を設
定し、かつ読み出し電圧に対する書き込み時間を設定す
る不揮発性半導体記憶装置を提供することにある。
圧レベルの劣化により、消去のしきい値電圧が読み出し
電圧以上に上昇すると、正しく読み出しができないとい
う欠点がある。本発明はこのような背景の下になされた
もので、経時変化監視用データビットが書き込まれるメ
モリセルアレイの書き込みおよび消去のしきい値電圧を
検出し、消去のしきい値電圧に対して読み出し電圧を設
定し、かつ読み出し電圧に対する書き込み時間を設定す
る不揮発性半導体記憶装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、電気的に書き
込み一括消去可能な不揮発性メモリ（以下、フラッシュ
ＥＥＰＲＯＭと称す）において、書き込み使用時に、メ
モリセルに電荷が注入されていない状態（以下、消去と
称す）とメモリセルに電荷を注入されている状態（以
下、書き込みと称す）のしきい値電圧を検出する手段
と、検出されたしきい値電圧から、読み出し電圧と、書
き込み時間を任意に変更できる手段を設け、前記メモリ
セルの消去のしきい値電圧に対して適切な読み出し電圧
と書き込み時間を設定できることを特徴としている。
込み一括消去可能な不揮発性メモリ（以下、フラッシュ
ＥＥＰＲＯＭと称す）において、書き込み使用時に、メ
モリセルに電荷が注入されていない状態（以下、消去と
称す）とメモリセルに電荷を注入されている状態（以
下、書き込みと称す）のしきい値電圧を検出する手段
と、検出されたしきい値電圧から、読み出し電圧と、書
き込み時間を任意に変更できる手段を設け、前記メモリ
セルの消去のしきい値電圧に対して適切な読み出し電圧
と書き込み時間を設定できることを特徴としている。
【０００７】図１において、第１のメモリセルアレイ１
と第２のメモリセルアレイ２は、同一メモリセルアレイ
にあり、消去時は一括消去され同じ消去のしきい値電圧
となり、書き込み時は同じ書き込み時間で書き込まれる
ものとする。第１のメモリセルアレイ１は、任意に書き
込みが行えるエリアとし、第２のメモリセルアレイ２
は、メモリセルのしきい値電圧検出用エリアとして、し
きい値検出時しか書き込みを行えないようにする。
と第２のメモリセルアレイ２は、同一メモリセルアレイ
にあり、消去時は一括消去され同じ消去のしきい値電圧
となり、書き込み時は同じ書き込み時間で書き込まれる
ものとする。第１のメモリセルアレイ１は、任意に書き
込みが行えるエリアとし、第２のメモリセルアレイ２
は、メモリセルのしきい値電圧検出用エリアとして、し
きい値検出時しか書き込みを行えないようにする。
【０００８】前記、第２のメモリセルアレイ２のしきい
値電圧の検出は、第１のメモリセルアレイ１への書き込
みを行う前に、高電圧発生回路８から出力される電圧
を、１／Ｎ回路９で１／Ｎに分圧して、第２のメモリセ
ルアレイ２へ供給し、読み出し制御回路５から出力され
るデータ１７が、すべて“Ｈ”になるまで、繰り返し１
／Ｎずつ電圧を上げて検出を行う。次に第２のメモリセ
ルアレイ２へ書き込みを行い、書き込みのしきい値電圧
を消去しきい値電圧検出と同様に検出する。
値電圧の検出は、第１のメモリセルアレイ１への書き込
みを行う前に、高電圧発生回路８から出力される電圧
を、１／Ｎ回路９で１／Ｎに分圧して、第２のメモリセ
ルアレイ２へ供給し、読み出し制御回路５から出力され
るデータ１７が、すべて“Ｈ”になるまで、繰り返し１
／Ｎずつ電圧を上げて検出を行う。次に第２のメモリセ
ルアレイ２へ書き込みを行い、書き込みのしきい値電圧
を消去しきい値電圧検出と同様に検出する。
【０００９】さらに、カウンタ回路１３は、第２のメモ
リセルアレイ２のしきい値電圧を検出するまで、カウン
ト動作を行い、カウンタ値１２を出力する。このカウン
タ値１２は、消去のしきい値電圧を検出した時点のカウ
ンタ値１２を、読み出し電圧発生回路１１に入力して、
読み出し電圧を設定する。書き込みのしきい値電圧を検
出した時点のカウンタ値１２は、書き込み時間制御回路
７に入力し、消去のしきい値電圧を検出した時点のカウ
ンタ値１２との差から、書き込み時間を設定する。
リセルアレイ２のしきい値電圧を検出するまで、カウン
ト動作を行い、カウンタ値１２を出力する。このカウン
タ値１２は、消去のしきい値電圧を検出した時点のカウ
ンタ値１２を、読み出し電圧発生回路１１に入力して、
読み出し電圧を設定する。書き込みのしきい値電圧を検
出した時点のカウンタ値１２は、書き込み時間制御回路
７に入力し、消去のしきい値電圧を検出した時点のカウ
ンタ値１２との差から、書き込み時間を設定する。
【００１０】以上のように、第１メモリセルアレイ１と
同一特性を持つ、第２のメモリセルアレイ２の消去のし
きい値電圧と、書き込みのしきい値電圧を検出すること
により、第１メモリセルアレイ１へ書き込みを行う場合
は、必ず読み出し電圧以上になる書き込み時間で書き込
みし、読み出しを行う場合は、読み出し電圧を消去のし
きい値電圧以上、書き込みのしきい値電圧以下に設定
し、正しく読み出しができるようにする。
同一特性を持つ、第２のメモリセルアレイ２の消去のし
きい値電圧と、書き込みのしきい値電圧を検出すること
により、第１メモリセルアレイ１へ書き込みを行う場合
は、必ず読み出し電圧以上になる書き込み時間で書き込
みし、読み出しを行う場合は、読み出し電圧を消去のし
きい値電圧以上、書き込みのしきい値電圧以下に設定
し、正しく読み出しができるようにする。
【００１１】従って、製造バラツキや書き換えストレス
などで、消去のしきい値電圧が読み出し電圧以上に劣化
したり、書き込みのしきい値電圧が読み出し電圧以下に
劣化した場合、チップ毎に読み出し電圧と書き込み時間
を最適に補正し、読み出し電圧としきい値電圧の逆転に
よる読み出し不良を防ぎ、歩留まりを向上させることが
できる。
などで、消去のしきい値電圧が読み出し電圧以上に劣化
したり、書き込みのしきい値電圧が読み出し電圧以下に
劣化した場合、チップ毎に読み出し電圧と書き込み時間
を最適に補正し、読み出し電圧としきい値電圧の逆転に
よる読み出し不良を防ぎ、歩留まりを向上させることが
できる。
【００１２】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について説明する。図１は本発明の一実施形態に
よる不揮発性半導体記憶装置、たとえばフラッシュＥＥ
ＰＲＯＭ（電気的消去・書き込み可能な読み出し専用メ
モリ）の構成を示すブロック図である。図１に示すフラ
ッシュＥＥＰＲＯＭは、第１のメモリセルアレイ１、第
２のメモリセルアレイ２、列デコーダ３、行デコーダ
４、読み出し制御回路５，書き込み消去制御回路６、書
き込み時間制御回路７、高電圧発生回路８、カウンタ回
路１３、１／Ｎ回路９，読み出し電圧発生回路１１によ
り構成されている。
施形態について説明する。図１は本発明の一実施形態に
よる不揮発性半導体記憶装置、たとえばフラッシュＥＥ
ＰＲＯＭ（電気的消去・書き込み可能な読み出し専用メ
モリ）の構成を示すブロック図である。図１に示すフラ
ッシュＥＥＰＲＯＭは、第１のメモリセルアレイ１、第
２のメモリセルアレイ２、列デコーダ３、行デコーダ
４、読み出し制御回路５，書き込み消去制御回路６、書
き込み時間制御回路７、高電圧発生回路８、カウンタ回
路１３、１／Ｎ回路９，読み出し電圧発生回路１１によ
り構成されている。
【００１３】ここで、第１のメモリセルアレイ１と第２
のメモリセルアレイ２とは、同一メモリセルアレイに形
成されており、全てのメモリセルに記憶されているデー
タが一括消去される。そのため、前記メモリセルアレイ
におけるメモリセルは、全てが同じ消去のしきい値電圧
となっている。第１メモリセルアレイ１は、任意に書き
込みを行えるエリアとし、第２のメモリセルアレイ２
は、メモリセルのしきい値電圧検出用エリアとして、し
きい値電圧検出時以外の場合に書き込みを行えないよう
に設計されている。
のメモリセルアレイ２とは、同一メモリセルアレイに形
成されており、全てのメモリセルに記憶されているデー
タが一括消去される。そのため、前記メモリセルアレイ
におけるメモリセルは、全てが同じ消去のしきい値電圧
となっている。第１メモリセルアレイ１は、任意に書き
込みを行えるエリアとし、第２のメモリセルアレイ２
は、メモリセルのしきい値電圧検出用エリアとして、し
きい値電圧検出時以外の場合に書き込みを行えないよう
に設計されている。
【００１４】書き込み消去制御回路６は、書き込み／消
去要求があると、列デコーダ３、行デコーダ４で示され
るアドレスのメモリセルに対して、高電圧発生回路８で
作られた書き込み／消去用電圧を供給する。書き込み消
去制御回路６は、書き込み時間制御回路７で決められた
時間だけ、メモリセルへ書き込み電圧を供給し、所定の
時間だけメモリセルへ消去電圧を供給する。読み出し制
御回路５は、列デコーダ３、行デコーダ４で示される第
１のメモリセルアレイ１のアドレスのメモリセルに対し
て、読み出し電圧発生回路１１から供給される読み出し
電圧を供給し、データＤをメモリ外部へ出力する。
去要求があると、列デコーダ３、行デコーダ４で示され
るアドレスのメモリセルに対して、高電圧発生回路８で
作られた書き込み／消去用電圧を供給する。書き込み消
去制御回路６は、書き込み時間制御回路７で決められた
時間だけ、メモリセルへ書き込み電圧を供給し、所定の
時間だけメモリセルへ消去電圧を供給する。読み出し制
御回路５は、列デコーダ３、行デコーダ４で示される第
１のメモリセルアレイ１のアドレスのメモリセルに対し
て、読み出し電圧発生回路１１から供給される読み出し
電圧を供給し、データＤをメモリ外部へ出力する。
【００１５】このデータＤは、読み出し電圧がメモリセ
ルのしきい値電圧より低い状態、つまり書き込まれたメ
モリセルを読み出すと“Ｌ”を出力し、読み出し電圧が
メモリセルのしきい値電圧より高い状態、つまり消去さ
れたメモリセルを読み出すと“Ｈ”を出力する。
ルのしきい値電圧より低い状態、つまり書き込まれたメ
モリセルを読み出すと“Ｌ”を出力し、読み出し電圧が
メモリセルのしきい値電圧より高い状態、つまり消去さ
れたメモリセルを読み出すと“Ｈ”を出力する。
【００１６】本発明に従って設けられた第２のメモリセ
ルアレイ２、カウンタ回路１３、１／Ｎ回路９は、第２
のメモリセルアレイ２のしきい値電圧を検出用として設
けており、第１メモリセルアレイ１への書き込みを行う
前に、第２のメモリセルアレイ２の消去のしきい値電圧
を検出し、次に第２のメモリセルアレイ２すべてに書き
込みを行い、第２のメモリセルアレイ２の書き込みのし
きい値電圧を検出する。
ルアレイ２、カウンタ回路１３、１／Ｎ回路９は、第２
のメモリセルアレイ２のしきい値電圧を検出用として設
けており、第１メモリセルアレイ１への書き込みを行う
前に、第２のメモリセルアレイ２の消去のしきい値電圧
を検出し、次に第２のメモリセルアレイ２すべてに書き
込みを行い、第２のメモリセルアレイ２の書き込みのし
きい値電圧を検出する。
【００１７】１／Ｎ回路９は、高電圧発生回路８から出
力される電圧を１／Ｎに分圧して、第２のメモリセルア
レイ２に供給する。また、１／Ｎ回路９は、読み出し制
御回路５から出力されるデータ１７がすべて“Ｈ”にな
り、第２のメモリセルアレイ２のすべての消去のしきい
値電圧が検出できたと判断できるまで、繰り返し１／Ｎ
ずつ電圧を上げて供給し、消去のしきい値電圧の検出を
行う。カウンタ回路１３は、消去のしきい値電圧の検出
が終了するまで、ＡＮＤ１９からクロック１６が入力さ
れ、カウント動作を行いカウンタ値Ｃを出力する。カウ
ンタ回路１３は、カウンタ値Ｃを１／Ｎ回路９に供給す
る。また、１／Ｎ回路９は、このカウンタ値Ｃの入力に
対応して１／Ｎずつ電圧を上げる。
力される電圧を１／Ｎに分圧して、第２のメモリセルア
レイ２に供給する。また、１／Ｎ回路９は、読み出し制
御回路５から出力されるデータ１７がすべて“Ｈ”にな
り、第２のメモリセルアレイ２のすべての消去のしきい
値電圧が検出できたと判断できるまで、繰り返し１／Ｎ
ずつ電圧を上げて供給し、消去のしきい値電圧の検出を
行う。カウンタ回路１３は、消去のしきい値電圧の検出
が終了するまで、ＡＮＤ１９からクロック１６が入力さ
れ、カウント動作を行いカウンタ値Ｃを出力する。カウ
ンタ回路１３は、カウンタ値Ｃを１／Ｎ回路９に供給す
る。また、１／Ｎ回路９は、このカウンタ値Ｃの入力に
対応して１／Ｎずつ電圧を上げる。
【００１８】第２のメモリセルアレイ２の消去のしきい
値電圧を検出した時点において、カウンタ回路１３は、
読み出し電圧発生回路１１にカウンタ値を供給し、消去
のしきい値電圧に対し、最適な読み出し電圧を設定す
る。第２のメモリセルアレイ２の消去のしきい値電圧検
出後は、第２のメモリセルアレイ２はすべてのメモリセ
ルに書き込みが行われ、書き込みのしきい値電圧検出
が、消去のしきい値電圧検出と同様に行われる。
値電圧を検出した時点において、カウンタ回路１３は、
読み出し電圧発生回路１１にカウンタ値を供給し、消去
のしきい値電圧に対し、最適な読み出し電圧を設定す
る。第２のメモリセルアレイ２の消去のしきい値電圧検
出後は、第２のメモリセルアレイ２はすべてのメモリセ
ルに書き込みが行われ、書き込みのしきい値電圧検出
が、消去のしきい値電圧検出と同様に行われる。
【００１９】ここで、書き込みのしきい値電圧検出の判
断は、データＤの中に一つでも“Ｈ”がある場合に、書
き込みのしきい値電圧を検出したとする。カウンタ回路
１３は、消去のしきい値電圧検出時のカウンタ値Ｃから
継続して、カウント動作を行う。書き込み時間制御回路
７は、第２のメモリセルアレイ２の書き込みのしきい値
電圧を検出した時点nに入力されるカウンタ値Ｃと、消
去のしきい値電圧を検出した時点のカウンタ値Ｃとの差
が、前回の書き込みモードでしきい値電圧の検出した時
点のカウンタ値Ｃとの差より少ない場合、次回の書き込
み時間を今回の書き込み時間より長く設定する。この結
果、読み出し電圧に対し、最適な書き込み時間で書き込
みを行うことができる。
断は、データＤの中に一つでも“Ｈ”がある場合に、書
き込みのしきい値電圧を検出したとする。カウンタ回路
１３は、消去のしきい値電圧検出時のカウンタ値Ｃから
継続して、カウント動作を行う。書き込み時間制御回路
７は、第２のメモリセルアレイ２の書き込みのしきい値
電圧を検出した時点nに入力されるカウンタ値Ｃと、消
去のしきい値電圧を検出した時点のカウンタ値Ｃとの差
が、前回の書き込みモードでしきい値電圧の検出した時
点のカウンタ値Ｃとの差より少ない場合、次回の書き込
み時間を今回の書き込み時間より長く設定する。この結
果、読み出し電圧に対し、最適な書き込み時間で書き込
みを行うことができる。
【００２０】次に、図１および図２を参照し、一実施形
態の動作例を説明する。以下、本実施例の動作につい
て、図２の書き込みモードにおけるタイミング図を用い
て説明する。たとえば、第１のメモリセルアレイ１と第
２のメモリセルアレイ２は、ともにすべてのメモリセル
が一括消去され、同じ消去しきい値電圧状態とする。本
発明の動作は、第１のメモリセルアレイ１への書き込み
モードで行われるため、図２に示すように、書き込みモ
ード信号が“Ｈ”になると、第２のメモリセルアレイ２
のアドレスがすべて選択され、まず、第２のメモリセル
アレイ２の消去のしきい値電圧を検出する。
態の動作例を説明する。以下、本実施例の動作につい
て、図２の書き込みモードにおけるタイミング図を用い
て説明する。たとえば、第１のメモリセルアレイ１と第
２のメモリセルアレイ２は、ともにすべてのメモリセル
が一括消去され、同じ消去しきい値電圧状態とする。本
発明の動作は、第１のメモリセルアレイ１への書き込み
モードで行われるため、図２に示すように、書き込みモ
ード信号が“Ｈ”になると、第２のメモリセルアレイ２
のアドレスがすべて選択され、まず、第２のメモリセル
アレイ２の消去のしきい値電圧を検出する。
【００２１】検出信号Ｋが“Ｈ”の期間では、高電圧発
生回路８から出力される電圧を１／Ｎ回路９で、１／Ｎ
に分圧した検出電圧がＡＮＤ１０を介して第２のメモリ
セルアレイ２に供給される。第２のメモリセルアレイ２
のメモリセルは、検出電圧がメモリセルのしきい値電圧
より高い場合にオンする。そのため、読み出し制御回路
５から出力されるデータＤは、“Ｈ”となる。検出電圧
がメモリセルのしきい値電圧より低い場合は、メモリセ
ルはオフし、データＤは“Ｌ”となる。そのため、１／
Ｎ回路９は、カウンタ値Ｃが入力される毎に、検出電圧
を１／Ｎずつレベルを上げて、第２のメモリセルアレイ
２に供給する。そして、第２のメモリセルアレイ２のす
べてのメモリセルがオンし、データ１７がすべて“Ｈ”
となるまで、しきい値電圧の検出が繰り返される。
生回路８から出力される電圧を１／Ｎ回路９で、１／Ｎ
に分圧した検出電圧がＡＮＤ１０を介して第２のメモリ
セルアレイ２に供給される。第２のメモリセルアレイ２
のメモリセルは、検出電圧がメモリセルのしきい値電圧
より高い場合にオンする。そのため、読み出し制御回路
５から出力されるデータＤは、“Ｈ”となる。検出電圧
がメモリセルのしきい値電圧より低い場合は、メモリセ
ルはオフし、データＤは“Ｌ”となる。そのため、１／
Ｎ回路９は、カウンタ値Ｃが入力される毎に、検出電圧
を１／Ｎずつレベルを上げて、第２のメモリセルアレイ
２に供給する。そして、第２のメモリセルアレイ２のす
べてのメモリセルがオンし、データ１７がすべて“Ｈ”
となるまで、しきい値電圧の検出が繰り返される。
【００２２】次に、データＤがすべて“Ｈ”出力とな
り、第２のメモリセルアレイ２の消去のしきい値電圧が
検出できると、ＡＮＤ１５の出力が“Ｌ”から“Ｈ”と
なる。これにより、ＡＮＤ１９の出力が“Ｌ”となるた
め、カウンタ回路１３に入力するクロックＣＫは、ＡＮ
Ｄ１９から出力されない。これにより、カウンタ回路１
３の計数動作は停止する。そして、カウンタ回路１３が
停止したときのカウンタ値Ｃは、読み出し電圧発生回路
１１に供給され、ＡＮＤ１５の出力信号により読み出し
電圧発生回路１１にラッチされる。読み出し電圧発生回
路１１は、ラッチしたカウンタ値Ｃが、前回の書き込み
モードで検出した消去のしきい値電圧のカウント値Ｃよ
り多い場合、多いカウント値Ｃの分だけ、前回の読み出
し電圧から１／Ｎずつ読み出し電圧を上げる。この結
果、消去のしきい値電圧に対して最適な読み出し電圧が
設定され、消去されているメモリセルの読み出しは、必
ずデータ“Ｈ”を出力するようになる。
り、第２のメモリセルアレイ２の消去のしきい値電圧が
検出できると、ＡＮＤ１５の出力が“Ｌ”から“Ｈ”と
なる。これにより、ＡＮＤ１９の出力が“Ｌ”となるた
め、カウンタ回路１３に入力するクロックＣＫは、ＡＮ
Ｄ１９から出力されない。これにより、カウンタ回路１
３の計数動作は停止する。そして、カウンタ回路１３が
停止したときのカウンタ値Ｃは、読み出し電圧発生回路
１１に供給され、ＡＮＤ１５の出力信号により読み出し
電圧発生回路１１にラッチされる。読み出し電圧発生回
路１１は、ラッチしたカウンタ値Ｃが、前回の書き込み
モードで検出した消去のしきい値電圧のカウント値Ｃよ
り多い場合、多いカウント値Ｃの分だけ、前回の読み出
し電圧から１／Ｎずつ読み出し電圧を上げる。この結
果、消去のしきい値電圧に対して最適な読み出し電圧が
設定され、消去されているメモリセルの読み出しは、必
ずデータ“Ｈ”を出力するようになる。
【００２３】次に第２のメモリセルアレイ２は、すべて
のメモリセルに書き込みを行う。このときの書き込み時
間は、前回書き込み時間制御回路７で設定された書き込
み時間である。書き込みが終わると、第２のメモリセル
アレイ２の書き込みのしきい値電圧を検出する。カウン
タ回路１３は、消去のしきい値電圧検出時のカウンタ値
１２を保持しているため、継続してカウント動作を行
う。１／Ｎ回路９も消去のしきい値電圧検出時の検出電
圧から継続して供給するため、１／Ｎずつレベルを上げ
て、書き込みのしきい値電圧を検出する。第２のメモリ
セルアレイ２の書き込みのしきい値電圧は、書き込みが
行われた時点で、電荷が注入されたため、消去のしきい
値電圧より高くなっており、消去のしきい値電圧が検出
できた検出電圧では、すべてのメモリセルがオフ状態と
なるため、データＤからは“Ｌ”しか出力されない。
のメモリセルに書き込みを行う。このときの書き込み時
間は、前回書き込み時間制御回路７で設定された書き込
み時間である。書き込みが終わると、第２のメモリセル
アレイ２の書き込みのしきい値電圧を検出する。カウン
タ回路１３は、消去のしきい値電圧検出時のカウンタ値
１２を保持しているため、継続してカウント動作を行
う。１／Ｎ回路９も消去のしきい値電圧検出時の検出電
圧から継続して供給するため、１／Ｎずつレベルを上げ
て、書き込みのしきい値電圧を検出する。第２のメモリ
セルアレイ２の書き込みのしきい値電圧は、書き込みが
行われた時点で、電荷が注入されたため、消去のしきい
値電圧より高くなっており、消去のしきい値電圧が検出
できた検出電圧では、すべてのメモリセルがオフ状態と
なるため、データＤからは“Ｌ”しか出力されない。
【００２４】次に、書き込みのしきい値電圧検出は、メ
モリセルが一つでも検出電圧より低くなった場合を判断
し、すなわち、データＤが一つでも“Ｈ”となった時点
で、ＮＯＲ１４の出力が“Ｈ”から“Ｌ”になる。この
ときのカウンタ値Ｃは、書き込み時間制御回路７でラッ
チされる。そして、書き込みのしきい値電圧検出された
時点のカウンタ値Ｃと、消去のしきい値電圧が検出でき
た時点のカウンタ値Ｃとの差から、書き込み時間が書き
込み時間制御回路７に設定される。つまり、書き込み時
間制御回路７でラッチされたカウンタ値Ｃは、消去のし
きい値電圧検出時から継続しているため、消去のしきい
値電圧検出後から、書き込みのしきい値電圧検出までの
カウントが少ない場合、書き込み時間を長く設定でき、
読み出し電圧に対して、最適な書き込み時間が設定でき
る。
モリセルが一つでも検出電圧より低くなった場合を判断
し、すなわち、データＤが一つでも“Ｈ”となった時点
で、ＮＯＲ１４の出力が“Ｈ”から“Ｌ”になる。この
ときのカウンタ値Ｃは、書き込み時間制御回路７でラッ
チされる。そして、書き込みのしきい値電圧検出された
時点のカウンタ値Ｃと、消去のしきい値電圧が検出でき
た時点のカウンタ値Ｃとの差から、書き込み時間が書き
込み時間制御回路７に設定される。つまり、書き込み時
間制御回路７でラッチされたカウンタ値Ｃは、消去のし
きい値電圧検出時から継続しているため、消去のしきい
値電圧検出後から、書き込みのしきい値電圧検出までの
カウントが少ない場合、書き込み時間を長く設定でき、
読み出し電圧に対して、最適な書き込み時間が設定でき
る。
【００２５】第２のメモリセルアレイ２のしきい値電圧
検出が終了した時点で、検出信号１８は“Ｌ”となり、
次に設定された書き込み時間で第１のメモリセルアレイ
１の書き込み動作を行う。第１のメモリセルアレイ１の
アドレスＡが指定され、書き込み時間制御回路７で設定
された書き込み時間だけ書き込み信号が“Ｈ”となり、
書き込み動作が任意のアドレスまで繰り返して行われ、
書き込みモードを終了する。この書き込み終了後、読み
出し電圧発生回路１１で設定された読み出し電圧は、第
１のメモリセルアレイ１の任意のアドレスに供給され、
読み出し動作が行われる。
検出が終了した時点で、検出信号１８は“Ｌ”となり、
次に設定された書き込み時間で第１のメモリセルアレイ
１の書き込み動作を行う。第１のメモリセルアレイ１の
アドレスＡが指定され、書き込み時間制御回路７で設定
された書き込み時間だけ書き込み信号が“Ｈ”となり、
書き込み動作が任意のアドレスまで繰り返して行われ、
書き込みモードを終了する。この書き込み終了後、読み
出し電圧発生回路１１で設定された読み出し電圧は、第
１のメモリセルアレイ１の任意のアドレスに供給され、
読み出し動作が行われる。
【００２６】上述したように、本発明では、第１のメモ
リセルアレイ１と同一の特性である第２のメモリセルア
レイ２を、書き込みと消去のしきい値電圧検出用とし、
１／Ｎ回路９、カウンタ回路１３を設け、第２のメモリ
セルアレイ２のしきい値電圧を検出するために、高電圧
発生回路８から出力される電圧を、１／Ｎ回路９で１／
Ｎに分圧して、第２のメモリセルアレイ２に供給する。
リセルアレイ１と同一の特性である第２のメモリセルア
レイ２を、書き込みと消去のしきい値電圧検出用とし、
１／Ｎ回路９、カウンタ回路１３を設け、第２のメモリ
セルアレイ２のしきい値電圧を検出するために、高電圧
発生回路８から出力される電圧を、１／Ｎ回路９で１／
Ｎに分圧して、第２のメモリセルアレイ２に供給する。
【００２７】第２のメモリセルアレイ２の消去のしきい
値電圧は、必ず読み出し電圧でオンする電圧にしなけれ
ばならないため、すべてのデータが”Ｈ”になった時点
で、消去のしきい値電圧が検出できたと判断する。消去
のしきい値電圧が検出できるまで、カウンタ回路１３で
はカウント動作を行い、カウンタ回路１３から出力され
るカウンタ値１２は、１／Ｎ回路９に入力され、さらに
１／Ｎずつレベルを上げて、繰り返しを検出を行う。第
２のメモリセルアレイ２の消去のしきい値電圧の検出が
終了した時点のカウン値１２は、読み出し電圧発生回路
１１に供給され、消去のしきい値電圧に対して最適な読
み出し電圧を設定する。
値電圧は、必ず読み出し電圧でオンする電圧にしなけれ
ばならないため、すべてのデータが”Ｈ”になった時点
で、消去のしきい値電圧が検出できたと判断する。消去
のしきい値電圧が検出できるまで、カウンタ回路１３で
はカウント動作を行い、カウンタ回路１３から出力され
るカウンタ値１２は、１／Ｎ回路９に入力され、さらに
１／Ｎずつレベルを上げて、繰り返しを検出を行う。第
２のメモリセルアレイ２の消去のしきい値電圧の検出が
終了した時点のカウン値１２は、読み出し電圧発生回路
１１に供給され、消去のしきい値電圧に対して最適な読
み出し電圧を設定する。
【００２８】次に、第２のメモリセルアレイ２は、すべ
てのメモリセルに書き込みを行う。書き込みが終わる
と、第２のメモリセルアレイ２の書き込みのしきい値電
圧を検出する。カウンタ回路１３は、消去のしきい値電
圧検出時のカウンタ値１２を保持しているため、継続し
てカウント動作を行う。１／Ｎ回路９も消去のしきい値
電圧検出時の検出電圧から継続して供給するため、１／
Ｎずつレベルを上げて、書き込みのしきい値電圧を検出
する。書き込みのしきい値電圧は、必ず読み出し電圧で
オフする電圧にしなければならない。
てのメモリセルに書き込みを行う。書き込みが終わる
と、第２のメモリセルアレイ２の書き込みのしきい値電
圧を検出する。カウンタ回路１３は、消去のしきい値電
圧検出時のカウンタ値１２を保持しているため、継続し
てカウント動作を行う。１／Ｎ回路９も消去のしきい値
電圧検出時の検出電圧から継続して供給するため、１／
Ｎずつレベルを上げて、書き込みのしきい値電圧を検出
する。書き込みのしきい値電圧は、必ず読み出し電圧で
オフする電圧にしなければならない。
【００２９】このため、メモリセルが一つでも検出電圧
より低くなった時点で、書き込みのしきい値電圧が検出
できたと判断し、書き込みのしきい値電圧が検出できた
時点のカウンタ値Ｃは、書き込み時間制御回路７にラッ
チされる。このカウンタ値１２は、消去のしきい値電圧
検出時から継続しているため、、消去のしきい値電圧検
出後から、書き込みのしきい値電圧検出までのカウント
が少ない場合、書き込み時間を長く設定でき、読み出し
電圧に対して、最適な書き込み時間が設定できる。
より低くなった時点で、書き込みのしきい値電圧が検出
できたと判断し、書き込みのしきい値電圧が検出できた
時点のカウンタ値Ｃは、書き込み時間制御回路７にラッ
チされる。このカウンタ値１２は、消去のしきい値電圧
検出時から継続しているため、、消去のしきい値電圧検
出後から、書き込みのしきい値電圧検出までのカウント
が少ない場合、書き込み時間を長く設定でき、読み出し
電圧に対して、最適な書き込み時間が設定できる。
【００３０】従って、第１メモリセルアレイ１と同一特
性を持つ、第２のメモリセルアレイ２の消去のしきい値
電圧と、書き込みのしきい値電圧を検出することによ
り、第１メモリセルアレイ１へ書き込みを行う場合は、
必ず読み出し電圧以上になる書き込み時間で書き込み
し、読み出しを行う場合は、読み出し電圧を消去のしき
い値電圧以上、書き込みのしきい値電圧以下に設定し、
正しく読み出しができるようになる。
性を持つ、第２のメモリセルアレイ２の消去のしきい値
電圧と、書き込みのしきい値電圧を検出することによ
り、第１メモリセルアレイ１へ書き込みを行う場合は、
必ず読み出し電圧以上になる書き込み時間で書き込み
し、読み出しを行う場合は、読み出し電圧を消去のしき
い値電圧以上、書き込みのしきい値電圧以下に設定し、
正しく読み出しができるようになる。
【００３１】従って、製造バラツキや書き換えストレス
などで、消去のしきい値電圧が読み出し電圧以上に劣化
したり、書き込みのしきい値電圧が読み出し電圧以下に
劣化した場合、チップ毎に読み出し電圧と書き込み時間
を最適に補正し、読み出し電圧としきい値電圧の逆転に
よる読み出し不良を防ぎ、歩留まりを向上させる効果を
得られる。 そして、図３に本発明による効果を示す。
フラッシュＥＥＰＲＯＭは書き換え回数を増やすことに
より、書き込みではメモリセルに電荷を注入しづらくな
るため、書き込みのしきい値電圧が劣化して下がってし
まう。一方、消去ではメモリセルに電荷を放出しづらく
なるため、消去したしきい値電圧が劣化して上がってし
まう。
などで、消去のしきい値電圧が読み出し電圧以上に劣化
したり、書き込みのしきい値電圧が読み出し電圧以下に
劣化した場合、チップ毎に読み出し電圧と書き込み時間
を最適に補正し、読み出し電圧としきい値電圧の逆転に
よる読み出し不良を防ぎ、歩留まりを向上させる効果を
得られる。 そして、図３に本発明による効果を示す。
フラッシュＥＥＰＲＯＭは書き換え回数を増やすことに
より、書き込みではメモリセルに電荷を注入しづらくな
るため、書き込みのしきい値電圧が劣化して下がってし
まう。一方、消去ではメモリセルに電荷を放出しづらく
なるため、消去したしきい値電圧が劣化して上がってし
まう。
【００３２】また、読み出し電圧は、製造ばらつきなど
により、電圧範囲にばらつきをもっている。このため、
一定の書き込み時間と読み出し電圧では、メモリセルの
しきい値電圧の劣化が大きくなると、読み出し電圧とし
きい値電圧とが逆転するため、読み出し不良が発生す
る。
により、電圧範囲にばらつきをもっている。このため、
一定の書き込み時間と読み出し電圧では、メモリセルの
しきい値電圧の劣化が大きくなると、読み出し電圧とし
きい値電圧とが逆転するため、読み出し不良が発生す
る。
【００３３】本発明では、書き込みと消去のしきい値電
圧検出用のメモリセルアレイを設け、消去のしきい値電
圧から読み出し電圧を設定し、さらに書き込みのしきい
値電圧から書き込み時間を設定しているため、書き換え
回数が増えても、消去のしきい値電圧は読み出し電圧以
下となり、書き込みのしきい値電圧は読み出し電圧以上
になる。例えば、読み出し電圧２の場合、消去のしきい
値電圧が(ｍ＋１）回目で検出できたため、読み出し電
圧２は、ｍ回目 に検出できた読み出し電圧１より高く
設定される。ここで、「ｍ」は、自然数である。さら
に、書き込みのしきい値電圧は（ｍ＋１＋１２）回目で
検出できたため、消去のしきい値電圧検出後から１２回
目に検出できたことになり、１３回目で検出できた前回
より、長く書き込み時間が設定され、書き込みのしきい
値電圧が高くなる。
圧検出用のメモリセルアレイを設け、消去のしきい値電
圧から読み出し電圧を設定し、さらに書き込みのしきい
値電圧から書き込み時間を設定しているため、書き換え
回数が増えても、消去のしきい値電圧は読み出し電圧以
下となり、書き込みのしきい値電圧は読み出し電圧以上
になる。例えば、読み出し電圧２の場合、消去のしきい
値電圧が(ｍ＋１）回目で検出できたため、読み出し電
圧２は、ｍ回目 に検出できた読み出し電圧１より高く
設定される。ここで、「ｍ」は、自然数である。さら
に、書き込みのしきい値電圧は（ｍ＋１＋１２）回目で
検出できたため、消去のしきい値電圧検出後から１２回
目に検出できたことになり、１３回目で検出できた前回
より、長く書き込み時間が設定され、書き込みのしきい
値電圧が高くなる。
【００３４】以上、本発明の一実施形態を図面を参照し
て詳述してきたが、具体的な構成はこの実施形態に限ら
れるものではなく、本発明の要旨を逸脱しない範囲の設
計変更等があっても本発明に含まれる。例えば、第二の
実施形態として図４に示す不揮発性半導体記憶装置は、
第一の実施形態の構成に加えて消去時間制御回路２０が
設けられている。第一の実施形態と同様な他の構成の説
明は、省略する。
て詳述してきたが、具体的な構成はこの実施形態に限ら
れるものではなく、本発明の要旨を逸脱しない範囲の設
計変更等があっても本発明に含まれる。例えば、第二の
実施形態として図４に示す不揮発性半導体記憶装置は、
第一の実施形態の構成に加えて消去時間制御回路２０が
設けられている。第一の実施形態と同様な他の構成の説
明は、省略する。
【００３５】消去時間制御回路２０は、カウンタ値Ｃを
入力し、前回の書き込みモードで、消去のしきい値電圧
を検出した時点のカウンタ値Ｃと、今回の消去のしきい
値電圧を検出した時点のカウンタ値Ｃを比較する。これ
により、消去のしきい値電圧を検出した時点のカウンタ
値Ｃに対して、今回のカウンタ値Ｃが大きい場合、消去
時間制御回路２０は、消去時間を長く設定できるように
する。これにより、次回の消去においては、電荷が放出
しやすい状態になるため、消去のしきい値電圧を下げる
ことができる。
入力し、前回の書き込みモードで、消去のしきい値電圧
を検出した時点のカウンタ値Ｃと、今回の消去のしきい
値電圧を検出した時点のカウンタ値Ｃを比較する。これ
により、消去のしきい値電圧を検出した時点のカウンタ
値Ｃに対して、今回のカウンタ値Ｃが大きい場合、消去
時間制御回路２０は、消去時間を長く設定できるように
する。これにより、次回の消去においては、電荷が放出
しやすい状態になるため、消去のしきい値電圧を下げる
ことができる。
【００３６】また、消去時間は、カウンタ値Ｃに基づき
消去時間制御回路１９において設定され、書き込み消去
制御回路６を介して第１のメモリセルアレイ１と第２の
メモリセルアレイ２とに消去時間の間だけ消去電圧を供
給する。このように、第二の実施形態では、さらに、消
去時間を長く設定することにより、メモリセルの消去の
しきい値電圧を最適にすることができ、読み出し電圧と
書き込みのしきい値電圧を上げすぎずに、消去のしきい
値電圧を読み出し電圧以下にできる。
消去時間制御回路１９において設定され、書き込み消去
制御回路６を介して第１のメモリセルアレイ１と第２の
メモリセルアレイ２とに消去時間の間だけ消去電圧を供
給する。このように、第二の実施形態では、さらに、消
去時間を長く設定することにより、メモリセルの消去の
しきい値電圧を最適にすることができ、読み出し電圧と
書き込みのしきい値電圧を上げすぎずに、消去のしきい
値電圧を読み出し電圧以下にできる。
【００３７】
【発明の効果】請求項１記載の発明によれば、任意に書
き換え可能な第１のメモリ領域と、しきい値電圧検出用
に設けられた第２のメモリ領域とで構成されたメモリセ
ルアレイと、このメモリセルアレイのメモリセルに記憶
されているデータを消去する消去手段と、前記メモリセ
ルアレイのメモリセルにデータを記憶させる書き込み手
段と、前記メモリセルアレイのメモリセルに記憶されて
いるデータを読み出す読み出し手段と、前記第２のメモ
リ領域におけるメモリセルの消去および書き込みしきい
値電圧を検出するまで、メモリセルに１／Ｎ（Ｎは自然
数）ずつ電圧を上げて供給する電圧発生回路手段と、前
記電圧発生回路から供給される電圧で、前記第２のメモ
リ領域におけるメモリセルの消去および書き込みしきい
値電圧を検出するしきい値電圧検出手段と、前記しきい
値電圧検出手段が消去しきい値電圧を検出するまでカウ
ント動作を行い消去しきい値電圧を検出した時点のカウ
ンタ値と、引き続き前記第２のメモリ領域に書き込みが
行われた後、前記しきい値電圧検出手段が書き込みしき
い値電圧を検出するまでカウント動作を行い、書き込み
しきい値電圧を検出した時点のカウンタ値とを出力する
計時手段と、前記計時手段から出力される消去しきい値
電圧を検出するまでのカウンタ値と、その後に前記計時
手段から出力される、書き込みしきい値電圧を検出する
までのカウンタ値とを入力し、両カウンタ値の差から、
前記メモリセルアレイヘの書き込み時間を設定する時間
制御手段と、前記計時手段から出力される消去しきい値
電圧を検出するまでのカウンタ値から、前記メモリセル
アレイのメモリセルに記憶されているデータを読み出す
読み出し電圧を設定する電圧変換手段とを具備するた
め、製造バラツキや書き換えストレスなどで、消去のし
きい値電圧が読み出し電圧以上に劣化したり、書き込み
のしきい値電圧が読み出し電圧以下に劣化した場合、第
２のメモリ領域のメモリセルを用いて求めた読み出し電
圧と書き込み電圧を第１のメモリ領域のメモリセルに対
して使用するので、不揮発性半導体記憶装置毎に読み出
し電圧と書き込み電圧を最適に補正でき、読み出し電圧
としきい値電圧との逆転による読み出し不良を防ぎ、歩
留まりを向上させる効果がある。
き換え可能な第１のメモリ領域と、しきい値電圧検出用
に設けられた第２のメモリ領域とで構成されたメモリセ
ルアレイと、このメモリセルアレイのメモリセルに記憶
されているデータを消去する消去手段と、前記メモリセ
ルアレイのメモリセルにデータを記憶させる書き込み手
段と、前記メモリセルアレイのメモリセルに記憶されて
いるデータを読み出す読み出し手段と、前記第２のメモ
リ領域におけるメモリセルの消去および書き込みしきい
値電圧を検出するまで、メモリセルに１／Ｎ（Ｎは自然
数）ずつ電圧を上げて供給する電圧発生回路手段と、前
記電圧発生回路から供給される電圧で、前記第２のメモ
リ領域におけるメモリセルの消去および書き込みしきい
値電圧を検出するしきい値電圧検出手段と、前記しきい
値電圧検出手段が消去しきい値電圧を検出するまでカウ
ント動作を行い消去しきい値電圧を検出した時点のカウ
ンタ値と、引き続き前記第２のメモリ領域に書き込みが
行われた後、前記しきい値電圧検出手段が書き込みしき
い値電圧を検出するまでカウント動作を行い、書き込み
しきい値電圧を検出した時点のカウンタ値とを出力する
計時手段と、前記計時手段から出力される消去しきい値
電圧を検出するまでのカウンタ値と、その後に前記計時
手段から出力される、書き込みしきい値電圧を検出する
までのカウンタ値とを入力し、両カウンタ値の差から、
前記メモリセルアレイヘの書き込み時間を設定する時間
制御手段と、前記計時手段から出力される消去しきい値
電圧を検出するまでのカウンタ値から、前記メモリセル
アレイのメモリセルに記憶されているデータを読み出す
読み出し電圧を設定する電圧変換手段とを具備するた
め、製造バラツキや書き換えストレスなどで、消去のし
きい値電圧が読み出し電圧以上に劣化したり、書き込み
のしきい値電圧が読み出し電圧以下に劣化した場合、第
２のメモリ領域のメモリセルを用いて求めた読み出し電
圧と書き込み電圧を第１のメモリ領域のメモリセルに対
して使用するので、不揮発性半導体記憶装置毎に読み出
し電圧と書き込み電圧を最適に補正でき、読み出し電圧
としきい値電圧との逆転による読み出し不良を防ぎ、歩
留まりを向上させる効果がある。
【００３８】請求項２の発明によれば、前記計時手段か
ら出力される消去しきい値電圧を検出するまでのカウン
タ値が、前回の消去しきい値電圧を検出するまでのカウ
ンタ値より多い場合、前記メモリセルアレイへの読出し
電圧を増加させる電圧変換手段を具備するため、精度の
高い読み出し電圧の値を設定できる効果がある。
ら出力される消去しきい値電圧を検出するまでのカウン
タ値が、前回の消去しきい値電圧を検出するまでのカウ
ンタ値より多い場合、前記メモリセルアレイへの読出し
電圧を増加させる電圧変換手段を具備するため、精度の
高い読み出し電圧の値を設定できる効果がある。
【００３９】請求項３記載の発明によれば、前記計時手
段から出力される書き込みしきい値電圧を検出するまで
のカウンタ値と消去しきい値電圧を検出するまでのカウ
ンタ値との差が、前回の書き込みしきい値電圧を検出す
るまでのカウンタ値と消去しきい値電圧を検出するまで
のカウンタ値との差より少ない場合、前記メモリセルア
レイヘの書き込み時間を増加させる時間制御手段を具備
するため、精度の高い読み出し電圧の値を設定できる効
果がある。
段から出力される書き込みしきい値電圧を検出するまで
のカウンタ値と消去しきい値電圧を検出するまでのカウ
ンタ値との差が、前回の書き込みしきい値電圧を検出す
るまでのカウンタ値と消去しきい値電圧を検出するまで
のカウンタ値との差より少ない場合、前記メモリセルア
レイヘの書き込み時間を増加させる時間制御手段を具備
するため、精度の高い読み出し電圧の値を設定できる効
果がある。
【００４０】
【００４１】請求項４記載の発明によれば、前記消去手
段において、前回の消去しきい値電圧を検出するまでの
カウンタ値より、今回の消去しきい値電圧を検出するま
でのカウンタ値が多い場合、次回の消去時間を今回の消
去時間より長く設定する消去時間制御手段を具備するた
め、十分にメモリセルに記憶されているデータの消去が
行われ、消去メモリセルの消去のしきい値電圧を最適な
値とする事ができ、読み出し電圧と書き込みのしきい値
電圧を上げすぎずに、消去のしきい値電圧を読み出し電
圧以下にできる効果がある。
段において、前回の消去しきい値電圧を検出するまでの
カウンタ値より、今回の消去しきい値電圧を検出するま
でのカウンタ値が多い場合、次回の消去時間を今回の消
去時間より長く設定する消去時間制御手段を具備するた
め、十分にメモリセルに記憶されているデータの消去が
行われ、消去メモリセルの消去のしきい値電圧を最適な
値とする事ができ、読み出し電圧と書き込みのしきい値
電圧を上げすぎずに、消去のしきい値電圧を読み出し電
圧以下にできる効果がある。
【図１】 本発明の一実施形態による不揮発性半導体記
憶装置の構成を示すブロック図である。
憶装置の構成を示すブロック図である。
【図２】 図１に示す不揮発性半導体記憶装置の動作を
示すタイミングチャートである。
示すタイミングチャートである。
【図３】 図１に示す不揮発性半導体記憶装置のしきい
値電圧の変化を示す概念図である。
値電圧の変化を示す概念図である。
【図４】 本発明の第二の実施形態による不揮発性半導
体記憶装置の構成を示すブロック図である。
体記憶装置の構成を示すブロック図である。
【図５】 従来の不揮発性半導体記憶装置の構成を示す
ブロック図である。
ブロック図である。
１ 第１のメモリセルアレイ ２ 第２のメモリセルアレイ ３ 列デコーダ ４ 行デコーダ ５ 読み出し制御回路 ６ 書き込み消去制御回路 ７ 書き込み時間制御回路 ８ 高電圧発生回路 ９ １／Ｎ回路 １０、１５、１９ アンド回路 １１ 読み出し電圧発生回路 １３ カウンタ回路 ２０ 消去時間制御回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G11C 16/00 - 16/34
Claims (4)
- 【請求項１】 任意に書き換え可能な第１のメモリ領域
と、しきい値電圧検出用に設けられた第２のメモリ領域
とで構成されたメモリセルアレイと、 このメモリセルアレイのメモリセルに記憶されているデ
ータを消去する消去手段と、 前記メモリセルアレイのメモリセルにデータを記憶させ
る書き込み手段と、 前記メモリセルアレイのメモリセルに記憶されているデ
ータを読み出す読み出し手段と、 前記第２のメモリ領域におけるメモリセルの消去および
書き込みしきい値電圧を検出するまで、メモリセルに１
／Ｎ（Ｎは自然数）ずつ電圧を上げて供給する電圧発生
回路手段と、 前記電圧発生回路から供給される電圧で、前記第２のメ
モリ領域におけるメモリセルの消去および書き込みしき
い値電圧を検出するしきい値電圧検出手段と、 前記しきい値電圧検出手段が消去しきい値電圧を検出す
るまでカウント動作を行い消去しきい値電圧を検出した
時点のカウンタ値と、引き続き前記第２のメモリ領域に
書き込みが行われた後、前記しきい値電圧検出手段が書
き込みしきい値電圧を検出するまでカウント動作を行
い、書き込みしきい値電圧を検出した時点のカウンタ値
とを出力する計時手段と、 前記計時手段から出力される消去しきい値電圧を検出す
るまでのカウンタ値と、その後に前記計時手段から出力
される、書き込みしきい値電圧を検出するまでのカウン
タ値とを入力し、両カウンタ値の差から、前記メモリセ
ルアレイヘの書き込み時間を設定する時間制御手段と、 前記計時手段から出力される消去しきい値電圧を検出す
るまでのカウンタ値から、前記メモリセルアレイのメモ
リセルに記憶されているデータを読み出す読み出し電圧
を設定する電圧変換手段とを具備することを特徴とする
不揮発性半導体記憶装置。 - 【請求項２】 前記計時手段から出力される消去しきい
値電圧を検出するまでのカウンタ値が、前回の消去しき
い値電圧を検出するまでのカウンタ値より多い場合、前
記メモリセルアレイへの読出し電圧を増加させる電圧変
換手段を具備することを特徴とする請求項１記載の不揮
発性半導体記憶装置。 - 【請求項３】 前記計時手段から出力される書き込みし
きい値電圧を検出するまでのカウンタ値と消去しきい値
電圧を検出するまでのカウンタ値との差が、前回の書き
込みしきい値電圧を検出するまでのカウンタ値と消去し
きい値電圧を検出するまでのカウンタ値との差より少な
い場合、前記メモリセルアレイヘの書き込み時間を増加
させる時間制御手段を具備することを特徴とする請求項
１記載の不揮発性半導体記憶装置。 - 【請求項４】 前記消去手段において、前回の消去しき
い値電圧を検出するまでのカウンタ値より、今回の消去
しきい値電圧を検出するまでのカウンタ値が多い場合、
次回の消去時間を今回の消去時間より長く設定する消去
時間制御手段を具備することを特徴とする請求項１記載
の不揮発性半導体記憶装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8770798A JP3098486B2 (ja) | 1998-03-31 | 1998-03-31 | 不揮発性半導体記憶装置 |
| TW088104703A TW419663B (en) | 1998-03-31 | 1999-03-24 | Non-volatile semiconductor |
| US09/276,507 US6031762A (en) | 1998-03-31 | 1999-03-25 | Non-volatile semiconductor memory |
| CN99103426A CN1126113C (zh) | 1998-03-31 | 1999-03-30 | 非易失性半导体存储装置 |
| KR1019990011353A KR100286720B1 (ko) | 1998-03-31 | 1999-03-31 | 불휘발성 반도체 메모리 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8770798A JP3098486B2 (ja) | 1998-03-31 | 1998-03-31 | 不揮発性半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11288597A JPH11288597A (ja) | 1999-10-19 |
| JP3098486B2 true JP3098486B2 (ja) | 2000-10-16 |
Family
ID=13922397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8770798A Expired - Fee Related JP3098486B2 (ja) | 1998-03-31 | 1998-03-31 | 不揮発性半導体記憶装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6031762A (ja) |
| JP (1) | JP3098486B2 (ja) |
| KR (1) | KR100286720B1 (ja) |
| CN (1) | CN1126113C (ja) |
| TW (1) | TW419663B (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000004719A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 플래쉬 메모리 셀의 재기록 제어장치 |
| KR100661670B1 (ko) * | 1999-12-28 | 2006-12-26 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 소거 방법 및 그 장치 |
| JP4282248B2 (ja) * | 2001-03-30 | 2009-06-17 | 株式会社東芝 | 半導体記憶装置 |
| JP2002352590A (ja) * | 2001-05-25 | 2002-12-06 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| US6522580B2 (en) * | 2001-06-27 | 2003-02-18 | Sandisk Corporation | Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states |
| JP4713143B2 (ja) * | 2004-12-15 | 2011-06-29 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
| DE102004062150A1 (de) * | 2004-12-23 | 2006-07-13 | Braun Gmbh | Auswechselbares Zubehörteil für ein Elektrokleingerät und Verfahren zum Bestimmen der Benutzungsdauer des Zubehörteils |
| US7257023B2 (en) * | 2005-08-10 | 2007-08-14 | Taiwan Semiconductor Manufacturing Co. | Hybrid non-volatile memory device |
| KR100880320B1 (ko) | 2007-07-25 | 2009-01-28 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 프로그램 방법 |
| KR101406279B1 (ko) * | 2007-12-20 | 2014-06-13 | 삼성전자주식회사 | 반도체 메모리 장치 및 그것의 읽기 페일 분석 방법 |
| KR101378602B1 (ko) * | 2008-05-13 | 2014-03-25 | 삼성전자주식회사 | 메모리 장치 및 메모리 프로그래밍 방법 |
| JP5348541B2 (ja) * | 2009-05-20 | 2013-11-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| EP2761480A4 (en) | 2011-09-30 | 2015-06-24 | Intel Corp | APPARATUS AND METHOD FOR IMPLEMENTING MULTINIVE MEMORY HIERARCHY ON COMMON MEMORY CHANNELS |
| EP2761467B1 (en) * | 2011-09-30 | 2019-10-23 | Intel Corporation | Generation of far memory access signals based on usage statistic tracking |
| US9600416B2 (en) | 2011-09-30 | 2017-03-21 | Intel Corporation | Apparatus and method for implementing a multi-level memory hierarchy |
| US9342453B2 (en) | 2011-09-30 | 2016-05-17 | Intel Corporation | Memory channel that supports near memory and far memory access |
| JP2013122793A (ja) | 2011-12-09 | 2013-06-20 | Toshiba Corp | 不揮発性半導体記憶装置 |
| CN106354652B (zh) * | 2015-07-15 | 2019-09-27 | 上海华虹集成电路有限责任公司 | 非易失性存储器读写控制电路 |
| US10366763B2 (en) * | 2017-10-31 | 2019-07-30 | Micron Technology, Inc. | Block read count voltage adjustment |
| CN113284471B (zh) * | 2021-06-28 | 2022-09-02 | 山东蓝贝思特教装集团股份有限公司 | 基于光照擦除的液晶书写装置局部擦除控制方法及系统 |
| CN116206648B (zh) * | 2022-01-27 | 2024-02-20 | 北京超弦存储器研究院 | 动态存储器及其读写方法、存储装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5268870A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Flash EEPROM system and intelligent programming and erasing methods therefor |
| US5687345A (en) * | 1992-03-17 | 1997-11-11 | Hitachi, Ltd. | Microcomputer having CPU and built-in flash memory that is rewritable under control of the CPU analyzing a command supplied from an external device |
| JP2806326B2 (ja) * | 1995-09-27 | 1998-09-30 | 日本電気株式会社 | 不揮発性半導体記憶装置の書込み・消去方法 |
| JPH09180473A (ja) * | 1995-12-27 | 1997-07-11 | Nec Corp | 不揮発性半導体メモリ装置 |
| JP3920943B2 (ja) * | 1996-05-10 | 2007-05-30 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
-
1998
- 1998-03-31 JP JP8770798A patent/JP3098486B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-24 TW TW088104703A patent/TW419663B/zh not_active IP Right Cessation
- 1999-03-25 US US09/276,507 patent/US6031762A/en not_active Expired - Fee Related
- 1999-03-30 CN CN99103426A patent/CN1126113C/zh not_active Expired - Fee Related
- 1999-03-31 KR KR1019990011353A patent/KR100286720B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1230752A (zh) | 1999-10-06 |
| TW419663B (en) | 2001-01-21 |
| JPH11288597A (ja) | 1999-10-19 |
| US6031762A (en) | 2000-02-29 |
| CN1126113C (zh) | 2003-10-29 |
| KR100286720B1 (ko) | 2001-04-16 |
| KR19990078449A (ko) | 1999-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3098486B2 (ja) | 不揮発性半導体記憶装置 | |
| KR100632940B1 (ko) | 프로그램 사이클 시간을 가변시킬 수 있는 불 휘발성반도체 메모리 장치 | |
| JP5106817B2 (ja) | 信頼性を向上させることができるフラッシュメモリ装置 | |
| US8320183B2 (en) | Controlling a memory device responsive to degradation | |
| JP2632104B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3854042B2 (ja) | フラッシュメモリ装置及びそのプログラム方法 | |
| US6222779B1 (en) | Semiconductor storage device with automatic write/erase function | |
| US7551503B2 (en) | Method for refreshing a flash memory | |
| JP2982676B2 (ja) | 不揮発性半導体記憶装置の過消去救済方法 | |
| US7881115B2 (en) | Method of programming nonvolatile memory device | |
| JP2008016112A (ja) | 半導体記憶装置 | |
| KR100215351B1 (ko) | 가변 기록 및 소거 시간 주기를 갖는 비휘발성 반도체 메모리 장치 | |
| US6668303B2 (en) | Method for refreshing stored data in an electrically erasable and programmable non-volatile memory | |
| US6735121B2 (en) | Nonvolatile memory system having status register for rewrite control | |
| JP3198998B2 (ja) | 半導体不揮発性メモリ | |
| JPH09320289A (ja) | 半導体不揮発性メモリ | |
| JP2573116B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2000123584A (ja) | 不揮発性半導体メモリおよびそれを内蔵した半導体集積回路 | |
| JPH0528788A (ja) | 不揮発性メモリ装置 | |
| US6118704A (en) | Erasing device and method of erasure for a storage unit, and storage medium storing program for erasing storage unit | |
| JP4170261B2 (ja) | 不揮発性半導体記憶装置及びそのデータ書込み若しくは消去方法 | |
| JP2004014052A (ja) | 不揮発性半導体記憶装置 | |
| JP2002208291A (ja) | 不揮発性記憶装置 | |
| JP2008257804A (ja) | 半導体装置 | |
| KR100648272B1 (ko) | 불 휘발성 메모리 장치 및 그것의 프로그램 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000725 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070811 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |