KR19990078449A - 불휘발성 반도체 메모리 - Google Patents

불휘발성 반도체 메모리 Download PDF

Info

Publication number
KR19990078449A
KR19990078449A KR1019990011353A KR19990011353A KR19990078449A KR 19990078449 A KR19990078449 A KR 19990078449A KR 1019990011353 A KR1019990011353 A KR 1019990011353A KR 19990011353 A KR19990011353 A KR 19990011353A KR 19990078449 A KR19990078449 A KR 19990078449A
Authority
KR
South Korea
Prior art keywords
voltage
memory cell
cell array
write
time
Prior art date
Application number
KR1019990011353A
Other languages
English (en)
Other versions
KR100286720B1 (ko
Inventor
사이또미노루
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990078449A publication Critical patent/KR19990078449A/ko
Application granted granted Critical
Publication of KR100286720B1 publication Critical patent/KR100286720B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles

Landscapes

  • Read Only Memory (AREA)

Abstract

메모리 셀 어레이의 기록 및 소거에 대한 임계 전압을 검출함으로써 소거 임계 전압에 대한 적당한 판독 전압을 설정할 수 있고 그리고 판독 전압에 대한 적당한 기록 시간을 설정할 수 있는 불휘발성 반도체 메모리가 제공된다.
플래쉬 EEPROM으로 불리우는 본 발명의 불휘발성 반도체 메모리는 제1 메모리 셀 어레이(1), 제2 메모리 셀 어레이(2), 열 디코더(3), 라인 디코더(4), 판독 제어 회로(5), 기록 및 소거 제어 회로(6), 기록 시간 제어 회로(7), 고전압 발생 회로(8), 카운터 회로(13), 1/N 회로(9), 및 판독 전압 발생 회로(11)를 포함한다. 제1 메모리 셀 어레이(1) 및 제2 메모리 셀 어레이(2)는 동일한 메모리 셀 어레이 상에 형성되고, 2개의 메모리 셀 어레이에 저장된 모든 데이타는 한번에 소거될 수 있다. 따라서, 메모리 셀 어레이의 모든 메모리 셀들은 동일한 소거 임계 전압을 갖는다. 제1 메모리 셀 어레이(1)는 자유롭게 기록될 수 있는 영역으로 설계되고, 제2 메모리 셀 어레이(2)는 메모리 셀들의 임계 전압을 검출하기 위한 영역으로서 설계되어 임계 전압을 검출할 때를 제외하고 제2 메모리 셀 어레이(2)에는 기록이 금지된다.

Description

불휘발성 반도체 메모리{NON-VOLATILE SEMICONDUCTOR MEMORY}
본 발명은 휴대용 데이타 처리 장치에 데이타를 저장하기 위해 사용되는 불휘발성 반도체 메모리에 관한 것이다.
이 출원은 참조로서도 명세서에서 구체화되는 내용의 일본 출원 특허 출원 No. Hei 10-087707에 기초한다.
종래의 플래쉬 EEPROM은 제조상의 변경 또는 재기록 스트레스로 인해 감소된 기록 임계 전압 또는 증가된 소거 임계 전압으로 야기되는 판독 에러가 종종 일어난다는 결점을 갖고 있다.
기록 임계 전압이 판독 전압보다 더 낮은 전압으로 열화될 때 또는 소거 임계 전압이 판독 전압보다 더 커지도록 열화될 때 이러한 문제가 야기되기 때문에, 소거의 임계 전압이 판독 전압 이하가 되도록 감소되고 기록의 임계 전압이 판독 전압 이상이 되도록 증가시키기 위하여 기록 단계전에 임계 전압을 최적화하는 것이 항상 요구된다.
상기 기술된 문제를 해결하기 위하여, 일본 특허 출원, 제1 출원 No. Hei 5-28788에서는 시간에 따른 임계 전압의 변화를 모니터링하기 위한 데이타-비트를 기록하기 위하여 사용된 제2 메모리 셀 어레이(2)에 기록하기 위한 기록 조건이 제1 메모리 셀 어레이(1)에 기록하기 위한 기록 조건과는 다르고, 만약 기록 조건의 열화가 발견되면, 제1 메모리 셀 어레이를 재기록하는 기술이 제안되었다. 도 5에 도시된 바와 같이, 상기 서류에 개시된 기술은 소거 임계 전압이 모니터되지 않기 때문에 판독 전압이 최적화될 수 없는 문제를 갖는다.
즉, 임계 전압 레벨의 열화로 인해 소거 전압이 판독 전압보다 더 커질 때 판독 실패가 일어나는 문제가 아직 남아 있다.
따라서, 본 발명의 목적은 소거 임계 전압과 비교하여 최적의 판독 전압을 셋팅하거나 설정할 수 있으며 또한 시간에 따른 열화를 모니터링하기 위한 데이타 비트들을 기록하기 위한 메모리 셀 어레이의 기록 임계 전압 및 소거 임계 전압을 검출함으로써 판독 전압에 기초하여 최적의 기록 시간을 셋팅하거나 설정할 수 있는 불휘발성 반도체 메모리 장치를 제공하는 것이다.
본 발명의 목적은 기록할 수 있고 전기적으로 전부 소거할 수 있는 불휘발성 메모리(이하, 플래쉬 EEPROM으로 불림)를 제공하는 것이다. 여기에서 메모리는 전하가 메모리에 포함되지 않을 때(이하, "소거된 상태"로 불림)이거나 전하가 메모리에 포함될 때(이하, "기록된 상태"로 불림)의 둘 모두의 상태에서 임계 전압을 검출하기 위한 수단, 및 검출된 임계 전압에 기초하여 판독 전압 및 기록 시간을 랜덤하게 수정하기 위한 수단을 포함하고, 여기에서 상기 최적의 판독 전압 및 최적의 기록 시간은 소거 임계 전압에 기초하여 설정될 수 있다.
도 1에서, 제1 메모리 셀 어레이(1)는 제2 메모리 셀 어레이(2)와 동일한 메모리 셀 어레이 상에 형성되고, 제1 및 제2 메모리 셀 어레이(1 및 2)의 소거는 동일한 소거 임계 전압에 의해 실행될 수 있고, 기록은 동일한 기록 시간으로 실행될 수 있다고 가정한다. 또한, 제1 메모리 셀 어레이(1)는 기록을 자유롭게 행할 수 있는 영역으로 하고, 제2 메모리 셀 어레이(2)는 임계 전압을 검출할 수 있는 영역으로 하여 임계 전압을 검출할 때만 제2 메모리 셀(2)내로의 기록이 가능하다고 가정한다.
제2 메모리 셀 어레이(2)의 임계 전압의 검출은 고전압 발생 회로(8)로부터 출력된 전압을 1/N 전압 디바이더에 의해 1/N 만큼 분할하여 그것을 제2 메모리 셀 어레이(2)에 공급함으로써, 그리고 판독 제어 회로(5)에서 출력된 모든 데이타가 "H"로 될 때까지 전압을 1/N 만큼 반복적으로 증가시킴으로써 제1 메모리 셀(1)에 기록하기 전에 실행된다. 계속해서, 제2 메모리 셀 어레이(2)에 기록하고, 소거 임계 전압뿐만 아니라 기록 임계 전압도 검출된다.
또한, 카운터 회로(13)는 카운팅 동작을 수행하고 제2 메모리 어레이(2)의 임계 전압을 검출할 때까지 카운트 값(12)을 출력한다. 소거를 위한 임계값을 검출하는 시점에서의 카운트 값(12)은 판독 전압을 출력하기 위하여 판독 전압 발생 회로(11)에 입력된다. 기록 임계 전압을 검출하는 시점에서의 카운트 값(12)은 기록 시간 제어 회로(7)에 입력되고, 그리고 기록 시간은 소거의 임계 전압을 검출하는 시점에서의 카운트 값(12)으로부터의 차로 설정된다.
상기 기술된 바와 같이, 본 발명의 메모리 셀 어레이는 제1 메모리 셀 어레이(1)에 기록할 때는, 기록 전압이 판독 전압보다 항상 더 높은 기록 시간으로 기록하고, 제1 메모리 셀 어레이(1)로부터 판독할 때는, 판독 전압을 소거 임계 전압 이상이고 기록 임계 전압 이하인 전압으로 설정함으로써 올바른 판독을 실행할 수 있다.
따라서, 제조시의 변동 또는 재기록으로 인한 스트레스 때문에 소거 임계 전압이 판독 전압 이상으로 열화될 때 또는 기록 임계 전압이 판독 전압 이하로 열화될 때, 판독 전압 및 임계 전압의 역전으로 야기되는 판독 에러를 피하는 것이 가능해지고, 판독 전압 및 기록 시간을 그 최적의 값으로 수정함으로써 제조 수율을 향상시키는 것이 가능해진다.
도 1은 본 발명의 한 실시예에 따른 불휘발성 반도체 메모리의 구조를 도시하는 블럭도.
도 2는 본 발명의 한 실시예에 따른 불휘발성 반도체 메모리의 동작을 도시하는 타이밍 챠트.
도 3은 도 1에 도시된 불휘발성 반도체 메모리의 임계 전압의 변화를 도시하는 개념도.
도 4는 본 발명의 제2 실시예에 따른 불휘발성 반도체 메모리의 구조를 도시하는 블럭도.
도 5는 종래의 불휘발성 반도체 메모리를 도시하는 블럭도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 제1 메모리 셀 어레이
2 : 제2 메모리 셀 어레이
3 : 행 디코더
4 : 라인 디코더
5 : 판독 제어 회로
6 : 기록 및 소거 제어 회로
7 : 기록 시간 제어 회로
8 : 고전압 발생 회로
11 : 판독 전압 발생 회로
13 : 카운터 회로
첨부된 도면들과 관련해서 본 발명의 양호한 실시예들을 이하 설명할 것이다. 도 1은 본 발명의 한 실시예에 따른 불휘발성 반도체 메모리 장치, 예를 들어 플래쉬 EEPROM(전기적으로 소거가능하고 프로그램가능한 판독 전용 메모리)의 구조를 도시하는 블럭도이다. 도 1에 도시된 플래쉬 EEPROM은 제1 메모리 셀 어레이(1), 제2 메모리 셀 어레이(2), 열 디코더(3), 라인 디코더(4), 판독 제어 회로(5), 판독 및 소거 제어 회로(6), 기록 시간 제어 회로(7), 고전압 발생 회로(8), 카운터 회로(13), 1/N 회로(9) 및 판독 전압 발생 회로(11)로 구성된다.
동일한 메모리 셀 어레이 상에 제1 메모리 셀 어레이(1) 및 제2 메모리 셀 어레이(2)를 형성하고, 상기 두개의 메모리 셀들에 저장된 데이타를 일괄 제거할 수 있다. 따라서, 상기 제1 및 제2 메모리 셀 어레이의 메모리 셀들은 동일한 임계 전압을 갖는다. 제1 메모리 셀 어레이(1)를 랜덤하게 기록될 수 있는 영역이 되도록 설계할 수 있고, 제2 메모리 셀 어레이를 메모리 셀의 임계 전압을 검출할 수 있는 영역이 되도록 설계함에 따라 임계 전압을 검출할 때를 제외하고 제2 메모리 셀 어레이에 기록하는 것이 금지된다.
기록 및 소거 제어 회로(6)는 고전압 발생 회로(8)에서 발생된 기록/소거용 전압을 열 디코더(3) 및 라인 디코더(4)에 의해 도시된 어드레스를 갖는 메모리 셀에 공급한다. 기록 및 소거 제어 회로(6)는 기록 시간 제어 회로(7)에 의해 결정된 시간동안만 기록 전압을 공급하고, 또한 소정의 시간동안 메모리 셀에 소거 전압을 공급한다. 기록 제어 회로(5)는 판독 전압 발생 회로(11)에 의해 발생된 판독 전압을 열 디코더(3) 및 라인 디코더(4)에 의해 표시된 어드레스를 갖는 제1 메모리 셀 어레이의 메모리 셀에 공급하고, 메모리의 외부에 데이타(D)를 출력한다.
판독 전압이 메모리 셀의 임계 전압보다 더 낮을 때, 즉 기록된 메모리 셀이 판독될 때, 이러한 데이타 D는 "L"로서 출력되고, 기록 전압이 메모리 셀의 임계 전압보다 더 높을 때, 즉 소거된 메모리 셀이 판독될 때, 데이타 D는 "H"로서 출력된다.
제2 메모리 셀 어레이(2), 카운터(13), 및 1/N 회로(9)는 제2 메모리 셀 어레이(2)의 임계 전압을 검출하기 위하여 제공된다. 제1 메모리 내로 기록하기 전에, 제2 메모리 셀 어레이(2)의 소거 임계 전압을 검출하여, 제2 메모리 셀 어레이(2) 모두에 기록하고, 그런 다음 제2 메모리 셀 내의 기록 임계 전압을 검출한다.
1/N 회로(9)는 고전압 발생 회로(8)로부터 출력된 전압을 분할하고, 분할된 전압은 제2 메모리 셀 어레이(2)에 공급된다. 판독 제어 회로로부터 출력된 모든 데이타(17)가 "H"로 되고, 모든 제2 메모리 셀 어레이(2)에 대한 소거 임계 전압이 검출된 것으로 판정될 때까지 1/N 회로(9)는 1/N 만큼 반복적으로 전압을 증가시킴으로써 소거의 임계 전압을 검출한다. 카운터 회로(13)는 카운팅 동작을 행하고, 카운터 값(C)을 출력하는 반면, 클럭(16)은 소거 임계 전압의 검출이 완료될 때까지 AND(19)로부터 연속적으로 입력된다. 카운터 회로(13)는 카운트 값(C)을 1/N 회로(9)에 공급한다. 카운터 회로(9)는 카운트 값(C)이 입력될 때, 1/N 만큼 전압을 반복적으로 증가시킨다.
제2 메모리 셀(2)이 소거 임계 전압을 검출하는 시점에서, 카운터 회로(13)는 소거 임계 전압에 대한 최적 판독 전압을 설정하기 위하여 카운트 값(C)을 판독 전압 발생 회로에 공급한다. 제2 메모리 셀 어레이(2)의 소거 임계 전압이 검출된 후에, 제2 메모리 셀 어레이의 모든 메모리 셀들에는 소거 임계값의 검출과 유사한 기록 임계 전압을 검출하기 위한 기록이 행해진다.
여기에서, 기록 임계 전압을 검출할 때, 만약, 데이타(D)에 "H"가 하나 있다면, 기록 임계 전압은 검출된 것으로 간주한다. 카운터 회로(13)는 소거 임계값을 검출할 때 카운트 값(C)로부터 연속적으로 카운팅 동작을 수행한다. 기록 시간 제어 회로(7)는 기록 임계 전압이 검출될 때의 시간 n에서 입력된 카운트 값(C)과 소거 임계 전압을 검출할 때의 카운트 값(C) 사이의 차로부터 판독 전압에 대한 최적의 기록 시간을 계산한다.
도 1 및 도 2를 참조하여 본 발명의 한 실시예의 동작예가 이하 기술될 것이다.
실시예의 동작이 기록 모드의 시점에서 타이밍의 도면을 도시하는 도 2와 관련해서 설명될 것이다. 제1 메모리 셀 어레이(1) 및 제2 메모리 셀 어레이(2)가 전부 소거되고 동일한 소거 임계 전압을 유지한다고 가정한다. 본 발명의 동작이 제1 메모리 셀 어레이로의 기록 모드로 수행되기 때문에, 기록 모드 신호가 "H"가 될 때, 제2 메모리 셀 어레이의 어드레스는 모두 선택되고, 제2 메모리 셀 어레이(2)의 소거 임계 전압이 검출된다.
검출된 신호(K)가 "H"일 때, 1/N 회로(9)에 의해 분할된 1/N 전압에 대응하여 검출된 전압은 AND(10)를 통해 제2 메모리 셀 어레이(2)에 공급된다. 검출 전압이 메모리 셀들의 임계 전압보다 더 높을 때, 제2 메모리 셀 어레이(2)의 메모리 셀들은 턴 온된다. 이에 따라, 판독 제어 회로로부터 출력된 데이타 D는 "H"가 된다. 검출 전압이 메모리 셀들의 임계 전압보다 더 낮을 때, 메모리 셀들은 턴 오프되고, 데이타 D는 "L"로 된다. 따라서, 카운터 값(C)이 입력될 때, 1/N 회로(9)는 반복적으로 전위 레벨을 1/N씩 증가시킨다. 그리고, 제2 메모리 셀 어레이(2)의 모든 메모리 셀들은 턴 온되고 데이타(17)가 "H"로 될 때까지 임계 전압을 반복해서 검출한다.
데이타 D가 "H"로서 출력될 때, 그리고 제2 메모리 셀 어레이(2)의 소거 임계 전압이 검출될 때, AND(15)의 출력은 "L"에서 "H"로 스위치된다. 결과적으로, AND(19)의 출력은 "L"로 스위치되고, 카운터 회로(13)에 입력하기 위한 클럭(CK)는 AND(19)로부터 출력되지 않는다. 이에 의해, 카운터 회로(13)의 카운팅 동작은 중지된다. 카운터 회로(13)가 정지될 때의 카운트 값(C)은 판독 전압에 공급되고, AND 회로(15)의 출력 신호에 의해 판독 전압 발생 회로(11)에서 래치된다. 판독 전압 발생 회로(11)는 소거 임계 전압에 대해 최적의 판독 전압을 설정한다. 따라서, 소거된 메모리 셀들은 판독될 때 항상 데이타 "H"를 출력한다.
제2 메모리 셀 어레이(2)의 모든 메모리 셀에 데이타가 기록된다. 제2 메모리 셀 어레이 내로의 이러한 기록 동작에 사용된 기록 시간은 이전 기록 동작에서 기록 시간 제어 회로(7)에 의해 설정된 시간이다. 기록이 완료될 때, 제2 메모리 셀(2)의 기록 임계 전압이 검출된다. 카운팅 회로(13)는 소거 임계 전압이 검출될 때의 카운트 값을 보존하고 카운팅 동작을 계속한다. 1/N 회로(9)가 소거 임계 전압이 검출될 때의 검출 전압으로부터 계속해서 소거 임계 전압을 공급하기 때문에, 1/N 만큼 전압 레벨을 반복적으로 증가시킴으로써 기록 임계 전압을 검출한다. 제2 메모리 셀 어레이의 기록 임계 전압이 기록에 의한 전하의 주입으로 인해 소거 임계 전압보다 더 높아짐에 따라, 단지 "L"만이 데이타 D에서 출력되는데 이러한 이유는 모든 메모리 셀들이 소거 임계 전압을 검출할 수 있는 검출된 전압을 사용하여 오프 상태로 스위치되기 때문이다.
다음, 한개의 메모리 셀의 기록 임계 전압만이라도 검출 전압보다 더 낮은 것으로 판정될 때, 즉, 데이타 D의 한개만이라도 "H"로 될 때, NOR(14)의 출력은 "H"에서 "L"로 턴된다. 이때, 카운트 값(C)이 기록 시간 제어 회로(7)에 의해 래치된다. 기록 임계 전압이 검출될 때의 카운트 값(C)과 소거 임계 전압이 검출될 때의 계산 값(C) 사이의 차로부터의 기록 시간이 기록 시간 제어 회로(7)에 설정된다. 기록 시간 제어 회로(7)에 의해 래치된 카운트 값(C)이 소거 임계값이 검출될 때의 시간으로부터 계속해서 카운팅되기 때문에, 소거 임계 전압을 검출하는 시간에서 기록 임계 전압을 검출하는 시간까지의 카운트 값이 판독 전압에 대해 최적의 기록 시간을 설정할 수 있을 정도로 작다면 긴 기록 시간을 설정하는 것이 가능해진다.
제2 메모리 셀 어레이(2)의 임계 전압 검출 완료시, 검출 신호는 "L"로 스위치되고, 설정된 기록 시간을 사용하여 제1 메모리 셀 어레이(1)에 기록이 행해진다. 제1 메모리 셀 어레이의 어드레스를 지정하고, 기록 신호가 "H"로 변경되고, 기록 동작이 임의 어드레스에 도달할 때까지 기록 시간 제어 회로(7)에 의해 설정된 기록 시간에 대해서 반복적으로 기록 동작을 행하여 기록 모드가 완료된다. 기록 동작이 완료된 후, 판독 전압 발생 회로(11)에 의해 설정된 판독 전압이 판독 동작을 구동하기 위하여 제1 메모리 셀 어레이의 임의 어드레스에 제공된다.
상기 기술된 바와 같이, 본 발명은 기록 및 소거 임계 전압을 검출하기 위하여 제1 메모리 셀 어레이(1)와 동일한 성능을 갖는 제2 메모리 셀 어레이를 사용하고, 본 발명은 1/N 회로(9) 및 카운터 회로(13)를 포함하고, 고전압 발생 회로(18)에 의해 발생된 전압은 1/N 회로(9)에 의해 1/N로 분할되어 제2 메모리 셀 어레이(2)에 공급된다.
제2 메모리 셀 어레이(2)의 소거 임계 전압이 판독 전압에 의해 턴 온되는 전압일 수 있기 때문에, 모든 데이타가 "H"로 스위치될 때 모든 데이타가 검출된 것으로 판정한다. 카운터 회로(13)는 카운팅 동작을 계속하고, 카운터 회로(13)로부터 출력된 카운트 값은 1/N 회로(9)로 입력되고, 각 입력에 대해 1/N씩 레벨을 증가시키면서 검출을 반복한다. 제2 메모리 셀 어레이(12)의 소거 임계 전압의 검출을 완료하는 시점에서의 카운트 값(12)은 판독 전압 발생 회로(11)에 공급되고, 최적의 판독 전압이 소거 임계 전압에 대해 설정된다.
다음, 제2 메모리 셀 어레이(2)의 모든 메모리 셀에 기록을 행한다. 기록 동작이 완료될 때, 제2 메모리 셀 어레이(2)의 기록 임계 전압을 검출한다. 카운터 회로(13)가 소거 임계 전압을 검출하는 시점의 값(12)을 보존하기 때문에, 카운터 회로(13)는 카운팅을 계속한다. 1/N 회로(9)가 소거 임계 전압의 검출시로부터 기록 전압을 계속해서 공급하기 때문에, 1/N만큼 레벨을 반복적으로 증가시킴으로써 기록 임계 전압을 검출한다. 기록 임계 전압은 판독 전압에 의해 턴 오프되는 전압임에 틀림이 없다.
따라서, 메모리 셀 중 하나라도 전압이 검출 전압보다 더 낮아지는 때에, 기록 임계 전압이 검출된 것으로 판정하여, 기록 임계 전압이 검출될 때의 카운트 값(C)을 기록 시간 제어 회로(7)에 의해 래치시킨다.
소거 임계 전압이 검출된 시간에서부터 이러한 카운트 값(12)이 연속되기 때문에, 소거 임계 전압의 검출 시간과 기록 임계의 검출 시간 사이의 카운트 값이 한정되는 경우에 긴 기록 시간을 설정함으로써 판독 전압에 대한 최적의 기록 시간을 설정하는 것이 가능해진다.
따라서, 제1 메모리 셀 어레이(1)에 기록할 때, 항상 판독 전압보더 더 높은 기록 전압이 되는 기록 시간으로 기록할 수 있고, 제1 메모리 셀 어레이와 동일한 특성을 갖는 제2 메모리 셀 어레이(2)의 소거 임계 전압 및 기록 임계 전압을 검출함으로써 소거 임계 전압 이상이고 기록 임계 전압 이하인 판독 전압을 설정하여 올바른 판독을 행하는 것이 가능해진다.
계속해서, 제조시의 변동 또는 재기록에 의해 야기된 스트레스로 인해 소거 임계 전압이 판독 전압 이하로 열화되는 경우 또는 기록 임계 전압이 판독 전압이하로 열화되는 경우에, 본 발명은 수정된 공정을 통해 판독 전압 및 기록 시간을 최적화함으로써 판독 전압 및 임계 전압의 역적으로 야기된 판독 에러의 발생을 방지하는 효과를 제공한다.
도 3은 본 발명에 의해 제공된 다양한 효과를 도시한다. 종래의 EEPROM에서, 재기록 횟수의 증가는 기록에 의한 메모리로의 전하를 주입하는 것을 어렵게 하고, 기록 임계 전압을 감소시키는 결과를 초래했다. 반면, 소거로 인해 메모리 셀에 저장된 전하를 방전하는 것이 어려워짐에 따라, 소거 임계 전압이 더 높은 전압으로 변한다.
일반적으로, 판독 전압은 제조 변경으로 인해 전압 범위에 따라 변한다. 따라서, 기록 시간 및 판독 전압이 일정하고 메모리 셀의 임계 전압이 열화될 때, 판독 전압과 임계 전압 사이의 역전때문에 판독 에러가 발생할 수 있다.
본 발명의 장치가 기록 임계 전압 및 소거 임계 전압을 검출하기 위한 메모리 셀 어레이를 구비하고, 판독 전압이 기록 임계 전압으로부터 설정되고, 그리고 기록 시간이 소거 임계 전압으로부터 설정되도록 장치가 설계되기 때문에, 비록 재기록 횟수가 증가되더라도, 소거 임계는 판독 전압이하로 되고, 기록 임계는 판독 전압이상으로 설정된다. 예를 들어, 판독 전압 2의 경우에, 소거 임계 전압이 (m+1)번째에서 검출되기 때문에, 판독 전압 2(도 3)은 m번째에서 검출된 것보다 더 높은 값으로 설정될 수 있다. 여기에서 'm'은 자연수이다. 또한, 기록 임계 전압은 (m+1+12)번째에서 검출되는데, 이는 기록 임계 전압이 소거 임계 전압이 검출된 후 12번째에서 검출되는 것을 의미한다. 즉, 기록 시간이 더 길고 기록 임계 전압이 이전 13번째에서 설정된 것보다 더 높다는 것을 의미한다.
상기 기술된 바와 같이, 본 발명은 첨부된 도면들에 관한 본 발명의 실시예를 참조하여 설명되었지만, 본 발명이 상기 기술된 실시예에 한정되는 것은 아니며, 본 발명의 범주를 벗어남이 없이도 디자인을 변경할 수 있음을 이해해야 한다.
예를 들어, 본 발명의 제2 양상에 따른 불휘발성 반도체 메모리 장치는 제1 실시예의 구조이외에 소거 시간 제어 회로(20)를 포함한다. 소거 시간 제어 회로(20)이외의 다른 소자들에 대한 설명은 생략한다.
소거 시간 제어 회로(20)는 카운트 값(C)의 입력을 수신하고 소거 임계 전압이 이전 기록 모드에서 검출될 때의 카운트 값(C)과 소거 임계 전압이 현재 시점에서 검출될 때의 카운트 값(C)을 비교한다. 이러한 시점에서의 카운트 값(C)이 이전 검출시의 카운트 값(C)보다 더 클때, 소거 시간 제어 회로(20)는 더 긴 소거 시간을 설정하는 것이 가능해진다. 따라서, 다음 소거에서는, 메모리 셀 어레이가 신속하게 전하를 방출하기 위한 상태로 되기때문에 소거 임계 전압을 감소시키는 것이 가능해진다.
또한, 소거 시간이 소거 시간 제어 회로(20)에서의 카운트 값(C)에 기초하여 설정되고 기록 및 소거 제어 회로(6)를 통해 소거 시간동안만 제1 및 제2 메모리 셀 어레이(1 및 2)에 제공된다.
제2 실시예에서, 더 긴 소거 시간을 설정함으로써 소거 임계 전압을 최적화할 수 있고, 판독 및 기록 전압을 증가시키지 않고도 소거 임계 전압을 판독 임계 전압 아래로 감소시키는 것이 가능해진다.
본 발명의 제1 양상에 따르면, 불휘발성 반도체 메모리 장치는 재기록이 가능한 제1 메모리 영역, 및 임계 전압을 검출하기 위하여 제공되는 제2 메모리 영역을 포함하는 메모리 셀 어레이; 상기 메모리 셀 어레이의 메모리 셀들에 저장된 데이타를 소거하기 위한 소거 수단; 상기 메모리 셀 어레이의 메모리 셀들에 저장될 데이타를 기록하기 위한 기록 수단; 상기 메모리 셀 어레이에 저장된 데이타를 판독하기 위한 판독 수단; 제2 메모리 영역에 대해 데이타를 기록하고 소거하기 위한 임계 전압을 검출하는데 필요한 시간을 계산함으로써의 계산 결과에 따라 소거 시간 및 기록 시간을 계산하고 출력하기 위한 시간 계산 수단; 및 상기 소거 시간에 대응하는 전압 발생 회로에 의해 제공된 전압을 변환한 후에 판독 전압으로서 전압을 출력하고 기록 시간에 대응하는 전압 발생 회로로부터 제공된 전압을 변환한 후에 기록 전압으로서 전압을 출력하기 위한 전압 변환 수단을 포함하고 상기 판독 수단은 상기 판독 수단에 의해 제1 메모리 셀 어레이의 메모리 셀들에 저장된 데이타를 판독하고, 상기 기록 수단은 상기 기록 전압에 의해 메모리 셀 어레이의 메모리 셀에 저장될 데이타를 기록한다.
따라서, 제조시의 변동 또는 재기록에 의해 야기된 스트레스로 인해 만약 메모리 셀 어레이 장치의 소거 임계 전압이 판독 전압보다 더 높게 열화되거나, 메모리 셀 어레이의 기록 임계 전압이 판독 전압보다 더 낮게 열화된다면, 판독 전압 및 기록 전압을 최적의 상태로 최적화하기 위한 것이 제1 메모리 영역의 메모리 셀에 제2 메모리 영역을 사용하여 얻어진 판독 및 기록 전압을 인가함으로써 전하를 용이하게 방전의 상태로 메모리 셀을 둠으로써 소거의 임계 전압을 감소시켜 가능해진다.
본 발명의 제2 양상에 따라, 본 장치는 정확한 판독 전압을 설정할 수 있는 효과를 갖는데, 이는 전압 변환 수단이 소거 시간이 증가함에 따라 전압 발생 회로로부터 제공된 전압의 1/N 스텝으로 증가된 판독 전압을 출력하기 때문이다.
본 발명의 제3 양상에 따라, 본 발명은 정확한 기록 전압을 설정할 수 있는데, 이는 기록 시간이 증가함에 따라, 상기 전압 변환 수단이 전압 발생 회로로부터 제공된 전압의 1/N 만큼 기록 전압을 증가시키기 때문이다.
본 발명의 제4 양상에 따라, 본 장치는 기록 시간을 최적의 값으로 조정할 수 있는 이점이 있는데, 이는 장치가 기록 시간과 소거 시간 사이의 차로부터 기록 시간을 계산하기 위한 기록 시간 계산 수단을 포함하기 때문이다. 또한, 제조시의 변동 또는 재기록에 의해 야기된 스트레스로 인해 소거 임계 전압이 판독 전압보다 더 높은 전압으로 열화될 때 또는 기록 임계 전압이 기록 전압보다 더 낮은 전압으로 열화될 때, 장치는 소거 임계 전압과 기록 임계 전압의 검출간의 시간 간격이 짧을 때 더 긴 기록 시간을 설정할 수 있다.
본 발명의 제5 양상에 따라, 본 메모리 장치는 요구된 소거 시간이 이전 소거 시간보다 더 길 때 소정의 길이의 더 긴 소거 시간을 설정하기 위한 소거 시간 설정 수단을 제공함에 따라, 메모리 셀들에 저장된 데이타가 적당하게 소거되고, 과도하게 판독 및 기록 임계 전압을 증가시키지 않고도 소거 임계 전압 메모리 셀들을 최적화함으로써 소거 임계 전압이 판독 전압이하로 열화되는 것을 방지할 수 있는 이점이 있다.

Claims (5)

  1. 불휘발성 반도체 메모리 장치에 있어서,
    자유롭게 재기록할 수 있는 제1 메모리 영역 및 임계 전압을 검출하기 위하여 제공된 제2 메모리 영역을 포함하는 메모리 셀 어레이;
    상기 메모리 셀 어레이의 메모리 셀들에 저장된 데이타를 소거하기 위한 소거 수단;
    상기 메모리 셀 어레이의 메모리 셀들에 저장될 데이타를 기록하기 위한 기록 수단;
    상기 메모리 셀 어레이에 저장된 데이타를 판독하기 위한 판독 수단;
    상기 제2 메모리 영역에 대해 데이타를 기록하고 소거하기 위한 임계 전압들을 검출하는데 필요한 시간을 계산함으로써, 소거 시간 및 기록 시간을 계산하고 계산의 결과로서 출력하기 위한 시간 계산 수단; 및
    전압 발생 회로에 의해 공급된 전압을 상기 소거 시간에 대응하여 변환한 후에 판독 전압으로서 전압을 출력하고, 상기 전압 발생 회로에 의해 공급된 전압을 상기 기록 시간에 대응하여 변환한 후에 기록 전압으로서 전압을 출력하기 위한 전압 변환 수단
    을 포함하고,
    상기 판독 수단은 상기 판독 전압에 의해 상기 제1 메모리 셀 어레이의 메모리 셀들에 저장된 데이타를 판독하고, 상기 기록 수단은 상기 기록 전압에 의해 상기 메모리 셀 어레이의 메모리 셀들에 저장될 데이타를 기록하는 불휘발성 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 소거 시간이 증가함에 따라, 상기 전압 변환 수단은 판독 전압을 상기 전압 발생 회로에 의해 공급된 전압의 1/N(N은 자연수임) 만큼 씩 증가시켜 출력하는 불휘발성 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 기록 시간이 증가함에 따라, 상기 전압 변환 수단은 상기 기록 전압을 상기 전압 발생 회로에 의해 공급된 전압의 1/N 만큼 반복적으로 증가시키는 불휘발성 반도체 메모리 장치.
  4. 제1항에 있어서, 상기 기록 시간과 상기 소거 시간 사이의 차로부터 상기 제1 메모리 셀 어레이의 메모리 셀들에 데이타를 기록하기 위한 기록 시간을 얻기 위한 기록 시간 계산 수단을 더 포함하는 불휘발성 반도체 메모리 장치.
  5. 제1항에 있어서, 상기 제1 메모리 셀 어레이의 메모리 셀들의 데이타를 소거하기 위한 소거 시간이 이전 소거 시간보다 더 길 때, 소정값 만큼 더 긴 소거 시간을 설정하는 상기 소거 수단에 대한 소거 시간 설정 수단을 더 포함하는 불휘발성 반도체 메모리 장치.
KR1019990011353A 1998-03-31 1999-03-31 불휘발성 반도체 메모리 KR100286720B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8770798A JP3098486B2 (ja) 1998-03-31 1998-03-31 不揮発性半導体記憶装置
JP1998-087707 1998-03-31

Publications (2)

Publication Number Publication Date
KR19990078449A true KR19990078449A (ko) 1999-10-25
KR100286720B1 KR100286720B1 (ko) 2001-04-16

Family

ID=13922397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990011353A KR100286720B1 (ko) 1998-03-31 1999-03-31 불휘발성 반도체 메모리

Country Status (5)

Country Link
US (1) US6031762A (ko)
JP (1) JP3098486B2 (ko)
KR (1) KR100286720B1 (ko)
CN (1) CN1126113C (ko)
TW (1) TW419663B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000004719A (ko) * 1998-06-30 2000-01-25 김영환 플래쉬 메모리 셀의 재기록 제어장치
KR100467249B1 (ko) * 2001-05-25 2005-01-24 미쓰비시덴키 가부시키가이샤 기록 판정을 조기에 행할 수 있는 기록 시퀀스를 갖는비휘발성 반도체 기억 장치
KR100661670B1 (ko) * 1999-12-28 2006-12-26 주식회사 하이닉스반도체 플래쉬 메모리 소자의 소거 방법 및 그 장치

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4282248B2 (ja) * 2001-03-30 2009-06-17 株式会社東芝 半導体記憶装置
US6522580B2 (en) * 2001-06-27 2003-02-18 Sandisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states
JP4713143B2 (ja) * 2004-12-15 2011-06-29 富士通セミコンダクター株式会社 半導体記憶装置
DE102004062150A1 (de) * 2004-12-23 2006-07-13 Braun Gmbh Auswechselbares Zubehörteil für ein Elektrokleingerät und Verfahren zum Bestimmen der Benutzungsdauer des Zubehörteils
US7257023B2 (en) * 2005-08-10 2007-08-14 Taiwan Semiconductor Manufacturing Co. Hybrid non-volatile memory device
KR100880320B1 (ko) 2007-07-25 2009-01-28 주식회사 하이닉스반도체 플래시 메모리 소자 및 프로그램 방법
KR101406279B1 (ko) * 2007-12-20 2014-06-13 삼성전자주식회사 반도체 메모리 장치 및 그것의 읽기 페일 분석 방법
KR101378602B1 (ko) * 2008-05-13 2014-03-25 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법
JP5348541B2 (ja) * 2009-05-20 2013-11-20 ルネサスエレクトロニクス株式会社 半導体装置
WO2013048467A1 (en) * 2011-09-30 2013-04-04 Intel Corporation Generation of far memory access signals based on usage statistic tracking
WO2013048497A1 (en) 2011-09-30 2013-04-04 Intel Corporation Apparatus and method for implementing a multi-level memory hierarchy
US9317429B2 (en) 2011-09-30 2016-04-19 Intel Corporation Apparatus and method for implementing a multi-level memory hierarchy over common memory channels
EP3364304B1 (en) 2011-09-30 2022-06-15 INTEL Corporation Memory channel that supports near memory and far memory access
JP2013122793A (ja) 2011-12-09 2013-06-20 Toshiba Corp 不揮発性半導体記憶装置
CN106354652B (zh) * 2015-07-15 2019-09-27 上海华虹集成电路有限责任公司 非易失性存储器读写控制电路
US10366763B2 (en) 2017-10-31 2019-07-30 Micron Technology, Inc. Block read count voltage adjustment
CN113284471B (zh) * 2021-06-28 2022-09-02 山东蓝贝思特教装集团股份有限公司 基于光照擦除的液晶书写装置局部擦除控制方法及系统
CN116206648B (zh) * 2022-01-27 2024-02-20 北京超弦存储器研究院 动态存储器及其读写方法、存储装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268870A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Flash EEPROM system and intelligent programming and erasing methods therefor
US5687345A (en) * 1992-03-17 1997-11-11 Hitachi, Ltd. Microcomputer having CPU and built-in flash memory that is rewritable under control of the CPU analyzing a command supplied from an external device
JP2806326B2 (ja) * 1995-09-27 1998-09-30 日本電気株式会社 不揮発性半導体記憶装置の書込み・消去方法
JPH09180473A (ja) * 1995-12-27 1997-07-11 Nec Corp 不揮発性半導体メモリ装置
JP3920943B2 (ja) * 1996-05-10 2007-05-30 株式会社ルネサステクノロジ 不揮発性半導体記憶装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000004719A (ko) * 1998-06-30 2000-01-25 김영환 플래쉬 메모리 셀의 재기록 제어장치
KR100661670B1 (ko) * 1999-12-28 2006-12-26 주식회사 하이닉스반도체 플래쉬 메모리 소자의 소거 방법 및 그 장치
KR100467249B1 (ko) * 2001-05-25 2005-01-24 미쓰비시덴키 가부시키가이샤 기록 판정을 조기에 행할 수 있는 기록 시퀀스를 갖는비휘발성 반도체 기억 장치

Also Published As

Publication number Publication date
CN1230752A (zh) 1999-10-06
JPH11288597A (ja) 1999-10-19
CN1126113C (zh) 2003-10-29
JP3098486B2 (ja) 2000-10-16
KR100286720B1 (ko) 2001-04-16
US6031762A (en) 2000-02-29
TW419663B (en) 2001-01-21

Similar Documents

Publication Publication Date Title
KR100286720B1 (ko) 불휘발성 반도체 메모리
KR101126006B1 (ko) 열화에 응답한 메모리 장치의 제어
US7965562B2 (en) Predictive programming in non-volatile memory
US9064580B2 (en) Nonvolatile semiconductor memory device and write-in method thereof
KR100186662B1 (ko) 기준 전압 발생 회로를 갖는 불휘발성 반도체 메모리
US7376015B2 (en) Nonvolatile memory, semiconductor device, and method of programming to nonvolatile memory
KR100632940B1 (ko) 프로그램 사이클 시간을 가변시킬 수 있는 불 휘발성반도체 메모리 장치
US7764550B2 (en) Method of programming a non-volatile memory
US6965526B2 (en) Sectored flash memory comprising means for controlling and for refreshing memory cells
US7719900B2 (en) Semiconductor storage device having memory cell for storing data by using difference in threshold voltage
US7551483B2 (en) Non-volatile memory with predictive programming
US20130155773A1 (en) Non-volatile memory device
KR20180027362A (ko) 플래시 메모리
KR100221443B1 (ko) 불 휘발성 저장 장치
KR100215351B1 (ko) 가변 기록 및 소거 시간 주기를 갖는 비휘발성 반도체 메모리 장치
JP3204379B2 (ja) 不揮発性半導体記憶装置
US6668303B2 (en) Method for refreshing stored data in an electrically erasable and programmable non-volatile memory
JP2008097705A (ja) 半導体記憶装置
KR0164222B1 (ko) Eeprom의 에러정정회로
US6515905B2 (en) Nonvolatile semiconductor memory device having testing capabilities
US20090063792A1 (en) Memory control circuit, semiconductor integrated circuit, and verification method of nonvolatile memory
JP4170261B2 (ja) 不揮発性半導体記憶装置及びそのデータ書込み若しくは消去方法
US10192623B2 (en) Semiconductor device
KR19990012428A (ko) 플래시 메모리 장치 및 그것의 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070110

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee