KR100221443B1 - 불 휘발성 저장 장치 - Google Patents

불 휘발성 저장 장치 Download PDF

Info

Publication number
KR100221443B1
KR100221443B1 KR1019960056988A KR19960056988A KR100221443B1 KR 100221443 B1 KR100221443 B1 KR 100221443B1 KR 1019960056988 A KR1019960056988 A KR 1019960056988A KR 19960056988 A KR19960056988 A KR 19960056988A KR 100221443 B1 KR100221443 B1 KR 100221443B1
Authority
KR
South Korea
Prior art keywords
write
erase
pulse width
signal
erase pulse
Prior art date
Application number
KR1019960056988A
Other languages
English (en)
Other versions
KR970029059A (ko
Inventor
마사요시 히라타
Original Assignee
가네꼬 히사시
닛본 덴기 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시기가이샤 filed Critical 가네꼬 히사시
Publication of KR970029059A publication Critical patent/KR970029059A/ko
Application granted granted Critical
Publication of KR100221443B1 publication Critical patent/KR100221443B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

전기적으로 제거 가능하고 프로그램 가능한 불 휘발성 저장 장치가 개시되며, 그 장치는 기록을 수신하거나 또는 신호 동작을 소거할 때 메모리 셀에 기록하거나 또는 메모리셀로부터의 데이터를 소거하기위해 제1신호를 출력하는 소거 동작 제어수단과, 상기 제1신호에 따라 펄스 폭을 기록할 것인지 또는 소거할 것인지를 결정하여 펄스를 출력하는 기록 또는 소거 펄스폭 제어 수단과, 기록 또는 소거 펄스 폭 제어 수단으로부터의 펄스 출력에 따라 상기 메모리 셀에 인가될 기록 또는 소거 펄스를 발생시키는 기록 또는 소거 펄스 발생 수단과, 상기 기록 또는 소거 펄스가 인가되는 상기 메모리 셀이 임계 전압에 도달하는지의 여부를 결정하고 제2신호로서 상기 결정을 상기 기록 또는 소거 동작 제어 수단에 출력하는 검증 수단과, 제1신호와 제2신호에 기초한 기록 또는 소거 펄스폭을 바꾸도록 제3신호를 기록 또는 소거 펄스 폭 제어 수단에 출력하는 기록 또는 소거 펄스 폭 세팅 수단을 갖는다.

Description

불 휘발성 저장 장치
본 발명은 불휘발성 저장 장치에 관한 것이며 특히 플래시 타입의 EEPROM을 포함하는 전기적으로 소거가능하고 프로그램가능한 판독 전용 메모리(하기에 'EEPROM'이라 표기함.)에 관한 것이다.
EEPROM 및 플래시 타입의 EEPROM에서 데이터 소거 또는 기록이 메모리 셀의 제어 게이트와 소스 또는 드레인 사이에 고전압이 인가되도록 실행되고 전자 또는 홀은 플로팅 게이트와 소스 또는 드레인 사이의 터널링 현상에 의해 그 플로팅 게이트에 주입된다. 이러한 경우 소거 또는 기록에 필요한 시간은 메모리 셀의 임계값이 소정의 값에 도달할 때 까지의 시간이다. 소거 또는 기록을 위한 시간은 플로팅 게이트 및 드레인 또는 소스 사이의 전계에서의 감소와 함께 지수 함수적으로 증가한다.
도 1은 플래시 타입의 EEPROM의 임계 전압-소거 펄스 시간의 예시를 도시한다. 플래시 타입의 EEPROM의 소거에서 제어 게이트가 0V로 유지되는 동안 12V정도가 제어 게이트로부터 전자를 끌어내도록 소스에 인가된다. 메모리 셀의 임계값이 도 1의 5V 내지 4V의 경우에서와 같이 높을 때 많은 전자들이 플로팅 게이트에 존재하므로 플로팅 게이트 및 소스 사이의 전계는 크게된다. 그러므로 소거 펄스 시간은 임계 전압이 바뀔 때 짧다. 메모리 셀의 임계값이 도 1의 1V 내지 0V의 경우에서와 같이 낮을 때 플로팅 게이트의 전자가 감소하므로 홀은 증가하고 플로팅 게이트 및 소스 사이의 전계는 작아진다. 그러므로 임계 전압을 바꾸는데 필요한 소거 펄스 시간은 길다.
앞서 설명한 바와 같이 터널링 현상이 채용되는 소거 또는 기록에서 임계 전압의 변동이 일정할 때 조차도 필요한 소거 펄스 시간 또는 기록 펄스 시간은 임계 전압에 따라 다르다.
한편 앞서 설명한 바와 같이 소거 특성을 갖는 플래시 타입의 EEPROM에서 검증하는데(메모리 셀의 소거된 상태를 검증하는데) 필요한 시간과 소거 동작 모드 및 검증 모드 사이를 스위칭하는데 필요한 시간을 줄이기위해 소거 동작과 소거 특성을 매치시키기위한 회로가 제안된다.
예컨대 일본 특허 출원 공개 공보 제5-54683호는 도 2와 3에 도시된 바와 같은 회로를 개시한다.
도 2에서 회로는 플래시 EEPROM의 메모리 셀(64)에서의 데이터 소거 동작을 제어하는 소거 동작 제어 회로(61)와, 소거 펄스 발생 회로(63)에 의해 발생된 축적된 소거 펄스 폭을 제어하는 소거 펄스 폭 제어 회로(62)와, 셀(64)의 데이터를 소거하도록 소거 펄스를 발생시키는 소거 펄스 발생 회로(63)와, 셀(64)의 소거된 상태를 검증하는 검증 회로(65)를 포함한다.
동작에 있어서, 소거 동작 제어 회로(61)는 소거 동작 신호를 수신할 때 소거 펄스 폭 제어 회로(62)를 활성화시킨다. 다음으로 소거 펄스 폭 제어 회로(62)는 기본 펄스를 발생시켜 그것을 소거 펄스 발생 회로(63)에 보내며 소거 펄스 발생 회로(63)는 기본 펄스에 대응하는 소거 펄스를 발생시켜 그것을 셀(64)에 인가시킨다.
검증 회로(65)는 셀(64)에서의 소거가 소정값을 만족시키는지의 여부를 결정하며 만약 소정의 값이 만족되지 않으면 소거 동작 지속 신호를 출력하거나 또는 소정값이 만족되면 소거 동작 정지 신호를 출력한다.
소거 동작 제어 회로(61)가 소거 동작 지속 신호를 수신할 때 그것은 소거 펄스 폭 제어 회로(62)를 제어하여 다음 동작을 실행하고 다음으로 소거 펄스 폭 제어 회로(62)는 기본 펄스 또는 기본 펄스 보다 더 넓은 펄스의 소정의 수를 발생시켜 그것을 소거 펄스 발생 회로(63)에 보낸다. 소거 펄스 발생 회로(63)는 소거 펄스 폭 제어 회로(62)로부터 수신된 펄스에 대응하는 소거 펄스를 발생시키며 그것을 셀(64)에 인가하고 검증 회로(65)가 소거 동작 정지 신호를 출력할 때까지 위의 동작을 반복한다.
앞서 설명한 바와 같이 제1소거 동작에서 소정의 값 가까이에 도달하기에 충분한 소거 펄스가 셀(64)을 소거하도록 발생되며 다음 동작에서는 소거 펄스가 점증적으로 부가된다. 따라서 검증 시간 및 소거 동작 모드와 검증 모드 사이를 스위칭하는데 필요한 시간은 짧아질 수 있다.
도 3은 도 2의 회로의 더욱 상세한 합성을 도시한다. 도 3은 카운터(71), 카운터 선택 회로(72), 다수의 카운터(73a 내지 73i), 베이스 클럭 발생 회로(74), 소거 펄스 발생 회로(75), 셀(76), 센스 증폭기(77), 검증 회로(78), 기준 전위 발생 회로(79)로 구성된다.
도 3의 회로 동작은 하기에 설명한다. 각각의 카운터(73a 내지 73i)에서 소거 동작 수는 앞서 세트된다. 카운터 회로(71)는 소거 동작 신호를 수신할 때 카운터 선택 회로(72)를 활성화한다. 다음으로 카운터 선택회로(72)는 제1카운터(73a)를 선택하여 거기에 보유된 카운트 숫자를 베이스 클럭 발생 회로(74)에 보낸다.
베이스 클럭 발생 회로(74)는 소정의 시간 폭으로 베이스 클럭을 발생시키며 그 수는 카운터 선택 회로(72)로부터 수신된 카운트 숫자에 대응하며 그것을 소거 펄스 발생 회로(75)에 보낸다.
소거 펄스 발생 회로(75)는 소정의 시간 폭으로 소거 펄스를 발생시키며 그 수는 베이스 클럭 발생 회로(74)로부터 수신된 베이스 클럭의 수에 대응하며 그것을 셀(76)의 메모리 트랜지스터에 인가한다.
센스 증폭기(77)는 셀(76)내의 메모리 셀 트랜지스터의 임계 전압을 감지하고 다음으로 검증 회로(78)는 센스 증폭기에 의해 감지될 그 임계 전압을 메모리 셀 트랜지스터의 소거된 상태를 나타내는 기준 전위 발생 회로(79)로 부터 발생된 기준 전위와 비교한다. 앞의 전압이 후자의 전압보다 더 높으면 검증 회로(78)는 카운터 회로(71)에 카운터 증가 신호를 출력한다. 앞의 전압의 후자의 전압 보다 작거나 같으면 검증 회로(78)는 카운터 회로(71)에 소거 동작 정지 신호를 출력한다.
카운터 회로(71)가 카운터 증가 신호를 수신하면 그것은 그 카운트 값에 +1만큼 더하여 그것을 카운터 선택 회로(72)에 보낸다.
카운터 선택 회로(72)는 제2카운터(73b)를 선택하여 그것을 거기에 보유된 카운트 숫자를 베이스 클럭 발생 회로(74)에 보낸다. 이후에 앞의 동작은 검증 회로(78)가 소거 동작 정지 신호를 출력할 때 까지 반복된다.
앞서 설명한 바와 같이 종래의 장치에서 플래시 타입의 EEPROM의 소거 특성이 고려되고 제1소거 펄스폭은 어느 정도까지 길게 되도록 세트되며 그 후에 소거 펄스를 몇몇 시간동안 부가하여 소거를 완성한다.
그러나 종래의 EEPROM과 플래시 타입의 EEPROM에서 기록 펄스 또는 소거 펄스가 프리셋 폭 값과 함께 발생하므로 EEPROM 또는 플래시 타입의 EEPROM에 대한 기록 또는 소거가 반복될 때 기록 또는 소거 시간이 변동한다는 특성과 적합하게 매치될 수 없다는 문제가 있다.
즉, 반복된 기록 또는 소거의 초기 단계에서 기록 또는 소거의 속도가 증가하도록 변동되므로 종래의 펄스폭 세팅 방법으로 세트된 기록 또는 소거 방법은 필요 시간을 초과할 것이다. 특히 플래시 타입의 EEPROM에 있어서 소거 시간이 너무 길어질 때 메모리 셀은 과도 소거 상태가 될 것이므로 거기에 다시 기록할 긴 시간이 필요하다.
다른 한편 기록 또는 소거가 오랜 시간 동안 반복될 때 필요한 기록 또는 소거 시간은 이에 반하여 길어진다. 그러므로 종래의 펄스폭 세팅 방식으로 세트된 기록 또는 소거 시간은 필요한 시간과 매치되지 않는다. 결과적으로 검증하고, 기록 또는 소거 동작 모드와 검증 모드 사이를 스위치 하는데 시간이 길게 걸린다.
따라서 본 발명의 목적은 검증하고, 기록 또는 소거 동작 모드사이를 스위치하는 데 필요한 시간이 짧아지는 불 휘발성 저장 장치를 제공하는 것이다. 본 발명에 따르면 전기적으로 소거 가능하고 프로그램 가능한 불 휘발성 저장 장치는 기록 또는 소거 동작 신호를 수신할 때 메모리 셀에 데이터를 기록 하거나 또는 메모리 셀로부터 데이터를 소거하기위해 제1신호를 출력하는 소거 동작 제어 수단과, 제1신호에 따라 기록 또는 소거 펄스폭을 결정하고 펄스를 출력하는 기록 또는 소거 펄스 폭 제어 수단과, 기록 또는 소거 펄스 폭 제어 수단으로부터 출력된 펄스에 따라 메모리 셀에 인가될 기록 또는 소거 펄스를 발생시키는 기록 또는 소거 펄스 발생 수단과, 기록 또는 소거 펄스가 인가되는 메모리 셀이 임계 전압에 도달하는지의 여부를 결정하고 그 결정을 제2신호로서 기록 또는 소거 동작 제어 수단에 출력하는 검증 수단과, 제1신호와 제2신호에 기초한 기록 또는 소거 펄스 폭을 바꾸도록 제3신호를 기록 또는 소거 펄스 폭 제어 수단에 출력하는 기록 또는 소거 펄스 폭 세팅 수단을 포함한다.
본 발명에서 데이터를 기록하거나 또는 소거하는 데 필요한 시간은 기록 또는 소거 동작이 실행될 때마다 검출되며 필요한 기록 또는 소거 시간이 짧아질 때 최초의 기록 또는 소거 펄스 폭은 더 짧아지도록 재기록되거나 또는 필요한 기록 또는 소거 시간이 길어질 때 최초의 기록 또는 소거 펄스폭은 더 길어지도록 재 기록된다. 그러므로 기록 또는 소거에 기인하는 기록 또는 소거 시간의 변동에 응답하여 기록 또는 소거의 제1시간에 인가된 최초의 기록 또는 소거 펄스폭은 항상 최적의 값으로 세트될 수 있다. 결과적으로 검증하고, 기록 또는 소거 동작 모드와 검증 모드 사이를 스위치하는 데 필요한 시간은 짧아질 수 있다.
본 발명은 첨부된 도면과 관련하여 더 상세히 설명한다.
제1도는 플레쉬 타입의 EEPROM의 임계 전압-소거 펄스 시간 특성의 예시를 도시하는 도면.
제2도는 종래의 플래시 타입의 EEPROM을 도시하는 블록 다이어그램.
제3도는 제2도에서의 종래의 플래시 타입의 EEPROM의 상세한 합성을 도시하는 블록 다이어그램.
제4도는 본 발명에 따른 제1바람직한 실시예에서의 불휘발성 저장 장치를 도시하는 블록 다이어그램.
제5도는 제1실시예에서의 불휘발성 저장 장치를 도시하는 상세한 블록 다이어그램.
제6도는 제1실시예에서의 동작을 설명하기위한 플로우차트.
제7도는 본 발명에 따른 제2바람직한 실시예에서의 불휘발성 저장 장치를 도시하는 블록 다이어그램.
* 도면의 주요부분에 대한 부호의 설명
1 : 기록 및 소거 동작 제어 회로 2 : 기록 및 소거 펄스 폭 제어 회로
3 : 기록 및 소거 펄스 발생 회로 4 : 메모리 셀
5 : 검증 회로 6: 기록 및 소거 펄스 폭 세팅 회로
제1바람직한 실시예의 불 휘발성 저장 장치는 도 4에서 설명한다.
도 4에서 제1실시예의 불 휘발성 저장 장치는 플로팅 게이트, 제어 게이트, 소스와 드레인, 기록 또는 소거 동작 신호를 입력하고 메모리 셀(4)의 데이터를 기록 또는 소거하도록 제어 신호(7)(하기에 또한 '제1신호'라 표기함)를 출력하는 기록 또는 소거 동작 제어 회로(1), 기록 또는 소거 동작 제어 회로(1)로부터의 제어 신호(7)에 기초한 기록 또는 제어 펄스 폭을 결정하고 펄스를 출력하는 기록 또는 소거 펄스 폭 제어 회로(2), 기록 또는 소거 펄스 폭 제어 회로(2)로부터의 펄스에 응답하여 메모리 셀(4)에 인가된 기록 또는 소거 펄스를 발생시키는 기록 또는 소거 펄스 발생 회로(3), 기록 또는 소거 펄스가 인가되는 메모리 셀(4)이 소정의 임계 전압에 도달하는 지의 여부를 결정하고 신호(8)(하기에 또한 '제2신호'라 표기함)로서 그 결정을 기록 또는 소거 동작 제어 회로(1)에 출력하는 검증 회로(5), 기록 또는 소거 펄스 폭 세팅 회로(6)가 신호(7 및 8)를 입력하고 기록 또는 소거 펄스 폭을 바꾸기위해 신호(9)(하기에 또한 '제3신호'라 표기함)를 기록 또는 소거 펄스 폭 제어 회로(2)에 출력하는 기록 또는 소거 펄스 폭 세팅 회로(6)를 포함하는 메모리 셀(4)을 구비한다.
신호(7)는 기록 또는 소거 동작을 위해 제1시간 제어 신호로서 이용된다. 메모리 셀(4)이 소정의 임계 전압에 도달하면 검증 회로(5)로부터 출력된 신호(8)는 기록 또는 소거 제어 회로(1)의 동작을 중지하고 기록 또는 소거 펄스 폭 세팅 회로(6)는 기록 또는 소거 펄스 폭을 단축시키기 위해 신호(9)를 기록 또는 소거 펄스 폭 제어 회로(2)에 출력한다.
다른 한편 메모리 셀(4)이 소정의 임계 전압에 도달하지 않으면 검증회로(5)로 부터 출력된 신호(8)는 기록 또는 소거 동작 제어 회로(1)의 동작을 지속시킨다. 기록 또는 소거 동작 제어 회로(1)는 기록 또는 소거 동작을 위한 제2시간 제어 신호로서 신호(7)를 출력하며 여기서 신호(7)는 기록 또는 소거 동작을 위해 제2시간 및 이후 제어 신호로서 이용된다. 다음으로 메모리 셀(4)이 소정의 임계에 도달하면 신호(8)는 기록 또는 소거 동작 제어 회로(1)의 동작을 중지하여 기록 또는 소거 동작을 종결한다.
한편 메모리 셀(4)이 소정의 임계 전압에 도달하지 않으면 신호(8)는 기록 또는 소거 동작을 지속시키고 기록 또는 소거 펄스 폭 세팅 회로(6)는 제1시간 기록 또는 소거 펄스 폭을 길게하도록 기록 또는 소거 펄스 폭 제어 회로(2)에 신호(9)를 출력한다.
도 5는 도 4에서의 제1실시예의 불 휘발성 저장 장치의 상세한 합성을 도시한다.
도 5에서 기록 또는 소거 동작 제어 회로(21)는 제1카운터 회로(211)를 포함하며 기록 또는 소거 펄스 폭 제어 회로(22)는 카운터 데이터 선택 회로(221)와, 제1카운터 데이터(222a)와, 제2카운터 데이터(222b)와, 제2카운터 회로(224)와, 제1 및 제2카운터 데이터(222a,222b) 및 제2카운터 회로(224)사이에 놓인 제1 및 제2N타입 인핸스먼트 MOS 트랜지스터(223a,223b)와, 베이스 클럭 발생 회로(225)를 포함한다. 베이스 클럭 발생 회로(225)의 출력에 기초하여 기록 또는 소거 펄스 발생 회로(23)는 소정의 펄스 폭을 갖는 펄스를 메모리 셀(24)에 출력한다.
또한 검증 회로(25)는 센스 증폭기(251)와, 검증 회로(252)와, 기준 전위 발생 회로(253)를 포함하며 기록 또는 소거 펄스 폭 세팅 회로(26)는 카운터 데이터 소거 또는 기록 회로(261)을 구비한다.
동작에 있어서 기록 또는 소거 동작 신호는 제1카운터 회로(211)에 입력된다. 다음으로 제1카운터 회로(211)는 카운터를 리셋하고 그 후에 N시간 기록 또는 소거 동작을 표시하는 신호 N을 제1신호로서 카운터 데이터 선택 회로(221)에 보낸다. 즉 초기에 N=1이고 그것은 제1시간 기록 또는 소거 동작을 표시한다.
카운터 데이터 선택 회로(221)가 신호N을 수신할 때 N=1일 경우 기록 또는 소거 펄스 폭의 최초 데이터를 저장하는 제1카운터 데이터(222a)를 N타입 MOS트랜지스터(223a)를 선택하므로서 제2카운터 회로(224)에 보낸다.
N≥2일 경우 기록 또는 소거 펄스 폭의 부가적 데이터를 저장하는 제2카운터 데이터(222b)를 N타입 MOS트랜지스터(223b)를 선택하므로서 제2카운터 회로(224)에 보낸다.
제2카운터 회로(224)는 수신된 카운터 데이터 신호를 베이스 클럭 발생 회로(225)에 전송한다.
베이스 클럭 발생 회로(225)는 제2카운터 회로로부터의 데이터에 대응하는 수의 펄스를 기록 또는 소거 펄스 발생 회로(23)에 출력하고 다음으로 기록 또는 소거 펄스 폭 발생 회로(23)를 기록 또는 소거 펄스를 메모리 셀(24)에 인가한다.
기록 또는 소거 펄스 발생 회로(23)에 의한 펄스의 인가후 센스 증폭기(251)는 메모리 셀(24)내의 데이터를 판독하고 그것을 검증 회로(252)에 보내어 기준 전위 발생 회로(253)로부터 보내진 데이터와 비교한다.
이제 센스 증폭기(251)로부터의 데이터가 기준 전위 발생 회로(253)로부터의 데이터와 일치하면 검증 회로(252)는 제2신호로서 기록 또는 소거 동작 정지 신호를 제1카운터 회로(211) 및 카운터 데이터 기록 회로(26)에 출력한다. 이와 반대로 만약 그러하지 않으면 검증 회로(252)는 카운터 증가 신호를 제2신호로서 제1카운터 회로(211) 및 카운터 데이터 소거 또는 기록 회로(261)에 출력한다.
카운터 데이터 소거 또는 기록 회로(261)가 기록 또는 소거 동작 정지 신호를 수신할 때, 즉 N=1인 경우 제1카운터 회로(211)로부터의 신호 N에서 제3신호로서 펄스 폭 데이터 재기록 신호를 최초의 기록 또는 소거 펄스 데이터를 단축하기위해 제1카운터 데이터(222a)에 전송하고 N≥2일 경우에는 아무 동작도 하지 않는다.
다른 한편 카운터 데이터 소거 및 기록 회로(261)가 카운터 증가 신호를 수신할 때, 즉 N=1일 경우 제1카운터 회로(231)로부터의 신호 N에서 회로(261)는 아무 동작도 하지 않으며 N≥2일 경우에는 제3신호로서 펄스폭 데이터 재기록 신호를 최초의 기록 또는 소거 펄스 데이터를 길게하기위해 제1카운터 데이터(222a)에 전송한다.
한편 제1카운터 회로(211)가 기록 또는 소거 동작 정지 신호를 수신할 때 카운터 동작을 정지시켜 기록 또는 소거 동작을 종료한다.
제1카운터 회로(211)가 카운터 증가 신호를 수신할 때 그것은 +1만큼 카운트 값을 더하고 그 카운트 업 결과를 신호 N으로서 카운터 데이터 선택 회로(221) 및 카운터 데이터 소거 또는 기록 회로(261)에 보내고 그 후에 기록 또는 소거 동작 정지 신호가 검증 회로(252)로부터 제1카운터(211)로 전송될 때까지 동작을 지속시킨다.
도 6은 제1실시예의 동작을 설명하기위한 플로우차트를 도시한다. 우선 기록 또는 소거 동작 신호를 수신하고 제1카운터 회로(211)는 그 카운터(단계 301)를 리셋하고 다음으로 신호N을 카운터 데이터 선택 회로(221)(단계 302)에 출력한다. 여기서 초기에 신호 N은 N=1이고 이어서 카운트 업 된다.
다음으로 카운터 데이터 선택 회로(221)는 신호N이 N=1이거나 또는 그렇지 않은지를 결정하고(단계 303), N=1인 경우 그것은 제1카운터 데이터(222a)에 저장된 최초의 기록 또는 소거 펄스 폭 데이터를 제2카운터 회로(224)(단계 304)에 전송하고 N≠1인 경우 제2카운터 데이터(222b)에 저장된 부가적인 기록 또는 소거 펄스 폭 데이터를 제2카운터 회로(224)(단계 305)에 전송한다.
데이터를 수신하고 제2카운터 회로(224)는 펄스를 발생시키고 수신된 데이터에 대응하는 펄스의 수를 베이스 클럭 발생 회로(225)(단계 306)에 전송한다.
다음으로 베이스 클럭 발생 회로(225)는 제2카운터 회로(224)로부터 보내진 각각의 펄스에 대응하여 기록 또는 소거 각각을 위해 프리세트된 최소한의 기록 또는 소거 펄스 길이를 갖는 펄스를 발생시키고 다음으로 그것을 기록 또는 소거 발생 회로(252)(단계 307)에 전송한다.
기록 또는 소거 발생 회로(252)는 베이스 클럭 발생 회로(225)에 의해 발생된 펄스 길이에 따라 전압을 메모리 셀(24)에 인가한다.(단계 308)
다음으로 검증 회로(25)는 데이터가 기대값에 도달하는 지의 여부를 결정한다.(단계 309) 만약 기대치에 도달하면 처리는 도시된 바와 같이 'PASS' 단계로 진행되어 기록 또는 소거 동작 중지 신호를 출력하고 만약 기대치에 도달하지 않으면 다음으로 그 처리는 도시된 바와 같이 'FALL' 단계로 진행된다.
PASS 단계에서 카운터 데이터 소거 또는 기록 회로(261)는 신호 N이 N=1인지 또는 그렇지 않은지를 결정하고(단계 310), N=1일 경우(단계 310의 브랜치 Y2라 표기함) 그것은 최초의 펄스 폭이 기록 또는 소거를 완성하는데 충분하다는 것을 표시하며, 회로(261)가 제1카운터 데이터(222a)의 최초의 기록 또는 소거 펄스 폭 데이터내의 감소 펄스폭으로 감소시키기위해 신호를 제1카운터 데이터(222a)에 전송하고(단계 311) 특히 소거에 있어서 과도한 소거 상태를 고려한다. 다른 한편 N≠1일 경우(단계 310의 브랜치 N2라 표기함) 아무런 동작도 하지 않으며 기록 또는 소거 동작이 종료된다.
FAIL 단계에서 카운터 데이터 소거 또는 기록 회로(261)는 신호 N이 N=1이거나 또는 그렇지 않은지의 여부를 결정하고 N=1인 경우(단계 312의 브랜치 Y3라 표기함) 아무 동작도 하지 않으며 제1카운트 회로(211)의 카운트 값은 +1만큼 카운트 업된다(단계 314). N≠1일 경우 즉 N≥2(단계 312의 브랜치 N3로 표기함)일 때 그것은 초기의 펄스폭이 기록 또는 소거를 완성하기에 불충분함을 가리키며, 제1카운터 데이터(222a)의 초기의 기록 또는 소거 펄스 폭의 증가 폭으로 증가시키기위해 신호를 제1카운터 데이터(222a)에 전송한다(단계 313). 그 후에 제1카운터 회로(211)의 카운트 값은 +1만큼 카운트 업되고(단계 314) 다음으로 신호 N을 출력하기위해 단계(302)로 되돌아간다.
제2바람직한 실시예에서 불 휘발성 저장 장치는 도 7에서 설명한다.
제2실시예에서 제1실시예와 비교하여 도 5에 도시된 바와 같은 제1실시예의 기록 또는 소거 펄스 폭 제어 회로(22)만 도 7의 기록 또는 소거 펄스 폭 제어 회로(42)와 같이 수정된다. 그러므로 기록 또는 소거 펄스 폭 제어 회로(42)의 합성 및 동작만 하기에 설명한다.
기록 또는 소거 펄스 폭 제어 회로(42)는 카운터 데이터 선택 회로(421), 카운터 데이터(422al 내지 422am), 카운터 데이터 B(422b), N타입 인핸스먼트 MOS 트랜지스터(423al 내지 423am)와 N타입 인핸스먼트 MOS트랜지스터(423b), 제2카운터 회로(424), 베이스 클럭 발생 회로(425)를 포함한다.
동작에 있어서, 카운터 데이터 선택 회로(421)이 신호(N47)을 수신할 때, 즉 N=1일 경우 최초의 기록 또는 소거 펄스 폭 데이터를 저장하는 데이터(1 내지 m)중 하나를 N 타입 인핸스먼트 MOS트랜지스터(423al 내지 423am)중 하나를 선택하므로써 제2카운터 회로(424)에 보낸다.
예컨대 데이터 n이 선택된다. 이러한 선택은 카운터 데이터 선택 회로(421)에 제공되는 불 휘발성 반도체 저장에 의해 제어되고 N타입 인핸스먼트 트랜지스터(423al 내지 423am)이 반드시 선택되어야하는 것을 저장한다.
N≥2일 경우 카운터 데이터 선택 회로(421)는 부가적인 기록 또는 소거 펄스 폭 데이터를 저장하는 데이터 B(422b)를 N타입 인핸스먼트 MOS 트랜지스터(423b)를 선택하므로서 제2카운터 회로(424)에 보낸다.
이제 제2카운터 회로(424)부터 카운터 데이터 체인징 회로(461)로 부터의 제3신호(49)의 출력부까지의 처리는 제1실시예와 유사하며 그러므로 그 설명은 생략한다.
카운터 데이터 선택 회로(421)가 제3신호로서 최초의 기록 또는 소거 펄스 폭 데이터를 단축하기위해 신호(49)를 수신할 때 그것은 데이터 n의 선택을 바꾸고 앞의 반도체 저장의 내용을 재기록하여 예컨대 데이터(n-1)를 선택한다.
다른 한편 카운터 데이터 선택 회로(421)가 최초의 기록 또는 소거 펄스 폭 데이터를 길게하기위해 제3신호로서 신호(49)를 수신할 때 그것은 데이터 n의 선택을 바꾸고 앞의 반도체 저장의 내용을 재기록하여 예컨대 데이터(n+1)을 선택한다.
이제 그 펄스 폭 데이터는 데이터(n-1)<데이터 n<데이터(n+1)의 관계를 갖는다.
앞서 설명한 바와 같이 기록 또는 소거 펄스 폭 데이터의 선택은 바뀔 수 있다.
본 발명이 완전하고 명백하게 설명하기위해 특정 실시예와 관련하여 기재되었어도 첨부된 청구 범위는 국한되지 않으며 본원에서 주장하는 기본적인 지침내에 있고 당업자들이 행할 수 있는 모든 변형 및 다른 구성을 구체화 하는 것으로 해석될 수 있다.

Claims (8)

  1. 전기적으로 소거 가능하고 프로그램 가능한 불 휘발성 저장장치에 있어서, 기록 또는 소거 동작 신호를 수신할 때 메모리셀로의 기록 또는 메모리 셀로부터의 소거를 위해 제1신호를 출력하는 소거 동작 제어 수단과, 상기 제1신호에 따른 기록 또는 소거 펄스 폭을 결정하고 펄스를 출력하는 기록 또는 소거 펄스 폭 제어 수단과, 상기 기록 또는 소거 펄스 폭 제어 수단으로부터의 출력된 상기 펄스에 따라 상기 메모리 셀에 인가될 기록 또는 소거 펄스를 발생시키는 기록 또는 소거 펄스 발생 수단과, 상기 기록 또는 소거 펄스가 인가되는 상기 메모리 셀이 임계 전압에 도달하는 지의 여부를 결정하고 그 결정을 제2신호로서 상기 기록 또는 소거 동작 제어 수단에 출력하는 검증 수단과, 상기 제1신호 및 제2신호에 기초하여 상기 기록 또는 소거 펄스 폭을 바꾸기위해 제3신호를 상기 기록 또는 소거 펄스 폭 제어 수단에 출력하는 기록 또는 소거 펄스 폭 세팅 수단을 포함하는 것을 특징으로 하는 불 휘발성 저장 장치.
  2. 제1항에 있어서, 상기 제1신호가 기록 또는 소거 동작을 위한 제1시간 제어 신호일 경우 상기 메모리 셀이 상기 임계 전압에 도달할 때 상기 제2신호는 상기 기록 또는 소거 동작 제어 수단을 중지시키기 위도록 제어하고 상기 기록 또는 소거 펄스 폭 세팅 수단은 상기 제3신호를 상기 기록 또는 소거 펄스 폭을 단축하기위해 상기 기록 또는 소거 펄스 폭 제어 수단에 출력하며 상기 메모리 셀이 상기 임계 전압에 도달하지 않을 때 상기 제2신호는 상기 기록 또는 소거 동작 제어 수단의 동작을 지속시키고 상기 기록 또는 소거 동작 제어 수단은 제2시간 제어 신호를 상기 제1신로로서 기록 또는 소거 동작을 위해 제공하고, 상기 제1신호가 기록 또는 소거 동작을 위한 상기 제2시간 또는 이후 제어 신호일 때 상기 메모리 셀이 상기 임계 전압에 도달하면 상기 제2신호는 상기 기록 또는 소거 동작 제어 수단을 중지시키도록 제어하고 상기 메모리 셀이 상기 임계 전압에 도달하지 않으면 상기 제2신호는 상기 기록 또는 소거 동작 제어 수단의 동작을 지속시키고 상기 기록 또는 소거 펄스 폭 세팅 수단은 상기 제3신호를 상기 제1시간 기록 또는 소거 펄스 폭을 길게하기위해 상기 기록 또는 소거 펄스 폭 제어 수단에 출력하는 것을 특징으로하는 불 휘발성 저장 장치.
  3. 제1항에 있어서, 상기 기록 또는 소거 펄스 폭 제어 수단에 제공된 상기 기록 또는 소거 펄스 폭 세팅 수단은 상기 기록 또는 소거 펄스폭을 저장하는 저장 수단과 상기 저장 수단의 내용을 상기 제3신호에 따르는 실제의 기록 또는 소거 동작에 필요한 펄스 폭 보다 조금 더 짧은 펄스 폭으로 재기록하는 수단을 포함하는 것을 특징으로 하는 불 휘발성 저장 장치.
  4. 제2항에 있어서, 상기 기록 또는 소거 펄스 폭 제어 수단에 제공된 상기 기록 또는 소거 펄스 폭 세팅 수단은 상기 기록 또는 소거 펄스 폭을 저장하는 수단과 상기 제3신호에 따른 실제의 기록 또는 소거 동작에 필요한 펄스 폭 보다 조금 더 짧은 펄스 폭으로 상기 저장 수단의 내용을 재기록하는 수단을 포함하는 것을 특징으로하는 불 휘발성 저장 장치.
  5. 제1항에 있어서, 상기 기록 또는 소거 펄스 폭 제어 수단에 제공된 상기 기록 또는 소거 펄스 폭 세팅 수단은 상기 기록 또는 소거 펄스폭을 저장하는 다수의 저장 수단과, 상기 다수의 저장 수단 중 하나를 선택하는 선택 신호를 저장하는 저장 수단과, 상기 저장 수단의 내용을 상기 제3신호에 따른 실제의 기록 또는 소거 동작에 필요한 펄스 폭 보다 조금 더 짧은 펄스 폭으로 재기록 하는 수단을 포함하는 것을 특징으로 하는 불 휘발성 저장 장치.
  6. 제2항에 있어서, 상기 기록 또는 소거 펄스 폭 제어 수단에 제공된 상기 기록 또는 소거 펄스 폭 세팅 수단은 상기 기록 또는 소거 펄스 폭을 저장하는 다수의 저장 수단과, 상기 다수의 저장 수단중 하나를 선택하는 선택 신호를 저장하는 저장 수단과, 상기 저장 수단의 내용을 상기 제3신호에 따른 실제의 기록 또는 소거 동작에 필요한 펄스 폭 보다 조금 더 짧은 펄스 폭으로 상기 저장 수단의 내용을 재기록 하는 수단을 포함하는 것을 특징으로 하는 불 휘발성 저장 장치.
  7. 제3항에 있어서, 상기 저장 수단은 전기적으로 소거 가능하고 프로그램 가능한 불 휘발성 반도체 메모리 셀인 것을 특징으로 하는 불 휘발성 저장 장치.
  8. 제4항에 있어서, 상기 저장 수단은 전기적으로 소거 가능하고 프로그램 가능한 불 휘발성 반도체 메모리 셀을 포함하는 것을 특징으로 하는 불 휘발성 저장 장치.
KR1019960056988A 1995-11-24 1996-11-25 불 휘발성 저장 장치 KR100221443B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-329960 1995-11-24
JP32996095A JP3184082B2 (ja) 1995-11-24 1995-11-24 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
KR970029059A KR970029059A (ko) 1997-06-26
KR100221443B1 true KR100221443B1 (ko) 1999-09-15

Family

ID=18227198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960056988A KR100221443B1 (ko) 1995-11-24 1996-11-25 불 휘발성 저장 장치

Country Status (4)

Country Link
US (1) US5784316A (ko)
JP (1) JP3184082B2 (ko)
KR (1) KR100221443B1 (ko)
TW (1) TW374925B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064596A (en) * 1997-12-26 2000-05-16 Samsung Electronics Co., Ltd. Nonvolatile integrated circuit memory devices and methods of operating same
KR20000004719A (ko) * 1998-06-30 2000-01-25 김영환 플래쉬 메모리 셀의 재기록 제어장치
KR20000030974A (ko) * 1998-10-29 2000-06-05 김영환 시리얼 플래쉬 메모리의 소거검증장치 및 방법
US6327183B1 (en) 2000-01-10 2001-12-04 Advanced Micro Devices, Inc. Nonlinear stepped programming voltage
US6269025B1 (en) 2000-02-09 2001-07-31 Advanced Micro Devices, Inc. Memory system having a program and erase voltage modifier
US6246610B1 (en) 2000-02-22 2001-06-12 Advanced Micro Devices, Inc. Symmetrical program and erase scheme to improve erase time degradation in NAND devices
US6343033B1 (en) * 2000-02-25 2002-01-29 Advanced Micro Devices, Inc. Variable pulse width memory programming
US6246611B1 (en) * 2000-02-28 2001-06-12 Advanced Micro Devices, Inc. System for erasing a memory cell
US6304487B1 (en) 2000-02-28 2001-10-16 Advanced Micro Devices, Inc. Register driven means to control programming voltages
US6295228B1 (en) 2000-02-28 2001-09-25 Advanced Micro Devices, Inc. System for programming memory cells
JP3922516B2 (ja) * 2000-09-28 2007-05-30 株式会社ルネサステクノロジ 不揮発性メモリと不揮発性メモリの書き込み方法
TW577082B (en) * 2000-12-15 2004-02-21 Halo Lsi Inc Fast program to program verify method
US6515909B1 (en) * 2001-10-05 2003-02-04 Micron Technology Inc. Flash memory device with a variable erase pulse
US7061810B2 (en) * 2001-10-09 2006-06-13 Micron Technology, Inc. Erasing flash memory without pre-programming the flash memory before erasing
JP4005895B2 (ja) 2002-09-30 2007-11-14 株式会社東芝 不揮発性半導体メモリ装置
KR100843037B1 (ko) * 2007-03-27 2008-07-01 주식회사 하이닉스반도체 플래시 메모리 장치 및 이의 소거 방법
KR101274190B1 (ko) * 2007-07-30 2013-06-14 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
KR100953045B1 (ko) * 2008-05-23 2010-04-14 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법
US10379769B2 (en) * 2016-12-30 2019-08-13 Western Digital Technologies, Inc. Continuous adaptive calibration for flash memory devices

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3248928B2 (ja) * 1991-08-23 2002-01-21 富士通株式会社 不揮発性半導体記憶装置およびデータ消去方法
US5428568A (en) * 1991-10-30 1995-06-27 Mitsubishi Denki Kabushiki Kaisha Electrically erasable and programmable non-volatile memory device and a method of operating the same

Also Published As

Publication number Publication date
TW374925B (en) 1999-11-21
US5784316A (en) 1998-07-21
JPH09147590A (ja) 1997-06-06
KR970029059A (ko) 1997-06-26
JP3184082B2 (ja) 2001-07-09

Similar Documents

Publication Publication Date Title
KR100221443B1 (ko) 불 휘발성 저장 장치
KR100463954B1 (ko) 플래시 메모리 장치 및 그 소거 방법
JP4170682B2 (ja) 不揮発性半導体メモリ装置
KR100672984B1 (ko) 프로그램 시간을 줄일 수 있는 플래시 메모리 장치
US6172917B1 (en) Semiconductor memory device and regulator
KR100635203B1 (ko) 플래쉬 메모리 장치 및 그 구동 방법
JP4870409B2 (ja) 不揮発性メモリ装置及びそれのプログラム方法
KR100286720B1 (ko) 불휘발성 반도체 메모리
JPH09180471A (ja) 多値記憶式不揮発性半導体メモリ装置とそのデータ読出、プログラム及び検証方法
JP2005322248A (ja) 半導体メモリ装置の制御情報をプログラムするための方法と装置
JPH0991979A (ja) 電気的書込み消去可能な不揮発性半導体記憶装置
JP2008097705A (ja) 半導体記憶装置
US7292477B2 (en) Nonvolatile semiconductor memory device which stores multivalue data
US6870771B2 (en) Nonvolatile semiconductor memory device that can suppress effect of threshold voltage variation of memory cell transistor
US6108263A (en) Memory system, method for verifying data stored in a memory system after a write cycle and method for writing to a memory system
JP4847695B2 (ja) 不揮発性メモリ素子での電源検出装置及びその検出方法
KR100572332B1 (ko) 불 휘발성 메모리 장치 및 그것의 프로그램 방법
US6987703B2 (en) Nonvolatile semiconductor storage device and write time determining method therefor
KR100645051B1 (ko) 비트 라인 전압에 따른 프로그램 실행 구간의서스펜드/리쥼 기능을 갖는 불 휘발성 메모리 장치 및그것의 프로그램 방법
JPH08335400A (ja) 不揮発性メモリセルの限界電圧自動検証回路及びこれを利用した不揮発性メモリセルのプログラム及び消去状態の確認方法
JP2848293B2 (ja) 不揮発性半導体記憶装置
JP4039812B2 (ja) 不揮発性記憶装置
KR100648278B1 (ko) 벌크 라인 전압에 따른 프로그램 실행 구간의서스펜드/리쥼 기능을 갖는 불 휘발성 메모리 장치 및그것의 프로그램 방법
KR100192567B1 (ko) 불휘발성반도체메모리장치의프로그램전압발생장치및소거전압발생장치
KR0179857B1 (ko) 멀티저장형 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050623

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee