KR100953045B1 - 불휘발성 메모리 장치의 프로그램 방법 - Google Patents

불휘발성 메모리 장치의 프로그램 방법 Download PDF

Info

Publication number
KR100953045B1
KR100953045B1 KR1020080048167A KR20080048167A KR100953045B1 KR 100953045 B1 KR100953045 B1 KR 100953045B1 KR 1020080048167 A KR1020080048167 A KR 1020080048167A KR 20080048167 A KR20080048167 A KR 20080048167A KR 100953045 B1 KR100953045 B1 KR 100953045B1
Authority
KR
South Korea
Prior art keywords
program
start voltage
voltage
erase
pulse application
Prior art date
Application number
KR1020080048167A
Other languages
English (en)
Other versions
KR20090121983A (ko
Inventor
박진수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080048167A priority Critical patent/KR100953045B1/ko
Priority to US12/165,195 priority patent/US7881110B2/en
Priority to CN200810131220.2A priority patent/CN101587748B/zh
Priority to JP2008208802A priority patent/JP2009283117A/ja
Publication of KR20090121983A publication Critical patent/KR20090121983A/ko
Application granted granted Critical
Publication of KR100953045B1 publication Critical patent/KR100953045B1/ko
Priority to US13/019,189 priority patent/US8254183B2/en
Priority to US13/019,174 priority patent/US8339864B2/en
Priority to JP2013001956A priority patent/JP2013062022A/ja

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 제1 페이지에 대하여 프로그램 동작을 수행하는 단계와, 상기 제1 페이지에 대한 프로그램 동작이 완료될 때까지 프로그램 펄스 인가횟수를 카운팅하는 단계와, 상기 카운팅된 프로그램 펄스 인가횟수와 임계값을 비교하여 프로그램 시작전압을 재설정하는 단계와, 제2 페이지에 대하여 상기 재설정된 프로그램 시작전압에 따라 프로그램 동작을 수행하는 단계를 포함하는 것을 특징으로 한다.
프로그램 펄스 인가횟수, 소거 펄스 인가횟수, 포스트 프로그램 펄스 인가횟수

Description

불휘발성 메모리 장치의 프로그램 방법{Programming method of non volatile memory device}
본원 발명은 불휘발성 메모리 장치의 프로그램 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 셀은 전기적인 프로그램/소거 동작이 가능한 소자로서 얇은 산화막에 인가되는 강한 전기장에 의해 전자가 이동하면서 셀의 문턱전압을 변화시켜 프로그램 및 소거 동작을 수행한다.
상기 불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
이러한 불휘발성 메모리 장치의 프로그램 동작에 있어서 각 셀의 특성, 프로그램/소거 횟수의 차이에 따라 프로그램 속도가 달라지는 현상이 발생한다. 한편 불휘발성 메모리 장치의 프로그램 동작은 ISPP 프로그램 방법에 의해서 진행되는바, 각 셀의 프로그램 속도를 고려하여 프로그램 시작전압을 설정할 필요가 있다.
전술한 필요성에 따라 본원 발명이 해결하고자 하는 과제는 각 셀의 프로그램 속도에 따라 프로그램 시작 전압을 상이하게 설정할 수 있는 불휘발성 메모리 장치의 프로그램 방법을 제공하는 것이다.
전술한 과제를 해결하기 위한 본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 제1 페이지에 대하여 프로그램 동작을 수행하는 단계와, 상기 제1 페이지에 대한 프로그램 동작이 완료될 때까지 프로그램 펄스 인가횟수를 카운팅하는 단계와, 상기 카운팅된 프로그램 펄스 인가횟수와 임계값을 비교하여 프로그램 시작전압을 재설정하는 단계와, 제2 페이지에 대하여 상기 재설정된 프로그램 시작전압에 따라 프로그램 동작을 수행하는 단계를 포함하는 것을 특징으로 한다.
또한 본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 소거 동작을 수행하는 단계와, 상기 소거 동작이 완료될 때까지 소거 펄스 인가횟수를 카운팅하는 단계와, 상기 카운팅된 소거 펄스 인가횟수와 임계값을 비교하여 프로그램 시작전압을 설정하는 단계와, 상기 설정된 프로그램 시작전압에 따라 프로그램 동작을 수행하는 단계를 포함하는 것을 특징으로 한다.
또한 본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 소거 동작을 수행하는 단계와, 상기 소거 동작이 완료될 때까지 소거 펄스 인가횟수를 카운팅하는 단계와, 상기 카운팅된 소거 펄스 인가횟수와 임계값을 비교하여 포스트 프로그램 시작전압을 설정하는 단계와, 상기 설정된 포스트 프로그램 시작전압에 따라 포스트 프로그램 동작 및 검증 동작을 수행하는 단계와, 상기 포스트 프로그램이 완료된 셀에 대하여 프로그램 동작을 수행하는 단계를 포함하는 것을 특징으로 한다.
또한 본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 소거 동작이 완료된 메모리 셀이 제공되는 단계와, 상기 메모리 셀에 포스트 프로그램 동작을 수행하는 단계와, 상기 포스트 프로그램 동작이 완료될 때까지 포스트 프로그램 펄스 인가횟수를 카운팅하는 단계와, 상기 카운팅된 포스트 프로그램 펄스 인가횟수와 임계값을 비교하여 프로그램 시작전압을 설정하는 단계와, 상기 설정된 프로그램 시작전압에 따라 프로그램 동작 및 검증 동작을 수행하는 단계를 포함하는 것을 특징으로 한다.
또한 본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 제1 물리 페이지에 대하여 제1 논리 페이지 프로그램 동작을 수행하는 단계와, 상기 제1 논리 페이지에 대한 프로그램 동작이 완료될 때까지 프로그램 펄스 인가횟수를 카운팅하는 단계와, 상기 카운팅된 프로그램 펄스 인가횟수와 임계값을 비교하여 프로그램 시작전압을 재설정하는 단계와, 상기 제1 물리 페이지에 대하여 상기 재설정된 프로그램 시작전압에 따라 제2 논리 페이지 프로그램 동작을 수행하는 단계를 포함하는 것을 특징으로 한다.
전술한 본원 발명의 구성에 따르면 프로그램 속도에 따라 프로그램 시작 전압을 상이하게 설정할 수 있다. 즉 직전 페이지의 프로그램 동작시에 프로그램 펄 스 인가 횟수를 카운팅하여 프로그램 속도를 측정할 수 있고 그에 따라 다음 페이지의 프로그램 동작시 프로그램 시작전압을 재설정하여 프로그램 동작을 수행한다. 즉, 프로그램 속도에 따라 프로그램 시작전압을 가변할 수 있다. 한편, 상기 프로그램 속도를 측정하는 다양한 방법을 사용할 수 있다. 프로그램 펄스 인가횟수외에 소거 펄스 인가횟수, 포스트 프로그램 펄스 인가횟수를 근거로 프로그램 속도를 측정할 수 있다. 이러한 구성에 따라 프로그램 동작에 소모되는 시간을 감소시킬 수 있다. 또한 프로그램 동작후 각 셀들의 분포를 균일하게 유지할 수 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 통상적으로 사용되는 불휘발성 메모리 장치의 ISPP 프로그램 방법을 도시한 도면이다.
상기 ISPP(Incremental step pulse program) 프로그램 방법은 프로그램 메모리 셀에 복수의 프로그램 펄스를 인가하고, 프로그램 펄스 인가 직후에 검증동작을 수행하는 것을 특징으로 한다. 또한, n 번째 프로그램 펄스 인가 후 n+1 번째 프로그램 펄스 인가 시에는 스텝 펄스(Vstep)만큼 전압을 증가시켜 인가한다. 이와 같 이 프로그램 전압을 시작 전압(Vstart)부터 스텝 전압(Vstep)씩 증가시켜 가며 인가함에 따라 각 셀의 문턱전압 분포를 좁힐 수 있는 효과가 있다.
한편, 상기 문턱전압 분포는 각 메모리 셀들의 채널 넓이(channel width), 채널길이(channel length), 산화막 두께등 여러 가지 공정조건에 의해 넓은 고유 분포(Vthi)를 갖게 된다. 도시된 바와 같이, 상기 고유 분포(Vthi)가 3V인 경우, 정해진 스텝 전압(Vstep)에 따라 ISPP 프로그램 동작을 수행하는 경우, 소요되는 프로그램 펄스수는 고유분포(Vthi)/스텝 전압(Vstep)이 된다. 즉 스텝전압이 작을수록 더울 조밀한 분포폭을 얻을 수 있지만 펄스 수는 많아지게 된다. 이와 같은 고유 분포 특성외에 각 셀의 특성 또는 프로그램/소거 횟수(E/W 사이클링횟수)에 따른 프로그램 속도 차이를 고려하여 프로그램 시작전압을 인가하여야 할 필요가 있다.
도 2는 통상적인 불휘발성 메모리 장치에서 셀의 특성 또는 프로그램/소거 횟수에 다른 프로그램 속도 차이를 도시한 도면이다.
각 셀의 특성상 동일한 프로그램 전압을 인가하더라도 문턱전압에 차이가 발생한다. (a)에 도시된 바와 같이, 문턱전압이 더욱 높아지는 셀을 패스트 셀, 패스트 셀에 비하여 문턱전압이 낮은 셀을 슬로우 셀이라 한다. 동일한 프로그램 전압이 인가되더라도 프로그램 속도에 차이가 발생하게 된다. 이때 프로그램 속도는 프로그램이 완료된 상태에서 인가되는 프로그램 펄스의 전압을 의미한다.
이러한 경우 프로그램 속도가 느린 셀에 인가되는 프로그램 펄스의 개수가 증가하는 문제점이 있다. 예를 들어 셀 간 프로그램 속도 차이가 1V인 경우, 스텝전압(Vstep)이 200mV라면, 5(1V/200mV)개의 펄스만큼의 속도차이를 갖는 것으로 볼 수 있으며, 슬로우 셀에 5번의 펄스를 추가로 인가해야 한다.
(b)에서는 프로그램/소거 횟수에 따른 문턱전압의 차이를 도시하고 있다. 프로그램/소거 횟수가 반복되면 플로팅 게이트에 트랩되는 전하가 증가하므로, 낮은 프로그램 전압이 인가되더라도 문턱전압이 빠르게 상승하게 된다. 즉 동일한 프로그램 펄스가 인가되더라도 프로그램/소거 횟수가 높은 셀의 프로그램 속도가 빠르게 된다. 이때 프로그램 속도는 프로그램이 완료될 때 까지 인가되는 프로그램 펄스의 개수로 정의될 수 있다. 따라서 프로그램/소거 횟수 증가에 따른 프로그램 속도 증가를 고려하여 프로그램 시작전압을 낮게 설정하게 된다. 예를 들어 프로그램/소거 횟수 차이가 10K 인 서로 다른 셀들의 프로그램 속도 차이가 1V인 경우, 스텝전압(Vstep)이 200mV 라면, 5(1V/200mV)개의 펄스만큼의 속도차이를 갖는 것으로 볼 수 있으며, 프로그램/소거 횟수가 작은 셀에 5번의 펄스를 추가로 인가해야 한다.
상기에서 살펴본 바와 같이, 각 셀의 특성 또는 프로그램/소거 횟수의 차이에 따라 프로그램 속도에 차이가 남을 알 수 있다. 이와 같이 셀별 프로그램 속도에 차이가 나는 경우에는 프로그램 속도가 가장 빠른 셀의 상태를 기준으로 프로그램 시작 전압을 설정하게 된다. 따라서 프로그램 속도가 느린 셀에 프로그램 펄스가 더 많이 인가되어야 하므로 전체 프로그램 동작에 소요되는 시간이 증가하는 문제점이 있다.
도 3은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법을 도시한 순서도이다.
먼저 제n 페이지 데이터가 입력된다(단계 310).
프로그램 동작은 통상적으로 페이지단위로 진행되는바, n 번째 페이지에 프로그램될 데이터가 페이지 버퍼에 입력되어, 그 데이터에 따라 감지노드(SO)에 인가되는 전압레벨이 상이해진다. 한편, 프로그램 펄스 인가횟수값 m 이 1로 초기화된다.
다음으로, 프로그램 시작전압에 따라 프로그램 동작을 수행한다(단계 320). ISPP 프로그램 동작에 따라 프로그램 대상 셀이 포함된 워드라인에 프로그램 전압이 인가된다.
다음으로, 프로그램 대상 셀이 기준전압 이상으로 프로그램되었는지 여부를 확인하는 프로그램 검증 동작을 수행한다(단계 330). 상기 검증 동작은 통상적인 불휘발성 메모리 장치의 검증 동작에 따라 진행된다. 즉, 비트라인을 하이레벨로 프리차지 시킨 상태에서, 검증 대상 셀의 문턱 전압이 기준전압 이상으로 높아졌는지 여부에 따라 비트라인의 전압레벨이 변하도록 한다. 통상적으로 기준전압 이상으로 프로그램된 경우에 한하여 비트라인의 전압레벨이 그대로 유지되고, 그렇지 않은 경우에는 로우레벨로 디스차지된다.
상기 검증 결과 프로그램 대상셀이 모두 기준전압이상으로 프로그램이 완료된 경우에는 다음 단계(350)를 수행한다(단계 340). 그러나 기준전압보다 문턱전압 이 낮은 프로그램 대상 셀이 있는 경우에는 스텝전압만큼 프로그램 전압을 증가시켜 프로그램 동작을 반복실시한다(단계 340, 342, 344). 이때 프로그램 동작이 반복되므로 프로그램 펄스 인가횟수가 1 만큼 증가한다.
상기 단계(340)에서 프로그램 대상셀이 모두 기준전압이상으로 프로그램이 완료된 경우에는, 프로그램 펄스 인가횟수에 따라 프로그램 시작전압을 재설정한다(단계 350).
프로그램이 완료된 상태의 프로그램 펄스 인가횟수가 임계값보다 큰 경우에는 프로그램 속도가 낮은 상태이므로, 프로그램 시작전압을 증가시킨다. 바람직하게는, 프로그램 펄스 인가횟수와 임계값이 차이나는 횟수만큼 스텝전압을 증가시킨다. 예를 들어, 프로그램 펄스 인가횟수가 13회이고 임계값이 10회인경우에는 3*스텝 전압만큼 프로그램 시작전압을 증가시킨다.
프로그램이 완료된 상태의 프로그램 펄스 인가횟수가 임계값보다 작은 경우에는 프로그램 속도가 높은 상태이므로, 프로그램 시작전압을 감소시킨다. 바람직하게는, 프로그램 펄스 인가횟수와 임계값이 차이 나는 횟수만큼 스텝전압을 감소시킨다. 예를 들어, 프로그램 펄스 인가횟수가 7회이고 임계값이 10회인경우에는 3*스텝 전압만큼 프로그램 시작전압을 감소시킨다.
프로그램이 완료된 상태의 프로그램 펄스 인가횟수가 임계값과 같은 경우에는 프로그램 시작전압을 변경시키지 않고 유지시킨다.
다음으로, 프로그램할 페이지가 더 있는 경우에는 상기 재설정된 프로그램 시작전압에 따라 프로그램 동작을 반복 수행한다(단계 360, 362, 310, 320).
앞선 단계(350)에서 프로그램 시작전압이 재설정된 상태이므로, 해당 전압에 따라 프로그램 동작이 수행된다.
이와 같이 각 페이지 별 프로그램 전압펄스의 인가횟수를 카운팅하여 그에 따라 프로그램 시작 전압을 재설정하고, 상기 재설정된 프로그램 시작전압에 따라 다음 페이지의 프로그램 동작을 수행하게 된다.
도 4는 본원 발명의 또 다른 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법을 도시한 순서도이다.
먼저 소거 동작을 수행한다(단계 410). 상기 소거동작은 블록단위로 수행되며, 통상적인 ISPE(Incremental step pulse erasing) 방법에 따라 수행된다.
다음으로 소거 검증 동작을 수행한다(단계 420). 상기 소거 동작에 따라 소거 대상 셀의 문턱전압이 모두 0V 보다 작은지를 확인한다.
상기 소거 동작에 따라 소거 대상 셀이 모두 소거된 것으로 확인되면 다음 단계(440)의 동작을 수행한다(단계 430).
그러나 소거 대상 셀 중 소거되지 않은 셀이 있는 경우, 소거전압을 스텝전압 만큼 증가시켜 소거 동작을 반복수행한다(단계 430, 432, 434, 410). 그에 따라 소거 펄스 인가횟수도 1 만큼 증가한다.
상기 소거 동작에 따라 소거 대상 셀이 모두 소거된 것으로 확인되면 소거 펄스 인가 횟수에 따라 프로그램 시작 전압 또는 포스트 프로그램 시작 전압을 설정한다(단계 440).
소거 동작이 완료된 상태의 소거 펄스 인가횟수가 임계값보다 큰 경우에는 프로그램 속도가 높은 상태이므로, 프로그램 시작전압을 감소시킨다. 프로그램/소거 횟수가 증가할수록 프로그램 상태의 문턱전압이 높아지는 경향이 있어 소거가 완료될 때까지 인가되어야 할 소거 펄스가 증가하기 때문이다. 바람직하게는, 소거 펄스 인가횟수와 임계값이 차이나는 횟수만큼 스텝전압을 감소시킨다. 예를 들어, 소거 펄스 인가횟수가 13회이고 임계값이 10회인경우에는 3*스텝 전압만큼 프로그램 시작전압을 감소시킨다.
소거 동작이 완료된 상태의 소거 펄스 인가횟수가 임계값보다 작은 경우에는 프로그램 속도가 낮은 상태이므로, 프로그램 시작전압을 증가시킨다. 바람직하게는, 소거 펄스 인가횟수와 임계값이 차이나는 횟수만큼 스텝전압을 증가시킨다. 예를 들어, 소거 펄스 인가횟수가 7회이고 임계값이 10회인경우에는 3*스텝 전압만큼 프로그램 시작전압을 증가시킨다.
프로그램이 완료된 상태의 프로그램 펄스 인가횟수가 임계값과 같은 경우에는 프로그램 시작전압을 변경시키지 않고 유지시킨다.
한편, 소거 펄스 인가횟수에 따라 포스트 프로그램 시작 전압을 설정할 수도 있다. 소거 동작이 수행된 후 프로그램 동작을 수행하기 전에 소거 셀들의 분포를 좁히기 위하여 포스트 프로그램 동작을 수행하는 구성이 알려져 있다. 즉, 소거 셀들에 대하여 프로그램 동작을 수행하되 최대 문턱전압이 0V를 넘지않도록 제어하여, 전체 소거 셀의 문턱전압 분포를 좁히는 것이다. 따라서 실질적으로는 프로그 램 동작과 유사한 동작에 따라 포스트 프로그램 동작이 수행된다.
본원 발명에서는 소거 펄스 인가횟수에 따라 포스트 프로그램 시작 전압을 설정하는 방법을 일 실시예로 한다.
소거 동작이 완료된 상태의 소거 펄스 인가횟수가 임계값보다 큰 경우에는 프로그램 속도가 높은 상태이므로, 포스트 프로그램 시작전압을 감소시킨다. 바람직하게는, 소거 펄스 인가횟수와 임계값이 차이나는 횟수만큼 스텝전압을 감소시킨다. 예를 들어, 소거 펄스 인가횟수가 13회이고 임계값이 10회인경우에는 3*스텝 전압만큼 포스트 프로그램 시작전압을 감소시킨다.
소거 동작이 완료된 상태의 소거 펄스 인가횟수가 임계값보다 작은 경우에는 프로그램 속도가 낮은 상태이므로, 포스트 프로그램 시작전압을 증가시킨다. 바람직하게는, 소거 펄스 인가횟수와 임계값이 차이나는 횟수만큼 스텝전압을 증가시킨다. 예를 들어, 소거 펄스 인가횟수가 7회이고 임계값이 10회인경우에는 3*스텝 전압만큼 포스트 프로그램 시작전압을 증가시킨다.
프로그램이 완료된 상태의 프로그램 펄스 인가횟수가 임계값과 같은 경우에는 포스트 프로그램 시작전압을 변경시키지 않고 유지시킨다.
다음으로, 포스트 프로그램 동작 및 그에 대한 검증동작을 수행한다(단계 450). 이때, 실시예에 따라 상기 설정된 포스트 프로그램 시작 전압에 따라 포스트 프로그램 동작을 수행하도록 한다. 이때 포스트 프로그램 동작은 앞서 설명한 바와 같이 소거 셀들에 대하여 수행하는 프로그램 동작으로, 소거 셀들의 최대 문턱전압이 0V가 되도록 프로그램 동작을 수행한다.
다음으로, 프로그램 동작 및 그에 대한 검증동작을 수행한다(단계 460). 이때, 실시예에 따라 상기 설정된 프로그램 시작 전압에 따라 프로그램 동작을 수행하도록 한다. 이때, 프로그램 동작은 앞서 설명한 ISPP 동작에 따라 수행한다. 또한, 프로그램 동작 중에 도 3에서 설명한 프로그램 펄스 인가횟수에 따라 프로그램 시작전압을 변경하는 구성도 포함하여 프로그램 동작을 수행할 수 있다.
이와 같이 소거 펄스의 인가횟수를 카운팅하여 그에 따라 프로그램 시작 전압 또는 포스트 프로그램 시작 전압을 재설정하고, 상기 재설정된 프로그램 시작전압 또는 포스트 프로그램 시작 전압에 따라 프로그램 동작 또는 포스트 프로그램 동작을 수행하게 된다.
도 5는 본원 발명의 또 다른 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법을 도시한 순서도이다.
먼저 소거 동작이 완료된다(단계 510). 상기 소거동작은 앞서와 같이 블록단위로 수행되며, 통상적인 ISPE(Incremental step pulse erasing) 방법에 따라 수행된다.
다음으로 포스트 프로그램 동작을 수행한다(단계 520).
상기 포스트 프로그램 동작은 앞서 설명한 바와 같이 소거 셀들의 분포를 좁히기 위하여 수행되는 것으로 상세 동작은 프로그램 동작과 유사하다. 즉 ISPP 동작에 따라 포스트 프로그램 동작이 수행된다. 이때 포스트 프로그램 시작 전압은 도 4의 실시예에 따라, 소거 펄스 인가횟수에 의해 재설정된 시작전압일 수 있다.
다음으로 상기 포스트 프로그램 동작에 대한 검증 동작을 수행한다(단계 530). 통상적으로는 0V 이상으로 프로그램된 셀이 발생한 경우 포스트 프로그램 동작이 완료한 것으로 판단한다.
상기 포스트 프로그램 동작에 따라 포스트 프로그램이 완료된 것으로 확인되면 다음 단계(550)의 동작을 수행한다(단계 540).
그러나 포스트 프로그램이 완료되지 않은 경우, 소거전압을 스텝전압 만큼 증가시켜 소거 동작을 반복수행한다(단계 540, 542, 544, 520). 그에 따라 포스트 프로그램 펄스 인가횟수도 1 만큼 증가한다.
상기 포스트 프로그램이 완료된 것으로 확인되면 포스트 프로그램 펄스 인가 횟수에 따라 프로그램 시작 전압을 설정한다(단계 550).
포스트 프로그램이 완료된 상태의 포스트 프로그램 펄스 인가횟수가 임계값보다 큰 경우에는 프로그램 속도가 낮은 상태이므로, 포스트 프로그램 시작전압을 증가시킨다. 바람직하게는, 포스트 프로그램 펄스 인가횟수와 임계값이 차이나는 횟수만큼 스텝전압을 증가시킨다. 예를 들어, 포스트 프로그램 펄스 인가횟수가 13회이고 임계값이 10회인경우에는 3*스텝 전압만큼 프로그램 시작전압을 증가시킨다.
포스트 프로그램이 완료된 상태의 포스트 프로그램 펄스 인가횟수가 임계값보다 작은 경우에는 프로그램 속도가 높은 상태이므로, 프로그램 시작전압을 감소시킨다. 바람직하게는, 포스트 프로그램 펄스 인가횟수와 임계값이 차이나는 횟수만큼 스텝전압을 감소시킨다. 예를 들어, 포스트 프로그램 펄스 인가횟수가 7회이 고 임계값이 10회인경우에는 3*스텝 전압만큼 프로그램 시작전압을 감소시킨다.
포스트 프로그램이 완료된 상태의 포스트 프로그램 펄스 인가횟수가 임계값과 같은 경우에는 프로그램 시작전압을 변경시키지 않고 유지시킨다.
다음으로, 프로그램 동작 및 그에 대한 검증동작을 수행한다(단계 560). 이때, 상기 설정된 프로그램 시작 전압에 따라 프로그램 동작을 수행하도록 한다. 프로그램 동작은 앞서 설명한 ISPP 동작에 따라 수행한다. 또한, 프로그램 동작 중에 도 3에서 설명한 프로그램 펄스 인가횟수에 따라 프로그램 시작전압을 변경하는 구성도 포함하여 프로그램 동작을 수행할 수 있다.
이와 같이 포스트 프로그램 펄스의 인가횟수를 카운팅하여 그에 따라 프로그램 시작 전압을 재설정하고, 상기 재설정된 프로그램 시작전압에 따라 프로그램 동작을 수행하게 된다.
도 6은 본원 발명의 또 다른 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법을 도시한 순서도이다.
본 실시예는 하나의 물리적 페이지 내에 복수의 논리 페이지가 프로그램 되는 멀티 레벨 셀 프로그램 방법에 관한 것이다.
먼저 제n 논리 페이지 데이터가 특정 물리 페이지에 입력된다(단계 610).
프로그램 동작은 통상적으로 페이지단위로 진행되는바, 특정 물리 페이지에 프로그램될 제n 논리 페이지 데이터가 페이지 버퍼에 입력되어, 그 데이터에 따라 감지노드(SO)에 인가되는 전압레벨이 상이해진다. 한편, 프로그램 펄스 인가 횟수 값 m 이 1로 초기화된다.
다음으로, 프로그램 시작전압에 따라 프로그램 동작을 수행한다(단계 620). ISPP 프로그램 동작에 따라 프로그램 전압이 인가된다.
다음으로, 프로그램 대상 셀이 기준전압 이상으로 프로그램되었는지 여부를 확인하는 프로그램 검증 동작을 수행한다(단계 630). 상기 검증 동작은 통상적인 불휘발성 메모리 장치의 검증 동작에 따라 진행된다.
상기 검증 결과 프로그램 대상셀이 모두 기준전압이상으로 프로그램이 완료된 경우에는 다음 단계(650)를 수행한다(단계 640). 그러나 기준전압보다 문턱전압이 낮은 프로그램 대상 셀이 있는 경우에는 스텝전압만큼 프로그램 전압을 증가시켜 프로그램 동작을 반복실시한다(단계 640, 642, 644). 이때 프로그램 동작이 반복되므로 프로그램 펄스 인가횟수가 1 만큼 증가한다.
상기 단계(640)에서 프로그램 대상셀이 모두 기준전압이상으로 프로그램이 완료된 경우에는, 프로그램 펄스 인가횟수에 따라 프로그램 시작전압을 재설정한다(단계 650).
프로그램이 완료된 상태의 프로그램 펄스 인가횟수가 임계값보다 큰 경우에는 프로그램 속도가 낮은 상태이므로, 프로그램 시작전압을 증가시킨다. 바람직하게는, 프로그램 펄스 인가횟수와 임계값이 차이나는 횟수만큼 스텝전압을 증가시킨다. 예를 들어, 프로그램 펄스 인가횟수가 13회이고 임계값이 10회인경우에는 3*스텝 전압만큼 프로그램 시작전압을 증가시킨다.
프로그램이 완료된 상태의 프로그램 펄스 인가횟수가 임계값보다 작은 경우 에는 프로그램 속도가 높은 상태이므로, 프로그램 시작전압을 감소시킨다. 바람직하게는, 프로그램 펄스 인가횟수와 임계값이 차이나는 횟수만큼 스텝전압을 감소시킨다. 예를 들어, 프로그램 펄스 인가횟수가 7회이고 임계값이 10회인경우에는 3*스텝 전압만큼 프로그램 시작전압을 감소시킨다.
프로그램이 완료된 상태의 프로그램 펄스 인가횟수가 임계값과 같은 경우에는 프로그램 시작전압을 변경시키지 않고 유지시킨다.
다음으로, 프로그램할 논리 페이지가 더 있는 경우에는 상기 재설정된 프로그램 시작전압에 따라 프로그램 동작을 반복 수행한다(단계 660, 662, 610, 620).
앞선 단계(650)에서 프로그램 시작전압이 재설정된 상태이므로, 해당 전압에 따라 프로그램 동작이 수행된다.
이와 같이 각 논리 페이지 별 프로그램 전압펄스의 인가횟수를 카운팅하여 그에 따라 프로그램 시작 전압을 재설정하고, 상기 재설정된 프로그램 시작전압에 따라 다음 페이지의 프로그램 동작을 수행하게 된다.
도 1은 통상적으로 사용되는 불휘발성 메모리 장치의 ISPP 프로그램 방법을 도시한 도면이다.
도 2는 통상적인 불휘발성 메모리 장치에서 셀의 특성 또는 프로그램/소거 횟수에 다른 프로그램 속도 차이를 도시한 도면이다.
도 3은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법을 도시한 순서도이다.
도 4는 본원 발명의 또 다른 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법을 도시한 순서도이다.
도 5는 본원 발명의 또 다른 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법을 도시한 순서도이다.
도 6은 본원 발명의 또 다른 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법을 도시한 순서도이다.

Claims (17)

  1. 제1 페이지에 대하여 프로그램 동작을 수행하는 단계와,
    상기 제1 페이지에 대한 프로그램 동작이 완료될 때까지 프로그램 펄스 인가횟수를 카운팅하는 단계와,
    상기 카운팅된 프로그램 펄스 인가횟수와 임계값을 비교하여 프로그램 시작전압을 재설정하는 단계와,
    제2 페이지에 대하여 상기 재설정된 프로그램 시작전압에 따라 프로그램 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  2. 제1항에 있어서, 상기 프로그램 시작전압을 재설정하는 단계는 상기 프로그램 펄스 인가횟수가 임계값보다 큰 경우 프로그램 시작전압을 증가시키는 단계와,
    상기 프로그램 펄스 인가횟수가 임계값보다 작은 경우 프로그램 시작전압을 감소시키는 단계와,
    상기 프로그램 펄스 인가횟수가 임계값과 같은 경우 프로그램 시작전압을 유지시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  3. 제2항에 있어서, 상기 프로그램 시작전압을 증가시키는 단계는 상기 프로그 램 펄스 인가횟수와 임계값의 차이만큼 스텝전압을 상기 프로그램 시작전압에 적산하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  4. 제2항에 있어서, 상기 프로그램 시작전압을 감소시키는 단계는 상기 프로그램 펄스 인가횟수와 임계값의 차이만큼 스텝전압을 상기 프로그램 시작전압에서 감산하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  5. 제1항에 있어서, 상기 프로그램 펄스 인가횟수를 카운팅하는 단계는 프로그램 검증 동작을 수행하는 단계와,
    기준 전압이하로 프로그램된 프로그램 대상 셀이 있는 경우 프로그램전압을 스텝전압만큼 증가시키고, 상기 프로그램 펄스 인가횟수를 1 만큼 증가시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  6. 소거 펄스에 따라서 점차 상승되는 소거전압을 이용하여 선택된 메모리 블록을 소거하는 단계와,
    상기 소거 동작이 완료될 때까지 상기 소거 펄스가 인가된 횟수를 카운팅하는 단계와,
    상기 카운팅된 소거 펄스 인가횟수와 임계값을 비교하여 프로그램 시작전압을 설정하는 단계와,
    상기 설정된 프로그램 시작전압에 따라 프로그램 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  7. 제6항에 있어서, 상기 프로그램 시작전압을 설정하는 단계는 상기 소거 펄스 인가횟수가 임계값보다 큰 경우 상기 프로그램 시작전압을 감소시키는 단계와,
    상기 소거 펄스 인가횟수가 임계값보다 작은 경우 상기 프로그램 시작전압을 증가시키는 단계와,
    상기 소거 펄스 인가횟수가 임계값과 같은 경우 상기 프로그램 시작전압을 유지시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  8. 제6항에 있어서, 상기 소거 펄스 인가횟수를 카운팅하는 단계는 소거 검증 동작을 수행하는 단계와,
    상기 메모리 블록에 포함된 메모리 셀 중 프로그램 상태의 메모리 셀이 있는 경우 소거전압을 스텝전압만큼 증가시키고 상기 소거 펄스 인가횟수를 1 만큼 증가시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  9. 소거 펄스에 따라서 점차 상승되는 소거전압을 이용하여 선택된 메모리 블록을 소거하는 단계와
    상기 소거 동작이 완료될 때까지 상기 소거 펄스가 인가된 횟수를 카운팅하는 단계와,
    상기 카운팅된 소거 펄스 인가횟수와 임계값을 비교하여 포스트 프로그램 시작전압을 설정하는 단계와,
    상기 설정된 포스트 프로그램 시작전압에 따라 포스트 프로그램 동작 및 검증 동작을 수행하는 단계와,
    상기 포스트 프로그램이 완료된 셀에 대하여 프로그램 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  10. 제9항에 있어서, 상기 포스트 프로그램 시작전압을 설정하는 단계는 상기 소거 펄스 인가횟수가 임계값보다 큰 경우 상기 포스트 프로그램 시작전압을 감소시키는 단계와,
    상기 소거 펄스 인가횟수가 임계값보다 작은 경우 상기 포스트 프로그램 시작전압을 증가시키는 단계와,
    상기 소거 펄스 인가횟수가 임계값과 같은 경우 상기 포스트 프로그램 시작전압을 유지시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  11. 제9항에 있어서, 상기 소거 펄스 인가횟수를 카운팅하는 단계는 소거 검증 동작을 수행하는 단계와,
    상기 메모리 블록에 포함되는 메모리 셀중 프로그램 상태의 메모리 셀이 있는 경우 소거전압을 스텝전압만큼 증가시키고 상기 소거 펄스 인가횟수를 1 만큼 증가시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  12. 선택된 메모리 블록을 소거 하는 단계와,
    상기 메모리 블록에 포함된 메모리 셀들을 대상으로 포스트 프로그램 동작을 수행하는 단계와,
    상기 포스트 프로그램 동작이 완료될 때까지 포스트 프로그램 펄스 인가횟수를 카운팅하는 단계와,
    상기 카운팅된 포스트 프로그램 펄스 인가횟수와 임계값을 비교하여 프로그램 시작전압을 설정하는 단계와,
    상기 설정된 프로그램 시작전압에 따라 프로그램 동작 및 검증 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  13. 제12항에 있어서, 상기 프로그램 시작전압을 설정하는 단계는 상기 포스트 프로그램 펄스 인가횟수가 임계값보다 큰 경우 상기 프로그램 시작전압을 증가시키는 단계와,
    상기 포스트 프로그램 펄스 인가횟수가 임계값보다 작은 경우 상기 프로그램 시작전압을 감소시키는 단계와,
    상기 포스트 프로그램 펄스 인가횟수가 임계값과 같은 경우 상기 프로그램 시작전압을 유지시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  14. 제12항에 있어서, 상기 포스트 프로그램 펄스 인가횟수를 카운팅하는 단계는 포스트 프로그램 검증 동작을 수행하는 단계와,
    0V 이상으로 프로그램된 셀이 발생할 때까지 프로그램전압을 스텝전압만큼 증가시켜 포스트 프로그램 동작을 수행하는 단계와,
    상기 포스트 프로그램 동작이 수행될 때마다 상기 포스트 프로그램 펄스 인가횟수를 1 만큼 증가시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  15. 제1 물리 페이지에 대하여 제1 논리 페이지 프로그램 동작을 수행하는 단계와,
    상기 제1 논리 페이지에 대한 프로그램 동작이 완료될 때까지 프로그램 펄스 인가횟수를 카운팅하는 단계와,
    상기 카운팅된 프로그램 펄스 인가횟수와 임계값을 비교하여 프로그램 시작전압을 재설정하는 단계와,
    상기 제1 물리 페이지에 대하여 상기 재설정된 프로그램 시작전압에 따라 제2 논리 페이지 프로그램 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  16. 제15항에 있어서, 상기 프로그램 시작전압을 재설정하는 단계는 상기 프로그램 펄스 인가횟수가 임계값보다 큰 경우 프로그램 시작전압을 증가시키는 단계와,
    상기 프로그램 펄스 인가횟수가 임계값보다 작은 경우 프로그램 시작전압을 감소시키는 단계와,
    상기 프로그램 펄스 인가횟수가 임계값과 같은 경우 프로그램 시작전압을 유 지시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  17. 제15항에 있어서, 상기 프로그램 펄스 인가횟수를 카운팅하는 단계는 프로그램 검증 동작을 수행하는 단계와,
    기준 전압이하로 프로그램된 프로그램 대상 셀이 있는 경우 프로그램전압을 스텝전압만큼 증가시키고, 상기 프로그램 펄스 인가횟수를 1 만큼 증가시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
KR1020080048167A 2008-05-23 2008-05-23 불휘발성 메모리 장치의 프로그램 방법 KR100953045B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020080048167A KR100953045B1 (ko) 2008-05-23 2008-05-23 불휘발성 메모리 장치의 프로그램 방법
US12/165,195 US7881110B2 (en) 2008-05-23 2008-06-30 Method of programming nonvolatile memory device
CN200810131220.2A CN101587748B (zh) 2008-05-23 2008-08-01 非易失性存储器的编程方法
JP2008208802A JP2009283117A (ja) 2008-05-23 2008-08-14 不揮発性メモリ装置のプログラム方法
US13/019,189 US8254183B2 (en) 2008-05-23 2011-02-01 Method of programming nonvolatile memory device
US13/019,174 US8339864B2 (en) 2008-05-23 2011-02-01 Method of programming nonvolatile memory device
JP2013001956A JP2013062022A (ja) 2008-05-23 2013-01-09 不揮発性メモリ装置のプログラム方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080048167A KR100953045B1 (ko) 2008-05-23 2008-05-23 불휘발성 메모리 장치의 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20090121983A KR20090121983A (ko) 2009-11-26
KR100953045B1 true KR100953045B1 (ko) 2010-04-14

Family

ID=41316009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080048167A KR100953045B1 (ko) 2008-05-23 2008-05-23 불휘발성 메모리 장치의 프로그램 방법

Country Status (4)

Country Link
US (3) US7881110B2 (ko)
JP (2) JP2009283117A (ko)
KR (1) KR100953045B1 (ko)
CN (1) CN101587748B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8934302B2 (en) 2011-10-31 2015-01-13 Samsung Electronics Co., Ltd. Nonvolatile memory having stacked structure and related method of operation
US9318191B2 (en) 2012-10-11 2016-04-19 Samsung Electronics Co., Ltd. Programming nonvolatile memory device using program voltage with variable offset between programming state distributions

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5292052B2 (ja) * 2008-10-21 2013-09-18 力晶科技股▲ふん▼有限公司 不揮発性半導体記憶装置とその書き込み方法
US7839690B2 (en) * 2008-12-11 2010-11-23 Sandisk Corporation Adaptive erase and soft programming for memory
US8223551B2 (en) 2009-02-19 2012-07-17 Micron Technology, Inc. Soft landing for desired program threshold voltage
KR101616099B1 (ko) * 2009-12-03 2016-04-27 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
JP2011198435A (ja) * 2010-03-23 2011-10-06 Toshiba Corp 不揮発性半導体記憶装置
KR101138101B1 (ko) * 2010-05-27 2012-04-24 에스케이하이닉스 주식회사 불휘발성 메모리 소자의 프로그램 방법
JP5566797B2 (ja) * 2010-07-02 2014-08-06 株式会社東芝 不揮発性半導体記憶装置
US8351276B2 (en) * 2010-07-13 2013-01-08 Freescale Semiconductor, Inc. Soft program of a non-volatile memory block
JP2012027969A (ja) * 2010-07-21 2012-02-09 Toshiba Corp 不揮発性半導体記憶装置
KR101222063B1 (ko) * 2011-02-28 2013-01-15 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그 동작방법
JP5364750B2 (ja) 2011-03-25 2013-12-11 株式会社東芝 メモリシステム、及び不揮発性メモリデバイスの制御方法
JP5542737B2 (ja) 2011-05-12 2014-07-09 株式会社東芝 不揮発性半導体記憶装置
US8537623B2 (en) * 2011-07-07 2013-09-17 Micron Technology, Inc. Devices and methods of programming memory cells
JP2013143155A (ja) * 2012-01-06 2013-07-22 Powerchip Technology Corp 不揮発性半導体記憶装置とその書き込み方法
US8842477B2 (en) * 2012-06-01 2014-09-23 Spansion Llc Method, apparatus, and manufacture for flash memory adaptive algorithm
US8902667B2 (en) * 2012-07-25 2014-12-02 Freescale Semiconductor, Inc. Methods and systems for adjusting NVM cell bias conditions for program/erase operations to reduce performance degradation
US8760923B2 (en) * 2012-08-28 2014-06-24 Freescale Semiconductor, Inc. Non-volatile memory (NVM) that uses soft programming
US8861258B2 (en) 2013-02-21 2014-10-14 Sandisk 3D Llc Set/reset algorithm which detects and repairs weak cells in resistive-switching memory device
CN104575596A (zh) * 2013-10-10 2015-04-29 北京兆易创新科技股份有限公司 一种抗衰退的闪存及抗衰退的方法
JP5784788B2 (ja) * 2014-04-16 2015-09-24 力晶科技股▲ふん▼有限公司 不揮発性半導体記憶装置とその書き込み方法
KR102235516B1 (ko) 2014-09-30 2021-04-05 삼성전자주식회사 이레이즈 컨트롤 유닛을 포함하는 메모리 시스템 및 동작 방법
KR20170011644A (ko) * 2015-07-23 2017-02-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US9953703B2 (en) 2015-10-16 2018-04-24 Samsung Electronics Co., Ltd. Programming method of non volatile memory device
US9543001B1 (en) * 2015-12-31 2017-01-10 Macronix International Co., Ltd. Programming memory cells
KR102449196B1 (ko) 2016-01-15 2022-09-29 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
US10818358B2 (en) 2017-09-22 2020-10-27 Toshiba Memory Corporation Memory system including a semiconductor memory having a memory cell and a write circuit configured to write data to the memory cell
US10643720B2 (en) 2018-05-23 2020-05-05 Sandisk Technologies Llc Bit line voltage control for damping memory programming
CN110556146A (zh) * 2018-06-01 2019-12-10 北京兆易创新科技股份有限公司 一种存储单元的编程方法、装置、电子设备及存储介质
KR20210118462A (ko) 2019-05-22 2021-09-30 양쯔 메모리 테크놀로지스 씨오., 엘티디. 다중 레벨 셀 nand 플래시 메모리 장치를 프로그램하는 방법 및 mlc nand 플래시 메모리 장치
CN110299172A (zh) * 2019-07-04 2019-10-01 合肥联诺科技有限公司 一种缩短flash编程时间的编程处理方法
JP2022040515A (ja) 2020-08-31 2022-03-11 ウィンボンド エレクトロニクス コーポレーション フラッシュメモリおよびプログラミング方法
JP7476061B2 (ja) 2020-09-15 2024-04-30 キオクシア株式会社 半導体記憶装置
KR20220049650A (ko) 2020-10-14 2022-04-22 삼성전자주식회사 메모리 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040058533A (ko) * 2002-12-27 2004-07-05 주식회사 하이닉스반도체 Ｅｐｒｏｍ의 프로그램 모드 진입회로
KR20070094104A (ko) * 2006-03-16 2007-09-20 삼성전자주식회사 프로그램 서스펜드/리줌 모드를 지원하는 상 변화 메모리장치 및 그것의 프로그램 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05182480A (ja) * 1991-12-28 1993-07-23 Sony Corp プログラマブルリードオンリメモリ
JP3737525B2 (ja) * 1994-03-11 2006-01-18 株式会社東芝 半導体記憶装置
JP3184082B2 (ja) * 1995-11-24 2001-07-09 日本電気株式会社 不揮発性半導体記憶装置
KR0185611B1 (ko) * 1995-12-11 1999-04-15 김광호 불휘발성 반도체 메모리장치의 고전압 레벨 최적화 회로 및 그 방법
JP3790654B2 (ja) * 2000-02-15 2006-06-28 シャープ株式会社 不揮発性半導体メモリの制御方法
JP2002133887A (ja) * 2000-10-31 2002-05-10 Matsushita Electric Ind Co Ltd 不揮発性半導体メモリ装置
US6452836B1 (en) * 2001-03-09 2002-09-17 Micron Technology, Inc. Non-volatile memory device with erase cycle register
US6549467B2 (en) * 2001-03-09 2003-04-15 Micron Technology, Inc. Non-volatile memory device with erase address register
US6515909B1 (en) * 2001-10-05 2003-02-04 Micron Technology Inc. Flash memory device with a variable erase pulse
KR100550789B1 (ko) * 2002-07-18 2006-02-08 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램/소거 전압 공급 회로
KR100541819B1 (ko) * 2003-12-30 2006-01-10 삼성전자주식회사 스타트 프로그램 전압을 차등적으로 사용하는 불휘발성반도체 메모리 장치 및 그에 따른 프로그램 방법
JP2005276428A (ja) * 2005-04-11 2005-10-06 Toshiba Corp 不揮発性半導体記憶装置
US7339834B2 (en) * 2005-06-03 2008-03-04 Sandisk Corporation Starting program voltage shift with cycling of non-volatile memory
US7570520B2 (en) * 2006-12-27 2009-08-04 Sandisk Corporation Non-volatile storage system with initial programming voltage based on trial
JP2008262623A (ja) * 2007-04-11 2008-10-30 Toshiba Corp 不揮発性半導体記憶装置
JP5032290B2 (ja) * 2007-12-14 2012-09-26 株式会社東芝 不揮発性半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040058533A (ko) * 2002-12-27 2004-07-05 주식회사 하이닉스반도체 Ｅｐｒｏｍ의 프로그램 모드 진입회로
KR20070094104A (ko) * 2006-03-16 2007-09-20 삼성전자주식회사 프로그램 서스펜드/리줌 모드를 지원하는 상 변화 메모리장치 및 그것의 프로그램 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8934302B2 (en) 2011-10-31 2015-01-13 Samsung Electronics Co., Ltd. Nonvolatile memory having stacked structure and related method of operation
US9318191B2 (en) 2012-10-11 2016-04-19 Samsung Electronics Co., Ltd. Programming nonvolatile memory device using program voltage with variable offset between programming state distributions

Also Published As

Publication number Publication date
US20110122705A1 (en) 2011-05-26
US20090285028A1 (en) 2009-11-19
US8339864B2 (en) 2012-12-25
US8254183B2 (en) 2012-08-28
CN101587748B (zh) 2012-07-04
US7881110B2 (en) 2011-02-01
KR20090121983A (ko) 2009-11-26
CN101587748A (zh) 2009-11-25
US20110122704A1 (en) 2011-05-26
JP2009283117A (ja) 2009-12-03
JP2013062022A (ja) 2013-04-04

Similar Documents

Publication Publication Date Title
KR100953045B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR100965071B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR100976696B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
US9070460B2 (en) Non-volatile semiconductor memory
KR101222063B1 (ko) 불휘발성 메모리 장치 및 그 동작방법
KR100885782B1 (ko) 차지 트랩형 불휘발성 메모리 장치 및 그 프로그램 방법
KR100635203B1 (ko) 플래쉬 메모리 장치 및 그 구동 방법
KR100953063B1 (ko) 불휘발성 메모리 장치의 소거 방법
EP3038111A1 (en) Multiple level program verify in a memory device
US8493796B2 (en) Nonvolatile semiconductor memory device
KR100996108B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR100965076B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR100908662B1 (ko) 불휘발성반도체기억장치
KR101068496B1 (ko) 불휘발성 메모리 장치의 소거방법 및 프로그램 방법
JP2009070531A (ja) 半導体装置及びその制御方法
US20040141372A1 (en) Multi-value nonvolatile semiconductor memory device
US11798628B2 (en) Semiconductor memory apparatus adopting new ISPP method with sacrificial programming pulse and programming method thereof
KR20100027782A (ko) 불휘발성 메모리 장치의 동작 방법 및 포스트 프로그램 방법
KR20100027781A (ko) 불휘발성 메모리 장치의 소거 방법 및 그를 이용한 동작 방법
KR20090096862A (ko) 불휘발성 메모리 장치의 프로그램 방법
KR20090068667A (ko) 불휘발성 메모리 장치의 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee