KR20090096862A - 불휘발성 메모리 장치의 프로그램 방법 - Google Patents

불휘발성 메모리 장치의 프로그램 방법 Download PDF

Info

Publication number
KR20090096862A
KR20090096862A KR1020080021937A KR20080021937A KR20090096862A KR 20090096862 A KR20090096862 A KR 20090096862A KR 1020080021937 A KR1020080021937 A KR 1020080021937A KR 20080021937 A KR20080021937 A KR 20080021937A KR 20090096862 A KR20090096862 A KR 20090096862A
Authority
KR
South Korea
Prior art keywords
voltage
program
cell
verification
program operation
Prior art date
Application number
KR1020080021937A
Other languages
English (en)
Inventor
김세훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080021937A priority Critical patent/KR20090096862A/ko
Publication of KR20090096862A publication Critical patent/KR20090096862A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Read Only Memory (AREA)

Abstract

본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 제1 스텝전압에 따른 ISPP 프로그램 동작을 수행하는 단계와, 제1 검증전압 이상으로 프로그램된 셀이 있는지를 판단하는 단계와, 상기 제1 검증전압 이상으로 프로그램된 셀이 있는 경우 상기 제1 검증전압보다 낮은 제2 검증전압 이상으로 프로그램된 셀이 있는지를 판단하는 단계와, 상기 판단 결과 상기 제1 검증전압이상으로 프로그램된 셀 이외에 상기 제2 검증전압이상으로 프로그램된 셀이 있는 경우에는 상기 제1 스텝전압보다 낮은 제2 스텝전압에 따른 ISPP 프로그램 동작을 수행하는 단계를 포함하는 것을 특징으로 한다.
ISPP, 스텝전압

Description

불휘발성 메모리 장치의 프로그램 방법{Programming method of non volatile memory device}
본원 발명은 불휘발성 메모리 장치의 프로그램 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
이러한 불휘발성 메모리 장치의 메모리 셀은 콘트롤 게이트와 기판에 인가되는 전압에 의하여 플로팅 게이트에 전자가 충전 또는 방전되면서 프로그램 또는 소거동작이 일어나게 된다. 특히 낸드형 불휘발성 메모리 장치의 경우 FN 터널링 방식에 의한 충전 또는 방전 방식을 이용한다.
이러한 불휘발성 메모리 셀에 대하여 프로그램 동작을 수행하게 되면, 각 셀들의 특성 및 프로그램 동작에서 발생하는 간섭에 의하여 동일한 프로그램 동작조건에서도 상이한 프로그램 속도를 갖는 셀들이 나타나게 된다. 그에 따라, 동일한 상태를 갖도록 프로그램하였으나, 서로 다른 문턱전압을 갖는 셀들이 나타나게 되며, 이러한 셀들이 하나의 분포를 이루게 된다. 그런데, 프로그램 동작에 따라 서 로 다른 분포에 속하도록 프로그램된 셀들이 서로 겹치게 되는 현상이 일어날 수 있다. 특히, 서로 다른 두 개의 분포를 갖도록 프로그램하는 싱글 레벨 셀(SLC) 프로그램의 경우보다, 서로 다른 세 개 이상의 분포를 갖도록 프로그램하는 멀티 레벨 셀(MLC) 프로그램의 경우 이러한 겹침현상이 더욱 문제가 될 수 있다. 특히 ISPP(Incremental step pulse program) 프로그램 방법을 사용함에 있어서, 셀의 상태와는 무관하게 일정한 스텝전압을 적용함에 따라 이러한 문제가 더욱 심화될 수 있다.
전술한 문제점에 따라 본원 발명이 해결하고자 하는 과제는 메모리 셀의 상태에 따라 ISPP 프로그램에서의 스텝전압을 가변할 수 있는 불휘발성 메모리 장치의 프로그램 방법을 제공하는 것이다.
전술한 과제를 해결하기 위한 본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 제1 스텝전압에 따른 ISPP 프로그램 동작을 수행하는 단계와, 제1 검증전압 이상으로 프로그램된 셀이 있는지를 판단하는 단계와, 상기 제1 검증전압 이상으로 프로그램된 셀이 있는 경우 상기 제1 검증전압보다 낮은 제2 검증전압 이상으로 프로그램된 셀이 있는지를 판단하는 단계와, 상기 판단 결과 상기 제1 검증전압이상으로 프로그램된 셀 이외에 상기 제2 검증전압이상으로 프로그램된 셀이 있는 경우에는 상기 제1 스텝전압보다 낮은 제2 스텝전압에 따른 ISPP 프로그램 동작을 수행하는 단계를 포함하는 것을 특징으로 한다.
또한 본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 제1 검증전압 이상으로 프로그램된 셀이 발생할때 까지 제1 스텝전압에 따른 ISPP 프로그램 동작을 수행하는 단계와, 상기 제1 검증전압 이상으로 프로그램된 셀이 있는 경우 상기 제1 검증전압 보다 낮은 제2 검증전압 이상으로 프로그램된 셀이 있는지를 판단하는 단계와, 상기 판단 결과 상기 제1 검증전압이상으로 프로그램된 셀 이외에 상기 제 2 검증전압이상으로 프로그램된 셀이 있는 경우에는 상기 제1 스텝전압보다 낮은 제2 스텝전압에 따른 ISPP 프로그램 동작을 수행하는 단계를 포함하는 것을 특징으로 한다.
전술한 본원 발명의 구성에 따라 메모리 셀의 프로그램 상태에 따라 스텝전압을 가변적으로 제어하여 프로그램 동작을 수행할 수 있다. 그에 따라 각 상태별 셀의 분포의 폭을 좁힐 수 있는 효과가 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 통상적인 불휘발성 메모리 장치의 프로그램 방법에서 나타나는 문제점을 도시한 도면이다.
도 1의 (a) 에서는 2비트 멀티 레벨 셀 프로그램 동작을 하는 경우의 이상적인 셀의 분포가 도시되어 있다.
프로그램 동작이 정상적으로 수행된 경우에는 도시된 바와 같이 서로 다른 문턱전압을 갖는 네 개의 분포가 존재하게 된다.
그러나 실제로는 각 셀들의 특성이 상이하고, 프로그램 동작에서 발생하는 여러 가지 간섭(interference)현상에 의하여, 오버 프로그램되거나 슬로우 프로그램된 셀들이 발생하여 각 셀들이 겹치는 현상이 발생한다.
(b)에 도시된 바와 같이, 제1 검증전압(PV1)과 제2 검증전압(PV2) 사이에 위치하도록 프로그램된 셀들중에서 일부 셀들이 제2 검증전압(PV2) 이상으로 프로그램된 셀들이 발생할 수 있고, 제2 검증전압(PV2)과 제3 검증전압(PV3) 사이에 위치하도록 프로그램된 셀들중에서 일부 셀들이 제3 검증전압(PV2) 이상으로 프로그램된 셀들이 발생할 수 있다. 이러한 페일 셀들은 후에 독출과정에서 잘못된 상태로 독출되는 문제점이 있다. 한편, 멀티 레벨 셀 프로그램 방식에 있어서 비트의 개수가 늘어나게 되면 각 상태별 마진이 축소되므로 이러한 현상은 더욱 빈번하게 나타날 것이다.
도 2는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법의 개념을 설명하기 위한 그래프이며, 도 3은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법을 도시한 순서도이다.
먼저, 제1 스텝전압에 따른 ISPP 프로그램 동작을 수행한다(단계 310).
상기 ISPP 프로그램 동작에 따르면 최초 프로그램 시작 펄스를 인가하여 프로그램 동작을 수행하고, 그 후 프로그램 완료 여부에 대한 검증을 수행한 뒤, 완료되지 않은 경우 최초 프로그램 시작 펄스의 전압값에 스텝전압만큼을 더하여 프 로그램 동작을 다시 수행하게 된다. 검증 전압 이상으로 프로그램이 완료될 때까지 상기 스텝전압을 지속적으로 누적시키며, 누적 시킬때 마다 검증 동작을 수행한다.
본 발명에서는 상기 스텝전압의 레벨을 프로그램 상태에 따라 제어하고자 하는바, 초기 동작시에는 제1 스텝전압에 따라 프로그램 동작을 수행하고, 특정한 기준을 만족하는 경우에는 상기 제1 스텝전압보다 작은 제2 스텝전압을 인가하도록 한다.
다음으로, 제1 검증전압(PV1)이상으로 프로그램된 셀이 있는지 여부를 판단한다(단계 320). 판단 결과 제1 검증전압(PV1)이상으로 프로그램된 셀이 없는 경우에는 상기 프로그램 동작을 반복 수행한다(단계 310). 그러나 상기 제1 검증전압(PV1)이상으로 프로그램 된 셀이 있는 경우에는 상기 제1 검증전압(PV1)보다 낮은 제2 검증전압(PV1')이상으로 프로그램된 셀이 있는지 여부를 확인한다(단계 330).
한편, 상기 단계(320)에 따라 검증한 경우, 제1 검증전압(PV1) 이상으로 프로그램 된 셀의 페이지 버퍼에 포함된 레지스터(미도시됨)에는 프로그램이 완료되었다는 의미로 ‘0’데이터가 ‘1’데이터로 변환된다. 이러한 변환셀이 발생한 것을 기준으로 판단하여 제1 검증전압이상으로 프로그램된 셀이 있는지 여부를 판단할 수 있다.
도 2를 참조하여 설명하면, 제1 검증전압(PV1)이상으로 프로그램된 셀이 발 생한 상태에서, 제2 검증전압(PV1')이상으로 프로그램된 셀이 있는 경우에는 프로그램 속도가 빠른 것으로 보고, 상기 제1 스텝전압을 일부 감소시킨 제2 스텝전압을 인가하기 위함이다. 이때. 상기 제2 검증전압(PV1')은 상기 제1 검증전압(PV1) 보다 0.1 정도 작게 설정한다.
한편, 상기 단계(330)에 따라 검증한 경우, 제2 검증전압(PV1') 이상으로 프로그램 된 셀의 페이지 버퍼에 포함된 레지스터(미도시됨)에는 프로그램이 완료되었다는 의미로 ‘0’데이터가 ‘1’데이터로 변환된다. 이러한 변환셀이 발생한 것을 기준으로 판단하여 제2 검증전압이상으로 프로그램된 셀이 있는지 여부를 판단할 수 있다. 한편, 앞선 단계(320)에서 이미 제1 검증전압(PV1) 이상으로 프로그램된 것으로 판단된 셀은 이미 앞선 단계에서 ‘1’로 설정되었기 때문에, 상기 단계(330)에서 제2 검증전압(PV1')이상으로 프로그램된 셀로 판단되지 않는다.
한편, 상기 단계(330)에 따르면, 제2 검증전압(PV1')이상으로만 프로그램 되었을 뿐 제1 검증전압(PV1)이상으로 프로그램 되지 않았음에도 데이터가 ‘1’로 설정되어, 이후 프로그램 대상이 되지 않게 되는바, 상기 단계(330)에서 데이터 변환이 나타난 셀의 레지스터에 대해서는 다시 ‘0’데이터가 설정되도록 페이지 버퍼를 제어한다.
상기 단계(330)의 판단결과 제1 검증전압(PV1)이상으로 프로그램된 셀 이외에 제2 검증전압(PV1')이상으로 프로그램된 셀이 있는 경우에는 프로그램 속도가 빠른 것으로 보고 상기 제1 스텝전압 보다 낮은 제2 스텝전압에 따른 ISPP 프로그 램 동작을 수행한다(단계 340).
이때, 상기 제1 스텝전압은 대략 0.5~0.3V 인 것을 특징으로 하고, 제2 스텝전압은 0.3~0.1V 인 것을 특징으로 한다. 즉 대략 0.2V의 차이가 나도록 설정한다.
한편, 상기 단계(330)의 판단결과 제1 검증전압(PV1)이상으로 프로그램 된 셀 이외에 제2 검증전압(PV1')이상으로 프로그램 된 셀이 없는 경우에는 프로그램 속도가 빠르지 않은 것으로 보고 상기 제1 스텝전압에 따른 ISPP 프로그램 동작을 반복적으로 수행한다(단계 310). 한편, 프로그램 동작을 반복하게 되면 제1 검증전압(PV1)이상으로 프로그램된 셀 이외에 제2 검증전압(PV1')이상으로 프로그램 된 셀이 나타나게 되는바, 결국에는 제2 스텝전압에 따른 ISPP 프로그램 동작을 수행하게 된다. 따라서 메모리 셀의 특성에 따라 제1 스텝전압에 따른 ISPP 프로그램 동작수행구간과 제2 스텝전압에 따른 ISPP 프로그램 동작수행구간이 상이해질 수 있다.
상기 단계(340)에 따른 프로그램 동작 수행 결과 제1 검증전압(PV1) 이상으로 모두 프로그램되었는지를 판단하고(단계 350), 제1 검증전압(PV1) 이상으로 모두 프로그램된 경우에는 해당 프로그램 동작을 완료한다. 그러나 프로그램되지 않은 셀이 있는 경우에는 제2 스텝전압에 따른 프로그램 동작을 반복한다.
도 4는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 프로그램 동작시에 인가되는 ISPP 프로그램 펄스를 도시한 도면이다.
최초 프로그램 시작 전압(Vstart)에 따라 프로그램 동작을 수행하고 나서, 제1 검증전압(PV1)을 기준으로 검증동작을 실시한다. 제1 검증전압(PV1)이상으로 프로그램된 셀이 없는 경우에는 제1 스텝전압(Vstep1) 만큼 증가된 프로그램 전압을 인가한다. 상기 증가된 프로그램 전압에 따라 제1 검증전압(PV1)이상으로 프로그램된 셀이 발생한 경우에는 제2 검증전압(PV1')이상으로 프로그램된 셀이 있는지 여부를 판단한다. 판단결과 제1 검증전압이상으로 프로그램된 셀 이외에 제2 검증전압이상으로 프로그램된 셀이 없는 경우에는 상기 제1 스텝전압(Vstep1)에 따른 프로그램 동작을 반복한다.
다음으로, 증가된 프로그램 전압에 따라 프로그램한 결과 제1 검증전압이상으로 프로그램된 셀 이외에 제2 검증전압이상으로 프로그램된 셀이 있는 경우에는 상기 제1 스텝전압을 감소시킨 제2 스텝전압(Vstep2)에 따라 프로그램 동작을 반복한다.
상기 설명한 내용은 단일 검증전압 이상으로 프로그램시키는 경우로서, 상기 내용을 복수의 검증전압을 기준으로 프로그램시키는 멀티 레벨 셀 프로그램의 경우에도 동일하게 적용할 수 있다.
이와 같이 본원 발명에서는 메모리 셀의 프로그램 상태에 따라 스텝전압을 가변시켜 프로그램 동작을 수행한다. 즉, 검증전압이상으로 프로그램된 셀이 발생한 경우 그보다 문턱전압이 낮은 셀 들의 상태에 따라 프로그램 속도를 판단하고, 프로그램 속도가 빠른 경우에는 스텝전압을 감소시켜 프로그램 동작을 수행한다.
이러한 구성에 따라 각 상태별 문턱 전압의 분포 폭을 감소시킬 수 있다.
도 1은 통상적인 불휘발성 메모리 장치의 프로그램 방법에서 나타나는 문제점을 도시한 도면이다.
도 2는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법의 개념을 설명하기 위한 그래프이다.
도 3은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법을 도시한 순서도이다.
도 4는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 프로그램 동작시에 인가되는 ISPP 프로그램 펄스를 도시한 도면이다.

Claims (10)

  1. 제1 스텝전압에 따른 ISPP 프로그램 동작을 수행하는 단계와,
    제1 검증전압 이상으로 프로그램된 셀이 있는지를 판단하는 단계와,
    상기 제1 검증전압 이상으로 프로그램된 셀이 있는 경우 상기 제1 검증전압 보다 낮은 제2 검증전압 이상으로 프로그램된 셀이 있는지를 판단하는 단계와,
    상기 판단 결과 상기 제1 검증전압이상으로 프로그램된 셀 이외에 상기 제2 검증전압이상으로 프로그램된 셀이 있는 경우에는 상기 제1 스텝전압보다 낮은 제2 스텝전압에 따른 ISPP 프로그램 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  2. 제1항에 있어서, 상기 제2 스텝전압에 따른 ISPP 프로그램 동작을 수행하는 단계는 프로그램 대상 셀이 모두 제1 검증전압 이상으로 프로그램되었는지 여부를 판단하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  3. 제1항에 있어서, 상기 제2 검증전압은 상기 제1 검증전압보다 0.1V 만큼 작은 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  4. 제1항에 있어서, 상기 제2 스텝전압은 상기 제1 스텝전압보다 0.2V 만큼 작 은 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  5. 제1항에 있어서, 상기 제1 검증전압 이상으로 프로그램된 셀이 없는 경우 상기 제1 스텝전압에 따른 ISPP 프로그램 동작을 반복 수행하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  6. 제1항에 있어서, 상기 판단 결과 상기 제1 검증전압이상으로 프로그램된 셀 이외에 상기 제2 검증전압이상으로 프로그램된 셀이 없는 경우 상기 제1 스텝전압에 따른 ISPP 프로그램 동작을 반복 수행하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  7. 제1 검증전압 이상으로 프로그램된 셀이 발생할때 까지 제1 스텝전압에 따른 ISPP 프로그램 동작을 수행하는 단계와,
    상기 제1 검증전압 이상으로 프로그램된 셀이 있는 경우 상기 제1 검증전압 보다 낮은 제2 검증전압 이상으로 프로그램된 셀이 있는지를 판단하는 단계와,
    상기 판단 결과 상기 제1 검증전압이상으로 프로그램된 셀 이외에 상기 제2 검증전압이상으로 프로그램된 셀이 있는 경우에는 상기 제1 스텝전압보다 낮은 제2 스텝전압에 따른 ISPP 프로그램 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  8. 제7항에 있어서, 상기 제2 스텝전압에 따른 ISPP 프로그램 동작을 수행하는 단계는 프로그램 대상 셀이 모두 제1 검증전압 이상으로 프로그램되었는지 여부를 판단하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  9. 제7항에 있어서, 상기 제1 검증전압 이상으로 프로그램된 셀이 없는 경우 상기 제1 스텝전압에 따른 ISPP 프로그램 동작을 반복 수행하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  10. 제7항에 있어서, 상기 판단 결과 상기 제1 검증전압이상으로 프로그램된 셀 이외에 상기 제2 검증전압이상으로 프로그램된 셀이 없는 경우 상기 제1 스텝전압에 따른 ISPP 프로그램 동작을 반복 수행하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
KR1020080021937A 2008-03-10 2008-03-10 불휘발성 메모리 장치의 프로그램 방법 KR20090096862A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080021937A KR20090096862A (ko) 2008-03-10 2008-03-10 불휘발성 메모리 장치의 프로그램 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080021937A KR20090096862A (ko) 2008-03-10 2008-03-10 불휘발성 메모리 장치의 프로그램 방법

Publications (1)

Publication Number Publication Date
KR20090096862A true KR20090096862A (ko) 2009-09-15

Family

ID=41356400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080021937A KR20090096862A (ko) 2008-03-10 2008-03-10 불휘발성 메모리 장치의 프로그램 방법

Country Status (1)

Country Link
KR (1) KR20090096862A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9552883B1 (en) 2015-07-23 2017-01-24 SK Hynix Inc. Semiconductor memory device and operating method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9552883B1 (en) 2015-07-23 2017-01-24 SK Hynix Inc. Semiconductor memory device and operating method thereof

Similar Documents

Publication Publication Date Title
KR100953045B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR101222063B1 (ko) 불휘발성 메모리 장치 및 그 동작방법
KR101448851B1 (ko) 비휘발성 메모리 장치에서의 프로그래밍 방법
US7518931B2 (en) Method of monitoring an erase threshold voltage distribution in a NAND flash memory device
US8493792B2 (en) Programming method of non-volatile memory device
JP2009032386A (ja) 不揮発性メモリセルプログラミング方法
US8493793B2 (en) Nonvolatile memory device and erasure method thereof
KR20080065832A (ko) 프로그램 에러를 감소시킬 수 있는 멀티 비트 플래시메모리 장치의 프로그램 방법
KR20120092911A (ko) 반도체 메모리 장치 및 데이터 소거 방법
KR100954949B1 (ko) 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법
KR20090048102A (ko) 불휘발성 메모리 장치의 소프트 프로그램 방법과 검증/독출방법
KR102528274B1 (ko) 비휘발성 메모리 장치 및 그 구동 방법
US8000154B2 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
Wang et al. Reducing MLC flash memory retention errors through programming initial step only
KR20090096862A (ko) 불휘발성 메모리 장치의 프로그램 방법
KR101005145B1 (ko) 불휘발성 메모리 소자의 프로그램 방법
TWI699772B (zh) 在步進編程脈衝操作中決定快速通過寫入操作的方法與系統
CN112786094B (zh) 一种对存储装置执行操作的方法
KR20120086939A (ko) 반도체 시스템 및 데이터 프로그래밍 방법
JP5412063B2 (ja) 不揮発性半導体記憶装置
KR20090048112A (ko) 불휘발성 메모리 장치의 프로그램 방법
JP2022040515A (ja) フラッシュメモリおよびプログラミング方法
CN112735500A (zh) 步进编程脉冲操作中决定快速通过写入操作的方法与系统
JP2010009689A (ja) 不揮発性半導体記憶装置
KR20100138543A (ko) 불휘발성 메모리 소자의 동작 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination