KR101005145B1 - 불휘발성 메모리 소자의 프로그램 방법 - Google Patents

불휘발성 메모리 소자의 프로그램 방법 Download PDF

Info

Publication number
KR101005145B1
KR101005145B1 KR1020090019263A KR20090019263A KR101005145B1 KR 101005145 B1 KR101005145 B1 KR 101005145B1 KR 1020090019263 A KR1020090019263 A KR 1020090019263A KR 20090019263 A KR20090019263 A KR 20090019263A KR 101005145 B1 KR101005145 B1 KR 101005145B1
Authority
KR
South Korea
Prior art keywords
program
memory cell
threshold voltage
verification
voltage
Prior art date
Application number
KR1020090019263A
Other languages
English (en)
Other versions
KR20100100393A (ko
Inventor
한정철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090019263A priority Critical patent/KR101005145B1/ko
Priority to US12/650,613 priority patent/US20100226171A1/en
Publication of KR20100100393A publication Critical patent/KR20100100393A/ko
Application granted granted Critical
Publication of KR101005145B1 publication Critical patent/KR101005145B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 선택된 워드라인에 연결된 메모리 셀에 대한 프로그램 및 검증 동작을 교대로 설정된 횟수만큼 실시하는 제 1 제 1 프로그램 단계; 및 상기 제 1 프로그램 단계에서 프로그램 검증이 패스가 되지 않은 경우, n 번의 프로그램 동작을 실시할 때마다 검증 동작을 실시하는 제 2 프로그램 단계를 포함하는 불휘발성 메모리 소자의 프로그램 방법을 제시한다.
프로그램, 스텝전압, 검증

Description

불휘발성 메모리 소자의 프로그램 방법{Method of programming a non volatile memory device}
본 발명은 불휘발성 메모리 소자의 프로그램 방법에 관한 것으로, 프로그램 전압의 크기를 제어하고, 검증을 제어하여 문턱전압 분포를 좁게 만들 수 있는 불휘발성 메모리 소자의 프로그램 방법에 관한 것이다.
불휘발성 메모리 소자는 메모리 셀 어레이, 행 디코더, 페이지 버퍼를 포함한다. 상기 메모리 셀 어레이는 행들을 따라 신장된 복수개의 워드 라인들과 열들을 따라 신장된 복수개의 비트 라인들과 상기 비트라인들에 각각 대응되는 복수개의 셀 스트링들로 이루어진다.
상기 메모리 셀 어레이의 일 측에는, 스트링 선택 라인, 워드 라인들, 공통 소오스 라인과 연결되는 행 디코더가 위치하고, 다른 일 측에는 복수개의 비트 라인에 연결되는 페이지 버퍼가 위치한다.
최근에는 이러한 불휘발성 메모리의 집적도를 더욱 향상시키기 위해 한 개의 메모리 셀에 복수개의 데이터를 저장할 수 있는 다중 비트 셀에 대한 연구가 활발히 진행되고 있다. 이러한 방식의 메모리 셀을 멀티 레벨 셀(Multi Level Cell; 이 하 MLC 라 함)라 한다. 이와 대비되는 단일 비트의 메모리 셀을 싱글 레벨 셀(Single Level Cell; 이하 SLC 라 함)이라 한다.
불휘발성 메모리 소자에서는 데이터를 센싱하거나, 프로그램할 때의 데이터 저장을 위한 래치의 숫자가 점점 늘어나고 있는 추세이다.
그리고 멀티 레벨 셀을 사용하는 불휘발성 메모리 소자의 경우 셀의 문턱전압 분포를 좁게 만드는 것이 중요하게 작용한다. 이를 제어하기 위해서 더블 검증(Double Verify), 리프로그램(Re Program) 등의 다양한 동작 옵션이 사용되면서 프로그램을 수행하는 경우의 수가 늘어난다.
도 1은 멀티 레벨 셀의 프로그램 동작에 따른 문턱전압 분포를 나타낸다.
도 1을 참조하면, 세 개의 비트 데이터를 저장할 수 있는 멀티 레벨 셀의 문턱전압 분포를 나타낸 것으로, 세 개의 비트 데이터를 저장할 수 있는 멀티 레벨 셀은 하나의 워드라인에 대하여 논리적으로 제 1 내지 제 3 페이지 프로그램을 수행한다.
소거 상태의 메모리 셀들에 대해서 제 1 페이지 프로그램을 하면, 문턱전압 분포가 소거셀과 프로그램 셀들에 대해 각각 만들어진다. 그리고 제 2 페이지 프로그램을 하면, 문턱전압 분포는 데이터 상태에 따라서 4개로 늘어난다.
마지막으로 제 3 페이지 프로그램을 하면, 문턱전압 분포는 8개가 된다.
상기 제 1 내지 제 3 페이지를 프로그램하는 동안 각각의 문턱전압 분포에 포함되는 메모리 셀에 대하여 프로그램에 대한 검증을 수행하면서 문턱전압 분포의 폭을 좁게 만드는 것은 중요한 과제이다.
이는 저장할 수 있는 비트 데이터가 늘어날수록 문턱전압 분포의 개수가 많아지는데, 문턱전압 분포의 개수가 많아질수록 각각의 문턱전압 분포간의 간격이 좁아지게 되어 데이터의 신뢰성이 떨어질 수 있기 때문이다.
즉, 간섭현상 등으로 인해서 문턱전압 분포가 넓어지면 인접한 문턱전압 분포가 겹치게 되고, 데이터 독출시에 정확한 데이터를 확인할 수 없는 문제가 발생할 수 있다.
상기와 같은 문제 해결을 위해서 문턱전압 분포의 폭을 좁게 만드는 것은 중요한 문제이다. 현재 이를 위해 사용되는 방법 중에 대표적인 것은 프로그램 동작시에 프로그램 전압을 정해진 스텝전압만큼 올려주는 ISPP(Increment Step Pulse Program) 방식이다.
ISPP 방식의 프로그램은 프로그램 전압을 초기에 시작 전압으로부터 정해진 스텝 전압만큼 상승시키면서 프로그램과 검증을 번갈아가면서 수행하는 방법으로 한 번에 높은 프로그램 전압을 인가하여 프로그램하는 것에 비하여 문턱전압 분포의 폭을 좁게 만드는데 효과가 있다.
메모리 셀의 특성에 따라서, 이상적인 특성을 갖는 메모리 셀들은 게이트에 가해지는 프로그램 전압이 일정한 간격으로 증가하는 경우, 일정한 간격으로 문턱전압이 커진다.
따라서 이상적인 특성을 갖는 메모리 셀들에 대해서 ISPP 방법으로 프로그램을 수행하면, 이상적으로 좁은 폭을 갖는 문턱전압 분포를 만들 수 있다.
그러나 셀의 사이즈가 작아지면서 공정 및 동작 전압, 온도 등의 여러 가지 요소들에 의해서 메모리 셀들의 문턱전압이 불규칙하게 증가되는 문제가 발생되고 있다. 즉, 동일한 스텝전압으로 프로그램 전압을 상승시킨다 하여도 메모리 셀들의 문턱전압을 일정하게 상승되지 않고 불규칙하게 변하는 것이다. 이는 저장되는 비트정보가 많을수록 더 불규칙해진다.
도 2a는 일정한 스텝 전압을 이용한 ISPP 방식의 프로그램 전압과, 메모리 셀들의 문턱전압이 변경되는 것을 나타낸 그래프이며, 도 2b는 문턱전압 분포의 변화를 나타낸다.
도 2a를 참조하면, 초기 프로그램 시작 전압을 15V로 정의하고, 이후에 1V 단위로 프로그램 전압을 상승시키는 프로그램 전압을 사용하여 메모리 셀들을 프로그램하면, 메모리 셀들의 문턱전압 분포가 초기에는 불규칙하게 상승되고, 일정 전압 레벨 이상이 되면 규칙적으로 상승되는 것을 확인할 수 있다.
이는 프로그램 속도가 빠른 패스트 셀(C1)이나 프로그램 속도가 느린 슬로우 셀(C2)에 대해서도 동일하게 나타나는 현상이다.
이러한 메모리 셀의 프로그램 속도 차이에 의해서 도 2b와 같이 소거 셀 상태의 제 1 문턱전압 분포(210)에 포함되는 메모리 셀들이 프로그램되면, 제 2 문턱전압 분포(220)로 이동해야 하는데, 제 3 문턱전압 분포(230)와 같이 폭이 넓어질 수 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 메모리 셀들을 프로그램할 때, 프로그램 전압의 스텝전압 크기와 검증 횟수를 조절하여 문턱전압 분포의 폭을 좁게 하는 불휘발성 메모리 소자의 프로그램 방법을 제공하는데 있다.
본 발명의 다른 특징에 따른 불휘발성 메모리 소자의 프로그램 방법은,
선택된 워드라인에 연결된 메모리 셀에 대한 프로그램 및 검증 동작을 교대로 설정된 횟수만큼 실시하는 제 1 제 1 프로그램 단계; 및 상기 제 1 프로그램 단계에서 프로그램 검증이 패스가 되지 않은 경우, n 번의 프로그램 동작을 실시할 때마다 검증 동작을 실시하는 제 2 프로그램 단계를 포함한다.
삭제
상기 프로그램 펄스가 인가됨에 따라 설정된 스텝 전압만큼 프로그램 전압이 상승되는 것을 특징으로 한다.
상기 제 1 및 제 2 프로그램 단계에서, 프로그램을 통해 제 1 또는 제 2 문턱전압 분포에 포함되게 문턱전압이 변경되는 제 1 또는 제 2 메모리 셀 그룹별로 프로그램 검증을 시작하기 위한 프로그램 펄스가 다르게 설정되는 것을 특징으로 한다.
상기 제 1 메모리 셀 그룹의 문턱전압 분포가 상기 제 2 메모리 셀 그룹의 문턱전압 분포보다 낮은 전압인 것을 특징으로 한다.
본 발명의 다른 특징에 따른 불휘발성 메모리 소자의 프로그램 방법은,
프로그램을 통해 제 1 및 제 2 문턱전압 분포에 포함되게 문턱전압이 각각 이동되는 제 1 및 제 2 메모리 셀 그룹을 포함하는 불휘발성 메모리 소자가 제공되는 단계; 프로그램 펄스에 따라 스텝 전압만큼 상승되는 프로그램 전압이 인가되는 단계; 및 상기 제 1 메모리 셀 그룹은 모든 프로그램 펄스에 따라서 프로그램 및 프로그램 검증을 수행하고, 상기 제 2 메모리 셀 그룹은 k번의 프로그램 동작중에 적어도 한번 이상의 프로그램 검증을 생략하는 프로그램 단계를 포함한다.
본 발명의 또 다른 특징에 따른 불휘발성 메모리 소자의 프로그램 방법은,
삭제
삭제
프로그램을 통해 제 1 및 제 2 문턱전압 분포에 포함되게 문턱전압이 각각 이동되는 제 1 및 제 2 메모리 셀 그룹을 포함하는 불휘발성 메모리 소자가 제공되는 단계; 프로그램 펄스에 따라 스텝 전압만큼 상승되는 프로그램 전압이 인가되는 단계; 상기 프로그램 펄스에 따라 프로그램을 진행하는 프로그램 단계; 및 상기 제 1 메모리 셀 그룹은 n 개의 프로그램 펄스까지 상기 각각 프로그램 및 프로그램 검증을 수행하고, n 개 이후의 프로그램 펄스부터 k 번째 프로그램을 수행할 때마다 프로그램 검증을 수행하며, 상기 제 2 메모리 셀 그룹은 모든 프로그램 펄스에 대한 프로그램 및 프로그램 검증을 수행하는 단계를 포함한다.
상기 제 1 메모리 셀 그룹의 문턱전압 분포가 상기 제 2 메모리 셀 그룹의 문턱전압 분포보다 낮은 전압인 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 소자의 프로그램 방법은 메모리 셀을 프로그램할 때의 프로그램 스텝전압의 크기를 일정하게 하지 않고 불규칙적으로 설정하고, 또한 메모리 셀의 프로그램 검증 횟수를 제어함으로써 메모리 셀들의 문턱전압 분포의 폭을 좁게 하여 데이터 신뢰도를 높일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 3은 불휘발성 메모리 소자의 블록도이다.
도 3을 참조하면, 불휘발성 메모리 소자(300)는 메모리 셀 어레이(310), 페이지 버퍼부(320), Y 디코더(330), X 디코더(340), 전압 제공부(350) 및 제어부(360)를 포함한다.
메모리 셀 어레이(310)는 데이터 저장을 위한 메모리 셀들을 포함한다. 메모리 셀들은 비트라인과 워드라인으로 연결되고, 메모리 블록으로 나뉘어 여러 개의 메모리 블록을 포함한다.
페이지 버퍼부(320)는 비트라인에 연결되는 다수의 페이지 버퍼(PB)를 포함 한다. 페이지 버퍼(PB)는 선택되는 비트라인에 연결된 메모리 셀에 프로그램할 데이터를 래치하거나, 메모리 셀에 저장된 데이터를 독출 하여 래치한다.
Y 디코더(330)는 페이지 버퍼(PB)들의 데이터 입출력 경로를 제공한다. X 디코더(340)는 프로그램, 독출 및 소거 등의 동작 전압을 제공하는 글로벌 워드라인(Global Word Line)을 메모리 셀 어레이(310)의 워드라인에 연결한다.
전압 제공부(350)는 글로벌 워드라인에 제공되는 동작 전압을 생성하고, 제어부(360)는 불휘발성 메모리 소자(300)의 프로그램, 독출 및 소거 등의 동작 제어를 한다.
제어부(360)는 프로그램 동작시에 프로그램 전압을 ISPP(Increment Step Pulse Program) 방식으로 인가하도록 제어한다. 이때 스텝 전압을 메모리 셀의 특성에 따라 다르게 설정하고, 검증 동작의 횟수를 조절한다.
도 4a는 ISPP 프로그램 방식에 의한 프로그램 횟수를 도시한 것이다.
도 4a를 참조하면, 프로그램 전압을 인가할 때, 스텝 전압의 크기를 400mV 로 일정하게 상승시키는 경우이다
이때, 그리고 제 2 및 제 3 검증전압(PV2, PV3)에 의한 검증은 초기에 수행하지 않는다. 제 2 및 제 3 검증전압(PV2, PV3)에 의한 검증은 설정된 횟수 이상의 프로그램 펄스가 인가되었을 때만 수행한다.
이는 처음 프로그램시에는 메모리 셀의 문턱전압이 제 2 및 제 3 검증전압(PV2, PV3)이상이 될 확률이 적기 때문에 일정 횟수 이상의 프로그램 후에 제 2 및 제 3 검증전압(PV2, PV3)을 이용한 검증을 하도록 검증 횟수를 설정하기 때문이 다.
따라서 프로그램 펄스가 총 11회 인가되면, 프로그램 횟수는 11회이고, 제 1 검증전압(PV1)을 이용한 검증이 총 11회, 제 2 검증전압(PV2)을 이용한 검증 횟수는 총 9회이다. 그리고 제 3 검증전압(PV3)을 이용한 검증 횟수는 총 7회가 된다.
이에 따라서 생성되는 문턱전압 분포는 도 4b와 같다.
도 4b는 도4a에 따라 프로그램된 메모리 셀들의 문턱전압 분포를 나타낸다.
도 4b를 참조하면, 이상적인 특성을 가진 메모리 셀들은 제 1 내지 제 3 문턱전압 분포(411 내지 413)와 같은 문턱전압 분포를 갖는다. 그러나 실제 메모리 셀들은 제 4 내지 제 6 문턱전압 분포(421 내지 423)와 같이 넓은 폭을 갖는 문턱전압 분포로 나타난다.
이를 해결하기 위하여, 본 발명의 제 1 실시 예에서는 스텝 전압의 크기를 다르게 설정하여 ISPP 방식의 프로그램을 수행할 수 있다.
도 5a는 본 발명의 제 1 실시 예에 따른 프로그램 방법을 설명하기 위한 도면이다.
도 5a를 참조하면, 본 발명의 제 1 실시 예에 따른 프로그램 방법은 일정 프로그램 펄스까지는 스텝전압을 200mV 로 설정하고, 이후에는 스텝 전압을 400mV로 설정한다.
도 5a에 나타난 바와 같이, 제 1 내지 제 18 프로그램 펄스가 인가된다고 할 때, 제 1 내지 제 14 프로그램 펄스에 대해서는 200mV 단위로 프로그램 전압을 상승시킨다. 그리고 이후의 프로그램 펄스에 대해서 400mV 단위로 프로그램 전압을 상승시킨다.
이때, 제 1 내지 제 3 검증전압(PV1 내지 PV3)을 기준으로 문턱전압 분포를 구분할 때, 제 1 검증전압(PV1)과 제 2 검증전압(PV2) 사이의 문턱전압을 갖도록 프로그램되는 메모리 셀들을 제 1 메모리 셀 그룹(C1s)이라 하고, 제 2 검증전압(PV2)과 제 3 검증전압(PV3) 사이의 문턱전압을 갖도록 프로그램되는 메모리 셀들을 제 2 메모리 셀 그룹(C2s)이라 하며, 제 3 검증전압(PV3) 이상의 문턱전압을 갖도록 프로그램되는 메모리 셀들을 제 3 메모리 셀 그룹(C3s)으로 한다.
그리고 구분되는 제 1 내지 제 3 메모리 셀 그룹(C1s 내지 C3s)에 대해서도 프로그램 스텝전압의 크기가 다르게 적용되게 한다.
즉, 제 1 메모리 셀 그룹(C1s)에 대해서는 제 1 검증전압(PV1)을 이용한 제 1 검증을 수행할 때, 제 1 내지 제 7 프로그램 펄스까지는 각각의 프로그램 펄스에 대해 제 1 검증을 하고, 이후부터는 홀수 번째 프로그램 펄스에 대해서만 제 1 검증을 하게 한다. 따라서 제 8, 제 10, 제 12 및 제 14 프로그램 펄스에 의한 프로그램 동작에서는 제 1 검증을 생략한다. 이렇게 검증 동작을 수행 여부를 제어함으로써 제 1 메모리 셀 그룹(C1s)은 제 7 프로그램 펄스까지는 200mV 단위로 프로그램 전압이 상승되고, 이후부터는 400mV 단위로 프로그램 전압이 상승되는 효과를 볼 수 있다.
마찬가지로, 제 2 메모리 셀 그룹(C2s)에 대해서는 제 2 검증전압(PV2)을 이용한 제 2 검증을 수행할 때, 제 5 프로그램 펄스부터 검증을 시작하고, 제 11 프로그램 펄스까지는 매번의 프로그램 펄스마다 제 2 검증을 한다. 그리고 이후부터 는 홀수 번째 프로그램 펄스에 대해서만 제 2 검증을 한다. 제 2 검증을 제 5 프로그램 펄스부터 시작하는 이유는 프로그램 시간 단축을 위해서 높은 검증전압에 대해서는 일정 횟수의 프로그램 펄스 이후부터 검증을 하도록 설정해 놓았기 때문이다. 이에 따라 제 2 메모리 셀 그룹(C2s)은 제 11 프로그램 펄스까지는 200mV 단위로 프로그램 전압이 상승하고, 이후부터는 400mV 단위로 프로그램 전압이 상승되는 효과를 볼 수 있다.
제 3 메모리 셀 그룹(C3s)에 대해서는 제 3 검증전압(PV3)을 이용한 제 3 검증을 수행할 때, 제 9 프로그램 펄스부터 검증을 시작하고 매번 프로그램 펄스마다 제 3 검증을 한다. 이에 따라 제 3 메모리 셀 그룹(C3s)은 제 15 프로그램 펄스까지는 200mV 단위로 프로그램 전압이 상승하고, 이후부터는 400mV 단위로 프로그램 전압이 상승하는 효과를 볼 수 있다.
상기의 프로그램 방법에 의해서 프로그램 펄스는 18회가 인가되어야 한다. 그리고 제 1 검증은 14회, 제 2 검증은 12회 그리고 제 3 검증은 10회가 수행된다. 그리고 초기 프로그램 시작 전압을 15V로 했을 때, 가장 높은 프로그램 전압은 19.2V가 된다.
상기와 같이 프로그램 진행의 정도에 따라서 스텝 전압의 크기를 변경하여 프로그램을 한 결과 얻어지는 문턱전압 분포는 다음과 같다.
도 5b는 도5a에 따라 프로그램된 메모리 셀들의 문턱전압 분포를 나타낸다.
도 5b를 참조하면, 상기 도4b와 비교하여 문턱전압 분포의 폭이 좁아진 것을 확인할 수 있다. 문턱전압 분포의 폭이 좁아지는 이유는 메모리 셀의 특성에 의해 서 초기에 프로그램 펄스에 따라 규칙적으로 문턱전압이 상승되기 전에 불규칙하게 변경되기 때문에 초기에는 프로그램 전압의 스텝전압 폭을 작게 하여 메모리 셀들의 문턱전압 레벨을 규칙적으로 문턱전압이 상승되게 하는 정도로 올려놓기 때문에 불규칙적으로 프로그램되는 메모리 셀들의 문턱전압 분포의 폭을 좁힐 수 있다.
다음은 본 발명의 제 2 실시 예에 따른 프로그램 방법을 설명하기로 한다.
도 6a는 본 발명의 제 2 실시 예에 따른 프로그램 방법을 설명하기 위한 도면이다.
도 6a를 참조하면, 본 발명의 제 2 실시 예에 따른 프로그램 방법은 스텝 전압의 크기를 프로그램될 메모리 셀의 문턱전압 분포에 따라 다르게 설정하는 경우이다.
즉, 제 1 및 제 3 메모리 셀 그룹(C1s, C3s)에 대해서는 프로그램 스텝 전압을 600mV로 하고, 제 2 메모리 셀 그룹(C2s)에 대해서는 프로그램 스텝 전압을 300mV로 설정한다.
각각의 메모리 셀에 대해서 스텝 전압을 다르게 적용하는 방법으로는 앞서 제 1 실시 예에서 설명한 것과 같이 검증 동작을 생략하는 것으로 가능하다.
즉, 제 1 내지 제 3 프로그램 펄스에 대해서는 프로그램 전압이 600mV 단위로 상승되고, 제 4 내지 제 15 프로그램 펄스에 대해서 프로그램 전압이 300mV 단위로 프로그램 상승되게 한다.
제 1 메모리 셀 그룹(C1s)에 대해서는 제 1 검증을 홀수 번째 프로그램 펄스에 대해서만 수행한다. 제 2 메모리 셀 그룹(C2s)은 제 3 프로그램 펄스부터 제 15 프로그램 펄스 각각에 대해서 검증을 수행한다. 그리고 제 3 메모리 셀 그룹(C3s)은 제 5 프로그램 펄스부터 홀수 번째 프로그램 펄스에 대해서만 검증을 한다.
이와 같이 검증 동작을 제어함으로써 제 1 및 제 3 메모리 셀 그룹(C1s, C3s)에는 프로그램 전압이 600mV 단위로 상승되고, 제 2 메모리 셀 그룹(C2s)은 300mV 단위로 상승되게 제어할 수 있다. 물론 제 1 내지 제 3 프로그램 펄스가 인가될 때까지는 제 2 메모리 셀 그룹(C2s)의 프로그램 전압도 600mV 단위로 상승된다.
본 발명의 제 2 실시 예와 같이 프로그램을 수행하면, 프로그램 펄스가 15회 인가되고, 제 1 검증은 9회, 제 2 검증은 13회 그리고 제 3 검증은 6회 수행된다. 초기 프로그램 시작 전압이 15V라 할 때, 최고 프로그램 전압은 19.8V가 된다.
본 발명의 제 2 실시 예에 따라 프로그램을 수행하면 다음과 같은 문턱전압 분포가 생성된다.
도 6b는 도6a에 따라 프로그램된 메모리 셀들의 문턱전압 분포를 나타낸다.
도 6b를 참조하며, 제 2 메모리 셀 그룹(C2s)의 문턱전압 분포의 폭이 제 1 및 제 3 메모리 셀 그룹(C1s, C3s)에 비하여 좁은 것을 확인할 수 있다.
도 6b와 같이 문턱전압 분포가 생성되면, 제 1 내지 제 3 메모리 셀 그룹(C1s 내지 C3s)들의 문턱전압 분포 사이의 마진(margin)이 커지기 때문에 데이터 독출시의 신뢰성이 확보될 수 있다.
그러나 상기 제 1 및 제 2 실시 예와 같이 프로그램을 수행할 때, 제 1 실시 예의 경우에는 모든 문턱전압 분포의 폭이 좁아지지만 프로그램 펄스의 횟수와, 검 증 횟수가 늘어나서 프로그램 시간이 길어질 수 있다.
그리고 제 2 실시 예와 같이 프로그램을 수행하는 경우에는 제 2 메모리 셀 그룹(C2s)에 대해서만 문턱전압 분포의 폭이 좁아져서 리드 마진이 제 1 실시 예에 비해서는 작지만, 어느 정도 마진을 넓게 확보할 수 있고, 또한 프로그램 시간도 제 1 실시 예에 비해서는 짧아진다.
프로그램 시간을 줄이면서 신뢰성을 높이기 위해서 상기 제 1 및 제 2 실시 예의 방법을 혼합하여 다음의 제 3 실시 예와 같이 프로그램을 수행할 수 있다.
도 7a는 본 발명의 제 3 실시 예에 따른 프로그램 방법을 설명하기 위한 도면이다.
도 7a를 참조하면, 본 발명의 제 3 실시 예에 따른 프로그램 방법은 기본적으로 300mV 단위로 스텝전압을 설정한다. 그리고 제 1 내지 제 3 메모리 셀 그룹(C1s 내지 C3s) 각각의 스텝 전압을 다르게 설정하기 위해 검증을 생략하는 방식을 적용한다.
제 1 및 제 3 메모리 셀 그룹(C1s, C3s)은 초기에는 300mV 단위로 상승되는 프로그램전압을 인가하고, 어느 정도 프로그램 펄스가 인가된 이후에는 600mV 단위로 프로그램 전압이 상승되게 한다. 그리고 제 2 메모리 셀 그룹(C2s)은 300mV 단위로 프로그램 전압이 상승되게 한다.
이를 위하여, 제 1 메모리 셀 그룹(C1s)에 대해서 제 1 내지 제 7 프로그램 펄스에서는 매번 제 1 검증전압(PV1)을 이용한 제 1 검증을 수행하고, 이후부터는 홀수 번째 프로그램 펄스에서만 제 1 검증을 수행한다.
그리고 제 2 메모리 셀 그룹(C2s)에 대해서 제 5 프로그램 펄스부터 제 2 검증전압(PV2)을 이용한 제 2 검증을 수행하기 시작하여 제 5 내지 제 17 프로그램 펄스에서 모두 제 2 검증을 수행한다.
제 3 메모리 셀 그룹(C3s)에 대해서는 제 7 프로그램 펄스부터 제 3 검증전압(PV3)을 이용한 제 3 검증을 수행하기 시작하여 제 7 내지 제 13 프로그램 펄스에서는 매번 제 3 검증을 하고, 이후부터는 홀수 번째 프로그램 펄스에 대해서만 제 3 검증을 한다.
상기의 제 3 실시 예와 같은 프로그램 스텝 전압의 크기 조절과 검증 제어를 수행함으로써, 프로그램 펄스는 총 17회, 제 1 검증은 12회, 제 2 검증은 13회 그리고 제 3 검증은 9회가 수행된다.
그리고 제 3 실시 예와 같은 프로그램을 수행한 결과 문턱전압 분포는 다음과 같다.
도 7b는 도7a에 따라 프로그램된 메모리 셀들의 문턱전압 분포를 나타낸다.
도 7b를 참조하면, 제 2 메모리 셀 그룹(C2s)이 포함되는 문턱전압 분포의 폭이 가장 좁게 나타나고, 제 1 및 제 3 메모리 셀 그룹(C1s, C3s)을 포함하는 문턱전압 분포의 폭도 좁아진 것을 확인할 수 있다.
본 발명의 제 1 내지 제 3 실시 예의 경우를 비교하면, 제 1 실시 예는 모든 문턱전압 분포의 폭이 좁아지지만 프로그램 횟수나 검증 횟수가 가장 많기 때문에 프로그램 시간이 가장 길게 나타난다.
제 2 실시 예는 제 2 메모리 셀 그룹(C2s)의 문턱전압 분포의 폭이 가장 크 게 좁아지고, 프로그램 횟수와 검증 횟수가 가장 적기 때문에 프로그램 시간이 가장 짧게 나타난다.
그리고 제 1 및 제 2 실시 예를 결합한 제 3 실시 예는 제 2 메모리 셀 그룹(C2s)의 문턱전압 분포의 폭이 가장 크게 좁아지면서 제 1 및 제 3 메모리 셀 그룹(C1s, C3s)의 문턱전압 분포도 어느 정도 좁아지기 때문에 리드(read) 마진(margin)이 가장 크다. 그리고 프로그램 횟수와 검증 횟수는 제 2 실시 예보다는 많고 제 1 실시 예보다는 적어서 프로그램 시간을 제 1 실시 예에 비하여 줄일 수 있다.
그리고 프로그램 전압의 스텝 전압 크기를 200mV와 400mV로 설정했을 경우와, 300mV와 600mV로 설정했을 경우를 비교할 때, 제 1 내지 제 3 메모리 셀 그룹(C1s 내지 C3s)의 문턱전압 분포의 폭을 모두 합한 값이 유사하게 나오면서 스텝 전압의 크기를 300mV와 600mV로 설정했을 경우가 프로그램 펄스와 검증 횟수는 줄어든다.
상기와 같이 프로그램 전압의 스텝 전압의 크기를 메모리 셀에 저장할 데이터 상태에 따라 조절하고, 검증 전압 레벨에 따라 검증 횟수를 조절함으로써 문턱전압 분포간의 마진을 넓혀 데이터의 신뢰성이 커질 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이 다.
도 1은 멀티 레벨 셀의 프로그램 동작에 따른 문턱전압 분포를 나타낸다.
도 2a는 일정한 스텝 전압을 이용한 ISPP 방식의 프로그램 전압과, 메모리 셀들의 문턱전압이 변경되는 것을 나타낸 그래프이다.
도 2b는 문턱전압 분포의 변화를 나타낸다.
도 3은 불휘발성 메모리 소자의 블록도이다.
도 4a는 ISPP 프로그램 방식에 의한 프로그램 횟수를 도시한 것이다.
도 4b는 도4a에 따라 프로그램된 메모리 셀들의 문턱전압 분포를 나타낸다.
도 5a는 본 발명의 제 1 실시 예에 따른 프로그램 방법을 설명하기 위한 도면이다.
도 5b는 도5a에 따라 프로그램된 메모리 셀들의 문턱전압 분포를 나타낸다.
도 6a는 본 발명의 제 2 실시 예에 따른 프로그램 방법을 설명하기 위한 도면이다.
도 6b는 도6a에 따라 프로그램된 메모리 셀들의 문턱전압 분포를 나타낸다.
도 7a는 본 발명의 제 3 실시 예에 따른 프로그램 방법을 설명하기 위한 도면이다.
도 7b는 도7a에 따라 프로그램된 메모리 셀들의 문턱전압 분포를 나타낸다.

Claims (8)

  1. 선택된 워드라인에 연결된 메모리 셀 에 대한 프로그램 및 프로그램 검증 동작을 교대로 설정된 횟수만큼 실시하는 제 1 프로그램 단계; 및
    상기 제 1 프로그램 단계에서 프로그램 검증이 패스되지 않은 경우, n(n은 1보다 큰 자연수) 번의 프로그램을 실시할 때마다 검증동작을 실시하는 제 2 프로그램 단계
    를 포함하는 불휘발성 메모리 소자의 프로그램 방법.
  2. 제 1항에 있어서,
    상기 프로그램 펄스가 인가됨에 따라 설정된 스텝 전압만큼 프로그램 전압이 상승되는 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
  3. 제 1항에 있어서,
    상기 제 1 및 제 2 프로그램 단계에서,
    프로그램을 통해 제 1 또는 제 2 문턱전압 분포에 포함되게 문턱전압이 변경되는 제 1 또는 제 2 메모리 셀 그룹별로 프로그램 검증을 시작하기 위한 프로그램 펄스가 다르게 설정되는 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
  4. 제 1항에 있어서,
    상기 제 1 메모리 셀 그룹의 문턱전압 분포가 상기 제 2 메모리 셀 그룹의 문턱전압 분포보다 낮은 전압인 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
  5. 프로그램을 통해 제 1 및 제 2 문턱전압 분포에 포함되게 문턱전압이 각각 이동되는 제 1 및 제 2 메모리 셀 그룹을 포함하는 불휘발성 메모리 소자가 제공되는 단계;
    프로그램 펄스에 따라 스텝 전압만큼 상승되는 프로그램 전압이 인가되는 단계; 및
    상기 제 1 메모리 셀 그룹은 모든 프로그램 펄스에 따라서 프로그램 및 프로그램 검증을 수행하고, 상기 제 2 메모리 셀 그룹은 k번의 프로그램 동작중에 적어도 한번 이상의 프로그램 검증을 생략하는 프로그램 단계
    를 포함하는 불휘발성 메모리 소자의 프로그램 방법.
  6. 삭제
  7. 프로그램을 통해 제 1 및 제 2 문턱전압 분포에 포함되게 문턱전압이 각각 이동되는 제 1 및 제 2 메모리 셀 그룹을 포함하는 불휘발성 메모리 소자가 제공되는 단계;
    프로그램 펄스에 따라 스텝 전압만큼 상승되는 프로그램 전압이 인가되는 단계;
    상기 프로그램 펄스에 따라 프로그램을 진행하는 프로그램 단계; 및
    상기 제 1 메모리 셀 그룹은 n 개의 프로그램 펄스까지 상기 각각 프로그램 및 프로그램 검증을 수행하고, n 개 이후의 프로그램 펄스부터 k 번째 프로그램을 수행할 때마다 프로그램 검증을 수행하며,
    상기 제 2 메모리 셀 그룹은 모든 프로그램 펄스에 대한 프로그램 및 프로그램 검증을 수행하는 단계
    를 포함하는 불휘발성 메모리 소자의 프로그램 방법.
  8. 제 7항에 있어서,
    상기 제 1 메모리 셀 그룹의 문턱전압 분포가 상기 제 2 메모리 셀 그룹의 문턱전압 분포보다 낮은 전압인 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
KR1020090019263A 2009-03-06 2009-03-06 불휘발성 메모리 소자의 프로그램 방법 KR101005145B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090019263A KR101005145B1 (ko) 2009-03-06 2009-03-06 불휘발성 메모리 소자의 프로그램 방법
US12/650,613 US20100226171A1 (en) 2009-03-06 2009-12-31 Method of programming nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090019263A KR101005145B1 (ko) 2009-03-06 2009-03-06 불휘발성 메모리 소자의 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20100100393A KR20100100393A (ko) 2010-09-15
KR101005145B1 true KR101005145B1 (ko) 2011-01-04

Family

ID=42678140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090019263A KR101005145B1 (ko) 2009-03-06 2009-03-06 불휘발성 메모리 소자의 프로그램 방법

Country Status (2)

Country Link
US (1) US20100226171A1 (ko)
KR (1) KR101005145B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101939235B1 (ko) * 2011-08-03 2019-01-17 삼성전자 주식회사 비휘발성 메모리 장치 및 그것의 프로그램 방법
US10014063B2 (en) 2015-10-30 2018-07-03 Sandisk Technologies Llc Smart skip verify mode for programming a memory device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090005550A (ko) * 2007-07-09 2009-01-14 삼성전자주식회사 불휘발성 반도체 메모리 장치 및 그것의 프로그램 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7073103B2 (en) * 2002-12-05 2006-07-04 Sandisk Corporation Smart verify for multi-state memories
JP4170952B2 (ja) * 2004-01-30 2008-10-22 株式会社東芝 半導体記憶装置
US7813170B2 (en) * 2005-11-11 2010-10-12 Kabushiki Kaisha Toshiba Semiconductor memory device capable of memorizing multivalued data
US7688638B2 (en) * 2007-12-07 2010-03-30 Sandisk Corporation Faster programming of multi-level non-volatile storage through reduced verify operations
US7800956B2 (en) * 2008-06-27 2010-09-21 Sandisk Corporation Programming algorithm to reduce disturb with minimal extra time penalty
JP5172555B2 (ja) * 2008-09-08 2013-03-27 株式会社東芝 半導体記憶装置
US7839690B2 (en) * 2008-12-11 2010-11-23 Sandisk Corporation Adaptive erase and soft programming for memory
KR101074539B1 (ko) * 2009-02-04 2011-10-17 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 동작 방법
US8134871B2 (en) * 2009-08-05 2012-03-13 Sandisk Technologies Inc. Programming memory with reduced pass voltage disturb and floating gate-to-control gate leakage

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090005550A (ko) * 2007-07-09 2009-01-14 삼성전자주식회사 불휘발성 반도체 메모리 장치 및 그것의 프로그램 방법

Also Published As

Publication number Publication date
KR20100100393A (ko) 2010-09-15
US20100226171A1 (en) 2010-09-09

Similar Documents

Publication Publication Date Title
KR101448851B1 (ko) 비휘발성 메모리 장치에서의 프로그래밍 방법
KR101198515B1 (ko) 반도체 메모리 소자의 동작 방법
CN103081015B (zh) 利用位线电压逐步增加来对非易失性存储器进行编程
KR100850509B1 (ko) 프로그램 에러를 감소시킬 수 있는 멀티 비트 플래시메모리 장치의 프로그램 방법
US8385123B2 (en) Programming to mitigate memory cell performance differences
KR100885784B1 (ko) 불휘발성 메모리 장치의 소프트 프로그램 방법
US7944756B2 (en) Non-volatile semiconductor memory device
KR100937803B1 (ko) 플래시 메모리 디바이스에서의 선택적 저속 프로그래밍컨버전스
US8520435B2 (en) Nonvolatile memory device and method of operating the same
JP2010067291A (ja) 半導体記憶装置およびそのデータ書込み方法
US20090238007A1 (en) Method of supplying an operating voltage of a flash memory device
US8553465B2 (en) Semiconductor memory device and method of programming the same
KR20130139598A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20130071686A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20130072517A (ko) 불휘발성 메모리 장치 및 이의 소거 방법
KR101005145B1 (ko) 불휘발성 메모리 소자의 프로그램 방법
KR102528274B1 (ko) 비휘발성 메모리 장치 및 그 구동 방법
KR100938044B1 (ko) 불휘발성 메모리 장치 및 그 멀티 레벨 셀 프로그램 방법
KR100861378B1 (ko) 플래시 메모리소자의 프로그램 방법
KR20120005831A (ko) 메모리 장치 및 이의 동작 방법
KR100880329B1 (ko) 플래시 메모리 소자 및 그 프로그램 방법
CN111081303B (zh) 存储器编程方法、装置、电子设备及计算机可读存储介质
TWI829321B (zh) 半導體裝置及反及型快閃記憶體的抹除方法
TWI652680B (zh) 記憶體裝置及其編程方法
KR20240083501A (ko) 프로그램 동작을 수행하는 반도체 메모리 장치 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee