CN111081303B - 存储器编程方法、装置、电子设备及计算机可读存储介质 - Google Patents

存储器编程方法、装置、电子设备及计算机可读存储介质 Download PDF

Info

Publication number
CN111081303B
CN111081303B CN201911165528.3A CN201911165528A CN111081303B CN 111081303 B CN111081303 B CN 111081303B CN 201911165528 A CN201911165528 A CN 201911165528A CN 111081303 B CN111081303 B CN 111081303B
Authority
CN
China
Prior art keywords
programming
memory
voltage
memory cell
line voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911165528.3A
Other languages
English (en)
Other versions
CN111081303A (zh
Inventor
许锋
李达
王明
靳磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201911165528.3A priority Critical patent/CN111081303B/zh
Publication of CN111081303A publication Critical patent/CN111081303A/zh
Application granted granted Critical
Publication of CN111081303B publication Critical patent/CN111081303B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明提供一种存储器编程方法、装置、电子设备及计算机可读存储介质，存储器编程方法包括：1)采用不同的有效初始编程电压对所述存储器中不同编程状态的存储单元进行编程，编程状态越低对应的有效初始编程电压越小；2)验证各存储单元是否完成编程，并对未通过验证的所述存储单元增大有效编程电压后再次进行编程，同一次编程中编程状态越低对应的有效编程电压越小，所以我们可以在编程时，对不同的编程态采用不同的有效编程电压。本发明对于较低编程态，使用较低编程电压，避免过编程现象；对于较高编程态，使用较高有效编程电压，可以减少编程脉冲个数，降低编程时间，芯片写入速度更快。

Description

存储器编程方法、装置、电子设备及计算机可读存储介质
技术领域
本发明涉及半导体存储器技术领域，特别是涉及一种存储器编程方法、装置、电子设备及计算机可读存储介质。
背景技术
NAND闪存是一种非易失性存储技术，即断电后仍能保存数据，具有存储成本低、存储容量高等优点。现有的NAND闪存芯片通常采用ISPP(Incremental Step PulseProgramming，递进步长脉冲编程)方法进行编程，利用逐步增大的编程电压对器件进行编程，每一个编程脉冲后都有相对应的验证脉冲，来检验存储单元阈值电压是否达到目标值。
存储容量的不断增大，使得SLC(Single Level Cell，单层存储单元)上的存储元件数量越来越多，编程的时间也就越来越长；尤其是随着对存储密度的要求越来越高，MLC(Multi Level Cell，双层存储单元)、TLC(Trinary Level Cell，双层存储单元)及QLC(Quad Level Cell，双层存储单元)相继问世，层数越多编程的时间越长，芯片写入的速度就越慢。
因此，如何在保证高存储密度的条件下尽可能缩短编程时间、加快芯片写入速度，已成为本领域技术人员亟待解决的问题之一。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种存储器编程方法、装置、电子设备及计算机可读存储介质，用于解决现有技术中编程时间长、芯片写入速度慢等问题。
为实现上述目的及其他相关目的，本发明提供一种存储器编程方法，所述存储器编程方法至少包括：
1)采用不同的有效初始编程电压对所述存储器中不同编程状态的存储单元进行编程，其中，编程状态越低对应的有效初始编程电压越小；
2)验证各存储单元是否完成编程，并对未通过验证的所述存储单元增大有效编程电压后再次进行编程，其中，同一次编程中编程状态越低对应的有效编程电压越小。
可选地，步骤1)中施加不同有效初始编程电压的方法包括：对各存储单元施加相同数值的字线电压，根据不同编程状态对各存储单元施加不同的位线电压，编程状态越低对应的位线电压越大。
更可选地，所述存储单元的字线电压设置为5V～40V。
更可选地，所述存储单元的位线电压设置为0V～10V。
可选地，步骤2)包括：对编程后的所述存储单元采用验证电压进行验证，当所述存储单元的阈值电压大于所述验证电压时，对应存储单元通过验证。
可选地，步骤2)中“对未通过验证的所述存储单元增大有效编程电压后再次进行编程”包括：各存储单元的位线电压不变，各存储单元的字线电压增大相同增量或不同增量。
更可选地，所述存储器编程方法还包括：循环执行步骤2)，直至通过验证的所述存储单元数量达到设定值。
可选地，所述存储器包括NAND闪存存储器。
为实现上述目的及其他相关目的，本发明还提供一种存储器编程装置，所述存储器编程装置至少包括：
初始编程模块，用于采用不同的有效初始编程电压对所述存储器中不同编程状态的存储单元进行编程，其中，编程状态越低对应的有效初始编程电压越小；
验证模块，用于验证各存储单元是否完成编程；
再次编程模块，用于对未通过验证的所述存储单元增大有效编程电压后再次进行编程，其中，同一次编程中编程状态越低对应的有效编程电压越小。
可选地，所述初始编程模块包括字线电压设置单元及位线电压设置单元；所述字线电压设置单元对各存储单元施加相同数值的字线电压，所述位线电压设置单元基于不同编程状态对各存储单元施加不同的位线电压，编程状态越低对应的位线电压越大。
更可选地，所述再次编程模块包括再次验证单元、再次编程单元及循环判断单元；所述再次验证单元用于再次验证所述存储单元是否完成编程；所述再次编程单元将各存储单元的字线电压增大相同增量或不同增量后对未通过验证的存储单元进行再次编程；所述循环判断单元控制所述再次验证单元及所述再次编程单元执行再次验证及再次编程，直至通过验证的所述存储单元数量达到设定值。
为实现上述目的及其他相关目的，本发明还提供一种电子设备，所述电子设备至少包括：
指令存储器和处理器；
所述指令存储器和所述处理器之间互相通信连接，所述指令存储器中存储有计算机指令，所述处理器通过执行所述计算机指令，从而执行上述存储器编程方法。
为实现上述目的及其他相关目的，本发明还提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序用于实现上述存储器编程方法。
如上所述，本发明的存储器编程方法、装置、电子设备及计算机可读存储介质，具有以下有益效果：
本发明的存储器编程方法、装置、电子设备及计算机可读存储介质在编程时对于不同编程态的存储单元使用不同的初始电压，对于较低编程态使用较低初始编程电压，对于较高编程态使用较高初始编程电压，以此避免过编程并减少编程脉冲数量，降低编程时间，加快芯片写入速度。
附图说明
图1显示为本发明的NAND闪存存储器的电路结构示意图。
图2显示为对不同编程状态采用相同初始编程电压编程时的原理示意图。
图3显示为本发明的存储器编程方法的流程示意图。
图4显示为本发明的存储器编程方法步骤1)的一种实现方式。
图5显示为本发明的存储器编程方法步骤2)的一种实现方式。
图6显示为本发明的存储器编程装置的结构示意图。
图7显示为本发明的电子设备的结构示意图。
元件标号说明
1～3 步骤
41 初始编程模块
42 验证模块
43 再次编程模块
51 处理器
52 指令存储器
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示为本发明中需要进行编程的NAND闪存存储器的电路结构示意图，每页(page)中各存储单元(cell)的字线WL连接同一信号，位线BL连接不同的信号，加载到各存储单元的编程电压是相同的，位线电压是不同的；在进行编程时，待编程的存储单元对应页的字线WLsel施加编程电压(其它页的字线WL0……WLy不施加编程电压)，该页中待编程的存储单元的位线BL1设置电压为0V、不需要编程的存储单元的位线BL2……BLx设置为高电平。
同一页中各存储单元的初始编程电压是相同的，但编程状态又有高有低，不是完全相同的。因此，当我们以高编程状态对应的初始编程电压对各存储单元进行编程时，低编程状态的存储单元会存在过编程的现象，如图2中实线所示，不同编程状态对应的存储单元的阈值会发生重叠，导致存储数据出现错误；当我们以低编程状态对应的初始编程电压对各存储单元进行编程时，不同编程状态对应的存储单元的阈值不会发生重叠，如图2中虚线所示，但是由于初始编程电压较低，需要较多数量的逐步增量的脉冲编程电压对高编程状态的存储单元进行再编程，编程时间变长。
本发明通过对不同编程状态的存储单元采用不同的初始编程电压来避免过编程，同时减少编程时间。
需要说明的是，本发明的应用包括但不限于NAND闪存存储器，任何存在上述问题的存储器均适用，在此不一一赘述
实施例一
如图3所示，本实施例提供一种存储器编程方法，所述存储器编程方法包括：
1)采用不同的有效初始编程电压对所述存储器中不同编程状态的存储单元进行编程，其中，编程状态越低对应的有效初始编程电压越小。
具体地，如图1所示，基于同一页中各存储单元的编程状态对各存储单元进行分类，并选取最高编程状态对应的初始编程电压作为该页存储单元的字线电压，该页中各存储单元的字线电压的数值相等；基于各存储单元的编程状态对其位线电压进行设置，编程状态越低对应的位线电压越大。然后将设置好的字线电压施加到待编程页的字线WLsel上，将设置好的位线电压施加到对应存储单元的位线上，以完成编程。
如图4所示，以两个不同编程状态为例(实际应用中，编程状态的数量不小于2个，在此不一一赘述)，各存储单元的字线电压均为Vpgm_1st，高编程状态的存储单元的位线电压设置为0V，低编程状态的存储单元的位线电压设置为ΔVBL。在存储单元的控制栅上施加高电压，沟道中的电子被吸引至浮栅中，当控制栅上的高电压去除后被吸引到浮栅中的电子保留在浮栅中，导致该存储单元的阈值电压变大；当漏极电压增大时，控制栅上增加同样大小的高电压，其对电子的吸引能力减弱，保留在浮栅中的电子数量减少，相较于漏极电压小的情况该存储单元的阈值电压变小。因此，增大位线电压相当于减小了有效编程电压，低编程状态的存储单元的有效初始编程电压小于高编程状态的存储单元的有效初始编程电压。
具体地，待编程的所述存储单元的字线电压包括但不限于5V～40V，例如10V、15V、18V、20V、25V、30V、35V；具体数值可根据器件参数进行设置，不以本实施例为限。
具体地，待编程的所述存储单元的位线电压包括但不限于0V～10V，例如1.5V、3V、5V、6V、9V；具体数值可根据器件参数、编程状态进行设置，不以本实施例为限。
需要说明的是，任意可改变有效初始编程电压的方法均适用于本发明，不限于本实施例。
2)验证各存储单元是否完成编程，并对未通过验证的所述存储单元增大有效编程电压后再次进行编程，其中，同一次编程中编程状态越低对应的有效编程电压越小。
进一步包括以下步骤：
21)对编程后的所述存储单元采用验证电压进行验证。
具体地，编程完成后，对应页的字线WLsel上施加验证电压，若所述存储单元的阈值电压Vth大于所述验证电压，则对应存储单元通过验证；反之未通过验证。
22)将通过验证的所述存储单元屏蔽，对未通过验证的所述存储单元增大有效编程电压后再次进行编程。
具体地，在下一编程周期，未通过验证的各存储单元的位线电压保持不变，将各存储单元的字线电压增大。同理，位线电压不变、字线电压增大，则相当于增大了有效编程电压，通过编程电压的逐步增大可缓解采用单次电压编程时阈值电压分布范围过宽的现象。在本实施例中，各存储单元的字线电压增大相同增量，则仍然保持编程状态越低对应的有效编程电压越小的状态。在实际使用中，也可对各存储单元的字线电压增大不同增量，只需满足同一次编程中编程状态越低对应的有效编程电压越小即可，在此不一一赘述。
需要说明的是，任意可实现有效编程电压增大的方法均适用于本发明，在此不一一赘述。
作为本发明的一种实现方式，所述存储器编程方法还包括3)循环执行步骤2)，直至通过验证的所述存储单元数量达到设定值。
具体地，在完成步骤2)后，对步骤2)中完成编程的存储单元进行验证，验证方法与步骤2)相同，在此不一一赘述。对未通过验证的所述存储单元增大有效编程电压后再次进行编程。通过不断的编程和验证使得通过验证的存储单元的数量达到设定值，完成最终的编程。如图5所示，在第一编程周期内，各存储单元的字线电压设置为Vpgm_1st(大于位线导通电压Vpass)；在第二编程周期内，各存储单元的字线电压设置为Vpgm_2nd，相较于第一编程周期增到了Vstep；在第三编程周期内，各存储单元的字线电压设置为Vpgm_3rd，相较于第二编程周期增到了Vstep；依次类推，字线电压不断递增，由此可进一步缓解阈值电压分布范围过宽的现象。
需要说明的是，各编程周期之间字线电压的增量Vstep可根据需要设定为固定值，或者存在依次增大或依次减小的趋势，更或者根据实际需要自由设定，不存在必然关系。
P1 P7
Vpgm_1st Vpgm1-ΔV Vpgm1
Vpgm_2nd Vpgm1-ΔV+0.4V Vpgm1+0.4V
Vpgm_3rd Vpgm1-ΔV+0.8V Vpgm1+0.8V
…… …… ……
表一
表一所示为本发明的一个示例，其中，P1表示低编程态的存储单元，P7表示高变编程态的存储单元。在第一个编程周期内，高编程态的存储单元P7的有效初始编程电压为Vpgm1；而低编程态的存储单元P1的有效初始编程电压为Vpgm1-ΔV，相较于高编程态的存储单元P7减小了ΔV。在第二个编程周期内，高编程态的存储单元P7的有效编程电压为Vpgm1+0.4V，相较于第一编程周期增大了0.4V；而低编程态的存储单元P1的有效初始编程电压为Vpgm1-ΔV+0.4V，相较于第一编程周期同样增大了0.4V。在第三个编程周期内，高编程态的存储单元P7的有效编程电压为Vpgm1+0.8V，相较于第二编程周期增大了0.4V；而低编程态的存储单元P1的有效初始编程电压为Vpgm1-ΔV+0.8V，相较于第二编程周期同样增大了0.4V。由此，本发明基于不同编程状态在改变有效初始编程电压的情况下，使得不同编程状态的存储单元具有合适的编程电压，以此避免过编程，同时降低编程时间，提高芯片写入速度。
实施例二
如图6所示，本实施例提供了一种存储器编程装置，本实施例的存储器编程装置可以用于实现实施例一中的存储器编程方法。所述存储器编程装置包括：初始编程模块41、验证模块42及再次编程模块43。
如图6所示，所述初始编程模块41采用不同的有效初始编程电压对所述存储器中不同编程状态的存储单元进行编程，其中，编程状态越低对应的有效初始编程电压越小。
具体地，所述初始编程模块41包括字线电压设置单元及位线电压设置单元；所述字线电压设置单元对各存储单元施加相同数值的字线电压，所述位线电压设置单元基于不同编程状态对各存储单元施加不同的位线电压，编程状态越低对应的位线电压越大。
如图6所示，所述验证模块42用于验证各存储单元是否完成编程。
具体地，所述验证模块42采用验证电压验证所述存储单元，将通过所述验证电压验证的所述存储单元判定为通过验证的所述存储单元，将未通过所述验证电压验证的所述存储单元判定为未通过验证的所述存储单元。
如图6所示，所述再次编程模块43用于对未通过验证的所述存储单元增大有效编程电压后再次进行编程，其中，同一次编程中编程状态越低对应的有效编程电压越小。
具体地，所述再次编程模块包括再次验证单元、再次编程单元及循环判断单元；所述再次验证单元用于再次验证所述存储单元是否完成编程；所述再次编程单元将各存储单元的字线电压增大相同增量后对未通过验证的存储单元进行再次编程，在本实施例中，各存储单元的字线电压增大相同增量，在实际使用中，也可对各存储单元的字线电压增大不同增量，只需满足同一次编程中编程状态越低对应的有效编程电压越小即可，在此不一一赘述；所述循环判断单元控制所述再次验证单元及所述再次编程单元执行再次验证及再次编程，直至通过验证的所述存储单元数量达到设定值。
需要说明的是，所述初始编程模块41、所述验证模块42和所述再次编程模块43的功能及内部结构还可以根据所述存储器编程方法的不同实施方案进行对应调整。
实施例三
如图7所示，本实施例提供了一种电子设备，该设备可以包括处理器51和指令存储器52，其中，所述处理器51及所述指令存储器52可以基于总线或者其他方式通过通信接口相互连接。具体地，所述处理器51可以是任意类型可用的具有信息处理功能的器件，如中央处理器或数字信号处理器等，用于执行所述指令存储器52中存储的计算机指令以实现如实施例一所述的存储器编程方法；所述指令存储器52连接所述处理器51，可以是各种可用的存储介质，用于存储所述处理器51可执行的指令。
实施例四
本实施例提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序用于实现如实施例一所述的存储器编程方法。
本领域技术人员可以理解，实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)、随机存储记忆体(Random AccessMemory，RAM)、快闪存储器(Flash Memory)、硬盘(Hard Disk Drive，HDD)或固态硬盘(Solid-State Drive，SSD)等；所述存储介质还可以包括上述种类的存储器的组合。
综上所述，本发明提供一种存储器编程方法、装置、电子设备及计算机可读存储介质，存储器编程方法包括：1)采用不同的有效初始编程电压对所述存储器中不同编程状态的存储单元进行编程，其中，编程状态越低对应的有效初始编程电压越小；2)验证各存储单元是否完成编程，并对未通过验证的所述存储单元增大有效编程电压后再次进行编程所以我们可以在编程时，对不同的编程态采用不同的初始编程电压。本发明的存储器编程方法、装置、电子设备及计算机可读存储介质对于较低编程态，使用较低初始编程电压，避免过编程现象；对于较高编程态，使用较高初始编程电压，可以减少编程脉冲个数，降低编程时间，芯片写入速度更快。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (13)

1.一种存储器编程方法，其特征在于，所述存储器编程方法至少包括：
1)采用不同的有效初始编程电压对所述存储器中不同编程状态的存储单元进行编程，编程状态越低对应的有效初始编程电压越小；其中，同一页中各存储单元的字线电压为当前页中最高编程状态对应的初始编程电压，同一页中各存储单元的编程状态越低对应的位线电压越大；
2)验证各存储单元是否完成编程，并对未通过验证的所述存储单元增大有效编程电压后再次进行编程，其中，同一次编程中编程状态越低对应的有效编程电压越小。
2.根据权利要求1所述的存储器编程方法，其特征在于：步骤1)中施加不同有效初始编程电压的方法包括：对各存储单元施加相同数值的字线电压，根据不同编程状态对各存储单元施加不同的位线电压，编程状态越低对应的位线电压越大。
3.根据权利要求2所述的存储器编程方法，其特征在于：所述存储单元的字线电压设置为5V～40V。
4.根据权利要求2所述的存储器编程方法，其特征在于：所述存储单元的位线电压设置为0V～10V。
5.根据权利要求1所述的存储器编程方法，其特征在于：步骤2)包括：对编程后的所述存储单元采用验证电压进行验证，当所述存储单元的阈值电压大于所述验证电压时，对应存储单元通过验证。
6.根据权利要求1所述的存储器编程方法，其特征在于：步骤2)中“对未通过验证的所述存储单元增大有效编程电压后再次进行编程”包括：各存储单元的位线电压不变，各存储单元的字线电压增大相同增量或不同增量。
7.根据权利要求1～6任意一项所述的存储器编程方法，其特征在于：所述存储器编程方法还包括：循环执行步骤2)，直至通过验证的所述存储单元数量达到设定值。
8.根据权利要求1所述的存储器编程方法，其特征在于：所述存储器包括NAND闪存存储器。
9.一种存储器编程装置，其特征在于，所述存储器编程装置至少包括：
初始编程模块，用于采用不同的有效初始编程电压对所述存储器中不同编程状态的存储单元进行编程，编程状态越低对应的有效初始编程电压越小；其中，同一页中各存储单元的字线电压为当前页中最高编程状态对应的初始编程电压，同一页中各存储单元的编程状态越低对应的位线电压越大；
验证模块，用于验证各存储单元是否完成编程；
再次编程模块，用于对未通过验证的所述存储单元增大有效编程电压后再次进行编程，其中，同一次编程中编程状态越低对应的有效编程电压越小。
10.根据权利要求9所述的存储器编程装置，其特征在于：所述初始编程模块包括字线电压设置单元及位线电压设置单元；所述字线电压设置单元对各存储单元施加相同数值的字线电压，所述位线电压设置单元基于不同编程状态对各存储单元施加不同的位线电压，编程状态越低对应的位线电压越大。
11.根据权利要求9或10所述的存储器编程装置，其特征在于：所述再次编程模块包括再次验证单元、再次编程单元及循环判断单元；所述再次验证单元用于再次验证所述存储单元是否完成编程；所述再次编程单元将各存储单元的字线电压增大相同增量或不同增量后对未通过验证的存储单元进行再次编程；所述循环判断单元控制所述再次验证单元及所述再次编程单元执行再次验证及再次编程，直至通过验证的所述存储单元数量达到设定值。
12.一种电子设备，其特征在于，所述电子设备至少包括：
指令存储器和处理器；
所述指令存储器和所述处理器之间互相通信连接，所述指令存储器中存储有计算机指令，所述处理器通过执行所述计算机指令，从而执行权利要求1～8任一项所述的存储器编程方法。
13.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序用于实现如权利要求1～8任一项所述的存储器编程方法。
CN201911165528.3A 2019-11-25 2019-11-25 存储器编程方法、装置、电子设备及计算机可读存储介质 Active CN111081303B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911165528.3A CN111081303B (zh) 2019-11-25 2019-11-25 存储器编程方法、装置、电子设备及计算机可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911165528.3A CN111081303B (zh) 2019-11-25 2019-11-25 存储器编程方法、装置、电子设备及计算机可读存储介质

Publications (2)

Publication Number Publication Date
CN111081303A CN111081303A (zh) 2020-04-28
CN111081303B true CN111081303B (zh) 2021-09-14

Family

ID=70311515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911165528.3A Active CN111081303B (zh) 2019-11-25 2019-11-25 存储器编程方法、装置、电子设备及计算机可读存储介质

Country Status (1)

Country Link
CN (1) CN111081303B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114913906A (zh) * 2021-06-17 2022-08-16 长江存储科技有限责任公司 存储器系统及其编程方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101176162A (zh) * 2005-04-05 2008-05-07 桑迪士克股份有限公司 多级单元快闪存储器中较高级状态的较快编程
CN105989883A (zh) * 2015-02-26 2016-10-05 群联电子股份有限公司 存储器编程方法、存储器存储装置与存储器控制电路单元

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102401061B1 (ko) * 2017-12-26 2022-05-24 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
CN110431633B (zh) * 2019-03-26 2020-09-25 长江存储科技有限责任公司 非易失性存储器器件和用于通过施加多个位线偏置电压在非易失性存储器器件中编程的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101176162A (zh) * 2005-04-05 2008-05-07 桑迪士克股份有限公司 多级单元快闪存储器中较高级状态的较快编程
CN105989883A (zh) * 2015-02-26 2016-10-05 群联电子股份有限公司 存储器编程方法、存储器存储装置与存储器控制电路单元

Also Published As

Publication number Publication date
CN111081303A (zh) 2020-04-28

Similar Documents

Publication Publication Date Title
US8958249B2 (en) Partitioned erase and erase verification in non-volatile memory
CN106575526B (zh) 使用多电平通过信号对存储器进行编程
US8885411B2 (en) Nonvolatile semiconductor memory device
EP1881504A2 (en) Programming non-volatile memory
US8520435B2 (en) Nonvolatile memory device and method of operating the same
KR20090092099A (ko) 비휘발성 메모리 장치에서의 프로그래밍 방법
JP2012226806A (ja) 不揮発性半導体記憶装置
EP2057635B1 (en) Partitioned erase and erase verification in non-volatile memory
KR20190073128A (ko) 메모리 장치 및 그 동작 방법
CN110619916A (zh) 存储器编程方法、装置、电子设备及可读存储介质
US20150270003A1 (en) Non-volatile memory and method for programming the same
US9164893B2 (en) Nonvolatile semiconductor memory device
EP2080199B1 (en) Partitioned soft programming in non-volatile memory
CN111081303B (zh) 存储器编程方法、装置、电子设备及计算机可读存储介质
US9305637B2 (en) Nonvolatile semiconductor memory device
US20150131374A1 (en) Semiconductor device and operating method thereof
US8238156B2 (en) Nonvolatile semiconductor memory device and method of operating the same
KR20120005831A (ko) 메모리 장치 및 이의 동작 방법
CN113495722B (zh) 存储装置及其编程方法
US6961267B1 (en) Method and device for programming cells in a memory array in a narrow distribution
US10748605B2 (en) Memory device and programming method of multi-level cell (MLC)
KR101005145B1 (ko) 불휘발성 메모리 소자의 프로그램 방법
CN110827904B (zh) 存储器装置及其编程方法
TWI652680B (zh) 記憶體裝置及其編程方法
TWI767207B (zh) 記憶裝置及其編程方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant