CN110827904B - 存储器装置及其编程方法 - Google Patents
存储器装置及其编程方法 Download PDFInfo
- Publication number
- CN110827904B CN110827904B CN201810905611.9A CN201810905611A CN110827904B CN 110827904 B CN110827904 B CN 110827904B CN 201810905611 A CN201810905611 A CN 201810905611A CN 110827904 B CN110827904 B CN 110827904B
- Authority
- CN
- China
- Prior art keywords
- programming
- page
- voltage
- threshold voltage
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
Landscapes
- Read Only Memory (AREA)
Abstract
一种存储器装置的编程方法，该存储器装置包括一存储器阵列与一控制器，该存储器阵列包括多个存储器单元，该编程方法包括：由该控制器控制对该存储器阵列的一第一字线的一第一页面进行编程；由该控制器控制对该存储器阵列的一第二字线的一第一页面进行编程，该第二字线相邻于该第一字线；由该控制器控制对该存储器阵列的该第一字线的一第二页面进行一第一编程；由该控制器控制对该存储器阵列的一第三字线的一第一页面进行编程，该第三字线相邻于该第二字线；由该控制器控制对该存储器阵列的该第二字线的一第二页面进行该第一编程；以及由该控制器控制对该存储器阵列的该第一字线的该第二页面进行一第二编程。
Description
技术领域
本发明是有关于一种存储器装置及其编程方法。
背景技术
近来，非易失性半导体存储器装置(如闪存)的应用愈来愈广。闪存能够不需电源供应即可保留数据，故有很高的市场需求。为了增加闪存的储存密度，目前已研发出多阶储存单元(multi-level cell，MLC)存储器，单一个MLC存储器单元可储存多个位的数据。
对于MLC而言，每一实体页面可储存二个或更多个逻辑页面。以单一单元可储存两个位的MLC存储器为例，可将逻辑页面分为高页面(high page)与低页面(low page)，其中，将先被写入的页面称为高页面，而后被写入的页面称为低页面。
图1显示现据现有技术的编程方法。曲线110代表尚未编程之前的实体页面的阈值电压分布，在此情况中，实体页面上的所有存储器单元皆处于未编程状态。之后，对该实体页面的高页面施加编程电压，使得这些存储器单元具有阈值电压分布120与130，其中，具有逻辑1状态的高页面具有阈值电压分布120，而具有逻辑0状态的高页面具有阈值电压分布130。之后，对该实体页面的低页面施加编程电压，使得具有逻辑状态11的这些存储器单元具有阈值电压分布140，具有逻辑状态10的这些存储器单元具有阈值电压分布150，具有逻辑状态00的这些存储器单元具有阈值电压分布160，具有逻辑状态01的这些存储器单元具有阈值电压分布170。
增量步阶脉冲编程(Incremental Step Pulse Programming，ISPP)是目前常用的编程方式。在ISPP中，提供至存储器单元的编程电压逐渐升高，直到编程电压达到足以编程存储器单元至期望状态的电平。在提供编程电压至存储器单元后，施加验证电压至存储器单元，以验证存储器单元是否已被编程成功。当存储器单元的阈值电压高于验证电压时，则该存储器单元已编程成功，反之则升高编程电压，直到存储器单元的阈值电压高于验证电压。
图2显示现有技术的ISPP的编程顺序。如图2所示，P1-P5分别代表5个不同的编程电压，其中，P1＝Vpgm，P2＝Vpgm+ΔVt，P3＝Vpgm+2ΔVt，P4＝Vpgm+3ΔVt，P5＝Vpgm+4ΔVt，Vpgm代表初始的编程电压，而ΔVt则代表电压增加量。而L1-L5则分别代表施加编程电压P1-P5后所得到的阈值电压分布。L0代表尚未编程前的阈值电压分布。
于施加编程电压P1后，存储器单元的阈值电压分布为L1。接着，判断存储器单元的阈值电压分布L1是否高于验证电压Vvfy，如果没有，则施加下一编程电压P2。直到存储器单元的阈值电压分布高于验证电压Vvfy为止。
然而，当在编程某一存储器单元时，其周边的存储器单元可能会遭受影响。原本不该被编程的存储器单元，可能因为周边存储器单元的编程，而导致其阈值电压上升，进而导致存储器的可靠度降低。
因此，需要有新式存储器装置及其编程方法，可提高存储器的可靠度。
发明内容
根据本发明的一实施例，提出一种存储器装置的编程方法，该存储器装置包括一存储器阵列与一控制器，该存储器阵列包括多个存储器单元，该编程方法包括：由该控制器控制对该存储器阵列的一第一字线的一第一页面进行编程；由该控制器控制对该存储器阵列的一第二字线的一第一页面进行编程，该第二字线相邻于该第一字线；由该控制器控制对该存储器阵列的该第一字线的一第二页面进行一第一编程；由该控制器控制对该存储器阵列的一第三字线的一第一页面进行编程，该第三字线相邻于该第二字线；由该控制器控制对该存储器阵列的该第二字线的一第二页面进行该第一编程；以及由该控制器控制对该存储器阵列的该第一字线的该第二页面进行一第二编程。
根据本发明的另一实施例，提出一种存储器装置，包括：一存储器阵列，该存储器阵列包括多个存储器单元；以及一控制器，耦接至该存储器阵列。该控制器控制：对该存储器阵列的一第一字线的一第一页面进行编程；对该存储器阵列的一第二字线的一第一页面进行编程，该第二字线相邻于该第一字线；对该存储器阵列的该第一字线的一第二页面进行一第一编程；对该存储器阵列的一第三字线的一第一页面进行编程，该第三字线相邻于该第二字线；对该存储器阵列的该第二字线的一第二页面进行该第一编程；以及对该存储器阵列的该第一字线的该第二页面进行一第二编程。
为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附附图详细说明如下：
附图说明
图1显示现据现有技术的编程方法。
图2显示现有技术的ISPP的编程顺序。
图3显示根据本发明一实施例的存储器装置的功能方块图。
图4显示根据本发明一实施例的存储器装置的编程方法。
图5显示根据本发明一实施例的存储器装置的编程方法。
图6显示根据本发明一实施例的存储器装置的编程方法。
图7显示根据本发明一实施例的存储器装置的编程方法。
图8显示根据本发明一实施例的存储器装置的编程方法。
【符号说明】
110-170：阈值电压分布
P1-P5：编程电压
L0-L5：阈值电压分布
Vvfy：验证电压
Vpgm：初始的编程电压
ΔVt：电压增加量
300：存储器装置 310：存储器阵列310
320：控制器
WL0-WL3：字线
410-490、510-595、610-695、710-775、810-890：阈值电压分布
S1-S4：逻辑状态
PV1-PV3：验证电压
具体实施方式
本说明书的技术用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释以本说明书的说明或定义为准。本揭露的各个实施例分别具有一或多个技术特征。在可能实施的前提下，本技术领域普通技术人员可选择性地实施任一实施例中部分或全部的技术特征，或者选择性地将这些实施例中部分或全部的技术特征加以组合。
图3显示根据本发明一实施例的存储器装置的功能方块图。当然，图3是简化显示，本领域普通技术人员当可知，存储器装置300可以更包括其他必要元件。存储器装置300包括存储器阵列310与控制器320。
存储器阵列310包括排列成阵列的多个存储器单元，多个字线与多个位线。
控制器320耦接至存储器阵列310，用以控制对存储器阵列310的操作(如编程)。
现请参照图4，显示根据本发明一实施例的存储器装置的编程方法。WL0至WL3代表存储器阵列310的第0条字线至第3条字线。如图4所示，在进行编程时，编程顺序是：先对字线WL0的高页面编程，接着，对字线WL1的高页面编程，接着，对字线WL0的低页面进行第一编程，接着，对字线WL2的高页面编程，接着，对字线WL1的低页面进行第一编程，接着，对字线WL0的低页面进行第二编程，接着，对字线WL3的高页面编程，其余可依此类推。
如所知般，对前面字线的低页面进行编程之后，会对后面字线进行编程，但这样可能会影响到前面字线的低页面编程结果。故而，在本发明实施例中，对低页面进行多阶编程的优点在于，第2次的低页面编程可以降低编程干扰(program disturbance)。例如，对字线WL1的高页面编程或/及低页面编程可能会干扰字线WL0的低页面的第一编程的结果。故而，在本发明实施例中，对字线WL0的低页面进行2次编程，以降低相邻字线WL1编程所造成的编程干扰。
在底下，编程以ISPP为例做说明，且在施加一次编程电压后，施加三个验证电压PV1，PV2与PV3来进行验证。为方便了解，ISPP的编程电压以14V-23V为例做说明，且将14V-17V为一个编程电压范围(亦可称为第一编程电压范围)，17V-20V为一个编程电压范围(亦可称为第二编程电压范围)，20V-23V为一个编程电压范围(亦可称为第三编程电压范围)。但当知本发明并不受限于此。
请再次参考图4。在图4中，逻辑状态S1、S2、S3与S4分别代表逻辑11、逻辑10、逻辑00、与逻辑01。
曲线410代表进行擦除操作后但尚未编程之前的实体页面的阈值电压分布，所以，所有的存储器单元具有阈值电压分布410。
对该实体页面(例如字线WL0)的高页面进行编程，例如，施加属于编程电压范围(17V-20V)内的编程电压至这些存储器单元，使得高页面中具有逻辑1的存储器单元具有阈值电压分布420，而高页面中具有逻辑0的存储器单元具有阈值电压分布430，其中，阈值电压分布420低于第一验证电压PV1，阈值电压分布430高于第二验证电压PV2但低于第三验证电压PV3。也就是说，先施加17V的编程电压，接着，验证阈值电压分布430是否高于第二验证电压PV2。如果阈值电压分布430未高于第二验证电压PV2，则升高编程电压(例如但不受限于，从17V升高至17.5V)，直到验证阈值电压分布430高于第二验证电压PV2为止。
之后，对该实体页面(如字线WL0)的低页面进行第一编程，例如，施加属于编程电压范围(20V-23V)内的编程电压至这些存储器单元，使得具有逻辑00的存储器单元具有阈值电压分布440且具有逻辑01的存储器单元具有阈值电压分布450，其中，阈值电压分布440高于第二验证电压PV2但低于第三验证电压PV3，阈值电压分布450高于第三验证电压PV3。也就是说，先施加20V的编程电压，接着，验证阈值电压分布450是否高于第三验证电压PV3。如果否，则升高编程电压(例如但不受限于，从20V升高至23.5V)，直到阈值电压分布450高于第三验证电压PV3为止。
对该实体页面(如字线WLO)的低页面进行第二编程，例如，施加属于编程电压范围(14V-17V)内的编程电压至这些存储器单元，使得具有逻辑11的存储器单元具有阈值电压分布460且具有逻辑10的存储器单元具有阈值电压分布470，其中，阈值电压分布460低于第一验证电压PV1，阈值电压分布470高于第一验证电压PV1但低于第二验证电压PV2。此外，由于施加编程电压的关系，阈值电压分布440与450会变为阈值电压分布480与490，但阈值电压分布480高于第二验证电压PV2但低于第三验证电压PV3，阈值电压分布490高于第三验证电压PV3。也就是说，施加14V的编程电压，接着，验证阈值电压分布470是否高于第一验证电压PV1。如果否，则升高编程电压(例如但不受限于，从14V升高至14.5V)，直到验证阈值电压分布470高于第一验证电压PV1为止。
藉此，可完成对存储器单元的编程，如图4所示，具有逻辑11(S1)的存储器单元具有阈值电压分布460(低于第一验证电压PV1)，具有逻辑10(S2)的存储器单元具有阈值电压分布470(高于第一验证电压PV1但低于第二验证电压PV2)，具有逻辑00(S3)的存储器单元具有阈值电压分布480(高于第二验证电压PV2但低于第三验证电压PV3)，具有逻辑01(S4)的存储器单元具有阈值电压分布490(高于第三验证电压PV3)。
请注意，在图4的右半图是显示，对整个存储器阵列的所有字线的编程顺序，而图4的左半图则是显示对于一条字线的编程顺序。
如上述般，在本发明实施例中，由于对低页面进行二次编程，故而可以降低因为相邻字线编程所造成的编程干扰。
现请参照图5，显示根据本发明一实施例的存储器装置的编程方法。图5中，对整个存储器阵列的所有字线的编程顺序相同于图4。
曲线510代表进行擦除操作后但尚未编程之前的实体页面的阈值电压分布，所以，所有的存储器单元具有阈值电压分布510。
对该实体页面(例如字线WL0)的高页面进行编程，例如，施加属于编程电压范围(17V-20V)内的编程电压至这些存储器单元，使得高页面中具有逻辑1的存储器单元具有阈值电压分布520，而高页面中具有逻辑0的存储器单元具有阈值电压分布530，其中，阈值电压分布520低于第一验证电压PV1，阈值电压分布530高于第二验证电压PV2但低于第三验证电压PV3。
之后，对该实体页面(如字线WL0)的低页面进行第一编程，例如，施加属于编程电压范围(14V-17V)内的编程电压至这些存储器单元，使得具有逻辑11的存储器单元具有阈值电压分布540且具有逻辑10的存储器单元具有阈值电压分布550，其中，阈值电压分布540低于第一验证电压PV1，阈值电压分布550高于第一验证电压PV1但低于第二验证电压PV2。也就是说，先施加14V的编程电压，接着，验证阈值电压分布550是否高于第一验证电压PV1。如果阈值电压分布550未高于第一验证电压PV1，则升高编程电压(例如但不受限于，从14V升高至14.5V)，直到验证阈值电压分布550高于第一验证电压PV1为止。
对该实体页面(如字线WL0)的低页面进行第二编程，例如，施加属于编程电压范围(20V-23V)内的编程电压至这些存储器单元，使得具有逻辑00的存储器单元具有阈值电压分布590且具有逻辑01的存储器单元具有阈值电压分布595，其中，阈值电压分布590高于第二验证电压PV2但低于第三验证电压PV3，且阈值电压分布595高于第三验证电压PV3。此外，由于施加编程电压的关系，阈值电压分布540与550会变为阈值电压分布570与580，但阈值电压分布570仍低于第一验证电压PV1，且阈值电压分布580仍高于第一验证电压PV1但低于第二验证电压PV2。也就是说，施加20V的编程电压，接着，验证是否阈值电压分布595高于第三验证电压PV3。如果否，则升高编程电压(例如但不受限于，从20V升高至20.5V)，直到阈值电压分布595高于第三验证电压PV3为止。
藉此，可完成对存储器单元的编程，如图5所示，具有逻辑11(S1)的存储器单元具有阈值电压分布570(低于第一验证电压PV1)，具有逻辑10(S2)的存储器单元具有阈值电压分布580(高于第一验证电压PV1但低于第二验证电压PV2)，具有逻辑00(S3)的存储器单元具有阈值电压分布590(高于第二验证电压PV2但低于第三验证电压PV3)，具有逻辑01(S4)的存储器单元具有阈值电压分布595(高于第三验证电压PV3)。
现请参照图6，显示根据本发明一实施例的存储器装置的编程方法。图6中，对整个存储器阵列的所有字线的编程顺序相同于图4。
曲线610代表进行擦除操作后但尚未编程之前的实体页面的阈值电压分布，所以，所有的存储器单元具有阈值电压分布610。
对该实体页面(例如字线WL0)的高页面进行编程，例如，施加属于编程电压范围(14V-17V)内的编程电压至这些存储器单元，使得高页面中具有逻辑1的存储器单元具有阈值电压分布620，而高页面中具有逻辑0的存储器单元具有阈值电压分布630，其中，阈值电压分布620低于第一验证电压PV1，阈值电压分布630高于第一验证电压PV1但低于第二验证电压PV2。
之后，对该实体页面(如字线WL0)的低页面进行第一编程，例如，施加属于编程电压范围(17V-20V)内的编程电压至这些存储器单元，使得具有逻辑11的存储器单元具有阈值电压分布640、具有逻辑10的存储器单元具有阈值电压分布650，具有逻辑00与01的存储器单元具有阈值电压分布660，其中，阈值电压分布640低于第一验证电压PV1，阈值电压分布650高于第一验证电压PV1但低于第二验证电压PV2，阈值电压分布660高于第二验证电压PV2但低于第三验证电压PV3。也就是说，先施加17V的编程电压，接着，验证阈值电压分布650是否高于第一验证电压PV1，及阈值电压分布660是否高于第二验证电压PV2。如果否，则升高编程电压(例如但不受限于，从17V升高至17.5V)，直到阈值电压分布650高于第一验证电压PV1且阈值电压分布660高于第二验证电压PV2为止。
对该实体页面(如字线WL0)的低页面进行第二编程，例如，施加属于编程电压范围(20V-23V)内的编程电压至这些存储器单元，使得具有逻辑00的存储器单元具有阈值电压分布690且具有逻辑01的存储器单元具有阈值电压分布695，其中，阈值电压分布690高于第二验证电压PV2但低于第三验证电压PV3，且阈值电压分布695高于第三验证电压PV3。此外，施加属于编程电压范围(20V-23V)内的编程电压后，阈值电压分布640与650可能会变为阈值电压分布670与680，但阈值电压分布670仍低于第一验证电压PV1，且阈值电压分布680仍高于第一验证电压PV1但低于第二验证电压PV2。也就是说，施加20V的编程电压，接着，验证是否阈值电压分布695是否高于第三验证电压PV3。如果否，则升高编程电压(例如但不受限于，从20V升高至20.5V)，直到阈值电压分布695高于第三验证电压PV3为止。
藉此，可完成对存储器单元的编程，如图6所示，具有逻辑11(S1)的存储器单元具有阈值电压分布670(低于第一验证电压PV1)，具有逻辑10(S2)的存储器单元具有阈值电压分布680(高于第一验证电压PV1但低于第二验证电压PV2)，具有逻辑00(S3)的存储器单元具有阈值电压分布690(高于第二验证电压PV2但低于第三验证电压PV3)，具有逻辑01(S4)的存储器单元具有阈值电压分布695(高于第三验证电压PV3)。
现请参照图7，显示根据本发明一实施例的存储器装置的编程方法。图7中，对整个存储器阵列的所有字线的编程顺序相同于图4。
曲线710代表进行擦除操作后但尚未编程之前的实体页面的阈值电压分布，所以，所有的存储器单元具有阈值电压分布710。
对该实体页面(例如字线WL0)的高页面进行编程，例如，施加属于编程电压范围(14V-17V)内的编程电压至这些存储器单元，使得高页面中具有逻辑1的存储器单元具有阈值电压分布715，而高页面中具有逻辑0的存储器单元具有阈值电压分布720，其中，阈值电压分布715低于第一验证电压PV1，阈值电压分布720高于第一验证电压PV1但低于第二验证电压PV2。
之后，对该实体页面(如字线WL0)的低页面进行第一编程，例如，施加属于编程电压范围(17V-20V)内的编程电压至这些存储器单元，使得具有逻辑11的存储器单元具有阈值电压分布725且具有逻辑10的存储器单元具有阈值电压分布730，具有逻辑00与01的存储器单元具有相同阈值电压分布735，其中，阈值电压分布725低于第一验证电压PV1，阈值电压分布730与735皆高于第一验证电压PV1。另外，持续施加编程电压使得具有逻辑00的存储器单元的阈值电压分布750可分离于具有逻辑01的存储器单元的阈值电压分布755，但皆高于第一验证电压PV1，另外，阈值电压分布725与730可能变成阈值电压分布740与745，但阈值电压分布740仍低于第一验证电压PV1，而阈值电压分布745则高于第一验证电压PV1但低于第二验证电压PV2。也就是说，先施加17V的编程电压，接着，验证阈值电压分布730是否高于第一验证电压PV1。如果阈值电压分布730未高于第一验证电压PV1，则升高编程电压(例如但不受限于，从17V升高至17.5V)，直到阈值电压分布730高于第一验证电压PV1为止。此外，在低页面的第一编程中，持续升高编程电压，直到具有逻辑00的存储器单元的阈值电压分布750分离于具有逻辑01的存储器单元的阈值电压分布755为止。
对该实体页面(如字线WL0)的低页面进行第二编程，例如，施加属于编程电压范围(20V-23V)内的编程电压至这些存储器单元，使得具有逻辑00的存储器单元具有阈值电压分布770且具有逻辑01的存储器单元具有阈值电压分布775，其中，阈值电压分布770高于第二验证电压PV2但低于第三验证电压PV3，且阈值电压分布775高于第三验证电压PV3。此外，由于施加编程电压的关系，阈值电压分布740与745会变为阈值电压分布760与765，但阈值电压分布760低于第一验证电压PV1，阈值电压分布765高于第一验证电压PV1但低于第二验证电压PV2。也就是说，施加20V的编程电压，接着，验证是否阈值电压分布770高于第二验证电压PV2且阈值电压分布775高于第三验证电压PV3。如果否，则升高编程电压(例如但不受限于，从20V升高至20.5V)，直到阈值电压分布770高于第二验证电压PV2，且阈值电压分布775高于第三验证电压PV3为止。
藉此，可完成对存储器单元的编程，如图7所示，具有逻辑11(S1)的存储器单元具有阈值电压分布760(低于第一验证电压PV1)，具有逻辑10(S2)的存储器单元具有阈值电压分布765(高于第一验证电压PV1但低于第二验证电压PV2)，具有逻辑00(S3)的存储器单元具有阈值电压分布770(高于第二验证电压PV2但低于第三验证电压PV3)，具有逻辑01(S4)的存储器单元具有阈值电压分布775(高于第三验证电压PV3)。
现请参照图8，显示根据本发明一实施例的存储器装置的编程方法。图8中，对整个存储器阵列的所有字线的编程顺序相同于图4。
曲线810代表进行擦除操作后但尚未编程之前的实体页面的阈值电压分布，所以，所有的存储器单元具有阈值电压分布810。
对该实体页面(例如字线WL0)的高页面进行编程，例如，施加属于编程电压范围(14V-17V)内的编程电压至这些存储器单元，使得高页面中具有逻辑1的存储器单元具有阈值电压分布820，而高页面中具有逻辑0的存储器单元具有阈值电压分布830，其中，阈值电压分布820低于第一验证电压PV1，阈值电压分布830高于第一验证电压PV1但低于第二验证电压PV2。
之后，对该实体页面(如字线WL0)的低页面进行第一编程，例如，施加属于编程电压范围(14V-17V)内的编程电压至这些存储器单元，使得具有逻辑11的存储器单元具有阈值电压分布840(低于第一验证电压PV1)且具有逻辑10、00与01的存储器单元具有相同的阈值电压分布850，其中，阈值电压分布850高于第一验证电压PV1但低于第二验证电压PV2。也就是说，先施加14V的编程电压，接着，验证阈值电压分布850是否高于第一验证电压PV1。如果阈值电压分布850未高于第一验证电压PV1，则升高编程电压(例如但不受限于，从14V升高至14.5V)，直到阈值电压分布850高于第一验证电压PV1为止。
对该实体页面(如字线WL0)的低页面进行第二编程，例如，施加属于编程电压范围(17V-23V)内的编程电压至这些存储器单元，使得具有逻辑10的存储器单元具有阈值电压分布870、有逻辑00的存储器单元具有阈值电压分布880且具有逻辑01的存储器单元具有阈值电压分布890，其中，阈值电压分布870高于第一验证电压PV1但低于第二验证电压PV2、阈值电压分布880高于第二验证电压PV2但低于第三验证电压PV3，且阈值电压分布890高于第三验证电压PV3。也就是说，施加17V的编程电压，接着，验证是否阈值电压分布880高于第二验证电压PV2，及是否阈值电压分布890高于第三验证电压PV3。如果否，则升高编程电压(例如但不受限于，从17V升高至17.5V)，直到阈值电压分布880高于第二验证电压PV2，及阈值电压分布890高于第三验证电压PV3为止。
藉此，可完成对存储器单元的编程，如图8所示，具有逻辑11(S1)的存储器单元具有阈值电压分布860(低于第一验证电压PV1)，具有逻辑10(S2)的存储器单元具有阈值电压分布870(高于第一验证电压PV1但低于第二验证电压PV2)，具有逻辑00(S3)的存储器单元具有阈值电压分布880(高于第二验证电压PV2但低于第三验证电压PV3)，具有逻辑01(S4)的存储器单元具有阈值电压分布890(高于第三验证电压PV3)。
如上述般，在本发明上述实施例中，由于对低页面进行二次编程，故而可以降低因为相邻字线编程所造成的编程干扰。
综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当以权利要求所界定的为准。
Claims (10)
1.一种存储器装置的编程方法，该存储器装置包括一存储器阵列与一控制器，该存储器阵列包括多个存储器单元，该编程方法包括：
由该控制器控制对该存储器阵列的一第一字线的一第一页面进行编程；
由该控制器控制对该存储器阵列的一第二字线的一第一页面进行编程，该第二字线相邻于该第一字线；
由该控制器控制对该存储器阵列的该第一字线的一第二页面进行一第一编程；
由该控制器控制对该存储器阵列的一第三字线的一第一页面进行编程，该第三字线相邻于该第二字线；
由该控制器控制对该存储器阵列的该第二字线的一第二页面进行该第一编程；以及
由该控制器控制对该存储器阵列的该第一字线的该第二页面进行一第二编程；
其中，第一页面对应高页面，且第二页面对应低页面；
其中，
由该控制器控制对该存储器阵列的该第一字线的该第一页面进行编程包括：
施加属于一第二编程电压范围内的至少一编程电压至这些存储器单元，使得这些存储器单元具有一第一阈值电压分布与一第二阈值电压分布，其中，第一页面中具有逻辑1的存储器单元具有第一阈值电压分布，而第一页面中具有逻辑0的存储器单元具有第二阈值电压分布；该第一阈值电压分布低于一第一验证电压且该第二阈值电压分布高于一第二验证电压；
由该控制器控制对该存储器阵列的该第一字线的该第二页面进行该第一编程包括：
施加属于一第三编程电压范围内的至少一编程电压至这些存储器单元，使得具有一第三逻辑状态00的这些存储器单元具有一第三阈值电压分布且具有一第四逻辑状态01的这些存储器单元具有一第四阈值电压分布，其中，该第三阈值电压分布高于该第二验证电压但低于一第三验证电压，而该第四阈值电压分布高于该第三验证电压；
由该控制器控制对该存储器阵列的该第一字线的该第二页面进行该第二编程包括：
施加属于一第一编程电压范围内的至少一编程电压至这些存储器单元，使得具有一第一逻辑状态11的这些存储器单元具有一第五阈值电压分布且具有一第二逻辑状态10的这些存储器单元具有一第六阈值电压分布，其中，该第五阈值电压分布低于该第一验证电压，该第六阈值电压分布高于该第一验证电压但低于该第二验证电压；
其中，
该第一验证电压低于该第二验证电压，且该第二验证电压低于该第三验证电压；以及
该第一编程电压范围低于该第二编程电压范围，该第二编程电压范围低于该第三编程电压范围；
第二阈值电压分布高于第二验证电压但低于第三验证电压。
2.一种存储器装置的编程方法，该存储器装置包括一存储器阵列与一控制器，该存储器阵列包括多个存储器单元，该编程方法包括：
由该控制器控制对该存储器阵列的一第一字线的一第一页面进行编程；
由该控制器控制对该存储器阵列的一第二字线的一第一页面进行编程，该第二字线相邻于该第一字线；
由该控制器控制对该存储器阵列的该第一字线的一第二页面进行一第一编程；
由该控制器控制对该存储器阵列的一第三字线的一第一页面进行编程，该第三字线相邻于该第二字线；
由该控制器控制对该存储器阵列的该第二字线的一第二页面进行该第一编程；以及
由该控制器控制对该存储器阵列的该第一字线的该第二页面进行一第二编程；
其中，第一页面对应高页面，且第二页面对应低页面；
其中，
由该控制器控制对该存储器阵列的该第一字线的该第一页面进行编程包括：
施加属于一第二编程电压范围内的至少一编程电压至这些存储器单元，使得这些存储器单元具有一第一阈值电压分布与一第二阈值电压分布，其中，第一页面中具有逻辑1的存储器单元具有第一阈值电压分布，而第一页面中具有逻辑0的存储器单元具有第二阈值电压分布；该第一阈值电压分布低于一第一验证电压且该第二阈值电压分布高于一第二验证电压；
由该控制器控制对该存储器阵列的该第一字线的该第二页面进行该第一编程包括：
施加属于一第一编程电压范围内的至少一编程电压至这些存储器单元，使得具有一第一逻辑状态11的这些存储器单元具有一第三阈值电压分布，具有一第二逻辑状态10的这些存储器单元具有一第四阈值电压分布，其中，该第三阈值电压分布低于该第一验证电压，该第四阈值电压分布高于该第一验证电压但低于该第二验证电压；
由该控制器控制对该存储器阵列的该第一字线的该第二页面进行该第二编程包括：
施加属于一第三编程电压范围内的至少一编程电压至这些存储器单元，使得具有一第三逻辑状态00的这些存储器单元具有一第五阈值电压分布且具有一第四逻辑状态01的这些存储器单元具有一第六阈值电压分布，其中，该第五阈值电压分布高于该第二验证电压但低于一第三验证电压，该第六阈值电压分布高于该第三验证电压；
其中，
该第一验证电压低于该第二验证电压，且该第二验证电压低于该第三验证电压；以及
该第一编程电压范围低于该第二编程电压范围，该第二编程电压范围低于该第三编程电压范围；
第二阈值电压分布高于第二验证电压但低于第三验证电压。
3.一种存储器装置的编程方法，该存储器装置包括一存储器阵列与一控制器，该存储器阵列包括多个存储器单元，该编程方法包括：
由该控制器控制对该存储器阵列的一第一字线的一第一页面进行编程；
由该控制器控制对该存储器阵列的一第二字线的一第一页面进行编程，该第二字线相邻于该第一字线；
由该控制器控制对该存储器阵列的该第一字线的一第二页面进行一第一编程；
由该控制器控制对该存储器阵列的一第三字线的一第一页面进行编程，该第三字线相邻于该第二字线；
由该控制器控制对该存储器阵列的该第二字线的一第二页面进行该第一编程；以及
由该控制器控制对该存储器阵列的该第一字线的该第二页面进行一第二编程；
其中，第一页面对应高页面，且第二页面对应低页面；
其中，
由该控制器控制对该存储器阵列的该第一字线的该第一页面进行编程包括：
施加属于一第一编程电压范围内的至少一编程电压至这些存储器单元，使得这些存储器单元具有一第一阈值电压分布与一第二阈值电压分布，其中，第一页面中具有逻辑1的存储器单元具有第一阈值电压分布，而第一页面中具有逻辑0的存储器单元具有第二阈值电压分布；该第一阈值电压分布低于一第一验证电压且该第二阈值电压分布高于该第一验证电压；
由该控制器控制对该存储器阵列的该第一字线的该第二页面进行该第一编程包括：
施加属于一第二编程电压范围内的至少一编程电压至这些存储器单元，使得具有一第一逻辑状态11的这些存储器单元具有一第三阈值电压分布、具有一第二逻辑状态10的这些存储器单元具有一第四阈值电压分布且具有一第三与一第四逻辑状态01的这些存储器单元具有一第五阈值电压分布，其中，该第三阈值电压分布低于该第一验证电压，该第四阈值电压分布高于该第一验证电压但低于一第二验证电压，且该第五阈值电压分布高于该第二验证电压但低于一第三验证电压；
由该控制器控制对该存储器阵列的该第一字线的该第二页面进行该第二编程包括：
施加属于一第三编程电压范围内的至少一编程电压至这些存储器单元，使得具有该第三逻辑状态00的这些存储器单元具有一第六阈值电压分布且具有该第四逻辑状态01的这些存储器单元具有一第七阈值电压分布，其中，该第六阈值电压分布高于该第二验证电压但低于该第三验证电压，且该第七阈值电压分布高于该第三验证电压；
其中，
该第一验证电压低于该第二验证电压，且该第二验证电压低于该第三验证电压；以及
该第一编程电压范围低于该第二编程电压范围，该第二编程电压范围低于该第三编程电压范围；
第二阈值电压分布高于第一验证电压但低于第二验证电压。
4.一种存储器装置的编程方法，该存储器装置包括一存储器阵列与一控制器，该存储器阵列包括多个存储器单元，该编程方法包括：
由该控制器控制对该存储器阵列的一第一字线的一第一页面进行编程；
由该控制器控制对该存储器阵列的一第二字线的一第一页面进行编程，该第二字线相邻于该第一字线；
由该控制器控制对该存储器阵列的该第一字线的一第二页面进行一第一编程；
由该控制器控制对该存储器阵列的一第三字线的一第一页面进行编程，该第三字线相邻于该第二字线；
由该控制器控制对该存储器阵列的该第二字线的一第二页面进行该第一编程；以及
由该控制器控制对该存储器阵列的该第一字线的该第二页面进行一第二编程；
其中，第一页面对应高页面，且第二页面对应低页面；
其中，
由该控制器控制对该存储器阵列的该第一字线的该第一页面进行编程包括：
施加属于一第一编程电压范围内的至少一编程电压至这些存储器单元，使得这些存储器单元具有一第一阈值电压分布与一第二阈值电压分布，其中，第一页面中具有逻辑1的存储器单元具有第一阈值电压分布，而第一页面中具有逻辑0的存储器单元具有第二阈值电压分布；该第一阈值电压分布低于一第一验证电压且该第二阈值电压分布高于该第一验证电压；
由该控制器控制对该存储器阵列的该第一字线的该第二页面进行该第一编程包括：
施加属于一第二编程电压范围内的至少一编程电压至这些存储器单元，使得具有一第一逻辑状态11的这些存储器单元具有一第三阈值电压分布、具有一第二逻辑状态10的这些存储器单元具有一第四阈值电压分布，且具有一第三逻辑状态00的这些存储器单元的一第五阈值电压分布分离于具有一第四逻辑状态01的这些存储器单元的一第六阈值电压分布，其中，该第三阈值电压分布低于该第一验证电压，该第四阈值电压分布高于该第一验证电压但低于一第二验证电压，且该第五阈值电压与该第六阈值电压分布高于该第一验证电压；
由该控制器控制对该存储器阵列的该第一字线的该第二页面进行该第二编程包括：
施加属于一第三编程电压范围内的至少一编程电压至这些存储器单元，使得具有该第三逻辑状态00的这些存储器单元具有一第七阈值电压分布且具有该第四逻辑状态01的这些存储器单元具有一第八阈值电压分布，其中，该第七阈值电压分布高于该第二验证电压但低于一第三验证电压，且该第八阈值电压分布高于该第三验证电压；
其中，
该第一验证电压低于该第二验证电压，且该第二验证电压低于该第三验证电压；以及
该第一编程电压范围低于该第二编程电压范围，该第二编程电压范围低于该第三编程电压范围；
第二阈值电压分布高于第一验证电压但低于第二验证电压。
5.一种存储器装置的编程方法，该存储器装置包括一存储器阵列与一控制器，该存储器阵列包括多个存储器单元，该编程方法包括：
由该控制器控制对该存储器阵列的一第一字线的一第一页面进行编程；
由该控制器控制对该存储器阵列的一第二字线的一第一页面进行编程，该第二字线相邻于该第一字线；
由该控制器控制对该存储器阵列的该第一字线的一第二页面进行一第一编程；
由该控制器控制对该存储器阵列的一第三字线的一第一页面进行编程，该第三字线相邻于该第二字线；
由该控制器控制对该存储器阵列的该第二字线的一第二页面进行该第一编程；以及
由该控制器控制对该存储器阵列的该第一字线的该第二页面进行一第二编程；
其中，第一页面对应高页面，且第二页面对应低页面；
其中，
由该控制器控制对该存储器阵列的该第一字线的该第一页面进行编程包括：
施加属于一第一编程电压范围内的至少一编程电压至这些存储器单元，使得这些存储器单元具有一第一阈值电压分布与一第二阈值电压分布，其中，第一页面中具有逻辑1的存储器单元具有第一阈值电压分布，而第一页面中具有逻辑0的存储器单元具有第二阈值电压分布；该第一阈值电压分布低于一第一验证电压，该第二阈值电压分布高于该第一验证电压但低于一第二验证电压；
由该控制器控制对该存储器阵列的该第一字线的该第二页面进行该第一编程包括：
施加属于该第一编程电压范围内的至少一编程电压至这些存储器单元，使得具有一第一逻辑状态11的这些存储器单元具有一第三阈值电压分布、具有一第二、一第三与一第四逻辑状态01的这些存储器单元具有一第四阈值电压分布，其中，该第三阈值电压分布低于该第一验证电压，该第四阈值电压分布高于该第一验证电压但低于该第二验证电压；
由该控制器控制对该存储器阵列的该第一字线的该第二页面进行该第二编程包括：
施加属于一第二与一第三编程电压范围内的至少一编程电压至这些存储器单元，使得具有该第二逻辑状态10的这些存储器单元具有一第五阈值电压分布，具有该第三逻辑状态00的这些存储器单元具有一第六阈值电压分布，具有该第四逻辑状态01的这些存储器单元具有一第七阈值电压分布，其中，该第五阈值电压分布高于该第一验证电压但低于该第二验证电压，该第六阈值电压分布高于该第二验证电压但低于一第三验证电压，该第七阈值电压分布高于该第三验证电压；
其中，
该第一验证电压低于该第二验证电压，且该第二验证电压低于该第三验证电压；以及
该第一编程电压范围低于该第二编程电压范围，该第二编程电压范围低于该第三编程电压范围。
6.一种存储器装置，包括：
一存储器阵列，包括多个存储器单元；以及
一控制器，耦接至该存储器阵列，该控制器控制：
对该存储器阵列的一第一字线的一第一页面进行编程；
对该存储器阵列的一第二字线的一第一页面进行编程，该第二字线相邻于该第一字线；
对该存储器阵列的该第一字线的一第二页面进行一第一编程；
对该存储器阵列的一第三字线的一第一页面进行编程，该第三字线相邻于该第二字线；
对该存储器阵列的该第二字线的一第二页面进行该第一编程；以及
对该存储器阵列的该第一字线的该第二页面进行一第二编程；
其中，第一页面对应高页面，且第二页面对应低页面；
其中，
对该存储器阵列的该第一字线的该第一页面进行编程时，该控制器控制：
施加属于一第二编程电压范围内的至少一编程电压至这些存储器单元，使得这些存储器单元具有一第一阈值电压分布与一第二阈值电压分布，其中，第一页面中具有逻辑1的存储器单元具有第一阈值电压分布，而第一页面中具有逻辑0的存储器单元具有第二阈值电压分布；该第一阈值电压分布低于一第一验证电压且该第二阈值电压分布高于一第二验证电压；
对该存储器阵列的该第一字线的该第二页面进行该第一编程时，该控制器控制：
施加属于一第三编程电压范围内的至少一编程电压至这些存储器单元，使得具有一第三逻辑状态00的这些存储器单元具有一第三阈值电压分布且具有一第四逻辑状态01的这些存储器单元具有一第四阈值电压分布，其中，该第三阈值电压分布高于该第二验证电压但低于一第三验证电压，而该第四阈值电压分布高于该第三验证电压；
对该存储器阵列的该第一字线的该第二页面进行该第二编程时，该控制器控制：
施加属于一第一编程电压范围内的至少一编程电压至这些存储器单元，使得具有一第一逻辑状态11的这些存储器单元具有一第五阈值电压分布且具有一第二逻辑状态10的这些存储器单元具有一第六阈值电压分布，其中，该第五阈值电压分布低于该第一验证电压，该第六阈值电压分布高于该第一验证电压但低于该第二验证电压；
其中，
该第一验证电压低于该第二验证电压，且该第二验证电压低于该第三验证电压；以及
该第一编程电压范围低于该第二编程电压范围，该第二编程电压范围低于该第三编程电压范围；
第二阈值电压分布高于第二验证电压但低于第三验证电压。
7. 一种存储器装置，包括：
一存储器阵列，包括多个存储器单元；以及
一控制器，耦接至该存储器阵列，该控制器控制：
对该存储器阵列的一第一字线的一第一页面进行编程；
对该存储器阵列的一第二字线的一第一页面进行编程，该第二字线相邻于该第一字线；
对该存储器阵列的该第一字线的一第二页面进行一第一编程；
对该存储器阵列的一第三字线的一第一页面进行编程，该第三字线相邻于该第二字线；
对该存储器阵列的该第二字线的一第二页面进行该第一编程；以及
对该存储器阵列的该第一字线的该第二页面进行一第二编程；
其中，第一页面对应高页面，且第二页面对应低页面；
其中，
对该存储器阵列的该第一字线的该第一页面进行编程时，该控制器控制：
施加属于一第二编程电压范围内的至少一编程电压至这些存储器单元，使得这些存储器单元具有一第一阈值电压分布与一第二阈值电压分布，其中，第一页面中具有逻辑1的存储器单元具有第一阈值电压分布，而第一页面中具有逻辑0的存储器单元具有第二阈值电压分布；该第一阈值电压分布低于一第一验证电压且该第二阈值电压分布高于一第二验证电压；
该存储器阵列的该第一字线的该第二页面进行该第一编程时，该控制器控制：
施加属于一第一编程电压范围内的至少一编程电压至这些存储器单元，使得具有一第一逻辑状态11的这些存储器单元具有一第三阈值电压分布，具有一第二逻辑状态10的这些存储器单元具有一第四阈值电压分布，其中，该第三阈值电压分布低于该第一验证电压，该第四阈值电压分布高于该第一验证电压但低于该第二验证电压；
对该存储器阵列的该第一字线的该第二页面进行该第二编程时，该控制器控制：
施加属于一第三编程电压范围内的至少一编程电压至这些存储器单元，使得具有一第三逻辑状态00的这些存储器单元具有一第五阈值电压分布且具有一第四逻辑状态01的这些存储器单元具有一第六阈值电压分布，其中，该第五阈值电压分布高于该第二验证电压但低于一第三验证电压，该第六阈值电压分布高于该第三验证电压；
其中，
该第一验证电压低于该第二验证电压，且该第二验证电压低于该第三验证电压；以及
该第一编程电压范围低于该第二编程电压范围，该第二编程电压范围低于该第三编程电压范围；
第二阈值电压分布高于第二验证电压但低于第三验证电压。
8. 一种存储器装置，包括：
一存储器阵列，包括多个存储器单元；以及
一控制器，耦接至该存储器阵列，该控制器控制：
对该存储器阵列的一第一字线的一第一页面进行编程；
对该存储器阵列的一第二字线的一第一页面进行编程，该第二字线相邻于该第一字线；
对该存储器阵列的该第一字线的一第二页面进行一第一编程；
对该存储器阵列的一第三字线的一第一页面进行编程，该第三字线相邻于该第二字线；
对该存储器阵列的该第二字线的一第二页面进行该第一编程；以及
对该存储器阵列的该第一字线的该第二页面进行一第二编程；
其中，第一页面对应高页面，且第二页面对应低页面；
其中，
对该存储器阵列的该第一字线的该第一页面进行编程时，该控制器控制：
施加属于一第一编程电压范围内的至少一编程电压至这些存储器单元，使得这些存储器单元具有一第一阈值电压分布与一第二阈值电压分布，其中，第一页面中具有逻辑1的存储器单元具有第一阈值电压分布，而第一页面中具有逻辑0的存储器单元具有第二阈值电压分布；该第一阈值电压分布低于一第一验证电压且该第二阈值电压分布高于该第一验证电压；
对该存储器阵列的该第一字线的该第二页面进行该第一编程时，该控制器控制：
施加属于一第二编程电压范围内的至少一编程电压至这些存储器单元，使得具有一第一逻辑状态11的这些存储器单元具有一第三阈值电压分布、具有一第二逻辑状态10的这些存储器单元具有一第四阈值电压分布且具有一第三与一第四逻辑状态01的这些存储器单元具有一第五阈值电压分布，其中，该第三阈值电压分布低于该第一验证电压，该第四阈值电压分布高于该第一验证电压但低于一第二验证电压，且该第五阈值电压分布高于该第二验证电压但低于一第三验证电压；
对该存储器阵列的该第一字线的该第二页面进行该第二编程时，该控制器控制：
施加属于一第三编程电压范围内的至少一编程电压至这些存储器单元，使得具有该第三逻辑状态00的这些存储器单元具有一第六阈值电压分布且具有该第四逻辑状态01的这些存储器单元具有一第七阈值电压分布，其中，该第六阈值电压分布高于该第二验证电压但低于该第三验证电压，且该第七阈值电压分布高于该第三验证电压；
其中，
该第一验证电压低于该第二验证电压，且该第二验证电压低于该第三验证电压；以及
该第一编程电压范围低于该第二编程电压范围，该第二编程电压范围低于该第三编程电压范围；
第二阈值电压分布高于第一验证电压但低于第二验证电压。
9. 一种存储器装置，包括：
一存储器阵列，包括多个存储器单元；以及
一控制器，耦接至该存储器阵列，该控制器控制：
对该存储器阵列的一第一字线的一第一页面进行编程；
对该存储器阵列的一第二字线的一第一页面进行编程，该第二字线相邻于该第一字线；
对该存储器阵列的该第一字线的一第二页面进行一第一编程；
对该存储器阵列的一第三字线的一第一页面进行编程，该第三字线相邻于该第二字线；
对该存储器阵列的该第二字线的一第二页面进行该第一编程；以及
对该存储器阵列的该第一字线的该第二页面进行一第二编程；
其中，第一页面对应高页面，且第二页面对应低页面；
其中，
对该存储器阵列的该第一字线的该第一页面进行编程时，该控制器控制：
施加属于一第一编程电压范围内的至少一编程电压至这些存储器单元，使得这些存储器单元具有一第一阈值电压分布与一第二阈值电压分布，其中，第一页面中具有逻辑1的存储器单元具有第一阈值电压分布，而第一页面中具有逻辑0的存储器单元具有第二阈值电压分布；该第一阈值电压分布低于一第一验证电压且该第二阈值电压分布高于该第一验证电压；
对该存储器阵列的该第一字线的该第二页面进行该第一编程时，该控制器控制：
施加属于一第二编程电压范围内的至少一编程电压至这些存储器单元，使得具有一第一逻辑状态11的这些存储器单元具有一第三阈值电压分布、具有一第二逻辑状态10的这些存储器单元具有一第四阈值电压分布，且具有一第三逻辑状态00的这些存储器单元的一第五阈值电压分布分离于具有一第四逻辑状态01的这些存储器单元的一第六阈值电压分布，其中，该第三阈值电压分布低于该第一验证电压，该第四阈值电压分布高于该第一验证电压但低于一第二验证电压，且该第五阈值电压与该第六阈值电压分布高于该第一验证电压；
对该存储器阵列的该第一字线的该第二页面进行该第二编程时，该控制器控制：
施加属于一第三编程电压范围内的至少一编程电压至这些存储器单元，使得具有该第三逻辑状态00的这些存储器单元具有一第七阈值电压分布且具有该第四逻辑状态01的这些存储器单元具有一第八阈值电压分布，其中，该第七阈值电压分布高于该第二验证电压但低于一第三验证电压，且该第八阈值电压分布高于该第三验证电压；
其中，
该第一验证电压低于该第二验证电压，且该第二验证电压低于该第三验证电压；以及
该第一编程电压范围低于该第二编程电压范围，该第二编程电压范围低于该第三编程电压范围；
第二阈值电压分布高于第一验证电压但低于第二验证电压。
10. 一种存储器装置，包括：
一存储器阵列，包括多个存储器单元；以及
一控制器，耦接至该存储器阵列，该控制器控制：
对该存储器阵列的一第一字线的一第一页面进行编程；
对该存储器阵列的一第二字线的一第一页面进行编程，该第二字线相邻于该第一字线；
对该存储器阵列的该第一字线的一第二页面进行一第一编程；
对该存储器阵列的一第三字线的一第一页面进行编程，该第三字线相邻于该第二字线；
对该存储器阵列的该第二字线的一第二页面进行该第一编程；以及
对该存储器阵列的该第一字线的该第二页面进行一第二编程；
其中，第一页面对应高页面，且第二页面对应低页面；
其中，
对该存储器阵列的该第一字线的该第一页面进行编程时，该控制器控制：
施加属于一第一编程电压范围内的至少一编程电压至这些存储器单元，使得这些存储器单元具有一第一阈值电压分布与一第二阈值电压分布，其中，第一页面中具有逻辑1的存储器单元具有第一阈值电压分布，而第一页面中具有逻辑0的存储器单元具有第二阈值电压分布；该第一阈值电压分布低于一第一验证电压，该第二阈值电压分布高于该第一验证电压但低于一第二验证电压；
对该存储器阵列的该第一字线的该第二页面进行该第一编程时，该控制器控制：
施加属于该第一编程电压范围内的至少一编程电压至这些存储器单元，使得具有一第一逻辑状态11的这些存储器单元具有一第三阈值电压分布、具有一第二、一第三与一第四逻辑状态01的这些存储器单元具有一第四阈值电压分布，其中，该第三阈值电压分布低于该第一验证电压，该第四阈值电压分布高于该第一验证电压但低于该第二验证电压；
对该存储器阵列的该第一字线的该第二页面进行该第二编程时，该控制器控制：
施加属于一第二与一第三编程电压范围内的至少一编程电压至这些存储器单元，使得具有该第二逻辑状态10的这些存储器单元具有一第五阈值电压分布，具有该第三逻辑状态00的这些存储器单元具有一第六阈值电压分布，具有该第四逻辑状态01的这些存储器单元具有一第七阈值电压分布，其中，该第五阈值电压分布高于该第一验证电压但低于该第二验证电压，该第六阈值电压分布高于该第二验证电压但低于一第三验证电压，该第七阈值电压分布高于该第三验证电压；
其中，
该第一验证电压低于该第二验证电压，且该第二验证电压低于该第三验证电压；以及
该第一编程电压范围低于该第二编程电压范围，该第二编程电压范围低于该第三编程电压范围。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810905611.9A CN110827904B (zh) | 2018-08-09 | 2018-08-09 | 存储器装置及其编程方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810905611.9A CN110827904B (zh) | 2018-08-09 | 2018-08-09 | 存储器装置及其编程方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110827904A CN110827904A (zh) | 2020-02-21 |
| CN110827904B true CN110827904B (zh) | 2023-04-14 |
Family
ID=69541038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810905611.9A Active CN110827904B (zh) | 2018-08-09 | 2018-08-09 | 存储器装置及其编程方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110827904B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1414566A (zh) * | 2001-06-27 | 2003-04-30 | 三因迪斯克公司 | 降低非易失性存储器存储元件间耦合效应的方法 |
| CN101128883A (zh) * | 2005-02-28 | 2008-02-20 | 美光科技公司 | 非易失性存储器装置中的多级编程 |
| CN102270501A (zh) * | 2010-06-01 | 2011-12-07 | 三星电子株式会社 | 利用编程定序器的闪存器件和系统，以及编程方法 |
| CN103325417A (zh) * | 2012-03-23 | 2013-09-25 | 三星电子株式会社 | 非易失性存储器件、非易失性存储系统、及其编程方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8472246B2 (en) * | 2011-03-21 | 2013-06-25 | Skymedi Corporation | Method of programming a multi-bit per cell non-volatile memory |
-
2018
- 2018-08-09 CN CN201810905611.9A patent/CN110827904B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1414566A (zh) * | 2001-06-27 | 2003-04-30 | 三因迪斯克公司 | 降低非易失性存储器存储元件间耦合效应的方法 |
| CN101128883A (zh) * | 2005-02-28 | 2008-02-20 | 美光科技公司 | 非易失性存储器装置中的多级编程 |
| CN102270501A (zh) * | 2010-06-01 | 2011-12-07 | 三星电子株式会社 | 利用编程定序器的闪存器件和系统，以及编程方法 |
| CN103325417A (zh) * | 2012-03-23 | 2013-09-25 | 三星电子株式会社 | 非易失性存储器件、非易失性存储系统、及其编程方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110827904A (zh) | 2020-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10043574B2 (en) | Programming memories with multi-level pass signal | |
| US8811089B2 (en) | Nonvolatile semiconductor memory device | |
| US7020017B2 (en) | Variable programming of non-volatile memory | |
| KR100850509B1 (ko) | 프로그램 에러를 감소시킬 수 있는 멀티 비트 플래시메모리 장치의 프로그램 방법 | |
| US9761318B1 (en) | Semiconductor memory device | |
| US8902666B2 (en) | Programming method for nonvolatile memory device | |
| US8659951B2 (en) | Nonvolatile semiconductor memory device and method of data write therein | |
| CN107195326B (zh) | 半导体存储装置及存储系统 | |
| US10395727B2 (en) | Nonvolatile method device and sensing method of the same | |
| JP2008117471A (ja) | 不揮発性半導体記憶装置及び不揮発性メモリシステム | |
| WO2009081745A1 (ja) | 不揮発性半導体記憶装置 | |
| TWI728674B (zh) | 操作記憶體裝置的方法及記憶體裝置 | |
| CN106710617B (zh) | 非易失性存储器件 | |
| US20150070989A1 (en) | Nonvolatile semiconductor memory device | |
| KR20130072083A (ko) | 비휘발성 메모리 장치의 프로그램 방법 | |
| CN110827904B (zh) | 存储器装置及其编程方法 | |
| US10748605B2 (en) | Memory device and programming method of multi-level cell (MLC) | |
| KR102333035B1 (ko) | 일 체크 실패 바이트(cfbyte) 방식 | |
| JP2009301679A (ja) | 不揮発性半導体記憶装置とその書き込み方法 | |
| TWI652680B (zh) | 記憶體裝置及其編程方法 | |
| US20230152982A1 (en) | Memory device for individually applying voltages to word lines adjacent to selected word line, and operating method thereof | |
| CN110888519B (zh) | 一种存储器的编程方法和系统 | |
| CN115376588A (zh) | 存储器设备及其操作方法 | |
| CN110838321A (zh) | 一种存储器的编程方法和系统 | |
| KR20100089507A (ko) | 플래시 메모리 소자의 프로그램 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |