CN110838321A - 一种存储器的编程方法和系统 - Google Patents

一种存储器的编程方法和系统 Download PDF

Info

Publication number
CN110838321A
CN110838321A CN201810941857.1A CN201810941857A CN110838321A CN 110838321 A CN110838321 A CN 110838321A CN 201810941857 A CN201810941857 A CN 201810941857A CN 110838321 A CN110838321 A CN 110838321A
Authority
CN
China
Prior art keywords
voltage
programming
memory
amplification
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810941857.1A
Other languages
English (en)
Inventor
贺元魁
潘荣华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GigaDevice Semiconductor Beijing Inc
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201810941857.1A priority Critical patent/CN110838321A/zh
Publication of CN110838321A publication Critical patent/CN110838321A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells

Abstract

本发明公开了一种存储器的编程方法和系统。存储器的编程方法包括以下步骤：编程时序B1时向存储单元施加编程电压；校验时序Y1时向存储单元施加校验电压；若校验失败，在编程时序B1后则再次向存储单元施加至少两个具有增幅的编程电压以再次进行校验，编程电压的增幅Dvpgm按时序至少包括第一增幅Dvpgm1和第二增幅Dvpgm2，Dvpgm1＞Dvpgm2。存储器的编程方法和系统具有提高存储器寿命的优点。

Description

一种存储器的编程方法和系统
技术领域
本发明实施例涉及存储器技术领域，尤其涉及一种存储器的编程方法和系统。
背景技术
存储器时一种在编程时必须用到的元件，如Nand flash存储器，Nand flash存储器是一种非易失存储器，具有改写速度快，存储容量大等优点。而Nandflash存储器编程操作时，会发生校验失败，每次校验失败后，就需要增加编程电压的幅值。现有技术中，每次编程失败，编程电压增大的幅值都是相等的，在编程电压接近编程阈值时，再次增加编程电压后，会造成编程电压比编程阈值大很多的情形，会对存储单元的穿隧氧化膜造成影响，减小存储器的寿命。
因此，如何增加存储器的寿命，就成了存储器技术领域的需求。
发明内容
本发明提供一种存储器的编程方法和系统，以解决存储器在编程时寿命降低的技术问题。
第一方面，本发明实施例提供了一种存储器的编程方法，其包括以下步骤：编程时序B1时向存储单元施加编程电压；校验时序Y1时向存储单元施加校验电压；若校验失败，在编程时序B1后则再次向存储单元施加至少两个具有增幅的编程电压以再次进行校验，编程电压的增幅Dvpgm按时序至少包括第一增幅Dvpgm1和第二增幅Dvpgm2，Dvpgm1＞Dvpgm2。
优选地，所述编程时序B1时向存储单元施加编程电压时编程电压的幅值为Vpgm，第n次向存储单元施加编程电压时，所述编程电压的幅值为Vpgm+(n-1)Dvpgm，其中n为正整数，且n≥1，随着编程电压的幅值Vpgm+(n-1)Dvpgm按阶段的增大，Dvpgm减小。
优选地，所述编程电压的增幅Dvpgm还包括第三增幅Dvpgm3，Vpgm+(n-1)Dvpgm＜m1时，每次校验失败编程电压的增幅为第一增幅Dvpgm1，m1≤Vpgm+(n-1)Dvpgm＜m2时，每次校验失败编程电压的增幅为第二增幅Dvpgm2，Vpgm+(n-1)Dvpgm≥m2时，每次校验失败编程电压的增幅为第三增幅Dvpgm3，m1为编程电压幅值的第一阈值，m2为编程电压幅值的第二阈值。
优选地，m2-m1＞Dvpgm1。
优选地，编程时序B1时，对选择字线施加编程电压，对未选择字线施加通过电压，对选择位线施加0V，对未选择位线施加正电压。
优选地，所述编程电压的范围是12V～16V。
优选地，校验时序Y1时，对选择字线施加校验电压，将选择位线预充到预充电电压，对未选择字线施加通过电压；接着对选择位线进行第一时间的放电，然后将放电后的位线电压与第一判定电压进行比较，若放电后位线的电压高于所述第一判定电压，则表示校验成功可以结束操作，反之，表示校验失败需再次向存储器中存入数据并进行校验。
优选地，所述校验电压的范围是0V～1V。
优选地，所述预充电电压的范围是1v～1.2v。
第二方面，本发明还提供一种存储器的编程系统，存储器的编程系统包括：编程模块，用于编程时序B1时向存储单元施加编程电压；校验模块，用于校验时序Y1时向存储单元施加校验电压；若校验失败，在编程时序B1后则编程模块再次向存储单元施加至少两个具有增幅的编程电压，校验模块以再次进行校验，编程电压的增幅Dvpgm按时序至少包括第一增幅Dvpgm1和第二增幅Dvpgm2，Dvpgm1＞Dvpgm2。
与现有技术相比，本发明通过提供一种存储器的编程方法和系统，在校验失败后，再次向存储单元施加至少两个具有增幅的编程电压以再次进行校验，随着时序的增加，编程电压逐渐增大，编程电压的增幅却减小，编程电压越接近编程阈值，每次校验失败后编程电压增加的幅值越小，即使编程电压的幅值超过编程阈值，编程电压的幅值也不会超过编程阈值很多，从而不会对存储单元的穿隧氧化膜造成影响，减小过渡编程效应，提高了存储器的存储单元的寿命，由于编程电压开始也是大的，也保证了编程的速度，提高了编程效率。
附图说明
图1为本发明实施例A中存储器的编程方法的流程示意图。
图2为本发明实施例A中的存储单元的芯片结构示意图。
图3为本发明实施例A中存储器阵列的电路结构示意图。
图4为本发明实施例A中的存储器的编程方法的不同时刻电压的波形示意图。
图5为实施例A中编程电压的幅值随校验失败次数增加的幅值变化示意图。
图6为本发明实施例B中存储器的编程系统的模块结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各步骤描述成顺序的处理，但是其中的许多步骤可以被并行地、并发地或者同时实施。此外，各步骤的顺序可以被重新安排。当其操作完成时所述处理可以被终止，但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。
实施例A
请参阅图1，图1为本发明实施例A中存储器的编程方法的流程示意图，该存储器的编程方法用于提高存储器读取数据的耐久性和易用性，以提高存储器的寿命，存储器的编程方法包括以下步骤：
步骤S1：编程时序B1时向存储单元施加编程电压；
步骤S2：校验时序Y1时向存储单元施加校验电压；
步骤S3；若校验失败，在编程时序B1后则再次向存储单元施加至少两个具有增幅的编程电压以再次进行校验，编程电压的增幅Dvpgm按时序至少包括第一增幅Dvpgm1和第二增幅Dvpgm2，Dvpgm1＞Dvpgm2。
请参阅图2，图2是存储单元111的芯片结构示意图。存储单元111包括衬底1111、源极1112、漏极1113、穿隧氧化膜1114、浮动栅极1115和控制栅极1116，所述衬底1111上包括P阱区，所述源极1112和漏极1113设置在P阱区，源极1112和漏极1113之间形成沟道，所述穿隧氧化膜1114形成在源极1112和漏极1113间的沟道上，所述浮动栅极1115设置在穿隧氧化膜1114上，控制栅极1116设置在浮动栅极1115上。可以理解，控制栅极1116和浮动栅极1115之间设置有介电质膜1117。当浮动栅极1115中未蓄积有电荷时，即写入有数据“1”时，阈值处于负状态，存储单元111通过控制栅极1116为0V而导通。当浮动栅极1115中蓄积有电子时，即写入有数据“0”时，阈值偏移为正，存储单元通过控制栅极1116为0V而断开。但是，存储单元并不限于存储单个位，也可存储多个位。
在步骤S1中，步骤S1即为编程步骤，向存储器中写入数据。存储器优选为NAND型存储器。其中，请参阅图3，图3为存储器阵列的电路结构示意图。存储器包括n条字线(WL1、WL2、…、WLn)、m条位线(BL1、BL2、…、BLm)、一条选择栅极线SGS、一条选择栅极线SGD和一条共用源极线SL，虚线框11标识出来的存储单元部分称为一条存储单元串。每条存储单元串包括多个上述的存储单元111(即MC1～MCn)；位线侧选择晶体管TD，其连接于作为一个端部的存储单元MCn；以及源极线侧选择晶体管TS，连接于作为另一个端部的存储单元MC1，其中位线侧选择晶体管TD的漏极连接于对应的1条位线BL，源极线侧选择晶体管TS的源极连接于共用源极线SL。存储单元111的控制栅极连接于字线WLi(i＝0～n)，位线侧选择晶体管TD的栅极连接于选择栅极线SGD，源极线侧选择晶体管TS的栅极连接于选择栅极线SGS。
请一并参阅图4和图5，图4为本发明存储器的编程方法不同时刻的波形示意图，图5为实施例A中编程电压的幅值随校验失败次数增加的幅值变化示意图，本实施例提供了一种具体的编程步骤，本实施例为向存储单元MC1中写入数据，编程时序B1时，对选择字线WL1施加编程电压Vpgm，对未选择字线WL2～WLn施加通过电压，对选择位线BLm施加0V，对未选择位线BL1～BLm-1施加正电压。所述编程电压Vpgm的范围为10～18V，优选为12V～16V。在一定的编程时间内，初始阈值电压越低的存储单元经编程操作后其阈值电压增量越大，反之阈值电压增量越小。在此，本领域的普通技术人员可以明白，在进行编程操作时，通常还需对选择栅极线SGS施加0V电压，并对选择栅极线SGD施加约4v的电压使其连接的MOS管导通。
在步骤S2中，校验时序Y1时，对存储器中的选择字线WL1施加校验电压，将选择位线BLm预充到预充电电压，对未选择字线WL2～WLn施加通过电压；接着对选择位线BLm进行第一时间的放电，然后将放电后的位线电压与第一判定电压进行比较，若选择位线的电压高于第一判定电压，则表示编程校验操作成功，操作结束，反之，则校验失败，需要再次向存储器中存入数据。优选地，校验电压的范围是0V～1V。所述预充电电压的范围是1v～1.2v。可以理解，编程时序B1时为向一存储单元或多个存储单元同时写入数据的时间段，校验时序Y1为对编程时序B1时写入数据后的存储单元进行校验的时间段。
在步骤S3中，校验时序Y1校验失败，在编程时序B2-Bn再次向存储单元施加具有增幅Dvpgm的编程电压以再次进行校验，直到第n次的编程电压Vpgm+(n-1)Dvpgm(其中，n为正整数，且n≥1)的幅值大于等于编程阈值，并且在校验时序Yn校验成功。本实施例中，编程电压的增幅Dvpgm与编程电压的幅值Vpgm+(n-1)Dvpgm的大小成反比，优选地，随着编程电压的幅值Vpgm+(n-1)Dvpgm按阶段的增大，Dvpgm减小。
具体的，设编程电压幅值的第一阈值为m1，编程电压幅值的第二阈值为m2，当编程电压的幅值Vpgm+(n-1)Dvpgm小于第一阈值m1时，编程电压的增幅Dvpgm为Dvpgm1，当编程电压的幅值Vpgm+(n-1)Dvpgm大于等于编程电压的第一阈值m1且小于编程电压的第二阈值m2时，编程电压的增幅Dvpgm为Dvpgm2，当编程电压的幅值Vpgm+(n-1)Dvpgm大于等于编程电压的第二阈值m2时，编程电压的增幅Dvpgm为Dvpgm3。本实施例，编程电压的增幅Dvpgm1大于编程电压的增幅Dvpgm2，编程电压的增幅Dvpgm2大于编程电压的增幅Dvpgm3，编程电压的第一阈值m1小于编程电压的第二阈值m2。编程电压的第二阈值m2小于编程阈值。
具体的，编程时序B2时，编程电压的幅值Vpgm小于编程电压的第一阈值m1，则对选择字线WL1施加编程电压Vpgm+Dvpgm1，对未选择字线WL2～WLn施加通过电压，对选择位线BLm施加0V，对未选择位线BL1～BLm-1施加正电压。编程时序B2的编程电压Vpgm+Dvpgm1小于编程电压的第一阈值m1。
校验时序Y2时，对存储器中的选择字线WL1施加校验电压，将选择位线BLm预充到预充电电压，对未选择字线WL2～WLn施加通过电压；接着对选择位线BLm进行第一时间的放电，然后将放电后的位线电压与第一判定电压进行比较，选择位线的电压低于第一判定电压，校验失败。
编程时序B3时，编程电压Vpgm+Dvpgm1小于编程电压的第一阈值m1，则对选择字线WL1施加编程电压Vpgm+Dvpgm1+Dvpgm1＝Vpgm+2Dvpgm1，对未选择字线WL2～WLn施加通过电压，对选择位线BLm施加0V，对未选择位线BL1～BLm-1施加正电压。编程时序B3的编程电压Vpgm+2Dvpgm大于编程电压的第一阈值m1，且小于编程电压的第一阈值m2。
校验时序Y3时，对存储器中的选择字线WL1施加校验电压，将选择位线BLm预充到预充电电压，对未选择字线WL2～WLn施加通过电压；接着对选择位线BLm进行第一时间的放电，然后将放电后的位线电压与第一判定电压进行比较，选择位线的电压低于第一判定电压，校验失败。
依照上述编程和校验方法，直至对选择字线WL1施加的编程电压的幅值为Vpgm+2Dvpgm1+Dvpgm2+Dvpgm3时，使放电后的位线电压大于第一判定电压，才能校验成功。此时编程电压的幅值Vpgm+2Dvpgm1+Dvpgm2+Dvpgm3大于编程阈值。
即编程电压的幅值Vpgm+(n-1)Dvpgm＜m1时，每次校验失败编程电压的增幅为Dvpgm1，m1≤Vpgm+(n-1)Dvpgm＜m2时，每次校验失败编程电压的增幅为Dvpgm2，编程电压的幅值Vpgm+(n-1)Dvpgm≥m2时，每次校验失败编程电压的增幅为Dvpgm3。本实施例中，是把编程电压的增幅Dvpgm变化分为三个阶段进行调整。其中，m2-m1＞Dvpgm1，从而在编程电压的幅值接近m1时，再次编程失败时，编程电压增幅Dvpgm1后，编程电压的幅值不会大于m2。本实施例中，编程电压的幅值Vpgm+(n-1)Dvpgm在大于m1且小于m2时，编程电压经过一次增幅Dvpgm，编程电压的幅值Vpgm+(n-1)Dvpgm即大于m2。可以理解，可以使编程电压经过多次增幅Dvpgm，使编程电压的幅值Vpgm+(n-1)Dvpgm才大于m2。可以理解，m1、m2、Dvpgm1、Dvpgm2和Dvpgm3的数值可以根据需要改变，如m1、m2、Dvpgm1、Dvpgm2和Dvpgm3的数值可以根据编程阈值改变。可以理解，也可以把编程电压的增幅变化分为两个阶段，或三个以上的阶段，本发明中不做限定，凡是不脱离本发明构思的情况下，都属于本发明的保护范围。
随着编程电压的幅值增大，编程电压逐渐接近编程阈值。由于编程电压的幅值增大，编程电压的增幅Dvpgm减小，因此在编程电压的幅值接近编程阈值后，校验失败再次增加编程电压的幅值，即使编程电压的幅值超过编程阈值，编程电压的幅值也不会超过编程阈值很多，从而不会对存储单元111的穿隧氧化膜1114造成影响，减小过渡编程效应，提高了存储器的存储单元的寿命，且保证了编程成功的速率。
实施例B
请参阅图6，图6是本发明存储器的编程系统12的模块结构示意图。该存储器的编程系统12能执行本发明任意实施例所提供的存储器的编程方法。该存储器的编程系统12包括：
编程模块121，用于编程时序B1时向存储单元施加编程电压；
校验模块122，用于校验时序Y1时向存储单元施加校验电压；
若校验失败，在编程时序B1后则编程模块121再次向存储单元施加至少两个具有增幅的编程电压，校验模块122以再次进行校验，编程电压的增幅Dvpgm按时序至少包括第一增幅Dvpgm1和第二增幅Dvpgm2，Dvpgm1＞Dvpgm2。
通过本发明的存储器的编程系统12，在校验失败后，编程模块121再次向存储单元施加编程电压，校验模块122以再次进行校验，随着校验失败次数的增加，编程电压逐渐增大，编程电压每次的增幅Dvpgm与编程电压的幅值的大小成反比，编程电压越接近编程阈值，每次校验失败后编程电压的增幅Dvpgm越小，即使编程电压的幅值超过编程阈值，编程电压的幅值也不会超过编程阈值很多，从而不会对存储单元111的穿隧氧化膜1114造成影响，减小过渡编程效应，提高了存储器的存储单元的寿命。
可以理解，本发明实施例A和实施例B中的内容可互为补充和说明。
与现有技术相比，本发明通过提供一种存储器的编程方法和系统，在校验失败后，再次向存储单元施加至少两个具有增幅的编程电压以再次进行校验，随着时序的增加，编程电压逐渐增大，编程电压的增幅却减小，编程电压越接近编程阈值，每次校验失败后编程电压增加的幅值越小，即使编程电压的幅值超过编程阈值，编程电压的幅值也不会超过编程阈值很多，从而不会对存储单元的穿隧氧化膜造成影响，减小过渡编程效应，提高了存储器的存储单元的寿命，由于编程电压开始也是大的，也保证了编程的速度，提高了编程效率。
值得注意的是，上述所有实施例中，所包括的各个单元和模块只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可；另外，各功能单元的具体名称也只是为了便于相互区分，并不用于限制本发明的保护范围。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种存储器的编程方法，其特征在于，包括以下步骤：
编程时序B1时向存储单元施加编程电压；
校验时序Y1时向存储单元施加校验电压；
若校验失败，在编程时序B1后则再次向存储单元施加至少两个具有增幅的编程电压以再次进行校验，编程电压的增幅Dvpgm按时序至少包括第一增幅Dvpgm1和第二增幅Dvpgm2，Dvpgm1＞Dvpgm2。
2.如权利要求1所述的存储器的编程方法，其特征在于：所述编程时序B1时向存储单元施加编程电压时编程电压的幅值为Vpgm，第n次向存储单元施加编程电压时，所述编程电压的幅值为Vpgm+(n-1)Dvpgm，其中n为正整数，且n≥1，随着编程电压的幅值Vpgm+(n-1)Dvpgm按阶段的增大，Dvpgm减小。
3.如权利要求2所述的存储器的编程方法，其特征在于：所述编程电压的增幅Dvpgm还包括第三增幅Dvpgm3，Vpgm+(n-1)Dvpgm＜m1时，每次校验失败编程电压的增幅为第一增幅Dvpgm1，m1≤Vpgm+(n-1)Dvpgm＜m2时，每次校验失败编程电压的增幅为第二增幅Dvpgm2，Vpgm+(n-1)Dvpgm≥m2时，每次校验失败编程电压的增幅为第三增幅Dvpgm3，m1为编程电压幅值的第一阈值，m2为编程电压幅值的第二阈值。
4.如权利要求3所述的存储器的编程方法，其特征在于：m2-m1＞Dvpgm1。
5.如权利要求1所述的存储器的编程方法，其特征在于：编程时序B1时，对选择字线施加编程电压，对未选择字线施加通过电压，对选择位线施加0V，对未选择位线施加正电压。
6.如权利要求1所述的存储器的编程方法，其特征在于：所述编程电压的范围是12V～16V。
7.如权利要求1所述的存储器的编程方法，其特征在于：校验时序Y1时，对选择字线施加校验电压，将选择位线预充到预充电电压，对未选择字线施加通过电压；接着对选择位线进行第一时间的放电，然后将放电后的位线电压与第一判定电压进行比较，若放电后位线的电压高于所述第一判定电压，则表示校验成功可以结束操作，反之，表示校验失败需再次向存储器中存入数据并进行校验。
8.如权利要求1所述的存储器的编程方法，其特征在于：所述校验电压的范围是0V～1V。
9.如权利要求7所述的存储器的编程方法，其特征在于：所述预充电电压的范围是1v～1.2v。
10.一种存储器的编程系统，其特征在于，存储器的编程系统包括：
编程模块，用于编程时序B1时向存储单元施加编程电压；
校验模块，用于校验时序Y1时向存储单元施加校验电压；
若校验失败，在编程时序B1后则编程模块再次向存储单元施加至少两个具有增幅的编程电压，校验模块以再次进行校验，编程电压的增幅Dvpgm按时序至少包括第一增幅Dvpgm1和第二增幅Dvpgm2，Dvpgm1＞Dvpgm2。
CN201810941857.1A 2018-08-17 2018-08-17 一种存储器的编程方法和系统 Pending CN110838321A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810941857.1A CN110838321A (zh) 2018-08-17 2018-08-17 一种存储器的编程方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810941857.1A CN110838321A (zh) 2018-08-17 2018-08-17 一种存储器的编程方法和系统

Publications (1)

Publication Number Publication Date
CN110838321A true CN110838321A (zh) 2020-02-25

Family

ID=69574299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810941857.1A Pending CN110838321A (zh) 2018-08-17 2018-08-17 一种存储器的编程方法和系统

Country Status (1)

Country Link
CN (1) CN110838321A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101388252A (zh) * 2007-09-11 2009-03-18 三星电子株式会社 编程非易失性存储装置的方法
WO2010047925A1 (en) * 2008-10-24 2010-04-29 Sandisk Corporation Programming non-volatile memory with variable initial programming pulse
US20120020166A1 (en) * 2010-07-21 2012-01-26 Kabushiki Kaisha Toshiba Nonvolatile semiconductor storage device
CN104282337A (zh) * 2013-07-01 2015-01-14 三星电子株式会社 存储设备及其写方法
US9218876B2 (en) * 2012-05-08 2015-12-22 Micron Technology, Inc. Methods, articles and devices for pulse adjustments to program a memory cell
CN106898379A (zh) * 2015-12-17 2017-06-27 株式会社东芝 半导体存储装置
CN108288488A (zh) * 2017-01-09 2018-07-17 三星电子株式会社 非易失性存储器装置及其编程方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101388252A (zh) * 2007-09-11 2009-03-18 三星电子株式会社 编程非易失性存储装置的方法
WO2010047925A1 (en) * 2008-10-24 2010-04-29 Sandisk Corporation Programming non-volatile memory with variable initial programming pulse
US20120020166A1 (en) * 2010-07-21 2012-01-26 Kabushiki Kaisha Toshiba Nonvolatile semiconductor storage device
US9218876B2 (en) * 2012-05-08 2015-12-22 Micron Technology, Inc. Methods, articles and devices for pulse adjustments to program a memory cell
CN104282337A (zh) * 2013-07-01 2015-01-14 三星电子株式会社 存储设备及其写方法
CN106898379A (zh) * 2015-12-17 2017-06-27 株式会社东芝 半导体存储装置
CN108288488A (zh) * 2017-01-09 2018-07-17 三星电子株式会社 非易失性存储器装置及其编程方法

Similar Documents

Publication Publication Date Title
US10910077B2 (en) Operation method of a nonvolatile memory device for controlling a resume operation
JP4902002B1 (ja) 不揮発性半導体記憶装置
US9672926B2 (en) Apparatus and method of programming and verification for a nonvolatile semiconductor memory device
US7778085B2 (en) Method of erasing in non-volatile memory device
US9053793B2 (en) Semiconductor memory device and method of operating the same
US20100091578A1 (en) Nonvolatile Memory Devices Having Built-in Memory Cell Recovery During Block Erase and Methods of Operating Same
US8737134B2 (en) Nonvolatile semiconductor storage device
JP2009104729A (ja) 不揮発性半導体記憶装置
US8942048B2 (en) Semiconductor device and method of operating the same
US9202575B2 (en) Nonvolatile semiconductor memory device
US20120002482A1 (en) Charge equilibrium acceleration in a floating gate memory device via a reverse field pulse
US8953371B2 (en) Semiconductor storage device
US20150070989A1 (en) Nonvolatile semiconductor memory device
JP6042363B2 (ja) 不揮発性半導体記憶装置
CN110838329B (zh) 一种存储器的擦除方法和系统
JP5787921B2 (ja) 不揮発性半導体記憶装置
CN110838318A (zh) 提高存储器数据可靠性的方法和系统
CN110838326B (zh) 一种存储器的擦除方法和系统
KR20120005841A (ko) 불휘발성 메모리 장치 및 그의 동작 방법
CN110838330B (zh) 一种存储器的擦除方法和系统
JP2012069185A (ja) Ｎａｎｄ型フラッシュメモリ、及び、ｎａｎｄ型フラッシュメモリのテスト方法
CN110888519B (zh) 一种存储器的编程方法和系统
CN110838321A (zh) 一种存储器的编程方法和系统
CN110838328B (zh) 一种存储器的擦除方法和系统
CN110838320A (zh) 一种存储器的编程方法和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200225