CN110838330B - 一种存储器的擦除方法和系统 - Google Patents

一种存储器的擦除方法和系统 Download PDF

Info

Publication number
CN110838330B
CN110838330B CN201810961089.6A CN201810961089A CN110838330B CN 110838330 B CN110838330 B CN 110838330B CN 201810961089 A CN201810961089 A CN 201810961089A CN 110838330 B CN110838330 B CN 110838330B
Authority
CN
China
Prior art keywords
erase
voltage
amplification
memory
erasing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810961089.6A
Other languages
English (en)
Other versions
CN110838330A (zh
Inventor
贺元魁
潘荣华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
Beijing Zhaoyi Innovation Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zhaoyi Innovation Technology Co Ltd filed Critical Beijing Zhaoyi Innovation Technology Co Ltd
Priority to CN201810961089.6A priority Critical patent/CN110838330B/zh
Publication of CN110838330A publication Critical patent/CN110838330A/zh
Application granted granted Critical
Publication of CN110838330B publication Critical patent/CN110838330B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种存储器的擦除方法和系统。存储器的擦除方法包括以下步骤：擦除时序C1时向存储单元施加擦除电压；校验时序Y1时向存储单元施加校验电压；若校验失败，在擦除时序C1后则再次向存储单元施加至少两个具有增幅的擦除电压以再次进行校验，擦除电压的增幅Dvers至少包括第一增幅Dvers1和第二增幅Dvers2，Dvers1＞Dvers2，被擦除数据成功的存储单元的数量Q越多，擦除电压的增幅Dvers越小。存储器的擦除方法和系统具有提高存储器寿命的优点。

Description

一种存储器的擦除方法和系统
技术领域
本发明实施例涉及存储器技术领域，尤其涉及一种存储器的擦除方法和系统。
背景技术
存储器时一种在编程时必须用到的元件，如Nand flash存储器，Nand flash存储器是一种非易失存储器，具有改写速度快，存储容量大等优点。而Nand flash存储器擦除操作时，会发生校验失败，每次校验失败后，就需要增加擦除电压的幅值。现有技术中，每次擦除失败，擦除电压增大的幅值都是相等的，在擦除电压接近擦除阈值时，再次增加擦除电压后，会造成擦除电压比擦除阈值大很多的情形，会对存储单元的穿隧氧化膜造成影响，减小存储器的寿命。
因此，如何增加存储器的寿命，就成了存储器技术领域的需求。
发明内容
本发明提供一种存储器的擦除方法和系统，以解决存储器在擦除时寿命降低的技术问题。
第一方面，本发明实施例提供了一种存储器的擦除方法，其包括以下步骤：擦除时序C1时向存储单元施加擦除电压；校验时序Y1时向存储单元施加校验电压；若校验失败，在擦除时序C1后则再次向存储单元施加至少两个具有增幅的擦除电压以再次进行校验，擦除电压的增幅Dvers至少包括第一增幅Dvers1和第二增幅Dvers2，Dvers1＞Dvers2，被擦除数据成功的存储单元的数量Q越多，擦除电压的增幅Dvers越小。
优选地，所述擦除时序C1时向存储单元施加擦除电压时擦除电压的幅值为Vers，第n次向存储单元施加擦除电压时，所述擦除电压的幅值为Vers+(n-1)Dvers，其中n为正整数，且n≥1，随着被擦除数据成功的存储单元的数量Q的按阶段增大，Dvers减小。
优选地，所述擦除电压的增幅Dvers还包括第三增幅Dvers3，Q＜num1时，每次校验失败擦除电压的增幅为第一增幅Dvers1，num1≤Q＜num2时，每次校验失败擦除电压的增幅为第二增幅Dvers2，Q≥num2时，每次校验失败擦除电压的增幅为第三增幅Dvers3，num1为被擦除数据成功的存储单元的数量的第一阈值，num2为被擦除数据成功的存储单元的数量的第二阈值。
优选地，所述需要被擦除的存储单元的数量为P，num1占P的40％～60％，num2占P的70％～90％。
优选地，擦除时序C1时，对所有字线施加第一电压，对存储单元的衬底施加擦除电压。
优选地，所述擦除电压的范围是18V～24V。
优选地，校验时序Y1时，对所有字线施加校验电压，将所有位线预充到预充电电压；接着对所有位线进行第一时间的放电，然后将放电后的位线电压与第一判定电压进行比较，若放电后位线的电压都低于所述第一判定电压，则表示校验成功可以结束操作，反之，表示校验失败需再次对存储器进行擦除并进行校验。
优选地，所述校验电压的范围是0V～1V。
优选地，所述预充电电压的范围是1v～1.2v。
第二方面，本发明还提供一种存储器的擦除系统，存储器的擦除系统包括：擦除模块，用于擦除时序C1时向存储单元施加擦除电压；校验模块，用于校验时序Y1时向存储单元施加校验电压；若校验失败，在擦除时序C1后则擦除模块再次向存储单元施加至少两个具有增幅的擦除电压，校验模块以再次进行校验，擦除电压的增幅Dvers至少包括第一增幅Dvers1和第二增幅Dvers2，Dvers1＞Dvers2，被擦除数据成功的存储单元的数量Q越多，擦除电压的增幅Dvers越小。
与现有技术相比，本发明通过提供一种存储器的擦除方法和系统，在校验失败后，再次向存储单元施加至少两个具有增幅的擦除电压以再次进行校验，随着被擦除数据成功的存储单元的数量Q逐渐增多，擦除电压的增幅却减小，擦除电压越接近擦除阈值，每次校验失败后擦除电压增加的幅值越小，即使擦除电压的幅值超过擦除阈值，擦除电压的幅值也不会超过擦除阈值很多，从而不会对存储单元的穿隧氧化膜造成影响，减小过渡擦除效应，提高了存储器的存储单元的寿命，由于擦除电压开始也是大的，也保证了擦除的速度，提高了擦除效率。
附图说明
图1为本发明实施例A中存储器的擦除方法的流程示意图。
图2为本发明实施例A中的存储单元的芯片结构示意图。
图3为本发明实施例A中存储器阵列的电路结构示意图。
图4为本发明实施例A中的存储器的擦除方法的不同时刻电压的波形示意图。
图5为实施例A中擦除电压的幅值随校验失败次数增加的幅值变化示意图。
图6为本发明实施例B中存储器的擦除系统的模块结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各步骤描述成顺序的处理，但是其中的许多步骤可以被并行地、并发地或者同时实施。此外，各步骤的顺序可以被重新安排。当其操作完成时所述处理可以被终止，但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。
实施例A
请参阅图1，图1为本发明实施例A中存储器的擦除方法的流程示意图，该存储器的擦除方法用于提高存储器读取数据的耐久性和易用性，以提高存储器的寿命，存储器的擦除方法包括以下步骤：
步骤S1：擦除时序C1时向存储单元施加擦除电压；
步骤S2：校验时序Y1时向存储单元施加校验电压；
步骤S3：若校验失败，在擦除时序C1后则再次向存储单元施加至少两个具有增幅的擦除电压以再次进行校验，擦除电压的增幅Dvers至少包括第一增幅Dvers1和第二增幅Dvers2，Dvers1＞Dvers2，被擦除数据成功的存储单元的数量Q越多，擦除电压的增幅Dvers越小。
请参阅图2，图2是存储单元111的芯片结构示意图。存储单元111包括衬底1111、源极1112、漏极1113、穿隧氧化膜1114、浮动栅极1115和控制栅极1116，所述衬底1111上包括P阱区，所述源极1112和漏极1113设置在P阱区，源极1112和漏极1113之间形成沟道，所述穿隧氧化膜1114形成在源极1112和漏极1113间的沟道上，所述浮动栅极1115设置在穿隧氧化膜1114上，控制栅极1116设置在浮动栅极1115上。可以理解，控制栅极1116和浮动栅极1115之间设置有介电质膜1117。当浮动栅极1115中未蓄积有电荷时，即写入有数据“1”时，阈值处于负状态，存储单元111通过控制栅极1116为0V而导通。当浮动栅极1115中蓄积有电子时，即写入有数据“0”时，阈值偏移为正，存储单元通过控制栅极1116为0V而断开。但是，存储单元并不限于存储单个位，也可存储多个位。
在步骤S1中，步骤S1即为擦除步骤，对存储器擦除数据。存储器优选为NAND型存储器。其中，请参阅图3，图3为存储器阵列的电路结构示意图。存储器包括n条字线(WL1、WL2、…、WLn)、m条位线(BL1、BL2、…、BLm)、一条选择栅极线SGS、一条选择栅极线SGD和一条共用源极线SL，虚线框11标识出来的存储单元部分称为一条存储单元串。每条存储单元串包括多个上述的存储单元111(即MC1～MCn)；位线侧选择晶体管TD，其连接于作为一个端部的存储单元MCn；以及源极线侧选择晶体管TS，连接于作为另一个端部的存储单元MC1，其中位线侧选择晶体管TD的漏极连接于对应的1条位线BL，源极线侧选择晶体管TS的源极连接于共用源极线SL。存储单元111的控制栅极连接于字线WLi(i＝0～n)，位线侧选择晶体管TD的栅极连接于选择栅极线SGD，源极线侧选择晶体管TS的栅极连接于选择栅极线SGS。
请一并参阅图4和图5，图4为本发明存储器的擦除方法不同时刻的波形示意图，图5为实施例A中擦除电压的幅值随校验失败次数增加的幅值变化示意图，本实施例提供了一种具体的擦除步骤，擦除时序C1时，对所有字线WL1～WLn施加第一电压，对存储单元111的衬底施加擦除电压Vers。所述第一电压为0V或负电压，擦除电压Vers的范围为18～24V，优选为19V～23V。擦除电压Vers会通过存储模块的衬底PN结正向导通传输至所有的位线BL和共用源极线SL上，让选择栅极线SGD和选择栅极线SGS处于悬浮状态。
在步骤S2中，校验时序Y1时，对存储器中的所有字线WL1～WLn施加校验电压，将所有位线BL1～BLm预充到预充电电压；接着对所有位线BL1～BLm进行第一时间的放电，然后将放电后的位线电压与第一判定电压进行比较，若所有位线BL1～BLm的电压都低于第一判定电压，则表示擦除校验操作成功，操作结束，反之，则校验失败，需要再次向对存储器进行擦除并进行校验。可以理解，由于在制造存储器时，由于材料、加工等原因，每个存储单元的擦除阈值会不一致。在进行擦除过程中，一个或者一些存储单元在擦除校验时，一个或者一些存储单元的位线在放电时的电压会低于第一判定电压，一个或一些存储单元擦除数据成功，而另一些存储单元则擦除数据失败。可以理解，第一个存储单元擦除数据成功可以发生在擦除时序C1，也可以发生在擦除时序C1之后。在校验时，可以校验到，有部分的存储单元的数据是被擦除成功的。优选地，在校验时，记录被擦除数据成功的存储单元的数量Q。优选地，校验电压的范围是0V～1V。所述预充电电压的范围是1V～1.2V，第一判定电压为06.～1V，优选为0.8V。可以理解，擦除时序C1时为向存储单元的一区块内所有存储单元擦除数据的时间段，校验时序Y1为对擦除时序C1时擦除数据后的所有存储单元进行校验的时间段。
在步骤S3中，校验时序Y1校验失败，在擦除时序C2-Cn再次向存储单元施加具有增幅Dvers的擦除电压以再次进行校验，直到第n次的擦除电压Vers+(n-1)Dvers(其中，n为正整数，且n≥1)的幅值大于等于擦除阈值，并且在校验时序Yn全部校验成功。本实施例中，擦除电压的增幅Dvers与被擦除数据成功的存储单元的数量Q成反比，擦除电压越大，擦除电压的增幅Dvers越小，优选地，随着被擦除数据成功的存储单元的数量Q的按阶段增大，Dvers减小。
具体的，设被擦除数据成功的存储单元的数量的第一阈值为num1，被擦除数据成功的存储单元的数量的第二阈值为num2，当被擦除数据成功的存储单元的数量Q小于第一阈值num1时，擦除电压的增幅Dvers为Dvers1，当被擦除数据成功的存储单元的数量Q大于等于第一阈值num1且小于第二阈值num2时，擦除电压的增幅Dvers为Dvers2，当被擦除数据成功的存储单元的数量Q大于等于第二阈值num2时，擦除电压的增幅Dvers为Dvers3。本实施例，擦除电压的增幅Dvers1大于擦除电压的增幅Dvers2，擦除电压的增幅Dvers2大于擦除电压的增幅Dvers3，被擦除数据成功的存储单元的数量Q的第一阈值为num1小于被擦除数据成功的存储单元的数量Q的第一阈值为num2。若所述需要被擦除的存储单元111的数量为P，则num1占P的40％～60％，num2占P的70％～90％。
具体的，擦除时序C2时，被擦除数据成功的存储单元的数量Q小于第一阈值num1，则对所有字线WL1～WLn施加第一电压，对存储单元111的衬底施加擦除电压Vers+Dvers1。
校验时序Y2时，对存储器中的所有字线WL1～WLn施加校验电压，将所有位线BL1～BLm预充到预充电电压；接着对所有位线BL1～BLm进行第一时间的放电，然后将放电后的位线电压与第一判定电压进行比较，其中有位线的电压高于第一判定电压，校验失败。
擦除时序C3时，被擦除数据成功的存储单元的数量Q小于第一阈值num1，则对所有字线WL1～WLn施加第一电压，对存储单元111的衬底施加擦除电压Vers+Dvers1+Dvers1＝Vers+2Dvers1。
校验时序Y3时，对存储器中的所有字线WL1～WLn施加校验电压，将所有位线BL1～BLm预充到预充电电压；接着对所有位线BL1～BLm进行第一时间的放电，然后将放电后的位线电压与第一判定电压进行比较，其中有位线的电压高于第一判定电压，校验失败。
依照上述擦除和校验方法，直至擦除时序C5对存储单元111的衬底施加的擦除电压的幅值为Vers+2Dvers1+Dvers2+Dvers3时，使放电后的所有位线电压都低于第一判定电压，才能校验成功。此时擦除电压的幅值Vers+2Dvers1+Dvers2+Dvers3大于擦除阈值。
即被擦除数据成功的存储单元的数量Q＜num1时，每次校验失败擦除电压的增幅为Dvers1，num1≤Q＜num2时，每次校验失败擦除电压的增幅为Dvers2，Q≥num2时，每次校验失败擦除电压的增幅为Dvers3。本实施例中，是把擦除电压的增幅Dvers变化分为三个阶段进行调整。可以理解，num1、num2、Dvers1、Dvers2和Dvers3的数值可以根据需要改变，如num1、num2、Dvers1、Dvers2和Dvers3的数值可以根据擦除阈值改变。可以理解，也可以把擦除电压的增幅变化分为两个阶段，或三个以上的阶段，本发明中不做限定，凡是不脱离本发明构思的情况下，都属于本发明的保护范围。
随着擦除电压的幅值增大，擦除电压逐渐接近擦除阈值。由于擦除电压的幅值增大，被擦除数据成功的存储单元的数量Q增大，擦除电压的增幅Dvers减小，因此在擦除电压的幅值接近擦除阈值后，校验失败则再次增加擦除电压的幅值，即使擦除电压的幅值超过擦除阈值，擦除电压的幅值也不会超过擦除阈值很多，从而不会对存储单元111的穿隧氧化膜1114造成影响，减小过渡擦除效应，提高了存储器的存储单元的寿命，且保证了擦除成功的速率。
实施例B
请参阅图6，图6是本发明存储器的擦除系统12的模块结构示意图。该存储器的擦除系统12能执行本发明任意实施例所提供的存储器的擦除方法。该存储器的擦除系统12包括：
擦除模块121，用于擦除时序C1时向存储单元施加擦除电压；
校验模块122，用于校验时序Y1时向存储单元施加校验电压；
若校验失败，在擦除时序C1后则擦除模块再次向存储单元施加至少两个具有增幅的擦除电压，校验模块以再次进行校验，擦除电压的增幅Dvers至少包括第一增幅Dvers1和第二增幅Dvers2，Dvers1＞Dvers2，被擦除数据成功的存储单元的数量Q越多，擦除电压的增幅Dvers越小。
通过本发明的存储器的擦除系统12，在校验失败后，擦除模块121再次向存储单元施加擦除电压，校验模块122以再次进行校验，随着校验失败次数的增加，擦除电压逐渐增大，被擦除数据成功的存储单元的数量Q增大，擦除电压每次的增幅Dvers与擦除电压的幅值成反比，擦除电压越接近擦除阈值，每次校验失败后擦除电压的增幅Dvers越小，即使擦除电压的幅值超过擦除阈值，擦除电压的幅值也不会超过擦除阈值很多，从而不会对存储单元111的穿隧氧化膜1114造成影响，减小过渡擦除效应，提高了存储器的存储单元的寿命。
可以理解，本发明实施例A和实施例B中的内容可互为补充和说明。
与现有技术相比，本发明通过提供一种存储器的擦除方法和系统，在校验失败后，再次向存储单元施加至少两个具有增幅的擦除电压以再次进行校验，随着被擦除数据成功的存储单元的数量Q逐渐增多，擦除电压的增幅却减小，擦除电压越接近擦除阈值，每次校验失败后擦除电压增加的幅值越小，即使擦除电压的幅值超过擦除阈值，擦除电压的幅值也不会超过擦除阈值很多，从而不会对存储单元的穿隧氧化膜造成影响，减小过渡擦除效应，提高了存储器的存储单元的寿命，由于擦除电压开始也是大的，也保证了擦除的速度，提高了擦除效率。
值得注意的是，上述所有实施例中，所包括的各个单元和模块只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可；另外，各功能单元的具体名称也只是为了便于相互区分，并不用于限制本发明的保护范围。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (8)

1.一种存储器的擦除方法，其特征在于，包括以下步骤：
擦除时序C1时向存储单元施加擦除电压；
校验时序Y1时向存储单元施加校验电压；
若校验失败，在擦除时序C1后则再次向存储单元施加至少两个具有增幅的擦除电压以再次进行校验，擦除电压的增幅Dvers至少包括第一增幅Dvers1和第二增幅Dvers2，Dvers1＞Dvers2，被擦除数据成功的存储单元的数量Q越多，擦除电压的增幅Dvers越小；其中，所述至少两个具有增幅的擦除电压中每一个擦除电压的增幅基于其自身前一次擦除电压；
所述擦除时序C1时向存储单元施加擦除电压时擦除电压的幅值为Vers，第n次向存储单元施加擦除电压时，所述擦除电压的幅值为Vers+(n-1)Dvers，其中n为正整数，且n≥1，随着被擦除数据成功的存储单元的数量Q的按阶段增大，Dvers减小；
所述擦除电压的增幅Dvers还包括第三增幅Dvers3，Q＜num1时，每次校验失败擦除电压的增幅为第一增幅Dvers1，num1≤Q＜num2时，每次校验失败擦除电压的增幅为第二增幅Dvers2，Q≥num2时，每次校验失败擦除电压的增幅为第三增幅Dvers3，num1为被擦除数据成功的存储单元的数量的第一阈值，num2为被擦除数据成功的存储单元的数量的第二阈值。
2.如权利要求1所述的存储器的擦除方法，其特征在于：需要被擦除的存储单元的数量为P，所述num1占P的40％～60％，所述num2占P的70％～90％。
3.如权利要求1所述的存储器的擦除方法，其特征在于：擦除时序C1时，对所有字线施加第一电压，对存储单元的衬底施加擦除电压。
4.如权利要求1所述的存储器的擦除方法，其特征在于：所述擦除电压的范围是18V～24V。
5.如权利要求1所述的存储器的擦除方法，其特征在于：校验时序Y1时，对所有字线施加校验电压，将所有位线预充到预充电电压；接着对所有位线进行第一时间的放电，然后将放电后的位线电压与第一判定电压进行比较，若放电后位线的电压都低于所述第一判定电压，则表示校验成功可以结束操作，反之，表示校验失败需再次对存储器进行擦除并进行校验。
6.如权利要求1所述的存储器的擦除方法，其特征在于：所述校验电压的范围是0V～1V。
7.如权利要求5所述的存储器的擦除方法，其特征在于：所述预充电电压的范围是1v～1.2v。
8.一种存储器的擦除系统，其特征在于，存储器的擦除系统包括：
擦除模块，用于擦除时序C1时向存储单元施加擦除电压；
校验模块，用于校验时序Y1时向存储单元施加校验电压；
若校验失败，在擦除时序C1后则擦除模块再次向存储单元施加至少两个具有增幅的擦除电压，校验模块以再次进行校验，擦除电压的增幅Dvers至少包括第一增幅Dvers1和第二增幅Dvers2，Dvers1＞Dvers2，被擦除数据成功的存储单元的数量Q越多，擦除电压的增幅Dvers越小；其中，所述至少两个具有增幅的擦除电压中每一个擦除电压的增幅基于其自身前一次擦除电压；
所述擦除时序C1时向存储单元施加擦除电压时擦除电压的幅值为Vers，第n次向存储单元施加擦除电压时，所述擦除电压的幅值为Vers+(n-1)Dvers，其中n为正整数，且n≥1，随着被擦除数据成功的存储单元的数量Q的按阶段增大，Dvers减小；
所述擦除电压的增幅Dvers还包括第三增幅Dvers3，Q＜num1时，每次校验失败擦除电压的增幅为第一增幅Dvers1，num1≤Q＜num2时，每次校验失败擦除电压的增幅为第二增幅Dvers2，Q≥num2时，每次校验失败擦除电压的增幅为第三增幅Dvers3，num1为被擦除数据成功的存储单元的数量的第一阈值，num2为被擦除数据成功的存储单元的数量的第二阈值。
CN201810961089.6A 2018-08-17 2018-08-17 一种存储器的擦除方法和系统 Active CN110838330B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810961089.6A CN110838330B (zh) 2018-08-17 2018-08-17 一种存储器的擦除方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810961089.6A CN110838330B (zh) 2018-08-17 2018-08-17 一种存储器的擦除方法和系统

Publications (2)

Publication Number Publication Date
CN110838330A CN110838330A (zh) 2020-02-25
CN110838330B true CN110838330B (zh) 2021-08-24

Family

ID=69574523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810961089.6A Active CN110838330B (zh) 2018-08-17 2018-08-17 一种存储器的擦除方法和系统

Country Status (1)

Country Link
CN (1) CN110838330B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090072140A (ko) * 2007-12-28 2009-07-02 주식회사 하이닉스반도체 불휘발성 메모리 장치의 소거 방법
CN103578558A (zh) * 2012-08-08 2014-02-12 爱思开海力士有限公司 半导体存储器件及其操作方法
CN103680622A (zh) * 2012-09-14 2014-03-26 飞思卡尔半导体公司 具有适应性写操作的非易失性存储器(nvm)
CN107924700A (zh) * 2015-08-28 2018-04-17 桑迪士克科技有限责任公司 自适应多阶段擦除

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090072140A (ko) * 2007-12-28 2009-07-02 주식회사 하이닉스반도체 불휘발성 메모리 장치의 소거 방법
CN103578558A (zh) * 2012-08-08 2014-02-12 爱思开海力士有限公司 半导体存储器件及其操作方法
CN103680622A (zh) * 2012-09-14 2014-03-26 飞思卡尔半导体公司 具有适应性写操作的非易失性存储器(nvm)
CN107924700A (zh) * 2015-08-28 2018-04-17 桑迪士克科技有限责任公司 自适应多阶段擦除

Also Published As

Publication number Publication date
CN110838330A (zh) 2020-02-25

Similar Documents

Publication Publication Date Title
US11651817B2 (en) Semiconductor memory device
JP6856400B2 (ja) 半導体記憶装置及びメモリシステム
JP5112180B2 (ja) 駆動方式を改善した立体構造のフラッシュメモリ装置及びその駆動方法
US20190392910A1 (en) Operation method of a nonvolatile memory device for controlling a resume operation
JP4902002B1 (ja) 不揮発性半導体記憶装置
US9378837B2 (en) Method of providing an operating voltage in a memory device and a memory controller for the memory device
US9070460B2 (en) Non-volatile semiconductor memory
JP2008084471A (ja) 半導体記憶装置
US9053793B2 (en) Semiconductor memory device and method of operating the same
JP2012203943A (ja) 不揮発性半導体記憶装置
JP2006139895A (ja) Ｎａｎｄ型フラッシュメモリ素子の消去検証方法及びそのｎａｎｄ型フラッシュメモリ素子
US8953371B2 (en) Semiconductor storage device
CN110838329B (zh) 一种存储器的擦除方法和系统
CN110838330B (zh) 一种存储器的擦除方法和系统
CN110838326B (zh) 一种存储器的擦除方法和系统
JP5787921B2 (ja) 不揮発性半導体記憶装置
CN110838328B (zh) 一种存储器的擦除方法和系统
CN110838318A (zh) 提高存储器数据可靠性的方法和系统
CN110888519B (zh) 一种存储器的编程方法和系统
CN110838324A (zh) 一种存储器的编程方法和系统
CN110838327A (zh) 一种存储器的擦除方法和系统
CN110838320A (zh) 一种存储器的编程方法和系统
CN110838321A (zh) 一种存储器的编程方法和系统
CN110838325A (zh) 一种存储器的编程方法和系统
CN110838323A (zh) 一种存储器的编程方法和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.