CN112786094B - 一种对存储装置执行操作的方法 - Google Patents

一种对存储装置执行操作的方法 Download PDF

Info

Publication number
CN112786094B
CN112786094B CN201911089184.2A CN201911089184A CN112786094B CN 112786094 B CN112786094 B CN 112786094B CN 201911089184 A CN201911089184 A CN 201911089184A CN 112786094 B CN112786094 B CN 112786094B
Authority
CN
China
Prior art keywords
voltage
sub
pulse width
section
initial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911089184.2A
Other languages
English (en)
Other versions
CN112786094A (zh
Inventor
陈瑞欣
沈磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Fudan Microelectronics Group Co Ltd
Original Assignee
Shanghai Fudan Microelectronics Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Fudan Microelectronics Group Co Ltd filed Critical Shanghai Fudan Microelectronics Group Co Ltd
Priority to CN201911089184.2A priority Critical patent/CN112786094B/zh
Publication of CN112786094A publication Critical patent/CN112786094A/zh
Application granted granted Critical
Publication of CN112786094B publication Critical patent/CN112786094B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3472—Circuits or methods to verify correct erasure of nonvolatile memory cells whilst erasing is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Read Only Memory (AREA)

Abstract

本申请实施例提供一种对存储装置执行操作的方法，其包括确定待施加于操作单元的初始操作电压和可施加于操作单元的最大操作电压；将初始操作电压至最大操作电压的操作区段分为M个子操作区段，操作电压适于基于子操作区段以预定增量从初始操作电压逐段增大，操作电压在相邻的子操作区段具有不同的预定增量和不同的脉冲宽度，M为大于1的自然数；对操作单元施加初始操作电压以执行操作；对操作执行校验；判断校验是否成功，如果为否，则基于子操作区段逐段增大操作电压、对操作单元施加增大的操作电压以执行操作、对操作执行校验，直至校验成功。本申请实施例优化了操作对高压的控制，缩短了操作时间，提高了器件的可靠性。

Description

一种对存储装置执行操作的方法
技术领域
本发明涉及存储技术领域，尤其涉及对存储装置执行操作的方法。
背景技术
存储器(或称为存储装置)包括易失性存储器和非易失性存储器，非易失性存储器包括ROM存储器和FLASH存储器，而FLASH存储器包括NOR存储器(也称为NOR闪存)和NAND存储器(也称为NAND闪存)。
存储器包括存储单元，对于单层单元(Single-Level Cell，简称为“SLC”)，一个存储单元存储1个比特；对于多层单元(Multi-Level Cell，简称为“MLC”)，一个存储单元存储2个比特；对于三层单元(Triple-Level Cell，简称为“TLC”)，一个存储单元存储3个比特；对于四层单元(Quad-Level Cell，简称为“QLC”)，一个存储单元存储4个比特。
以NAND存储器为例，其存储单元采用浮栅结构，编程和擦除都是利用FN隧穿效应实现的，其中，编程以页为单位，擦除以块为单位。要使电子发生隧穿进出浮栅，需在控制栅和衬底两端施加高压以产生强电场，该高压通常达到20V甚至更高，这会影响器件的可靠性，并且会使得编擦时间较长。
发明内容
本发明实施例解决的技术问题是高压影响存储装置的可靠性和编擦时间较长等。
为解决上述技术问题，本发明实施例提供一种对存储装置执行操作的方法，该存储装置包括存储单元和操作单元，该方法包括：确定待施加于操作单元的初始操作电压和可施加于操作单元的最大操作电压；将初始操作电压至最大操作电压的操作区段分为M个子操作区段，其中，操作电压适于基于子操作区段以预定增量从初始操作电压逐段增大，操作电压在相邻的子操作区段具有不同的预定增量和不同的脉冲宽度，M为大于1的自然数；对操作单元施加初始操作电压以执行操作；对操作执行校验；判断校验是否成功，如果为否，则基于子操作区段逐段增大操作电压、对操作单元施加增大的操作电压以执行操作、对操作执行校验，直至校验成功，其中增大的操作电压具有与相应子操作区段对应的预定增量和脉冲宽度。
可选地，存储装置为NOR存储器或NAND存储器。
可选地，该方法包括：判断操作电压是否大于最大操作电压，如果为是，则确定操作失败。
可选地，相邻的子操作区段包括在先操作的第一子操作区段和在后操作的第二子操作区段，第一子操作区段具有第一预定增量和第一脉冲宽度，第二子操作区段具有第二预定增量和第二脉冲宽度，该方法包括：基于存储单元的阈值电压随操作电压的变化曲线判断第一子操作区段是否比第二子操作区段具有更高的阈值电压变化率，如果为是，则设置第一预定增量小于第二预定增量，否则设置第一预定增量大于第二预定增量，其中，阈值电压变化率为阈值电压关于操作电压的大小的变化率；和/或基于存储单元的阈值电压随脉冲宽度的变化曲线判断第一子操作区段是否比第二子操作区段具有更高的阈值脉宽变化率，如果为是，则设置第一脉冲宽度小于第二脉冲宽度，否则设置第一脉冲宽度大于第二脉冲宽度，其中，阈值脉宽变化率为阈值电压关于操作电压的脉冲宽度的变化率。
可选地，该方法包括：比较同一子操作区段中阈值电压关于操作电压的大小的变化率与阈值电压关于操作电压的脉冲宽度的变化率，如果前者小于后者则操作电压取较大的脉冲宽度和/或较小的预定增量，否则操作电压取较小的脉冲宽度和/或较大的预定增量。
可选地，操作为编程，操作单元为页，操作电压为编程电压，初始操作电压为初始编程电压，最大操作电压为最大编程电压，校验为编程校验。
可选地，该方法包括：在施加初始操作电压之前将数据为“1”的比特进行标记，以禁止后续对其执行编程操作。
可选地，判断校验是否成功为判断所有需要编程的比特是否都通过了编程校验。
可选地，操作为擦除，操作单元为块，操作电压为擦除电压，初始操作电压为初始擦除电压，最大操作电压为最大擦除电压，校验为擦除校验。
可选地，该方法包括：在施加初始操作电压之后和执行校验之前执行擦除后编程的操作。
与现有技术相比，本发明实施例的技术方案优化了操作(包括编程和擦除)对高压的控制，缩短了操作时间，并且减小了高压操作对器件的影响，从而提高了器件的可靠性。
附图说明
图1是本发明实施例中一种对存储装置执行操作的方法的流程图；
图2是本发明实施例中一种对存储装置执行编程操作的具体流程图；
图3是本发明实施例中一种对存储装置执行擦除操作的具体流程图；
图4是本发明实施例中存储单元阈值电压随编程电压和编程脉冲宽度变化的第一曲线图；
图5是本发明实施例中存储单元阈值电压随编程电压和编程脉冲宽度变化的第二曲线图；
图6是本发明实施例中存储单元阈值电压随编程电压和编程脉冲宽度变化的第三曲线图。
具体实施方式
为使本发明实施例的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例进行详细说明。
图1是本发明实施例中一种对存储装置执行操作的方法100的流程图。存储装置包括NOR和NAND等FLASH存储器；并且，存储装置包括存储单元和操作单元，存储单元如上在背景技术中描述，操作单元将于下文进一步描述。该流程图包括如下步骤：
步骤S110：确定待施加于操作单元的初始操作电压和可施加于操作单元的最大操作电压；
步骤S120：将初始操作电压至最大操作电压的操作区段分为M个子操作区段，其中，操作电压适于基于子操作区段以预定增量从初始操作电压逐段增大，操作电压在相邻的子操作区段具有不同的预定增量和不同的脉冲宽度，M为大于1的自然数；
步骤S130：对操作单元施加初始操作电压以执行操作；
步骤S140：对操作执行校验；
步骤S150：判断校验是否成功，如果为否，则基于子操作区段逐段增大操作电压、对操作单元施加增大的操作电压以执行操作、对操作执行校验，直至校验成功，其中增大的操作电压具有与相应子操作区段对应的预定增量和脉冲宽度。
在步骤S110的执行中，确定待施加于操作单元的初始操作电压和可施加于操作单元的最大操作电压。
可以通过读取与该操作单元相关的记录而获取其中设定的初始操作电压。例如，对于编程操作而言，可以读取与待编程的页相关的记录而获取其中设定的初始编程电压；对于擦除操作而言，可以读取与待擦除的块相关的记录而获取其中设定的初始擦除电压。
存储介质具有不同类型，并且可以来自于不同供应商，因此存储介质的存储单元会具有不同的特性。例如，对于不同存储介质的存储单元，其初始操作电压可能不同，其最大操作电压也可能不同，其阈值电压随操作电压的大小或操作电压的脉冲宽度具有不同的变化规律(或称为“变化曲线”)，该不同的变化规律包括阈值电压变化率(其为阈值电压关于操作电压的大小的变化率)和阈值脉宽变化率(其为阈值电压关于操作电压的脉冲宽度的变化率)。
对于一些存储单元，若编程后阈值电压达到3V左右，则编程电压要达到约20V，因此，可以取最大操作电压为20伏特；但是，对于不同的存储单元，最大操作电压的值可能会有变化。
在步骤S120的执行中，将初始操作电压至最大操作电压的操作区段分为M个子操作区段，其中，操作电压适于基于子操作区段以预定增量(增量指操作电压大小的增加量)从初始操作电压逐段增大，操作电压在相邻的子操作区段具有不同的预定增量和不同的脉冲宽度，M为大于1的自然数。
可以根据存储单元的阈值电压随操作电压的大小或脉冲宽度的不同变化规律而选择M的值，例如，在初始操作电压至最大操作电压之间，如果阈值电压关于操作电压的大小的变化率出现两段明显的变化，则M取2，如果阈值电压关于操作电压的脉冲宽度的变化率出现三段明显的变化，则M取3。
可以判断操作电压是否大于最大操作电压，如果为是，则确定操作失败。
在具体实施中，相邻的子操作区段包括在先操作的第一子操作区段和在后操作的第二子操作区段，第一子操作区段具有第一预定增量和第一脉冲宽度，第二子操作区段具有第二预定增量和第二脉冲宽度。可以基于存储单元的阈值电压随操作电压的变化曲线判断第一子操作区段是否比第二子操作区段具有更高的阈值电压变化率，如果为是，则设置第一预定增量小于第二预定增量，否则设置第一预定增量大于第二预定增量。也可以基于存储单元的阈值电压随脉冲宽度的变化曲线判断第一子操作区段是否比第二子操作区段具有更高的阈值脉宽变化率，如果为是，则设置第一脉冲宽度小于第二脉冲宽度，否则设置第一脉冲宽度大于第二脉冲宽度。
在具体实施中，可以比较同一子操作区段中阈值电压关于操作电压的大小的变化率与阈值电压关于操作电压的脉冲宽度的变化率，如果前者小于后者则操作电压取较大的脉冲宽度和/或较小的预定增量，否则操作电压取较小的脉冲宽度和/或较大的预定增量。
在步骤S130的执行中，对操作单元施加初始操作电压以执行操作。
在一些实施例中，操作为编程，操作单元为存储装置中的页，操作电压为编程电压，初始操作电压为初始编程电压，校验为编程校验；在另一些实施例中，操作为擦除，操作单元为存储装置中的块，操作电压为擦除电压，初始操作电压为初始擦除电压，校验为擦除校验。
在步骤S140的执行中，对操作执行校验。对于编程操作，对编程的页中所有需要编程的比特执行编程校验；对于擦除操作，对擦除的块中所有需要擦除的比特执行擦除校验。
在步骤S150的执行中，判断校验是否成功，如果为否，则基于子操作区段逐段增大操作电压、对操作单元施加增大的操作电压以执行操作、对操作执行校验，直至校验成功，其中增大的操作电压具有与相应子操作区段对应的预定增量和脉冲宽度。
对于编程操作，判断校验是否成功为判断所有需要编程的比特是否都通过了编程校验；如果不是所有需要编程的比特都通过了编程校验，则将已通过编程校验的比特进行标记，以禁止后续对其执行编程操作。对于擦除操作，判断校验是否成功为判断所有需要擦除的比特是否都通过了擦除校验。
如果校验未成功，则基于子操作区段逐段增大操作电压。在各子操作区段处，增大的操作电压具有与该子操作区段对应的预定增量和脉冲宽度，对操作单元施加该增大的操作电压以执行操作，并对该操作执行校验；依次对各子操作区段执行这些步骤，直至校验成功。
本发明实施例可以根据存储装置中存储单元的阈值电压随操作电压的大小和操作电压的脉冲宽度的不同变化规律设置逐段增大的操作电压，包括将操作电压分为M段，可以灵活选择M段和设置这些段中不同的电压增加值和脉冲宽度；并且，本发明实施例还可以根据存储装置的特性，灵活设置相应的初始操作电压和最大操作电压。这些选择和设置实现了对存储装置操作的优化，这能够有效地收紧存储单元的阈值分布，增加读取余量，提高耐写性和数据保持能力；并且能够有效地缩短高压操作时间，降低高压对器件的损伤及其在编擦过程中的干扰，提高器件可靠性，减少编擦时间，提高编擦速度。
在本发明的以下实施例中，M取值为2；M还可以取值为3、4或者其它大于2的自然数，这些取值的情形类似于M取值为2的情形，例如，操作电压都适于基于子操作区段以预定增量从初始操作电压逐段增大，操作电压在相邻的子操作区段都具有不同的预定增量和不同的脉冲宽度。
M取值为2时，初始操作电压至最大操作电压的操作区段分为2个子操作区段：第一子操作区段和第二子操作区段，其中，假设第一子操作区段与第二子操作区段以分界电压(标记为“VR”)来划分。设置初始操作电压(标记为“V0”)、最大操作电压(标记为“Vmax”)、第一子操作区段中操作电压的第一预定增量(标记为“δV1”)和第一脉冲宽度(标记为“tp1”)、第二子操作区段中操作电压的第二预定增量(标记为“δV2”)和第二脉冲宽度(标记为“tp2”)；并且可以由此而动态地调整用于操作的周期数(标记为“K”)，其具有最大周期数(标记为“Kmax”)，其中第一子操作区段可具有相应的最大周期数(标记为“N”)并且第二子操作区段也可具有相应的最大周期数(标记为“Kmax-N”)。将施加初始操作电压的周期记为第1周期(即K＝1)，则第一子操作区段的最大周期数为：
N＝(VR-V0)/δV1+1 (1)
第二子操作区段的最大周期数为：
Kmax-N＝(Vmax–VR)/δV2 (2)
整个操作区段的最大周期数为：
Kmax＝(VR-V0)/δV1+(Vmax–VR)/δV2+1 (3)
图2是本发明实施例中一种对存储装置执行编程操作的具体流程图。
在步骤S201处，开始编程；在步骤S202和S203处，发送编程指令和编程地址；在步骤S204处，执行编程禁止读操作，这是一种“读操作”，用以禁止编程操作，因为存储装置(例如NOR存储器和NAND存储器)的编程操作只能将数据从“1”编成“0”，擦除操作只能把数据从“0”擦成“1”，编程禁止读操作将不需要编程的“1”数据进行标记，以禁止后续对其执行编程操作，步骤S204为可选步骤；在步骤S205处，进行编程指令的确认，并对被选中的页施加编程高压VPP(Voltage Programming Pulse)，并且对此高压进行初始标记，即，使K等于1；在步骤S206处，执行第一个编程脉冲操作(1st Programming Pulse，简称为“PP1”)，该编程电压的脉冲宽度为tPP1；在步骤S207处，执行编程校验，以校验所有需编程的比特；在步骤S208处，判断是否所有需编程的比特都通过了编程校验；在步骤S216处，步骤S208的判断为是，即所有需编程的比特都通过了编程校验，结束编程，从而退出编程流程。
如果不是所有需要编程的比特都通过了编程校验，则将进入一个逐段增加VPP的编程循环，包括步骤S209-S214。
在步骤S209处，步骤S208的判断为否，即不是所有需编程的比特都通过了编程校验，将已通过编程校验的比特设为编程禁止；在步骤S210处，判断用于编程的周期数K是否超过最大周期数Kmax；在步骤S211处，步骤S210的判断为否，即用于编程的周期数K未超过最大周期数Kmax，判断用于编程的周期数K是否超过第一子操作区段可用于编程的最大周期数N，其中N是1至Kmax之间的一个自然数；在步骤S212处，步骤S211的判断为否，即用于编程的周期数K未超过第一子操作区段可用于编程的最大周期数N，使VPP在原基础上增加一个δVPP1，K值加1，并回到步骤S206；在步骤S213处，步骤S211的判断为是，即用于编程的周期数K超过第一子操作区段可用于编程的最大周期数N，使VPP在原基础上增加一个δVPP2，K值加1，接着执行步骤S214；在步骤S214处，执行第二个编程脉冲操作(2nd Programming Pulse，简称为“PP2”)，该编程电压的脉冲宽度为tPP2，编程完成后回到步骤S207；在步骤S215处，步骤S210的判断为是，即用于编程的周期数K超过最大周期数Kmax，确定编程失败，从而退出编程流程。
图3是本发明实施例中一种对存储装置执行擦除操作的具体流程图。
在步骤S301处，开始擦除；在步骤S302和S303处，发送擦除指令和写块地址；在步骤S304处，进行指令确认，并对被选中的平面(或块)施加擦除高压VEP(Voltage ErasingPulse)，并且对此高压进行初始标记，即，使K等于1；在步骤S305处，执行第一个擦除脉冲操作(1st Erasing Pulse，简称为“EP1”)，该擦除电压的脉冲宽度为tEP1；在步骤S306处，执行擦除后编程的操作(即擦除回编，Programming After Erasing，简称为“PAE”)，步骤306为可选步骤，该编程操作后不需要进行编程校验，从而可以收紧擦除的阈值发布；在步骤S307处，执行擦除校验，以校验所有需擦除的比特；在步骤S308处，判断是否所有需擦除的比特都通过了擦除校验；在步骤S315处，步骤S308的判断为是，即所有需擦除的比特都通过了擦除校验，结束擦除，从而退出擦除流程。
如果不是所有需要擦除的比特都通过了擦除校验，则将进入一个逐段增加VEP的擦除循环，包括步骤S309-S313。
在步骤S309处，步骤S308的判断为否，即不是所有需擦除的比特都通过了擦除校验，判断用于擦除的周期数K是否超过最大周期数Kmax；在步骤S310处，步骤309的判断为否，即用于擦除的周期数K未超过最大周期数Kmax，判断用于擦除的周期数K是否超过第一子操作区段可用于擦除的最大周期数N，其中N是1至Kmax之间的一个自然数；在步骤S311处，步骤S310的判断为是，即用于擦除的周期数K超过第一子操作区段可用于擦除的最大周期数N，使VEP在原基础上增加一个δVEP2，K值加1，接着执行步骤S313；在步骤S312处，步骤S310的判断为否，即用于擦除的周期数K未超过第一子操作区段可用于擦除的最大周期数N，使VEP在原基础上增加一个δVEP1，K值加1，接着回到步骤S305；在步骤S313处，执行第二个擦除脉冲操作(2nd Erasing Pulse，简称为“EP2”)，该擦除电压的脉冲宽度为tEP2，擦除完成后回到步骤S306；在步骤S314处，步骤S309的判断为是，即用于擦除的周期数K超过最大周期数Kmax，确定擦除失败，从而退出擦除流程。
图4是本发明实施例中存储单元阈值电压随编程电压和编程脉冲宽度变化的第一曲线图。其中，横坐标为编程电压，作为示例，取初始操作电压为14伏特，最大操作电压为20伏特；纵坐标为存储单元的阈值电压；每条曲线代表一个固定的编程脉冲，包括5μs、10μs、15μs、25μs、50μs、100μs。
如图4所示，固定脉冲宽度的取值(例如取值为25μs)，可以看出阈值电压关于操作电压的大小的变化率(即阈值电压变化率)，即，随着操作电压从初始操作电压增至最大操作电压，阈值电压变化率不变。因此，初始操作电压至最大操作电压的操作区段可以不必划分为若干子操作区段，并且，操作电压可以取一个固定的预定增量和一个固定的脉冲宽度。根据测试和比较，优选地，编程电压的预定增量(δVPP)取0.5伏特、脉冲宽度(tPP)取25μs。
将公式(3)简化(其中δV1与δV2相等)，可以计算出整个操作区段的最大周期数为：Kmax＝(20-14)/0.5+1＝13；用于编程的最长时间为：Tpgm_max＝13*25＝325μs。
如图4所示，固定编程电压的取值(例如取值为16伏特)，可以看出阈值电压关于操作电压的脉冲宽度的变化率(即阈值脉宽变化率)，即，随着脉冲宽度从15μs增至100μs，阈值脉宽变化率逐渐下降。因此，初始操作电压至最大操作电压的操作区段可以划分为M个子操作区段，在相邻的子操作区段中，对于阈值脉宽变化率较大的子操作区段，操作电压的脉冲宽度取相对较小的值，而阈值脉宽变化率较小的子操作区段，操作电压的脉冲宽度取相对较大的值。
图5是本发明实施例中存储单元阈值电压随编程电压和编程脉冲宽度变化的第二曲线图。其中，横坐标为编程电压，作为示例，取初始操作电压为14伏特，最大操作电压为20伏特；纵坐标为存储单元的阈值电压；每条曲线代表一个固定的编程脉冲，包括5μs、10μs、15μs、25μs、50μs、100μs。
如图5所示，在编程电压较低的区段，阈值电压关于编程脉冲宽度的变化率较大，在编程电压较高的区段，阈值电压关于编程脉冲宽度的变化率较小；取分界电压VR为16伏特，将操作电压在14伏特至16伏特之间的区段确定为第一子操作区段、在16伏特至20伏特之间的区段确定为第二子操作区段。在第一子操作区段中，可以确定操作电压的第一预定增量δVPP1为0.5伏特、第一脉冲宽度tPP1为25μs；在第二子操作区段中，可以确定操作电压的第二预定增量δVPP2为1伏特、第二脉冲宽度tPP2为15μs。其中，在第一子操作区段中，由于阈值电压变化率小于阈值脉宽变化率，因此操作电压取较大的脉冲宽度(如25μs)和/或较小的预定增量(如0.5伏特)；在第二子操作区段中，由于阈值电压变化率不小于阈值脉宽变化率，因此操作电压取较小的脉冲宽度(如15μs)和/或较大的预定增量(如1伏特)。
根据公式(1)至(3)可以计算出第一子操作区段的最大周期数为：N＝(16-14)/0.5+1＝5；整个操作区段的最大周期数为：Kmax＝N+(20-16)/1＝9；用于编程的最长时间为：Tpgm_max＝5*25+4*15＝185μs。
图6是本发明实施例中存储单元阈值电压随编程电压和编程脉冲宽度变化的第三曲线图。其中，横坐标为编程电压，作为示例，取初始操作电压为14伏特，最大操作电压为20伏特；纵坐标为存储单元的阈值电压；每条曲线代表一个固定的编程脉冲，包括5μs、10μs、15μs、25μs、50μs、100μs。
如图6所示，在编程电压较低的区段，阈值电压关于编程脉冲宽度的变化率较小，在编程电压较高的区段，阈值电压关于编程脉冲宽度的变化率较大；取分界电压VR为17伏特，将操作电压在14伏特至17伏特之间的区段确定为第一子操作区段、在17伏特至20伏特之间的区段确定为第二子操作区段。在第一子操作区段中，可以确定操作电压的第一预定增量δVPP1为1伏特、第一脉冲宽度tPP1为15μs；在第二子操作区段中，可以确定操作电压的第二预定增量δVPP2为0.5伏特、第二脉冲宽度tPP2为25μs。其中，在第一子操作区段中，由于阈值电压变化率不小于阈值脉宽变化率，因此操作电压取较小的脉冲宽度(如15μs)和/或较大的预定增量(如1伏特)；在第二子操作区段中，由于阈值电压变化率小于阈值脉宽变化率，因此操作电压取较大的脉冲宽度(如25μs)和/或较小的预定增量(如0.5伏特)。
根据公式(1)至(3)可以计算出第一子操作区段的最大周期数为：N＝(17-14)/1+1＝4；整个操作区段的最大周期数为：Kmax＝N+(20-17)/0.5＝10；用于编程的最长时间为：Tpgm_max＝4*15+6*25＝210μs。
在图4未将整个操作区段划分为若干个子操作区段的情形中，用于编程的最长时间为325μs；而在图5和图6中，将整个操作区段划分为2个子操作区段，用于编程的最长时间分别为185μs和210μs，即具有更低的、用于编程的最长时间，这提高了编程速度，减小了高压操作对器件的影响，从而提高了器件的可靠性。
图4-6结合编程操作进行了描述，而擦除操作也具有与之类似的曲线图、初始操作电压、最大操作电压、子操作区段及其对应操作电压预定增量和脉冲宽度、以及最大周期数和用于编程的最长时间的计算公式等。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种对存储装置执行操作的方法，所述存储装置包括存储单元和操作单元，所述方法包括：
确定待施加于所述操作单元的初始操作电压和可施加于所述操作单元的最大操作电压；
将所述初始操作电压至所述最大操作电压的操作区段分为M个子操作区段，其中，操作电压适于基于所述子操作区段以预定增量从所述初始操作电压逐段增大，所述操作电压在相邻的子操作区段具有不同的预定增量和不同的脉冲宽度，M为大于1的自然数；
对所述操作单元施加所述初始操作电压以执行所述操作；
对所述操作执行校验；
判断所述校验是否成功，如果为否，则基于所述子操作区段逐段增大所述操作电压、对所述操作单元施加增大的操作电压以执行所述操作、对所述操作执行所述校验，直至所述校验成功，其中所述增大的操作电压具有与相应子操作区段对应的所述预定增量和所述脉冲宽度；
所述相邻的子操作区段包括在先操作的第一子操作区段和在后操作的第二子操作区段，所述第一子操作区段具有第一预定增量和第一脉冲宽度，所述第二子操作区段具有第二预定增量和第二脉冲宽度，所述方法包括：
基于所述存储单元的阈值电压随操作电压的变化曲线判断所述第一子操作区段是否比所述第二子操作区段具有更高的阈值电压变化率，如果为是，则设置所述第一预定增量小于所述第二预定增量，否则设置所述第一预定增量大于所述第二预定增量，其中，所述阈值电压变化率为阈值电压关于操作电压的大小的变化率；
和/或基于所述存储单元的阈值电压随脉冲宽度的变化曲线判断所述第一子操作区段是否比所述第二子操作区段具有更高的阈值脉宽变化率，如果为是，则设置所述第一脉冲宽度小于所述第二脉冲宽度，否则设置所述第一脉冲宽度大于所述第二脉冲宽度，其中，所述阈值脉宽变化率为阈值电压关于操作电压的脉冲宽度的变化率。
2.根据权利要求1所述的方法，其特征在于，所述存储装置为NOR存储器或NAND存储器。
3.根据权利要求1所述的方法，其特征在于，包括：判断所述操作电压是否大于所述最大操作电压，如果为是，则确定操作失败。
4.根据权利要求1所述的方法，其特征在于，包括：比较同一子操作区段中阈值电压关于操作电压的大小的变化率与阈值电压关于操作电压的脉冲宽度的变化率，如果前者小于后者则所述操作电压取较大的脉冲宽度和/或较小的预定增量，否则所述操作电压取较小的脉冲宽度和/或较大的预定增量。
5.根据权利要求1所述的方法，其特征在于，所述操作为编程，所述操作单元为页，所述操作电压为编程电压，所述初始操作电压为初始编程电压，所述最大操作电压为最大编程电压，所述校验为编程校验。
6.根据权利要求5所述的方法，其特征在于，包括：在施加所述初始操作电压之前将数据为“1”的比特进行标记，以禁止后续对其执行编程操作。
7.根据权利要求5所述的方法，其特征在于，所述判断所述校验是否成功为判断所有需要编程的比特是否都通过了编程校验。
8.根据权利要求1所述的方法，其特征在于，所述操作为擦除，所述操作单元为块，所述操作电压为擦除电压，所述初始操作电压为初始擦除电压，所述最大操作电压为最大擦除电压，所述校验为擦除校验。
9.根据权利要求8所述的方法，其特征在于，包括：在施加所述初始操作电压之后和执行所述校验之前执行擦除后编程的操作。
CN201911089184.2A 2019-11-08 2019-11-08 一种对存储装置执行操作的方法 Active CN112786094B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911089184.2A CN112786094B (zh) 2019-11-08 2019-11-08 一种对存储装置执行操作的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911089184.2A CN112786094B (zh) 2019-11-08 2019-11-08 一种对存储装置执行操作的方法

Publications (2)

Publication Number Publication Date
CN112786094A CN112786094A (zh) 2021-05-11
CN112786094B true CN112786094B (zh) 2023-08-18

Family

ID=75748577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911089184.2A Active CN112786094B (zh) 2019-11-08 2019-11-08 一种对存储装置执行操作的方法

Country Status (1)

Country Link
CN (1) CN112786094B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007128645A (ja) * 2006-12-15 2007-05-24 Renesas Technology Corp 半導体集積回路
CN101625898A (zh) * 2008-07-10 2010-01-13 海力士半导体有限公司 对非易失性存储器设备进行编程的方法
US7656710B1 (en) * 2005-07-14 2010-02-02 Sau Ching Wong Adaptive operations for nonvolatile memories
JP2011070717A (ja) * 2009-09-24 2011-04-07 Toshiba Corp 不揮発性半導体記憶装置
KR20140013383A (ko) * 2012-07-23 2014-02-05 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
CN103985408A (zh) * 2013-02-08 2014-08-13 希捷科技有限公司 优化可变阻抗存储器单元格
CN106205721A (zh) * 2016-07-06 2016-12-07 北京兆易创新科技股份有限公司 一种存储单元的编程方法
CN107665724A (zh) * 2016-07-27 2018-02-06 北京兆易创新科技股份有限公司 一种存储单元的擦除方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7580290B2 (en) * 2007-06-21 2009-08-25 Sandisk Corporation Non-volatile storage system with intelligent control of program pulse duration
US8804430B2 (en) * 2012-03-26 2014-08-12 Sandisk Technologies Inc. Selected word line dependent select gate diffusion region voltage during programming
US9076545B2 (en) * 2013-01-17 2015-07-07 Sandisk Tecnologies Inc. Dynamic adjustment of read voltage levels based on memory cell threshold voltage distribution
US8995169B1 (en) * 2013-09-12 2015-03-31 Sandisk 3D Llc Method of operating FET low current 3D Re-RAM

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656710B1 (en) * 2005-07-14 2010-02-02 Sau Ching Wong Adaptive operations for nonvolatile memories
JP2007128645A (ja) * 2006-12-15 2007-05-24 Renesas Technology Corp 半導体集積回路
CN101625898A (zh) * 2008-07-10 2010-01-13 海力士半导体有限公司 对非易失性存储器设备进行编程的方法
JP2011070717A (ja) * 2009-09-24 2011-04-07 Toshiba Corp 不揮発性半導体記憶装置
KR20140013383A (ko) * 2012-07-23 2014-02-05 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
CN103985408A (zh) * 2013-02-08 2014-08-13 希捷科技有限公司 优化可变阻抗存储器单元格
CN106205721A (zh) * 2016-07-06 2016-12-07 北京兆易创新科技股份有限公司 一种存储单元的编程方法
CN107665724A (zh) * 2016-07-27 2018-02-06 北京兆易创新科技股份有限公司 一种存储单元的擦除方法

Also Published As

Publication number Publication date
CN112786094A (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
JP4902002B1 (ja) 不揮発性半導体記憶装置
KR100953045B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
US7808829B2 (en) Flash memory device capable of overcoming fast program/slow erase phenomenon and erase method thereof
KR100850509B1 (ko) 프로그램 에러를 감소시킬 수 있는 멀티 비트 플래시메모리 장치의 프로그램 방법
KR100635203B1 (ko) 플래쉬 메모리 장치 및 그 구동 방법
EP3038111A1 (en) Multiple level program verify in a memory device
US6515908B2 (en) Nonvolatile semiconductor memory device having reduced erase time and method of erasing data of the same
US8503233B2 (en) Method of twice programming a non-volatile flash memory with a sequence
JP3672435B2 (ja) 不揮発性メモリ装置
KR100967004B1 (ko) 플래시 메모리 장치의 동작 제어 방법
KR100960448B1 (ko) 불휘발성 메모리 장치의 프로그램 검증 방법
KR20080084025A (ko) 차지 트랩형 불휘발성 메모리 장치 및 그 프로그램 방법
US20110292734A1 (en) Method of programming nonvolatile memory device
KR20120006936A (ko) 비휘발성 메모리 블록의 소프트 프로그램
KR100954949B1 (ko) 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법
KR20120005848A (ko) 불휘발성 메모리 장치 및 이의 소거 방법
KR101003878B1 (ko) 불휘발성 메모리 장치의 동작 방법
KR20110065759A (ko) 불휘발성 메모리 소자의 동작 방법
WO2008048798A1 (en) Partitioned erase and erase verification in non-volatile memory
US8923071B2 (en) Method of programming a multi-bit per cell non-volatile memory
JP5450538B2 (ja) 半導体記憶装置
CN105575430B (zh) 一种非易失性存储器的擦除方法
KR100861378B1 (ko) 플래시 메모리소자의 프로그램 방법
CN112786094B (zh) 一种对存储装置执行操作的方法
KR101068496B1 (ko) 불휘발성 메모리 장치의 소거방법 및 프로그램 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant