CN101625898A - 对非易失性存储器设备进行编程的方法 - Google Patents

对非易失性存储器设备进行编程的方法 Download PDF

Info

Publication number
CN101625898A
CN101625898A CN200910007649A CN200910007649A CN101625898A CN 101625898 A CN101625898 A CN 101625898A CN 200910007649 A CN200910007649 A CN 200910007649A CN 200910007649 A CN200910007649 A CN 200910007649A CN 101625898 A CN101625898 A CN 101625898A
Authority
CN
China
Prior art keywords
pulse
programming
empty
pulse width
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910007649A
Other languages
English (en)
Inventor
王钟铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101625898A publication Critical patent/CN101625898A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells

Abstract

一种对非易失性存储器设备进行编程的方法。根据一种编程方法，通过施加具有比编程起始脉冲的脉冲宽度更宽的脉冲宽度的虚编程脉冲来执行编程操作。通过施加该编程起始脉冲来执行编程操作。然后，作为编程操作的结果，验证是否已经完成编程。根据另一编程方法，通过施加具有第二脉冲宽度并且已经增加了第二阶跃电压的阶跃形虚编程脉冲来执行编程操作。通过施加具有第一阶跃电压和第一脉冲宽度的编程脉冲来执行编程操作。然后，作为编程操作的结果，验证是否已经完成编程。

Description

对非易失性存储器设备进行编程的方法
相关申请的交叉参考
本申请要求于2008年7月10日提交的韩国专利申请No.10-2008-0066876的优先权，其全部内容通过引用合并于此。
背景技术
本发明涉及一种对非易失性存储器设备进行编程的方法。
近年来，对于可以以电子方式进行编程和擦除而无需以特定间隔重写数据的刷新功能的非易失性存储器设备的需求日益增长。
非易失性存储器单元是能够进行电子编程/擦除操作的元件，并且被配置为：通过随着施加到100埃或更薄的薄氧化物层的强电场产生的电子迁移而改变其阈值电压来执行编程和擦除操作。
非易失性存储器设备通常包括：存储器单元阵列，其中，以矩阵形式布置用于存储数据的单元；页面缓冲器，用于将数据写入到存储器单元阵列的特定单元，或者读取特定单元中存储的数据。页面缓冲器包括：比特线对，其连接到特定存储器单元；寄存器，其用于临时存储待写入到存储器单元阵列的数据，或者从存储器单元阵列读取特定单元的数据，并且将读出的数据临时存储在该寄存器中；感测节点，其用于感测特定比特线或特定寄存器的电压电平；比特线选择单元，其用于控制是否将特定比特线连接到感测节点。
作为这种非易失性存储器设备的编程方法，增量阶跃脉冲编程(ISPP)方法是公知的。即，通过将编程起始电压恒定地增加阶跃电压(step voltage)来执行编程操作。然而，随着编程和擦除操作次数增加，存储器单元的编程速度增加。此外，即使施加低编程起始脉冲，存储器单元的阈值电压的改变也增加。为了防止这种突变，在施加编程起始脉冲之前施加虚编程脉冲的方法是公知的。然而，这种方法的问题在于，整个编程时间增加。
发明内容
本发明针对一种对非易失性存储器设备进行编程的方法，其可以在施加虚编程脉冲的同时缩短编程时间。
根据本发明一方面的对非易失性存储器设备进行编程的方法包括：通过施加具有比编程起始脉冲的脉冲宽度更宽的脉冲宽度的虚编程脉冲来执行编程操作；通过施加所述编程起始脉冲来执行编程操作；并且作为所述编程操作的结果，验证是否已经完成编程。
根据本发明另一方面的对非易失性存储器设备进行编程的方法包括：通过施加阶跃形虚编程脉冲来执行编程操作，所述阶跃形虚编程脉冲具有第二脉冲宽度并且已经增加第二阶跃电压；通过施加具有第一阶跃电压和第一脉冲宽度的编程脉冲来执行编程操作；作为所述编程操作的结果，验证是否已经完成编程。
附图说明
图1是示出施加非易失性存储器设备的虚编程脉冲的典型方法的示图；
图2是示出根据本发明实施例施加非易失性存储器设备的虚编程脉冲的方法的示图；
图3是示出根据本发明另一实施例施加非易失性存储器设备的虚编程脉冲的方法的示图；
图4A至图4E是示出根据本发明又一实施例施加非易失性存储器设备的虚编程脉冲的方法的示图；以及
图5是示出根据本发明的非易失性存储器设备的编程方法的流程图。
具体实施方式
现在，将参照附图描述根据本发明的特定实施例。然而，本发明不限于所公开的实施例，而是可以通过各种方式来实现。提供实施例以使得本发明的公开完整，并且允许本领域技术人员理解本发明的范围。本发明由权利要求来限定。
图1是示出施加非易失性存储器设备的虚编程脉冲的典型方法的示图。
作为对非易失性存储器设备进行编程的方法，ISPP方法是公知的。ISPP方法是通过施加编程脉冲来执行编程的方法，所述编程脉冲是在编程起始电压的基础上增加阶跃电压。在施加一个编程脉冲之后，执行用于检查根据对应脉冲的施加的编程是否已经完成的验证操作。
如图1所示，施加在编程起始电压11的基础上一致地增加阶跃电压DVpgm的编程脉冲。虽然在附图中未示出，但在施加编程脉冲之后，执行验证操作。
同时，施加虚编程脉冲的方法已经是公知的，其已对这种ISPP方法进行了改进。在对非易失性存储器设备重复执行编程/擦除操作的情况下，存在由于存储器单元的特性而导致编程速度变快的趋势。随着非易失性存储器设备的编程/擦除次数增加，在ISPP时施加第一脉冲所伴随的阈值电压的改变也增加。因此，通过考虑因如上所述的编程/擦除次数的增加而导致的编程速度的改变，通过施加电压电平比传统编程起始电压11的电压电平更低的编程脉冲来执行编程操作。在此，编程脉冲被定义为虚编程脉冲12。
虚编程脉冲12被首次施加，并且具有比第一编程起始脉冲11低3至4阶跃的电压电平。通过将多个虚编程脉冲增加阶跃电压来施加多个虚编程脉冲。同时，当施加虚编程脉冲12时，不执行附加的验证操作。
当编程/擦除次数少时，虽然施加了虚编程脉冲12，但阈值电压的改变不大。然而，当编程/擦除次量大时，阈值电压的改变较大。同时，根据上述方法，在施加传统编程起始电压11之前，施加虚编程脉冲12，从而阈值电压部分地上升。这样，可以防止阈值电压的突变，并且可以防止由于阈值电压的突变而导致的阈值电压分布的扩展。然而，这种施加虚编程脉冲的方法的问题在于，增加了编程时间。
图2是示出根据本发明实施例施加非易失性存储器设备的虚编程脉冲的方法的示图。
如附图所示，施加虚编程脉冲21，其具有比第一编程起始脉冲22更宽的脉冲宽度。虚编程脉冲可以具有比第一编程起始脉冲22的电压电平小一阶电压的电压电平。在此，阶跃电压范围可以从0.3V至1.0V。此外，虚编程脉冲的脉冲宽度可以是编程起始脉冲的脉冲宽度的n倍。虚编程脉冲的脉冲宽度可以是编程起始脉冲的脉冲宽度的3倍或4倍，并且具有比编程起始脉冲低阶跃电压的电压值。
在此情况下，由于在施加虚编程脉冲之后施加一次性脉冲而没有如图1那样的暂停时段，因此可以缩短编程时间。
应理解，本领域技术人员可以通过非易失性存储器设备中所包括的典型ISPP脉冲控制器(未示出)来控制虚编程脉冲的脉冲宽度和电压值。因此，为了简明，省略ISPP脉冲控制器的详细结构。
图3是示出根据本发明另一实施例施加非易失性存储器设备的虚编程脉冲的方法的示图。
如图3所示，在施加第一编程起始脉冲32之前施加虚编程脉冲31，其中，虚编程脉冲的电压电平逐步上升。换句话说，图3的方法可以与施加图1所示的虚编程脉冲的方法对应，但没有暂停时段。这种虚编程脉冲31被称为阶跃形虚编程脉冲。
构成阶跃形虚编程脉冲的虚编程脉冲中的每一个可以具有与第一编程起始脉冲32的脉冲宽度相同或不同的脉冲宽度。此外，虚编程脉冲之间的电压差可以与在施加第一编程起始脉冲32之后所施加的编程脉冲之间的阶跃电压相同或不同。应理解，可以使用ISPP脉冲控制器来进行控制。
根据本发明实施例，构成阶跃形虚编程脉冲31的虚编程脉冲中的每一个可以具有与编程起始脉冲的脉冲宽度相同的脉冲宽度(W1)。此外，虚编程脉冲之间的电压差可以与编程脉冲之间的阶跃电压(Vstep1)相同。
如图3所示，可以施加虚编程脉冲，所述虚编程脉冲中的每一个在施加编程起始脉冲之前具有与编程起始脉冲32的脉冲宽度(W1)相同的脉冲宽度，并且当施加编程脉冲时具有与阶跃电压(Vstep1)相同的阶跃电压。
也就是说，构成阶跃形虚编程脉冲31的虚编程脉冲可以包括：第一脉冲，其比编程起始脉冲低n倍阶跃电压；第二脉冲，其比编程起始脉冲低(n-1)倍阶跃电压；……；第(n-1)脉冲，其比编程起始脉冲低两倍阶跃电压；第n脉冲，其比编程起始脉冲低该阶跃电压。虚编程脉冲中的每一个可以具有与编程起始脉冲的脉冲宽度相同的脉冲宽度。
换句话说，阶跃形虚编程脉冲可以包括：第一脉冲，其比编程起始脉冲低n倍阶跃电压；第二脉冲至第n脉冲(n是大于二的整数)，其比所述第一脉冲高一倍至(n-1)倍阶跃电压。构成阶跃形虚编程脉冲的虚编程脉冲中的每一个可以具有与编程起始脉冲的脉冲宽度相同的脉冲宽度。
同时，可以通过控制每一脉冲的脉冲宽度和各个脉冲之间的电压差而将阶跃形虚编程脉冲形成为各种形式的虚编程脉冲。
图4A至图4E是示出根据本发明又一实施例施加非易失性存储器设备的虚编程脉冲的方法的示图。
首先，图4A示出每一虚编程脉冲的脉冲宽度(W2)大于编程起始脉冲的脉冲宽度(W1)并且虚编程脉冲之间的电压差(Vstep2)大于编程脉冲的阶跃电压(Vstep1)的示例。
图4B示出每一虚编程脉冲的脉冲宽度(W3)小于编程起始脉冲的脉冲宽度(W1)并且虚编程脉冲之间的电压差(Vstep3)小于编程脉冲的阶跃电压(Vstep1)的示例。
在此，如果使脉冲宽度(W3)和电压差(Vstep3)最小，则可以形成如图4C所示线性增加的虚编程脉冲。
图4D示出每一虚编程脉冲的脉冲宽度(W2)大于编程起始脉冲的脉冲宽度(W1)、但虚编程脉冲之间的电压差(Vstep3)小于编程脉冲的阶跃电压(Vstep1)的示例。
图4E示出每一虚编程脉冲的脉冲宽度(W3)小于编程起始脉冲的脉冲宽度(W1)、但虚编程脉冲之间的电压差(Vstep2)大于编程脉冲的阶跃电压(Vstep1)的示例。
如上所述，可以通过不同地控制每一虚编程脉冲的脉冲宽度和虚编程脉冲之间的电压差来形成各种形式的虚编程脉冲。
图5是示出根据本发明的对非易失性存储器设备进行编程的方法的流程图。首先，在步骤510，施加虚编程脉冲，以执行编程操作。虚编程脉冲可以具有如图2、图3或图4所示的形式。在施加虚编程脉冲之后，不执行附加验证操作。除了将虚编程脉冲施加到选定的字线之外，执行与典型编程操作相同的编程操作。
接下来，在步骤520，施加正常编程电压，从而执行编程操作。在施加虚编程脉冲之后立即施加编程起始脉冲。编程起始脉冲是伴随有验证操作的第一编程脉冲。其后，可以根据是否已经完成验证操作而通过将编程起始脉冲增加n倍阶跃电压来执行编程操作。在此，所施加的编程脉冲被称为正常编程电压。
在施加正常编程电压之后，在步骤530，执行验证操作，以检查是否已经完成编程。即，当将外部输入的数据全部编程到所指定的存储器单元中时，编程操作结束，而无需附加的措施。
然而，当存在尚未被编程的单元时，在步骤540，将编程电压增加阶跃电压。然后通过施加已经增加了阶跃电压的编程脉冲而重复执行编程操作(步骤520)。
如上所述，在执行正常编程之前，施加虚编程脉冲，但省略虚编程脉冲之间的暂停时段而将其作为一个脉冲施加。因此，可以缩短整个编程时间。
根据本发明的配置，可以在施加虚编程脉冲的时段中使得虚编程脉冲的暂停时段最小，因此，可以缩短整个编程操作所用时间。此外，由于施加了虚编程脉冲，可以防止因编程/擦除次数增加而导致的在编程操作时阈值电压的突变。
已经提出了在此公开的实施例，以允许本领域技术人员易于实现本发明，并且本领域技术人员可以通过这些实施例的组合来实现本发明。因此，本发明的范围并非受限于如上所述的实施例，并且应理解，本发明的范围仅由所附权利要求及其等同物来限定。

Claims (15)

1.一种对非易失性存储器设备进行编程的方法，包括：
通过施加具有比编程起始脉冲的脉冲宽度更宽的脉冲宽度的虚编程脉冲来执行编程操作；
通过施加所述编程起始脉冲来执行编程操作；以及
作为所述编程操作的结果，验证是否已经完成编程。
2.根据权利要求1所述的编程方法，其中，所述虚编程脉冲的脉冲宽度是所述编程起始脉冲的脉冲宽度的n倍，“n”是正整数。
3.根据权利要求2所述的编程方法，其中，所述虚编程脉冲的电压值比所述编程起始脉冲的电压值低阶跃电压。
4.根据权利要求1所述的编程方法，还包括：作为所述验证的结果，如果确定尚未完成所述编程，则通过将在紧邻之前的编程操作中施加的编程脉冲增加阶跃电压而再次执行编程操作。
5.根据权利要求1所述的编程方法，还包括：作为所述验证的结果，如果确定已经完成所述编程，则结束所述编程操作。
6.根据权利要求4所述的编程方法，还包括：根据所述验证结果再次执行所述编程操作，直到完成所述编程，并且重复执行所述验证。
7.根据权利要求2所述的编程方法，其中，“n”是3或4。
8.一种对非易失性存储器设备进行编程的方法，包括：
通过施加阶跃形虚编程脉冲来执行编程操作；
通过施加具有第一阶跃电压和第一脉冲宽度的编程脉冲来执行编程操作；
作为所述编程操作的结果，验证是否已经完成编程。
9.根据权利要求8所述的编程方法，其中，所述阶跃形虚编程脉冲具有第二脉冲宽度的阶跃以及第二阶跃电压。
10.根据权利要求9所述的编程方法，其中，所述阶跃形虚编程脉冲的所述第二阶跃电压与所述编程脉冲的所述第一阶跃电压相同。
11.根据权利要求9所述的编程方法，其中，所述阶跃形虚编程脉冲的所述第二脉冲宽度与所述编程脉冲的所述第一脉冲宽度相同。
12.根据权利要求9所述的编程方法，其中，
所述阶跃形虚编程脉冲包括第一脉冲和第二至第n脉冲，所述第一脉冲比所述编程起始脉冲低n倍阶跃电压，所述第二至第n脉冲比所述第一脉冲高一倍至(n-1)倍，n是正整数，以及
所述虚编程脉冲中的每一个的所述第二脉冲宽度与所述第一脉冲宽度相同。
13.根据权利要求9所述的编程方法，还包括：作为所述验证的结果，如果确定尚未完成所述编程，则通过将在紧邻之前的编程操作中施加的编程脉冲增加所述阶跃电压而再次执行所述编程操作。
14.根据权利要求9所述的编程方法，还包括：作为所述验证的结果，如果确定已经完成所述编程，则结束所述编程操作。
15.根据权利要求13所述的编程方法，还包括：根据所述验证结果再次执行所述编程操作，直到完成所述编程，并且重复执行所述验证。
CN200910007649A 2008-07-10 2009-01-05 对非易失性存储器设备进行编程的方法 Pending CN101625898A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080066876A KR100976696B1 (ko) 2008-07-10 2008-07-10 불휘발성 메모리 장치의 프로그램 방법
KR1020080066876 2008-07-10

Publications (1)

Publication Number Publication Date
CN101625898A true CN101625898A (zh) 2010-01-13

Family

ID=41505023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910007649A Pending CN101625898A (zh) 2008-07-10 2009-01-05 对非易失性存储器设备进行编程的方法

Country Status (4)

Country Link
US (1) US7969786B2 (zh)
JP (1) JP2010020880A (zh)
KR (1) KR100976696B1 (zh)
CN (1) CN101625898A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105302474A (zh) * 2014-07-31 2016-02-03 华为技术有限公司 控制闪存的写操作的方法和闪存的控制器
CN105976867A (zh) * 2016-07-06 2016-09-28 北京兆易创新科技股份有限公司 一种存储单元的擦除方法
CN107844263A (zh) * 2016-09-20 2018-03-27 东芝存储器株式会社 存储器系统及处理器系统
CN112152594A (zh) * 2020-10-09 2020-12-29 福建省晋华集成电路有限公司 Efuse的烧写方法、efuse烧写电路与电子装置
CN112786094A (zh) * 2019-11-08 2021-05-11 上海复旦微电子集团股份有限公司 一种对存储装置执行操作的方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100323554B1 (ko) * 1997-05-14 2002-03-08 니시무로 타이죠 불휘발성반도체메모리장치
US7978520B2 (en) * 2007-09-27 2011-07-12 Sandisk Corporation Compensation of non-volatile memory chip non-idealities by program pulse adjustment
JP2012504350A (ja) * 2008-09-29 2012-02-16 シンシリコン・コーポレーション 一体的に統合されたソーラーモジュール
KR101205084B1 (ko) * 2010-07-09 2012-11-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 프로그램 방법
KR101222063B1 (ko) * 2011-02-28 2013-01-15 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그 동작방법
JP2013041654A (ja) * 2011-08-19 2013-02-28 Toshiba Corp 不揮発性記憶装置
JP2014053060A (ja) * 2012-09-07 2014-03-20 Toshiba Corp 半導体記憶装置及びその制御方法
KR102030326B1 (ko) * 2013-01-21 2019-10-10 삼성전자 주식회사 비휘발성 메모리 장치 및 그 구동 방법
KR102219292B1 (ko) * 2014-07-21 2021-02-23 삼성전자 주식회사 반도체 메모리 장치, 이를 포함하는 반도체 메모리 시스템
KR20160059174A (ko) * 2014-11-18 2016-05-26 에스케이하이닉스 주식회사 반도체 장치
KR102271462B1 (ko) 2015-01-13 2021-07-05 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것의 프로그램 방법
KR102372730B1 (ko) * 2015-08-25 2022-03-10 삼성전자주식회사 비휘발성 메모리 장치, 이의 동작 방법 및 이를 포함하는 에스에스디
US9564226B1 (en) 2015-10-30 2017-02-07 Sandisk Technologies Llc Smart verify for programming non-volatile memory
KR20190073943A (ko) 2017-12-19 2019-06-27 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1139887A (ja) * 1997-07-14 1999-02-12 Sony Corp 不揮発性半導体記憶装置
JPH11134879A (ja) * 1997-10-30 1999-05-21 Toshiba Corp 不揮発性半導体記憶装置
US20030235080A1 (en) * 2002-06-20 2003-12-25 Toshitake Yaegashi Nonvolatile semiconductor memory device
US20050105359A1 (en) * 2003-07-15 2005-05-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory
CN1949393A (zh) * 2005-10-10 2007-04-18 海力士半导体有限公司 闪存器件的编程方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3626221B2 (ja) * 1993-12-13 2005-03-02 株式会社東芝 不揮発性半導体記憶装置
JP4291505B2 (ja) * 2000-10-30 2009-07-08 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
JP2004023044A (ja) * 2002-06-20 2004-01-22 Toshiba Corp 不揮発性半導体記憶装置
US6937520B2 (en) * 2004-01-21 2005-08-30 Tsuyoshi Ono Nonvolatile semiconductor memory device
JP2006172681A (ja) * 2004-11-17 2006-06-29 Toshiba Microelectronics Corp 不揮発性半導体記憶装置
JP2006185483A (ja) * 2004-12-27 2006-07-13 Renesas Technology Corp 不揮発性記憶装置
JP4907896B2 (ja) * 2005-04-12 2012-04-04 株式会社東芝 不揮発性半導体記憶装置
JP2008140488A (ja) * 2006-12-04 2008-06-19 Toshiba Corp 半導体記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1139887A (ja) * 1997-07-14 1999-02-12 Sony Corp 不揮発性半導体記憶装置
JPH11134879A (ja) * 1997-10-30 1999-05-21 Toshiba Corp 不揮発性半導体記憶装置
US20030235080A1 (en) * 2002-06-20 2003-12-25 Toshitake Yaegashi Nonvolatile semiconductor memory device
US20050105359A1 (en) * 2003-07-15 2005-05-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory
CN1949393A (zh) * 2005-10-10 2007-04-18 海力士半导体有限公司 闪存器件的编程方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105302474A (zh) * 2014-07-31 2016-02-03 华为技术有限公司 控制闪存的写操作的方法和闪存的控制器
CN105302474B (zh) * 2014-07-31 2018-03-16 华为技术有限公司 控制闪存的写操作的方法和闪存的控制器
CN105976867A (zh) * 2016-07-06 2016-09-28 北京兆易创新科技股份有限公司 一种存储单元的擦除方法
CN107844263A (zh) * 2016-09-20 2018-03-27 东芝存储器株式会社 存储器系统及处理器系统
CN107844263B (zh) * 2016-09-20 2021-02-05 东芝存储器株式会社 存储器系统及处理器系统
CN112786094A (zh) * 2019-11-08 2021-05-11 上海复旦微电子集团股份有限公司 一种对存储装置执行操作的方法
CN112786094B (zh) * 2019-11-08 2023-08-18 上海复旦微电子集团股份有限公司 一种对存储装置执行操作的方法
CN112152594A (zh) * 2020-10-09 2020-12-29 福建省晋华集成电路有限公司 Efuse的烧写方法、efuse烧写电路与电子装置
CN112152594B (zh) * 2020-10-09 2022-01-21 福建省晋华集成电路有限公司 Efuse的烧写方法、efuse烧写电路与电子装置

Also Published As

Publication number Publication date
JP2010020880A (ja) 2010-01-28
US7969786B2 (en) 2011-06-28
KR100976696B1 (ko) 2010-08-18
US20100008145A1 (en) 2010-01-14
KR20100006662A (ko) 2010-01-21

Similar Documents

Publication Publication Date Title
CN101625898A (zh) 对非易失性存储器设备进行编程的方法
KR100965071B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
US7881110B2 (en) Method of programming nonvolatile memory device
CN101521042B (zh) 用于非易失性存储设备的编程方法
US8630123B2 (en) Method of operating nonvolatile memory device
KR100923821B1 (ko) 불휘발성 메모리 장치의 페이지 버퍼 및 그 프로그램 방법
KR100996108B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
CN103943147B (zh) 使用温度传感器自适应软编程非易失存储器的系统及方法
KR101089013B1 (ko) 메모리 제어기, 메모리 시스템, 및 메모리 시스템의 제어 방법
CN101640072A (zh) 闪速存储设备的编程方法
KR101099982B1 (ko) 불휘발성 메모리 장치의 동작 방법
KR100965076B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR100965074B1 (ko) 불휘발성 메모리 장치 메모리 셀 블록 및 부가 정보 관리 방법
US20090122616A1 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
US8854887B2 (en) Nonvolatile memory device and method of programming the same
KR20090000332A (ko) 불휘발성 메모리 장치의 데이터 판독 방법
US20100226171A1 (en) Method of programming nonvolatile memory device
KR20100027781A (ko) 불휘발성 메모리 장치의 소거 방법 및 그를 이용한 동작 방법
TWI389123B (zh) 操作記憶體陣列的系統與方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100113